JP4612100B2 - 液晶表示装置及びこれの製造方法 - Google Patents

Description

本発明は、従来の液晶表示（ＬＣＤ）装置の種々な問題点を解決したＬＣＤ装置及びこれの製造方法に関する。

ＬＣＤ装置は、例えばデスク・トップ・コンピュータ、ノートブック・コンピュータのようなデータ処理装置の表示装置及びテレビジョンの表示端末装置として使用されてきた。図１は、従来のＬＣＤ装置の１つの基板上に形成されたアレイを示す。図１に示した回路を説明すると、複数本のゲート線、このゲート線に対して垂直な方向に配列されたデータ線、及びゲート線とデータ線との交点のそれぞれに形成された複数個の画素（ピクセル）が、図２に示す１つのガラス基板、例えば下側ガラス基板２の上に形成されている。４本のデータ線Ｄ１乃至Ｄ４と４本のゲート線Ｇ１乃至Ｇ４だけが図１に示されている。画素は、薄膜トランジスタ（ＴＦＴ）７及びキャパシタ８を含む。ゲート線はＴＦＴ７のゲートに接続され、データ線はＴＦＴのドレインに接続され、ＴＦＴのソースはキャパシタの一方の端子に接続され、そしてキャパシタの他方の端子は基準電位に接続されている。データ線ドライバがデータ線に接続されてこれらにデータ・パルスを印加し、そしてゲート線ドライバがゲート線に接続されてこれらにゲート・パルスを逐次的に印加する。１つのゲート線、例えばゲート線Ｇ１へのゲート・パルスの印加の間に、データ線ドライバはデータ線にデータ・パルスを印加してイメージを表示する。

図２は、図１の点線２Ａ−２Ｂに沿った従来のＬＣＤ装置１の断面構造を示す。従来のＬＣＤ装置１は、下側ガラス基板２，上側ガラス基板３，下側偏光板４，上側偏光板５及びバック・ライト装置６を含む。データ線Ｄ１乃至Ｄ４及びゲート線Ｇ１乃至Ｇ４は下側ガラス基板２に形成されているが、ゲート線は図２に示されていない。インジウム錫酸化物（ＩＴＯ）層９で作られたキャパシタ８の上側電極即ち表示電極がデータ線の間の領域に形成されている。データ線を覆うためにそしてＩＴＯ層をデータ線から絶縁するためにパッシベーション層１０が形成されている。ラビング層１１が全体の構造を覆うように形成されている。データ線とそれぞれ対面するようにブラック・マトリクス１２が上側基板３に形成されている。赤（Ｒ）、緑（Ｇ）及び青（Ｂ）のカラー・フィルタ１３がＩＴＯ層９にそれぞれ対面するように形成されている。平坦な表面を形成するように絶縁層１４がカラー・フィルタ１３の上に形成されている。図１のキャパシタ８の下側電極として働く共通電極と呼ばれるＩＴＯ層１５が絶縁層１４の上に形成されている。ＩＴＯ層１５の上にラビング層１６が形成されている。ねじれネマチック液晶が、下側ラビング層１１及び上側ラビング層１６の間に挟まれている。長さＬ１は、隣接するブラック・マトリクス１２により規定される開口のサイズを表し、そして長さＬ２はブラック・マトリクス１２とＩＴＯ層９との重なりを表す。

図３は、ＬＣＤ装置１のノーマリ・ホワイト・モードの動作を示す。バック・ライト装置６は白色光を発生する。偏光板４は、垂直線により示されている偏光面を有し、そしてこの偏光面に平行な光を通過させる。ラビング層１１は垂直方向にラビングされ、ラビング層１６は水平方向にラビングされ、そして偏光板５は水平方向の偏光面を有する。ＩＴＯ層９及び１５は、図を簡略化するために示されていない。図３（Ａ）は、図１のＴＦＴ７を介して画素電極即ちＩＴＯ層９と共通電極即ちＩＴＯ層１５とに電圧が印加されておらず、これにより液晶分子１７が画素電極９と共通電極１５との間で９０度だけツイストされている場合を示す。この場合には、偏光板４を通過した偏光された光は、ツイストされている液晶分子１７により９０度だけ回転され、そして偏光板５を通過し、これにより白色イメージが表示される。

電圧がＩＴＯ層９とＩＴＯ層１５との間に印加されると、液晶分子は、図３（Ｂ）に示すように電界の方向に沿って整列され、これにより偏光板４からの偏光された光は回転されずに液晶分子１７を通過し、その結果偏光は偏光板５により遮断され、そして黒色イメージが表示される。このように、電圧が画素電極９と共通電極１５との間に印加されないときに白色イメージが表示される動作をノーマリ・ホワイト・モードと呼ぶ。

本発明に従うＬＣＤ装置は、従来のＬＣＤ装置における次の４つの問題点を解決する。

図４は、点欠陥及び線欠陥に基づく従来のＬＣＤ装置の第１の問題点を示す。点欠陥とは、ＴＦＴのゲート電極が部分Ａで切断されているために、画素例えば画素Ｐ１１が動作しないことを意味する。従来技術では、追加の接続Ｂを形成してデータ線Ｄ１を画素Ｐ１１の表示電極に直接的に接続した。しかしながら、この技法は次のような新たな問題点を生じる。ゲート線Ｇ１に接続されている画素を附勢するためにゲート・パルスがゲート線Ｇ１に印加される時に、データ線Ｄ１上のデータ・パルスが画素Ｐ１１に印加される。この場合には、データ線Ｄ１が接続Ｂを介して画素Ｐ１１に接続されているので、画素Ｐ１１は正しいイメージを表示する。しかしながら、画素Ｐ１１が図３（Ａ）に示すような白色イメージを表示し、そして画素Ｐ３１が図３（Ｂ）に示すような黒色イメージを表示する場合には、画素Ｐ３１に黒色イメージを表示させるデータ・パルスが、データ線Ｄ１と画素Ｐ１１との間の接続Ｂを介して画素Ｐ１１にも印加され、この結果画素Ｐ１１は黒色イメージ即ち誤ったイメージを表示してしまう。線欠陥とは、ゲート線例えばゲート線Ｇ１が部分Ｃで切断され、これにより画素Ｐ１２に続く水平方向の画素が常に白色イメージを表示してしまうこと、又は、データ線例えばデータ線Ｄ２が部分Ｂで切断され、これにより画素Ｐ２２に続く垂直方向の画素が常に白色イメージを表示してしまうことを意味する。従来は線欠陥を修理することは困難であった。

従来のＬＣＤ装置における第２の問題点は、高解像度のイメージ表示を実現するためには、次の理由により、ガラス基板のサイズを大きくしなければならなかったことである。解像度の増大は、画素の数を増大することにより実現される。画素数の増大は、ガラス基板上で大きな面積を占めるデータ線及びゲート線の数の増大を意味し、その結果光が通過する開口のサイズが小さくなり、そして表示されるイメージは暗くなる。イメージが暗くなることの問題点を解決するには、ガラス基板のサイズを大きくして開口のサイズを大きくする。しかしながら、ガラス基板のサイズを大きくすると、データ線及びゲート線が長くなり、これによりデータ線及びゲート線に沿う電圧降下が増大して、データ線及びゲート線に沿う各画素の輝度が次第に減少するという新たな問題点を生じる。このように次第に輝度が減少することを解決するには、データ線及びゲート線の断面積を増大するか、又は高導電度のデータ線及びゲート線を使用しなければならない。しかしながら、このような技術的変更は、新たな製造プロセスの開発を必要とする。

従来のＬＣＤ装置における第３の問題点は、良好なイメージの質を保って広い視野角を実現することが困難であったことである。広い視野角を実現するために、イン・プレーン・スイッチング（ＩＰＳ）モードと呼ばれる技術が最近開発された。ＩＰＳモードでは、液晶分子は、ガラス基板の表面に垂直な方向に配向されずに、ガラス基板の表面に平行な面で常にスイッチされる。しかしながら、ＩＰＳモードは、ユーザが観察する白色が視野角に依存して変化するという問題点を有する。

従来の第４の問題点を説明をする前に、ＬＣＤ装置の駆動方式について説明する。図３（Ｂ）に示すように液晶分子を電界の方向に沿って配向させるために画素電極９と共通電極１５との間に例えば５Ｖの電圧を印加する必要がある。しかしながら、ＤＣ電界が液晶材料に連続的に印加されると、液晶材料は劣化される。したがって、液晶材料に印加される電界の極性は交番的にスイッチされる。１つの画素の駆動について説明すると、奇数フレーム期間の間、電圧−２．５Ｖが画素電極９に印加されそして電圧＋２．５Ｖが共通電極に印加され、そして偶数フレーム期間の間、電圧＋２．５Ｖが画素電極９に印加されそして電圧−２．５Ｖが共通電極に印加される。これは電圧反転方式と呼ばれる。

表示スクリーン上の画素の電圧反転を行うために、２つの方式が使用されてきた。第１の方式はＨ（水平）共通反転方式である。この方式においては、共通電極は水平方向に沿ってＮ個の共通サブ電極に分割され、そしてゲート線は、Ｎ個の共通サブ電極に対応してＮ個のグループに分けられる。奇数フレーム期間の間、電圧＋２．５Ｖが奇数番目のサブ共通電極に印加されそしてこの電極に対面する画素電極に電圧−２．５Ｖが印加され、そして電圧−２．５Ｖが偶数番目のサブ共通電極に印加されそしてこの電極に対面する画素電極に電圧＋２．５Ｖが印加される。偶数フレーム期間の間、電圧−２．５Ｖが奇数番目のサブ共通電極に印加されそしてこの電極に対面する画素電極に電圧＋２．５Ｖが印加され、そして電圧＋２．５Ｖが偶数番目のサブ共通電極に印加されそしてこの電極に対面する画素電極に電圧−２．５Ｖが印加される。このことは、データ線に接続されているデータ線ドライバとサブ共通電極に接続されている共通電極ドライバが、電圧振幅５．０Ｖを分担できることを意味する。即ち、データ線ドライバと共通電極ドライバの負荷は小さい。

しかしながら、このような電圧の分担は、Ｈ／Ｖ反転方式と呼ばれる第２の方式では不可能である。Ｈ／Ｖ反転方式においては、各画素ごとに反転が行われ、従ってデータ線ドライバと共通電極ドライバは５．０Ｖの電圧を分担できない。これが第４の問題点である。

本発明の目的は、点欠陥及び線欠陥の影響を減少することができるＬＣＤ装置を提供することである。

本発明の他の目的は、データ線及びゲート線の数を増大することなく高解像度を実現できるＬＣＤ装置を提供することである。

本発明の他の目的は、広い視野角を実現できるＬＣＤ装置を提供することである。

本発明の他の目的は、Ｈ／Ｖ反転方式においてデータ線及びゲート線に印加される電圧の値を減少できるＬＣＤ装置を提供することである。

本発明の他の目的は、上述のＬＣＤ装置を製造する方法を提供することである。

本発明に従う液晶表示装置は、
第１表面及び第２表面を有する第１透明基板と、
第１表面及び第２表面を有する第２透明基板と、
第１透明基板及び第２透明基板は、第１透明基板の第１表面が第２透明基板の第１表面に対面するように配列されており、そして液晶材料が、第１透明基板の第１表面と第２透明基板の第１表面の間に封入されており、
複数個の画素領域が行及び列方向に配列され、そしてデータ線を介してデータ信号が画素領域に印加される画素アレイが、第１透明基板の第１表面と第２透明基板の第１表面とに形成されており、
データ線は、行及び列方向の一方の方向に配列されており、そしてゲート線は、行及び列方向の他方の方向に配列されており、そして
第１透明基板の画素領域のそれぞれは、第２透明基板の画素領域のそれぞれに対して、ゲート線に沿った方向において、該ゲート線に沿った画素領域の幅の半分の距離だけシフトされていることを特徴とする。

第１透明基板のゲート線は、第２透明基板のゲート線にそれぞれ整列されており、そして第１透明基板のデータ線のそれぞれは、第２透明基板のデータ線相互間の中間位置にそれぞれ整列されていることを特徴とする。

中間位置は、データ線の中心からＬＸ／２だけ離れており、ここでＬＸは、１つのデータ線の中心と次のデータ線の中心との間の距離であることを特徴とする。

画素アレイの画素領域は、ゲート線とデータ線との交点のそれぞれに隣接して形成され、そして画素領域は、表示電極と、ゲート及びデータ線と表示電極との間の接続されたスイッチング素子とを含むことを特徴とする。

第２透明基板に形成された１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが第１透明基板に形成され、そして第１透明基板に形成された１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが第２透明基板に形成されていることを特徴とする。

複数個のカラー・フィルタが第１透明基板に形成され、そして該カラー・フィルタのそれぞれは、データ線とブラック・マトリクスとの間の位置で第１透明基板に形成されていることを特徴とする。

本発明に従う液晶表示装置は、
第１表面及び第２表面を有する第１透明基板と、
第１表面及び第２表面を有する第２透明基板と、
第１透明基板及び第２透明基板は、第１透明基板の第１表面が第２透明基板の第１表面に対面するように配列されており、そして液晶材料が、第１透明基板の第１表面と第２透明基板の第１表面の間に封入されており、
複数個の画素領域が行及び列方向に配列され、そしてデータ線を介してデータ信号が画素領域に印加される画素アレイが、第１透明基板の第１表面と第２透明基板の第１表面とに形成されており、
データ線は、行及び列方向の一方の方向に配列されており、そしてゲート線は、行及び列方向の他方の方向に配列されており、そして第１透明基板の画素領域のそれぞれは、第２透明基板の画素領域のそれぞれに対して、データ線に沿った方向において、該データ線に沿った画素領域の高さの半分の距離だけシフトされていることを特徴とする。

第１透明基板のデータ線は、第２透明基板のデータ線にそれぞれ整列されており、そして第１透明基板のゲート線のそれぞれは、第２透明基板のゲート線相互間の中間位置にそれぞれ整列されていることを特徴とする。

中間位置は、ゲート線の中心からＬＹ／２だけ離れており、ここでＬＹは、１つのゲート線の中心と次のゲート線の中心との間の距離であることを特徴とする。

画素アレイの画素領域は、ゲート線とデータ線との交点のそれぞれに隣接して形成され、そして画素領域は、表示電極と、ゲート及びデータ線と表示電極との間の接続されたスイッチング素子とを含むことを特徴とする。

第２透明基板に形成された１つのゲート線にそれぞれ対面する複数個のブラック・マトリクスが第１透明基板に形成され、そして第１透明基板に形成された１つのゲート線にそれぞれ対面する複数個のブラック・マトリクスが第２透明基板に形成されていることを特徴とする。

複数個のカラー・フィルタが第１透明基板に形成され、そして該カラー・フィルタのそれぞれは、ゲート線とブラック・マトリクスとの間の位置で第１透明基板に形成されていることを特徴とする。

本発明に従う液晶表示装置は、
第１表面及び第２表面を有する第１透明基板と、
第１表面及び第２表面を有する第２透明基板と、
第１透明基板及び第２透明基板は、第１透明基板の第１表面が第２透明基板の第１表面に対面するように配列されており、そして垂直配向液晶材料が、第１透明基板の第１表面と第２透明基板の第１表面の間に封入されており、
複数個の画素領域が行及び列方向に配列され、そしてデータ線を介してデータ信号が画素領域に印加される画素アレイが、第１透明基板の第１表面と第２透明基板の第１表面とに形成されており、
データ線は、行及び列方向の一方の方向に配列されており、そしてゲート線は、行及び列方向の他方の方向に配列されており、そして
第１透明基板の画素領域のそれぞれは、第２透明基板の画素領域のそれぞれに対して、ゲート線に沿った方向において、該ゲート線に沿った画素領域の幅の半分の距離だけシフトされており、そして
第２透明基板に形成された１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが第１透明基板に形成され、そして第１透明基板に形成された１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが第２透明基板に形成されており、ブラック・マトリクスのそれぞれは台形状の断面を有することを特徴とする。

画素アレイの画素領域は、ゲート線とデータ線との交点のそれぞれに隣接して形成され、そして画素領域は、表示電極と、ゲート及びデータ線と表示電極との間の接続されたスイッチング素子とを含むことを特徴とする。

カラー・フィルタが形成されている別個のガラス基板が、第１透明基板の第２表面、または第２透明基板の第２表面に位置づけられていることを特徴とする。

本発明に従う液晶表示装置は、
第１表面及び第２表面を有する第１透明基板と、
第１表面及び第２表面を有する第２透明基板と、
第１透明基板及び第２透明基板は、第１透明基板の第１表面が第２透明基板の第１表面に対面するように配列されており、そして垂直配向液晶材料が、第１透明基板の第１表面と第２透明基板の第１表面の間に封入されており、
複数個の画素領域が行及び列方向に配列され、そしてデータ線を介してデータ信号が画素領域に印加される画素アレイが、第１透明基板の第１表面と第２透明基板の第１表面とに形成されており、
データ線は、行及び列方向の一方の方向に配列されており、そしてゲート線は、行及び列方向の他方の方向に配列されており、そして
第１透明基板の画素領域のそれぞれは、第２透明基板の画素領域のそれぞれに対して、データ線に沿った方向において、該データ線に沿った画素領域の高さの半分の距離だけシフトされており、そして
第２透明基板に形成された１つのゲート線にそれぞれ対面する複数個のブラック・マトリクスが第１透明基板に形成され、そして第１透明基板に形成された１つのゲートにそれぞれ対面する複数個のブラック・マトリクスが第２透明基板に形成されており、ブラック・マトリクスのそれぞれは台形状の断面を有することを特徴とする。

画素アレイの画素領域は、ゲート線とデータ線との交点のそれぞれに隣接して形成され、そして画素領域は、表示電極と、ゲート及びデータ線と表示電極との間の接続されたスイッチング素子とを含むことを特徴とする。

カラー・フィルタが形成されている別個のガラス基板が、第１透明基板の第２表面、または第２透明基板の第２表面に位置づけられていることを特徴とする。

本発明に従う液晶表示装置の製造方法は、
（ａ）複数個の画素領域が行及び列の方向に配列されそしてデータ線を介してデータ信号が画素領域に印加される画素アレイを、１つの透明基板の第１部分及び第２部分に形成するステップと、
（ｂ）透明基板を第１部分と第２部分とに切断するステップと、
（ｃ）第１部分の画素アレイと第２部分の画素アレイとを対面させるように第１部分及び第２部分を配列するステップと、
（ｄ）第１及び第２部分の画素アレイを囲むように、第１部分と第２部分とを封止領域で接着するステップと、
（ｅ）封止領域により囲まれた空間内に液晶材料を充填するステップとを含み、
画素アレイにおいて、データ線は行及び列方向の一方の方向に配列され、ゲート線は行及び列方向の他方の方向に配列され、そして画素領域のそれぞれは、ゲート線とデータ線との交点に隣接する領域に形成されており、そして画素領域のそれぞれは、表示電極と、ゲート線及びデータ線と表示電極との間に接続された薄膜トランジスタとを有し、
ステップ（ｃ）において、第１部分の画素領域のそれぞれは、第２部分の画素領域のそれぞれに対して、ゲート線に沿った方向で、ゲート線に沿った画素領域の幅の半分の距離だけシフトされることを特徴とする。

第１部分及び第２部分のそれぞれは、上側エッジ、下側エッジ、左側エッジ及び右側エッジを有し、そして
ステップ（ａ）において、第１部分のデータ線に接続されているデータ線パッドが、第１部分の上側エッジ及び下側エッジの一方に隣接する第１領域に形成され、第１部分のゲート線に接続されているゲート線パッドが、第１部分の左側エッジ及び右側エッジの一方に隣接する第２領域に形成され、第２部分のデータ線に接続されているデータ線パッドが、第２部分の上側エッジ及び下側エッジの他方に隣接する第３領域に形成され、そして第２部分のゲート線に接続されているゲート線パッドが、第２部分の左側エッジ及び右側エッジの他方に隣接する第４領域に形成されることを特徴とする。

第１データ線ドライバを第１領域のデータ線パッドに接続し、第１ゲート線ドライバを第２領域のゲート線パッドに接続し、第２データ線ドライバを第３領域のデータ線パッドに接続し、そして第２ゲート線ドライバを第４領域のゲート線パッドに接続することを特徴とする。

ステップ（ａ）において、第２部分の１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが第１部分に形成され、そして第１部分の１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが第２部分に形成されることを特徴とする。

薄膜トランジスタは逆スタガ型の薄膜トランジスタであり、そして
ステップ（ａ）において、逆スタガ型の薄膜トランジスタのゲート電極と複数個のブラック・マトリクスとが第１及び第２部分に同時に形成されることを特徴とする。

薄膜トランジスタは、ゲート電極の下側に光遮断層を有するスタガ型の薄膜トランジスタであり、そして
ステップ（ａ）において、スタガ型の薄膜トランジスタの光遮断層と複数個のブラック・マトリクスとが第１及び第２部分に同時に形成されることを特徴とする。

ステップ（ａ）において、複数個のカラー・フィルタが第１部分に形成され、そしてカラー・フィルタのそれぞれはデータ線とブラック・マトリクスとの間の位置に形成されることを特徴とする。

本発明は、点欠陥又は線欠陥に基づくイメージの質の低下を回復し、データ線及びゲート線の数を増大することなく画素の数を増大し、広い視野角を実現し、そしてＨ／Ｖ反転方式を行うに当たりデータ線ドライバの出力信号の電圧レベルを減少することができるＬＣＤ装置を実現する。

従来のＬＣＤ装置の１つの基板上に形成されたアレイを示す図である。 従来のＬＣＤ装置の構造を示す図である。 ＬＣＤ装置１のノーマリ・ホワイト・モードの動作を示す図である。 点欠陥及び線欠陥に基づく従来のＬＣＤ装置の第１の問題点を示す図である。 本発明に従うＬＣＤパネルの基本的構造を示す図である。 上側及び下側ガラス基板２２及び２３上のデータ線Ｄ１乃至ＤＮとゲート線Ｇ１乃至ＧＭの配列を示す図である。 上側及び下側の両ガラス基板２２及び２３上のゲート線に印加されるゲート・パルスを示す図である。 ＬＣＤパネルを制御するための回路のブロック図を示す図である。 上側及び下側ガラス基板２２及び２３上のデータ線に印加されるデータ・パルスを示す図である。 図６の線６Ａ−６Ａ及び６Ｂ−６Ｂに沿った上側及び下側ガラス基板２２及び２３上の構造の断面を示す図である。 本発明に従う製造方法の第１ステップにおいて、１枚のガラス基板上に形成された、上側ガラス基板２２及び下側ガラス基板２３の画素アレイを示す図である。 本発明の第２実施例の第１即ち上側ガラス基板２２上の画素アレイ及び第２即ち下側ガラス基板２３上の画素アレイの配列を示す図である。 本発明の第２実施例の第１即ち上側ガラス基板２２上の画素アレイ及び第２即ち下側ガラス基板２３上の画素アレイの配列を示す図である。 上側及び下側ガラス基板２２及び２３上のゲート線及びデータ線に印加されるゲート・パルス及びデータ・パルスを示す図である。 図１２の点線１５Ａ−１５Ｂに沿った上側及び下側ガラス基板２２及び２３上の構造の断面を示す図である。 上側及び下側ガラス基板２２及び２３上のデータ線とゲート線の配列を示す図である。 本発明の第３実施例の第１即ち上側ガラス基板２２上の画素アレイと第２即ち下側ガラス基板２３上の画素アレイの配列を示す図である。 本発明の第３実施例の第１即ち上側ガラス基板２２上の画素アレイと第２即ち下側ガラス基板２３上の画素アレイの配列を示す図である。 上側及び下側ガラス基板２２及び２３上のゲート線及びデータ線に印加されるゲート・パルス及びデータ・パルスを示す図である。 図１７の点線２０Ａ−２０Ｂに沿った上側及び下側ガラス基板２２及び２３上の構造の断面を示す図である。 上側及び下側ガラス基板２２及び２３上のデータ線とゲート線の配列を示す図である。 （削除） （削除） （削除） （削除） 本発明において使用されうる逆スタガ型のＴＦＴを使用した画素領域の構造を示す図である。 本発明において使用されうるスタガ型のＴＦＴを使用した画素領域の構造を示す図である。 ＶＡ液晶材料の特性を示す図である。 上側及び下側ガラス基板２２及び２３に形成された構造の断面を示す図である。

図５は、本発明に従うＬＣＤパネルの基本的構造を示す。ＬＣＤパネルは、第１透明基板即ち上側ガラス基板２２及び第２透明基板即ち下側ガラス基板２３を含む。２つのガラス基板２２及び２３のそれぞれは、第１表面即ち内側表面及び第２表面即ち外側表面を有する。２つのガラス基板２２及び２３の内側表面は互いに対面され、そして封止領域４４で接着されている。液晶材料がこの封止領域４４により囲まれた空間内に密封されている。ゲート線、データ線及び画素領域を含むアレイが、両ガラス基板２２及び２３のそれぞれの封止領域４４により囲まれた内側表面の領域に形成されており、そして第１データ線ドライバを構成するＩＣ（集積回路）モジュール４２Ｄ乃至４２Ｆが、第１即ち上側ガラス基板２２の上端に隣接する第１領域に装着されており、第１ゲート線ドライバを構成するＩＣモジュール４２Ａ乃至４２Ｃが、上側ガラス基板２２の左端に隣接する第２領域に装着されており、第２データ線ドライバを構成するＩＣ（集積回路）モジュール４３Ｄ乃至４３Ｆが、第２即ち下側ガラス基板２３の下端に隣接する第３領域に装着されており、そして第２ゲート線ドライバを構成するＩＣモジュール４３Ａ乃至４３Ｃが、下側ガラス基板２３の右端に隣接する第４領域に装着されている。制御ユニット、メモリ、データ・バッファ等を構成するＩＣモジュールが上述の領域に装着されているがこれらのＩＣモジュールは、図を簡略化するために図５に示されていない。上述のアレイは、後述のように画素領域がデータ線と表示電極との間に接続されたＴＦＴ（薄膜トランジスタ）を含んでいるので、ＴＦＴアレイと呼ばれる。

本発明の第１実施例：
図６は、上側及び下側ガラス基板２２及び２３上のデータ線Ｄ１乃至ＤＮとゲート線Ｇ１乃至ＧＭの配列を示す。図７は、上側及び下側の両ガラス基板２２及び２３上のゲート線に印加されるゲート・パルスを示す。図８は、ＬＣＤパネルを制御するための回路のブロック図を示す。図９は、上側及び下側ガラス基板２２及び２３のデータ線に印加されるデータ・パルスを示す。図１０は、図６の線６Ａ−６Ａ及び６Ｂ−６Ｂに沿った上側及び下側ガラス基板２２及び２３の断面を示す。

図６（Ａ）を参照すると、複数個のピクセル領域が、行即ち水平方向及び列即ち垂直方向に配列され、そしてデータ信号がデータ線を介してピクセル領域に印加される画素アレイが上側及び下側ガラス基板２２及び２３の内面のそれぞれに形成されている。更に具体的にいうと、画素アレイにおいて、複数本のゲート線Ｇ１乃至ＧＭが行方向に配列され、複数本のデータ線Ｄ１乃至ＤＮが列方向に配列され、そして、複数個の画素領域のそれぞれが、データ線とゲート線との交点に形成されている。上側ガラス基板２２の１つの画素領域と、この画素領域に対面する下側ガラス基板２３の１つの画素領域とが、ＬＣＤ装置の１つの画素を形成する。図１０（Ａ）に示すように、上側ガラス基板２２の内側表面に形成されているゲート線、データ線及び接続パッドは、実線で示されていることに注目されたい。ゲート線、データ線及び接続パッドが下側ガラス基板２３の内側表面に形成されている。図６（Ｂ）に示すように、ゲート線とデータ線との交点のそれぞれに隣接して形成された画素領域は、スイッチング素子即ちＴＦＴ２７及びインジウム錫酸化物層２９（３３）を含む。図を簡略化するために、各画素領域のＴＦＴ及びＩＴＯ層は図６（Ａ）に示されていないことに注目されたい。ＭｏＷ（モリブデンタングステン）で作られたゲート線がＴＦＴ２７のゲートに接続され、データ線がＴＦＴのドレインに接続され、そしてＴＦＴのソースはＩＴＯ層即ち表示電極２９（３３）に接続されている。

図６及び図８に示すように、上側ガラス基板２２の一方の水平エッジ、即ち上側水平エッジ２２Ｕに沿って形成された接続パッド即ちデータ線パッド３８を介して第１データ線ドライバ４５がデータ線Ｄ１乃至ＤＮに接続されてデータ・パルスをデータ線に印加し、そして上側ガラス基板２２の一方の垂直エッジ即ち左側エッジ２２Ｌに沿って形成された接続パッド即ちゲート線パッド３９を介して第１ゲート線ドライバ４７がゲート線Ｇ１乃至ＧＮに接続されてこれらゲート線にゲート・パルスを逐次的に印加する。

下側ガラス基板２３の他方の水平エッジ、即ち下側水平エッジ２３Ｂに沿って形成された接続パッド即ちデータ線パッド４０を介して第２データ線ドライバ４６がデータ線Ｄ１乃至ＤＮに接続されてデータ・パルスをデータ線に印加し、そして下側ガラス基板２３の他方の垂直エッジ即ち右側エッジ２３Ｒに沿って形成された接続パッド即ちゲート線パッド４１を介して第２ゲート線ドライバ４８がゲート線Ｇ１乃至ＧＮに接続されてこれらゲート線にゲート・パルスを逐次的に印加する。

第１実施例において、上側ガラス基板２２の画素領域のそれぞれは、下側ガラス基板２３の画素領域のそれぞれに整列されている。ガラス基板上におけるゲート線と表示電極との間の間隔そしてガラス基板上におけるデータ線と表示電極との間の間隔がゲート線及びデータ線の幅よりも小さく、そして表示電極の寸法がゲート線及びデータ線の幅よりも相当大きいために、上側ガラス基板２２のデータ線及びゲート線を、下側ガラス基板２３のデータ線及びゲート線にそれぞれ対面させることにより、上側ガラス基板２２の画素領域のそれぞれは、下側ガラス基板２３の画素領域のそれぞれに整列されることができる。例えば、上側ガラス基板２２のデータ線Ｄ１乃至ＤＮは、下側ガラス基板２３のデータ線Ｄ１乃至ＤＮにそれぞれ整列され、そして上側ガラス基板２２のゲート線Ｇ１乃至ＧＭは、下側ガラス基板２３のゲート線Ｇ１乃至ＧＭにそれぞれ整列される。

図７に示すように、１つのフレーム期間は複数の期間Ｔ１乃至ＴＭに分割されている。期間Ｔ１に、第１ゲート線ドライバ４７が上側ガラス基板２２のゲート線Ｇ１にゲート・パルスを印加し、そして第２ゲート線ドライバ４８が下側ガラス基板２３のゲート線Ｇ１にゲート・パルスを印加し、そして期間Ｔ２に、第１ゲート線ドライバ４７が上側ガラス基板２２のゲート線Ｇ２にゲート・パルスを印加し、そして第２ゲート線ドライバ４８が下側ガラス基板２３のゲート線Ｇ２にゲート・パルスを印加し、そして期間Ｔ３に、第１ゲート線ドライバ４７が上側ガラス基板２２のゲート線Ｇ３にゲート・パルスを印加し、そして第２ゲート線ドライバ４８が下側ガラス基板２３のゲート線Ｇ３にゲート・パルスを印加し、以下この動作が続く。

上側及び下側ガラス基板２２及び２３のゲート線へのゲート・パルスの印加の間、第１データ線ドライバ４５及び第２データ線ドライバ４６は、上側及び下側ガラス基板２２及び２３のデータ線Ｄ１乃至ＤＮにデータ・パルスを同時に供給する。１つのゲート・パルス即ちゲート信号が１つのゲート線に印加されている間に、このゲート線に沿ったすべてのデータ線Ｄ１乃至ＤＮにデータ信号が同時に印加されることに注目されたい。

図６の画素Ｐ１１に黒イメージが表示されるとき、上側ガラス基板２２のデータ線Ｄ１に図９（Ａ）の＋２．５Ｖの正のデータ・パルス４９が印加され（これは図３（Ｂ）に示す状態に液晶分子を切り替えるためのスイッチング電圧５Ｖの半分である）、そして下側ガラス基板２３のデータ線Ｄ１に−２．５Ｖの負のデータ・パルス５０が印加され（これは図３（Ｂ）に示す状態に液晶分子を切り替えるためのスイッチング電圧５Ｖの半分である）、この結果、５Ｖが画素Ｐ１１の液晶材料に印加されて、液晶分子は図３（Ｂ）に示すように電界の方向に沿って整列されて黒イメージを表示する。図９は完全に黒のイメージを表示するためのデータ・パルスを示しているが、この黒レベル、白レベル及び種々なグレイ・レベルを表示するために種々な電圧レベルを使用できることに注目されたい。

図６の画素Ｐ１２に白イメージが表示されるとき、上側ガラス基板２２のデータ線Ｄ２に−２．５Ｖの負のデータ・パルスが印加され、そして下側ガラス基板２３のデータ線Ｄ２に−２．５Ｖの負のデータ・パルスが印加され、この結果、０Ｖが画素Ｐ１２の液晶材料に印加されて、液晶分子は図３（Ａ）に示すようにツイストされた状態に留まり、白イメージを表示する。

図１０を参照すると、本発明に従うカラーＬＣＤ装置２１の構造の一部分の断面が示されている。ガラス基板２２及び２３上の構造は本発明の概念を示すために簡略化されていることに注目されたい。この第１実施例の構造は点欠陥及び線欠陥の影響を減少できる。ＬＣＤ装置２１は、上側ガラス基板２２，下側ガラス基板２３，上側偏光板２５，下側偏光板２４及びバック・ライト装置２６を含む。

下側ガラス基板２３上の構造を説明すると、データ線Ｄ１乃至Ｄ４がこの下側ガラス基板２３に形成されている。データ線は３つの層、即ちＭｏ層、Ａｌ層及びＭｏ層で構成されている。表示電極即ちＩＴＯ層２９は、データ線相互間の表面領域に形成されている。パッシベーション層３０（例えば、ＳｉＮX層）が、データ線を覆うように、そしてＩＴＯ層２９をデータ線から絶縁するように形成されている。ＭｏＷ又はＣｕから作られたブラック・マトリクス３２がパッシベーション層３０のそれぞれの上に形成されている。ラビング層３１（例えばポリイミド層）が、全体の構造を覆うように形成されている。長さＬ３は、バック・ライト装置からの光が通過する開口の長さを示す。ＩＴＯ層２９のエッジで電界が歪むのを防止するために、パッシベーション層３０及びブラック・マトリクス３２は、長さＬ４だけＩＴＯ層２９のエッジを覆っている。

上側ガラス基板２２上の構造を説明すると、下側ガラス基板と同様に、データ線Ｄ１乃至Ｄ４、パッシベーション層３４，表示電極即ちＩＴＯ層３３及びラビング層３６がこの上側ガラス基板２２に形成されている。下側ガラス基板２３のＩＴＯ層２９にそれぞれ対面するように、赤のカラーフィルタ３５Ｒ、緑のカラーフィルタ３５Ｇ及び青のカラーフィルタ３５ＢがＩＴＯ層３３の上に形成されている。ラビング層３６が、カラー・フィルタ及びパッシベーション層３４を覆うように形成されている。ラビング層３１のラビング方向とラビング層３６のラビング方向との角度は、図３の従来技術の場合のように約９０度である。ラビング層３１とラビング層３６との間に、ねじれネマチック（ＴＮ）液晶材料（図示せず）が挟まれており、そしてラビング層３１とラビング層３６との間で、図３の従来技術の場合のように約９０度ツイストされている。バック・ライト装置２６は白色光を発生する。偏光板２４は、ラビング層３１のラビング方向に平行な偏光面を有し、そしてこの偏光面に平行な光を通過させる。偏光板２５は、ラビング層３６のラビング方向に平行な偏光面を有し、そしてこの偏光面に平行な光を通過させる。

スイッチング電圧がＩＴＯ層２９及び３３の間に印加されないときに、液晶分子はラビング層３１及び３６の間で９０度ツイストされている。この場合、偏光板２４を通過した偏光は、ツイストされている液晶分子を介して９０度回転されて偏光板２５を通過して、これにより白イメージが表示される。スイッチング電圧がＩＴＯ層２９及び３３の間に印加されると、液晶分子は図３（Ｂ）に示すように電界の方向に整列され、偏光板２４からの偏光は回転されずに液晶分子を通過し、そしてこの偏光は偏光板２５により遮断されて黒イメージが表示される。このように、ＬＣＤ装置２１は、ＩＴＯ層２９及び３３の間にスイッチング電圧が印加されないときに白イメージを表示する（図３（Ａ））ノーマリ・ホワイト・モードで動作する。

点欠陥又は線欠陥がＴＦＴアレイに存在するときの本発明に従うイメージの回復について説明すると、本発明に従うＬＣＤ装置は点欠陥又は線欠陥に基づいて失われたイメージの部分的回復又は完全回復を行うことができる。

イメージの部分的回復：
図６の上側ガラス基板２２上のＴＦＴの破損に基づいて画素Ｐ１１に点欠陥が生じ、そして上側ガラス基板２２のデータ線Ｄ１の部分５０とゲート線Ｇ１の部分５１とで線欠陥が生じているとする。図４に示す部分Ａ及びＢにおいて修理されていない従来のＬＣＤ装置では、欠陥による画素に黒いイメージ又はドットを表示できない。その理由は、液晶分子を図３（Ｂ）に示すように整列させる電圧を液晶材料に印加できないからである。

本発明に従うＬＣＤ装置は、追加の補償回路を必要とせずに点欠陥及び線欠陥を固有的に部分回復させることができる。その理由は、ゲート線及びデータ線のアレイが上側及び下側ガラス基板２２及び２３のそれぞれに形成されているからである。更に具体的に説明すると、上側ガラス基板２２上のＴＦＴの破損に基づいて、第１データ線ドライバ４５から図９（Ａ）のデータ・パルス（例えばデータ・パルス４９，これは液晶材料のスイッチング電圧の半分の値を有する）が、画素Ｐ１１のうち上側ガラス基板２２の表示電極に印加されなくても、この画素Ｐ１１のうち下側ガラス基板２３上の表示電極に、第２データ線ドライバ４６から図９（Ａ）のデータ・パルス（例えばデータ・パルス５０，これは液晶材料のスイッチング電圧の半分の値を有する）が印加され、これにより画素Ｐ１１の液晶材料は、白レベル及び黒レベルの間の半分のレベルであるグレイ・イメージを表示するようにスイッチされる。このようにして、点欠陥を有する画素Ｐ１１は、２．５Ｖのレベルに対応するグレイ・イメージを固有的に表示することができる。

上述の点欠陥の場合と同様にして、上側ガラス基板２２上のデータ線Ｄ１の破損部５０に基づいて線欠陥とされた画素Ｐ３１乃至ＰＭ１は、グレイ・イメージを表示することができる。そして同様にして、上側ガラス基板２２上のゲート線Ｇ１の破損部５１に基づいて線欠陥とされた画素Ｐ１５乃至Ｐ１Ｎは、グレイ・イメージを表示することができる。

イメージの完全回復：
本発明に従うこの方式においては、点欠陥の画素及び線欠陥に含まれる画素の黒イメージは完全に回復されることができる。この完全回復を説明する前に、図８に示されている回路の動作を説明する。制御装置５３は、制御線５８を介して第１及び第２データ線ドライバ４５及び４６と第１及び第２ゲート線ドライバ４７及び４８の動作を制御する。例えばパーソナル・コンピュータのようなホスト・プロセッサ５４は、ゲート線に沿った画素ラインのデータ信号をデータ・バスを介してデータ・バッファ５５に送る。データ・バッファ５５は、白レベル、種々なグレイ・レベル及び黒レベルを表すデータ信号に対応した種々な電圧源を含み、そして第１データ線ドライバ４５に対する第１のサブ・バッファＡ及び第２データ線ドライバ４６に対応する第２サブ・バッファＢを有する。説明を簡単にするために本明細書においては白レベル及び黒レベルを使用する例が示されていることに注目されたい。サブ・バッファＡ及びＢのそれぞれは、ゲート線に沿った１画素ラインの画素の数に等しい複数のバッファ・ステージを有する。データ・バッファ５５はホスト・プロセッサ５４から送られた１つのデータ信号に対応する電圧レベルを選択して、これをサブ・バッファＡ又はＢの１つのバッファ・ステージに記憶する。例えば、黒イメージが画素Ｐ１１に表示される場合には、奇数フレームの間データ・バッファ５５は、サブ・バッファＡの第１番目のバッファ・ステージに＋２．５Ｖを記憶し、そしてサブ・バッファＢの第１番目のバッファ・ステージに−２．５Ｖを記憶する。このような記憶動作が、サブ・バッファＡ及びＢのすべてのバッファ・ステージについて行われる。上記のデータ・バッファの動作はこの分野で周知であるので、詳細な動作は説明しない。

イメージの完全回復を行うために、制御線５７，スイッチ５６及びメモリ５２内のメモリ・スペースが本発明に従って追加されている。第１ステップにおいて、上側又は下側ガラス基板２２又は２３上の線欠陥又は線欠陥の位置が、この分野で周知のアレイ・テスタにより検出される。本発明によると、図６に示すような点欠陥、データ線欠陥及びゲート線欠陥が検出されると、次のような３つの情報が発生されてそしてメモリ５２のメモリ・スペースに記憶される。

（Ａ）欠陥画素（Ｐ１１）の位置を表すデータと、この欠陥画素（Ｐ１１）の画素領域が形成されている、上側及び下側ガラス基板の一方を示す識別データ（この場合には、上側ガラス基板２２を示すビット”１”）とを含む点欠陥情報；
（Ｂ）データ線（Ｄ１）上の欠陥（５０）の位置（この場合には、ゲート線Ｇ２とゲート線Ｇ３の間の位置）を表すデータと、この欠陥データ線（Ｄ１）が形成されている、上側及び下側ガラス基板の一方を示す識別データ（ビット”１”）とを含むデータ線欠陥情報；及び
（Ｃ）ゲート線（Ｇ１）上の欠陥（５１）の位置（この場合には、データ線Ｄ４とデータ線Ｄ５との間の位置）を表すデータと、この欠陥ゲート線（Ｇ１）が形成されている、上側及び下側ガラス基板の一方を示す識別データ（ビット”１”）とを含むゲート線欠陥情報。

第２ステップにおいて、制御装置５３は、メモリ・スペースから点欠陥情報、データ線欠陥情報及びゲート線欠陥情報を取り出す。

第３ステップにおいて、イメージの表示が開始される。このため、制御線５８を介する制御装置５３の制御のもとで、データ・バッファ５５はホスト・プロセッサ５４から、ゲート線Ｇ１に沿った１画素行のデータ信号を受け取る。

第４ステップにおいて、制御装置５３は、このゲート線Ｇ１に沿った第１画素行に、点欠陥、データ線欠陥又はゲート線欠陥により影響を受ける画素が存在するか否かを調べ、そして画素Ｐ１１のうち上側ガラス基板２２の画素領域が点欠陥を有し、そして上側ガラス基板２２のゲート線Ｇ１がデータ線Ｄ４とＤ５との間の位置で破断されていることを見いだす。

第５ステップにおいて、制御装置５３は、点欠陥により影響を受ける画素Ｐ１１に対するデータ信号と、ゲート線欠陥により影響を受ける画素Ｐ１５乃至Ｐ１Ｎに対するデータ信号をデータ・バス５９を介してモニタする。

第６ステップにおいて、制御装置５３は、これらの画素が、黒レベル・イメージを表示する電圧、即ち、電圧０Ｖの印加を必要とする安定状態から液晶材料の状態をスイッチする電圧の印加を必要としているか否かを調べる。画素Ｐ１１及び画素Ｐ１５乃至Ｐ１Ｎに表示されるイメージが次のようであると仮定する。

画素Ｐ１１ ：黒
画素Ｐ１５ ：黒
画素Ｐ１６ ：黒
画素Ｐ１７−Ｐ１Ｎ： 白
黒イメージを表示する画素は、図３に示すように、上側及び下側ガラス基板２２及び２３のデータ線相互間への電圧の印加を必要とする。

第７ステップにおいて、制御装置５３は、制御線５７を介してスイッチ５６を制御して、奇数フレーム期間の間、図９（Ｂ）に示すように、第２データ線ドライバ４６に接続されたサブ・バッファＢの画素Ｐ１１に対する第１バッファ・ステージ、画素Ｐ１５に対する第５バッファ・ステージ及び画素Ｐ１６に対する第６バッファ・ステージに電圧−５．０Ｖを印加する。これにより、両ガラス基板２２及び２３へのゲート線Ｇ１へのゲート・パルスの印加の間、下側ガラス基板２３の画素Ｐ１１，Ｐ１５及びＰ１６の画素領域に、データ線Ｄ１，Ｄ５及びＤ６を介して−５．０Ｖが印加され、これら画素Ｐ１１，Ｐ１５及びＰ１６の液晶材料は図３（Ｂ）に示すように電界に沿って整列されて、これら点欠陥及びゲート線欠陥により影響を受けた画素Ｐ１１，Ｐ１５及びＰ１６に黒イメージが表示される。

このようにして、制御装置５３は、画素Ｐ１１のうち上側ガラス基板２２上の画素領域が点欠陥であることを示す点欠陥情報に応答して、この点欠陥画素Ｐ１１のうち下側ガラス基板２３に形成されている画素領域に印加するデータ信号の値を、奇数フレームの間電圧−５．０Ｖに増大しそして偶数フレームの間＋５．０Ｖに増大し、そして制御装置５３は、上側ガラス基板２２上のゲート線Ｇ１が破損部５１を含むことを表すゲート線欠陥情報に応答して、このゲート線欠陥により影響を受けている画素Ｐ１５及びＰ１６のうち下側ガラス基板２３に形成されている画素領域に印加するデータ信号の値を、奇数フレームの間電圧−５．０Ｖに増大しそして偶数フレームの間＋５．０Ｖに増大する。

次に、ゲート線Ｇ２に沿う第２画素行にイメージが表示される。上側ガラス基板２２のデータ線Ｄ１の欠陥５０により画素Ｐ３１乃至ＰＭ１が影響を受けていることを制御装置５３が知っていることに注目されたい。制御装置５３は上述の第３乃至第７ステップの動作を行う。ゲート線Ｇ２に沿う第２画素行は、点欠陥、データ線欠陥又はゲート線欠陥により影響を受ける画素を含んでいないので、サブ・バッファＡ及びＢ内のデータ信号の電圧は補償されない。そしてイメージが第２画素行に表示される。

次に、ゲート線Ｇ３に沿う第３画素行にイメージを表示する動作が開始される。制御装置５３は上述の第３乃至第７ステップの動作を行う。

第３ステップにおいて、制御線５８を介する制御装置５３の制御のもとで、データ・バッファ５５はホスト・プロセッサ５４から、ゲート線Ｇ３に沿った１画素行のデータ信号を受け取る。

第４ステップにおいて、制御装置５３は、このゲート線Ｇ３に沿った第１画素行に、点欠陥、データ線欠陥又はゲート線欠陥により影響を受ける画素が存在するか否かを調べ、そして上側ガラス基板２２のデータ線Ｄ１がゲート線Ｇ２とＧ３との間に欠陥５０を有することを見いだす。

第５ステップにおいて、制御装置５３は、データ線欠陥により影響を受ける画素Ｐ３１に対するデータ信号をデータ・バス５９を介してモニタする。

第６ステップにおいて、制御装置５３は、この画素Ｐ３１が、黒レベル・イメージを表示する電圧の印加を必要としているか否かを調べる。黒イメージを表示する画素Ｐ３１は、図３に示すように、上側及び下側ガラス基板２２及び２３の両方のデータ線の間に５．０Ｖの振幅の電圧の印加を必要とする。

第７ステップにおいて、制御装置５３は、制御線５７を介してスイッチ５６を制御して、奇数フレーム期間の間図９（Ｂ）に示すように、第２データ線ドライバ４６に接続されたサブ・バッファＢの画素Ｐ３１に対するバッファ・ステージに電圧−５．０Ｖを印加する。これにより、両ガラス基板２２及び２３へのゲート線Ｇ３へのゲート・パルスの印加の間、下側ガラス基板２３の画素Ｐ３１の画素領域に、データ線Ｄ１を介して−５．０Ｖが印加され、この画素Ｐ３１の液晶材料は図３（Ｂ）に示すように電界に沿って整列されて、データ線欠陥により影響を受けた画素Ｐ３１に黒イメージが表示される。

上述の動作は、ゲート線Ｇ４乃至ＧＭに沿った画素行に対して繰り返され、これによりデータ線欠陥により影響を受けている画素Ｐ３１乃至ＰＭ１の黒イメージが完全に回復される。

このようにして、制御装置５３は、データ欠陥情報に応答して、上側ガラス基板２２上のデータ線Ｄ１のデータ線欠陥により影響を受ける画素Ｐ３１乃至ＰＭ１のそれぞれのうち下側ガラス基板２３に形成されている画素領域に印加するデータ信号の値を、奇数フレームの間電圧−５．０Ｖに増大しそして偶数フレームの間＋５．０Ｖに増大する。

本発明に従う第１実施例のＬＣＤアレイの製造方法について説明する。図１１は、本発明に従う製造方法の第１ステップにおいて、１枚のガラス基板上に形成された、上側ガラス基板２２及び下側ガラス基板２３の画素アレイを示す。

第１ステップにおいて、上側ガラス基板２２（点線で示す）の画素アレイ及び下側ガラス基板２３（点線で示す）の画素アレイが１枚のガラス基板７０の第１即ち上側部分（２２）及び第２即ち下側部分（２３）にそれぞれ形成される。ガラス基板７０が後述する切断ステップにおいて点線２２及び２３に沿って切断されると、点線２２で示す第１部分は上側ガラス基板２２となり、そして点線２３で示す第２部分は下側ガラス基板２３となることに注目されたい。前述のように画素アレイは、ゲート線、データ線及び画素領域を含み、そしてデータ線パッドがデータ線に接続され、そしてゲート線パッドがゲート線に接続されている。ゲート線及びデータ線の交点のそれぞれに隣接する画素領域は、図６（Ｂ）に示すようにスイッチング素子即ちＴＦＴ２７及びＩＴＯ層２９（３３）を含む。図を簡略化するために、各画素領域のＴＦＴ及びＩＴＯ層は図１１に示されていないことに注目されたい。ゲート線はＴＦＴ２７のゲートに接続され、データ線はＴＦＴのドレインに接続され、そしてＴＦＴのソースはＩＴＯ層即ち表示電極２９（３３）に接続されている。画素領域の製造ステップについては、図２６及び２７を参照して後述する。

上側及び下側の両ガラス基板２２及び２３の画素アレイを１枚のガラス基板７０に形成する理由は、２つの画素アレイを同一プロセス・パラメータのもとで製造し、これにより一方の画素アレイの寸法的精度を他方の画素アレイのものと同じにすることができる。一方の画素アレイが他方の画素アレイに対面しているので、本発明のＬＣＤ装置においては寸法的精度が非常に重要である。このような寸法的精度は、一方のガラス基板に共通電極及びカラー・フィルタが形成されそして他方のガラス基板に画素アレイが形成されている従来のＬＣＤ装置においては要求されない。

第１及び第２部分のそれぞれは、上側エッジ、下側エッジ、左側エッジ及び右側エッジを有する。更に具体的にいうならば、第２部分すなわち上側ガラス基板２２は、上側エッジ２２Ｕ及び左側エッジ２２Ｌを有する。図１１の右側に示されている第１部分２２の左側エッジ２２Ｌは、後述の第３ステップにおいて第１部分２２の画素アレイが第２部分２３の画素アレイに対面されるときに左側エッジとなることに注目されたい。第２部分すなわち下側ガラス基板２３は右側エッジ２３Ｒ及び下側エッジ２３Ｂを有する。

第１部分２２の上側エッジ２２Ｕに隣接する第１領域のデータ線パッド３８はデータ線Ｄ１−ＤＮにそれぞれ接続されており、第１部分２２の左側エッジ２２Ｌに隣接する第２領域のゲート線パッド３９はゲート線Ｇ１−ＧＮにそれぞれ接続されており、第２部分２３の下側エッジ２３Ｂに隣接する第３領域のデータ線パッド４０はデータ線Ｄ１−ＤＮにそれぞれ接続されており、そして第２部分２３の右側エッジ２３Ｒに隣接する第４領域のゲート線パッド４１はゲート線Ｇ１−ＧＮにそれぞれ接続されている。

第２ステップにおいて、ガラス基板７０は点線２２及び２３に沿って切断される。

第３ステップにおいて、図５に示すように、上側ガラス基板２２に画素アレイを下側ガラス基板２３の画素アレイに整列させるように上側ガラス基板２２及び下側ガラス基板２３とが配列される。図５及び図１１に示されている封止領域４４に封止材料が付着されていることに注目されたい。第１実施例のＬＣＤ装置の製造においては図６（Ａ）に示すように、上側ガラス基板２２のゲート線Ｇ１乃至ＧＭは下側ガラス基板２３のゲート線Ｇ１乃至ＧＭにそれぞれ対面されており、そして上側ガラス基板２２のデータ線Ｄ１乃至ＤＮは下側ガラス基板２３のデータ線Ｄ１乃至ＤＮにそれぞれ対面されている。

第４ステップにおいて、封止材料が硬化されこれにより上側ガラス基板２２及び下側ガラス基板２３は図５及び図１１に示す封止領域４４に沿って接着され、そして上側及び下側の両ガラス基板２２及び２３の画素アレイはこの封止領域４４により囲まれた領域内に封入される。

第５ステップにおいて、液晶材料（この第１実施例の場合にはＴＮ液晶材料）が封止領域４４の小さな開口を介してこの領域４４により囲まれた空間内に充填され、そしてこの開口が閉ざされる。

第６ステップにおいて、ＩＣモジュール４２Ａ−４２Ｆ及び４３Ａ−乃至４３Ｆが図５に示すように接続パッドに接続するように装着される。更に具体的に説明すると、第１データ線ドライバ４５が、上側ガラス基板２２の上側エッジに隣接した第１領域のデータ線パッド３８に接続され、第１ゲート線ドライバ４７が上側ガラス基板２２の左側エッジに隣接した第２領域のゲート線パッド３９に接続され、第２データ線ドライバ４６が、下側ガラス基板２３の下側エッジに隣接した第３領域のデータ線パッド４０に接続され、そして第２ゲート線ドライバ４８が下側ガラス基板２３の右側エッジに隣接した第４領域のゲート線パッド４１に接続される。

本発明の第２実施例：
図１２及び図１３は、本発明の第２実施例の第１即ち上側ガラス基板２２上の画素アレイ及び第２即ち下側ガラス基板２３上の画素アレイの配列を示す。この第２実施例のＬＣＤ装置の構造は、下側ガラス基板２３の画素アレイに対する上側ガラス基板２２の画素アレイの位置づけを除いて、第１実施例とほぼ同じであることに注目されたい。

本発明の第２実施例は、ユーザにより観察されるゲート線に沿った水平方向の画素の数を、第１実施例の画素の数の２倍に増大する。第２実施例において、上側ガラス基板２２の各画素領域は、下側ガラス基板２３の各画素領域に対して、画素領域の幅（即ちゲート線に沿った長さ）の半分に等しい距離だけ水平方向（ゲート線に沿った方向）にシフトされている。上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し垂直方向（即ち、データ線に沿った方向）にはシフトされていない。即ち、上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し垂直方向において整列されている。この整列は、上側ガラス基板２２のゲート線を下側ガラス基板２３のゲート線に整列させることにより行われる。以下の説明において、画素領域の幅（即ち、ゲート線に沿った長さ）は、１つのゲート線の中心と隣接するゲート線の中心との間の距離に等しいとする。

１つのデータ線（例えば，ＤＵ（Ｘ−１）又はＤＬ（Ｘ−１））の中心と、次のデータ線（例えば、ＤＵ（Ｘ）又はＤＬ（Ｘ））の中心との間の距離は距離ＬＸであり、そして１つのゲート線（例えば、ＧＵ（Ｘ−１）又はＧＬ（Ｘ−１））の中心と次のゲート線（例えば、ＧＵ（Ｘ）又はＧＬ（Ｘ））の中心との間の距離は距離ＬＹである。図１３の点線７１が示すように、上側ガラス基板２２のゲート線は下側ガラス基板２３のゲート線にそれぞれ整列され、そして上側ガラス基板２２の各データ線は、下側ガラス基板２３のデータ線相互間の中間位置に整列されている。更に具体的にいうと、中間位置は、データ線の中心からＬＸ／２だけ離れている。即ち、上側ガラス基板２２のデータ線は、下側ガラス基板２３のデータ線に対して、ゲート線に沿った水平方向においてＬＸ／２だけシフトされている。

前述のように上側及び下側ガラス基板２２及び２３のそれぞれの画素アレイは、複数の画素領域を含み、そして各画素領域は、ゲート線及びデータ線の交点のそれぞれに隣接する領域に形成され、そして画素領域は、図１３の１つの画素領域に示すようにＴＦＴ２７及び表示電極２９を含む。上側ガラス基板２２のデータ線の位置を下側ガラス基板２３のデータ線の位置からシフトすることにより、上側及び下側ガラス基板の１つの画素電極２９は２つの画素領域に分割される。上側ガラス基板２２のゲート線（例えば、ＧＵ（Ｘ−１））とデータ線（例えば、ＤＵ（Ｘ−１））との交点の１つの画素領域は、２つの画素領域（Ｐ１１，Ｐ１２）を形成するように垂直方向において分割され、これによりユーザにより観察される水平方向の画素の数が、第１実施例の画素の数の２倍に増大される。

第２実施例の動作を図１４を参照して説明する。図１４は上側及び下側ガラス基板２２及び２３のゲート線及びデータ線に印加されるゲート・パルス及びデータ・パルスを示す。画素Ｐ１２が白イメージを表示し、画素Ｐ１３が黒イメージを表示し画素Ｐ１４が白イメージを表示し、そして画素Ｐ１５が白イメージを表示するものとする。

画素Ｐ１２（白イメージ）：
画素Ｐ１２は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ−１）の交点にある上側画素領域の右側半分と、ゲート線ＧＬ（Ｘ−１）及びデータ線ＤＬ（Ｘ−１）の交点にある下側画素領域の左側半分とにより構成される。白イメージを表示するには、図３（Ａ）に示すように電圧０Ｖが液晶材料に印加されねばならない。電圧−２．５Ｖがデータ線ＤＵ（Ｘ−１）に印加されているものとする。データ線ＤＬ（Ｘ−１）に印加される電圧は、データ線ＤＵ（Ｘ−１）上の電圧の値に基づいて選択されることに注目されたい。従って、図１４に示すように、ゲート線ＧＵ（Ｘ−１）及びＧＬ（Ｘ−１）へのゲート・パルスの印加の間、電圧−２．５Ｖがデータ線ＤＵ（Ｘ−１）に印加され、そして電圧−２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加される。

画素Ｐ１３（黒イメージ）：
画素Ｐ１３は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ）の交点にある上側画素領域の左側半分と、ゲート線ＧＬ（Ｘ−１）及びデータ線ＤＬ（Ｘ−１）の交点にある下側画素領域の右側半分とにより構成される。黒イメージを表示するには、図３（Ｂ）に示すように電圧５Ｖが液晶材料に印加されねばならない。電圧−２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加されているので、データ線ＤＵ（Ｘ）に印加される電圧は、データ線ＤＬ（Ｘ−１）上の電圧の値に基づいて選択される。従って、図１４に示すように、ゲート線ＧＵ（Ｘ−１）及びＧＬ（Ｘ−１）へのゲート・パルスの印加の間、電圧＋２．５Ｖがデータ線ＤＵ（Ｘ）に印加され、そして電圧−２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加される。

画素Ｐ１４（白イメージ）：
画素Ｐ１４は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ）の交点にある上側画素領域の右側半分と、ゲート線ＧＬ（Ｘ−１）及びデータ線ＤＬ（Ｘ）の交点にある下側画素領域の左側半分とにより構成される。白イメージを表示するには、図３（Ａ）に示すように電圧０Ｖが液晶材料に印加されねばならない。電圧＋２．５Ｖがデータ線ＤＵ（Ｘ）に印加されているので、データ線ＤＬ（Ｘ）に印加される電圧は、データ線ＤＵ（Ｘ）上の電圧の値に基づいて選択される。従って、図１４に示すように、ゲート線ＧＵ（Ｘ−１）及びＧＬ（Ｘ−１）へのゲート・パルスの印加の間、電圧＋２．５Ｖがデータ線ＤＵ（Ｘ）に印加され、そして電圧＋２．５Ｖがデータ線ＤＬ（Ｘ）に印加される。

画素Ｐ１５（白イメージ）：
画素Ｐ１５は、ゲート線ＧＵ（Ｘ−１）及びデータ線ＤＵ（Ｘ＋１）の交点にある上側画素領域の左側半分と、ゲート線ＧＬ（Ｘ−１）及びデータ線ＤＬ（Ｘ）の交点にある下側画素領域の右側半分とにより構成される。白イメージを表示するには、図３（Ａ）に示すように電圧０Ｖが液晶材料に印加されねばならない。電圧＋２．５Ｖがデータ線ＤＬ（Ｘ）に印加されているので、データ線ＤＵ（Ｘ＋１）に印加される電圧は、データ線ＤＬ（Ｘ）上の電圧の値に基づいて選択される。従って、図１４に示すように、ゲート線ＧＵ（Ｘ−１）及びＧＬ（Ｘ−１）へのゲート・パルスの印加の間、電圧＋２．５Ｖがデータ線ＤＵ（Ｘ＋１）に印加され、そして電圧＋２．５Ｖがデータ線ＤＬ（Ｘ）に印加される。

イメージを表示する動作を４つの画素だけについて説明したが、上述の動作が第２実施例のすべての画素に対して行われる。

図８に示す第１及び第２データ線ドライバ４５及び４６は、上側及び下側ゲート線へのゲート・パルスの印加の間、上述のようなデータ信号を上側及び下側データ線のそれぞれに同時に印加する。

図１５は、図１２の点線１５Ａ−１５Ｂに沿った上側及び下側ガラス基板２２及び２３上の構造の断面を示す。ガラス基板２２及び２３上の構造は本発明の概念を示すために簡略化されていることに注目されたい。第２実施例のＬＣＤ装置は、図１０の上側偏光板２５、下側偏光板２４及びバック・ライト装置２６を含むが、これらは図１５に示されていない。

下側ガラス基板２３上の構造を説明すると、データ線ＤＬ（Ｘ−１），ＤＬ（Ｘ）及びＤＬ（Ｘ＋１）が下側ガラス基板２３に形成されている。データ線は、３つの層、即ちＭｏ層，Ａｌ層及びＭｏ層、により構成される。表示電極即ちＩＴＯ層７２がデータ線相互間の位置でガラス基板２３上に形成されている。例えば、ＳｉＮX層のようなパッシベーション層７４がデータ線を覆うように、そしてＩＴＯ層７４をデータ線から絶縁するように形成される。

ブラック・マトリクス７８は、上側ガラス基板２２のデータ線のそれぞれと対面するように下側ガラス基板２３上に形成される。図２６に示すような逆スタガ型のＴＦＴが画素領域のスイッチング素子として使用される場合には、ＭｏＷにより形成されるゲート線とブラック・マトリクス７８（７９）（図２６のブラック・マトリクス９７に対応する）が下側又は上側ガラス基板２３又は２２に同時に形成され；そして図２７に示すようなスタガ型のＴＦＴが画素領域のスイッチング素子として使用される場合には、Ｍｏ又はＣｕにより形成される光遮断層１２１と、ブラック・マトリクス１２２（ブラック・マトリクス７８（７９）に対応する）が下側又は上側ガラス基板２３又は２２上に同時に形成されることに注目されたい。ゲート線及びブラック・マトリクス７８のそれぞれの上側表面は、ＩＴＯ層７２及びラビング層（例えば、ポリイミド層）７６をなめらかに形成させるために傾斜されている。ラビング層７６は全体の構造を覆うように形成される。データ線の中心とブラック・マトリクス７８の中心との間の距離は上述の値ＬＸ／２であり、これにより画素Ｐ１２，Ｐ１３，Ｐ１４及びＰ１５が図１５に示すように規定される。

上側ガラス基板２２上の構造を説明すると、上側ガラス基板２２上の構造は、この基板２２がカラー・フィルタを含む点を除いて、下側ガラス基板２３の構造とほぼ同じである。更に具体的にいうと、上側ガラス基板２２は、ブラック・マトリクス７９，データ線ＤＵ（Ｘ）及びＤＵ（Ｘ＋１）、パッシベーション層７５，表示電極即ちＩＴＯ層７３及びラビング層７７を含む。更に、１つの画素あたり１つのカラー・フィルタが、ＩＴＯ層７３及びラビング層７７の間に挟まれている。例えば、青のカラー・フィルタ８０Ｂが画素Ｐ１２に対して形成され、赤のカラー・フィルタ８０Ｒが画素Ｐ１３に対して形成され、緑のカラー・フィルタ８０Ｇが画素Ｐ１４に対して形成され、そして、青のカラー・フィルタ８０Ｂが画素Ｐ１５に対して形成されている。ラビング層７７は、カラー・フィルタ及びパッシベーション層７７を覆うように形成されている。図３の従来技術の場合のように、ラビング層７６のラビング方向とラビング層７７のラビング方向との間の角度は、約９０度である。ＴＮ型の液晶材料（図示せず）が、下側ラビング層７６と上側ラビング層７７との間に挟まれており、そして、図３の従来技術の場合のように電圧０Ｖが印加されたときに、ラビング層７６及びラビング層７７との間で９０度だけツイストされる。

このようにして、それぞれ第２即ち下側ガラス基板２３上の１つのデータ線に対面するように位置決めされた複数個のブラック・マトリクス７９が、第１即ち上側ガラス基板２２上にデータ線と平行になるように形成され、そしてそれぞれ上側ガラス基板２２上の１つのデータ線に対面するように位置決めされた複数個のブラック・マトリクス７８が、下側ガラス基板２３上にデータ線と平行になるように形成されている。複数個のカラー・フィルタが上側ガラス基板２３上に形成され、そして各カラーフィルタは上側データ線とブラック・マトリクスとの間の位置に形成されている。データ線の中心とブラック・マトリクスの中心との間の距離は、ＬＸ／２である。

図１６は、上側及び下側ガラス基板２２及び２３上のデータ線とゲート線の配列を示す。データ線とゲート線は、これらの交点において絶縁層により絶縁されている。各画素領域のＴＦＴ及び表示電極は、図を簡略化するために図１６には示されていない。それぞれ下側ガラス基板２３上の１つのデータ線に対面するように位置づけられた複数個のブラック・マトリクス７９が上側ガラス基板２２上にデータ線と平行になるように形成され、そしてそれぞれ上側ガラス基板２２上の１つのデータ線に対面するように位置づけられた複数個のブラック・マトリクス７８が下側ガラス基板２３上にデータ線と平行になるように形成されている。ゲート線の方向と垂直な方向に延びるブラック・マトリクス７８及び７９は、これらに隣接するゲート線との間の短絡を防止するためにゲート線から離されている。

第２実施例の製造プロセスは、第１実施例の第１乃至第６ステップを含むが、第１及び第３ステップは次のように変更されている。

第１ステップ：
図２６に示すような逆スタガ型のＴＦＴが画素領域のスイッチング素子として使用される場合には、ＭｏＷにより形成されるゲート線とブラック・マトリクス７８（７９）が下側又は上側ガラス基板２３又は２２に同時に形成される。図２７に示すようなスタガ型のＴＦＴが画素領域のスイッチング素子として使用される場合には、Ｍｏ又はＣｕにより形成される光遮断層１２１とブラック・マトリクス１２２が下側又は上側ガラス基板２３又は２２上に同時に形成される。更に、複数個のブラック・マトリクスが上側ガラス基板２２に形成され、そして各カラー・フィルタは上側データ線とブラック・マトリクスとの間の位置に形成される。

第３ステップ：
上側ガラス基板２２の各画素領域は、下側ガラス基板２３の各画素領域に対して、画素領域の幅（即ちゲート線に沿った長さ）の半分に等しい距離だけ水平方向（ゲート線に沿った方向）にシフトされる。上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し垂直方向（即ち、データ線に沿った方向）にはシフトされない。上側ガラス基板２２のデータ線は、下側ガラス基板２３のブラック・マトリクス７８にそれぞれ対面され、そして下側ガラス基板２３のデータ線は上側ガラス基板２２のブラック・マトリクス７９にそれぞれ対面される。

本発明の第３実施例：
図１７及び図１８は、本発明の第３実施例の第１即ち上側ガラス基板２２上の画素アレイと第２即ち下側ガラス基板２３上の画素アレイの配列を示す。この第３実施例のＬＣＤ装置の構造は、下側ガラス基板２３の画素アレイに対する上側ガラス基板２２の画素アレイの位置づけを除いて、第１実施例とほぼ同じであることに注目されたい。

本発明の第３実施例は、ユーザにより観察されるデータ線に沿った垂直方向の画素の数を、第１実施例の画素の数の２倍に増大する。第３実施例において、上側ガラス基板２２の各画素領域は、下側ガラス基板２３の各画素領域に対して、画素領域の高さ（即ちデータ線に沿った長さ）の半分に等しい距離だけ垂直方向（データ線に沿った方向）にシフトされている。上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し水平方向（即ち、ゲート線に沿った方向）にはシフトされていない。即ち、上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し水平方向において整列されている。この整列は、上側ガラス基板２２のデータ線を下側ガラス基板２３のデータ線に整列させることにより行われる。

以下の説明において、画素領域の高さ（即ち、データ線に沿った長さ）は、１つのデータ線の中心と隣接するデータ線の中心との間の距離に等しいとする。１つのデータ線（例えば，ＤＵ（Ｘ−１）又はＤＬ（Ｘ−１））の中心と、次のデータ線（例えば、ＤＵ（Ｘ）又はＤＬ（Ｘ））の中心との間の距離は距離ＬＸであり、そして１つのゲート線（例えば、ＧＵ（Ｘ−１）又はＧＬ（Ｘ−１））の中心と次のゲート線（例えば、ＧＵ（Ｘ）又はＧＬ（Ｘ））の中心との間の距離は距離ＬＹである。図１８の点線８１が示すように、上側ガラス基板２２のデータ線は下側ガラス基板２３のデータ線にそれぞれ整列され、そして上側ガラス基板２２の各ゲート線は、下側ガラス基板２３のゲート線相互間の中間位置に整列されている。更に具体的にいうと、中間位置は、ゲート線の中心からＬＹ／２だけ離れている。即ち、上側ガラス基板２２のゲート線は、下側ガラス基板２３のゲート線に対して、データ線に沿った垂直方向においてＬＹ／２だけシフトされている。

前述のように上側及び下側ガラス基板２２及び２３上のそれぞれの画素アレイは、複数の画素領域を含み、そして各画素領域は、ゲート線及びデータ線の交点のそれぞれに隣接する領域に形成され、そして画素領域は、図１８の１つの画素領域に示すようにＴＦＴ２７及び表示電極２９を含む。上側ガラス基板２２のゲート線の位置を下側ガラス基板２３のゲート線の位置からシフトすることにより、上側及び下側ガラス基板の１つの画素電極２９は２つの画素領域に分割される。上側ガラス基板２２のゲート線（例えば、ＧＵ（Ｘ−１））とデータ線（例えば、ＤＵ（Ｘ−１））との交点の１つの画素領域は、２つの画素領域（Ｐ１１，Ｐ２１）を形成するように水平方向において分割され、これによりユーザにより観察される垂直方向の画素の数が、第１実施例の画素の数の２倍に増大される。

第３実施例の動作を図１９を参照して説明する。図１９は上側及び下側ガラス基板２２及び２３のゲート線及びデータ線に印加されるゲート・パルス及びデータ・パルスを示す。画素Ｐ２１が黒イメージを表示し、画素Ｐ３１が白イメージを表示し、そして画素Ｐ４１が黒イメージを表示するものとする。

第３実施例において、上側ガラス基板２２へのゲート・パルスの位相は、下側ガラス基板２３へのゲート・パルスの位相に対して、ゲート・パルスの継続時間の半分にほぼ等しい期間Ｔだけシフトされている。例えば１画素行に関連するゲート・パルスＧＵ（Ｘ−１）の立ち上がりエッジと、ゲート・パルスＧＬ（Ｘ−１）の立ち上がりエッジとの間の差は期間Ｔにほぼ等しい。１つの画素にイメージを表示するには、期間Ｔの間にデータ信号が上側及び下側データ線にそれぞれ印加される。この期間Ｔは、上側ゲート線へのゲート・パルスの前半部分と下側ゲート線へのゲート・パルスの後半部分とにより規定され、又は上側ゲート線へのゲート・パルスの後半部分と下側ゲート線へのゲート・パルスの前半部分とにより規定される。

画素Ｐ２１（黒イメージ）：
画素Ｐ２１は、ゲート線ＧＵ（Ｘ−１）とデータ線ＤＵ（Ｘ−１）との交点の上側画素領域の下側半分と、ゲート線ＧＬ（Ｘ−１）とデータ線ＤＬ（Ｘ−１）との交点の下側画素領域の上側半分とにより構成される。黒イメージを表示するには、図３（Ｂ）に示すように電圧５Ｖが液晶材料に印加される。図１９に示すように、ゲート・パルスＧＵ（Ｘ−１）の後半部分と、ゲート・パルスＧＬ（Ｘ−１）の前半部分とにより規定される期間Ｔ１の間、電圧＋２．５Ｖがデータ線ＤＵ（Ｘ−１）に印加されそして電圧−２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加される。

画素Ｐ３１（白イメージ）：
画素Ｐ３１は、ゲート線ＧＵ（Ｘ）とデータ線ＤＵ（Ｘ−１）との交点の上側画素領域の上側半分と、ゲート線ＧＬ（Ｘ−１）とデータ線ＤＬ（Ｘ−１）との交点の下側画素領域の下側半分とにより構成される。白イメージを表示するには、図３（Ａ）に示すように電圧０Ｖが液晶材料に印加される。図１９に示すように、ゲート・パルスＧＵ（Ｘ）の前半部分と、ゲート・パルスＧＬ（Ｘ−１）の後半部分とにより規定される期間Ｔ２の間、電圧＋２．５Ｖがデータ線ＤＵ（Ｘ−１）に印加されそして電圧＋２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加される。

画素Ｐ４１（黒イメージ）：
画素Ｐ４１は、ゲート線ＧＵ（Ｘ）とデータ線ＤＵ（Ｘ−１）との交点の上側画素領域の下側半分と、ゲート線ＧＬ（Ｘ）とデータ線ＤＬ（Ｘ−１）との交点の下側画素領域の上側半分とにより構成される。黒イメージを表示するには、図３（Ｂ）に示すように電圧５Ｖが液晶材料に印加される。図１９に示すように、ゲート・パルスＧＵ（Ｘ）の後半部分と、ゲート・パルスＧＬ（Ｘ）の前半部分とにより規定される期間Ｔ３の間、電圧＋２．５Ｖがデータ線ＤＵ（Ｘ−１）に印加されそして電圧−２．５Ｖがデータ線ＤＬ（Ｘ−１）に印加される。

イメージを表示する動作を３つだけの画素について説明したが、上述の動作は、第３実施例のすべての画素に対して行われる。

図８に示す第１及び第２ゲート線ドライバ４７及び４８は、上述のゲート・パルスを印加し、そして第１及び第２データ線ドライバ４５及び４６は、上側及び下側ゲート線へのゲート・パルスの印加の間、上述のようなデータ信号を上側及び下側データ線のそれぞれに同時に印加する。

図２０は、図１７の点線２０Ａ−２０Ｂに沿った上側及び下側ガラス基板２２及び２３上の構造の断面を示す。ガラス基板２２及び２３上の構造は本発明の概念を示すために簡略化されていることに注目されたい。第３実施例のＬＣＤ装置は、図１０の上側偏光板２５、下側偏光板２４及びバック・ライト装置２６を含むが、これらは図２０に示されていない。

下側ガラス基板２３上の構造を説明すると、データ線ＤＬ（Ｘ−１），ＤＬ（Ｘ）及びＤＬ（Ｘ＋１）が下側ガラス基板２３に形成されている。データ線は、３つの層、即ちＭｏ層，Ａｌ層及びＭｏ層、により構成される。表示電極即ちＩＴＯ層８２がデータ線相互間の位置でガラス基板２３上に形成されている。例えば、ＳｉＮ_X層のようなパッシベーション層８４がデータ線を覆うように、そしてＩＴＯ層８２をデータ線から絶縁するように形成される。

ブラック・マトリクス８８は、上側ガラス基板２２のゲート線のそれぞれと対面するように下側ガラス基板２３上に形成される。図２６に示すような逆スタガ型のＴＦＴが画素領域のスイッチング素子として使用される場合には、ＭｏＷにより形成されるゲート線とブラック・マトリクス８８（８９）（図２６のブラック・マトリクス９７に対応する）が下側又は上側ガラス基板２３又は２２に同時に形成され；そして図２７に示すようなスタガ型のＴＦＴが画素領域のスイッチング素子として使用される場合には、Ｍｏ又はＣｕにより形成される光遮断層１２１と、ブラック・マトリクス１２２（ブラック・マトリクス８８（８９）に対応する）が下側又は上側ガラス基板２３又は２２上に同時に形成されることに注目されたい。ゲート線及びブラック・マトリクス８８のそれぞれの上側表面は、ＩＴＯ層８２及びラビング層（例えば、ポリイミド層）８６をなめらかに形成させるために傾斜されている。ラビング層８６は全体の構造を覆うように形成される。ゲート線の中心とブラック・マトリクス８８の中心との間の距離は上述の値ＬＹ／２であり、これにより画素Ｐ２１，Ｐ３１及びＰ４１が図２０に示すように規定される。

上側ガラス基板２２上の構造を説明すると、上側ガラス基板２２には、ブラック・マトリクス８９，ゲート線ＧＵ（Ｘ）及びＧＵ（Ｘ＋１）、パッシベーション層８５，表示電極即ちＩＴＯ層８３及びラビング層８７が形成されている。更に、１つの画素あたり１つのカラー・フィルタが、ＩＴＯ層８３及びラビング層８７の間に挟まれている。同じ色が垂直方向に配列されているので、赤のカラー・フィルタ９０Ｒが画素Ｐ１１、Ｐ２１，Ｐ３１及びＰ４１に対して形成されている。ラビング層８７は、カラー・フィルタ及びパッシベーション層８５を覆うように形成されている。図３の従来技術の場合のように、ラビング層８６のラビング方向とラビング層８７のラビング方向との間の角度は、約９０度である。ＴＮ型の液晶材料（図示せず）が、下側ラビング層８６と上側ラビング層８７との間に挟まれており、そして、図３の従来技術の場合のように電圧０Ｖが印加されたときに、ラビング層８６及びラビング層８７との間で９０度だけツイストされる。

このようにして、それぞれ第２即ち下側ガラス基板２３上の１つのゲート線に対面するように位置決めされた複数個のブラック・マトリクス８９が、第１即ち上側ガラス基板２２上にゲート線と平行になるように形成され、そしてそれぞれ上側ガラス基板２２上の１つのゲート線に対面するように位置決めされた複数個のブラック・マトリクス８８が、下側ガラス基板２３上にゲート線と平行になるように形成されている。複数個のカラー・フィルタが上側ガラス基板２３上に形成され、そして各カラーフィルタは上側ゲート線とブラック・マトリクスとの間の位置に形成されている。ゲート線の中心とブラック・マトリクスの中心との間の距離は、ＬＹ／２である。

図２１は、上側及び下側ガラス基板２２及び２３上のデータ線とゲート線の配列を示す。データ線とゲート線及びブラック・マトリクスとは、これらの交点において絶縁層により絶縁されている。各画素領域のＴＦＴ及び表示電極は、図を簡略化するために図２１には示されていない。それぞれ下側ガラス基板２３上の１つのゲート線に対面するように位置づけられた複数個のブラック・マトリクス８９が上側ガラス基板２２上にゲート線と平行になるように形成され、そしてそれぞれ上側ガラス基板２２上の１つのゲート線に対面するように位置づけられた複数個のブラック・マトリクス８８が下側ガラス基板２３上にゲート線と平行になるように形成されている。もしもブラック・マトリクス８８及び８９がデータ線と重なると、このデータ線、絶縁材料及びブラック・マトリクスにより構成されるキャパシタに、望ましくない電荷が溜まるので、各ブラック・マトリクスは、図２１に示すように、データ線に隣接する部分で切断されている。

第３実施例の製造プロセスは、第１実施例の第１乃至第６ステップを含むが、第１及び第３ステップは次のように変更されている。

第１ステップ：
図２６に示すような逆スタガ型のＴＦＴが画素領域のスイッチング素子として使用される場合には、ＭｏＷにより形成されるゲート線とブラック・マトリクス８８（８９）が下側又は上側ガラス基板２３又は２２に同時に形成される。図２７に示すようなスタガ型のＴＦＴが画素領域のスイッチング素子として使用される場合には、Ｍｏ又はＣｕにより形成される光遮断層１２１とブラック・マトリクス１２２が下側又は上側ガラス基板２３又は２２上に同時に形成される。更に、複数個のカラー・フィルタが上側ガラス基板２２に形成され、そして各カラー・フィルタは上側ゲート線とブラック・マトリクスとの間の位置に形成される。

第３ステップ：
上側ガラス基板２２の各画素領域は、下側ガラス基板２３の各画素領域に対して、画素領域の高さ（即ちデータ線に沿った長さ）の半分に等しい距離だけ垂直方向（データ線に沿った方向）にシフトされる。上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し水平方向（即ち、ゲート線に沿った方向）にはシフトされない。上側ガラス基板２２のゲート線は、下側ガラス基板２３のブラック・マトリクス８８にそれぞれ対面され、そして下側ガラス基板２３のゲート線は上側ガラス基板２２のブラック・マトリクス８９にそれぞれ対面される。

図２６は、本発明において使用されうる逆スタガ型のＴＦＴを使用した画素領域の構造を示す。前述のように、画素領域はゲート線及びデータ線の交点のそれぞれに隣接して形成され、そしてＴＦＴ及び表示電極を含む。ＴＦＴの寸法は、拡大して示されていることに注目されたい。ＭｏＷ層が透明基板即ちガラス基板９５に付着され、そしてエッチングされてゲート線及びＴＦＴのゲート電極９６とブラック・マトリクス９７とを同時に形成する。このエッチング・プロセスにおいて、ゲート線、ゲート電極９６及びブラック・マトリクス９７の肩部は、これらの上に形成される他の層をなめらかに走らせるために斜めにされている。垂直配向（ＶＡ）液晶材料を使用する以下の実施例においては、ガラス基板９５の表面とブラック・マトリクス９７の斜面との間の角度θは、３０±１０度に選択されている。ＳｉＮ_Xのゲート絶縁層９８が、ゲート線、ゲート電極９６，ブラック・マトリクス９７及びガラス基板９５の露出面に形成される。島状のアモーファスＳｉ層９９が絶縁層９８の上に形成される。チャネル・ストップ層１０４がアモーファスＳｉ層９９の上に形成される。例えばＮ⁺アモーファスＳｉのオーミック層１００が、チャネル・ストップ層１０４の上部を露出するように、この層１０４及びアモーファスＳｉ層９９の上に形成される。表示電極、例えばＩＴＯ層１０３が絶縁層９８の上に形成される。３つの層、即ちＭｏ層、Ａｌ層及びＭｏ層がこの構造の上に形成され、そしてデータ線、ドレイン電極１０１及びソース電極１０２を形成するようにエッチングされる。

ＴＮ液晶材料を使用する第１乃至第４実施例の場合には、この構造の上にラビング層（図示せず）が形成される。ＳｉＮ_Xのようなパッシベーション層（図示せず）が、データ線を覆いそしてＩＴＯ層をデータ線から絶縁するように形成される。ブラック・マトリクス９７が表示電極１０３の一部分に形成されている構造は、第２乃至第７実施例において使用されることができる。又、ブラック・マトリクス９７を有しない逆スタガ型のＴＦＴは、第１実施例において使用されることができる。

図２７は、本発明において使用されうるスタガ型のＴＦＴを使用した画素領域の構造を示す。前述のように、画素領域はゲート線及びデータ線の交点のそれぞれに隣接して形成され、そしてＴＦＴ及び表示電極を含む。ＴＦＴの寸法は、拡大して示されていることに注目されたい。スタガ型のＴＦＴでは、光遮断層即ちブラック・マトリクス１２１が、ガラス基板１２０の表面に形成されて、このガラス基板１２０を透過した光がＴＦＴのチャネル領域に到達するのを防止する。Ｍｏ（モリブデン）又はＣｕが透明基板即ちガラス基板１２０の上に付着され、そしてエッチングされて光遮断層１２１及びブラック・マトリクス１２２を同時に形成する。このエッチング・プロセスにおいて、光遮断層１２１とブラック・マトリクス１２２の肩部は、これらの上に形成される層をなめらかに走らせるために斜めにされている。垂直配向（ＶＡ）液晶材料を使用する以下の実施例においては、ガラス基板１２０の表面とブラック・マトリクス１２２の斜面との間の角度θは、３０±１０度に選択されている。ＳｉＮ_X又はＳｉＯ_Xのような絶縁層１２３が、ガラス基板９５の露出面、光遮断層１２１及びブラック・マトリクス１２２の上に形成される。表示電極即ちＩＴＯ層１２９が絶縁層１２３の上に形成される。３つの層、即ちＭｏ層、Ａｌ層及びＭｏ層がこの構造の上に形成され、そしてデータ線、ドレイン電極１２４及びソース電極１２５を形成するようにエッチングされる。アモーファスＳｉ層１２６が、ドレイン電極１２４，ソース電極１２５及び絶縁層１２３の露出表面の上に形成される。ＳｉＮ_Xのゲート絶縁層１２７が、アモーファスＳｉ層１２６の上に形成され、そしてＭｏＷのゲート電極１２８が、ゲート絶縁層１２７の上に形成される。

ＴＮ液晶材料を使用する第１乃至第４実施例の場合には、この構造の上にラビング層（図示せず）が形成される。ＳｉＮ_Xのようなパッシベーション層（図示せず）が、データ線を覆いそしてＩＴＯ層をデータ線から絶縁するように形成される。ブラック・マトリクス１２２が表示電極１２９の一部分に形成されている構造は、第２乃至第７実施例において使用されることができる。又、ブラック・マトリクス１２２を有しない逆スタガ型のＴＦＴは、第１実施例において使用されることができる。

以下に説明する実施例は、広い視野角を実現するＶＡ（垂直配向）液晶材料として知られている液晶材料を使用する。図２８は、ＶＡ液晶材料の特性を示す。図２８（Ａ）を参照すると、表示電極即ちＩＴＯ層１０６が上側及び下側ガラス基板２２及び２３に形成されている。ＴＮ液晶材料で必要とされたラビング層は、ＶＡ液晶表示装置では設けられていない。上側及び下側偏光板１０８及び１０９が、ＬＣＤパネルを挟むように装着されている。バック・ライト装置（図２８には示されていない）がＬＣＤパネルの下側に配列されている。電圧が上側及び下側のＩＴＯ層１０６に印加されない時には、ＶＡ液晶分子１０７はＩＴＯ層１０６の表面に垂直な方向に配向し、そして黒イメージを表示する。電圧が上側及び下側のＩＴＯ層１０６に印加されると、ＶＡ液晶分子１０７は、ＩＴＯ層１０６の表面にほぼ平行な方向に配向し、そして白イメージを表示する。図２８（Ｂ）に示すように、それぞれ傾斜面を有する構造物１０５が上側及び下側ガラス基板２２及び２３に形成されると、ＶＡ液晶分子は２つの方向に沿って傾斜して２つのドメイン、即ち一方のドメイン１０７Ａ及び他方のドメイン１０７Ｂを形成し、そしてこれら２つのドメインは広い視野角を与える。上述のＶＡ液晶材料の特性は、雑誌、フラット・パネル・ディスプレイ、１９９８，ｐｐ．１４６−１４９に示されている。

本発明の第４実施例：
図２９は、上側及び下側ガラス基板２２及び２３上に形成された構造の断面を示す。この第４実施例においては、ＶＡ液晶材料が使用され、ラビング層は使用されず、そして上側及び下側ガラス基板２２及び２３の位置づけ即ち位置的なシフトは第２実施例と同じである。即ち、上側ガラス基板２２の各画素領域は、下側ガラス基板２３の各画素領域に対して、画素領域の幅（即ちゲート線に沿った長さ）の半分に等しい距離だけ水平方向（ゲート線に沿った方向）にシフトされている。上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し垂直方向（即ち、データ線に沿った方向）にはシフトされていない。即ち、上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し垂直方向において整列されている。この整列は、上側ガラス基板２２のゲート線を下側ガラス基板２３のゲート線に整列させることにより行われる。即ち、上側ガラス基板２２のゲート線は下側ガラス基板２３のゲート線にそれぞれ整列され、そして上側ガラス基板２２の各データ線は、下側ガラス基板２３のデータ線相互間の中間位置に整列されている。中間位置は、データ線の中心からＬＸ／２だけ離れている。即ち、上側ガラス基板２２のデータ線は、下側ガラス基板２３のデータ線に対して、ゲート線に沿った水平方向においてＬＸ／２だけシフトされている。

データ線１１０，絶縁層１１８，台形状の断面を有するブラック・マトリクス１１４Ａ及び１１４Ｂ並びにＩＴＯ層１１２が下側ガラス基板２３上に形成されている。データ線１１１，絶縁層１１８，台形状の断面を有するブラック・マトリクス１１４Ｃ、１１４Ｄ及び１１４Ｅ並びにＩＴＯ層１１３が上側ガラス基板２２上に形成されている。ＶＡ液晶材料（図示せず）が、上側及び下側ガラス基板２２及び２３の間の空間内に封入されている。ＩＴＯ層１１２及び１１３の間に電圧が印加されていない時には、ＶＡ液晶分子は図２８（Ｂ）に示す状態に配向され、これにより線１１７に示す方向でユーザは黒イメージを観察し、広い視野角が得られる。本発明においては、ガラス基板の表面と台形状のブラック・マトリクスの斜面との間の角度θは、３０±１０度に選択されており、これにより最も広い視野角を実現する。

図２９に示す上側及び下側ガラス基板２２及び２３の組合わせは、白黒表示のＬＣＤ装置を与える。もしもカラー表示が必要ならば、カラー・フィルタ１１６Ｒ、１１６Ｇ及び１１６Ｂが設けられている別個のガラス基板１１５が、接着剤により上側又は下側ガラス基板２２又は２３の外側表面に接着されることができる。偏光板及びバック・ライト装置がこの第４実施例のＬＣＤ装置に設けられているが、これらは図２９に示されていない。

本発明の第５実施例：
第５実施例を実現するために、第３実施例の上側及び下側ガラス基板２２及び２３の配列即ち位置的シフトを使用するように第４実施例が変更されている。即ち、上側ガラス基板２２の各画素領域は、下側ガラス基板２３の各画素領域に対して、画素領域の高さ（即ちデータ線に沿った長さ）の半分に等しい距離だけ垂直方向（データ線に沿った方向）にシフトされている。上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し水平方向（即ち、ゲート線に沿った方向）にはシフトされていない。即ち、上側ガラス基板２２の各画素領域は下側ガラス基板２３の各画素領域に対し水平方向において整列されている。この整列は、上側ガラス基板２２のデータ線を下側ガラス基板２３のデータ線に整列させることにより行われる。更に具体的にいうと、上側ガラス基板２２のデータ線は下側ガラス基板２３のデータ線にそれぞれ整列され、そして上側ガラス基板２２の各ゲート線は、下側ガラス基板２３のゲート線相互間の中間位置に整列されている。この中間位置は、ゲート線の中心からＬＹ／２だけ離れている。即ち、上側ガラス基板２２のゲート線は、下側ガラス基板２３のゲート線に対して、データ線に沿った垂直方向においてＬＹ／２だけシフトされている。

第１，第２，及び第３実施例においては、カラー・フィルタは上側ガラス基板に形成されたが、第４及び第６実施例の場合のように、これらのカラー・フィルタは別個のガラス基板１１５に形成されて、そしてこの別個のガラス基板１１５が、接着剤により上側ガラス基板の外側表面または下側ガラス基板の外側表面に接着されることができる。第４及び第６実施例においては、カラー・フィルタは別個のガラス基板１１５に形成されたが、第１，第２，及び第３実施例の場合のように、これらのカラーフィルタは上側ガラス基板に形成されることができる。

２１・・・ＬＳＤ装置
２２，２３・・・ガラス基板
２４，２５・・・偏光板
２６・・・バック・ライト装置
２７・・・ＴＦＴ
２９，３３・・・ＩＴＯ層
３０，３４・・・パッシベーション層
３１，３６・・・ラビング層
３２・・・ブラック・マトリクス
３５・・・カラー・フィルタ
３８，３９，４０，４１・・・接続パッド
４２，４３・・・ＩＣモジュール
４４・・・封止領域

Claims (25)

1. 第１表面及び第２表面を有する第１透明基板と、
   第１表面及び第２表面を有する第２透明基板と、
   上記第１透明基板及び上記第２透明基板は、上記第１透明基板の上記第１表面が上記第２透明基板の上記第１表面に対面するように配列されており、そして液晶材料が、上記第１透明基板の上記第１表面と上記第２透明基板の上記第１表面の間に封入されており、
   複数個の画素領域が行及び列方向に配列され、そしてデータ線を介してデータ信号が上記画素領域に印加される画素アレイが、上記第１透明基板の上記第１表面と上記第２透明基板の上記第１表面とに形成されており、
   上記データ線は、上記行及び列方向の一方の方向に配列されており、そして上記ゲート線は、上記行及び列方向の他方の方向に配列されており、そして
   上記第１透明基板の上記画素領域のそれぞれは、上記第２透明基板の上記画素領域のそれぞれに対して、上記ゲート線に沿った方向において、該ゲート線に沿った上記画素領域の幅の半分の距離だけシフトされていることを特徴とする液晶表示装置。
2. 上記第１透明基板の上記ゲート線は、上記第２透明基板の上記ゲート線にそれぞれ整列されており、そして上記第１透明基板の上記データ線のそれぞれは、上記第２透明基板の上記データ線相互間の中間位置にそれぞれ整列されていることを特徴とする請求項１に記載の液晶表示装置。
3. 上記中間位置は、上記データ線の中心からＬＸ／２だけ離れており、ここでＬＸは、１つのデータ線の中心と次のデータ線の中心との間の距離であることを特徴とする請求項２に記載の液晶表示装置。
4. 上記画素アレイの上記画素領域は、上記ゲート線と上記データ線との交点のそれぞれに隣接して形成され、そして上記画素領域は、表示電極と、上記ゲート及びデータ線と上記表示電極との間の接続されたスイッチング素子とを含むことを特徴とする請求項３に記載の液晶表示装置。
5. 上記第２透明基板に形成された１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが上記第１透明基板に形成され、そして上記第１透明基板に形成された１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが上記第２透明基板に形成されていることを特徴とする請求項１に記載の液晶表示装置。
6. 複数個のカラー・フィルタが上記第１透明基板に形成され、そして該カラー・フィルタのそれぞれは、上記データ線と上記ブラック・マトリクスとの間の位置で上記第１透明基板に形成されていることを特徴とする請求項５に記載の液晶表示装置。
7. 第１表面及び第２表面を有する第１透明基板と、
   第１表面及び第２表面を有する第２透明基板と、
   上記第１透明基板及び上記第２透明基板は、上記第１透明基板の上記第１表面が上記第２透明基板の上記第１表面に対面するように配列されており、そして液晶材料が、上記第１透明基板の上記第１表面と上記第２透明基板の上記第１表面の間に封入されており、
   複数個の画素領域が行及び列方向に配列され、そしてデータ線を介してデータ信号が上記画素領域に印加される画素アレイが、上記第１透明基板の上記第１表面と上記第２透明基板の上記第１表面とに形成されており、
   上記データ線は、上記行及び列方向の一方の方向に配列されており、そして上記ゲート線は、上記行及び列方向の他方の方向に配列されており、そして
   上記第１透明基板の上記画素領域のそれぞれは、上記第２透明基板の上記画素領域のそれぞれに対して、上記データ線に沿った方向において、該データ線に沿った上記画素領域の高さの半分の距離だけシフトされていることを特徴とする液晶表示装置。
8. 上記第１透明基板の上記データ線は、上記第２透明基板の上記データ線にそれぞれ整列されており、そして上記第１透明基板の上記ゲート線のそれぞれは、上記第２透明基板の上記ゲート線相互間の中間位置にそれぞれ整列されていることを特徴とする請求項７に記載の液晶表示装置。
9. 上記中間位置は、上記ゲート線の中心からＬＹ／２だけ離れており、ここでＬＹは、１つのゲート線の中心と次のゲート線の中心との間の距離であることを特徴とする請求項８に記載の液晶表示装置。
10. 上記画素アレイの上記画素領域は、上記ゲート線と上記データ線との交点のそれぞれに隣接して形成され、そして上記画素領域は、表示電極と、上記ゲート及びデータ線と上記表示電極との間の接続されたスイッチング素子とを含むことを特徴とする請求項９に記載の液晶表示装置。
11. 上記第２透明基板に形成された１つのゲート線にそれぞれ対面する複数個のブラック・マトリクスが上記第１透明基板に形成され、そして上記第１透明基板に形成された１つのゲート線にそれぞれ対面する複数個のブラック・マトリクスが上記第２透明基板に形成されていることを特徴とする請求項７に記載の液晶表示装置。
12. 複数個のカラー・フィルタが上記第１透明基板に形成され、そして該カラー・フィルタのそれぞれは、上記ゲート線と上記ブラック・マトリクスとの間の位置で上記第１透明基板に形成されていることを特徴とする請求項１１に記載の液晶表示装置。
13. 第１表面及び第２表面を有する第１透明基板と、
    第１表面及び第２表面を有する第２透明基板と、
    上記第１透明基板及び上記第２透明基板は、上記第１透明基板の上記第１表面が上記第２透明基板の上記第１表面に対面するように配列されており、そして垂直配向液晶材料が、上記第１透明基板の上記第１表面と上記第２透明基板の上記第１表面の間に封入されており、
    複数個の画素領域が行及び列方向に配列され、そしてデータ線を介してデータ信号が上記画素領域に印加される画素アレイが、上記第１透明基板の上記第１表面と上記第２透明基板の上記第１表面とに形成されており、
    上記データ線は、上記行及び列方向の一方の方向に配列されており、そして上記ゲート線は、上記行及び列方向の他方の方向に配列されており、そして
    上記第１透明基板の上記画素領域のそれぞれは、上記第２透明基板の上記画素領域のそれぞれに対して、上記ゲート線に沿った方向において、該ゲート線に沿った上記画素領域の幅の半分の距離だけシフトされており、そして
    上記第２透明基板に形成された１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが上記第１透明基板に形成され、そして上記第１透明基板に形成された１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが上記第２透明基板に形成されており、上記ブラック・マトリクスのそれぞれは台形状の断面を有することを特徴とする液晶表示装置。
14. 上記画素アレイの上記画素領域は、上記ゲート線と上記データ線との交点のそれぞれに隣接して形成され、そして上記画素領域は、表示電極と、上記ゲート及びデータ線と上記表示電極との間の接続されたスイッチング素子とを含むことを特徴とする請求項１３に記載の液晶表示装置。
15. カラー・フィルタが形成されている別個のガラス基板が、上記第１透明基板の上記第２表面、または上記第２透明基板の上記第２表面に位置づけられていることを特徴とする請求項１３に記載の液晶表示装置。
16. 第１表面及び第２表面を有する第１透明基板と、
    第１表面及び第２表面を有する第２透明基板と、
    上記第１透明基板及び上記第２透明基板は、上記第１透明基板の上記第１表面が上記第２透明基板の上記第１表面に対面するように配列されており、そして垂直配向液晶材料が、上記第１透明基板の上記第１表面と上記第２透明基板の上記第１表面の間に封入されており、
    複数個の画素領域が行及び列方向に配列され、そしてデータ線を介してデータ信号が上記画素領域に印加される画素アレイが、上記第１透明基板の上記第１表面と上記第２透明基板の上記第１表面とに形成されており、
    上記データ線は、上記行及び列方向の一方の方向に配列されており、そして上記ゲート線は、上記行及び列方向の他方の方向に配列されており、そして
    上記第１透明基板の上記画素領域のそれぞれは、上記第２透明基板の上記画素領域のそれぞれに対して、上記データ線に沿った方向において、該データ線に沿った上記画素領域の高さの半分の距離だけシフトされており、そして
    上記第２透明基板に形成された１つのゲート線にそれぞれ対面する複数個のブラック・マトリクスが上記第１透明基板に形成され、そして上記第１透明基板に形成された１つのゲートにそれぞれ対面する複数個のブラック・マトリクスが上記第２透明基板に形成されており、上記ブラック・マトリクスのそれぞれは台形状の断面を有することを特徴とする液晶表示装置。
17. 上記画素アレイの上記画素領域は、上記ゲート線と上記データ線との交点のそれぞれに隣接して形成され、そして上記画素領域は、表示電極と、上記ゲート及びデータ線と上記表示電極との間の接続されたスイッチング素子とを含むことを特徴とする請求項１６に記載の液晶表示装置。
18. カラー・フィルタが形成されている別個のガラス基板が、上記第１透明基板の上記第２表面、または上記第２透明基板の上記第２表面に位置づけられていることを特徴とする請求項１６に記載の液晶表示装置。
19. （ａ）複数個の画素領域が行及び列の方向に配列されそしてデータ線を介してデータ信号が上記画素領域に印加される画素アレイを、１つの透明基板の第１部分及び第２部分に形成するステップと、
    （ｂ）上記透明基板を上記第１部分と上記第２部分とに切断するステップと、
    （ｃ）上記第１部分の画素アレイと上記第２部分の画素アレイとを対面させるように上記第１部分及び上記第２部分を配列するステップと、
    （ｄ）上記第１及び第２部分の上記画素アレイを囲むように、上記第１部分と上記第２部分とを封止領域で接着するステップと、
    （ｅ）上記封止領域により囲まれた空間内に液晶材料を充填するステップとを含み、
    上記画素アレイにおいて、データ線は上記行及び列方向の一方の方向に配列され、ゲート線は上記行及び列方向の他方の方向に配列され、そして上記画素領域のそれぞれは、上記ゲート線と上記データ線との交点に隣接する領域に形成されており、そして上記画素領域のそれぞれは、表示電極と、上記ゲート線及びデータ線と上記表示電極との間に接続された薄膜トランジスタとを有し、
    上記ステップ（ｃ）において、上記第１部分の上記画素領域のそれぞれは、上記第２部分の画素領域のそれぞれに対して、上記ゲート線に沿った方向で、上記ゲート線に沿った上記画素領域の幅の半分の距離だけシフトされることを特徴とする液晶表示装置の製造方法。
20. 上記第１部分及び上記第２部分のそれぞれは、上側エッジ、下側エッジ、左側エッジ及び右側エッジを有し、そして
    上記ステップ（ａ）において、上記第１部分のデータ線に接続されているデータ線パッドが、上記第１部分の上側エッジ及び下側エッジの一方に隣接する第１領域に形成され、上記第１部分のゲート線に接続されているゲート線パッドが、上記第１部分の左側エッジ及び右側エッジの一方に隣接する第２領域に形成され、上記第２部分のデータ線に接続されているデータ線パッドが、上記第２部分の上側エッジ及び下側エッジの他方に隣接する第３領域に形成され、そして上記第２部分のゲート線に接続されているゲート線パッドが、上記第２部分の左側エッジ及び右側エッジの他方に隣接する第４領域に形成されることを特徴とする請求項１９に記載の液晶表示装置の製造方法。
21. 第１データ線ドライバを上記第１領域のデータ線パッドに接続し、第１ゲート線ドライバを上記第２領域のゲート線パッドに接続し、第２データ線ドライバを上記第３領域のデータ線パッドに接続し、そして第２ゲート線ドライバを上記第４領域のゲート線パッドに接続することを特徴とする請求項２０に記載の液晶表示装置の製造方法。
22. 上記ステップ（ａ）において、上記第２部分の１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが上記第１部分に形成され、そして上記第１部分の１つのデータ線にそれぞれ対面する複数個のブラック・マトリクスが上記第２部分に形成されることを特徴とする請求項１９に記載の液晶表示装置の製造方法。
23. 上記薄膜トランジスタは逆スタガ型の薄膜トランジスタであり、そして
    上記ステップ（ａ）において、上記逆スタガ型の薄膜トランジスタのゲート電極と上記複数個のブラック・マトリクスとが上記第１及び第２部分に同時に形成されることを特徴とする請求項２２に記載の液晶表示装置の製造方法。
24. 上記薄膜トランジスタは、ゲート電極の下側に光遮断層を有するスタガ型の薄膜トランジスタであり、そして
    上記ステップ（ａ）において、上記スタガ型の薄膜トランジスタの光遮断層と上記複数個のブラック・マトリクスとが上記第１及び第２部分に同時に形成されることを特徴とする請求項２２に記載の液晶表示装置の製造方法。
25. 上記ステップ（ａ）において、複数個のカラー・フィルタが上記第１部分に形成され、そして上記カラー・フィルタのそれぞれは上記データ線と上記ブラック・マトリクスとの間の位置に形成されることを特徴とする請求項２２乃至２４のいずれか１項に記載の液晶表示装置の製造方法。

Images