상기와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정 표시 장치의 구동방법은, 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 공통 라인을 포함하여 이루어진 횡전계 방식 액정 표시 장치의 구동 방법에 있어서, 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 짝수 번째 공통 라인들에 제 1 공통 전압 및 제 2 공통 전압을 교번적으로 인가하고, 홀수번째 공통 라인들에 제 2 공통 전압 및 제 1 공통 전압을 교번적으로 인가하고, 각 게이트 라인에 인가되는 게이트 로우 전압을 픽셀 전압보다 낮게 인가함에 그 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식의 액정표시장치의 구동 방법은, 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 공통 전압을 인가하기 위해 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 공통 라인을 포함하여 이루어진 횡전계 방식 액정 표시 장치의 구동 방법에 있어서, 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 짝수 번째 공통 라인들에 제 1 공통 전압 및 제 2 공통 전압을 교번적으로 인가하고, 홀수번째 공통 라인들에 제 2 공통 전압 및 제 1 공통 전압을 교번적으로 인가하고, 각 게이트 라인에 인가되는 게이트 로우 전압을 상기 제 2 공통 전압이 제 1 공통 전압으로 변환될 때 픽셀 전압보다 낮게 인가함에 또 다른 특징이 있다.
여기서, 상기 짝수 번째 및 홀수 번째 공통 라인들 중 어느 한 공통 라인들에 인가된 제 1 공통 전압은 프레임 변환 시 제 2 공통 전압으로 레벨이 변환되고, 상기 짝수 번째 및 홀수 번째 공통 라인들 중 나머지 공통 라인들에 인가된 제 2 공통 전압은 프레임 변환 시 제 1 공통 전압으로 레벨이 변환됨에 특징이 있다.
상기 각 게이트 라인에 인가되는 게이트 로우 전압을 상기 제 2 공통 전압이 제 1 공통 전압으로 변환된 시점부터 다음 게이트 하이 전압까지의 구간에 픽셀 전압보다 낮게 인가함에 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 횡전계 방식 액정 표시 장치를 상세히 설명하면 다음과 같다.
도 10은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조를 나타낸 레이 아웃도이며, 도 11은 도 10의 Ⅲ-Ⅲ' 라인 상의 구조 단면도이 고, 도 12는 도 10의 Ⅳ-Ⅳ' 라인 상의 구조 단면도이다.
도 10 내지 도 12와 같이, 본 발명의 제 1 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조는, 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 상기 게이트 라인(210)에 인접한 화소에 대하여 상기 게이트 라인(210)의 양측으로 교번하여 상기 게이트 라인(210)과 데이터 라인(220)이 교차하는 부분에 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 각 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되어 상기 화소 영역에 상기 데이터 라인(220)과 평행한 방향으로 형성되는 복수개의 화소 전극(230)과, 상기 각 박막트랜지스터(TFT)가 형성된 부위를 따라 상기 게이트 라인과 평행하게 지그재그 형태로 형성되는 복수개의 공통 라인(스토리지 라인, 250)과, 상기 공통 라인(250)에 연결되고 상기 각 화소 전극(230)과 소정 간격 이격하여 상기 화소 영역의 가장 자리에 형성되는 복수개의 공통 전극(240)을 구비하여 구성된다.
이 때, 상기 화소 영역의 우측 데이터 라인(220)에 인접한 공통 전극(240)은 하부에 형성된 공통 라인(250)과 오버랩된다. 여기서, 상기 공통 라인(250)은 상기 각 박막트랜지스터가 형성된 부위를 따라 상기 게이트 라인(210)과 평행하게 형성되는 제 1 공통 라인과, 상기 화소 영역의 우측에서 상기 공통 전극(240)과 오버랩되도록 상기 데이터 라인(220)과 평행하게 형성되어 상기 제 1 공통 라인과 연결되는 제 2 공통 라인으로 구성되며, 상기 제 1 공통 라인은 상기 화소 영역의 좌측 데이터 라인(220)과 교차된다.
여기서, 상기 박막트랜지스터(TFT)의 드레인 전극(220c)과 상기 공통 라인(250)이 오버랩되어 스토리지 커패시터가 형성되어 있다.
도 13은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조를 나타낸 레이 아웃도이고, 도 14는 도 13의 Ⅴ-Ⅴ' 라인 상의 구조 단면도이고, 도 15는 도 13의 Ⅵ-Ⅵ' 라인 상의 구조 단면도이다.
도 13 내지 도 15와 같이, 본 발명의 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조는, 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 상기 게이트 라인(210)에 인접한 화소에 대하여 상기 게이트 라인(210)의 양측으로 교번하여 상기 게이트 라인(210)과 데이터 라인(220)이 교차하는 부분에 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 각각의 박막 트랜지스터(TFT)의 드레인 전극과 연결되어 각 화소 영역에 상기 데이터 라인(220)과 평행한 방향으로 형성되는 복수개의 화소 전극(230)과, 상기 각 박막트랜지스터(TFT)가 형성된 부위를 따라 상기 게이트 라인(210)과 평행하게 지그재그 형태로 형성되는 복수개의 공통 라인(250)과, 상기 공통 라인(250)에 연결되고 상기 각 화소 전극(230)과 소정 간격 이격하여 상기 화소 영역의 가장자리에 형성되는 복수개의 공통 전극(240)을 구비하여 구성된다.
이 때, 상기 화소 영역의 좌측 데이터 라인(220)에 인접한 공통 전극(240)은 하부에 형성된 공통 라인(250)과 오버랩된다. 그리고, 상기 공통 라인(250)은 상기 각 박막트랜지스터(TFT)가 형성된 부위를 따라 상기 게이트 라인(210)과 평행하게 형성되는 제 1 공통 라인과, 상기 화소 영역 좌측에서 상기 공통 전극과 오버랩되도록 상기 데이터 라인(220)과 평행하게 형성되어 상기 양 제 1 공통 라인과 연결되는 제 2 공통 라인으로 구성되며, 상기 제 1 공통 라인은 상기 화소 영역의 우측 데이터 라인(220)과 교차한다.
상기에서 기술한 본 발명 제 1, 제 2 실시예 들은 상기 화소 영역내에 형성되는 공통 전극과 화소 전극 사이에 2 윈도우가 형성되고 있음을 보여주고 있다. 그러나 4 윈도우, 6 윈도우 또는 그 이상의 구조까지 확장될 수 있다.
상기에서 설명한 본 발명 각 실시예에 따른 횡전계 방식 액정 표시 장치의 화소 구조의 형성 방법을 살펴보면 다음과 같다.
먼저, 기판(200) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 수평 방향으로, 게이트 전극이 돌출된 게이트 라인(210)과 소정 간격 이격하여 공통 라인(250)을 형성한다. 이 때, 상기 게이트 라인(210)의 게이트 전극은 인접한 화소 영역에 대해 서로 위 아래로 방향을 달리하여 형성한다. 또한, 이 때 형성되는 공통 라인(250)은 상기 게이트 라인(210)과 소정 간격 이격하여 이후의 공정에서 형성되는 드레인 전극과 공통 전극이 형성되는 부분과 오버랩되도록 지그재그(Zig-Zag)식으로 형성한다.
이어, 상기 게이트 라인(210) 및 공통 라인(250)을 포함한 기판(200) 전면에 게이트 절연막(215)을 형성한다.
이어, 상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(215) 상에 반도체층(미도시)을 형성한다.
이어, 상기 게이트 절연막(215) 상의 소정 영역에 금속을 전면 증착하고 선택적으로 제거하여 상기 게이트 라인(210)과 수직한 방향으로 데이터 라인(220) 및 소오스/드레인 전극(220c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층, 소오스/드레인 전극(220c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.
이어, 상기 데이터 라인(220)을 포함한 기판(200) 전면에 보호막(225)을 형성한다.
이어, 상기 보호막(225) 상에 금속을 전면 증착한 후, 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되는 화소 전극(230)과 상기 화소 전극(230)과 소정 간격 이격하여 상기 공통 라인(250)과 연결되는 공통 전극(240)을 형성한다.
이 때, 상기 박막 트랜지스터(TFT)의 드레인 전극(220c)과 공통 라인(250) 사이에는 둘 사이에 게이트 절연막이 개재되어 스토리지 커패시터(Cst)를 형성한다.
그리고, 상기 공통 전극(240) 및 상기 공통 라인(250)은 오버랩된 부분의 소정 영역에서 콘택을 갖도록 형성한다.
도 16은 본 발명의 제 1, 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 등가 회로도이고, 도 17은 본 발명의 제 1 실시예의 구동 방법에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
도 16과 같이, 도 10 또는 도 13의 화소 구조를 등가 회로로 나타내면, 각 공통 라인이 인접한 게이트 라인 사이에 위치한 것으로 도시할 수 있다.
즉, 본 발명의 횡전계 방식 액정 표시 장치의 화소 구조는 수직으로 교차한 복수개의 게이트 라인(Gn-1...Gn+3) 및 복수개의 데이터 라인(Dm-1...Dm+3)으로 이루어진다. 그리고, 제 n(n≥1) 게이트 라인(Gn)과 제 n+1 게이트 라인(Gn+1) 사이에 형성된 제 n 공통 라인(Vcom n)과, 상기 제 n+1 게이트 라인과 제 m 데이터 라인과 연결되어 형성된 제 1 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 n 공통 라인 사이에 병렬로 형성되는 제 1 스토리지 캐패시터(Cst) 및 제 1 액정 캐패시터(Clc)와, 상기 제 n 게이트 라인과 제 m+1 데이터 라인의 교차부에 형성된 제 2 박막 트랜지스터와, 상기 제 2 박막 트랜지스터의 드레인 전극과 상기 공통 라인 사이에 병렬로 형성되는 제 2 스토리지 캐패시터(Cst) 및 제 2 액정 캐패시터(Clc)를 포함하여 이루어진다.
이 때, 공통 라인 중 홀수 번째 공통 라인은 홀수 번째 공통 라인끼리 제 1 공통 전압(또는 제 2 공통 전압)이 인가되며, 짝수 번째 공통 라인은 짝수 번째 공통 라인끼리 제 2 공통 전압(또는 제 1 공통 전압)이 인가된다. 이 경우 같은 공통 라인에 연결되어 있는 화소에는 동일한 극성의 화소 전압이 인가된다.
본 발명의 제 1, 제 2 실시예에 따른 횡전계형 액정 표시 장치(도 10, 도 13)는 각각 상이한 레벨의 공통 전압을 인가하는 게이트 드라이버와 일반적인 소오스 드라이버로부터 도트 반전 방식으로 액정 패널측에 신호가 인가되어 빠른 신호 응답 특성을 유지하며, 또한, 공통 라인에 대하여는 라인 반전 방식으로 구동되어 인접한 화소의 전계의 왜곡 영향을 적게 받게 되어 특히, 블랙 휘도 등 전기 광학 특성이 좋다.
상기 공통 라인(Vcom n)들은 홀수 번째 라인들은 홀수 번째 라인들끼리, 짝수 번째 라인들은 짝수 번째 라인들끼리 각각의 공통 라인에 상응하는 게이트 라인에 인가된 주사 신호에 동기되어, 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))으로 동일한 레벨의 공통 전압이 인가된다. 그리고, 인가된 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))은 프레임 변환 시 제 2 공통 전압(Vcom(+)) 또는 제 1 공통 전압(Vcom(-))으로 레벨이 변환된다.
상기 공통 라인(Vcom n)에 인가되는 신호는 소오스 드라이버(미도시)에서 인가되는 데이터 전압에 의해 제 1, 제 2 공통 전압 신호(Vcom(-), Vcom(+))로 교차 반전하여 입력되며, 인접하는 화소 영역에서 각 공통 라인(Vcom n)에 대해 교번하여 하부 쪽, 상부 쪽 화소 영역에 병렬로 구성된 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)가 배치되어 있기 때문에, 액정에 인가되는 화소 전압 역시 동일한 공통 라인(Vcom n)의 인접하는 화소 영역에서 상하 교차로 동일한 값이 인가된다.
따라서, 본 발명의 횡전계형 액정 표시 장치는 각 공통 라인별로는 라인 반전 방식으로 공통 전압 신호(Vcom(-)/Vcom(+))가 인가되나, 각 화소별로는 화소 전압 값이 극성을 달리하는 도트 반전 방식으로 구동된다.
도 16과 같이, 도 10, 도 13에서 지그재그 형태로 나타낸 공통 라인(Vcom n)을 각 게이트 라인(Gn)과 평행하도록 등가 회로를 나타낸다면, 게이트 라인(Gn)에 대하여 박막 트랜지스터(TFT)가 상하로 교번하여 배치되며, 각 박막 트랜지스터(TFT)의 드레인 전극과 공통 라인(Vcom n) 사이에 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)가 병렬로 형성됨을 알 수 있다.
이 때, 도 16과 같이, 임의의 화소에 (+)극성의 데이터 전압이 인가될 때, 해당 공통 라인에는 제 1 공통 전압(Vcom(-))이 인가되고, 상기 공통 라인과 연결된 공통 전극에는 제 1 공통 전압(Vcom(-))이 유도된다.
그리고, 임의의 화소에 (-)극성의 데이터 전압이 인가될 때, 해당 공통 라인에는 제 2 공통 전압(Vcom(+))이 인가되고, 상기 공통 라인과 연결된 공통 전극에는 제 2 공통 전압(Vcom(+))이 유도된다.
즉, (+)극성의 데이터 전압이 인가되는 셀의 (n-1)(n>1, n은 양의 정수)번째 공통 라인(Vcom n-1)에는 로우 레벨의 제 1 공통 전압(Vcom(-))이 인가되며, (-)극성의 데이터 신호가 인가되는 셀의 n번째 공통 라인(Vcom n)에는 하이 레벨의 제 2 공통 전압(Vcom(+))이 인가된다.
따라서, 화소 전극과 공통 전극간의 전압차가 증가하게 된다.
본 발명의 횡전계형 액정 표시 장치는 공통 전극과 화소 전극이 동일 평면 상에 배치되어 횡전계를 형성하는 액정 표시 장치로서, 도 17과 같이, 게이트 라인에 인가되는 주사 신호와 공통 라인에 인가되는 공통 전압 신호에 의해 화소 전압 값이 영향을 받게 된다.
상기 게이트 라인과 교차된 데이터 라인에 인가된 데이터 전압은 상기 공통 라인에 인가되는 공통 전압이 하이 레벨 상태, 즉, 제 1 공통 전압(Vcom(+))일 때 는 화소 전압이 (-) 극성을 띠도록 데이터 전압을 인가하고, 제 2 공통 전압(Vcom(-))일 때는 화소 전압이 (+) 극성을 띠도록 데이터 전압을 인가한다.
상기 각 공통 라인 및 상기 데이터 라인에 인가된 전압은 1 수직 주기 동안 소정 상태를 유지하고, 반전된다.
이 경우, 각 화소가 갖는 화소 전압은 상기 데이터 전압과 공통 전압의 차이인데, 이러한 화소 전압의 크기는 최소 제 1, 제 2 공통 전압(Vcom(-), Vcom(+))간의 차(Vcom(+)-Vcom(-)) 이상이다. 따라서, 종래 항상 일정한 공통 전압 레벨을 유지함으로 각 화소가 안정한 극성을 갖기 위해 데이터 전압이 상기 공통 전압과는 소정 값 이상의 전압차를 두고 인가되어야 했으나, 본 발명에서는 기준이 되는 제 1, 제 2 공통 전압을 화소에 나타날 극성에 따라 다르게 설정함으로써 인가되는 데이터 전압의 마진을 늘릴 수 있다. 따라서, 상기 데이터 라인에 데이터 전압을 인가하는 소오스 드라이버의 출력 폭을 줄일 수 있다.
이와 같은 본 발명의 제 1, 제 2 실시예에 따른 횡전계 방식 액정표시장치 및 도 17과 같이 구동하는 본 발명의 제 1 실시예의 구동 방법은 본 출원인에 의해 기 출원한 바 있다(대한민국 특허출원 10-2002-67137, 10-2002-67138 참조).
한편, 상기 도 10 및 도 13과 같은 본 발명의 횡전계 방식 액정표시장치의 구조에서, 공통 전극과 화소 전극 사이의 액정 전압을 더 크게 할 수 있다.
도 18은 본 발명의 제 2 실시예의 구동 방법에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
즉, 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 구동방법은, 도 17에서 설명한 바와 동일하게 상기 공통 라인(Vcom)들은 홀수 번째 라인(Vcom odd)들은 홀수 번째 라인들끼리, 짝수 번째 라인(Vcom even)들은 짝수 번째 라인들끼리 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))이 인가된다.
이 때, 상기 본 발명의 제 1 실시예의 구동방법(도 17)에서는 각각의 공통 라인에 상응하는 게이트 라인에 인가된 주사 신호에 동기 되어 각 공통 전압이 인가되었으나, 본 발명의 제 2 실시예의 구동 방법(도 18)에서는 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안의 주기로 구동 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))이 인가된다. 그리고, 인가된 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))은 프레임 변환 시 제 2 공통 전압(Vcom(+)) 또는 제 1 공통 전압(Vcom(-))으로 레벨이 변환된다.
이 때, 데이터 신호의 출력은 도트 인버젼 방식과 같이 인접하는 신호는 서로 반대의 극성으로 동시에 출력되며, 1 수평 기간 및 1 수직 기간 주기로 극성이 반전된다. 여기서, (+) 필드용 데이터 출력 전압이 (-) 필드용 데이터 출력 전압보다 낮을 수 있고, (-) 필드용 데이터 출력 전압이 (+) 필드용 데이터 출력 전압보다 높을 수 있는 소오스 출력을 갖을 수 있다.
이와 같은 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 구동방법은, 픽셀의 액정에 형성되는 전압차는 본 발명의 제 1 실시예와 동일하게 유지되나, 화소 전극에 인가된 액정 전압은 해당 공통 전압이 반전되는 것에 의해 정 전 용량 커플링(Capacitive coupling) 효과가 발생하여 전압의 쉬프팅 현상이 발생한다.
따라서, 기존의 도트 인버젼 소오스 드라이브 IC를 사용하여 액정 인가 전압 범위를 종래보다 높게 형성할 수 있으며, 수평, 수직 크로스토크가 적은 고화질의 화면을 구현할 수 있으며, 저 소비 전력의 IPS 액정표시장치를 구현할 수 있다.
이와 같은 본 발명의 제 2 실시예에 따른 액정표시장치의 구동 방법은 동일 출원인에 의해 기 출원된 바 있다(대한민국 특허 출원 10-2003-042830호 참조).
그러나, 상기에서 설명한 바와 같은 본 발명의 제 2 실시예의 액정표시장치의 구동방법에 있어서는 화소 전압이 게이트 구동 신호의 로우(LOW) 전압보다 낮아지는 경우가 발생하고, 상기 게이트 로우 신호와 화소 전압 간의 차가 박막트랜지스터의 문턱전압보다 커지면 누설(leakage) 전압으로 인해 화소 전압의 누설이 발생한다.
도 19는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도에서, 화소 전압이 게이트 로우 전압보다 낮아진 부분을 나타낸 것이다.
즉, 도 19에 도시한 바와 같이, 공통 라인에 제 2 공통전압(-)이 인가되고 화소 전극에 (-)극성의 데이터 전압이 인가되어 있는 시점(A)에서는 화소 전압이 게이트 로우 구동 전압보다 낮아진다. 이와 같이 화소 전압이 게이트 로우 구동 전압보다 낮아질 경우, 상기 게이트 로우 전압과 화소 전압의 차가 박막트랜지스터의 문턱전압보다 높을 경우 박막트랜지스터에 누설 전압이 발생한다. 다시말하면, 게이트 라인의 구동 신호에 따라 데이터 신호를 화소 전극에 인가하는 박막트랜지스터의 드레인 전압과 소오스 전압 차가 박막트랜지스터의 문턱전압보다 높으면 상기 게이트 구동 신호에 관계없이 상기 박막트랜지스터는 드레인 전극과 소오스 전극 사이에 전기적인 통로가 생성되어 상기 화소 전압이 누설된다.
도 20은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정 표시 장치의 구동 방법(도 18)에서의 문제점을 극복하기 위한 본 발명의 제 3 실시예의 구동방법에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
따라서, 이를 방지하기 위하여, 도 20과 같이, 상기 게이트 로우 전압을 충분히 낮게 설정해야 한다. 이와 같이 게이트 로우 전압을 충분히 낮게 설정하면, 박막트랜지스터의 누설 전압을 방지할 수 있다. 그러나, 게이트 로우 전압이 충분히 낮아지게 되면, 게이트 오프셋(offset) 전압(ΔVG = VGH-VGL)의 크기가 증가하여 화소 전압의 변동량이 증가하므로 화질이 저하된다.
즉, 화소 전압 변동분(ΔVp), 박막트랜지스터의 게이트와 소오스 사이의 기생 커패시턴스(Cgs), 스토리지 커패시터(Cst), 액정 커패시터(Clc), 게이트 하이 전압(VGH), 게이트 로우 전압(VGL)이라 하면 화소 전압 변동분은 다음과 같다.
상기의 식에서 알 수 있는 바와 같이, 게이트의 오프셋 전압이 증가하므로 화소 전압의 변동분도 증가하게 된다.
그러므로, 상기 화소 전압의 누설을 방지하기 위하여 상기 게이트 로우 전압을 충분히 낮게 설정해서는 곤란하다.
따라서, 이를 극복하기 위한 방안이 필요하다.
도 21은 본 발명의 제 3 실시예에 따른 횡전계 방식 액정 표시 장치의 구동 방법(도 20)의 단점을 해결하기 위한 본 발명의 제 4 실시예의 구동 방법에 따른 횡전계 방식 액정 표시 장치의 각 게이트 라인, 공통 라인에 인가되는 전압 신호에 대한 화소 전압을 나타낸 타이밍도이다.
도 21은 횡전계 액정표시장치에서 중간 정도에 형성된 게이트 라인과 공통 전극을 나타낸 것이다.
도 21에 도시한 바와 같이, 게이트의 오프셋 전압의 강하 발생을 억제하기 위하여, 제 2 공통 전압이 제 1 공통 전압으로 변환될 때 즉, "하이"에서 "로우"로 천이될 때 게이트 로우 전압도 동시에 떨어뜨려 화소 전압이 게이트 로우 전압 이하로 떨어지지 않도록 하고, 나머지 시간 동안은 게이트 로우 전압을 종래와 같이 유지하여 게이트 오프셋 전압이 증가함을 방지한다.
즉, 본 발명의 제 4 실시예에 따른 횡전계 방식의 액정표시장치의 구동방법은, 상기 공통 라인(Vcom)들은 홀수 번째 라인(Vcom odd)들은 홀수 번째 라인들끼리, 짝수 번째 라인(Vcom even)들은 짝수 번째 라인들끼리 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))이 인가된다.
이 때, 첫 번째 게이트 라인에 인가된 주사 신호에 동기되어 1 수직 기간 동안(1 프레임)의 주기로 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))이 인가된다. 그리고, 인가된 제 1 공통 전압(Vcom(-)) 또는 제 2 공통 전압(Vcom(+))은 프레임 변환 시 제 2 공통 전압(Vcom(+)) 또는 제 1 공통 전압(Vcom(-))으로 레벨이 변환된다.
이 때, 데이터 신호의 출력은 도트 인버젼 방식과 같이 인접하는 신호는 서로 반대의 극성으로 동시에 출력되며, 1 수평 기간 및 1 수직 기간 주기로 극성이 반전된다. 여기서, (+) 필드용 데이터 출력 전압이 (-) 필드용 데이터 출력 전압보다 낮을 수 있고, (-) 필드용 데이터 출력 전압이 (+) 필드용 데이터 출력 전압보다 높을 수 있는 소오스 출력을 갖을 수 있다.
그리고, 제 2 공통 전압이 제 1 공통 전압으로 변환될 때 즉, "하이"에서 "로우"로 천이될 때부터 해당 게이트 라인의 게이트 하이 전압이 있을 때 까지 해당 게이트 로우 전압도 동시에 떨어뜨려 화소 전압이 게이트 로우 전압 이하로 떨어지지 않도록 하고, 나머지 시간 동안은 게이트 로우 전압을 종래와 같이 유지하여 게이트 오프셋 전압이 증가함을 방지한다.