KR100464206B1 - 2-도트인버젼방식 액정표시소자 - Google Patents

2-도트인버젼방식 액정표시소자 Download PDF

Info

Publication number
KR100464206B1
KR100464206B1 KR10-2001-0071124A KR20010071124A KR100464206B1 KR 100464206 B1 KR100464206 B1 KR 100464206B1 KR 20010071124 A KR20010071124 A KR 20010071124A KR 100464206 B1 KR100464206 B1 KR 100464206B1
Authority
KR
South Korea
Prior art keywords
pixel
liquid crystal
crystal display
display device
dot
Prior art date
Application number
KR10-2001-0071124A
Other languages
English (en)
Other versions
KR20030040707A (ko
Inventor
김병훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0071124A priority Critical patent/KR100464206B1/ko
Priority to US10/243,878 priority patent/US6950162B2/en
Publication of KR20030040707A publication Critical patent/KR20030040707A/ko
Application granted granted Critical
Publication of KR100464206B1 publication Critical patent/KR100464206B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 2-도트인버젼방식 액정표시소자는 종방향, 즉 데이터라인방향으로 인접하는 화소의 커플링 캐패시턴스를 약 1.5∼2.3×10-15(F/pixel), 바람직하게는 약 1.88×10-15(F/pixel)으로 형성함으로써 2-도트인버젼방식 액정표시소자에서 발생할 수 있는 횡방향의 딤현상을 사용자가 인식할 수 없을 정도로 최소화시킨다. 이를 위해, 본 발명에서는 커플링 캐패시턴스를 형성하는 종방향으로 인접한 화소들의 화소전극 간격 또는 화소전극과 축적캐패시터용 금속층의 간격을 약 2.4∼4㎛, 바람직하게는 약 3㎛로 배치하였다.

Description

2-도트인버젼방식 액정표시소자{A 2-DOT INVERSION LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시소자에 관한 것으로, 특히 2-도트인버젼방식 액정표시소자에서 화소 사이의 커플링 캐패시턴스를 약 1.5∼2.3×10-15(F/pixel)로 설정함으로써 액정의 열화에 의한 크로스토크의 발생을 방지함과 동시에 횡방향으로의 딤현상이 발생하는 것을 방지할 수 있는 2-도트인버젼방식 액정표시소자에 관한 것이다.
액정표시소자(Liquid Crystal Display device)는 투과형 평판표시장치로서, 핸드폰(mobile phone), PDA, 노트북컴퓨터와 같은 각종 전자기기에 널리 적용되고 있다. 이러한 LCD는 경박단소화가 가능하고 고화질을 구현할 수 있다는 점에서 다른 평판표시장치에 비해 현재 많은 실용화가 이루어지고 있는 실정이다. 더욱이, 디지털TV나 고화질TV, 벽걸이용 TV에 대한 요구가 증가함에 따라 TV에 적용할 수 있는 대면적 LCD에 대한 연구가 더욱 활발히 이루어지고 있다.
일반적으로 LCD는 액정분자를 동작시키는 방법에 따라 몇 가지 방식으로 나누어질 수 있지만, 현재에는 반응속도가 빠르고 잔상이 적다는 점에서 주로 액티브매트릭스(active matrix) 박막트랜지스터(Thin Film Transistor) LCD가 주로 사용되고 있다.
도 1에 상기 TFT LCD의 패널(1) 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)에는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(3)과 데이터라인(5)이 형성되어 있다. 각 화소 내에는 스위칭소자인 박막트랜지스터(Thin Film Transistor)가 배치되어 상기 게이트라인(3)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(5)을 통해 입력되는 신호를 액정층(9)에 인가한다. 도면에서, 도면부호 11은 축적캐패시터로서, 입력되는 데이터신호를 다음 주사신호의 인가시까지 유지하는 역할을 한다.
상기와 같은 구성된 액정패널(1)의 구조를 도 2에 도시된 단면도를 참조하여 더욱 상세히 설명한다. 이때, 도면에는 다수의 화소중 하나의 화소만을 도시하였다.
도면에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 하부 기판(20)상에는 금속으로 이루어진 게이트전극(22)이 형성되어 있으며, 상기 게이트전극(22)이 형성된 기판(20) 전체에 걸쳐서 게이트절연층(24)이 적층되어 있다. 게이트절연층(24) 위에는 반도체층(26)이 형성되어 있으며, 그 위에 금속으로 이루어진 소스/드레인전극(28)이 형성되어 있다. 한편, 화소의 화상표시영역에는 ITO(Indium Tin Oxide)와 같은 투명한 금속으로 이루어진 화소전극(30)이 형성되어, 상기 소스/드레인전극(28)과 전기적으로 접속되며, 그 위에 보호층(passivation layer;32)이 적층되어 있다.
또한, 상부 기판(40)에는 화소의 화상 비표시영역, 즉 화소와 화소 사이 및 TFT영역으로 광이 누설되어 화질이 저하되는 것을 방지하기 위한 광차단층인 블랙매트릭스(42)가 형성되어 있으며, 화상표시영역에는 실제 컬러를 구현하는 컬러필터층(44)이 형성되어 있다. 상기 블랙매트릭스(42)와 컬러필터층(44) 위에는 ITO와 같은 투명한 금속으로 이루어진 공통전극(46)이 형성되어 있다.
상기와 같이, 박막트랜지스터가 형성된 하부 기판(20)과 컬러필터층(44)이 형성된 상부 기판(40)은 그 사이에 위치한 스페이서(spacer;52)에 의해 일정한 셀갭(cell gap)을 유지하며, 그 사이에 액정이 주입되어 액정층(50)이 형성된다.
또한, 도면에는 도시하지 않았지만, 상기 하부 기판(20)의 보호층(32) 및 상부기판(40)의 공통전극(46) 위에는 각각 액정층(50)의 액정분자를 배향하기 위한 배향막이 적층되어 있다.
상기와 같이, 구성된 액정패널(1)에서는 게이트라인(3)을 통해 외부로부터 입력되는 주사신호가 입력됨에 따라 반도체층(26)이 활성화되어 채널층이 형성되며, 이 채널층을 통해 소스/드레인전극(28)을 통해 데이터라인(5)으로부터 입력되는 데이터신호가 액정층(50)에 인가된다. 한편, 도 1에 도시된 바와 같이 횡으로 배열된 게이트라인(3)에는 복수의 화소에 배치된 TFT의 게이트전극(22)이 각각 접속되어 있다. 따라서, 게이트라인(3)에 주사신호가 인가됨에 따라 해당 게이트라인(3)과 접속된 복수의 TFT의 반도체층이 활성화되며, 이 상태에서 데이터라인(5)을 통해 데이터신호가 입력됨에 따라 해당 화소의 액정층(50)이 동작하게 된다.
이러한 액정패널(1)의 구동방법은 데이터라인(5)에 인가되는 데이터신호의 위상에 따라 라인인버젼(line inversion)방식, 컬럼인버젼(column inversion) 및 도트인버젼(dot inversion)방식으로 분류될 수 있다. 상기 라인인버젼방식은 데이터라인(5)에 인가되는 데이터신호의 위상을 각 라인마다 반전시켜 인가하는 방식이고 컬럼인버젼방식은 데이터라인(5)에 인가되는 데이터신호의 위상을 각 컬럼마다반전시켜 인가하는 방식이며, 도트인버젼방식은 데이터라인(5)에 인가되는 전압의 극성을 각 컬럼과 라인마다 동시에 반전시켜 인가하는 방식이다. 상기와 같이, 데이터신호의 위상을 반전시켜 데이터라인(5)에 인가하는 이유는 화소전극과 공통전극 사이에 동일한 전압을 계속하여 인가하는 경우 액정이 열화되어 액정표시소자를 제작했을 때, 화면에 크로스토크(cross-talk)현상이 발생하는 것을 방지하기 위한 것이다.
통상적으로 도트인버젼방식은 라인인버젼방식이나 컬럼인버젼방식에 비해 크로스토크현상이 덜 발생하기 때문에, 더 좋은 화질을 구현할 수 있다고 알려줘 있다. 그 이유는 도 3에 도시된 바와 같이, 도트인버젼방식에서는 서로 인접하는 화소전극에는 위상이 다른 화소전압이 인가되기 때문이다. 예를 들어, 도면에 도시된 바와 같이 odd프레임시 (m,n)번째 화소에 정(+)의 화소전압이 인가되었을 경우 인접한 (m,n+1)번째 화소에는 부(-)의 화소전압이 인가되며, even프레임시에는 그 반대로 (m,n)번째 화소에 부의 화소전압이 인가되면 (m,n+1)번째 화소에는 정의 화소전압이 인가된다. 이와 같이, 소정의 주기(예를 들면, odd프레임) 동안 (m,n)번째 화소에 정의 화소전압에 전압강하가 일어나는 경우, 그 다음의 even프레임에서는 상기 (m,n)번째 화소에 부의 화소전압이 인가되기 때문에 정의 화소전압강하가 보상된다.
상기한 바와 같이, 도트인버젼방식의 액정표시소자를 구동하기 위해서는 도 4에 도시된 바와 같이, 데이터라인(5)에 데이터신호를 인가하는 데이터구동IC(data driving Integrated Circuit)를 2개로 분할해서 제1데이터구동IC(62)와 제2데이터구동IC(64)를 구비한다. 홀수열의 데이터라인은 제1데이터구동IC(62)에 연결되고 짝수열의 데이터라인은 제2데이터구동IC(64)에 연결되기 때문에, 게이트구동IC(60)를 통해 각각의 TFT(7)에 주사신호가 인가되는 경우 서로 인접하는 화소전극에는 서로 다른 위상의 화소전압이 인가된다.
이러한 도트인버젼방식 액정표시소자를 구동하기 위한 신호파형이 도 5에 도시되어 있다. 이러한 신호파형과 도 3에 도시된 도트인버젼방식의 개념도를 이용하여 도트인버젼방식 액정표시소자의 구동방법을 설명하면 다음과 같다.
게이트구동IC(60)를 통해 n번째 게이트라인(3)에 주사신호가 입력됨에 따라 n번째 게이트라인(3)에 접속된 TFT의 반도체층이 활성화되어, 제1데이터구동IC(62)와 제2데이트구동IC(64)로부터 데이터라인(5)으로 공급된 데이터신호(화소전압)가 상기 TFT의 소스/드레인전극을 통해 액정층에 인가된다. 이때, 도면에 도시된 바와 같이, 서로 인접하는 화소(예를 들면, (m,n)번째 화소 및 (m,n+)번째 화소)에는 각각 정의 화소전압 및 부의 화소전압이 인가된다.
도면에서 ΔVp는 피드스루전압(feed through voltage)으로서 기생용량에 의한 화소전압의 전압강하값이다. 이 ΔVp는 게이트전극과 소스/드레인 사이에 발생하는 기생캐패시턴스 및 데이터라인(5)과 화소전극 사이에 발생하는 기생용량에 의한 전압강하값으서, 일반적인 액정표시소자에서 발생하는 값이다.
한편, ΔVpp는 인접하는 화소전극 사이에 발생하는 커플링 캐패시턴스에 기인하는 전압변이값이다. 도면에 도시된 바와 같이, (m,n)번째의 화소에는 odd프레임시에는 정의 화소전압이 인가되고 even프레임시에는 부의 화소전압이 인가된다. 또한, 상기 (m,n)번째 화소와 인접하는 (m,n+1)번째의 화소에는 odd프레임시에는 부의 화소전압이 인가되고 even프레임시에는 정의 화소전압이 인가된다. 따라서, odd프레임시 정의 화소전압이 인가된 (m,n)번째 화소는 부의 화소전압이 인가된 (m,n+1)과 인접해 있기 때문에, 상기 (m,n)번째 화소의 실효전압은 하강하는 인접 화소의 전위에 의해 ΔVpp만큼 하강하게 된다. 반면에, (m,n+1)번째 화소의 실효전압은 인접하는 (m,n)번째 화소의 전위 증가에 의해 ΔVpp만큼 상승하게 된다.
odd프레임에서 even프레임으로의 전환시 상기 (m,n)번째 화소 및 (m,n+1)번째 화소는 상기와 반대로 동작하게 되어, (m,n)번째 화소의 실효전압은 ΔVpp만큼 상승하게 되고 (m,n+1)번째 화소의 실효전압은 ΔVpp만큼 하강하게 된다.
이러한 도트인버젼방식의 액정표시소자에서는 정의 화소전압이 인가되는 화소들의 실효전압은 ΔVpp만큼 하강하게 되며, 부의 화소전압이 인가되는 화소들의 실효전압은 ΔVpp만큼 상승하게 된다. 다시 말해서, 인접하는 화소 사이의 커플링효과에 의해 모든 화소들이 인가되는 화소전압과 반대방향으로 감소하는 전압변동값을 갖기 때문에, 화소 사이에는 휘도차가 발생하지 않게 되며, 그 결과 화면상에 크로스토크가 발생하지 않게 된다.
그러나, 상기한 도트인버젼방식의 액정표시소자의 경우 각각의 화소에 인가되는 데이터신호의 위상을 반전시켜야만 하기 때문에, 근래 요구되고 있는 저소비전력용의 액정표시소자에는 적합하지 않다는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 종방향으로 인접한 2개의 화소에 동일한 위상의 데이터신호가 인가되고 상기 2개의 화소에 인접하는 2개의 화소에는 반전된 위상의 데이터신호를 인가함으로써 화면상에 크로스토크가 발생하는 것을 방지할 수 있는 2-도트인버젼방식 액정표시소자를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 종방향으로 인접한 화소의 커플링 캐피시턴스를 약 1.5∼2.3×10-15(F/pixel)로 형성함으로써 횡방향의 딤현상을 방지할 수 있는 2-도트인버젼방식 액정표시소자를 제공하는 것이다.
본 발명의 또 다른 목적은 종방향으로 인접한 화소의 화소전극 사이의 간격 또는 화소전극과 축적캐패시터용 금속층의 간격을 약 2.4∼4㎛로 형성함으로써 횡방향의 딤현상을 방지할 수 있는 2-도트인버젼방식 액정표시소자를 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에서는 실효전압의 전압변이값에 영향을 미치는 종방향(데이터라인방향)으로 서로 인접하는 화소 사이의 커플링 캐패시턴스를 약 1.5∼2.3×10-15(F/pixel), 바람직하게는 약 1.88×10-15(F/pixel)로 형성하였다.
통상적으로, 인접하는 화소 사이에 발생하는 커플링 캐패시턴스는 화소내에형성된 화소전극에 의해 형성되거나 화소전극과 축적캐패시터용 금속층 사이에 형성된다. 따라서 상기한 커플링 캐패시턴스를 형성하기 위해, 본 발명에서는 종방향으로 인접하는 화소전극 사이의 간격을 약 2.4∼4㎛, 바람직하게는 약 3㎛로 형성하거나 또는 화소전극과 금속층의 간격을 약 2.4∼4㎛, 바람직하게는 약 3㎛로 형성하였다.
도 1은 종래의 일반적인 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1에 도시된 종래 액정표시소자의 한 화소의 구조를 나타내는 단면도.
도 3(a) 및 도 3(b)는 각각 도트인버젼방식 액정표시소자에서의 odd프레임과 even프레임의 구동방식을 나타내는 개념도.
도 4는 도트인버젼방식 액정표시소자의 패널구조를 나타내는 도면.
도 5는 도트인버젼방식 액정표시소자의 신호파형도.
도 6(a) 및 도 6(b)는 본 발명에 따른 2-도트인버젼방식 액정표시소자에서의 odd프레임과 even프레임의 구동방식을 나타내는 개념도.
도 7은 본 발명에 따른 2-도트인버젼방식 액정표시소자의 신호파형도.
도 8은 본 발명에 따른 2-도트인버젼방식 액정표시소자에서 인접하는 화소전극 사이의 간격 또는 화소전극과 축적캐패시터용 금속층 사이의 간격 대 화소 사이의 커플링 캐패시턴스(Cpp)의 관계를 나타내는 그래프.
도 9는 본 발명의 일실시예에 따른 2-도트인버젼방식 액정표시소자의 구조를 나타내는 도면.
도 10은 본 발명의 다른 실시예에 따른 2-도트인버젼방식 액정표시소자의 구조를 나타내는 도면.
** 도면의 주요부분에 대한 부호의 설명 **
103,203 : 게이트라인 105,205 : 데이터라인
120,220 : 하부 기판 122,222 : 게이트전극
124,224 : 게이트절연층 128,228 : 소스/드레인전극
130,230 : 화소전극 121,221,233 : 컨택홀
231 : 축적캐패시터용 금속층 d1 : 화소전극 간격
d2 : 화소전극과 축적캐패시터용 금속층 사이의 간격
본 발명에서는 저전력소비 액정표시소자를 제작하기 위해, 2-도트인버젼방식의 액정표시소자를 제작하였다. 상기 2-도트인버젼방식에서는 인접하는 2개의 화소 단위로 화소전압의 위상이 반전되어 인가된다. 도 6에 이러한 2-도트인버젼방식의 기본적인 개념이 도시되어 있다.
도면에 도시된 바와 같이, 2-도트인버젼방식은 종방향, 즉 데이터라인 방향으로 인접하는 2개의 화소에는 동일한 위상을 갖는 화소전압을 인가하고 상기 2개의 화소에 인접하는 다른 2개의 화소에 반전된 위상을 갖는 화소전압을 인가하는 방식이다. 이 방법의 장점은 도트인버젼방식이 모든 인접하는 화소에 반전된 위상의 화소전압을 인가하는 반면에 인접하는 2개의 화소에는 동일한 위상의 화소전압을 인가하기 때문에, 도트인버젼방식에 비해 저소비전력이 가능하다는 점이다.
도면에 도시된 바와 같이, odd프레임시 종방향으로 인접한 (m,n)번째 화소와 (m,n+1)번째 화소에는 정(+)의 화소전압이 인가되며, 상기 2개의 화소와 인접한 (m+1,n)번째 화소와 (m+1,n+1)번째 화소에는 부(-)의 화소전압이 인가된다. 또한, even프레임시에는 위상이 반전되어, (m,n)번째 화소와 (m,n+1)번째 화소에는 부의화소전압이 인가되며, (m+1,n)번째 화소와 (m+1,n+1)번째 화소에는 정의 화소전압이 인가된다.
상기와 같은 2-도트인버젼방식 액정표시소자는 도 4에 도시된 도트인버젼방식 액정표시소자와 거의 유사한 구성으로 이루어져 있다. 즉, 데이터구동IC를 복수개로 구성하여 서로 반전된 위상의 데이터신호를 출력하는 것이다.
도 7은 상기 2-도트인버젼방식 액정표시소자의 신호파형도이다. 도면에 도시된 바와 같이, odd프레임에서 주사신호가 게이트구동IC로부터 n번째 게이트라인을 통해 입력됨에 따라, n번째 게이트라인에 접속된 (m,n)번째 화소와 이에 인접한 (m,n+1)번째 화소에는 정의 화소전압이 인가되며 (m+1,n)번째 화소와 이에 인접한 (m+1,n+1)번째의 화소에는 부의 화소전압이 인가된다. 이와 반대로, even프레임에서는 n번째 게이트라인에 접속된 (m,n)번째 화소와 이에 인접한 (m,n+1)번째 화소에는 부의 화소전압이 인가되며 (m+1,n)번째 화소와 이에 인접한 (m+1,n+1)번째의 화소에는 정의 화소전압이 인가된다.
이때, 각각의 화소에 인가되는 전압은 피드스루전압(ΔVp)에 의한 변이가 발생한다. 상기 피드스루전압(ΔVp)은 기생캐패시턴스에 의해 발생하는 것으로, 다음의 수학식 1과 같이 표현될 수 있다.
여기서, Ctatal=Cgs+Cst+Clc+Cdp+Cgd로서, Cgs는 화소내에 배치된 TFT의 게이트전극과 소스전극 사이에 발생하는 기생캐패시턴스, Cst는 축적캐패시턴스, Clc는 액정에 의한 캐패시턴스, Cdp는 데이터라인과 화소전극 사이에 발생하는 기생캐패시턴스, Cgd는 TFT의 게이트전극과 드레인전극 사이에 발생하는 기생캐패시턴스이다. 또한, ΔVg는 게이트전압이다.
일반적으로 화소에 발생하는 기생캐패시턴스는 시간이 경과함에 따라 증가하기 때문에, 상기 피드스루전압(ΔVp)이 증가하게 되고, 결과적으로 화소에 인가되는 화소전압은 전압강하가 일어나게 된다.
또한, 화소에 인가되는 화소전압에는 각종 이유에 의해 전압변이가 발생한다. 이러한 전압변이값(Vpp)은 화소내의 캐패시턴스, 인접하는 화소의 화소전압 및 인접하는 화소 사이의 커플링효과에 의한 커플링캐패시턴스(Cpp)에 기인하는 것으로, 이 전압변이값(Vpp)에 의해 각 화소의 실효전압이 변하게 된다.
도 7에 도시된 바와 같이, odd프레임시 정의 화소전압이 인가되는 (m,n)번째 화소의 실효전압은 화소전압(Vp) 보다 전압변이값(Vpp) 만큼 상승한다. 즉, 실효전압이 상승하는 것이다. 그 이유는 인접하는 (m,n+1)번째의 화소에 정의 화소전압이 인가되기 때문이다. 즉, 인접하는 화소의 전압 증가에 의해 전압변이값(Vpp) 만큼의 실효전압이 상승하게 된다. 반면에 (m,n+1)번째 화소에 인가되는 실효전압은 인접하는 (m,n+2)번째 화소의 전압강하에 따라 화소전압(Vp) 보다 전압변이값(Vpp) 만큼 하강하게 된다. 또한, 부의 화소전압이 인가되는 (m+1,n)번째 화소의 실효전압은 인접하는 (m+1,n+1)번째 화소의 전압강하에 의해 화소전압(Vp) 보다 전압변이값(Vpp) 만큼 하강하며, (m+1,n+1)번째 화소의 실효전압은 인접하는 (m+1,n+2)의 전압 상승에 의해 전압변이값(Vpp) 만큼 상승하게 된다.
이러한 각 화소에서의 실효전압을 살펴보면, 정의 화소전압이 인가되는 (m,n)번째 화소는 실효전압이 화소전압(Vp) 보다 전압변이값(Vpp) 만큼 상승하여 화소전극에 화소전압 보다 더 큰 전압(｜Vp+Vpp｜)이 인가되며, 부의 화소전압이 인가되는 (m+1,n)번째 화소는 실효전압이 화소전압(Vp)에 비해 전압변이값(Vpp) 만큼 하강하여 화소전압 보다 더 큰 전압(｜-Vp-Vpp｜)이 인가된다. 즉, 상기 (m,n)번째 화소와 (m+1,n)번째 화소에 인가되는 실효전압은 실제 데이터라인을 통해 인가되는 화소전압(데이터신호)에 비해 더 큰 전압으로 된다. 반면에, (m,n+1)번째 화소에는 (｜Vp-Vpp｜)의 실효전압이 인가되고 (m+1,n+1)번째 화소에는 (｜-Vp+Vpp｜)의 실효전압이 인가된다.
다시 말해서, n번째 게이트라인에 접속된 (m,n)번째 화소 및 (m+1,n)번째 화소에는 화소전압 보다 큰 실효전압이 인가되며, n+1번째 게이트라인에 접속된 (m,n+1)번째 화소 및 (m+1,n+1)번째 화소에는 화소전압 보다 작은 실효전압이 인가된다. 이러한 경향은 상기한 4개의 화소에만 발생하는 것이 아니다. n번째 게이트라인에 접속된 모든 화소에는 화소전압 보다 큰 실효전압이 인가되고 n+1번째 게이트라인에 접속된 모든 화소에는 화소전압 보다 작은 실효전압이 인가된다. 또한, 이러한 현상은 모든 게이트라인에 접속되는 화소에 해당된다. 횡방향의 화소, 즉 하나의 게이트라인에 접속되는 화소의 화소전극에 화소전압 보다 큰 실효전압(예를 들면, ｜Vp+Vpp｜)이 인가되면, 해당 게이트라인에 인접하는 게이트라인에 접속된 화소에는 화소전극 보다 작은 실효전압(예를 들면, ｜Vp-Vpp｜)이 인가된다. 이러한 현상은 액정패널 전체에 걸쳐 반복된다.
상기와 같이, n번째 게이트라인을 따라 배열된 일련의 화소들과 n+1번째 게이트라인을 따라 배열된 일련의 화소들 사이의 실효전압이 다르다는 것은 n번째 게이트라인의 화소들과 n+1번째 게이트라인의 화소들의 투과율이 다르다는 것을 의미한다. 따라서, 2-도트인버젼방식의 액정표시소자에서는 게이트라인방향(즉, 횡방향)으로 휘도차가 발생하여 화면상에 횡방향의 딤(dim)현상이 발생하게 된다.
상기한 바와 같이, 2-도트인버젼방식의 액정표시소자는 저전력을 소비하는 장점을 갖는 반면에 화면상에 횡방향의 딤현상이 발생한다는 치명적인 약점도 갖고 있다. 따라서, 2-도트인버젼방식의 액정표시소자를 저소비전력 표시소자로서 응용하기 위해서는 상기한 딤현상을 제거해야만 한다.
한편, 2-도트인버젼방식에서 발생하는 전압변이값(Vpp)은 화소내의 캐패시턴스, 인접하는 화소의 화소전압 및 인접하는 화소 사이의 커플링효과에 의해 기인하는데, 이 전압변이값(Vpp)을 수학시 2에 표시하였다. 이때, 상기 전압변이값(Vpp)은(m,n)번째 화소에 인가되는 화소전압의 변이값이다.
여기서, Ctotal은 화소 전체 캐패시턴스이고, Cpp는 (m,n)번째 화소와 인접하는 (m,n+1)번째 화소 사이의 커플링효과에 기인하는 커플링 캐패시턴스이며, ΔVdata는 (m,n+1)번째 화소에 인가되는 화소전압 변동량이다.
상기한 바와 같이, 각 화소의 전압변이값(Vpp)은 화소의 전체 캐패시턴스와 인접하는 화소의 화소전압 변동량 및 인접하는 화소와의 사이에 발생하는 커플링 캐패시턴스에 따라 달라진다. 일반적으로 화소의 전체 캐패시턴스나 인접 화소의 화소전압 변동량을 제어하기란 실질적으로 불가능한 일이다. 반면에 인접하는 화소 사이의 커플링 캐패시턴스를 제어하는 것은 상대적으로 손쉬운 일이다.
본 발명에서는 인접하는 화소 사이의 커플링 캐패시턴스를 제어함으로서 딤현상이 발생하지 않는 2-도트인버젼방식 액정표시소자를 제작하였다. 특히, 화소들 사이의 커플링 캐패시턴스를 제어함으로써 하나의 게이트라인과 연결된 화소들과 인접하는 게이트라인에 연결된 화소들 사이에 발생하는 횡방향 딤현상을 제거한 액정표시소자를 제작하였다.
딤현상, 특히 2-도트인버젼방식에서 문제가 되는 횡방향의 딤현상은 각각의 게이트라인에 접속된 화소들에 인가되는 실효전압의 차에 의한 휘도차에 기인하지만, 화면상에 나타나는 미세한 딤현상은 무시할 수 있다. 그 이유는 표시소자에서 중요한 것은 딤현상의 절대적인 수치에 있는 것이 아니라 사용자가 딤현상을 인식할 수 있는가에 달려 있기 때문이다. 즉, 화면상에 딤현상이 발생해도 사용자가 이를 인식할 수 없을 정도의 미세하다면 이는 용납될 수 있을 것이다. 따라서, 본 발명에서는 화소들 사이의 커플링 캐패시턴스(실효전압의 크기를 좌우하는 한 요소)를 제어함으로써 딤현상을 사용자가 인식할 수 없을 정도로 작게 만들었다.
본 발명에서는 화소 사이의 커플링캐패시턴스(Cpp)를 1.5∼2.3×10-15(F/pixel), 바람직하게는 약 1.88×10-15(F/pixel) 정도로 설정하여 사용자가 화면상에 표시되는 딤현상을 인식할 수 없을 정도로 작게 만들었다.
이러한 커플링 캐패시턴스(Cpp)는 인접하는 화소에 형성된 화소전극 사이에 형성된다. 따라서, 커플링 캐패시턴스(Cpp)를 제어하기 위해서는 인접하는 화소의 화소전극의 간격을 제어할 필요가 있게 된다.
도 8은 본 발명에 따른 2-도트 액정표시소자에서 인접하는 화소 사이의 커플링 캐패시턴스(Cpp)와 화소전극 사이의 간격을 나타내는 그래프이다. 도면에 도시된 바와 같이, 화소전극 사이의 간격이 커짐에 따라 커플링 캐패시턴스(Cpp)는 비선형적으로 감소한다. 따라서, 본 발명에서 제시한 1.5∼2.3×10-15(F/pixel)의 커플링 캐패시턴스(Cpp)를 형성하기 위해서는 인접하는 화소 전극의 간격을 2.4∼4㎛로 유지해야만 한다.
수학식 2에 도시된 바와 같이, 화소에 인가되는 실효전압값의 전압변이값(Vpp)은 커플링캐패시턴스(Cpp)에 비례하며, 상기 커플링캐패시턴스(Cpp)는 도 8의 그래프에 도시된 바와 같이 화소 전극의 간격과 비선형적으로 반비례하므로, 화소전극의 간격을 임계값 이상으로 형성함으로써 전압변이값(Vpp)을 감소시킬 수 있게 되며, 결국 실효전압값의 변이를 감소시킬 수 있게 된다.
이하에서는 1.5∼2.3×10-15(F/pixel)의 커플링 캐패시턴스(Cpp)가 형성된 본 발명의 액정표시소자의 실시예를 설명한다.
도 9는 본 발명의 일실시예에 따른 액정표시소자의 일실시예를 나타내는 도면으로, 도 9(a)는 액정표시소자의 한화소의 구조를 나타내는 평면도이고 도 9(b)는 도 9(a)의 A-A'선 단면도이다.
도면에 도시된 바와 같이, 게이트라인(103)과 데이터라인(105)은 종횡으로 배열되어 있으며, 상기 게이트라인(103)에는 TFT의 게이트전극(122)이 접속되어 있고 데이터라인(105)에는 소스/드레인전극(128)이 접속되어 있다. 또한, 화소내에는 ITO와 같은 투명한 금속으로 이루어진 화소전극(130)이 형성되어, 컨택홀(contact hole;121)을 통해 소스/드레인전극(128)과 전기적으로 연결되어 있다. 도면에는 도시하지 않았지만, 상기 게이트전극(122)과 소스/드레인전극(128) 사이에는 반도체층이 형성되어, 게이트라인(103)을 통해 게이트전극(122)으로 주사신호가 인가됨에 따라 활성화됨에 따라 데이터라인(105)으로 입력된 데이터신호가 상기 소스/드레인전극(128)을 통해 화소전극(130)에 인가된다.
화소를 정의하는 게이트라인(103)은 인접하는(종방향으로 인접하는) 화소의 화소전극과 오버랩되어 있다. 즉, 도 9(b)에 도시된 바와 같이, 유리와 같은 투명한 하부 기판(120) 위에는 TFT의 게이트전극(122) 형성시 동시에 형성되는 게이트라인(103)이 형성되어 있으며, 그 위에 기판(120) 전체에 걸쳐서 게이트절연층(124)이 형성되어 있다. 상기 게이트절연층(124) 위에는 TFT를 덮고 있는 보호층(132)이 형성되어 있으며, 상기 보호층(132) 위에 화소전극(130a,130b)이 형성되어 있다. 게이트라인(103)은 인접하는(종방향 또는 데이터라인방향으로 인접하는) 화소의 화소전극(130a)과 그 일부가 겹치게 된다. 화소내에 형성된 화소전극(130b) 및 게이트라인(103)과 겹치는 인접화소의 화소전극(130b) 사이에 커플링 캐패시턴스(Cpp)가 형성된다. 상술한 바와 같이, 이 커플링 캐패시턴스(Cpp)는 약 1.5∼2.3×10-15(F/pixel), 바람직하게는 약 1.88×10-15(F/pixel)이며, 이 커플링 캐패시턴스(Cpp)를 형성하기 위해, 서로 인접하는 화소전극(130a,130b)의 간격(d1)을 약 2.4∼4㎛, 바람직하게는 약 3㎛로 형성하였다.
이때, 상기 커플링 캐패시턴스(Cpp)를 1.5×10-15(F/pixel) 이하로 설정하면, 화소 전극(130a,130b)의 간격(d1)이 4㎛ 이상으로 되어 액정표시소자의 개구율이 저하되는 문제가 발생하며, 2.3×10-15(F/pixel) 이상으로 설정하면 실효전압의 전압변이값(Vpp) 저하의 효과가 없어지기 때문에, 커플링 캐패시턴스(Cpp)를 상기와 같이약 1.5∼2.3×10-15(F/pixel)로 설정하는 것이 바람직하다.
상술한 바와 같이, 본 발명에서는 종방향(데이터라인방향)으로 서로 인접하는 화소에 형성되는 화소전극(130a,130b) 사이의 간격(d1)을 약 2.4∼4㎛, 바람직하게는 약 3㎛로 배치함으로써 화소 사이의 커플링 캐패시턴스(Cpp)를 약 1.5∼2.3×10-15(F/pixel), 바람직하게는 약 1.88×10-15(F/pixel)로 형성하였다. 그 결과, 2-도트인버젼방식의 액정표시소자를 제작했을 때, 횡방향(게이트라인방향)으로 발생하는 딤현상이 사용자가 인식할 수 없을 정도로 작게 만들 수 있었다.
통상적으로, 인접하는 화소 사이의 커플링 캐패시턴스(Cpp)는 주로 화소에 형성되는 화소전극에 의해 생성된다. 그러나, 다른 구조의 액정표시소자, 예를 들면, 축적캐패시터용 금속층이 형성된 액정표시소자와 같은 구조에서는 커플링 캐패시턴스(Cpp)가 인접하는 화소의 화소전극 사이에 형성되는 것이 아니라 화소전극과 축적캐패시터용 금속층 사이에 형성된다.
도 10에 이러한 구조의 2-도트인버젼방식의 액정표시소자의 한 화소가 도시되어 있다. 도면에 도시된 바와 같이, 이 구조의 액정표시소자는 도 9에 도시된 액정표시소자와는 그 구조가 거의 동일하며, 단지 축적캐패시터용 금속층이 형성되어 있다는 점만이 다르다. 이때, 도 10(a)는 화소의 구조를 나타내는 평면도이고 도 10(b)는 도 10(a)의 B-B'선 단면도이다. 도면에 도시된 바와 같이, 축적캐패시터용 금속층(231)은 게이트절연층(224) 위에 상기 게이트라인(203)의 폭 보다 큰 폭으로형성되어 있으며, 그 위에 보호층(232)이 형성되어 있다. 상기 보호층(232)에는 컨택홀(233)이 형성되어 축적캐패시터용 금속층(231)이 인접하는 화소의 화소전극(230a)과 전기적으로 접속되어 축적캐패시턴스(Cst)를 형성하게 된다.
커플링 캐패시턴스(Cpp)는 화소에 형성된 화소전극(230b)과 상기 축적캐패시터용 금속층(231) 사이에 형성된다. 따라서, 도 9에 도시된 구조의 액정표시소자에서는 서로 인접하는 화소의 화소전극 사이의 간격을 조절함으로써 커플링 캐패시턴스(Cpp)를 조절하였지만, 이 구조의 액정표시소자에서는 화소전극(230b)과 축적캐패시터용 금속층(231) 사이의 간격(d2)을 제어함으로써 커플링 캐패시턴스(Cpp)를 조절할 수 있게 된다. 이러한 구조의 액정표시소자도 도 9에 도시된 액정표시소자와 마찬가지로, 약 1.5∼2.3×10-15(F/pixel)의 커플링 캐패시턴스(Cpp)를 형성하기 위해 화소전극(230b)과 축적캐패시터용 금속층(231)의 간격(d2)을 약 2.4∼4㎛로 형성하였다.
상술한 바와 같이, 본 발명에서는 2-도트인버젼방식 액정표시소자에서 사용자가 인식할 수 없을 정도로 딤현상을 감소시키기 위해, 화소 사이의 커플링효과에 의해 발생하는 커플링 캐패시턴스를 약 1.5∼2.3×10-15(F/pixel), 바람직하게는 약 1.88×10-15(F/pixel)으로 형성하였으며, 이를 위해 인접하는 화소들의 화소전극 사이의 간격(d1) 또는 화소전극과 축적캐패시터용 금속층 사이의 간격(d2)을 약 2.4∼4㎛, 바람직하게는 약 3㎛로 배치하였다.
그런데, 이러한 인접하는 화소전극 사이의 간격(d1)이나 화소전극과 축적캐패시터용 금속층 사이의 간격(d2)은 특정한 값으로 고정되는 것은 아니다. 본 발명에서 중요한 것은 인접하는 화소 사이의 커플링 캐패시턴스(Cpp)를 약 1.5∼2.3×10-15(F/pixel)의 값으로 형성함으로써 2-도트인버젼방식에서 발생할 수 있는 횡방향의 딤현상을 감소시키는 것이며, 이 커플링 캐패시턴스(Cpp)의 원하는 값을 형성하기 위한 화소전극의 간격 배치나 화소전극과 축적캐패시터용 금속의 금속배치는 제작되는 2-도트인버젼방식 액정표시소자의 패널 크기나 구조에 따라 달라질 수 있을 것이다.
즉, 본 발명의 기본적인 개념은 2-도트인버젼방식 액정표시소자에서의 커플링 캐패시턴스(Cpp)의 특정값 형성이며, 이 특정값을 형성할 수 있는 어떠한 구조의 액정표시소자도 본 발명의 개념을 이용하면 본 발명이 속하는 기술분야에 종사하는 사람이라면 누구나 제작할 수 있을 것이다. 따라서, 본 발명의 권리범위는 상술한 상세한 설명에 의해 결정되는 것이 아니라 첨부한 특허청구범위에 의해 결정되어야만 할 것이다.
상술한 바와 같이, 본 발명에서는 액정의 열화를 방지하며 저소비전력을 실현할 수 있는 2-도트인버젼방식의 액정표시소자를 제공한다. 따라서, 종래 일반적인 액정표시소자에서 발생하는 액정의 열화에 의한 크로스토크 현상을 방지할 수있게 된다. 또한, 본 발명에서는 이러한 2-도트인버젼방식의 액정표시소자의 인접하는 화소 사이의 커플링 캐패시턴스(Cpp)를 약 1.5∼2.3×10-15(F/pixel), 바람직하게는 약 1.88×10-15(F/pixel)로 형성함으로써 2-도트인버젼방식 액정표시소자에서 발생하는 횡방향의 딤현상을 사용자가 인식할 수 없을 정도로 감소시켜 액정표시소자에 불량이 발생하는 것을 방지한다.

Claims (20)

  1. 종횡으로 배열된 복수의 게이트라인;
    상기 게이트라인과 교차하여 배열되며, 서로 인접하는 2개의 라인으로 이루어져 동일 위상의 데이터신호가 입력되는 제1데이터라인과 서로 인접하는 2개의 라인으로 이루어져 상기 제1데이터라인과는 위상 반전된 데이터신호가 인가되는 복수의 제2데이터라인으로 이루어진 데이터라인; 및
    상기 게이트라인과 데이터라인에 의해 정의되며, 내부에 각각 박막트랜지스터가 형성되는 복수의 화소로 구성되며;
    상기 화소는 종방향으로 인접하는 화소와는 1.5∼2.3×10-15(F/pixel)의 커플링 캐패시턴스(Cpp)를 형성하는 2-도트인버젼방식 액정표시소자.
  2. 제1항에 있어서, 상기 종방향은 데이터라인방향인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  3. 제1항에 있어서, 상기 박막트랜지스터는,
    투명한 기판 상에 형성된 게이트전극;
    상기 게이트전극 위에 형성된 게이트절연층;
    상기 게이트절연층 위에 형성되어 게이트전극에 신호가 인가됨에 따라 활성화되는 반도체층;
    상기 반도체층 위에 형성되어 반도체층이 활성화됨에 따라 데이터라인을 통해 신호가 입력되는 소스/드레인전극; 및
    상기 소스/드레인전극 위에 형성된 보호층으로 이루어진 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  4. 제3항에 있어서, 상기 화소내에 배치되어 박막트랜지스터의 소스/드레인전극과 접속되는 투명한 화소전극을 추가로 포함하는 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  5. 제4항에 있어서, 상기 커플링 캐패시턴스(Cpp)는 인접하는 화소의 화소전극 사이에 형성되는 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  6. 제5항에 있어서, 상기 화소전극은 인접하는 화소의 게이트라인과 일부 겹치는 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  7. 제1항에 있어서, 인접하는 화소의 화소전극 사이의 간격은 2.4∼4㎛인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  8. 제1항에 있어서, 서로 인접하는 화소 사이의 커플링 캐패시턴스(Cpp)는 1.88×10-15(F/pixel)인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  9. 제8항에 있어서, 인접하는 화소의 화소전극 사이의 간격은 3㎛인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  10. 제1항에 있어서, 상기 게이트라인 영역의 게이트절연층 위에 형성되며 화소전극과 전기적으로 접속되어 축적캐패시터를 형성하고 종방향으로 인접하는 화소전극과 커플링 캐패시턴스(Cpp)를 형성하는 금속층을 포함하는 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  11. 제10항에 있어서, 상기 금속층과 화소전극의 간격은 2.4∼4㎛인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  12. 제11항에 있어서, 상기 금속층과 화소전극의 간격은 3㎛인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  13. 복수의 게이트라인 및 데이터라인에 의해 정의되고 내부에 각각 박막트랜지스터가 형성된 복수의 화소로 구성되며, 종방향으로 인접한 2개의 화소에 동일한위상의 데이터신호가 인가되고 상기 2개의 화소에 인접하는 2개의 화소에는 반전된 위상의 데이터신호를 인가하는 2-도트인버젼방식 액정표시소자에 있어서, 상기 종방향으로 인접하는 화소 사이에는 1.5∼2.3×10-15(F/pixel)의 커플링 캐패시턴스(Cpp)가 형성되는 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  14. 제13항에 있어서, 상기 커플링 캐패시턴스(Cpp)는 인접하는 화소에 형성된 화소전극 사이에 형성되는 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  15. 제14에 있어서, 인접하는 화소의 화소전극 간격은 2.4∼4㎛인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  16. 제13항에 있어서, 종방향으로 인접하는 화소 사이의 커플링 캐패시턴스(Cpp)는 1.88×10-15(F/pixel)인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  17. 제16항에 있어서, 상기 인접하는 화소의 화소전극 간격은 3㎛인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  18. 제13항에 있어서, 상기 커플링 캐패시턴스(Cpp)는 축적캐패시터용 금속층과화소전극 사이에 형성되는 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  19. 제18항에 있어서, 상기 화소전극과 축적캐패시터용 금속층의 간격은 2.4∼4㎛인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
  20. 제19항에 있어서, 상기 화소전극과 축적캐패시터용 금속층의 간격은 3㎛인 것을 특징으로 하는 2-도트인버젼방식 액정표시소자.
KR10-2001-0071124A 2001-11-15 2001-11-15 2-도트인버젼방식 액정표시소자 KR100464206B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0071124A KR100464206B1 (ko) 2001-11-15 2001-11-15 2-도트인버젼방식 액정표시소자
US10/243,878 US6950162B2 (en) 2001-11-15 2002-09-16 Liquid crystal display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071124A KR100464206B1 (ko) 2001-11-15 2001-11-15 2-도트인버젼방식 액정표시소자

Publications (2)

Publication Number Publication Date
KR20030040707A KR20030040707A (ko) 2003-05-23
KR100464206B1 true KR100464206B1 (ko) 2005-01-03

Family

ID=19716007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071124A KR100464206B1 (ko) 2001-11-15 2001-11-15 2-도트인버젼방식 액정표시소자

Country Status (2)

Country Link
US (1) US6950162B2 (ko)
KR (1) KR100464206B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8665405B2 (en) 2010-07-09 2014-03-04 Samsung Display Co., Ltd. Thin film transistor array panel

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010113B1 (ko) * 2003-12-30 2011-01-24 엘지디스플레이 주식회사 안정된 공통전압이 공급되는 횡전계모드 액정표시소자
KR101050348B1 (ko) * 2004-05-31 2011-07-19 엘지디스플레이 주식회사 횡전계 액정표시장치
US8451262B2 (en) * 2008-11-27 2013-05-28 Samsung Display Co., Ltd. Method of driving a display panel, and display apparatus for performing the method
US20120001839A1 (en) * 2009-03-05 2012-01-05 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
TWI417853B (zh) * 2009-07-28 2013-12-01 Chunghwa Picture Tubes Ltd 薄膜電晶體液晶顯示器驅動裝置及方法
CN105137689A (zh) * 2015-10-16 2015-12-09 深圳市华星光电技术有限公司 用于改善水平亮暗线的阵列基板及液晶显示面板
CN105467704A (zh) * 2015-12-29 2016-04-06 昆山龙腾光电有限公司 一种显示面板、显示装置和驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843795A (ja) * 1994-07-28 1996-02-16 Nec Corp 液晶表示装置
JPH1073843A (ja) * 1996-08-30 1998-03-17 Nec Corp アクティブマトリクス型液晶表示装置
KR19990087992A (ko) * 1998-05-11 1999-12-27 아베 아키라 액정표시장치의구동방법및구동회로
JP2001282205A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置およびその駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3155996B2 (ja) * 1995-12-12 2001-04-16 アルプス電気株式会社 カラー液晶表示装置
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
TW559683B (en) * 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
KR100302132B1 (ko) * 1998-10-21 2001-12-01 구본준, 론 위라하디락사 싸이클 인버젼 방식 액정 패널 구동 방법 및 그 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843795A (ja) * 1994-07-28 1996-02-16 Nec Corp 液晶表示装置
JPH1073843A (ja) * 1996-08-30 1998-03-17 Nec Corp アクティブマトリクス型液晶表示装置
KR19990087992A (ko) * 1998-05-11 1999-12-27 아베 아키라 액정표시장치의구동방법및구동회로
JP2001282205A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置およびその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8665405B2 (en) 2010-07-09 2014-03-04 Samsung Display Co., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
US20030090602A1 (en) 2003-05-15
US6950162B2 (en) 2005-09-27
KR20030040707A (ko) 2003-05-23

Similar Documents

Publication Publication Date Title
US8253670B2 (en) Liquid crystal display device
KR100788392B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
US8248336B2 (en) Liquid crystal display device and operating method thereof
KR100741894B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
KR100663817B1 (ko) 표시 장치
US6812908B2 (en) Liquid crystal display and driving method thereof
KR20050001249A (ko) 액정표시장치
KR20030083309A (ko) 액정표시장치
JP4767588B2 (ja) 液晶表示装置
KR100440360B1 (ko) 액정표시장치및그구동방법
KR0172881B1 (ko) 액정표시장치의 구조 및 구동방법
KR20020052137A (ko) 액정표시장치
US6850289B2 (en) Array substrate for liquid crystal display device
KR100898785B1 (ko) 액정표시장치
US20060192744A1 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
KR100464206B1 (ko) 2-도트인버젼방식 액정표시소자
KR20070003164A (ko) 액정표시장치
US6917407B2 (en) Liquid crystal display device and method of fabricating the same
US8384703B2 (en) Liquid crystal display device
KR101221295B1 (ko) 액정 표시 장치용 어레이 기판 및 그 구동 방법
JP3206666B2 (ja) 液晶マトリクス表示装置
KR100438966B1 (ko) 다른 위상을 갖는 공통전압이 인가되는 액정표시소자 및액정표시소자의 구동방법
KR19990074538A (ko) 액정 표시 장치 및 그의 구동 방법
KR20040038251A (ko) 횡전계형 액정 표시 장치
KR20020092721A (ko) 액정패널 및 그 제조방법과 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 15