KR20040038251A - 횡전계형 액정 표시 장치 - Google Patents

횡전계형 액정 표시 장치 Download PDF

Info

Publication number
KR20040038251A
KR20040038251A KR1020020067138A KR20020067138A KR20040038251A KR 20040038251 A KR20040038251 A KR 20040038251A KR 1020020067138 A KR1020020067138 A KR 1020020067138A KR 20020067138 A KR20020067138 A KR 20020067138A KR 20040038251 A KR20040038251 A KR 20040038251A
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
pixel
storage
gate
Prior art date
Application number
KR1020020067138A
Other languages
English (en)
Other versions
KR100710161B1 (ko
Inventor
김경석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020067138A priority Critical patent/KR100710161B1/ko
Priority to US10/695,396 priority patent/US7602465B2/en
Publication of KR20040038251A publication Critical patent/KR20040038251A/ko
Application granted granted Critical
Publication of KR100710161B1 publication Critical patent/KR100710161B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 화소 구조를 변경함으로써, 액정에 인가하는 화소 전압의 크기를 종래의 도트 반전 방식으로 유지하더라도 각 데이터 라인에 인가하는 데이터 전압의 출력 범위를 낮출 수 있는 횡전계형 액정 표시 장치에 관한 것으로, 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인과, 상기 각 박막 트랜지스터의 드레인과 연결되어 각 화소 영역에 형성되는 복수개의 화소 전극과, 상기 화소 전극과 소정 간격 이격되며 상기 각 화소 영역에 상기 스토리지 라인에 연결되어 형성되는 복수개의 공통 전극을 포함하여 이루어짐에 그 특징이 있다.

Description

횡전계형 액정 표시 장치{In-Plane Switching Mode Liquid Crystal Display Device}
본 발명은 액정 표시 장치에 관한 것으로 특히, 횡전계형 액정 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
한편, 일반적인 액정 표시 장치의 구조를 살펴보면, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분됨을 알 수 있다. 그리고, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 기판과,상기 제 1, 제 2 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 기판(제 1 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고, 제 2 기판(칼라 필터 어레이 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
한편, 상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수있다.
따라서, 전기장의 인가 상태에 따라 분극 특성을 보이는 액정에 빛을 조사하게 되면, 액정의 분자 배향 방향을 임의로 조절할 수 있고, 액정의 배향 상태에 따라 통과되는 빛의 양이 조절되어 화상 정보를 표현할 수 있다.
전술한 바와 같이, 제 1 기판에 화소 전극이, 제 2 기판에 공통 전극이 형성되어, 상-하로 걸리는 전기장에 의한 액정이 구동되는 일반적인 액정 표시 장치는 시야각 특성이 우수하지 못한 단점을 갖고 있다. 이러한 단점을 극복하기 위해서 수평 전계를 형성하여 액정을 구동하는 횡전계형(IPS mode : In-Plane Switching mode) 액정 표시 장치가 제안되고 있다.
상기 횡전계형 액정 표시 장치의 장점으로는 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. 또한, 일반적으로 사용되는 TN 모드의 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.
이하, 첨부된 도면을 참조하여 종래의 횡전계형 액정 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일반적인 횡전계형 액정 표시 장치를 나타낸 개략적인 단면도이다.
도 1과 같이, 일반적인 횡전계형 액정 표시 장치는 제 1 기판(1)과 이에 대향되는 제 2 기판(2) 및 그 사이에 충진된 액정층(3)으로 이루어진다.
여기서, 상기 제 1 기판(1)은 기판(10) 상에 TFT(박막 트랜지스터) 어레이가 매트릭스 형태로 형성되어 있으며, 도시되어 있지는 않지만, 상기 박막 트랜지스터의 드레인 전극과 화소 전극(20)이 연결되어 배치되어 있으며, 상기 화소 전극(20)과 소정 간격 이격하여 공통전극(30)이 형성되어 있다.
그리고, 상기 제 1 기판(1)에 대향된 제 2 기판(2)에는, 도시되어 있지는 않지만, 화소 이외의 영역을 가리는 블랙 매트릭스층, 칼라 색상을 구현하는 칼라 필터층이 형성되어 있다.
상술한 바와 같이 횡전계형 액정 표시 장치는 동일 평면상에 화소전극(20)과 공통전극(30)이 모두 존재하며, 두 전극 사이에 형성되는 수평 전계에 의해 액정이 구동된다.
한편, 이와 같은 일반적인 횡전계형 액정 표시 장치의 구동 방법을 살펴보면 다음과 같다.
횡전계형 액정 표시 장치를 포함한 일반적인 액정 표시 장치는 각 화소가 매트릭스 형태로 배열되어 하나의 게이트 라인에 주사 신호가 입력되었을 때, 그 라인에 해당하는 화소에 영상 신호가 인가되는 방식을 취한다.
그런데, 상기 제 1, 제 2 기판 사이에 주입된 액정은 DC 전압을 오랫동안 인가하면 특성 열화가 일어나므로, 이를 방지하기 위하여 인가 전압의 극성을 주기적으로 바꾸어 구동하며, 이러한 방식을 극성 반전 방식이라 한다.
상기 극성 반전 방식에는 프레임 반전(Frame Inversion), 라인 반전(Line Inversion), 열 반전(Column Inversion) 및 도트 반전(Dot Inversion) 방식 등이 있다.
상기 프레임 반전 방식은, 공통 전극 전압에 대한 액정에 인가되는 데이터전압의 극성이 프레임 단위로 동일하도록 인가하는 방식이다. 즉, 짝수 프레임(Even Frame)에 정(+) 극성의 데이터 전압이 인가되었다면, 홀수 프레임(Odd Frame)에는 부(-) 극성의 데이터 전압이 인가되는 방식이다. 그러나, 이와 같은 프레임 반전 구동 방법은 스위칭시 발생하는 소모 전류가 적다는 장점은 가지고 있으나, 정 극성과 부 극성의 투과율 비대칭 현상에 의한 플리커(Flicker) 현상에 민감하고 데이터간 간섭에 의한 크로스토크(Crosstalk)에 매우 취약한 단점을 갖고 있다.
또한, 상기 라인 반전 방식은 일반적으로 저 해상도(VGA, SVGA)에 널리 사용되는 극성 반전 구동 방법으로, 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수평 라인 단위로 달라지도록 데이터 전압이 인가된다. 즉, 홀수 번째 게이트 라인에 정(+) 극성이 인가되고 짝수 번째 게이트 라인에는 부(-) 극성의 데이터 전압이 인가되었다면, 다음 프레임에서는 홀수 번째 게이트 라인에 부(-) 극성의 데이터 전압이 인가되고 짝수 번째 게이트 라인에는 정(+) 극성의 데이터 전압이 인가된다. 이와 같은 라인 반전 방식은 인접 라인간의 반대 극성의 데이터 전압이 인가되므로 라인간 휘도 편차가 공간 평균화법(spatial averaging)에 의해 프레임 반전 대비 플리커 현상이 작아지고, 수직 방향으로는 반대 극성의 전압이 분포하여 데이터간에 발생하는 커플링(coupling) 현상이 상쇄되어 프레임 반전 대비 수직 크로스토크(Vertical Crosstalk)가 작다. 그러나, 수평 방향으로는 동일 극성의 전압이 분포되어 수평 크로스토크(Horizontal Crosstalk)가 발생하고, 프레임 반전 대비 스위칭 반복 횟수가 증가하므로 소비 전류가 증가하는 단점이 있다.
상기 열 반전 방식은 공통 전극 전압에 대한 액정에 인가되는 데이터 전압의 극성이 수직 방향으로 동일하고 수평 방향으로는 반대 극성으로 인가하는 구동 방법이다. 이는, 프레임 반전 방식에 비하여 공간 평균화법에 의해 플리커 현상이 프레임 반전 방식에 비해 작고, 수평 크로스토크가 작다. 그러나, 공통 전극 전압 대비 수직 방향으로 인접 라인간 반대 극성의 데이터 전압을 인가해야 하므로 고전압용 소오스 드라이버(Source Drive IC)를 사용해야 한다.
마지막으로, 도트 반전 방식은 현재 가장 우수한 화질을 구현하는 극성 반전 구동 방법으로 고해상도(XGA, SXGA, UXGA)에 적용되며, 상하좌우 모든 방향에서 인접 화소간 데이터 전압의 극성이 반대이다. 따라서, 공간 평균화법에 의해 플리커 현상을 최소화시킬 수 있으나, 고 전압용 소오스 드라이버를 사용해야 하고 소비 전류가 크다는 단점을 갖고 있다.
이하, 도트 반전 구동 방식을 취하는 종래의 횡전계형 액정 표시 장치에 대해 설명한다.
도 2는 종래의 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 3은 도 2의 A~A' 라인 상의 구조 단면도이며, 도 4는 도 2의 B~B' 라인 상의 구조 단면도이다.
도 2와 같이, 종래의 횡전계형 액정 표시 장치는 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(40) 및 복수개의 데이터 라인(50)과, 상기 복수개의 게이트(40) 라인 각각에 소정 간격 이격하여 형성된 복수개의 스토리지 라인(60)과, 상기 복수개의 게이트 라인(40) 및 복수개의 데이터 라인(50)의 교차점에 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 복수개의 박막 트랜지스터(TFT) 각각의 드레인과 연결되어 '｜' 형태로 화소 영역에 형성되는 화소 전극(20)과, 상기 화소 영역 내에 상기 화소 전극(20)과 소정 간격 이격되어 ' ∩' 형태로 형성되는 공통 전극(30)을 포함하여 이루어진다.
이하, 도 3 내지 도 4를 참조하여 종래의 횡전계형 액정 표시 장치의 형성 방법에 대해 설명한다.
먼저, 기판(10) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 수평 방향으로, 게이트 전극이 돌출된 게이트 라인(40)과 상기 게이트 라인(40)과 동일한 방향으로 소정 간격 이격하여 스토리지 라인(60)을 형성한다.
이어, 상기 게이트 라인(40) 및 스토리지 라인(60)을 포함한 기판(10) 전면에 게이트 절연막(25)을 형성한다.
이어, 상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(25) 상에 반도체층(70)을 형성한다.
이어, 상기 게이트 절연막(25) 상의 소정 영역에 금속을 전면 증착하고 선택적으로 제거하여 상기 게이트 라인(40)과 수직한 방향으로 데이터 라인(50) 및 소오스/드레인 전극(50c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층(70), 소오스/드레인 전극(50c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.
이어, 상기 데이터 라인(50)을 포함한 기판(10) 전면에 보호막(35)을 형성한다.
이어, 상기 보호막(35) 상에 금속을 전면 증착한 후, 박막 트랜지스터(TFT)의 드레인 전극(50c)과 연결되는 화소 전극(20)과 상기 화소 전극(20)과 소정 간격 이격하여 상기 스토리지 라인(60)과 연결되는 공통 전극(30)을 형성한다.
이와 같이, 상기 공통 전극(30)은 하부에 형성된 스토리지 라인(60)과 콘택이 이루어져 전원을 공급받으며, 상기 화소 전극(20)은 박막 트랜지스터(TFT)의 온/오프 동작에 의해 데이터 전압을 인가받는다. 여기서, 상기 스토리지 라인(60)은 외부에서 하나로 연결되어, 동일한 공통 전압(Vcom) 신호를 인가하게 되며, 이 때의 공통 전압(Vcom) 신호는 DC 상태이다.
도 5는 도 2의 등가 회로도이며, 도 6은 도 2의 각 게이트 라인별 화소 전압을 나타낸 타이밍도이다.
도 5와 같이, 종래의 횡전계형 액정 표시 장치의 각 화소를 살펴보면, 박막 트랜지스터(TFT)의 드레인(50c)과 스토리지 라인(60) 사이에 스토리지 캐패시터(Cst)가 형성되고 또한 화소 전극(20)과 공통 전극(30)사이에 액정 캐패시터(Clc)가 병렬 상태로 형성되어 있음을 알 수 있다.
도 6과 같이, 공통 전압(Vcom) 신호는 화소나 게이트 라인(40) 또는 프레임(frame)이 변하여도 소정 레벨 상태를 계속하여 유지한다. 이 때, 상기 소정 레벨 상태는 데이터 라인에 인가되는 두 레벨의 전압의 중간 레벨로 한다. 도시하지는 않았지만, 데이터 라인에 인가되는 전압은 각 데이터 라인별로 상이하다. 따라서, 홀수 번째 라인에는 공통 전압에 대해 정(+) 극성 전압이, 짝수 번째 라인에는 부(-) 극성 전압이 인가된다.
데이터 라인에 인가하는 전압은 공통 전압을 기준으로 (+)/(-) 상태로 1 수평 주기로 교대로 반전하여 입력된다.
또한, 각 화소의 액정에 인가되는 화소 전압은 공통 전압(Vcom)을 기준으로 1 수직 주기로 반전된다.
게이트 드라이버(미도시)는 동일 라인에 해당하는 화소를 구동하기 위해 게이트 라인을 통하여 선택 펄스를 인가하고, 소스 드라이버(미도시)는 신호 라인을 통하여 턴온된 박막 트랜지스터에 영상 신호를 인가한다. 상기 턴온(turn on)된 박막 트랜지스터를 통하여 데이터 전압이 인가되면 박막 트랜지스터의 드레인과 스토리지 라인 사이에 연결된 액정 커패시터(Clc) 및 스토리지 캐패시터(Cst)는 박막 트랜지스터가 턴온되는 동안 충전되고, 상기 박막 트랜지스터가 턴오프(turn off)되면 이후에 박막 트랜지스터가 턴온될까지 충전 전하를 유지한다.
도 6을 살펴보면, 상기 화소 전압은 상기 박막 트랜지스터의 턴오프시 피드 쓰루우(Feed-through) 전압(ΔVp)의 감소가 발생하는데, 상기 피드 쓰루우 전압(ΔVp)은 박막 트랜지스터의 게이트 전극과 소오스 전극 사이에 형성되는 기생 캐패시터(Cgs) 등에 의해 발생하는 것이다.
도 7은 종래의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면이다.
도 7과 같이, 도트 반전 방식으로 구동되는 종래의 횡전계형 액정 표시 장치는 인접한 각 화소에서 서로 다른 극성(공통 전압에 대한 데이터 전압)을 갖고, 프레임이 바뀔 때마다, 각 화소가 갖는 극성이 반전된다.
이 경우, 각 화소에 충전되는 전하의 극성의 (+), (-), .... 등으로, 인접하는 화소에 충전되는 전하의 극성이 서로 다르게 되어, 빠른 속도로 고화질의 영상을 얻을 수 있다.
그러나, 상기와 같은 종래의 횡전계형 액정 표시 장치는 다음과 같은 문제점이 있다.
종래의 횡전계형 액정 표시 장치를 도트 반전 방식으로 구동시에는 공통 전압 신호를 DC로 일정한 값을 인가하고, 데이터 라인에 인가하는 데이터 전압은 상기 공통 전압 신호를 기준으로 극성이 (+), (-) 전압이 되도록 교대로 인가해준다.
액정에 인가되는 화소 전압은 상기 데이터 전압에 의존하여 극성을 가지므로, 액정에 높은 전압이 형성되기 위해서는 높은 출력 전압차를 갖는 소오스 드라이버를 사용하여야 한다.
현재 일반적으로 적용되는 횡전계형 액정 표시 장치의 소오스 드라이버는 15V 정도의 VDD전원을 사용한 출력 범위를 갖는다.
이 경우 실제 액정에 인가되는 화소 전압은 (-)6V 내지 (+)6V 정도이다.
그러나, 고 출력 범위의 소오스 드라이버일수록 코스트가 높아지므로, 저 출력 범위로 낮추어 저 소비 전력을 유도하여 코스트를 감소시키려는 노력이 행해지고 있다.
한편, 횡전계형 액정 표시 장치에서는 공통 전극과 화소 전극간에 형성되는 수평 전계(fringe field)에 의해 액정이 구동되므로, 액정의 원활한 구동을 위하여는 화소 전극과 공통 전극간의 간격을 좁게 하여 두 전극 사이에 유도되는 수평 전계를 큰 값으로 형성시켜야 한다.
상기 화소 전극과 공통 전극간의 간격을 좁게 하기 위하여는, 화소 전극 및 공통 전극의 패턴을 형성할 때, 단일 라인형의 화소 전극과 공통 전극이 형성되는 것이 아니라, 서로 소정 간격 이격하며 맞물려서 교차한 핑거(finger) 형태의 화소 전극과 공통 전극 패턴을 형성하게 되는데, 이럴 경우 화소 전극과 공통 전극 사이의 간격은 좁아지게 되나, 화소의 개구율이 낮아지는 문제점이 생기게 된다.
물론, 상기 화소 전극 또는 공통 전극의 패턴을 주로 투명한 재질의 ITO 등을 사용하기는 하나, 화소 영역 내에 여러 형상의 패턴이 형성됨으로써, 빛이 고르게 투과되지 못하는 문제가 있다.
이 경우 고개구율을 위하여 화소 전극 및 공통 전극간의 간격을 크게 하면, 두 전극 사이에 형성되는 수평 전계장이 작아지므로, 필요 휘도를 얻기 위해 고 출력 범위의 데이터 전압이 필요하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 화소 구조를 변경함으로써, 액정에 인가하는 화소 전압의 크기를 종래의 도트 반전 방식으로 유지하더라도 각 데이터 라인에 인가하는 데이터 전압의 출력 범위를 낮출 수 있는 횡전계형 액정 표시 장치를 제공하는 데, 그 목적이 있다.
도 1은 일반적인 횡전계형 액정 표시 장치를 나타낸 개략적인 단면도
도 2는 종래의 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 3은 도 2의 A~A' 라인 상의 구조 단면도
도 4는 도 2의 B~B' 라인 상의 구조 단면도
도 5는 도 2의 화소 구조의 간략한 등가회로도
도 6은 도 2의 각 게이트 라인별 화소 전압을 나타낸 타이밍도
도 7은 종래의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면
도 8은 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 9는 도 8의 C~C' 라인 상의 구조 단면도
도 10은 도 8의 D~D' 라인 상의 구조 단면도
도 11은 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 12는 도 11의 E~E' 라인 상의 구조 단면도
도 13은 도 11의 F~F' 라인 상의 구조 단면도
도 14는 본 발명의 제 3 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도
도 15는 본 발명의 횡전계형 액정 표시 장치의 간략한 등가회로도
도 16은 도 15의 각 게이트 라인별 화소 전압을 나타낸 타이밍도
도 17은 본 발명의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면
도 18은 본 발명의 횡전계형 액정 표시 장치의 게이트 드라이버 TCP 구조도 및 입력/출력 신호 변화를 나타낸 타이밍도
*도면의 주요 부분에 대한 부호 설명*
200 : 기판 210 : 게이트 라인
215 : 게이트 절연막 220 : 데이터 라인
220c : 드레인 전극 225 : 보호막
230 : 화소 전극 240 : 공통 전극
250 : 스토리지 라인 TFT : 박막 트랜지스터
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터와, 동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인과, 상기 각 박막 트랜지스터의 드레인과 연결되어 각 화소 영역에 형성되는 복수개의 화소 전극과, 상기 화소 전극과 소정 간격 이격되며 상기 각 화소 영역에 상기 스토리지 라인에 연결되어 형성되는 복수개의 공통 전극을 포함하여 이루어짐에 그 특징이 있다.
상기 스토리지 라인은 인접한 라인별로 하이 레벨과 로우 레벨의 제 1, 제 2 공통 전압이 인가됨이 바람직하다.
상기 스토리지 라인은, 프레임의 변경시 각 라인별로 전 프레임의 상태를 반전하는 제 1, 제 2 공통 전압이 인가됨이 바람직하다.
상기 게이트 라인이 형성되는 최상단과 최하단에는 소정 간격 이격되어 각각 더미라인이 더 구성됨이 바람직하다.
상기 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인이 오버랩되어 스토리지 캐패시터가 형성됨이 바람직하다.
상기 스토리지 라인은 화소 영역의 가장 자리에 형성되고 인접한 게이트 라인 또는 데이터 라인에 평행하게 형성됨이 바람직하다.
상기 스토리지 라인은 해당 박막 트랜지스터를 따라 게이트 라인과 평행한 패턴이 일측 데이터 라인과 교차하여 전후 화소 영역에서 연결되어 형성됨이 바람직하다.
상기 각 공통 전극은 상기 스토리지 라인의 일부에 오버랩되도록 형성됨이 바람직하다.
상기 공통 전극과 스토리지 라인의 오버랩은 화소 영역 내 일측 데이터 라인에 인접한 공통 전극 부위에서 이루어짐이 바람직하다.
상기 스토리지 라인은 상기 게이트 라인과 동일층에 형성됨이 바람직하며, 상기 스토리지 라인은 상기 게이트 라인과 동일 물질로 형성됨이 바람직하다.
상기 화소 전극은 상기 화소 영역의 중앙에 형성되고 상기 공통 전극은 상기 화소 영역과 일정 거리를 갖고 상기 화소 영역의 가장 자리에 형성됨이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 수직으로 교차한 복수개의 게이트 라인 및 데이터 라인과, 제 1 게이트 라인과 제 2 게이트 라인 사이에 형성된 스토리지 라인과, 상기 제 2 게이트 라인과 제 1 데이터 라인과 연결되어 형성된 제 1 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인 사이에 병렬로 형성되는 제 1 스토리지 캐패시터 및 제 1 액정 캐패시터와, 상기 제 1 게이트 라인과 제 2 데이터 라인의 교차부에 형성된 제 2 박막 트랜지스터와, 상기 제 2 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인 사이에 병렬로 형성되는 제 2 스토리지 캐패시터 및 제 2 액정 캐패시터를 포함하여 이루어짐에 그 특징이 있다.
상기 스토리지 라인은 홀수 번째 라인과 짝수 번째 라인에 각각 다른 레벨의 공통 전압 신호가 인가됨이 바람직하다.
각각 다른 레벨의 공통 전압 신호는 하이 레벨의 제 1 공통 전압과 로우 레벨의 제 2 공통 전압임이 바람직하다.
상기 스토리지 라인은 프레임의 변경시 각 라인별로 전 프레임의 상태를 반전하는 제 1, 제 2 공통 전압이 인가됨이 바람직하다.
상기 복수개의 게이트 라인과 평행하여 그 최상단과 최하단에는 소정 간격 이격되어 각각 더미라인이 더 구성됨이 바람직하다.
상기 게이트 라인은 1 수직 주기로 펄스 신호를 인가받음이 바람직하다.
상기 데이터 라인은 1 수평 주기로 레벨이 다른 전압이 인가됨이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 횡전계형 액정 표시 장치를 상세히 설명하면 다음과 같다.
도 8은 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 9는 도 8의 C~C' 라인 상의 구조 단면도이고, 도 10은 도 8의 D~D' 라인 상의 구조 단면도이다.
도 8과 같이, 본 발명의 횡전계형 액정 표시 장치는 각각 수평 방향 및 수직 방향으로 형성되어 화소 영역을 정의하는 복수개의 게이트 라인(210) 및 복수개의 데이터 라인(220)과, 인접한 화소에 대하여 게이트 라인(210)의 위아래로 교번하여 형성되는 복수개의 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)의 드레인 연결되어 화소 영역에 형성되는 화소 전극(230)과, 상기 화소 전극(230)과 소정 간격 이격하며 교차하여 화소 영역에 형성되는 공통 전극(240), 상기 복수개의 박막 트랜지스터(TFT)를 형성된 부위를 따라 동일 선상에 형성된 화소 영역들에 대해 지그재그 형태로 형성되는 스토리지 라인(250)을 포함하여 이루어진다.
여기서, 상기 박막 트랜지스터(TFT)의 드레인 전극(220c)과 상기 스토리지 라인(250)이 오버랩되어 스토리지 캐패시터가 형성되어 있다.
또한, 상기 스토리지 라인은 화소 영역의 가장 자리에 형성되고 인접한 게이트 라인 또는 데이터 라인에 평행하게 형성된다.
즉, 상기 각 스토리지 라인은 해당 화소 영역에서 형성된 박막 트랜지스터를 따라 게이트 라인과 평행한 방향으로 형성하고, 이와 연결되어 동일 화소 영역 내에서 우측 데이터 라인에 인접한 공통 전극과 오버랩하여 형성하고, 이와 연결하여 다음 화소 영역에 형성된 박막 트랜지스터를 따라 게이트 라인과 평행하는 패턴으로 형성함으로써, 상기 각 스토리지 라인이 일측 데이터 라인과 교차하여 전후 화소 영역에서 연결되어 형성되도록 한다.
이 때, 상기 각 공통 전극은 상기 스토리지 라인의 일부에 오버랩되도록 형성하며, 상기 공통 전극과 상기 스토리지 라인과의 오버랩되는 부위의 소정 영역에서 콘택을 형성하여 상기 스토리지 라인에 인가된 전압이 공통 전극으로 인가되도록 한다.
즉, 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치는 위아래로 교번하여 형성된 박막 트랜지스터와, 상기 박막 트랜지스터를 따라 동일 선상의 화소 영역에서 누운 'ㄹ'형의 패턴이 연속적으로 이어진 스토리지 라인이 형성됨을 특징으로 한 것이다.
이하, 도 9 내지 도 10을 참조하여 본 발명의 제 1 실시예에 따른 횡전계형 액정 표시 장치의 형성 방법을 자세히 살펴본다.
먼저, 기판(200) 상에 금속을 전면 증착하고 이를 선택적으로 제거하여 게이트 라인(도 8의 210)과 이와 동일 면상에 소정 간격 이격하여 스토리지 라인(250)을 형성한다. 이 때, 상기 게이트 라인(210)의 게이트 전극은 인접한 화소 영역에 대해 서로 위 아래로 방향을 달리하여 형성한다. 또한, 이 때 형성되는 스토리지 라인(250)은 상기 게이트 라인(210)과 소정 간격 이격하여 이후의 공정에서 형성되는 드레인 전극과 공통 전극이 형성되는 부분과 오버랩되도록 지그재그(Zig-Zag)식으로 형성한다.
이어, 상기 게이트 라인(210) 및 스토리지 라인(250)을 포함한 기판(200) 전면에 게이트 절연막(215)을 형성한다.
이어, 상기 게이트 전극 상부에 해당하도록 상기 게이트 절연막(215) 상에 반도체층(270)을 형성한다.
이어, 상기 게이트 절연막(215) 상의 소정 영역에 금속을 전면 증착하고 선택적으로 제거하여 상기 게이트 라인(210)과 수직한 방향으로 데이터 라인(220) 및 소오스/드레인 전극(220c)을 형성한다. 이 때, 상기 게이트 전극, 반도체층(270), 소오스/드레인 전극(220c)으로 이루어진 박막 트랜지스터(TFT)가 형성된다.
이어, 상기 데이터 라인(220)을 포함한 기판(200) 전면에 보호막(225)을 형성한다.
이어, 상기 보호막(225) 상에 금속을 전면 증착하고 선택적으로 제거하여 각 화소 영역에 박막 트랜지스터(TFT)의 드레인 전극(220c)과 연결되는 화소 전극(230)과 상기 화소 전극(230)과 소정 간격 이격하여 상기 스토리지 라인(250)과 연결되는 공통 전극(240)을 형성한다.
이 때, 상기 박막 트랜지스터(TFT)의 드레인 전극(220c)과 스토리지 라인(250) 사이에는 둘 사이에 게이트 절연막이 개재되어 스토리지 캐패시터(Cst)(미도시)를 형성한다.
그리고, 상기 공통 전극(240) 및 상기 스토리지 라인(250)은 오버랩된 부분의 소정 영역에서 콘택을 갖도록 형성한다.
도 11은 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이며, 도 12는 도 11의 E~E' 라인 상의 구조 단면도이고, 도 13은 도 11의 F~F' 라인 상의 구조 단면도이다.
도 11과 같이, 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치는 화소 영역 내에서 스토리지 라인이 좌측 데이터 라인에 인접한 공통 전극과 오버랩하며, 이와 연결되어 해당 화소 영역의 박막 트랜지스터를 형성된 점을 제외하고는 제 1 실시예와 동일하며, 따라서, 동일 번호를 부여하였다.
제 2 실시예의 횡전계형 액정 표시 장치는 도 12와 같이, 공통 전극과 스토리지 라인의 오버랩 부위가 해당 화소 영역 좌측 데이터 라인에 인접한 부위에서 형성되며, 도 13과 같이, 해당 화소 영역의 박막 트랜지스터를 따라 형성된 스토리지 라인이 다음 화소 영역까지 연결되어 형성된다.
즉, 본 발명의 제 2 실시예에 따른 횡전계형 액정 표시 장치는 위아래로 교번하여 형성된 박막 트랜지스터와, 상기 박막 트랜지스터를 따라 동일 선상의 화소 영역에서 누운 'ㄹ'형의 반전 패턴이 연속적으로 이어진 스토리지 라인이 형성됨을특징으로 한 것이다.
상기에서 기술한 실시예들은 화소 영역 내에 형성되는 공통 전극과 화소 전극 사이에 2 윈도우가 형성되고 있음을 보여주고 있다.
그러나, 스토리지 라인이 일측 데이터 라인과 인접한 공통 전극과 오버랩되어 형성되며, 이와 연결되어 해당 화소 영역의 박막 트랜지스터를 따라 형성되며, 이와 계속 연결되어 동일 화소 영역의 타측 데이터 라인과 교차하여 다음 화소 영역으로 연결되어 형성되도록 한다는 점에서 본 발명의 사상은 다음의 실시예로 4 윈도우, 6 윈도우 또는 그 이상의 구조에까지 확장될 수 있다.
도 14는 본 발명의 제 3 실시예에 따른 횡전계형 액정 표시 장치의 화소 구조를 나타낸 레이아웃도이다.
본 발명의 제 3 실시예에 따른 횡전계형 액정 표시 장치는 공통 전극과 화소 전극과의 패턴 사이에 4개의 윈도우가 형성되는 것을 제외하고는 제 1 실시예와 동일하며, 따라서, 동일 번호를 부여하였다.
도 14와 같이, 제 3 실시예의 횡전계형 액정 표시장치에 있어서는 화소 전극이 드레인 전극(220c)과 연결되어 ' ∩'형태로 형성되며, 상기 화소 전극(240)과 교차하여 소정 간격 이격되어 공통 전극(230)이 형성된다. 그리고, 스토리지 라인은 해당 화소 영역의 박막 트랜지스터가 형성된 부위를 따라 게이트 라인과 평행한 방향으로 형성되며, 일측 데이터 라인과 인접한 공통 전극과 오버랩하며, 계속 이와 연결되어 다음 화소 영역의 박막 트랜지스터가 형성된 부위를 따라 게이트 라인과 평행한 방향으로 형성된다.
이와 같이, 제 3 실시예의 경우는 누운 'ㄹ'형 패턴이 동일 선상의 화소 영역에서 연속하여 형성된 형태로 형성된다.
이어, 상기와 같은 구성의 횡전계형 액정 표시 장치의 신호인가를 도 15 및 도 16을 통해 살펴보면 다음과 같다.
도 15는 본 발명의 횡전계형 액정 표시 장치의 간략한 등가회로도이며, 도 16은 도 15의 각 게이트 라인별 화소 전압을 나타낸 타이밍도이다.
도 15와 같이, 도 8, 도 11 또는 도 14의 화소 구조를 등가 회로로 나타내면, 각 스토리지 라인이 인접한 게이트 라인 사이에 위치한 것으로 도시할 수 있다.
즉, 본 발명의 횡전계형 액정 표시 장치의 화소 구조는 수직으로 교차한 복수개의 게이트 라인 및 복수개의 데이터 라인으로 이루어진다. 그리고, 제 n(n≥1) 게이트 라인과 제 n+1 게이트 라인 사이에 형성된 제 n 스토리지 라인과, 상기 제 n+1 게이트 라인과 제 m 데이터 라인과 연결되어 형성된 제 1 박막 트랜지스터와, 상기 제 1 박막 트랜지스터의 드레인 전극과 상기 제 n 스토리지 라인 사이에 병렬로 형성되는 제 1 스토리지 캐패시터 및 제 1 액정 캐패시터와, 상기 제 n 게이트 라인과 제 m+1 데이터 라인의 교차부에 형성된 제 2 박막 트랜지스터와, 상기 제 2 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인 사이에 병렬로 형성되는 제 2 스토리지 캐패시터 및 제 2 액정 캐패시터를 포함하여 이루어진다.
이 때, 스토리지 라인은 홀수 번째 스토리지 라인은 홀수 번째 스토리지 라인끼리 제 1 공통 전압(또는 제 2 공통 전압)이 인가되며, 짝수 번째 스토리지 라인은 짝수 번째 스토리지 라인끼리 제 2 공통 전압(또는 제 1 공통 전압)이 인가된다. 이 경우 같은 스토리지 라인에 연결되어 있는 화소에는 동일한 극성이 화소 전압이 인가된다.
본 발명의 횡전계형 액정 표시 장치는 각각 상이한 레벨의 공통 전압을 인가하는 게이트 드라이버와 일반적인 소오스 드라이버로부터 도트 반전 방식으로 액정 패널측에 신호가 인가되어 빠른 신호 응답 특성을 유지하며, 또한, 스토리지 라인에 대하여는 라인 반전 방식으로 구동되어 인접한 화소의 전계의 왜곡 영향을 적게 받게 되어 특히, 블랙 휘도 등 전기 광학 특성이 좋다.
스토리지 라인(Storage n)은 홀수 번째 라인들은 홀수 번째 라인들끼리, 짝수 번째 라인들은 짝수 번째 라인들끼리 각각의 스토리지 라인에 상응하는 게이트 라인에 인가된 주사 신호에 동기되어, 제 1 공통 전압(Vcom(-)), 제 2 공통 전압(Vcom(+))으로 동일한 레벨의 공통 전압이 인가된다. 그리고, 인가된 제 1 공통 전압(Vcom(-)), 제 2 공통 전압(Vcom(+))은 프레임 변환시 제 2 공통 전압(Vcom(+)), 제 1 공통 전압(Vcom(-))으로 레벨 변환한다.
스토리지 라인(Storage n)에 인가되는 신호는 소오스 드라이버(미도시)에서 인가되는 데이터 전압에 의해 제 1, 제 2 공통 전압 신호(Vcom(-), Vcom(+))로 교차반전하여 입력되며, 인접하는 화소 영역에서 각 스토리지 라인(Storage n)에 대해 교번하여 하부 쪽, 상부 쪽 화소 영역에 병렬로 구성된 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst)가 배치되어 있기 때문에, 액정에 인가되는 화소 전압 역시 동일한 스토리지 라인(Storage n)의 인접하는 화소 영역에서 상하 교차로 동일한값이 인가된다.
따라서, 본 발명의 횡전계형 액정 표시 장치는 각 스토리지 라인별로는 라인 반전 방식으로 공통 전압 신호(Vcom(-)/Vcom(+))가 인가되나, 각 화소별로는 화소 전압 값이 극성을 달리하는 도트 반전 방식으로 구동된다.
도 15와 같이, 도 8, 도 11 또는 도 14에서 지그재그 형태로 나타낸 스토리지 라인(Storage n)을 각 게이트 라인(Gn)과 평행하도록 등가 회로를 나타낸다면, 게이트 라인(Gn)에 대하여 박막 트랜지스터(TFT)가 상하로 교번하여 배치되며, 각 박막 트랜지스터(TFT)의 드레인 전극과 스토리지 라인(Storage n) 사이에 액정 캐패시터(Clc)와 스토리지 캐패시터(Cst)가 병렬로 형성됨을 알 수 있다.
이 때, 도 15와 같이, 임의의 화소에 (+)극성의 데이터 전압이 인가될 때, 해당 스토리지 라인에는 제 1 공통 전압(Vcom(-))이 인가되고, 상기 스토리지 라인과 연결된 공통 전극에는 제 1 공통 전압(Vcom(-))이 유도된다.
그리고, 임의의 화소에 (-)극성의 데이터 전압이 인가될 때, 해당 스토리지 라인에는 제 2 공통 전압(Vcom(+))이 인가되고, 상기 스토리지 라인과 연결된 공통 전극에는 제 2 공통 전압(Vcom(-))이 유도된다.
즉, (+)극성의 데이터 전압이 인가되는 셀의 (n-1)(n>1, n은 양의 정수)번째 스토리지 라인(Storage n-1)에는 로우 레벨의 제 1 공통 전압(Vcom(-))이 인가되며, (-)극성의 데이터 신호가 인가되는 셀의 n번째 스토리지 라인(Storage n)에는 하이 레벨의 제 2 공통 전압(Vcom(+))이 인가된다.
따라서, 화소 전극과 공통 전극간의 전압차가 증가하게 된다.
도 17은 본 발명의 횡전계형 액정 표시 장치의 각 화소별 공통 전압 대비 극성 변화를 오드 프레임(Odd Frame)/이븐 프레임(Even Frame)별로 나타낸 도면이다.
도 17과 같이, 도트 반전 방식으로 구동되는 종래의 횡전계형 액정 표시 장치는 인접한 각 화소에서 서로 다른 극성(공통 전압에 대한 데이터 전압)을 갖고, 프레임이 바뀔 때마다, 각 화소가 갖는 극성이 반전된다.
이 경우, 각 화소에 충전되는 전하의 극성의 (+), (-), .... 등으로, 인접하는 화소에 충전되는 전하의 극성이 서로 다르게 되어, 빠른 속도로 고화질의 영상을 얻을 수 있다.
도 18은 본 발명의 횡전계형 액정 표시 장치의 게이트 드라이버 TCP 구조도 및 입력/출력 신호 변화를 나타낸 타이밍도이다.
도 18과 같이, 게이트 드라이버에서는 GSC(Gate Shift Clock), GSP(Gate Start Pulse) 신호를 마이컴(미도시)으로부터 입력받아 각 게이트 라인에 인가되는 주사 신호(Gout n)를 출력한다. 이 때, 상기 게이트 드라이버의 출력 핀에는 게이트 라인과 스토리지 라인용 출력 핀이 배치되어 있다.
즉, 게이트 드라이버는 마이컴으로부터 GSP 신호를 입력받은 후, GSC의 신호에 동기하여 주사 신호(Gout n)를 출력한 후, 상기 GSP 신호의 쉬프팅에 의해 하이 레벨(VGH)의 주사 신호(Gout n)를 순차적으로 출력한다.
이 때, GOE(Gate Output Enable) 신호에 의해 쉬프트 레지스터 값이 로우로 설정되어지면 주사 신호(Gout n)를 로우 레벨(VGL) 전압으로 출력하게 된다.
인접한 스토리지 라인용 출력 핀에서 출력되는 스토리지 라인 신호(Sout)는서로 상이한 레벨의 제 1, 제 2 공통 전압(하이 레벨, 로우 레벨)을 출력하고 있다. 해당 주사 신호(Gout)의 출력과 동시에 해당 스토리지 라인 신호(Sout)의 레벨이 바뀌어 출력된다.
도시되어 있지는 않지만, 본 발명의 횡전계형 액정 표시 장치에서 요구하는 소오스 드라이버는 데이터 라인에 인가하는 데이터 전압의 출력 범위가 종래의 횡전계형 액정 표시 장치에 비해 낮게 구성할 수 있다.
즉, 액정에 인가하는 화소 전압은 데이터 전압과 공통 전압과의 차이 값이 인가되는데, 상기 공통 전압 값을 두 가지 레벨로 설정함으로써 가능하여진다.
상세히 설명하면, 본 발명에서는 하이 레벨의 데이터 전압과 로우 레벨의 공통 전압(제 1 공통 전압)의 차이 또는 로우 레벨의 데이터 전압과 하이 레벨의 공통 전압(제 2 공통 전압) 값을 화소 전압으로 하는데, 종래에 일정 레벨의 공통 전압과 제 1 또는 제 2 공통 전압의 차이만큼의 마진이 생긴 것이다.
따라서, 상기 소오스 드라이버는 저소비전력 소모를 구현할 수 있다. 이로써, 임의의 (+) 필드용 화소 전압이, 임의의 (-)필드용 화소 전압보다 낮을 수 있고, (-)필드용 화소 전압이 (+)필드용 화소 전압보다 높을 수 있는 소오스 드라이버의 출력을 갖게 된다.
본 발명의 횡전계형 액정 표시 장치는 종래의 구동부(소오스 구동부, 게이트 구동부)를 그대로 사용하면서도 화면 구성은 수평 라인 반전 방식의 시각 형태로 표현되어진다. 따라서, 실제의 화소 전압은 (+)field 전압과 (-)field 전압이 동시에 출력되어 고화질의 화면을 구현할 수 있다.
지그재그 위치에 대한 데이터를 출력하기 위한 라인 메모리를 사용하여 데이터 출력을 실시한다. 또한, 수평 방향의 최상단과 최하단에 무신호 용도의 보상 데이터를 형성한다. 즉, 더미 라인을 더 구성하여 상기 보상 데이터를 저장하도록 한다.
상기와 같은 본 발명의 횡전계형 액정 표시 장치는 다음과 같은 효과가 있다.
첫째, 임의의 화소에 (+)극성의 데이터 전압이 인가될 때, 해당 스토리지 라인 및 공통 전극에는 제 1 공통 전압(Vcom(-))이 인가되고, 그리고, 임의의 화소에 (-)극성의 데이터 전압이 인가될 때, 해당 스토리지 라인 및 공통 전극에는 제 2 공통 전압(Vcom(+))이 인가된다. 즉, (+)극성의 데이터 전압이 인가되는 셀의 해당 스토리지 라인(Storage n)에는 로우 레벨의 제 1 공통 전압(Vcom(-))이 인가되며, (-)극성의 데이터 신호가 인가되는 셀의 해당 스토리지 라인(Storage n)에는 하이 레벨의 제 2 공통 전압(Vcom(+))이 인가된다. 따라서, 화소 전극과 공통 전극간의 전압차가 증가하게 되어, 소오스 드라이버의 출력 전압의 변화 범위를 상대적으로 줄여 소비 전력을 줄여줄 수 있다.
둘째, 종래와 비교하여 동일한 소오스 드라이버의 출력 전압에 비해 화소 전압 값을 크게 할 수 있어, 화소 전극과 공통 전극의 간격을 크게 하는 고개구율의 구조가 가능하며, 휘도를 향상할 수 있다.
셋째, 소오스 드라이버의 출력 전압은 일반적인 도트 반전 방식과 동일하게(+)/(-) 반대 극성이 동시 출력되는 반면에, 실제 게이트 라인 방향으로는 동일한 극성의 화소 전압이 배치되므로, 인접한 화소의 전계의 왜곡 영향을 적게 받게 되어 특히, 블랙 휘도 등 전기 광학 특성이 좋다.
넷째, 일반적인 도트 인버젼 구동 방식의 소오스 드라이버/게이트 드라이버를 그대로 사용하므로, 여타의 반전 방식에 비해 수직, 수평 크로스토크가 작은 고화질을 구현할 수 있다.

Claims (19)

  1. 수직으로 교차되어 화소 영역을 정의하는 복수개의 게이트 라인 및 데이터 라인;
    상기 각 게이트 라인의 상하 화소 영역에 교번하여 형성되는 복수개의 박막 트랜지스터;
    동일 선상의 화소 영역에 형성된 각 박막 트랜지스터를 따라 각각 지그재그 형태로 형성되는 복수개의 스토리지 라인;
    상기 각 박막 트랜지스터의 드레인과 연결되어 각 화소 영역에 형성되는 복수개의 화소 전극;
    상기 화소 전극과 소정 간격 이격되며 상기 각 화소 영역에 상기 스토리지 라인에 연결되어 형성되는 복수개의 공통 전극을 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 각 스토리지 라인은 인접한 라인별로 하이 레벨과 로우 레벨의 제 1, 제 2 공통 전압이 교번하여 인가됨을 특징으로 하는 횡전계형 액정 표시 장치.
  3. 제 2 항에 있어서,
    상기 각 스토리지 라인은, 프레임의 변경시 각 라인별로 전 프레임의 상태를반전하는 제 1, 제 2 공통 전압이 인가됨을 특징으로 하는 횡전계형 액정 표시 장치.
  4. 제 1 항에 있어서,
    상기 게이트 라인이 형성되는 최상단과 최하단에는 소정 간격 이격되어 각각 더미라인이 더 구성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  5. 제 1 항에 있어서,
    상기 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인이 오버랩되어 스토리지 캐패시터가 형성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  6. 제 1항에 있어서,
    상기 스토리지 라인은 화소 영역의 가장 자리에 형성되고 인접한 게이트 라인 또는 데이터 라인에 평행하게 형성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  7. 제 6 항에 있어서,
    상기 스토리지 라인은 해당 박막 트랜지스터를 따라 게이트 라인과 평행한 패턴이 일측 데이터 라인과 교차하여 전후 화소 영역에서 연결되어 형성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  8. 제 1 항에 있어서,
    상기 각 공통 전극은 상기 스토리지 라인의 일부에 오버랩되도록 형성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  9. 제 8 항에 있어서,
    상기 공통 전극과 스토리지 라인의 오버랩은 화소 영역 내 일측 데이터 라인에 인접한 공통 전극 부위에서 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
  10. 제 1 항에 있어서,
    상기 스토리지 라인은 상기 게이트 라인과 동일층에 형성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  11. 제 10항에 있어서,
    상기 스토리지 라인은 상기 게이트 라인과 동일 물질로 형성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  12. 제 1 항에 있어서,
    상기 화소 전극은 상기 화소 영역의 중앙에 형성되고 상기 공통 전극은 상기화소 영역과 일정 거리를 갖고 상기 화소 영역의 가장 자리에 형성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  13. 수직으로 교차한 복수개의 게이트 라인 및 데이터 라인;
    제 1 게이트 라인과 제 2 게이트 라인 사이에 형성된 스토리지 라인;
    상기 제 2 게이트 라인과 제 1 데이터 라인과 연결되어 형성된 제 1 박막 트랜지스터;
    상기 제 1 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인 사이에 병렬로 형성되는 제 1 스토리지 캐패시터 및 제 1 액정 캐패시터;
    상기 제 1 게이트 라인과 제 2 데이터 라인의 교차부에 형성된 제 2 박막 트랜지스터;
    상기 제 2 박막 트랜지스터의 드레인 전극과 상기 스토리지 라인 사이에 병렬로 형성되는 제 2 스토리지 캐패시터 및 제 2 액정 캐패시터를 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
  14. 제 13 항에 있어서,
    상기 스토리지 라인은 홀수 번째 라인과 짝수 번째 라인에 각각 다른 레벨의 공통 전압 신호가 인가됨을 특징으로 하는 횡전계형 액정 표시 장치.
  15. 제 14 항에 있어서,
    각각 다른 레벨의 공통 전압 신호는 하이 레벨의 제 1 공통 전압과 로우 레벨의 제 2 공통 전압임을 특징으로 하는 횡전계형 액정 표시 장치.
  16. 제 13 항에 있어서,
    상기 스토리지 라인은 프레임의 변경시 각 라인별로 전 프레임의 상태를 반전하는 제 1, 제 2 공통 전압이 인가됨을 특징으로 하는 횡전계형 액정 표시 장치.
  17. 제 13 항에 있어서,
    상기 복수개의 게이트 라인과 평행하여 그 최상단과 최하단에는 소정 간격 이격되어 각각 더미라인이 더 구성됨을 특징으로 하는 횡전계형 액정 표시 장치.
  18. 제 13 항에 있어서,
    상기 게이트 라인은 1 수직 주기로 펄스 신호를 인가받음을 특징으로 하는 횡전계형 액정 표시 장치.
  19. 제 13 항에 있어서,
    상기 데이터 라인은 1 수평 주기로 레벨이 다른 전압이 인가됨을 특징으로 하는 횡전계형 액정 표시 장치.
KR1020020067138A 2002-10-31 2002-10-31 횡전계형 액정 표시 장치 KR100710161B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020067138A KR100710161B1 (ko) 2002-10-31 2002-10-31 횡전계형 액정 표시 장치
US10/695,396 US7602465B2 (en) 2002-10-31 2003-10-29 In-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067138A KR100710161B1 (ko) 2002-10-31 2002-10-31 횡전계형 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20040038251A true KR20040038251A (ko) 2004-05-08
KR100710161B1 KR100710161B1 (ko) 2007-04-20

Family

ID=37336484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067138A KR100710161B1 (ko) 2002-10-31 2002-10-31 횡전계형 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100710161B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130026073A (ko) * 2011-09-05 2013-03-13 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US8564754B2 (en) 2010-07-06 2013-10-22 Samsung Display Co., Ltd. Liquid crystal display
CN113632160A (zh) * 2019-07-01 2021-11-09 复合光子美国公司 用于显示器的低功率共同电极电压生成的系统和方法
CN115308956A (zh) * 2021-05-06 2022-11-08 乐金显示有限公司 包括凸块的显示装置
KR20230015825A (ko) * 2021-07-22 2023-01-31 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 이의 제조 방법 및 디스플레이 패널
US12032258B2 (en) 2021-07-22 2024-07-09 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04165331A (ja) * 1990-10-30 1992-06-11 Toshiba Corp カラー液晶表示装置
JP3064702B2 (ja) * 1992-11-02 2000-07-12 松下電器産業株式会社 アクティブマトリクス型液晶表示装置
JP3031295B2 (ja) * 1997-06-10 2000-04-10 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3291249B2 (ja) * 1998-07-16 2002-06-10 アルプス電気株式会社 アクティブマトリクス型液晶表示装置およびそれに用いる基板
JP3583755B2 (ja) * 2001-12-17 2004-11-04 株式会社日立製作所 アクティブマトリックス型液晶表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564754B2 (en) 2010-07-06 2013-10-22 Samsung Display Co., Ltd. Liquid crystal display
US8773605B2 (en) 2010-07-06 2014-07-08 Samsung Display Co., Ltd. Liquid crystal display
USRE47455E1 (en) 2010-07-06 2019-06-25 Samsung Display Co., Ltd. Liquid crystal display
USRE49271E1 (en) 2010-07-06 2022-11-01 Samsung Display Co., Ltd. Liquid crystal display
KR20130026073A (ko) * 2011-09-05 2013-03-13 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN113632160A (zh) * 2019-07-01 2021-11-09 复合光子美国公司 用于显示器的低功率共同电极电压生成的系统和方法
CN113632160B (zh) * 2019-07-01 2023-06-20 斯纳普公司 用于显示器的低功率共同电极电压生成的系统和方法
CN115308956A (zh) * 2021-05-06 2022-11-08 乐金显示有限公司 包括凸块的显示装置
CN115308956B (zh) * 2021-05-06 2024-02-13 乐金显示有限公司 包括凸块的显示装置
KR20230015825A (ko) * 2021-07-22 2023-01-31 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판, 이의 제조 방법 및 디스플레이 패널
US12032258B2 (en) 2021-07-22 2024-07-09 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel

Also Published As

Publication number Publication date
KR100710161B1 (ko) 2007-04-20

Similar Documents

Publication Publication Date Title
KR100741894B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
KR100788392B1 (ko) 횡전계 방식 액정 표시 장치의 구동방법
US7602465B2 (en) In-plane switching mode liquid crystal display device
US8248336B2 (en) Liquid crystal display device and operating method thereof
US7319448B2 (en) Liquid crystal display device and method for driving the same
KR101074402B1 (ko) 액정표시장치 및 그의 구동방법
TWI393094B (zh) 液晶顯示裝置及其驅動方法
US7916108B2 (en) Liquid crystal display panel with color washout improvement and applications of same
US8866713B2 (en) Liquid crystal display device
US8629950B2 (en) Array substrate and display device having the same
WO2016176894A1 (zh) Tft阵列基板
US8643578B2 (en) Method of driving a display panel and display apparatus having the display panel
KR100672643B1 (ko) 횡전계 방식 액정 표시 장치의 공통 전압 구동회로
US20080143901A1 (en) Liquid crystal display device and method of driving the same
WO2019192082A1 (zh) 一种液晶显示器
KR101074381B1 (ko) 횡전계방식 액정표시장치
KR20040036260A (ko) 액정표시장치
KR100710161B1 (ko) 횡전계형 액정 표시 장치
KR101394928B1 (ko) 액정표시장치
KR100640995B1 (ko) 횡전계형 액정 표시 장치
KR100640996B1 (ko) 횡전계형 액정 표시 장치
WO2019192081A1 (zh) 一种垂直取向型液晶显示器
KR101308457B1 (ko) 액정표시장치
KR100898787B1 (ko) 액정표시장치 및 그 구동방법
KR19990074538A (ko) 액정 표시 장치 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13