CN113632160A - 用于显示器的低功率共同电极电压生成的系统和方法 - Google Patents

Abstract

用于为具有带有低到中等击穿电压的晶体管的显示器(例如，LCos显示器)实现低功率共同电极电压的系统、电路和方法可以包括第一低电压放大器和第二低电压放大器，其中，第一放大器生成像素电压，而第二放大器生成预定电压。该电路可以包括耦接至第一放大器和第二放大器以生成共同电极电压的共同电极电路。具体地，该电路包括耦接至共同电极电路的控制电路，其中，在第一阶段期间，控制电路基于预定电压的负值选择性地控制共同电极电路以生成低共同电极电压。此外，在第二阶段期间，控制电路基于预定电压与像素电压之和选择性地控制共同电极电路以生成高共同电极电压。

Description

用于显示器的低功率共同电极电压生成的系统和方法

背景技术

本申请要求于2019年7月1日提交的美国临时申请序列号62/869,432的优先权。

通常，LCoS显示器利用位于硅背板顶部上的液晶层。大多数LCoS显示器包括CMOS芯片，其控制与每个像素(V_PIX)相关联的电压。这些显示器需要针对每个单元的共同电极的特定电压。用于所有像素的共同电压通常由盖玻片上的由氧化铟锡制成的透明导电层提供。

用于生成共同电极电压(V_COM)的已知的电压生成电路采用具有高击穿电压的晶体管。因此，管芯面积(die area)增加，并从而增加了电路成本。许多用于生成共同电极电压的电压生成电路采用的晶体管作为线性放大器工作，其需要较大的电源电压，这增加了功耗。例如，一些电压生成电路需要大约9V至10V的高电压。当前的电路设计人员使用在高电流(约2-3mA)下运行的大功耗线性放大器来实现这些电路，其中，功率要求范围为20mW至30mW。此外，由于常规的电路具有较高的击穿电压，因此与其他电路或功能集成的机会较少。特别地，用于生成共同电极电压的大多数已知实施方式采用不适合高集成度的晶体管。

发明内容

提供了用于实现具有带有低到中等击穿电压的晶体管的空间光调制器和/或显示器(例如，LCoS显示器)的低功率共同电极电压输出的系统、电路和方法的实施例。应当理解，这些实施例可以通过多种方式实现，例如一种过程、一种装置、一种系统、一种设备或一种方法。

在一些实施例中，提供了一种具有用于生成共同电极电压的电路的显示系统。该系统可以包括第一低电压放大器，其被配置为生成预定电压，该预定电压用于设置与接地/和或与LCoS显示器相关联的V_PIX ^-和像素电压(V_PIX ⁺)相比的共同电极电压(V_COM)。该系统还包括被配置为生成像素电压V_PIX ⁺的第二低电压放大器。此外，共同电极电路可以耦接至第一低电压放大器和第二低电压放大器，以基于预定电压和像素电压生成共同电极电压。在一个实施例中，一个或两个放大器被认为是电路的一部分。特别地，控制电路可以耦接至共同电极电路，其中，在第一阶段期间，控制电路选择性地控制共同电极电路以基于预定电压的负值生成低共同电极电压。此外，在第二阶段期间，控制电路可以选择性地控制共同电极电路以基于预定电压和像素电压的总和而生成高共同电极电压。在一个实施例中，第二阶段可以在第一阶段之前发生。

在一些实施例中，提供了一种用于为具有带有较低击穿电压的晶体管的LCoS显示器建立共同电极驱动电压的方法。该方法可以包括生成预定电压，该预定电压用于设置与接地和与LCoS显示器相关联的像素电压V_PIX相比的共同电极电压。该方法还可以包括在第一阶段期间和第二阶段期间分别间歇地将第一电容器和第二电容器充电至预定电压。在第一阶段期间，该方法还可以包括将第二电容器耦接在共同电极节点和接地之间，以产生比接地小预定电压的低共同电极电压。在第二阶段期间，该方法还可以包括将第一电容器耦接在像素电压节点和共同电极节点之间，以产生比像素电压高预定电压的高共同电极电压。

在一个实施例中，用于显示图像的显示系统包括：显示面板，其具有多个像素，多个像素中的每个像素具有像素电极电压(V_PEV)和共同电极电压(V_COM)；以及耦接至显示面板的数字驱动设备，其包括：位平面存储器，用于将V_PEV提供给多个像素中的每个像素；共同电极电路，其耦接至显示面板，用于提供V_COM；以及至少一个第一放大器，其耦接至显示面板，配置为生成最大像素电压(V_PIX ⁺)及最小像素电压(V_PIX ^-)，其中，根据由多个像素中的至少一个像素从位平面存储器接收的电压，V_PEV从V_PIX ⁺切换至V_PIX ^-，其中，共同电极电路还包括配置为生成预定电压V_{DAC_COM}的至少一个第二放大器，并且其中，V_COM的值在I)V_PIX ^-减V_{DAC_COM}；和ii)V_PIX ⁺加V_{DAC_COM}之间切换。

在一个实施例中，V_pIX+的值在1.2V至4V的范围内，并且V_PIX ^-的值在0V至-2.8V的范围内。在一个实施例中，如权利要求1的显示系统，其中V_{DAC_COM}的值在大约0V至2V范围内。在一个实施例中，如权利要求1的显示系统，其中共同电极电压V_COM维持整个显示面板的DC电压平衡。在一个实施例中，显示面板是液晶显示面板。

在一个实施例中，显示系统还包括耦接至共同电极电路的控制电路，用于向共同电极电路提供时钟输出CS。在一个实施例中，共同电极电路还包括接收时钟输出CS的多个开关。在一个实施例中，多个开关中的至少一个开关包括多个MOSFET晶体管。在一个实施例中，共同电极电路位于与显示面板分开的集成电路芯片上。在一个实施例中，共同电极电路被集成到与显示面板相同的集成电路芯片中。

在一个实施例中，V_PIX ^-为零，并且V_COM的值在小于V_PIX ^-(例如，0V)和大于V_PIX ⁺之间变化。相对于已知系统，该实施例具有以更低的成本、更低的功率、更小的大小和更高的集成度实现该V_COM电压摆动的优点。在一个实施例中，提供了一种为具有多个像素的显示面板生成共同电极驱动电压V_COM的方法，其中，多个像素具有像素电压V_PiX。在一个实施例中，该方法包括下列步骤：将具有至少一个第一电容器和至少一个第二电容器的共同电极电路耦接至显示面板；在第一阶段期间，选择性地用控制电路控制共同电极电路以基于预定电压V_{DAC_COM}的负值生成V_COM的低值；以及在第二阶段期间，选择性地使用控制电路控制共同电极电路以生成V_COM的高值；将至少一个第一放大器耦接至显示面板，配置为生成最大像素电压(V_PIX ⁺)及最小像素电压(V_PIX ^-)；其中，V_COM的值在a)V_PIX ^-减V_{DAC_COM}；与ii)V_PIX ⁺加V_{DAC_COM}之间切换。在一个实施例中，该方法还包括将共同电极电路内的至少一个第一电容器和至少一个第二电容器充电至预定电压V_{DAC_COM}的步骤。

在一个实施例中，该方法还包括将至少一个第二放大器耦接至共同电极电路，配置为生成预定电压V_{DAC_COM}。在一个实施例中，V_PIX+的值在1.2V至4V的范围内，并且V_PIX-的值在0V至-2.8V的范围内。在一个实施例中，V_{DAC_COM}的值在0V至2V的范围内。在一个实施例中，V_COM的值维持整个显示面板的DC电压平衡(例如，0V)。在一个实施例中，显示系统是LCoS显示系统。

实施例的其他方面和优点将从以下结合附图进行的详细描述中变得显而易见，附图以示例的方式示出了所描述的实施例的原理。

附图说明

通过参照以下结合附图的描述，可以最好地理解所描述的实施例及其优点。这些附图决不限制本领域技术人员在不脱离实施例的精神和范围的情况下可以对所描述的实施例进行的形式和细节上的任何改变。

图1是根据本发明实施例的显示系统的框图。

图2A是根据本发明实施例的包括用于生成共同电极电压的电路的显示系统的电路图。

图2B是根据本发明实施例的可以在图2A的显示系统内使用的共同电极电路的电路图。

图2C是示出根据本发明实施例的图2B中描绘的共同电极电路的操作示例的时序图。

图2D是示出根据本发明实施例的像素电压V_PIX和共同电极电压V_COM之间的电压比较的电压和数据图。

图3是根据本发明实施例的包括用于生成共同电极电压的电路的显示系统的另一实施例的电路图。

图4是根据本发明实施例的用于生成共同电极电压V_COM的方法的流程图。

具体实施方式

以下实施例描述了用于共同电极电压生成的显示系统(例如，LCoS显示系统)、相关联的电路和方法。本领域技术人员可以理解，可以在没有一些或全部这些具体细节的情况下实践实施例。在其他情况下，没有详细描述众所周知的过程操作，以免不必要地混淆实施例。

在一些实施例中，显示系统是LCoS显示系统并且可以包括用于共同电极电压V_COM生成的电路，该电路具有被配置为生成预定电压的第一低电压放大器，其被实施以将共同电极电压V_COM设置为相对于接地和与LCoS显示器相关联的像素电压V_PIX的值。该系统还包括被配置为生成像素电压V_PIX的第二低电压放大器。此外，共同电极电路可以耦接至第一低电压放大器和第二低电压放大器，以基于预定电压和像素电压V_PIX生成共同电极电压。特别地，控制电路可以耦接至共同电极电路，其中，在第一阶段期间，控制电路选择性地控制共同电极电路以基于预定电压的负值生成低共同电极电压。此外，在第二阶段期间，控制电路可以选择性地控制共同电极电路以基于预定电压和像素电压V_PIX的总和来生成高共同电极电压。根据该实施例生成的共同电极电压V_COM维持本发明的LCoS显示系统的整个液晶显示面板的约0V的电压(例如DC电压)平衡。

生成共同电极电压V_COM的方法可以包括生成相对于与LCoS显示器相关联的像素电压V_PIX的预定电压并且在第一阶段和第二阶段期间分别间歇地将第一电容器和第二电容器充电至预定电压。特别地，在第一阶段期间，该方法可以包括将第二电容器耦接在共同电极节点和接地之间，以产生比接地小预定电压的低共同电极电压。在第二阶段期间，该方法还可以包括将第一电容器耦接在像素电压节点和共同电极节点之间，以产生比像素电压V_PIX高预定电压的高共同电极电压。

有利地，在此描述的实现低功率共同电极电压的系统、电路和方法可用于实现用于LCoS成像器/背板的共同电极电压V_COM，该LCoS成像器/背板采用的晶体管的击穿电压低于那些已知的并且目前在显示器(例如，LCoS显示器)中使用的击穿电压。共同电极电压生成过程和/或共同电极电路可以在集成电路上单独实现，或者备选地作为另一集成电路的一部分，例如显示面板或成像器的集成电路的一部分。本发明的实施例相对于已知的系统降低了用于实现共同电极驱动电压所需的晶体管所需的击穿电压。由于所需的管芯大小减小，本文描述的共同电极电压生成电路和方法还降低了电路实现的成本。此外，当与LCoS背板/显示器集成在同一管芯上时，本文公开的系统和方法可以提高集成水平。在一个实施例中，V_COM电路被集成在与显示器分开的单独管芯上或与其他模拟功能(例如，温度感测、光反馈等)集成。因此，V_COM生成电路(其全部或部分在本文中可被称为共同电极电路)可与LCoS显示系统的背板芯片集成或备选地位于电连接至背板芯片的单独芯片上。根据本发明，显示系统(例如，LCoS显示系统)的实施例也消耗较少的功率，使其更适合于电池操作，并因此生成较少的热量。较小的电源电压导致较低的功耗。在本发明的实施例中，通过采用从大约为大约9V至10V的值的一半或以下的电源电压运行的放大器来降低功耗。现有技术电路通常功耗大约25mW，而本发明的一些实施例具有仅功耗大约5mW的益处和优势。

在以下描述中，阐述了许多细节。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本发明。在某些情况下，众所周知的结构和设备以框图形式而不是详细示出，以避免混淆本发明。

在说明书中提及“一个实施例”或“实施例”是指结合实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书中位于不同位置的短语“在一个实施例中”不一定指代相同的实施例。在全部的附图的描述中，相同的附图标记表示相同的元件。

参照图1，提供了根据本发明的LCoS显示系统2的实施例的框图。如图所示，根据本发明的显示系统2可以包括耦接至数字驱动设备40的图形处理设备10，和耦接至数字驱动设备40的光学引擎50。在一个实施例中，图形处理设备10可以包括生成器和混合器(生成/混合)模块12。生成/混合模块12可以生成和/或混合对象。例如，在混合现实和沉浸式增强现实应用中，混合器12可以将生成的对象与通过相机获得的图像或对象的其他视觉表示(例如，真实对象)进行混合。生成/混合模块12产生数据，例如，视频和/或图像数据输出。在本发明的实施例中，生成/混合模块12产生数据，例如，在备选现实系统、设备或方法(例如，AR、VR和/或MR)中输出的视频和/或图像数据。在本发明的实施例中，生成/混合模块12例如在头戴式显示器(HMD)系统输入处产生AR图像，(例如RGB)视频帧。在本发明的实施例中，生成/混合模块12可以被并入生成图像(例如，AR图像)的驱动或系统中，例如HMD设备或系统。在一些情况下，生成的图像可能与来自相机的图像进行混合。

在本发明的一个实施例中，图形处理设备10包括处理器30或者与处理器30相关联。处理器30可以在图形处理设备10的内部或外部。在本发明的一个实施例中，处理器30可以执行图形处理设备10的软件模块、程序或指令。例如，处理器30可以执行诸如抖动模块33、棋盘模块34和命令填充器(command stuffer)37等软件模块。在执行上述模块时，处理器30可以访问存储在一个或多个查找表(LUT)(例如，颜色LUT 32和位平面LUT 35)上的数据。虽然以与图1中的处理器分开的方式示出，但是颜色LUT 32和位平面LUT 35可以位于存储块21上。存储块21可以在图形处理设备10的内部或外部。

在本发明的一个实施例中，根据本发明，空间和时间抖动模块33可以用于在感知上将位深度扩展为超过本机显示位深度。抖动模块33可用于例如通过利用高速照明“抖动”数字光处理(DLP)投影仪来恢复快速移动的场景。棋盘模块34可以执行根据本发明的棋盘方法。本领域技术人员将认识到，在不脱离本发明的范围的情况下，处理器30可以执行更多或更少的模块。

在本发明的一个实施例中，位旋转(bit rotation)经由位旋转模块15发生。位旋转模块15和相关联的过程可以涉及提取特定的位数，例如通过处理器(例如，处理器30)提取最高有效位(MSB)。所得的位平面用作位平面的输入和/或被存储在位平面LUT 35中。在本发明的实施例中，从图形处理设备10的存储器21访问位平面LUT 35和处理器30访问位平面LUT 35(即，空间光调制器56的所有输出二进制像素电极逻辑的瞬时状态，在光学引擎50内，给定每个像素的数字电平值和时间)。在本发明的实施例中，处理器30可以执行生成位平面的模块(例如，位平面LUT 35)。在本发明的一个实施例中，如图1所示，位平面LUT 35可以位于图形处理设备10中。在另一个实施例中，位平面LUT 35可以驻留在数字驱动设备40中。

数字驱动设备40从图形处理设备10接收数据(例如，命令36、38)并且在将图像数据传送到光学引擎50之前排列(例如，压缩)接收的数据。数字驱动设备40可以包括存储器41(其可以在设备内部或外部和/或与另一设备共享)。数字驱动设备40可以包括各种程序，例如，命令解析器模块44，其在由处理器30执行时解析和/或处理由数字驱动设备40接收的数据。数字驱动设备40可以包括静态和/或动态数据(例如，位平面存储器42、命令解析器44、光控制源46等)。在本发明的一个实施例中，命令填充器37在视频路径中终端用户看不到的区域中插入命令。在本发明的一个实施例中，这些命令直接或间接地通过例如光源控制模块46和V_COM+V_PIX控制模块48来控制光源52(例如激光器)、驱动电压(例如，V_COM和V_PIX)。在本发明的实施例中，光源控制模块46和V_COM+V_PIX控制模块48可以以硬件和/或软件实现。数字驱动设备40可以例如是计算系统、头戴式设备和/或其他利用LCoS显示器的设备的组件。

在一个实施例中，数字驱动设备40还包括命令解析器44。命令解析器44解析从命令填充器37接收的命令38。在本发明的一个实施例中，光源控制46通过经由DAC、数字启用或禁用控件等控制模拟输入(例如，电压或电流)来控制光源52，例如激光器或LED。在一个实施例中，V_COM+V_PIX控制模块48控制V_COM和V_PIX电压。在本发明的一个实施例中，光学引擎50包括完成图1所示的显示系统2所需的显示组件和所有其他光学设备。在本发明的一个实施例中，这可以包括光源52、光学器件54(例如，透镜、偏振器等)和空间光调制器56。

在本发明的一个实施例中，控制电路110、210，共同电极电路150a、150b和250，以及图2A、图2B和图3中所示的相关联的放大器可以驻留在V_COM+V_PIX控制模块48内。图1的命令解析器44被连接到组件116(例如DAC)、组件118(例如DAC)和控制电路110(以及类似地图3中的组件218、216和控制电路210)。下面更详细地描述这些组件。命令解析器44向组件116、118和控制电路100发送逻辑控制输出(例如，数字电压)以获得由放大器108和106生成的期望电压以及适当的时钟输出CS。在一个实施例中，命令解析器44发送的电压和电流对应于驱动显示面板180的电压和电流，最终决定了显示器的像素的输出强度。

更具体地，在一个实施例中，命令解析器44向组件116和118以及控制电路110提供单独的电压输入。这些输入是数字控制输入(即，电压、逻辑电平)。命令解析器44提供给组件116(例如DAC)的电压输入代表对应于放大器106的期望输入电压的数字字(digitalword)。组件116的该输出由放大器106放大并产生电压V_PIX+。命令解析器44提供给组件118(例如DAC)的电压输入代表对应于放大器108所需输入电压的数字字。组件118的输出由放大器108放大并产生V_{DAC_COM}。命令解析器44提供给控制电路110的电压输入代表建立控制输出CS的频率、占空比和相位的一个或多个逻辑电平输入。控制电路110的输出是时钟输出CS。

参照图2A，提供了包括用于生成共同电极电压V_COM的电路的LCoS显示系统100的电路图。图1中的系统100包括控制电路110(例如，数字控制电路)、共同电极电路150a和具有连接到生成的V_COM的像素阵列的成像器和/或显示面板180。显示面板180还包括列选择器182和行选择器184。共同电极电路150a包括开关S1至S4和第一低电压放大器108。放大器108连接到组件118(例如，数字模拟转换器)(DAC))，组件118产生期望的电压输出并将其提供给放大器108的输入。系统100还包括第二低电压放大器106。放大器106耦接至组件116(例如DAC)，该组件为放大器106提供期望的输入电压以生成预定的V_PIX。放大器106的输出为V_PIX+(像素电极电压V_PEV的正值)，其被连接到共同电极电路150和显示面板180。像素电极电压V_PEV用于在显示面板180和280内为像素186a-n的像素电极供电。

像素电极电压V_PEV是显示面板180内的多个像素中的每一个的像素电极的值。在一个实施例中，根据从数字驱动设备40内的位平面存储器42接收的显示面板180内的每个像素的数据的值(例如，数据位)，像素电极电压V_PEV从V_PIX-切换到V_PIX+。如图2A和图3所示，显示面板180中有多个像素(例如，像素186a-n)。(在显示系统中，像素的数量通常是变化的，并且可以是例如1百万至8百万像素。)由显示面板180中的每个像素186a-n接收的数据是从图1的数字驱动设备40内的位平面存储器42接收和提供的，这取决于给定像素186a-n待显示的期望亮度或颜色。在一个实施例中，显示面板180位于光学引擎50内。图2A和图3中的显示面板180、280可以被认为是与图1中的空间光调制器56相同的组件或相同组件的一部分。

控制电路110可以位于例如系统100的显示面板180的背板芯片内的集成电路上。备选地，控制电路可以位于电连接到共同电极电路150a的单独芯片上。控制电路110可以包括一个布置，该布置包括至少一个触发器设备112，其被配置为向共同电极电路150a提供(例如，经由总线传输)时钟控制输出CS。在一些实施例中，控制电路150a可以包括耦接至缓冲器114以提供第一控制输出和第二控制输出(未示出)的触发器112，其中，为了使共同电极电路150a内的开关的导通(ON)和断开(OFF)切换错开，第二控制输出相对于第一控制输出被延迟。因此，可以实现不重叠的控制输出(即，控制输出CS是导通或断开)。

第二低电压放大器106可用于生成像素电压V_PIX ⁺。V_PIX ⁺的值可以基于从位平面存储器42结合命令解析器44输出的颜色序列而动态改变，该颜色序列对应于待由显示面板180的多个像素显示的图像的显示颜色和强度。相反地，第一低电压放大器108(其中，“低电压”代表在例如约5V或以下运行的放大器)可用于生成电压V_{DAC_COM}。在本发明的实施例中，电压V_{DAC_COM}是预定电压，其由放大器108在输出处实现。提供给组件118(例如数字模拟转换器(DAC))以实现电压V_{DAC_COM}(即，将用于建立V_COM的电压)的电压输入是从命令解析器44获得的。与显示面板的像素电极电压摆幅(V_PIX ⁺到V_PIX ^-)相比，电压V_{DAC_COM}相对较小。该预定电压V_{DAC_COM}可通过调整由来自命令解析器44的组件118提供的输入来编程，并且可用于在第一相应阶段和第二相应阶段期间交替地对共同电极电路150a的第一电容器和第二电容器(C1、C2)充电(如下所述)。

在一个实施例中，低功率放大器108可以使用5mW运算放大器来实现，其中，像素电压V_PIX ⁺是4.0V并且预定电压V_{DAC_COM}为1.5V。可以根据液晶材料的要求和显示系统的期望应用(例如，幅度和/或相位性质)来选择预定电压V_{DAC_COM}的值。因此，正像素电压V_PIX+和共同电极电压V_COM的范围/跨度和步长可以改变。在一些实施例中，像素电压V_PIX和共同电极电压V_COM的步长可以增加为2倍，从每个DAC中消除1位，因为DAC具有范围/跨度和步长，其中位数是范围除以步长的log 2。

在一些实施例中，共同电极电路150a可以使用第一低电压放大器108和第二低电压放大器106的输出电压以基于预定电压V_{DAC_COM}以及像素电极电压V_PIX ⁺和V_PIX ^-来生成共同电极电压V_COM。特别地，控制电路110可耦接至共同电极电路150a，其中，在第一阶段期间，控制电路110可以选择地控制共同电极电路150a以基于预定电压V_{DAC_COM}的负值以及像素电极电压V_PIX ^-生成低共同电压V^- _COM。此外，在第二阶段期间，控制电路110可选择性地控制共同电极电路150a以基于预定电压V_{DAC_COM}和像素电压V_PIX的总和生成高共同电压V⁺ _COM。

特别地，在一些实施例中，共同电极电路150a可以包括耦接在第一电容器Cl两端的一对开关(S1和S2)以将第一电容器Cl耦接在接地和第一放大器108的输出之间以用于将电容器Cl充电至预定电压V_{DAC_COM}。在备选方案中，一对开关(S1和S2)可以使第一电容器C1耦接在第二放大器106的输出和共同电极节点V_COM之间，以提供高或最大共同电极电压值(V⁺ _COM)。

此外，共同电极电路150a可以包括耦接在第二电容器C2两端的第二对开关(S3和S4)，以将第二电容器C2耦接在接地和第一放大器108的输出之间，用于将电容器C2充电至预定电压V_{DAC_COM}。在备选方案中，该对开关(S3和S4)可以将第二电容器C2耦接在共同电极节点VCOM和接地之间，以提供低共同电压V^- _COM。

在操作中，控制电路110提供控制输出CS选择性地切换第一对开关和第二对开关(S1-S4)并且提供操作的两个阶段。特别地，在第一阶段期间，来自控制电路110的时钟控制输出CS可以切换第一对开关S1和S2并将第一电容器C1跨接在接地与第一放大器108的输出之间，以将电容器C1充电至预定电压V_{DAC_COM}。例如，如果预定电压V_{DAC_COM}被设置为0.8V，则电容器Cl会被充电至0.8V。在第一阶段期间，来自控制电路110的时钟控制输出CS可以同时切换第二对开关S3和S4以将第二电容器C2跨接在共同电极节点V_COM和接地之间。由此使共同电极节点V_COM被提供有低共同电压V^- _COM，其中，当第二电容器在前一循环中已经被初始充电时，电压被设置为-V_{DAC_COM}。按照相同的示例，低共同电压V^- _COM可以设置为-0.8V。

在操作中，在第二阶段期间，来自控制电路110的时钟控制输出CS可以切换第一对开关S1和S2以将第一电容器C1跨接在第二放大器106的输出和共同电极节点V_COM之间。因此，共同电压节点被设置为高共同电压V⁺ _COM，电压V⁺ _COM是像素电压V_PIX+和预定电压V_{DAC_COM}的总和。例如，如果预定电压V_{DAC_COM}被设置为0.8V，则高共同电压V⁺ _COM将为V_PIX ⁺+0.8V的总和。同时，在第二阶段期间，来自控制电路110的时钟控制输出CS可以切换第二对开关S3和S4，以将第二电容器C2跨接在接地与第一放大器108的输出之间。相应地，第二电容器C2被充电至第一放大器108的输出电压V_{DAC_COM}。例如，当预定电压V_{DAC_COM}被设置为0.8V时，第二电容器C2被充电至0.8V。在一个实施例中，用于对C1和C2充电的电压是不同的，并且在一个实施例中，所使用的电压大致相同。

在一些实施例中，实现的示例可以包括将像素电压V_PIX+设置为在2.8V和4.336V之间并且包括2.8V和4.336V，其中，可以使用步长为12mV的7位DAC来实现该电压。应当注意，该示例并不旨在限制本发明构思。位的范围/数量和步长可以更大或更小。在本发明的一个实施例中，当使用的位数减少时，使用较少的硬件并且根据本发明的系统或设备的制造成本较低。在本发明的一实施例中，低电压放大器108所生成的电压V_{DAC_COM}例如可以介于0.8V与2.08V之间，且包括0.8V与2.08V，其中，可以使用步长为10mV的7位DAC来实现电压。最终，提供的高共同电极电压V⁺ _COM可以是从(V_PIX++0.8V)到(V_PIX ⁺+2.08V)，其中，电压可以例如使用步长为10mV的7位DAC来实现。相应地，生成的低共同电极电压V^- _COM可以是从-2.08V到-0.8V并且包括-2.08V和-0.8V。然而，本领域普通技术人员应当理解，DAC的位数、DAC电压的最小值和最大值(范围/跨度)以及步长可以变化。本领域普通技术人员还应该理解，在一个实施例中，运算放大器108可以不耦接至DAC。提供这些实施例以说明本发明的实施例。然而，应当认识到，本发明不限于所描述的这些示例或实施例，并且可以在本发明的精神和范围内通过修改和改变来实践。

参照图2B，示出了图2A的系统中可用于代替共同电极电路150a的共同电极电路150b的(一部分)的实施例。注意，共同电极电路150b的相关联的放大器未示出。然而，本领域的普通技术人员将理解，可以与图2A中提供的类似地提供放大器和相关联的电压输入组件。在一个实施例中，如图2B所示，该对开关S1和S2可以源自晶体管T₁-T₄(例如MOSFET晶体管)。特别地，多个p型晶体管(T₁、T₄)和多个n型晶体管(T₂、T₃)的栅极可以耦接以接收时钟控制输出CS。控制输出CS将有效地接通和关断每个晶体管(T₁-T₄)。在一个实施例中，晶体管T₁的源极可耦接至电压像素节点V_PIX，而晶体管T₁的漏极可耦接至第一电容器C1。此外，第二晶体管T₂的源极可耦接至接地，而晶体管T₂的漏极可耦接至电容器C1。晶体管T₃的源极可耦接以接收预定电压(即，第一运算放大器的输出电压)V_{DAC_COM}，而晶体管T₄的源极可耦接至共同电极节点V_COM。在一些实施例中，晶体管T₃和T₄的漏极两者都可以耦接至第一电容器C1。

类似地，该对开关S3和S4可以源自MOSFET晶体管T₅-T₈。n型晶体管T₅和p型晶体管T₆的栅极可以耦接以接收控制输出CS。控制输出CS将有效地接通和关断晶体管(T₅、T₆)中的每一个。在一些实施例中，晶体管T₅的源极可以耦接至共同电极节点V_COM，而晶体管T₅的漏极可以耦接至第二电容器C2。此外，晶体管T₆的源极可耦接至接地，而晶体管T₆的漏极可耦接至电容器C2。晶体管T₇的源极可耦接以接收预定电压V_{DAC_COM}，而晶体管T₈的源极可耦接至接地。在一些实施例中，晶体管T₇和T₈的漏极两者都可以耦接至第二电容器C2。在一些实施例中，实现开关(S1-S4)的晶体管对中的每一个可以由多于一个的串联耦接的晶体管(未示出)表示。注意，串联晶体管形成一个开关，其可以共享/容纳更大的电压。

在操作中，在第一阶段期间，当控制输出为高时，所有的n型晶体管T₂、T₃、T₅和T₈接通。如下文将更详细描述的，这些晶体管接通的结果导致将第一电容器C1跨接在接地和预定电压V_{DAC_COM}之间，而将第二电容器C2耦接在共同电极节点V_COM和接地之间。在第二阶段期间，当控制输出为低时，p型晶体管(T₁、T₄、T₆和T₇)接通。由此，第一电容器C1耦接在像素电压节点V_PIX与共同电极节点V_COM之间，而第二电容器C2耦接在接地与预定电压V_{DAC_COM}之间。

在第二阶段期间，当控制输出CS为低时，p型晶体管T₁将接通，有效地将从像素电压节点V_PIX+到第一电容器Cl的电路连接。同时，当控制输出CS为低时，n型晶体管T₂将关断，有效地将从连接晶体管T₂的漏极的节点到接地的电路断开。也就是说，当控制输出CS为低时，电容器C1会耦接至具有像素电压V_PIX的节点。

在当控制输出CS为高时的第一阶段期间的备选方案中，p型晶体管T₁将关断，有效地断开在包括像素电压的节点与第一晶体管T₁的漏极之间的电路。同时，由于高控制输出CS，n型晶体管T₂将接通，有效地将晶体管T₂的漏极与接地耦接。也就是说，当控制输出CS为高时，电容器Cl将耦接至接地。因此，使用MOSFET晶体管的开关实现有效地使第一电容器C1耦接至接地/V_PIX ^-或耦接至像素电压节点V_PIX。

对于第二开关S₂，使用MOSFET晶体管的实现是相反的。使用n型晶体管T₃和p型晶体管T₄来实现开关S₂，其中，晶体管的栅极耦接至时钟控制输出CS以接通和关断这些晶体管。特别地，如上所述，n型晶体管T₃的源极耦接至第一放大器108的输出，而p型晶体管T₄的源极耦接至共同电极节点V_COM。晶体管T₃和T₄的两个漏极耦接至第一电容器Cl。在操作中，在第二阶段期间，当控制输出CS为低时，n型晶体管T₃将关断，有效地断开从第一放大器108的输出到第一电容器C₁的电路。同时，当控制输出CS为低时，p型晶体管T₄将接通，有效地使从连接电容器Cl的节点与共同电极节点V_COM之间的电路短路。也就是说，当控制输出CS为低时，电容器Cl会耦接至共同电极节点V_COM。

在备选方案中，在第一阶段期间，当控制输出CS为高时，n型晶体管T₃将接通，有效地使放大器108的输出节点和电容器Cl之间的电路短路，从而将电容器Cl耦接至预定电压V_{DAC_COM}。同时，由于高控制输出CS，p型晶体管T₄将关断，有效地断开晶体管T₄的漏极到共同电极节点V_COM之间的电路。也就是说，当控制输出CS为高时，电容器Cl会耦接以接收预定电压V_{DAC_COM}。因此，使用MOSFET晶体管(T₁-T₄)的开关S₁和S₂的开关实现有效地将第一电容器耦接在像素电压节点和共同电极节点V_COM之间或耦接在接地和具有预定电压V_{DAC_COM}的节点之间。

类似地，该对开关S3和S4可以源自MOSFET晶体管T₅-T₈。在第二阶段期间，当控制输出CS为低时，晶体管T₅-T₈将接通和关断以使电容器C2耦接在接地和具有预定电压V_{DAC_COM}的输出节点之间，从而有效地将电容器C2充电至预定电压V_{DAC_COM}。相反，在第一阶段期间，当控制输出CS为高时，开关晶体管T₅-T₈将会从接通切换到关断，以将电容器C2耦接在共同电极节点V_COM和接地之间，在共同电极节点V_COM处施加预定电压V_{DAC_COM}的负值(如参照图2A详细解释的)。

在一个实施例中，将MOSFET晶体管(T₁-T₈)实现作为开关(S₁-S₄)具有降低所需开销电压的益处和优势。然而，在常规实施方式中，分别需要在V⁺ _COM和V^- _COM以上和以下大约+/-1V的额外电源电压。注意，可以选择电源电压以确保对于所有可能的电源电压值的正确操作。此外，在本发明的实施例中，对于V_COM＝-1V至5V或-1.5V至5.5V，开关晶体管S1-S4中的任意一个所经历的最大电压分别显现为约6V或7V或者等于6V或7V。此外，负电压V^- _COM可以约为-1.5V，这要求开关晶体管S1-S4(例如，数字晶体管)与接地隔离并且它们也与-1.5V隔离。

根据本发明，显示系统(例如系统100)用于生成共同电极电压V_COM，降低用于实现共同电极电压V_COM的晶体管所需的击穿电压并降低共同电极电压V_COM电路的功耗。因为晶体管较小，因此较低的击穿电压有效地减少了管芯面积。此外，较低的击穿电压可以允许将共同电极电压V_COM集成到未来按比例缩放的节点上，以节省大小、功率和/或成本。

在已知系统中，共同电极电路的共同电极电压V_COM晶体管的击穿电压为20V，V_COM放大器的功耗为20mW至30mW。然而，本文公开的高(V⁺ _COM)和低(V^- _COM)共同电极电压生成的系统、电路和方法具有使用较低电压放大器(例如，放大器108)的益处和优势，其可用于通过在第一电容器和第二电容器(C1、C2)上建立电压来创建共同电极电压V_COM，这些电容器被连接至接地(或V_PIX ^-)用于低共同电极电压V^- _COM或被连接到像素电压V_PEX+用于高共同电极电压V⁺ _COM。在一个实施例中，低电压放大器108可以具有在例如0V至1.6V范围内的输出值。在一个实施例中，用于放大器108创建这种较低电压的电源电压可以在例如3.3V至5V的范围内。因此，在操作期间，电容器(C1，C2)中的一个可以建立高共同电极电压V⁺ _COM或低共同电极电压V^- _COM，而另一个正在充电和/或补充。因此，使用开关S1-S4、放大器108交换/切换/改变电容器的充电。

作为附加的益处，显示系统(例如系统100、200)的实施例的共同电极电路(例如，150a、150b、250)生成共同电极电压V_COM并且要求与常规显示器所要求的大电源(例如，大约9-10V)相比减少的电源(例如，大约5V)。此外，在本发明的一个实施例中，放大器108在大约～1mA(相对于常规系统上的～2mA至3mA)的较低电流下操作并且能够将功率从例如大约20mW至30mW降低到大约5mW。本文公开的共同电极电压生成的系统和方法的另一个益处在于，其减少或消除了对外部电源电压及其相关联的调节器电路的需要。结果，降低了根据本发明的设备应用和/或显示系统的成本；并且大小/面积和功率减小。

在一些实施例中，由于第一电容器和第二电容器(C1、C2)与共同V_COM电容之间共享的电荷，电容器C1和C2的值可以大约在0.1uF到10uF之间并包括0.1uF和10uF。在本发明的一个实施例中，电容器C1和C2的值可以大约为1uF。这可能导致共同电极电压V_COM与其编程/期望电压的偏差约为5mV至10mV。在一些实施例中，如果该结果足够小，则可以忽略不计。在其他实施例中，可以通过使用更大的电容器来实现电容器C1和C2以降低该结果的影响，例如，C1和C2可以在2uF至5uF之间并且包括2uF和5uF。在本发明的一个实施例中，可以通过将电容器(C1、C2)上的电压编程为比共同电极电压V_COM的最终期望值略微大或小例如1至10mV的来补偿V_COM偏差。

出于解释的目的而提出如图2B所示的上述示例。这并非旨在穷举或将系统和方法限制为本文公开的精确形式。本领域技术人员可以理解，根据对一个或多个电容器充电所需的确切电压，晶体管的类型和所需的电压摆幅(以及晶体管主体的连接)必须仔细选择待运行的电路。开关S1-S4的最终实现细节及其相应的时钟控制输出CS，以及各种开关晶体管上的栅极电压，可以不同地或以特定方式选择，以改进电路的功能或操作。

参照图2C，示出了说明一些实施例中图2B中描绘的电路的操作示例的时序图。正如上面的图2B所指出的，当控制输出CS为高时，p型晶体管T₁、T₄、T₆和T₇关断，而n型晶体管T₂、T₃、T₅和T₈接通。这意味着在第一阶段期间开关S1和S2移位以将第一电容器C1耦接在预定节点和接地之间，有效地将第一电容器充电至预定电压V_{DAC_COM}。同时，开关S3和S4将第二电容器C2耦接在共同电极节点V_COM和接地之间。如图所示，共同电极节点处的电压将为预定电压V_{DAC_COM}的负值。

在备选方案中，当在第二阶段期间控制输出CS为低时，p型晶体管T₁、T₄、T₆、T₇接通，而n型晶体管T₂、T₃、T₅和T₈关断。这意味着在第二阶段期间开关S1和S2切换以将第一电容器C1耦接在像素电压节点V_PIX和共同电极节点V_COM之间，从而有效地在共同电极节点V_COM处提供像素电压V_PIX和预定电压V_{DAC_COM}的电压总和。同时，开关S3和S4将第二电容器C₂耦接在接地和具有预定电压V_{DAC_COM}的输出节点之间，从而有效地将第二电容器C2充电至预定电压V_{DAC_COM}。因此，在该第二阶段期间，共同电极节点V_COM处的电压等于像素电压V_PIX与预定电压V_{DAC_COM}的和。如图2C的时序图中所示。

参照图2D，在一些实施例中，提供了示出像素电压V_PIX和共同电极电压V_COM之间的电压比较的电压和数据图。如图所示，高共同电极电压V⁺ _COM可以被设置为大于像素电压V_PIX的电压。间歇地，共同电极处的电压可以被切换到低共同电极电压V^- _COM，其可以被设置为比接地或V_PIX ^-小相同量的电压。在此特定示例中，像素电压V_PIX为4V，高共同电极电压V⁺ _COM可以被设置为5.5V，以及低共同电极电压V^- _COM可以被设置为-1.5V。在一些实施例中，根据实施方式和应用，所示电压可以更正或更负地偏移。例如，像素电压V_PIX ⁺可以是1.2V而接地电压(V_PIX ^-)可以是-2.8V，其中，差值是4V。在一些实施例中，存在50％的占空比。

在一些实施例中，共同电极电压V_COM和像素电压V_PIX之间的优选电压差可以接近于零。备选地，像素电压V_PIX可以是1.5V至4.5V，对于颜色序列(时间多路复用应用)，例如红绿蓝(RGB)颜色模型，具有非均匀的占空比。在本发明的一个实施例中，电压的极性可以反转。在本发明的一个实施例中，电源例如可以是V_dd，并且用作正接地，V_PIX可以具有负电压值。例如，在本发明的一个实施例中，V_dd为1.2V，V_PIX为-2.8V。本领域普通技术人员应当理解，电压值可以变化。

参照图3，提供了根据一些实施例的用于共同电极电压生成的电路的第二实施例的电路图。系统200包括控制电路210、具有第一低电压放大器208和第二低电压放大器206的共同电极电路250、以及LCoS显示器/面板/成像器280。这里所指的低电压可以例如是大约5V或更小。放大器208被连接到用于提供预定/预选电压以实现期望输出电压V_{DAC_COM}的组件218(例如DAC)。类似地，组件216(例如，DAC)耦接至放大器206以提供预定/预选电压以实现期望的输出电压V_PIX ⁺。

如关于图2A类似讨论的，命令解析器44如下所述地向组件218、216和控制电路210提供输入。更具体地，在一个实施例中，命令解析器44向组件216和218以及控制电路210提供单独的电压输入。这些电压输入是数字控制输出(即，电压、逻辑电平)。命令解析器44提供给组件216(例如DAC)的电压输入代表对应于放大器206的期望输入电压的数字字。组件216的输出被输入到放大器106并由放大器106放大并产生电压V_PIX+。

由命令解析器44提供给组件218(例如DAC)的电压输入表示对应于放大器208所需的输入电压的数字字。组件218的输出被放大器208放大并产生V_{DAC_COM}。命令解析器44提供给控制电路210的电压输入代表建立控制输出CS的频率、占空比和相位的一个或多个逻辑电平输入。控制电路210的输出是控制输出CS。

与第一实施例类似，控制电路210可以包括一种布置，该布置包括耦接以提供至少一个时钟控制输出CS的触发器设备212。在一些实施例中，控制电路210可以包括耦接至缓冲器214以提供第一时钟控制输出和第二时钟控制输出的触发器212，其中，第二时钟控制输出相对于第一时钟控制输出被延迟，使得接通和关断晶体管的时序在第一阶段和第二阶段重叠。第二低电压放大器206可用于生成像素电压V_PIX，而第一低电压放大器208可用于生成与LCoS显示面板280的像素电压V_PIX相比相对较小的预定电压V_{DAC_COM}。例如，低功率放大器208可以使用1mW至5mW运算放大器来实现，其中，像素电压V_PIX为4.0V，预定电压V_{DAC_COM}为1.6V。

在一些实施例中，共同电极电路250可以使用第一低电压放大器208和第二低电压放大器206的输出电压以基于预定电压V_{DAC_COM}和像素电压V_PIX来生成共同电极电压V_COM。具体地，控制电路210可以耦接至共同电极电路250，其中，在第一阶段期间，控制电路210可以基于由使用电阻器R₁、R₂和R_DAC实现的分压器网络确定的电压的负值来选择性地控制共同电极电路250以生成低共同电压V^- _COM，其中，电阻器R_DAC是可变电阻器，其可以用于添加预定的偏移。此外，在第二阶段期间，控制电路210可以基于预定电压V_{DAC_COM}、像素电压V_PIX和来自电阻器R₁、R₂和R_DAC的分压器网络的电压之和来选择性地控制共同电极电路250以生成高共同电压V⁺ _COM。

在一些实施例中，共同电极电路250可以包括耦接在第一电容器C3两端以将第一电容器C3耦接在接地和第一放大器208的输出之间的一对开关(S5和S6)。在备选方案中，该对开关(S5和S6)可以将第一电容器C3耦接在第二放大器206的输出和共同电极节点V_COMPP之间。此外，共同电极电路250可以包括耦接在共同电极节点V_COMPP和接地之间的另一个开关S7。如上所述，可变电阻器R_DAC可用于针对失配和/或DBR/功函数使DAC偏移。特别地，电阻器R₁、R₂和R_DAC实现了分压器网络，其中，共同电极电压V_COM可以近似为(V_PIX/2)(1±α)，其中，α表示使用可变电阻器R_DAC添加的偏移校正的调整。

在操作中，控制电路210提供时钟控制输出CS，其选择性地切换开关S5-S7以提供两个操作阶段。具体地，在第一阶段期间，来自控制电路210的控制输出CS可以切换第一对开关S5和S6以将第一电容器C3耦接在接地和第一放大器208的输出之间，以将电容器C3充电到预定的电压V_{DAC_COM}。例如，如果预定电压V_{DAC_COM}被设置为1.6V，则电容器将充电至1.6V。同时，在第一阶段期间，来自控制电路210的控制输出CS可以切换开关S7以将第二电容器C4耦接在共同电极节点V_COM和接地之间。结果，共同电极节点V_COM被提供有第二电容器C4的充电电压，该充电电压是由电阻器R₁、R₂和R_DAC的分压器网络提供的电压。

在第二阶段期间，来自控制电路210的控制输出CS可以切换第一对开关S5和S6，以将第一电容器C3耦接在第二放大器206的输出(V_PIX)和初级共同电极节点V_COMPP之间。结果，初始共同电压节点V_COMPP被设置为高共同电压V^÷ _COM，其中，电压V⁺ _COM是电压V_PIX和V_{DAC_COM}的和。

同时，在第二阶段期间，来自控制电路210的时钟控制输出CS可以切换开关S7以断开电路，从而有效地将待设置的共同电极电压节点V_COM设置为初始共同电压节点V_COMPP处的电压与由电阻器R₁、R₂和R_DAC的分压器网络提供的电压的和，约为(V_PIX/2)(1±α)。

参照图3，在一个实施例中，例如，像素电压V_PIX+可以在2.8V和4.336V之间，其中，该电压可以使用步长为12mV的7位DAC来实现。在这个示例中，由低电压放大器208生成的电压V_{DAC_COM}可以在1.6V和4.16V之间；其中，电压V_{DAC_COM}可以使用6位DAC来实现。最终，所提供的共同电极电压V_COMPP可以从(V_PIX+1.6V)到(V_PIX+4.16V)，其中，电压V_COMPP可以使用步长为40mV的6位DAC来实现。呈现这些示例是为了进一步解释本发明构思。应当认识到，本发明不限于所描述的这些示例或实施例，并且可以在本发明构思的精神和范围内进行修改和改变来实践。

再次参照图3，在一个实施例中，该实现可以避免与负电源电压隔离的要求，这可以更适合于块状硅。由于用作隔直流电容器的电容器C4的功能，避免了负电源电压。电压V_PIX ^-被限制为等于或大于零。电压摆幅V_COMPP在电路250中建立以从V_PIX ^-和V_PIX ⁺+V_{DAC_COM}变化。此外，V_COM的DC平均值被限制为(V_PIX+-V_PIX-)/2(注：alpha(α)＝0)。DC隔直流电容器C4允许V_COM比V_PIX-更负。V_COM上的电压摆幅在(V_PIX ^--(V_{DAC_COM}/2))和(V_PIX++(V_{DAC_COM}/2))之间变化。注意，此处V_{DAC_COM}被编程为正电压(通常为1V至4V)，大约是图2A中提供的实现所需值的两倍。

在一个实施例中，系统200的共同电极电路250可以将低电容器C4预充电到大约-V_{DAC_COM}/2。在备选方案中，可以使用附加电阻器(未示出)向低电容器C4馈送共同电极电压V_COM以增加放电时间常数并减少V_COM压降。在一个实施例中，例如，如图2A所示，V_PIX ^-为零，并且V_COM在小于零和大于V_PIX ⁺之间切换。

参照图4，提供了根据一些实施例的用于生成共同电极电压的方法300的示例性流程图。在第一动作310中，方法300包括生成一个或多个预定(编程)电压V_{DAC_COM}以编程第一电容器和第二电容器(C1、C2)。例如，运算放大器装置可生成第一编程电压V_{DAC_COM}，而另一运算放大器装置可提供生成对应于LCoS显示面板要求的像素电压V_PIX。方法300可以包括在动作320中用预定电压初始地对第一电容器C1充电。例如，电容器C2可以被初始地编程为第一预定电压V_{DAC_COM}。

在决定动作325中，确定该过程是否已进入第一阶段。例如，控制电路可以发送控制输出以在将电容器耦接在特定节点之间的布置中切换选择开关以用于第一阶段操作。如果已经进入第一阶段，则在动作330中，方法300包括将第一电容器充电至预定电压。例如，第一电容器Cl可以被充电至预定电压V_{DAC_COM}。

此外，方法300可以包括在动作340中将第二电容器耦接在接地GND和共同电极V_COM之间，以产生小于0V(V^- _COM)的共同电极电压。如果方法300不在第一阶段，在动作327中，已知确定该过程已进入第二阶段。当已经进入第二阶段时，在动作350中，方法300可包括将第二电容器充电至预定电压。附加地，方法300可以包括在动作360中将第一电容器耦接在像素电压节点V_PIX和共同电极V_COM之间，以产生大于像素电压(V⁺ _COM)的共同电极电压。在动作330、340、350和360结束时，该过程循环回到决定动作325以努力间歇性地对电容器充电并连接电容器，以在共同电极节点处提供两个相应阶段期间的高共同电极电压V⁺ _COM和低共同电极电压V^- _COM。

出于解释的目的，已经参照特定实施例描述了前述描述。然而，以上说明性讨论并非旨在穷举或将系统和方法限制为所公开的精确形式。鉴于上述教导，许多修改和变化是可能的。选择和描述这些实施例是为了最好地解释这些实施例的原理及其实际应用，从而使本领域的其他技术人员能够最好地利用这些实施例和可能适合于预期的特定用途的各种修改。因此，本实施例被认为是说明性的而非限制性的，并且本发明不限于本文给出的细节并且可以在所附权利要求的范围和等同物内进行修改。

特别是在上面的描述中，阐述了许多细节。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本发明。在某些情况下，众所周知的结构和设备以框图形式而不是详细示出，以避免混淆本发明。

此外，在阅读和理解以上描述后，许多其他实施例对于本领域技术人员来说是显而易见的。尽管已经参照特定示例性实施例描述了本发明，但是应当认识到，本发明不限于所描述的实施例，而是可以在本公开的精神和范围内进行修改和变更来实践。实施例可以以多种备选形式体现并且不应被解释为仅限于本文阐述的实施例。因此，说明书和附图被认为是说明性的而不是限制性的。

应当理解，虽然在本文中术语第一、第二等可用于描述各种步骤或计算，但是这些步骤或计算不应受这些术语的限制。这些术语仅用于将一个步骤或计算与另一步骤或计算区分开来。例如，在不脱离本公开的范围的情况下，第一计算可被称为第二计算，并且类似地，第二步骤可被称为第一步骤。如本文所用，术语“和/或”和“I”符号包括一个或多个相关所列项目的任何和所有组合。如本文所用，单数形式“一”、“一个”和“所述”也旨在包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”和/或“包含”在本文中使用时指定特征、整数、步骤、操作、元素和/或组件的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元素、组件和/或它们的组。因此，本文使用的术语仅用于描述特定实施例的目的，并不旨在进行限制。此外，虽然以特定顺序描述了方法操作，但是应当理解，可以在所述操作之间可以执行其他操作，可以调整所述操作以使其在稍微不同的时间发生，或者所描述的操作可以分布在一个系统中，该系统允许以与处理相关联的各种间隔发生处理操作。

各种单元、电路或其他组件可以被描述或要求保护为“被配置为”执行一个或多个任务。在这样的上下文中，短语“被配置为”用于通过指示单元/电路/组件包括在操作期间执行一个或多个任务的结构(例如，电路)来暗示结构。因此，即使当指定的单元/电路/组件当前未运行(例如，未接通)时，单元/电路/组件也可以被认为被配置为执行任务。与“被配置为”语言一起使用的单元/电路/组件包括硬件；例如，电路、存储可执行以实现操作的程序指令的存储器等。描述单元/电路/组件被“配置为”执行一项或多项任务明确旨在针对该单元/电路/组件不援引35U.S.C.112，第六段。此外，“被配置为”可以包括由软件和/或固件(例如，FPGA或执行软件的通用处理器)操纵的通用结构(例如，通用电路)以能够执行待解决的任务的方式操作。“被配置为”还可以包括调整制造工艺(例如，半导体制造设施)以制造适于实施或执行一项或多项任务的设备(例如，集成电路)。

Claims (18)

1.一种显示系统，用于显示图像，所述显示系统包括：

显示面板，其具有多个像素，所述多个像素中的每个像素具有像素电极电压V_PEV和共同电极电压V_COM；以及

耦接至所述显示面板的数字驱动设备，所述数字驱动设备包括：

位平面存储器，用于将所述V_PEV提供给所述多个像素中的每个像素；

共同电极电路，其耦接至所述显示面板，用于提供所述V_COM；以及

至少一个第一放大器，其耦接至所述显示面板，配置为生成最大像素电压V_PIX ⁺及最小像素电压V_PIX ^-，

其中，根据由所述多个像素中的至少一个像素从所述位平面存储器接收的电压，所述V_PEV从V_PIX ⁺切换至V_PIX ^-，

其中，所述共同电极电路还包括配置为生成预定电压V_{DAC_COM}的至少一个第二放大器，并且

其中，V_COM的值在i)V_PIX ^-减V_{DAC_COM}；和ii)V_PIX ⁺加V_{DAC_COM}之间切换。

2.根据权利要求1所述的显示系统，其中，V_PIX+的值在1.2V至4V的范围内，并且V_PIX ^-的值在0V至-2.8V的范围内。

3.根据权利要求1所述的显示系统，其中，V_{DAC_COM}的值在大约0V至2V范围内。

4.根据权利要求1所述的显示系统，其中，所述共同电极电压V_COM维持整个所述显示面板的DC电压平衡。

5.根据权利要求1所述的显示系统，其中，所述显示面板是液晶显示面板。

6.根据权利要求1所述的显示系统，还包括耦接至所述共同电极电路的控制电路，用于将时钟输出CS供应给所述共同电极电路。

7.根据权利要求6所述的显示系统，其中，所述共同电极电路还包括接收所述时钟输出CS的多个开关。

8.根据权利要求7所述的显示系统，其中，所述多个开关中的至少一个开关包括多个MOSFET晶体管。

9.根据权利要求1所述的显示系统，其中，所述共同电极电路位于与所述显示面板分开的集成电路芯片上。

10.根据权利要求1所述的显示系统，其中，所述共同电极电路被集成到与所述显示面板相同的集成电路芯片中。

11.根据权利要求1所述的显示系统，其中，V_PIX ^-为0，且V_COM的值在小于0与大于V_PIX ⁺之间切换。

12.一种针对具有多个像素的显示面板生成共同电极驱动电压V_COM的方法，所述像素具有像素电压V_PIX，所述方法包括以下步骤：

将具有至少一个第一电容器和至少一个第二电容器的共同电极电路耦接至所述显示面板；

在第一阶段期间，选择性地用控制电路控制所述共同电极电路以基于预定电压V_{DAC_COM}的负值生成V_COM的低值；以及

在第二阶段期间，选择性地使用所述控制电路控制所述共同电极电路以生成V_COM的高值；

将至少一个第一放大器耦接至所述显示面板，配置为生成最大像素电压V_PIX ⁺及最小像素电压V_PIX ^-；

其中，V_COM的值在i)V_PIX ^-减V_{DAC_COM}；与ii)V_PIX ⁺加V_{DAC_COM}之间切换。

13.根据权利要求12所述的方法，还包括以下步骤：

将所述共同电极电路内的所述至少一个第一电容器和所述至少一个第二电容器充电至所述预定电压V_{DAC_COM}。

14.根据权利要求12所述的方法，还包括以下步骤：将至少一个第二放大器耦接至所述共同电极电路，配置为生成所述预定电压V_{DAC_COM}。

15.根据权利要求12所述的方法，其中，V_PIX ⁺的值在1.2V至4V的范围内，并且V_PIX ^-的值在0V至-2.8V的范围内。

16.根据权利要求14所述的方法，其中，V_{DAC_COM}的值在0V至2V的范围内。

17.根据权利要求12所述的方法，其中，V_COM的值维持整个所述显示面板的DC电压平衡。

18.根据权利要求1所述的方法，其中，所述显示面板是LCoS显示系统。

Images