JP2001249648A - 液晶表示装置用駆動回路 - Google Patents
液晶表示装置用駆動回路Info
- Publication number
- JP2001249648A JP2001249648A JP2000062788A JP2000062788A JP2001249648A JP 2001249648 A JP2001249648 A JP 2001249648A JP 2000062788 A JP2000062788 A JP 2000062788A JP 2000062788 A JP2000062788 A JP 2000062788A JP 2001249648 A JP2001249648 A JP 2001249648A
- Authority
- JP
- Japan
- Prior art keywords
- field
- liquid crystal
- display device
- crystal display
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 フリッカーのない液晶表示装置を提供す
る。 【解決手段】第１フィールドと第２フィールドの表示電
極の表示時間を決めるための手段として第１フィルード
用コンデンサと第２フィールド用コンデンサを設けた液
晶表示装置用駆動回路において、第１フィールド用コン
デンサと第２フィールド用コンデンサに蓄えられる電圧
を調整するデータ処理回路を備えた液晶表示装置用駆動
回路とする。
る。 【解決手段】第１フィールドと第２フィールドの表示電
極の表示時間を決めるための手段として第１フィルード
用コンデンサと第２フィールド用コンデンサを設けた液
晶表示装置用駆動回路において、第１フィールド用コン
デンサと第２フィールド用コンデンサに蓄えられる電圧
を調整するデータ処理回路を備えた液晶表示装置用駆動
回路とする。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置用駆動
回路に関するものである。
回路に関するものである。
【０００２】
【従来の技術】液晶表示装置は、一般的にはインターレ
ス走査（飛び越し走査）で駆動される。すなわち、一つ
の画面は２つのフィールド画面で表示される。図１はモ
ノクロ液晶表示装置の駆動を説明するための回路図であ
る。液晶の駆動とは、表示電極と共通電極に挟まれた液
晶に、表示電極のオンオフにより駆動電圧をかけること
であり、駆動電圧をかける時間により表示の階調を変え
ている。１はビデオ信号入力端子であり、ビデオ信号は
１フィールド期間毎にスイッチ３により切り換えられコ
ンデンサ（Ｃ１）５、コンデンサ（Ｃ２）６に書込まれ
る。コンデンサの一端子はグランドＧと接続されてい
る。２は基準電圧供給端子であり、コンパレータ７に接
続されている。コンデンサ５またはコンデンサ６に書込
まれた電圧はスイッチ４により切り換えられる。読み出
された電圧はコンパレータ７に入力される。コンパレー
タ７は基準電圧と読み出し電圧を比較してオンまたはオ
フ信号を出力する。８は表示電極であり、コンパレータ
ー７の出力信号によりオンオフされる。本回路は理想回
路であるが、実際の回路はスイッチ４とコンパレータ７
間には寄生容量Ｃが発生し、図３のような寄生容量付回
路になる。
ス走査（飛び越し走査）で駆動される。すなわち、一つ
の画面は２つのフィールド画面で表示される。図１はモ
ノクロ液晶表示装置の駆動を説明するための回路図であ
る。液晶の駆動とは、表示電極と共通電極に挟まれた液
晶に、表示電極のオンオフにより駆動電圧をかけること
であり、駆動電圧をかける時間により表示の階調を変え
ている。１はビデオ信号入力端子であり、ビデオ信号は
１フィールド期間毎にスイッチ３により切り換えられコ
ンデンサ（Ｃ１）５、コンデンサ（Ｃ２）６に書込まれ
る。コンデンサの一端子はグランドＧと接続されてい
る。２は基準電圧供給端子であり、コンパレータ７に接
続されている。コンデンサ５またはコンデンサ６に書込
まれた電圧はスイッチ４により切り換えられる。読み出
された電圧はコンパレータ７に入力される。コンパレー
タ７は基準電圧と読み出し電圧を比較してオンまたはオ
フ信号を出力する。８は表示電極であり、コンパレータ
ー７の出力信号によりオンオフされる。本回路は理想回
路であるが、実際の回路はスイッチ４とコンパレータ７
間には寄生容量Ｃが発生し、図３のような寄生容量付回
路になる。
【０００３】図２は図１の駆動回路を説明するための波
形図である。（１）は１フィールドの期間１Ｖである。
基準電圧供給端子２には１フィールド期間中に２回のラ
ンプ信号Ｖｒａｍｐが供給されている。コンデンサ５か
らの読み出し電圧をＶa とする。コンパレータ７は基準
電圧Ｖｒａｍｐと読み出し電圧Ｖa を比較し、読み出し
電圧Ｖa より基準電圧Ｖｒａｍｐが低い時（（４）の期
間）は表示電極８へオン信号を出力し、読み出し電圧Ｖ
a より基準電圧Ｖｒａｍｐが高い時（（５）の期間）は
表示電極８へオフ信号を出力する。照射光の光源は１／
２フィールド（（２）の期間）のみオンされ、実際に表
示に使用されるのは読み出し電圧Ｖa より基準電圧Ｖｒ
ａｍｐが低い（４）の期間となる。すなわち電圧Ｖa に
より輝度レベルが決定される。（３）の期間は光源（Ｌ
ＥＤ）はオフ状態であり、この期間は液晶層に加わる電
圧が反転されて交流で駆動される。
形図である。（１）は１フィールドの期間１Ｖである。
基準電圧供給端子２には１フィールド期間中に２回のラ
ンプ信号Ｖｒａｍｐが供給されている。コンデンサ５か
らの読み出し電圧をＶa とする。コンパレータ７は基準
電圧Ｖｒａｍｐと読み出し電圧Ｖa を比較し、読み出し
電圧Ｖa より基準電圧Ｖｒａｍｐが低い時（（４）の期
間）は表示電極８へオン信号を出力し、読み出し電圧Ｖ
a より基準電圧Ｖｒａｍｐが高い時（（５）の期間）は
表示電極８へオフ信号を出力する。照射光の光源は１／
２フィールド（（２）の期間）のみオンされ、実際に表
示に使用されるのは読み出し電圧Ｖa より基準電圧Ｖｒ
ａｍｐが低い（４）の期間となる。すなわち電圧Ｖa に
より輝度レベルが決定される。（３）の期間は光源（Ｌ
ＥＤ）はオフ状態であり、この期間は液晶層に加わる電
圧が反転されて交流で駆動される。
【０００４】
【発明が解決しようとする課題】Ｃ１＝Ｃ２の場合は、
寄生容量Ｃが有っても、Ｃ１でチャージされる期間とＣ
２でチャージされる期間が同じなのでコンパレータ７の
入力電圧は差がない。ところが、Ｃ１≠Ｃ２の場合は寄
生容量Ｃがなければコンパレータ７の入力電圧は同一と
なるが、寄生容量Ｃが有るとコンパレータ７への入力電
圧に差が生じる。
寄生容量Ｃが有っても、Ｃ１でチャージされる期間とＣ
２でチャージされる期間が同じなのでコンパレータ７の
入力電圧は差がない。ところが、Ｃ１≠Ｃ２の場合は寄
生容量Ｃがなければコンパレータ７の入力電圧は同一と
なるが、寄生容量Ｃが有るとコンパレータ７への入力電
圧に差が生じる。
【０００５】すなわち、Ｃ１に接続された時のコンパレ
ータ７への入力電圧をＶｃｏｍｐ＋１、Ｃ２に接続され
た時のコンパレータ７への入力電圧をＶｃｏｍｐ＋２と
する。Ｃ１にチャージされた電荷をＱ１、Ｃ２にチャー
ジされた電荷をＱ２とすると、 Ｑ１＝Ｃ１Ｖ Ｑ２＝Ｃ２Ｖ Ｖｃｏｍｐ＋１＝Ｑ１／（Ｃ１＋Ｃ）＝Ｃ１Ｖ／（Ｃ１
＋Ｃ） Ｖｃｏｍｐ＋２＝Ｑ２／（Ｃ２＋Ｃ）＝Ｃ２Ｖ／（Ｃ２
＋Ｃ） であるから、Ｃ１≠Ｃ２の場合はＶｃｏｍｐ＋１≠Ｖｃ
ｏｍｐ＋２となる。寄生容量Ｃが０であればＶｃｏｍｐ
＋１＝Ｖ、Ｖｃｏｍｐ＋２＝Ｖである。従って、寄生容
量Ｃがあり、Ｃ１≠Ｃ２の場合は１フィールド目と２フ
ィールド目では表示電極８のオン時間に差が生じ、表示
明るさが違ってしまう。フィールド毎に明暗を繰り返す
ためフリッカーとして観察される。
ータ７への入力電圧をＶｃｏｍｐ＋１、Ｃ２に接続され
た時のコンパレータ７への入力電圧をＶｃｏｍｐ＋２と
する。Ｃ１にチャージされた電荷をＱ１、Ｃ２にチャー
ジされた電荷をＱ２とすると、 Ｑ１＝Ｃ１Ｖ Ｑ２＝Ｃ２Ｖ Ｖｃｏｍｐ＋１＝Ｑ１／（Ｃ１＋Ｃ）＝Ｃ１Ｖ／（Ｃ１
＋Ｃ） Ｖｃｏｍｐ＋２＝Ｑ２／（Ｃ２＋Ｃ）＝Ｃ２Ｖ／（Ｃ２
＋Ｃ） であるから、Ｃ１≠Ｃ２の場合はＶｃｏｍｐ＋１≠Ｖｃ
ｏｍｐ＋２となる。寄生容量Ｃが０であればＶｃｏｍｐ
＋１＝Ｖ、Ｖｃｏｍｐ＋２＝Ｖである。従って、寄生容
量Ｃがあり、Ｃ１≠Ｃ２の場合は１フィールド目と２フ
ィールド目では表示電極８のオン時間に差が生じ、表示
明るさが違ってしまう。フィールド毎に明暗を繰り返す
ためフリッカーとして観察される。
【０００６】図５は前記課題及び本発明を説明するため
の波形図である。Ｃ１＞Ｃ２とする。１フィールド目
（（１）１Ｖ）のＶｃｏｍｐをＶ１、２フィールド目
（（１’）１Ｖ）のＶｃｏｍｐをＶ２とする。１フィー
ルド目において、読み出し電圧Ｖ１ より基準電圧Ｖｒ
ａｍｐが低い時（（４）の期間）は表示電極８へオン信
号を出力し、読み出し電圧Ｖ１ より基準電圧Ｖｒａｍ
ｐが高い時（（５）の期間）は表示電極８へオフ信号を
出力するので、表示に使用されるのは読み出し電圧Ｖ１
より基準電圧Ｖｒａｍｐが低い（４）の期間となる。
すなわち電圧Ｖ１ により輝度レベルが決定される。２
フィールド目は、読み出し電圧Ｖ２（図中点線で示す)
より基準電圧Ｖｒａｍｐが低い時（（６）の期間）は表
示電極８へオン信号を出力し、読み出し電圧Ｖ２ より
基準電圧Ｖｒａｍｐが高い時（（７）の期間）は表示電
極８へオフ信号を出力するので、表示に使用されるのは
読み出し電圧Ｖ２ より基準電圧Ｖｒａｍｐが低い
（６）の期間となる。図で分かるようにＶ１＞Ｖ２であ
るから、１フィールド目より２フィールド目の方が表示
電極オン期間が短いので輝度が低くなる。
の波形図である。Ｃ１＞Ｃ２とする。１フィールド目
（（１）１Ｖ）のＶｃｏｍｐをＶ１、２フィールド目
（（１’）１Ｖ）のＶｃｏｍｐをＶ２とする。１フィー
ルド目において、読み出し電圧Ｖ１ より基準電圧Ｖｒ
ａｍｐが低い時（（４）の期間）は表示電極８へオン信
号を出力し、読み出し電圧Ｖ１ より基準電圧Ｖｒａｍ
ｐが高い時（（５）の期間）は表示電極８へオフ信号を
出力するので、表示に使用されるのは読み出し電圧Ｖ１
より基準電圧Ｖｒａｍｐが低い（４）の期間となる。
すなわち電圧Ｖ１ により輝度レベルが決定される。２
フィールド目は、読み出し電圧Ｖ２（図中点線で示す)
より基準電圧Ｖｒａｍｐが低い時（（６）の期間）は表
示電極８へオン信号を出力し、読み出し電圧Ｖ２ より
基準電圧Ｖｒａｍｐが高い時（（７）の期間）は表示電
極８へオフ信号を出力するので、表示に使用されるのは
読み出し電圧Ｖ２ より基準電圧Ｖｒａｍｐが低い
（６）の期間となる。図で分かるようにＶ１＞Ｖ２であ
るから、１フィールド目より２フィールド目の方が表示
電極オン期間が短いので輝度が低くなる。
【０００７】
【課題を解決するための手段】第１フィールドと第２フ
ィールドの表示電極の表示時間を決めるための手段とし
て第１フィルード用コンデンサと第２フィールド用コン
デンサを設けた液晶表示装置用駆動回路において、第１
フィールド用コンデンサと第２フィールド用コンデンサ
に蓄えられる電圧を調整するデータ処理回路を備えた液
晶表示装置用駆動回路とする。
ィールドの表示電極の表示時間を決めるための手段とし
て第１フィルード用コンデンサと第２フィールド用コン
デンサを設けた液晶表示装置用駆動回路において、第１
フィールド用コンデンサと第２フィールド用コンデンサ
に蓄えられる電圧を調整するデータ処理回路を備えた液
晶表示装置用駆動回路とする。
【０００８】
【発明の実施の形態】図４は本発明の液用表示装置駆動
回路の一実施形態を示す回路図である。図中の符号で既
に説明した符号は同じ物である。１１は８ビットのビデ
オ信号であり、１０はデータ処理回路である。１２はデ
ータ処理された８ビットのビデオ信号であり、９はＤ／
Ａ変換器である。アナログ信号であるビデオ信号は、Ａ
／Ｄ変換され液晶駆動用に８ビットの信号１１で出力さ
れる。アナログ信号の電圧をサンプリングし０〜Ｖｓｓ
を２５６階調で変換している。従来は８ビットの信号を
そのままＤ／Ａ変換して１フィールド期間毎にコンデン
サＣ１、Ｃ２に書込まれ、読み出されるため、Ｃ１、Ｃ
２のばらつきによりフリッカーが発生していたが、本発
明ではデータ処理回路１２により、８ビットの信号を補
正する。
回路の一実施形態を示す回路図である。図中の符号で既
に説明した符号は同じ物である。１１は８ビットのビデ
オ信号であり、１０はデータ処理回路である。１２はデ
ータ処理された８ビットのビデオ信号であり、９はＤ／
Ａ変換器である。アナログ信号であるビデオ信号は、Ａ
／Ｄ変換され液晶駆動用に８ビットの信号１１で出力さ
れる。アナログ信号の電圧をサンプリングし０〜Ｖｓｓ
を２５６階調で変換している。従来は８ビットの信号を
そのままＤ／Ａ変換して１フィールド期間毎にコンデン
サＣ１、Ｃ２に書込まれ、読み出されるため、Ｃ１、Ｃ
２のばらつきによりフリッカーが発生していたが、本発
明ではデータ処理回路１２により、８ビットの信号を補
正する。
【０００９】例えば、１フィールド目が暗く２フィール
ド目が明るければ、１フィールド目のデータ全て調整デ
ータを加える。また、１フィールド目が明るく２フィー
ルド目が暗ければ、２フィールド目のデータ全てに調整
データを加える。１フィールド目が明るく２フィールド
目が明るすぎれば、２フィルド目の全てに調整データを
減じることも可能である。１フィールド目と２フィール
ド目の輝度が同じになるように１フィールド目または２
フィールド目のデータを各ピクセル一律に加減して調整
する。図５において、第２フィールドで点線で表示して
あるＶ２を調整によりＶ２’（＝Ｖ２）まで高めること
により、表示電極のオン期間（６）を（６’）＝（４）
とすることでフリッカーをなくしている。
ド目が明るければ、１フィールド目のデータ全て調整デ
ータを加える。また、１フィールド目が明るく２フィー
ルド目が暗ければ、２フィールド目のデータ全てに調整
データを加える。１フィールド目が明るく２フィールド
目が明るすぎれば、２フィルド目の全てに調整データを
減じることも可能である。１フィールド目と２フィール
ド目の輝度が同じになるように１フィールド目または２
フィールド目のデータを各ピクセル一律に加減して調整
する。図５において、第２フィールドで点線で表示して
あるＶ２を調整によりＶ２’（＝Ｖ２）まで高めること
により、表示電極のオン期間（６）を（６’）＝（４）
とすることでフリッカーをなくしている。
【００１０】図６は本発明を適用したシーケンシャル方
式カラー液晶表示装置駆動回路のデータ処理回路のブロ
ック図である。２１、２２、２３はビデオ信号から分離
されたＲ(赤)、Ｇ(緑)、Ｂ(青)のビデオ信号入力端子で
ある。２４、２５、２６はそれぞれのアナログ色信号を
デジタル信号に変換するビデオ信号用Ａ／Ｄ変換器であ
る。各Ａ／Ｄ変換器の出力２７、２８、２９は１フィー
ルド分ずつメモリ３０に収納される。メモリ３０から所
定タイミングで各色のフィールドデータ３８、３９、４
０がデータ処理回路１０に読み込まれる。３１はデータ
処理回路１０から出力されるビデオ信号用Ａ／Ｄ２４、
２５、２６のタイミングコントロール信号であり、３２
はデータ処理回路１０から出力されるメモリの読み出し
タイミングをコントロールする信号である。
式カラー液晶表示装置駆動回路のデータ処理回路のブロ
ック図である。２１、２２、２３はビデオ信号から分離
されたＲ(赤)、Ｇ(緑)、Ｂ(青)のビデオ信号入力端子で
ある。２４、２５、２６はそれぞれのアナログ色信号を
デジタル信号に変換するビデオ信号用Ａ／Ｄ変換器であ
る。各Ａ／Ｄ変換器の出力２７、２８、２９は１フィー
ルド分ずつメモリ３０に収納される。メモリ３０から所
定タイミングで各色のフィールドデータ３８、３９、４
０がデータ処理回路１０に読み込まれる。３１はデータ
処理回路１０から出力されるビデオ信号用Ａ／Ｄ２４、
２５、２６のタイミングコントロール信号であり、３２
はデータ処理回路１０から出力されるメモリの読み出し
タイミングをコントロールする信号である。
【００１１】電源３４の電圧が可変抵抗ＶＲにより調整
され、可変抵抗の出力３６がデータ修正用Ａ／Ｄ変換器
３５に入力される。Ａ／Ｄ変換されたデータ修正用デジ
タル信号３７はデータ処理回路１０に入力される。３３
はデータ修正回路１０から出力されるデータ修正用Ａ／
Ｄ３５のタイミングコントロール信号である。第１フィ
ールドと第２フィールドの輝度を同じにするためのデー
タ修正用データは、データ処理回路１０内で読み込まれ
たフィールドデータ３８、３９、４０の修正されるべき
フィールド信号に加算されて出力４１となり、液晶表示
装置４２を駆動する。
され、可変抵抗の出力３６がデータ修正用Ａ／Ｄ変換器
３５に入力される。Ａ／Ｄ変換されたデータ修正用デジ
タル信号３７はデータ処理回路１０に入力される。３３
はデータ修正回路１０から出力されるデータ修正用Ａ／
Ｄ３５のタイミングコントロール信号である。第１フィ
ールドと第２フィールドの輝度を同じにするためのデー
タ修正用データは、データ処理回路１０内で読み込まれ
たフィールドデータ３８、３９、４０の修正されるべき
フィールド信号に加算されて出力４１となり、液晶表示
装置４２を駆動する。
【００１２】図７は本発明を適用した別のシーケンシャ
ル方式カラー液晶表示装置駆動回路のデータ処理回路の
ブロック図である。図６で使用した符号と同じ符号は同
じものである。図６で示したシーケンシャル方式カラー
液晶表示装置駆動回路のデータ処理回路では４つのＡ／
Ｄ変換器を使用していたが、本実施例ではデータ修正用
Ａ／Ｄ変換器３５を省略し、ビデオ信号用Ａ／Ｄ変換器
２４をスイッチ４３を設けることで共用してＡ／Ｄ変換
器を３つにしている。Ｒ信号の帰還時にスイッチ４３を
切替え、データ修正データ信号３６をＡ／Ｄ変換してデ
ータ処理回路１０に読み込む。４４はデータ処理回路１
０からスイッチ４４に出力されるタイミングコントロー
ル信号である。
ル方式カラー液晶表示装置駆動回路のデータ処理回路の
ブロック図である。図６で使用した符号と同じ符号は同
じものである。図６で示したシーケンシャル方式カラー
液晶表示装置駆動回路のデータ処理回路では４つのＡ／
Ｄ変換器を使用していたが、本実施例ではデータ修正用
Ａ／Ｄ変換器３５を省略し、ビデオ信号用Ａ／Ｄ変換器
２４をスイッチ４３を設けることで共用してＡ／Ｄ変換
器を３つにしている。Ｒ信号の帰還時にスイッチ４３を
切替え、データ修正データ信号３６をＡ／Ｄ変換してデ
ータ処理回路１０に読み込む。４４はデータ処理回路１
０からスイッチ４４に出力されるタイミングコントロー
ル信号である。
【００１３】
【発明の効果】８ビットの信号で１フィールド目または
２フィールド目のデータを一律に調整して、書込みコン
デンサＣ１、Ｃ２の差を補正し、Ｖｃｏｍｐ＋１＝Ｖｃ
ｏｍｐ＋２にするので、フリッカーを無くすことができ
る。
２フィールド目のデータを一律に調整して、書込みコン
デンサＣ１、Ｃ２の差を補正し、Ｖｃｏｍｐ＋１＝Ｖｃ
ｏｍｐ＋２にするので、フリッカーを無くすことができ
る。
【図１】モノクロ液晶表示装置の駆動を説明するための
回路図
回路図
【図２】図１の駆動回路を説明するための波形図
【図３】寄生容量付回路
【図４】本発明の液用表示装置駆動回路の一実施形態を
示す回路図
示す回路図
【図５】課題及び本発明をを説明するための波形図
【図６】本発明を適用したシーケンシャル方式カラー液
晶表示装置駆動回路のデータ処理回路のブロック図
晶表示装置駆動回路のデータ処理回路のブロック図
【図７】本発明を適用した別のシーケンシャル方式カラ
ー液晶表示装置駆動回路のデータ処理回路のブロック図
ー液晶表示装置駆動回路のデータ処理回路のブロック図
１ ビデオ信号入力端子 ２ 基準電圧供給端子 ３ スイッチ ４ スイッチ ５ コンデンサ ６ コンデンサ ７ コンパレータ ８ 表示電極 ９ Ｄ／Ａ変換器 １０ データ処理回路 １１ ８ビットのビデオ信号 １２ データ処理された８ビットのビデオ信号 ２１ Ｒビデオ信号入力端子 ２２ Ｇビデオ信号入力端子 ２３ Ｂビデオ信号入力端子 ２４ ビデオ信号用Ａ／Ｄ変換器 ２５ ビデオ信号用Ａ／Ｄ変換器 ２６ ビデオ信号用Ａ／Ｄ変換器 ２７ Ａ／Ｄ変換器の出力 ２８ Ａ／Ｄ変換器の出力 ２９ Ａ／Ｄ変換器の出力 ３０ メモリ ３１ タイミングコントロール信号 ３２ タイミングコントロール信号 ３３ タイミングコントロール信号 ３４ 電源 ３５ データ修正用Ａ／Ｄ変換器 ３６ 可変抵抗の出力 ３７ データ修正用デジタル信号 ３８ フィールドデータ ３９ フィールドデータ ４０ フィールドデータ ４１ 出力 ４２ 液晶表示装置 ４３ スイッチ ４４ タイミングコントロール信号 Ｃ 寄生容量 Ｇ グランド Ｖｒａｍｐ 基準電圧 ＶＲ 可変抵抗
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA15 NC02 NC05 NC16 NC24 NC29 ND10 NE07 5C006 AA01 AA21 AC29 AF46 BB11 BC16 FA20 FA23 5C080 AA10 BB05 CC03 DD06 EE19 JJ02 JJ04
Claims (1)
- 【請求項１】 第１フィールドと第２フィールドの表示
電極の表示時間を決めるための手段として第１フィルー
ド用コンデンサと第２フィールド用コンデンサを設けた
液晶表示装置用駆動回路において、第１フィールド用コ
ンデンサと第２フィールド用コンデンサに蓄えられる電
圧を調整するデータ処理回路を備えたことを特徴とする
液晶表示装置用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000062788A JP2001249648A (ja) | 2000-03-08 | 2000-03-08 | 液晶表示装置用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000062788A JP2001249648A (ja) | 2000-03-08 | 2000-03-08 | 液晶表示装置用駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001249648A true JP2001249648A (ja) | 2001-09-14 |
Family
ID=18582748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000062788A Pending JP2001249648A (ja) | 2000-03-08 | 2000-03-08 | 液晶表示装置用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001249648A (ja) |
-
2000
- 2000-03-08 JP JP2000062788A patent/JP2001249648A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224351B2 (en) | Liquid crystal display and driving device thereof | |
| US5920298A (en) | Display system having common electrode modulation | |
| US8279149B2 (en) | Device for driving a liquid crystal display | |
| US9858893B2 (en) | Display device and method for driving the same | |
| US6384817B1 (en) | Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device | |
| US8581820B2 (en) | Signal driving circuit of liquid crystal display device and driving method thereof | |
| KR100859520B1 (ko) | 액정 표시 장치 및 그 데이터 드라이버 | |
| JPH08211853A (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
| US10706759B2 (en) | Current comparison circuit, display device and driving method thereof | |
| US7375707B1 (en) | Apparatus and method for compensating gamma voltage of liquid crystal display | |
| KR20160147126A (ko) | 표시장치 및 그의 구동방법 | |
| JP2001188220A (ja) | 液晶表示装置およびその駆動方法 | |
| CA2137803A1 (en) | Symmetric drive for an electroluminescent display panel | |
| KR100298265B1 (ko) | 시각의존특성보정회로,보정방법및표시장치 | |
| KR20030092552A (ko) | 액정표시장치 | |
| CN100409290C (zh) | 数字驱动型显示装置 | |
| JP2004020657A5 (ja) | ||
| JPH0683416B2 (ja) | 液晶表示装置用駆動回路 | |
| JP2001249648A (ja) | 液晶表示装置用駆動回路 | |
| US20070057890A1 (en) | Liquid crystal microdisplay | |
| KR100852647B1 (ko) | 액정 표시 장치, 그 구동방법, 액정 표시 장치를 구비한액정 텔레비젼, 및 액정 표시 장치를 구비한 액정 모니터 | |
| JP2003216115A (ja) | 液晶表示装置 | |
| JP2001016479A (ja) | 液晶表示装置のクランプ回路 | |
| JP3658932B2 (ja) | 液晶素子の駆動方法及び液晶表示装置及び電子機器 | |
| US20070257873A1 (en) | Brightness control of a lighting unit of a matrix display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090624 |