JP2003216115A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003216115A JP2003216115A JP2002011349A JP2002011349A JP2003216115A JP 2003216115 A JP2003216115 A JP 2003216115A JP 2002011349 A JP2002011349 A JP 2002011349A JP 2002011349 A JP2002011349 A JP 2002011349A JP 2003216115 A JP2003216115 A JP 2003216115A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- source driver
- reference voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 ソースドライバの動作を停止するときに画質
を低下させずに省電力化を図ること。 【解決手段】 マトリックス状に形成された複数の画素
電極を持つ液晶パネルと、ゲートドライバと、ソースド
ライバと、ゲートドライバとソースドライバへの制御信
号と表示データを供給する信号処理回路を備えた液晶表
示装置であり、ソースドライバが動作不要なときに、表
示データに応じたアナログ電圧値を出力するDA変換回
路と、DA変換回路の基準電圧を与える基準電圧回路と
の動作を停止させると同時に、基準電圧回路内のスイッ
チを切ることで基準電圧を安定化させる容量の電荷を保
持し、基準電圧回路のオンオフによる安定化容量の充放
電を無くすことが可能な構成とする。
を低下させずに省電力化を図ること。 【解決手段】 マトリックス状に形成された複数の画素
電極を持つ液晶パネルと、ゲートドライバと、ソースド
ライバと、ゲートドライバとソースドライバへの制御信
号と表示データを供給する信号処理回路を備えた液晶表
示装置であり、ソースドライバが動作不要なときに、表
示データに応じたアナログ電圧値を出力するDA変換回
路と、DA変換回路の基準電圧を与える基準電圧回路と
の動作を停止させると同時に、基準電圧回路内のスイッ
チを切ることで基準電圧を安定化させる容量の電荷を保
持し、基準電圧回路のオンオフによる安定化容量の充放
電を無くすことが可能な構成とする。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は消費電力を低減する
液晶表示装置に関する。 【0002】 【従来の技術】近年、カラー動画像等を表示する携帯端
末用の表示装置として、高視野角化と高精細化による画
質の向上及び応答速度の短縮の点から、アクティブマト
リックス型の液晶表示装置が用いられている。 【0003】図3は従来例のアクティブマトリックス型
の液晶表示装置の構成図である。この図を用いて従来例
の液晶表示装置の構成と動作について説明する。液晶パ
ネル1はアクティブマトリックス型の液晶パネルであ
り、画素電極10、走査信号線11、データ信号線1
2、スイッチング素子13、対向電極14を有してい
る。 【0004】画素電極10は行方向と列方向に対してマ
トリックス状に配置された電極である。走査信号線11
は同一行方向の画素を選択する走査信号線であり、液晶
パネルの列方向に沿ってp本設けられているとする。デ
ータ信号線12は同一列方向の画素に表示データに応じ
た印加電圧を伝達するデータ信号線であり、液晶パネル
の行方向に沿ってq本設けられているとする。スイッチ
ング素子13は走査信号によりデータ信号線のデータを
液晶セルの画素に伝えるスイッチング素子で、例えばT
FTで構成される。対向電極14は各液晶セルの共通電
圧を供給するための電極である。画素電極10と対向電
極14の間に液晶セルを挟んでいる。1組の画素電極1
0と対向電極14と間に挟む液晶セルを画素と呼ぶ。 【0005】液晶セルは画素電極10と対向電極14間
の印加電圧によって、光を通す量を調節するシャッター
の役目を果たす。画素を規則的にRGBに割り当て、対
向電極14側にRGBのカラーフィルタを設ければ、人
間の目には、RGBの光が合成されてカラー画像が認識
される。画素のRGB配列に基づき、データ線12にR
GBデータを割り当てる。 【0006】ゲートドライバ2は、液晶パネル1内のp
本の走査信号線11に走査信号X1,X2,・・・,X
pを順次印加する回路である。ソースドライバ3は液晶
パネル1内のデータ信号線12に表示データに応じた印
加電圧を生成し、この電圧を画素信号Y1,Y2,・・
・,Yqとして出力する回路である。信号処理回路4は
外部から映像信号を入力し、ソースドライバ3に対して
表示データを出力すると共に、ゲートドライバ2及びソ
ースドライバ3に制御信号を出力する回路である。 【0007】次に液晶パネル1に画像を表示する動作に
ついて説明する。液晶パネル1の全画面に表示データを
書き込む期間を1垂直期間、1走査線に走査信号を出力
している期間を1水平期間とする。図4に1垂直期間の
動作タイミング図を、図5に1水平期間の動作タイミン
グ図を示す。 【0008】信号処理回路4はゲートドライバ2の制御
信号として、スタート信号、動作クロックを出力する。
ゲートドライバ2はスタート信号を受け取ると、動作ク
ロックに同期して、X1,X2,・・・,Xpの走査信
号をp本の走査信号線11に順次出力する。ある走査信
号線11に走査信号が印加されると、その走査信号線に
接続されたスイッチング素子13はオン状態となり、Y
1,Y2,・・・,Yqの各データ線12の電圧が各列
の画素電極10に書き込まれる。 【0009】一方、信号処理回路4はソースドライバ3
の制御信号として、スタート信号、動作クロック、ロー
ド信号を出力する。ソースドライバ3はスタート信号と
動作クロックにより任意の走査行の各画素に印加するデ
ータを順次書き込み、ロード信号により出力する。 【0010】ソースドライバ3がサンプルホールド型の
場合、ある行の走査信号線11に走査信号が印加されて
いるときにその画素への印加電圧値を出力するために
は、信号処理回路4はその走査信号線11を走査する1
水平期間前に、各画素への表示データをソースドライバ
3に書き込めばよい。 【0011】次に、ソースドライバ3の内部構成例を図
6に示す。本図に示すようにソースドライバ3はシフト
レジスタ回路20、ラッチ回路21、DA変換回路2
2、基準電圧回路23を有している。シフトレジスタ回
路20は、各列の画素電極10への表示データを画素列
の数(q)だけ入力し、順次シフトして記憶する回路で
ある。ラッチ回路21は、走査信号線11に走査信号が
印加されてスイッチング素子13がオン状態の間、各列
の画素電極10への表示データを記憶しておく回路であ
る。信号処理回路4から与えられる表示データはnビッ
トであり、シフトレジスタ回路20とラッチ回路21は
nビットのデータを記憶する。DA変換回路22は、ラ
ッチ回路21に記憶されている各列の画素への表示デー
タを画素電極10への印加電圧に変換してデータ信号線
12に出力する回路である。V1,V2,・・・,Vb
はDA変換回路22で参照する基準電圧である。 【0012】シフトレジスタ回路20は制御信号に含ま
れるスタート信号及びクロック信号を用いて走査行の各
画素への表示データを順次記憶する。次にラッチ回路2
1は制御信号に含まれるロード信号により、シフトレジ
スタ回路20に記憶している表示データをラッチし、D
A変換回路22に出力する。その間、シフトレジスタ回
路20は次の走査行の表示データを順次記憶する。DA
変換回路22は各列のnビットの表示データに応じた画
素電極10への印加電圧を、基準電圧V1,V2,・・
・,Vbから選択して、アナログ電圧としてデータ信号
線12に出力する。 【0013】基準電圧回路23はDA変換回路22で参
照する基準電圧V1,V2,・・・,Vbを発生する回
路である。基準電圧V1,V2,・・・,Vbは、DA
変換回路22で表示データに応じて選択されて出力され
るので、液晶パネル1の輝度(表示色)に、直接、影響
を与える。 【0014】従って、基準電圧回路23は、V1,V
2,・・・,Vbを液晶パネル1の特性に応じて、柔軟
に変更でき、かつ、安定した電圧をDA変換回路に供給
できるような構成が好ましい。基準電圧変換回路23
は、通常、1本の抵抗を、液晶パネル1内の画素電極1
0の印加電圧と透過率との代表的な関係、あるいは、中
間的な関係を示す比に分割した回路で構成される。 【0015】基準電圧回路23を抵抗分割回路で構成し
た場合、基準電圧回路23には、外部から、基準電圧V
1,V2,・・・,Vbで必要とする最大電圧(Hig
h電圧)、最小電圧(Low電圧)を供給する。基準電
圧回路23の内部電圧、あるいは、外部供給電圧を安定
させるためには、外部に電圧安定化容量を設ける。図6
では1本の抵抗をa個の抵抗R1,R2,・・・,Ra
に分割し、抵抗の分割部分にそれぞれ、安定化容量C
1,C2,・・・,Ca+1を付加している。さらに、
抵抗R1,R2,・・・,Raをそれぞれ、さらに細か
く分け、その中間電位を基準電位V1,V2,・・・,
Vbに割り当てている。 【0016】 【発明が解決しようとする課題】アクティブマトリック
ス型の液晶表示装置では、ソースドライバの消費電力が
液晶表示装置の消費電力の数分の1から2分の1程度を
占める。携帯情報端末への使用を想定した場合、端末の
使用可能時間を増やすためには、特に、ソースドライバ
の消費電力を削減する必要がある。 【0017】ソースドライバの消費電力を削減するため
の1つの手段として、1水平期間中で画素への書き込み
の必要のない期間(水平ブランキング期間)、及び、1
垂直期間中の空き期間(垂直ブランキング期間)にDA
変換回路22への電源供給を止めて、ソースドライバ3
の出力を停止させる方法がある。このとき、基準電圧V
1,V2,・・・,Vbは供給する必要がないので、基
準電圧回路23への電圧供給も止めることができる。 【0018】しかしながら、基準電圧回路23を抵抗分
割回路で構成し、基準電圧回路23の抵抗R1,R2,
・・・,Raの中間電圧に電圧安定化容量を設けている
場合、安定化容量C1,C2,・・・,Ca+1に充電
されている電荷は、Vブランキング期間に、基準電圧回
路23内部の抵抗を通して抜けてしまう。表示開始時に
は基準電圧V1,V2,・・・,Vbは安定している必
要があるので、DA変換回路22と基準電圧回路23の
電源をオンオフする度に、安定化容量C1,C2,・・
・,Ca+1が充放電し、消費電力を無駄にしていた。 【0019】また、DA変換回路22と基準電圧回路2
3への電圧供給オフ期間は、供給安定化容量C1,C
2,・・・,Cbの電荷が安定するまでの時間を考慮し
て決める必要があり、電圧供給時間が必要以上に長くな
っていた。 【0020】本発明は、このような従来の問題点に鑑み
てなされたものであって、基準電圧回路23に抵抗分割
回路を使用し、中間電圧に電圧安定化容量を付加した構
成をとり、かつ、表示無効期間に基準電圧回路23の電
圧供給を止める場合に、高画質かつ、低消費電力を両立
させる液晶表示装置を提供することを目的とする。 【0021】 【発明を解決するための手段】上記の課題を解決するた
めに本発明が講じた解決手段は、マトリックス状に形成
された複数の画素電極を持つ液晶パネルと、ゲートドラ
イバと、ソースドライバと、ゲートドライバとソースド
ライバへの制御信号と表示データを供給する信号処理回
路を備えた液晶表示装置であり、ソースドライバが動作
不要なときに、表示データに応じたアナログ電圧値を出
力するDA変換回路と、DA変換回路の基準電圧を与え
る基準電圧回路との動作を停止させると同時に、基準電
圧回路内のスイッチを切ることで基準電圧を安定化させ
る容量の電荷を保持し、基準電圧回路のオンオフによる
安定化容量の充放電を無くすことが可能な構成とする。 【0022】 【発明の実施の形態】本発明の請求項1記載の液晶表示
装置は、マトリックス状に形成されたゲート電極および
ソース電極を介して各液晶画素に画素信号を与える複数
のスイッチングトランジスタを有する液晶表示パネル
と、前記ゲート電極にゲート信号を出力するゲートドラ
イバと、表示データを入力し、前記ソース電極に前記画
素信号を出力するソースドライバと、前記ゲートドライ
バに選択制御信号を与え、前記ソースドライバに動作制
御信号および前記表示データを供給する信号処理回路
と、を具備する液晶表示装置であって、前記ソースドラ
イバは、前記表示データを前記液晶画素への印加電圧で
あるアナログ電圧値に変換して前記画素電極に出力する
DA変換回路と、2種類の電圧を抵抗分割して前記DA
変換回路に複数の基準電圧を供給する基準電圧回路と、
前記DA変換回路への電源供給及び停止を制御する第1
のスイッチと、前記基準電圧回路への電圧供給及び停止
を制御する第2のスイッチと、を有し、前記基準電圧回
路の複数の前記基準電圧を複数のスイッチで構成される
第3のスイッチ群を介して安定化容量で安定化させると
ともに、前記第1のスイッチおよび前記第2のスイッチ
の制御と同期して前記第3のスイッチ群を制御すること
を特徴とする。 【0023】(実施の形態1)本発明の実施の形態にお
ける液晶表示装置について、図面を参照しつつ説明す
る。本発明の液晶表示装置の構成と動作は基本的には従
来例と同じであり、ソースドライバの制御と内部動作が
従来例と異なる。 【0024】本発明の液晶表示装置のソースドライバの
1つの回路構成例を図1に示す。本図に示すようにソー
スドライバ103は、シフトレジスタ回路201、ラッ
チ回路202、DA変換回路203、基準電圧発生回路
204、及びスイッチ回路205、206を含んで構成
される。 【0025】基準電圧回路204は、a個に分割された
抵抗R1,R2,・・・,Raと(a+1)個のスイッ
チ群であるスイッチSW1,SW2,・・・,SWa,
SWa+1で構成される。抵抗R1の一方の端、抵抗R
1と抵抗R2の結合部分、抵抗R2と抵抗R3の結合部
分、・・・、抵抗Ra−1と抵抗Raの結合部分、及び
抵抗Raのもう一方の端は、それぞれスイッチSW1,
SW2,・・・,SWa+1を介して、外部の安定化容
量C1,C2,・・・,Ca,Ca+1が接続されてい
る。また、抵抗R1にはスイッチ206を介して液晶パ
ネル内の画素への印加電圧の最大電圧値(High電
圧)が、抵抗Raには液晶パネル内の画素への印加電圧
の最小電圧(Low電圧)が供給されている。 【0026】V1,V2,・・・,VbはDA変換回路
203で参照する基準電圧であり、DA変換回路203
は表示データに応じて基準電圧V1,V2,・・・、V
bから出力電圧値を選択して液晶パネル内の画素への印
加電圧として出力する。基準電圧V1,V2,・・・,
Vbは、通常、抵抗R1,R2,・・・,Raをさらに
細かく分割した点の中間電位として、DA変換回路20
3に供給される。V1,V2,・・・,Vbは液晶パネ
ルの画素の印加電圧と画素の透過率との関係から決定さ
れる。 【0027】例えば、a=8、b=64とすると、8個
の抵抗R1,R2,・・・,R8のそれぞれをさらに8
分割して、その中間電位をV1,V2,・・・,V64
とする。DA変換回路203には64個の基準電圧V
1,V2,・・・,V64が供給される。この場合、R
GBそれぞれ64階調の色を表示でき、従って、液晶パ
ネルの表示色は64×64×64色となる。 【0028】表示データは、液晶パネルの画素への印加
電圧の元データであり、nビットデータとする。制御信
号はソースドライバの動作を制御する信号であり、スタ
ート信号、クロック信号、およびロード信号を含んでい
る。電源制御信号はスイッチ205、スイッチ206、
及び基準電圧204の内部スイッチ群の動作を制御す
る。 【0029】シフトレジスタ回路201は、1画素nビ
ットのデータをq個の画素数だけ順次シフトして記憶
し、q個パラレルに出力する。ラッチ回路202は、ロ
ード信号によってシフトレジスタ回路201からnビッ
トデータをq画素分同時に取り込み、液晶パネルの1走
査期間、各列の画素に対する表示データを保持する。D
A変換回路203は、ラッチ回路202に保持されてい
る各列の画素へのnビットの表示データをアナログ電圧
に変換し、各列における画素信号Y1,Y2,Y3,・
・・,Yqとしてデータ信号線に出力する回路である。 【0030】基準電圧回路204は、DA変換回路20
3で参照する基準電圧V1,V2,・・・,Vbを供給
する回路である。DA変換回路203は、ラッチ回路2
02に保持されたnビット表示データに応じて、基準電
圧V1,V2,・・・,Vbからいずれかの電圧を選択
して、アナログ電圧としてデータ信号線に出力する。基
準電圧V1,V2,・・・,Vbは液晶パネル内の画素
への印加電圧と光の透過率の関係、および、表示色数か
ら決定される。 【0031】スイッチ回路205はDA変換回路203
への電源を供給するか止めるかの切り替えスイッチであ
り、スイッチ206は基準電圧回路204への電源を供
給するか止めるかの切り替えスイッチである。 【0032】図2に本発明の液晶表示装置の構成図を示
す。液晶パネル101はアクティブマトリックス型の液
晶パネルであり、p×q個の画素電極110、p本の走
査信号線111、q本のデータ信号線112、p×q個
のスイッチング素子113、共通の対向電極114を有
し、液晶セルの電荷蓄積効果を用いて、マトリクス位置
に配置されたp×qの液晶セルの光学特性を独立に制御
する。 【0033】ゲートドライバ102は液晶パネル101
内のp本の走査信号線111に走査信号X1,X2,・
・・,Xpを順次印加する回路である。ソースドライバ
103は液晶パネル101内のデータ信号線112に表
示データに応じた印加電圧を生成し、この電圧を画素信
号Y1,Y2,・・・,Yqとして出力する回路であ
る。信号処理回路104は外部から映像信号を入力し、
ソースドライバ103に対して表示データ122を出力
すると共に、制御信号121及び電源制御信号123を
出力する回路である。また、信号処理回路104はゲー
トドライバ102に対し動作クロック及びスタート信号
を含む制御信号120も出力する。 【0034】制御信号120はゲートドライバ102の
動作を制御する。制御信号121はソースドライバ10
3の動作を制御する。電源制御信号123はDA変換回
路203及び基準電圧回路204への電源供給を行うか
止めるかを切り替えるともに、基準電圧回路204内部
のスイッチのオンオフを制御する。 【0035】液晶表示パネル101への画像表示につい
て、図1及び図2を用いて説明する。図2の信号処理回
路104はゲートドライバ102に対して制御信号12
0を出力し、液晶パネル101の任意の行の走査信号線
111に走査信号を印加する。すると、その行のスイッ
チング素子113はオン状態となり、各列のデータ信号
線112と画素電極110とが導通する。予め信号処理
回路104は、走査信号を供給している行の各列の画素
に表示データ122をソースドライバ103に供給して
おく。ソースドライバ103はスイッチング素子113
がオン状態となっている間、表示データを画素信号Y
1,Y2,・・・,Yqに変換して出力する。そして、
信号処理回路104は、例えば液晶パネル101の最上
行(Xi)から最下行(Xp)にかけて順次走査を行う
ことで、全画面に情報を表示する。 【0036】図1のソースドライバ103に入力された
各走査行の各列の画素への表示データは、シフトレジス
タ回路201で、制御信号121に含まれるスタート信
号とクロック信号を用いて順次記憶する。次にラッチ回
路202は制御信号121に含まれるロード信号によ
り、シフトレジスタ回路201に記憶している表示デー
タを一時保持し、DA変換回路203に出力する。その
間、シフトレジスタ回路201は次の走査行の表示デー
タを順次記憶する。DA変換回路203は、基準電圧回
路204の出力する液晶セルの特性に応じた基準電圧V
1,V2,・・・,Vbを用いて、各画素へのnビット
の表示データをアナログ電圧に変換し、画素信号Y1,
Y2,・・・,Yqとして出力する。 【0037】ここで、ソースドライバの消費電力を低減
するために、ソースドライバの出力が不要な期間にソー
スドライバの出力動作を停止する場合を考える。例え
ば、1水平期間内に液晶パネル内の画素110に十分に
電荷が充電ができれば、1水平期間内の充電完了後の残
りの期間はソースドライバ103の出力を停止させるこ
とができる。また、1垂直期間内にいずれの走査線11
1も走査していない期間があれば、その期間はソースド
ライバの動作を停止させることができる。 【0038】1水平走査期間内あるいは1垂直走査期間
内でソースドライバの出力が不必要なとき、信号処理回
路104は電源制御信号123を制御してDA変換回路
203だけでなく、基準電圧回路206への電源供給も
止め、DA変換回路203と基準電圧回路206の動作
を停止させる。 【0039】スイッチ206をオフさせて基準電圧回路
204の動作を停止させるとき、もし、スイッチSW
1,SW2,・・・,SWa+1が無く、抵抗R1,R
2,・・・,Raと安定化容量C1,C2,・・・,C
a+1が接続されたままとすると、安定化容量C1,C
2,・・・,Ca,Ca+1およびLow電圧が抵抗を
介して接続されたままであり、抵抗を通じて電荷の放電
が起こる。スイッチ206のオフ期間が抵抗R1,R
2,・・・,Raと安定化容量C1,C2,・・・,C
a+1から定まる時定数に比べて長ければ、基準電圧V
1,V2,・・・,Vbは全てLow電圧に近い電圧に
低下することになる。 【0040】その後、水平走査期間あるいは垂直走査期
間にソースドライバ103の動作を開始するときには、
信号処理回路104が電源制御信号123を制御して、
スイッチ205およびスイッチ206をオンさせてDA
変換回路203と基準電圧回路204に電源を供給す
る。このとき、基準電圧V1,V2,・・・,VbがL
ow電位付近に低下していると、抵抗R1,R2,・・
・,Raの分割比で決まる電圧まで、安定化容量C1,
C2,・・・,Ca+1を再度充電する必要がある。従
って、水平走査期間内、あるいは垂直走査期間内の基準
電圧回路206の動作停止期間に、V1,V2,・・
・,Vbの電圧が低下する度に、元の電位に戻るまで安
定化容量C1,C2,・・・、Ca+1を充電する必要
があり、無駄な電力を消費してしまう。 【0041】また、安定化容量C1,C2,・・・,C
a+1の充電時間を見越して、DA変換回路203と基
準電圧回路204の動作停止期間を決める必要があり、
この点でも消費電力を無駄にしてしまう。 【0042】本発明のソースドライバでは、抵抗R1,
R2,・・・,Raと安定化容量C1,C2,・・・,
Ca+1の間にスイッチ群であるスイッチSW1,SW
2,・・・,SWa+1を設け、このスイッチ群をスイ
ッチ205およびスイッチ206のオンオフと連動させ
てオンオフさせる。このような構成をとることで、基準
電圧回路204の電源が切れているときには、スイッチ
SW1,SW2,・・・,SWa+1もオフし、回路は
オープン状態にあるので、安定化容量C1,C2,・・
・,Ca+1の電荷は保たれる。 【0043】従って、スイッチ206をオンして基準電
圧回路204を動作させたときに、安定化容量C1,C
2,・・・,Ca+1を再度充電する必要が無く、無駄
な電力を省くことができる。また、安定化容量C1,C
2,・・・,Ca+1の充電時間が不要となるので、D
A変換回路203と基準電圧回路204の動作時間を画
素110への充電に必要な最小限の時間に留めることが
可能となる。また、安定化容量C1,C2,・・・,C
a+1で抵抗R1,R2,・・・,Raの中間電位を安
定させているので、基準電圧V1,V2,・・・,V
b、および、ソースドライバの出力画素信号Y1,Y
2,・・・,Yqも安定し、高品質の画質が得られる。 【0044】なお、本発明の図1の構成例では、Hig
h電圧とV1、および、Low電圧とVbを同一電位と
した例を示しているが、V1とVbは、それぞれ、V1
≧Vbを満たす抵抗R1,R2,・・・,Raの任意の
中間電圧で用いることも可能である。また、基準電圧回
路204の動作を停止させる構成として、Low電圧供
給側にスイッチを入れる構成をとることもできる。ま
た、本実施例では安定化容量はソースドライバの外部に
構成したが、ソースドライバの内部に構成してもよい。
また、電源制御信号123を用いて、スイッチング素子
113の導通期間が調整できるようにゲートドライバ1
02を構成すれば、ソースドライバ103の動作を停止
させたときの画素電極110からの電荷リークをさらに
減らすことができる。また、本実施の形態のソースドラ
イバは、他のアクティブマトリックス型表示デバイスに
も適用することができる。 【0045】 【発明の効果】以上のように本発明の液晶表示装置によ
れば、ソースドライバの不要な動作時間を削減して、画
質を低下させることなく低消費電力化を図ることができ
る。
液晶表示装置に関する。 【0002】 【従来の技術】近年、カラー動画像等を表示する携帯端
末用の表示装置として、高視野角化と高精細化による画
質の向上及び応答速度の短縮の点から、アクティブマト
リックス型の液晶表示装置が用いられている。 【0003】図3は従来例のアクティブマトリックス型
の液晶表示装置の構成図である。この図を用いて従来例
の液晶表示装置の構成と動作について説明する。液晶パ
ネル1はアクティブマトリックス型の液晶パネルであ
り、画素電極10、走査信号線11、データ信号線1
2、スイッチング素子13、対向電極14を有してい
る。 【0004】画素電極10は行方向と列方向に対してマ
トリックス状に配置された電極である。走査信号線11
は同一行方向の画素を選択する走査信号線であり、液晶
パネルの列方向に沿ってp本設けられているとする。デ
ータ信号線12は同一列方向の画素に表示データに応じ
た印加電圧を伝達するデータ信号線であり、液晶パネル
の行方向に沿ってq本設けられているとする。スイッチ
ング素子13は走査信号によりデータ信号線のデータを
液晶セルの画素に伝えるスイッチング素子で、例えばT
FTで構成される。対向電極14は各液晶セルの共通電
圧を供給するための電極である。画素電極10と対向電
極14の間に液晶セルを挟んでいる。1組の画素電極1
0と対向電極14と間に挟む液晶セルを画素と呼ぶ。 【0005】液晶セルは画素電極10と対向電極14間
の印加電圧によって、光を通す量を調節するシャッター
の役目を果たす。画素を規則的にRGBに割り当て、対
向電極14側にRGBのカラーフィルタを設ければ、人
間の目には、RGBの光が合成されてカラー画像が認識
される。画素のRGB配列に基づき、データ線12にR
GBデータを割り当てる。 【0006】ゲートドライバ2は、液晶パネル1内のp
本の走査信号線11に走査信号X1,X2,・・・,X
pを順次印加する回路である。ソースドライバ3は液晶
パネル1内のデータ信号線12に表示データに応じた印
加電圧を生成し、この電圧を画素信号Y1,Y2,・・
・,Yqとして出力する回路である。信号処理回路4は
外部から映像信号を入力し、ソースドライバ3に対して
表示データを出力すると共に、ゲートドライバ2及びソ
ースドライバ3に制御信号を出力する回路である。 【0007】次に液晶パネル1に画像を表示する動作に
ついて説明する。液晶パネル1の全画面に表示データを
書き込む期間を1垂直期間、1走査線に走査信号を出力
している期間を1水平期間とする。図4に1垂直期間の
動作タイミング図を、図5に1水平期間の動作タイミン
グ図を示す。 【0008】信号処理回路4はゲートドライバ2の制御
信号として、スタート信号、動作クロックを出力する。
ゲートドライバ2はスタート信号を受け取ると、動作ク
ロックに同期して、X1,X2,・・・,Xpの走査信
号をp本の走査信号線11に順次出力する。ある走査信
号線11に走査信号が印加されると、その走査信号線に
接続されたスイッチング素子13はオン状態となり、Y
1,Y2,・・・,Yqの各データ線12の電圧が各列
の画素電極10に書き込まれる。 【0009】一方、信号処理回路4はソースドライバ3
の制御信号として、スタート信号、動作クロック、ロー
ド信号を出力する。ソースドライバ3はスタート信号と
動作クロックにより任意の走査行の各画素に印加するデ
ータを順次書き込み、ロード信号により出力する。 【0010】ソースドライバ3がサンプルホールド型の
場合、ある行の走査信号線11に走査信号が印加されて
いるときにその画素への印加電圧値を出力するために
は、信号処理回路4はその走査信号線11を走査する1
水平期間前に、各画素への表示データをソースドライバ
3に書き込めばよい。 【0011】次に、ソースドライバ3の内部構成例を図
6に示す。本図に示すようにソースドライバ3はシフト
レジスタ回路20、ラッチ回路21、DA変換回路2
2、基準電圧回路23を有している。シフトレジスタ回
路20は、各列の画素電極10への表示データを画素列
の数(q)だけ入力し、順次シフトして記憶する回路で
ある。ラッチ回路21は、走査信号線11に走査信号が
印加されてスイッチング素子13がオン状態の間、各列
の画素電極10への表示データを記憶しておく回路であ
る。信号処理回路4から与えられる表示データはnビッ
トであり、シフトレジスタ回路20とラッチ回路21は
nビットのデータを記憶する。DA変換回路22は、ラ
ッチ回路21に記憶されている各列の画素への表示デー
タを画素電極10への印加電圧に変換してデータ信号線
12に出力する回路である。V1,V2,・・・,Vb
はDA変換回路22で参照する基準電圧である。 【0012】シフトレジスタ回路20は制御信号に含ま
れるスタート信号及びクロック信号を用いて走査行の各
画素への表示データを順次記憶する。次にラッチ回路2
1は制御信号に含まれるロード信号により、シフトレジ
スタ回路20に記憶している表示データをラッチし、D
A変換回路22に出力する。その間、シフトレジスタ回
路20は次の走査行の表示データを順次記憶する。DA
変換回路22は各列のnビットの表示データに応じた画
素電極10への印加電圧を、基準電圧V1,V2,・・
・,Vbから選択して、アナログ電圧としてデータ信号
線12に出力する。 【0013】基準電圧回路23はDA変換回路22で参
照する基準電圧V1,V2,・・・,Vbを発生する回
路である。基準電圧V1,V2,・・・,Vbは、DA
変換回路22で表示データに応じて選択されて出力され
るので、液晶パネル1の輝度(表示色)に、直接、影響
を与える。 【0014】従って、基準電圧回路23は、V1,V
2,・・・,Vbを液晶パネル1の特性に応じて、柔軟
に変更でき、かつ、安定した電圧をDA変換回路に供給
できるような構成が好ましい。基準電圧変換回路23
は、通常、1本の抵抗を、液晶パネル1内の画素電極1
0の印加電圧と透過率との代表的な関係、あるいは、中
間的な関係を示す比に分割した回路で構成される。 【0015】基準電圧回路23を抵抗分割回路で構成し
た場合、基準電圧回路23には、外部から、基準電圧V
1,V2,・・・,Vbで必要とする最大電圧(Hig
h電圧)、最小電圧(Low電圧)を供給する。基準電
圧回路23の内部電圧、あるいは、外部供給電圧を安定
させるためには、外部に電圧安定化容量を設ける。図6
では1本の抵抗をa個の抵抗R1,R2,・・・,Ra
に分割し、抵抗の分割部分にそれぞれ、安定化容量C
1,C2,・・・,Ca+1を付加している。さらに、
抵抗R1,R2,・・・,Raをそれぞれ、さらに細か
く分け、その中間電位を基準電位V1,V2,・・・,
Vbに割り当てている。 【0016】 【発明が解決しようとする課題】アクティブマトリック
ス型の液晶表示装置では、ソースドライバの消費電力が
液晶表示装置の消費電力の数分の1から2分の1程度を
占める。携帯情報端末への使用を想定した場合、端末の
使用可能時間を増やすためには、特に、ソースドライバ
の消費電力を削減する必要がある。 【0017】ソースドライバの消費電力を削減するため
の1つの手段として、1水平期間中で画素への書き込み
の必要のない期間(水平ブランキング期間)、及び、1
垂直期間中の空き期間(垂直ブランキング期間)にDA
変換回路22への電源供給を止めて、ソースドライバ3
の出力を停止させる方法がある。このとき、基準電圧V
1,V2,・・・,Vbは供給する必要がないので、基
準電圧回路23への電圧供給も止めることができる。 【0018】しかしながら、基準電圧回路23を抵抗分
割回路で構成し、基準電圧回路23の抵抗R1,R2,
・・・,Raの中間電圧に電圧安定化容量を設けている
場合、安定化容量C1,C2,・・・,Ca+1に充電
されている電荷は、Vブランキング期間に、基準電圧回
路23内部の抵抗を通して抜けてしまう。表示開始時に
は基準電圧V1,V2,・・・,Vbは安定している必
要があるので、DA変換回路22と基準電圧回路23の
電源をオンオフする度に、安定化容量C1,C2,・・
・,Ca+1が充放電し、消費電力を無駄にしていた。 【0019】また、DA変換回路22と基準電圧回路2
3への電圧供給オフ期間は、供給安定化容量C1,C
2,・・・,Cbの電荷が安定するまでの時間を考慮し
て決める必要があり、電圧供給時間が必要以上に長くな
っていた。 【0020】本発明は、このような従来の問題点に鑑み
てなされたものであって、基準電圧回路23に抵抗分割
回路を使用し、中間電圧に電圧安定化容量を付加した構
成をとり、かつ、表示無効期間に基準電圧回路23の電
圧供給を止める場合に、高画質かつ、低消費電力を両立
させる液晶表示装置を提供することを目的とする。 【0021】 【発明を解決するための手段】上記の課題を解決するた
めに本発明が講じた解決手段は、マトリックス状に形成
された複数の画素電極を持つ液晶パネルと、ゲートドラ
イバと、ソースドライバと、ゲートドライバとソースド
ライバへの制御信号と表示データを供給する信号処理回
路を備えた液晶表示装置であり、ソースドライバが動作
不要なときに、表示データに応じたアナログ電圧値を出
力するDA変換回路と、DA変換回路の基準電圧を与え
る基準電圧回路との動作を停止させると同時に、基準電
圧回路内のスイッチを切ることで基準電圧を安定化させ
る容量の電荷を保持し、基準電圧回路のオンオフによる
安定化容量の充放電を無くすことが可能な構成とする。 【0022】 【発明の実施の形態】本発明の請求項1記載の液晶表示
装置は、マトリックス状に形成されたゲート電極および
ソース電極を介して各液晶画素に画素信号を与える複数
のスイッチングトランジスタを有する液晶表示パネル
と、前記ゲート電極にゲート信号を出力するゲートドラ
イバと、表示データを入力し、前記ソース電極に前記画
素信号を出力するソースドライバと、前記ゲートドライ
バに選択制御信号を与え、前記ソースドライバに動作制
御信号および前記表示データを供給する信号処理回路
と、を具備する液晶表示装置であって、前記ソースドラ
イバは、前記表示データを前記液晶画素への印加電圧で
あるアナログ電圧値に変換して前記画素電極に出力する
DA変換回路と、2種類の電圧を抵抗分割して前記DA
変換回路に複数の基準電圧を供給する基準電圧回路と、
前記DA変換回路への電源供給及び停止を制御する第1
のスイッチと、前記基準電圧回路への電圧供給及び停止
を制御する第2のスイッチと、を有し、前記基準電圧回
路の複数の前記基準電圧を複数のスイッチで構成される
第3のスイッチ群を介して安定化容量で安定化させると
ともに、前記第1のスイッチおよび前記第2のスイッチ
の制御と同期して前記第3のスイッチ群を制御すること
を特徴とする。 【0023】(実施の形態1)本発明の実施の形態にお
ける液晶表示装置について、図面を参照しつつ説明す
る。本発明の液晶表示装置の構成と動作は基本的には従
来例と同じであり、ソースドライバの制御と内部動作が
従来例と異なる。 【0024】本発明の液晶表示装置のソースドライバの
1つの回路構成例を図1に示す。本図に示すようにソー
スドライバ103は、シフトレジスタ回路201、ラッ
チ回路202、DA変換回路203、基準電圧発生回路
204、及びスイッチ回路205、206を含んで構成
される。 【0025】基準電圧回路204は、a個に分割された
抵抗R1,R2,・・・,Raと(a+1)個のスイッ
チ群であるスイッチSW1,SW2,・・・,SWa,
SWa+1で構成される。抵抗R1の一方の端、抵抗R
1と抵抗R2の結合部分、抵抗R2と抵抗R3の結合部
分、・・・、抵抗Ra−1と抵抗Raの結合部分、及び
抵抗Raのもう一方の端は、それぞれスイッチSW1,
SW2,・・・,SWa+1を介して、外部の安定化容
量C1,C2,・・・,Ca,Ca+1が接続されてい
る。また、抵抗R1にはスイッチ206を介して液晶パ
ネル内の画素への印加電圧の最大電圧値(High電
圧)が、抵抗Raには液晶パネル内の画素への印加電圧
の最小電圧(Low電圧)が供給されている。 【0026】V1,V2,・・・,VbはDA変換回路
203で参照する基準電圧であり、DA変換回路203
は表示データに応じて基準電圧V1,V2,・・・、V
bから出力電圧値を選択して液晶パネル内の画素への印
加電圧として出力する。基準電圧V1,V2,・・・,
Vbは、通常、抵抗R1,R2,・・・,Raをさらに
細かく分割した点の中間電位として、DA変換回路20
3に供給される。V1,V2,・・・,Vbは液晶パネ
ルの画素の印加電圧と画素の透過率との関係から決定さ
れる。 【0027】例えば、a=8、b=64とすると、8個
の抵抗R1,R2,・・・,R8のそれぞれをさらに8
分割して、その中間電位をV1,V2,・・・,V64
とする。DA変換回路203には64個の基準電圧V
1,V2,・・・,V64が供給される。この場合、R
GBそれぞれ64階調の色を表示でき、従って、液晶パ
ネルの表示色は64×64×64色となる。 【0028】表示データは、液晶パネルの画素への印加
電圧の元データであり、nビットデータとする。制御信
号はソースドライバの動作を制御する信号であり、スタ
ート信号、クロック信号、およびロード信号を含んでい
る。電源制御信号はスイッチ205、スイッチ206、
及び基準電圧204の内部スイッチ群の動作を制御す
る。 【0029】シフトレジスタ回路201は、1画素nビ
ットのデータをq個の画素数だけ順次シフトして記憶
し、q個パラレルに出力する。ラッチ回路202は、ロ
ード信号によってシフトレジスタ回路201からnビッ
トデータをq画素分同時に取り込み、液晶パネルの1走
査期間、各列の画素に対する表示データを保持する。D
A変換回路203は、ラッチ回路202に保持されてい
る各列の画素へのnビットの表示データをアナログ電圧
に変換し、各列における画素信号Y1,Y2,Y3,・
・・,Yqとしてデータ信号線に出力する回路である。 【0030】基準電圧回路204は、DA変換回路20
3で参照する基準電圧V1,V2,・・・,Vbを供給
する回路である。DA変換回路203は、ラッチ回路2
02に保持されたnビット表示データに応じて、基準電
圧V1,V2,・・・,Vbからいずれかの電圧を選択
して、アナログ電圧としてデータ信号線に出力する。基
準電圧V1,V2,・・・,Vbは液晶パネル内の画素
への印加電圧と光の透過率の関係、および、表示色数か
ら決定される。 【0031】スイッチ回路205はDA変換回路203
への電源を供給するか止めるかの切り替えスイッチであ
り、スイッチ206は基準電圧回路204への電源を供
給するか止めるかの切り替えスイッチである。 【0032】図2に本発明の液晶表示装置の構成図を示
す。液晶パネル101はアクティブマトリックス型の液
晶パネルであり、p×q個の画素電極110、p本の走
査信号線111、q本のデータ信号線112、p×q個
のスイッチング素子113、共通の対向電極114を有
し、液晶セルの電荷蓄積効果を用いて、マトリクス位置
に配置されたp×qの液晶セルの光学特性を独立に制御
する。 【0033】ゲートドライバ102は液晶パネル101
内のp本の走査信号線111に走査信号X1,X2,・
・・,Xpを順次印加する回路である。ソースドライバ
103は液晶パネル101内のデータ信号線112に表
示データに応じた印加電圧を生成し、この電圧を画素信
号Y1,Y2,・・・,Yqとして出力する回路であ
る。信号処理回路104は外部から映像信号を入力し、
ソースドライバ103に対して表示データ122を出力
すると共に、制御信号121及び電源制御信号123を
出力する回路である。また、信号処理回路104はゲー
トドライバ102に対し動作クロック及びスタート信号
を含む制御信号120も出力する。 【0034】制御信号120はゲートドライバ102の
動作を制御する。制御信号121はソースドライバ10
3の動作を制御する。電源制御信号123はDA変換回
路203及び基準電圧回路204への電源供給を行うか
止めるかを切り替えるともに、基準電圧回路204内部
のスイッチのオンオフを制御する。 【0035】液晶表示パネル101への画像表示につい
て、図1及び図2を用いて説明する。図2の信号処理回
路104はゲートドライバ102に対して制御信号12
0を出力し、液晶パネル101の任意の行の走査信号線
111に走査信号を印加する。すると、その行のスイッ
チング素子113はオン状態となり、各列のデータ信号
線112と画素電極110とが導通する。予め信号処理
回路104は、走査信号を供給している行の各列の画素
に表示データ122をソースドライバ103に供給して
おく。ソースドライバ103はスイッチング素子113
がオン状態となっている間、表示データを画素信号Y
1,Y2,・・・,Yqに変換して出力する。そして、
信号処理回路104は、例えば液晶パネル101の最上
行(Xi)から最下行(Xp)にかけて順次走査を行う
ことで、全画面に情報を表示する。 【0036】図1のソースドライバ103に入力された
各走査行の各列の画素への表示データは、シフトレジス
タ回路201で、制御信号121に含まれるスタート信
号とクロック信号を用いて順次記憶する。次にラッチ回
路202は制御信号121に含まれるロード信号によ
り、シフトレジスタ回路201に記憶している表示デー
タを一時保持し、DA変換回路203に出力する。その
間、シフトレジスタ回路201は次の走査行の表示デー
タを順次記憶する。DA変換回路203は、基準電圧回
路204の出力する液晶セルの特性に応じた基準電圧V
1,V2,・・・,Vbを用いて、各画素へのnビット
の表示データをアナログ電圧に変換し、画素信号Y1,
Y2,・・・,Yqとして出力する。 【0037】ここで、ソースドライバの消費電力を低減
するために、ソースドライバの出力が不要な期間にソー
スドライバの出力動作を停止する場合を考える。例え
ば、1水平期間内に液晶パネル内の画素110に十分に
電荷が充電ができれば、1水平期間内の充電完了後の残
りの期間はソースドライバ103の出力を停止させるこ
とができる。また、1垂直期間内にいずれの走査線11
1も走査していない期間があれば、その期間はソースド
ライバの動作を停止させることができる。 【0038】1水平走査期間内あるいは1垂直走査期間
内でソースドライバの出力が不必要なとき、信号処理回
路104は電源制御信号123を制御してDA変換回路
203だけでなく、基準電圧回路206への電源供給も
止め、DA変換回路203と基準電圧回路206の動作
を停止させる。 【0039】スイッチ206をオフさせて基準電圧回路
204の動作を停止させるとき、もし、スイッチSW
1,SW2,・・・,SWa+1が無く、抵抗R1,R
2,・・・,Raと安定化容量C1,C2,・・・,C
a+1が接続されたままとすると、安定化容量C1,C
2,・・・,Ca,Ca+1およびLow電圧が抵抗を
介して接続されたままであり、抵抗を通じて電荷の放電
が起こる。スイッチ206のオフ期間が抵抗R1,R
2,・・・,Raと安定化容量C1,C2,・・・,C
a+1から定まる時定数に比べて長ければ、基準電圧V
1,V2,・・・,Vbは全てLow電圧に近い電圧に
低下することになる。 【0040】その後、水平走査期間あるいは垂直走査期
間にソースドライバ103の動作を開始するときには、
信号処理回路104が電源制御信号123を制御して、
スイッチ205およびスイッチ206をオンさせてDA
変換回路203と基準電圧回路204に電源を供給す
る。このとき、基準電圧V1,V2,・・・,VbがL
ow電位付近に低下していると、抵抗R1,R2,・・
・,Raの分割比で決まる電圧まで、安定化容量C1,
C2,・・・,Ca+1を再度充電する必要がある。従
って、水平走査期間内、あるいは垂直走査期間内の基準
電圧回路206の動作停止期間に、V1,V2,・・
・,Vbの電圧が低下する度に、元の電位に戻るまで安
定化容量C1,C2,・・・、Ca+1を充電する必要
があり、無駄な電力を消費してしまう。 【0041】また、安定化容量C1,C2,・・・,C
a+1の充電時間を見越して、DA変換回路203と基
準電圧回路204の動作停止期間を決める必要があり、
この点でも消費電力を無駄にしてしまう。 【0042】本発明のソースドライバでは、抵抗R1,
R2,・・・,Raと安定化容量C1,C2,・・・,
Ca+1の間にスイッチ群であるスイッチSW1,SW
2,・・・,SWa+1を設け、このスイッチ群をスイ
ッチ205およびスイッチ206のオンオフと連動させ
てオンオフさせる。このような構成をとることで、基準
電圧回路204の電源が切れているときには、スイッチ
SW1,SW2,・・・,SWa+1もオフし、回路は
オープン状態にあるので、安定化容量C1,C2,・・
・,Ca+1の電荷は保たれる。 【0043】従って、スイッチ206をオンして基準電
圧回路204を動作させたときに、安定化容量C1,C
2,・・・,Ca+1を再度充電する必要が無く、無駄
な電力を省くことができる。また、安定化容量C1,C
2,・・・,Ca+1の充電時間が不要となるので、D
A変換回路203と基準電圧回路204の動作時間を画
素110への充電に必要な最小限の時間に留めることが
可能となる。また、安定化容量C1,C2,・・・,C
a+1で抵抗R1,R2,・・・,Raの中間電位を安
定させているので、基準電圧V1,V2,・・・,V
b、および、ソースドライバの出力画素信号Y1,Y
2,・・・,Yqも安定し、高品質の画質が得られる。 【0044】なお、本発明の図1の構成例では、Hig
h電圧とV1、および、Low電圧とVbを同一電位と
した例を示しているが、V1とVbは、それぞれ、V1
≧Vbを満たす抵抗R1,R2,・・・,Raの任意の
中間電圧で用いることも可能である。また、基準電圧回
路204の動作を停止させる構成として、Low電圧供
給側にスイッチを入れる構成をとることもできる。ま
た、本実施例では安定化容量はソースドライバの外部に
構成したが、ソースドライバの内部に構成してもよい。
また、電源制御信号123を用いて、スイッチング素子
113の導通期間が調整できるようにゲートドライバ1
02を構成すれば、ソースドライバ103の動作を停止
させたときの画素電極110からの電荷リークをさらに
減らすことができる。また、本実施の形態のソースドラ
イバは、他のアクティブマトリックス型表示デバイスに
も適用することができる。 【0045】 【発明の効果】以上のように本発明の液晶表示装置によ
れば、ソースドライバの不要な動作時間を削減して、画
質を低下させることなく低消費電力化を図ることができ
る。
【図面の簡単な説明】
【図1】本発明の液晶表示装置のソースドライバの実施
の形態を示す図 【図2】本発明の実施の形態の液晶表示装置の構成を示
す図 【図3】従来の液晶表示装置を示す図 【図4】従来の液晶表示装置のソースドライバの構成を
示す図 【図5】従来の液晶表示装置の動作タイミング図 【図6】従来の液晶表示装置の動作タイミング図 【符号の説明】 201 シフトレジスタ回路 202 ラッチ回路 203 DA変換回路 204 基準電圧回路 205,206 スイッチ R1,R2,・・・,Ra 抵抗 SW1,SW2,・・・,SWa+1 スイッチ C1,C2,・・・,Ca+1 安定化容量 V1,V2,・・・,Vb 基準電圧
の形態を示す図 【図2】本発明の実施の形態の液晶表示装置の構成を示
す図 【図3】従来の液晶表示装置を示す図 【図4】従来の液晶表示装置のソースドライバの構成を
示す図 【図5】従来の液晶表示装置の動作タイミング図 【図6】従来の液晶表示装置の動作タイミング図 【符号の説明】 201 シフトレジスタ回路 202 ラッチ回路 203 DA変換回路 204 基準電圧回路 205,206 スイッチ R1,R2,・・・,Ra 抵抗 SW1,SW2,・・・,SWa+1 スイッチ C1,C2,・・・,Ca+1 安定化容量 V1,V2,・・・,Vb 基準電圧
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
G09G 3/20 623 G09G 3/20 623F
(72)発明者 峯 秀樹
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Fターム(参考) 2H093 NA16 NC03 NC16 NC24 NC34
NC59 ND39 ND42 NE10
5C006 AF42 AF51 AF53 AF61 AF68
AF69 AF83 BB16 BC12 BF03
BF04 BF37 BF43 FA47
5C080 AA10 BB05 DD26 EE29 FF03
FF11 JJ02 JJ04 KK07
Claims (1)
- 【特許請求の範囲】 【請求項1】 マトリックス状に形成されたゲート電極
およびソース電極を介して各液晶画素に画素信号を与え
る複数のスイッチングトランジスタを有する液晶表示パ
ネルと、 前記ゲート電極にゲート信号を出力するゲートドライバ
と、 表示データを入力し、前記ソース電極に前記画素信号を
出力するソースドライバと、 前記ゲートドライバに選択制御信号を与え、前記ソース
ドライバに動作制御信号および前記表示データを供給す
る信号処理回路と、を具備する液晶表示装置であって、 前記ソースドライバは、 前記表示データを前記液晶画素への印加電圧であるアナ
ログ電圧値に変換して前記画素電極に出力するDA変換
回路と、2種類の電圧を抵抗分割して前記DA変換回路
に複数の基準電圧を供給する基準電圧回路と、前記DA
変換回路への電源供給及び停止を制御する第1のスイッ
チと、前記基準電圧回路への電圧供給及び停止を制御す
る第2のスイッチと、を有し、 前記基準電圧回路の複数の前記基準電圧を複数のスイッ
チで構成される第3のスイッチ群を介して安定化容量で
安定化させるとともに、前記第1のスイッチおよび前記
第2のスイッチの制御と同期して前記第3のスイッチ群
を制御する液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002011349A JP2003216115A (ja) | 2002-01-21 | 2002-01-21 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002011349A JP2003216115A (ja) | 2002-01-21 | 2002-01-21 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003216115A true JP2003216115A (ja) | 2003-07-30 |
Family
ID=27648847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002011349A Pending JP2003216115A (ja) | 2002-01-21 | 2002-01-21 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003216115A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008185997A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
US20140085291A1 (en) * | 2011-05-25 | 2014-03-27 | Kyocera Display Corporation | Drive device for liquid crystal display device, and liquid crystal display device |
CN104658493A (zh) * | 2013-11-21 | 2015-05-27 | 拉碧斯半导体株式会社 | 显示设备的驱动装置 |
CN104658498A (zh) * | 2015-02-06 | 2015-05-27 | 昆山龙腾光电有限公司 | 移位寄存器与栅极驱动电路 |
-
2002
- 2002-01-21 JP JP2002011349A patent/JP2003216115A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008185997A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
US20140085291A1 (en) * | 2011-05-25 | 2014-03-27 | Kyocera Display Corporation | Drive device for liquid crystal display device, and liquid crystal display device |
CN103703505A (zh) * | 2011-05-25 | 2014-04-02 | 京瓷显示器株式会社 | 液晶显示装置的驱动装置及液晶显示装置 |
EP2717253B1 (en) * | 2011-05-25 | 2017-12-20 | Kyocera Display Corporation | Drive device for liquid crystal display device, and liquid crystal display device |
CN104658493A (zh) * | 2013-11-21 | 2015-05-27 | 拉碧斯半导体株式会社 | 显示设备的驱动装置 |
JP2015102594A (ja) * | 2013-11-21 | 2015-06-04 | ラピスセミコンダクタ株式会社 | 表示デバイスの駆動装置 |
CN104658498A (zh) * | 2015-02-06 | 2015-05-27 | 昆山龙腾光电有限公司 | 移位寄存器与栅极驱动电路 |
CN104658498B (zh) * | 2015-02-06 | 2017-04-19 | 昆山龙腾光电有限公司 | 移位寄存器与栅极驱动电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7643042B2 (en) | Display device and driving circuit for displaying | |
US7123247B2 (en) | Display control circuit, electro-optical device, display device and display control method | |
EP1139328B1 (en) | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same | |
US6897843B2 (en) | Active matrix display devices | |
TW556022B (en) | Display apparatus, display system and method of driving display apparatus | |
CN100487785C (zh) | 电光装置、电光装置的驱动方法和电子设备 | |
US20070200808A1 (en) | Liquid crystal display and driving device thereof | |
JP2007279539A (ja) | ドライバ回路、表示装置及びその駆動方法 | |
JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
JP2003167556A (ja) | マトリックス型表示装置、その駆動制御装置及び駆動制御方法 | |
JPH11109313A (ja) | アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム | |
JP3882642B2 (ja) | 表示装置及び表示用駆動回路 | |
WO2004027747A1 (en) | Active matrix display | |
JP2003216115A (ja) | 液晶表示装置 | |
KR20080026718A (ko) | 액정 표시 장치 | |
JP2003099007A (ja) | 表示装置 | |
JP2006126232A (ja) | 電気光学装置、電子機器、及び、電気光学装置の駆動方法 | |
JP3604403B2 (ja) | 液晶表示装置 | |
JP2005351963A (ja) | 表示装置 | |
JP2007508592A (ja) | 液晶マイクロディスプレイ | |
JP2003108099A (ja) | 表示装置 | |
JP2008170843A (ja) | 電気光学装置、駆動回路および電子機器 | |
JPH0618850A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
JPH07253766A (ja) | 表示装置の駆動回路及び表示装置及び表示方法 | |
KR20080054567A (ko) | 표시 장치 |