JP2003216115A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ソースドライバの動作を停止するときに画質
を低下させずに省電力化を図ること。 【解決手段】 マトリックス状に形成された複数の画素
電極を持つ液晶パネルと、ゲートドライバと、ソースド
ライバと、ゲートドライバとソースドライバへの制御信
号と表示データを供給する信号処理回路を備えた液晶表
示装置であり、ソースドライバが動作不要なときに、表
示データに応じたアナログ電圧値を出力するＤＡ変換回
路と、ＤＡ変換回路の基準電圧を与える基準電圧回路と
の動作を停止させると同時に、基準電圧回路内のスイッ
チを切ることで基準電圧を安定化させる容量の電荷を保
持し、基準電圧回路のオンオフによる安定化容量の充放
電を無くすことが可能な構成とする。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は消費電力を低減する
液晶表示装置に関する。 【０００２】 【従来の技術】近年、カラー動画像等を表示する携帯端
末用の表示装置として、高視野角化と高精細化による画
質の向上及び応答速度の短縮の点から、アクティブマト
リックス型の液晶表示装置が用いられている。 【０００３】図３は従来例のアクティブマトリックス型
の液晶表示装置の構成図である。この図を用いて従来例
の液晶表示装置の構成と動作について説明する。液晶パ
ネル１はアクティブマトリックス型の液晶パネルであ
り、画素電極１０、走査信号線１１、データ信号線１
２、スイッチング素子１３、対向電極１４を有してい
る。 【０００４】画素電極１０は行方向と列方向に対してマ
トリックス状に配置された電極である。走査信号線１１
は同一行方向の画素を選択する走査信号線であり、液晶
パネルの列方向に沿ってｐ本設けられているとする。デ
ータ信号線１２は同一列方向の画素に表示データに応じ
た印加電圧を伝達するデータ信号線であり、液晶パネル
の行方向に沿ってｑ本設けられているとする。スイッチ
ング素子１３は走査信号によりデータ信号線のデータを
液晶セルの画素に伝えるスイッチング素子で、例えばＴ
ＦＴで構成される。対向電極１４は各液晶セルの共通電
圧を供給するための電極である。画素電極１０と対向電
極１４の間に液晶セルを挟んでいる。１組の画素電極１
０と対向電極１４と間に挟む液晶セルを画素と呼ぶ。 【０００５】液晶セルは画素電極１０と対向電極１４間
の印加電圧によって、光を通す量を調節するシャッター
の役目を果たす。画素を規則的にＲＧＢに割り当て、対
向電極１４側にＲＧＢのカラーフィルタを設ければ、人
間の目には、ＲＧＢの光が合成されてカラー画像が認識
される。画素のＲＧＢ配列に基づき、データ線１２にＲ
ＧＢデータを割り当てる。 【０００６】ゲートドライバ２は、液晶パネル１内のｐ
本の走査信号線１１に走査信号Ｘ１，Ｘ２，・・・，Ｘ
ｐを順次印加する回路である。ソースドライバ３は液晶
パネル１内のデータ信号線１２に表示データに応じた印
加電圧を生成し、この電圧を画素信号Ｙ１，Ｙ２，・・
・，Ｙｑとして出力する回路である。信号処理回路４は
外部から映像信号を入力し、ソースドライバ３に対して
表示データを出力すると共に、ゲートドライバ２及びソ
ースドライバ３に制御信号を出力する回路である。 【０００７】次に液晶パネル１に画像を表示する動作に
ついて説明する。液晶パネル１の全画面に表示データを
書き込む期間を１垂直期間、１走査線に走査信号を出力
している期間を１水平期間とする。図４に１垂直期間の
動作タイミング図を、図５に１水平期間の動作タイミン
グ図を示す。 【０００８】信号処理回路４はゲートドライバ２の制御
信号として、スタート信号、動作クロックを出力する。
ゲートドライバ２はスタート信号を受け取ると、動作ク
ロックに同期して、Ｘ１，Ｘ２，・・・，Ｘｐの走査信
号をｐ本の走査信号線１１に順次出力する。ある走査信
号線１１に走査信号が印加されると、その走査信号線に
接続されたスイッチング素子１３はオン状態となり、Ｙ
１，Ｙ２，・・・，Ｙｑの各データ線１２の電圧が各列
の画素電極１０に書き込まれる。 【０００９】一方、信号処理回路４はソースドライバ３
の制御信号として、スタート信号、動作クロック、ロー
ド信号を出力する。ソースドライバ３はスタート信号と
動作クロックにより任意の走査行の各画素に印加するデ
ータを順次書き込み、ロード信号により出力する。 【００１０】ソースドライバ３がサンプルホールド型の
場合、ある行の走査信号線１１に走査信号が印加されて
いるときにその画素への印加電圧値を出力するために
は、信号処理回路４はその走査信号線１１を走査する１
水平期間前に、各画素への表示データをソースドライバ
３に書き込めばよい。 【００１１】次に、ソースドライバ３の内部構成例を図
６に示す。本図に示すようにソースドライバ３はシフト
レジスタ回路２０、ラッチ回路２１、ＤＡ変換回路２
２、基準電圧回路２３を有している。シフトレジスタ回
路２０は、各列の画素電極１０への表示データを画素列
の数（ｑ）だけ入力し、順次シフトして記憶する回路で
ある。ラッチ回路２１は、走査信号線１１に走査信号が
印加されてスイッチング素子１３がオン状態の間、各列
の画素電極１０への表示データを記憶しておく回路であ
る。信号処理回路４から与えられる表示データはｎビッ
トであり、シフトレジスタ回路２０とラッチ回路２１は
ｎビットのデータを記憶する。ＤＡ変換回路２２は、ラ
ッチ回路２１に記憶されている各列の画素への表示デー
タを画素電極１０への印加電圧に変換してデータ信号線
１２に出力する回路である。Ｖ１，Ｖ２，・・・，Ｖｂ
はＤＡ変換回路２２で参照する基準電圧である。 【００１２】シフトレジスタ回路２０は制御信号に含ま
れるスタート信号及びクロック信号を用いて走査行の各
画素への表示データを順次記憶する。次にラッチ回路２
１は制御信号に含まれるロード信号により、シフトレジ
スタ回路２０に記憶している表示データをラッチし、Ｄ
Ａ変換回路２２に出力する。その間、シフトレジスタ回
路２０は次の走査行の表示データを順次記憶する。ＤＡ
変換回路２２は各列のｎビットの表示データに応じた画
素電極１０への印加電圧を、基準電圧Ｖ１，Ｖ２，・・
・，Ｖｂから選択して、アナログ電圧としてデータ信号
線１２に出力する。 【００１３】基準電圧回路２３はＤＡ変換回路２２で参
照する基準電圧Ｖ１，Ｖ２，・・・，Ｖｂを発生する回
路である。基準電圧Ｖ１，Ｖ２，・・・，Ｖｂは、ＤＡ
変換回路２２で表示データに応じて選択されて出力され
るので、液晶パネル１の輝度（表示色）に、直接、影響
を与える。 【００１４】従って、基準電圧回路２３は、Ｖ１，Ｖ
２，・・・，Ｖｂを液晶パネル１の特性に応じて、柔軟
に変更でき、かつ、安定した電圧をＤＡ変換回路に供給
できるような構成が好ましい。基準電圧変換回路２３
は、通常、１本の抵抗を、液晶パネル１内の画素電極１
０の印加電圧と透過率との代表的な関係、あるいは、中
間的な関係を示す比に分割した回路で構成される。 【００１５】基準電圧回路２３を抵抗分割回路で構成し
た場合、基準電圧回路２３には、外部から、基準電圧Ｖ
１，Ｖ２，・・・，Ｖｂで必要とする最大電圧（Ｈｉｇ
ｈ電圧）、最小電圧（Ｌｏｗ電圧）を供給する。基準電
圧回路２３の内部電圧、あるいは、外部供給電圧を安定
させるためには、外部に電圧安定化容量を設ける。図６
では１本の抵抗をａ個の抵抗Ｒ１，Ｒ２，・・・，Ｒａ
に分割し、抵抗の分割部分にそれぞれ、安定化容量Ｃ
１，Ｃ２，・・・，Ｃａ＋１を付加している。さらに、
抵抗Ｒ１，Ｒ２，・・・，Ｒａをそれぞれ、さらに細か
く分け、その中間電位を基準電位Ｖ１，Ｖ２，・・・，
Ｖｂに割り当てている。 【００１６】 【発明が解決しようとする課題】アクティブマトリック
ス型の液晶表示装置では、ソースドライバの消費電力が
液晶表示装置の消費電力の数分の１から２分の１程度を
占める。携帯情報端末への使用を想定した場合、端末の
使用可能時間を増やすためには、特に、ソースドライバ
の消費電力を削減する必要がある。 【００１７】ソースドライバの消費電力を削減するため
の１つの手段として、１水平期間中で画素への書き込み
の必要のない期間（水平ブランキング期間）、及び、１
垂直期間中の空き期間（垂直ブランキング期間）にＤＡ
変換回路２２への電源供給を止めて、ソースドライバ３
の出力を停止させる方法がある。このとき、基準電圧Ｖ
１，Ｖ２，・・・，Ｖｂは供給する必要がないので、基
準電圧回路２３への電圧供給も止めることができる。 【００１８】しかしながら、基準電圧回路２３を抵抗分
割回路で構成し、基準電圧回路２３の抵抗Ｒ１，Ｒ２，
・・・，Ｒａの中間電圧に電圧安定化容量を設けている
場合、安定化容量Ｃ１，Ｃ２，・・・，Ｃａ＋１に充電
されている電荷は、Ｖブランキング期間に、基準電圧回
路２３内部の抵抗を通して抜けてしまう。表示開始時に
は基準電圧Ｖ１，Ｖ２，・・・，Ｖｂは安定している必
要があるので、ＤＡ変換回路２２と基準電圧回路２３の
電源をオンオフする度に、安定化容量Ｃ１，Ｃ２，・・
・，Ｃａ＋１が充放電し、消費電力を無駄にしていた。 【００１９】また、ＤＡ変換回路２２と基準電圧回路２
３への電圧供給オフ期間は、供給安定化容量Ｃ１，Ｃ
２，・・・，Ｃｂの電荷が安定するまでの時間を考慮し
て決める必要があり、電圧供給時間が必要以上に長くな
っていた。 【００２０】本発明は、このような従来の問題点に鑑み
てなされたものであって、基準電圧回路２３に抵抗分割
回路を使用し、中間電圧に電圧安定化容量を付加した構
成をとり、かつ、表示無効期間に基準電圧回路２３の電
圧供給を止める場合に、高画質かつ、低消費電力を両立
させる液晶表示装置を提供することを目的とする。 【００２１】 【発明を解決するための手段】上記の課題を解決するた
めに本発明が講じた解決手段は、マトリックス状に形成
された複数の画素電極を持つ液晶パネルと、ゲートドラ
イバと、ソースドライバと、ゲートドライバとソースド
ライバへの制御信号と表示データを供給する信号処理回
路を備えた液晶表示装置であり、ソースドライバが動作
不要なときに、表示データに応じたアナログ電圧値を出
力するＤＡ変換回路と、ＤＡ変換回路の基準電圧を与え
る基準電圧回路との動作を停止させると同時に、基準電
圧回路内のスイッチを切ることで基準電圧を安定化させ
る容量の電荷を保持し、基準電圧回路のオンオフによる
安定化容量の充放電を無くすことが可能な構成とする。 【００２２】 【発明の実施の形態】本発明の請求項１記載の液晶表示
装置は、マトリックス状に形成されたゲート電極および
ソース電極を介して各液晶画素に画素信号を与える複数
のスイッチングトランジスタを有する液晶表示パネル
と、前記ゲート電極にゲート信号を出力するゲートドラ
イバと、表示データを入力し、前記ソース電極に前記画
素信号を出力するソースドライバと、前記ゲートドライ
バに選択制御信号を与え、前記ソースドライバに動作制
御信号および前記表示データを供給する信号処理回路
と、を具備する液晶表示装置であって、前記ソースドラ
イバは、前記表示データを前記液晶画素への印加電圧で
あるアナログ電圧値に変換して前記画素電極に出力する
ＤＡ変換回路と、２種類の電圧を抵抗分割して前記ＤＡ
変換回路に複数の基準電圧を供給する基準電圧回路と、
前記ＤＡ変換回路への電源供給及び停止を制御する第１
のスイッチと、前記基準電圧回路への電圧供給及び停止
を制御する第２のスイッチと、を有し、前記基準電圧回
路の複数の前記基準電圧を複数のスイッチで構成される
第３のスイッチ群を介して安定化容量で安定化させると
ともに、前記第１のスイッチおよび前記第２のスイッチ
の制御と同期して前記第３のスイッチ群を制御すること
を特徴とする。 【００２３】（実施の形態１）本発明の実施の形態にお
ける液晶表示装置について、図面を参照しつつ説明す
る。本発明の液晶表示装置の構成と動作は基本的には従
来例と同じであり、ソースドライバの制御と内部動作が
従来例と異なる。 【００２４】本発明の液晶表示装置のソースドライバの
１つの回路構成例を図１に示す。本図に示すようにソー
スドライバ１０３は、シフトレジスタ回路２０１、ラッ
チ回路２０２、ＤＡ変換回路２０３、基準電圧発生回路
２０４、及びスイッチ回路２０５、２０６を含んで構成
される。 【００２５】基準電圧回路２０４は、ａ個に分割された
抵抗Ｒ１，Ｒ２，・・・，Ｒａと（ａ＋１）個のスイッ
チ群であるスイッチＳＷ１，ＳＷ２，・・・，ＳＷａ，
ＳＷａ＋１で構成される。抵抗Ｒ１の一方の端、抵抗Ｒ
１と抵抗Ｒ２の結合部分、抵抗Ｒ２と抵抗Ｒ３の結合部
分、・・・、抵抗Ｒａ−１と抵抗Ｒａの結合部分、及び
抵抗Ｒａのもう一方の端は、それぞれスイッチＳＷ１，
ＳＷ２，・・・，ＳＷａ＋１を介して、外部の安定化容
量Ｃ１，Ｃ２，・・・，Ｃａ，Ｃａ＋１が接続されてい
る。また、抵抗Ｒ１にはスイッチ２０６を介して液晶パ
ネル内の画素への印加電圧の最大電圧値（Ｈｉｇｈ電
圧）が、抵抗Ｒａには液晶パネル内の画素への印加電圧
の最小電圧（Ｌｏｗ電圧）が供給されている。 【００２６】Ｖ１，Ｖ２，・・・，ＶｂはＤＡ変換回路
２０３で参照する基準電圧であり、ＤＡ変換回路２０３
は表示データに応じて基準電圧Ｖ１，Ｖ２，・・・、Ｖ
ｂから出力電圧値を選択して液晶パネル内の画素への印
加電圧として出力する。基準電圧Ｖ１，Ｖ２，・・・，
Ｖｂは、通常、抵抗Ｒ１，Ｒ２，・・・，Ｒａをさらに
細かく分割した点の中間電位として、ＤＡ変換回路２０
３に供給される。Ｖ１，Ｖ２，・・・，Ｖｂは液晶パネ
ルの画素の印加電圧と画素の透過率との関係から決定さ
れる。 【００２７】例えば、ａ＝８、ｂ＝６４とすると、８個
の抵抗Ｒ１，Ｒ２，・・・，Ｒ８のそれぞれをさらに８
分割して、その中間電位をＶ１，Ｖ２，・・・，Ｖ６４
とする。ＤＡ変換回路２０３には６４個の基準電圧Ｖ
１，Ｖ２，・・・，Ｖ６４が供給される。この場合、Ｒ
ＧＢそれぞれ６４階調の色を表示でき、従って、液晶パ
ネルの表示色は６４×６４×６４色となる。 【００２８】表示データは、液晶パネルの画素への印加
電圧の元データであり、ｎビットデータとする。制御信
号はソースドライバの動作を制御する信号であり、スタ
ート信号、クロック信号、およびロード信号を含んでい
る。電源制御信号はスイッチ２０５、スイッチ２０６、
及び基準電圧２０４の内部スイッチ群の動作を制御す
る。 【００２９】シフトレジスタ回路２０１は、１画素ｎビ
ットのデータをｑ個の画素数だけ順次シフトして記憶
し、ｑ個パラレルに出力する。ラッチ回路２０２は、ロ
ード信号によってシフトレジスタ回路２０１からｎビッ
トデータをｑ画素分同時に取り込み、液晶パネルの１走
査期間、各列の画素に対する表示データを保持する。Ｄ
Ａ変換回路２０３は、ラッチ回路２０２に保持されてい
る各列の画素へのｎビットの表示データをアナログ電圧
に変換し、各列における画素信号Ｙ１，Ｙ２，Ｙ３，・
・・，Ｙｑとしてデータ信号線に出力する回路である。 【００３０】基準電圧回路２０４は、ＤＡ変換回路２０
３で参照する基準電圧Ｖ１，Ｖ２，・・・，Ｖｂを供給
する回路である。ＤＡ変換回路２０３は、ラッチ回路２
０２に保持されたｎビット表示データに応じて、基準電
圧Ｖ１，Ｖ２，・・・，Ｖｂからいずれかの電圧を選択
して、アナログ電圧としてデータ信号線に出力する。基
準電圧Ｖ１，Ｖ２，・・・，Ｖｂは液晶パネル内の画素
への印加電圧と光の透過率の関係、および、表示色数か
ら決定される。 【００３１】スイッチ回路２０５はＤＡ変換回路２０３
への電源を供給するか止めるかの切り替えスイッチであ
り、スイッチ２０６は基準電圧回路２０４への電源を供
給するか止めるかの切り替えスイッチである。 【００３２】図２に本発明の液晶表示装置の構成図を示
す。液晶パネル１０１はアクティブマトリックス型の液
晶パネルであり、ｐ×ｑ個の画素電極１１０、ｐ本の走
査信号線１１１、ｑ本のデータ信号線１１２、ｐ×ｑ個
のスイッチング素子１１３、共通の対向電極１１４を有
し、液晶セルの電荷蓄積効果を用いて、マトリクス位置
に配置されたｐ×ｑの液晶セルの光学特性を独立に制御
する。 【００３３】ゲートドライバ１０２は液晶パネル１０１
内のｐ本の走査信号線１１１に走査信号Ｘ１，Ｘ２，・
・・，Ｘｐを順次印加する回路である。ソースドライバ
１０３は液晶パネル１０１内のデータ信号線１１２に表
示データに応じた印加電圧を生成し、この電圧を画素信
号Ｙ１，Ｙ２，・・・，Ｙｑとして出力する回路であ
る。信号処理回路１０４は外部から映像信号を入力し、
ソースドライバ１０３に対して表示データ１２２を出力
すると共に、制御信号１２１及び電源制御信号１２３を
出力する回路である。また、信号処理回路１０４はゲー
トドライバ１０２に対し動作クロック及びスタート信号
を含む制御信号１２０も出力する。 【００３４】制御信号１２０はゲートドライバ１０２の
動作を制御する。制御信号１２１はソースドライバ１０
３の動作を制御する。電源制御信号１２３はＤＡ変換回
路２０３及び基準電圧回路２０４への電源供給を行うか
止めるかを切り替えるともに、基準電圧回路２０４内部
のスイッチのオンオフを制御する。 【００３５】液晶表示パネル１０１への画像表示につい
て、図１及び図２を用いて説明する。図２の信号処理回
路１０４はゲートドライバ１０２に対して制御信号１２
０を出力し、液晶パネル１０１の任意の行の走査信号線
１１１に走査信号を印加する。すると、その行のスイッ
チング素子１１３はオン状態となり、各列のデータ信号
線１１２と画素電極１１０とが導通する。予め信号処理
回路１０４は、走査信号を供給している行の各列の画素
に表示データ１２２をソースドライバ１０３に供給して
おく。ソースドライバ１０３はスイッチング素子１１３
がオン状態となっている間、表示データを画素信号Ｙ
１，Ｙ２，・・・，Ｙｑに変換して出力する。そして、
信号処理回路１０４は、例えば液晶パネル１０１の最上
行（Ｘｉ）から最下行（Ｘｐ）にかけて順次走査を行う
ことで、全画面に情報を表示する。 【００３６】図１のソースドライバ１０３に入力された
各走査行の各列の画素への表示データは、シフトレジス
タ回路２０１で、制御信号１２１に含まれるスタート信
号とクロック信号を用いて順次記憶する。次にラッチ回
路２０２は制御信号１２１に含まれるロード信号によ
り、シフトレジスタ回路２０１に記憶している表示デー
タを一時保持し、ＤＡ変換回路２０３に出力する。その
間、シフトレジスタ回路２０１は次の走査行の表示デー
タを順次記憶する。ＤＡ変換回路２０３は、基準電圧回
路２０４の出力する液晶セルの特性に応じた基準電圧Ｖ
１，Ｖ２，・・・，Ｖｂを用いて、各画素へのｎビット
の表示データをアナログ電圧に変換し、画素信号Ｙ１，
Ｙ２，・・・，Ｙｑとして出力する。 【００３７】ここで、ソースドライバの消費電力を低減
するために、ソースドライバの出力が不要な期間にソー
スドライバの出力動作を停止する場合を考える。例え
ば、１水平期間内に液晶パネル内の画素１１０に十分に
電荷が充電ができれば、１水平期間内の充電完了後の残
りの期間はソースドライバ１０３の出力を停止させるこ
とができる。また、１垂直期間内にいずれの走査線１１
１も走査していない期間があれば、その期間はソースド
ライバの動作を停止させることができる。 【００３８】１水平走査期間内あるいは１垂直走査期間
内でソースドライバの出力が不必要なとき、信号処理回
路１０４は電源制御信号１２３を制御してＤＡ変換回路
２０３だけでなく、基準電圧回路２０６への電源供給も
止め、ＤＡ変換回路２０３と基準電圧回路２０６の動作
を停止させる。 【００３９】スイッチ２０６をオフさせて基準電圧回路
２０４の動作を停止させるとき、もし、スイッチＳＷ
１，ＳＷ２，・・・，ＳＷａ＋１が無く、抵抗Ｒ１，Ｒ
２，・・・，Ｒａと安定化容量Ｃ１，Ｃ２，・・・，Ｃ
ａ＋１が接続されたままとすると、安定化容量Ｃ１，Ｃ
２，・・・，Ｃａ，Ｃａ＋１およびＬｏｗ電圧が抵抗を
介して接続されたままであり、抵抗を通じて電荷の放電
が起こる。スイッチ２０６のオフ期間が抵抗Ｒ１，Ｒ
２，・・・，Ｒａと安定化容量Ｃ１，Ｃ２，・・・，Ｃ
ａ＋１から定まる時定数に比べて長ければ、基準電圧Ｖ
１，Ｖ２，・・・，Ｖｂは全てＬｏｗ電圧に近い電圧に
低下することになる。 【００４０】その後、水平走査期間あるいは垂直走査期
間にソースドライバ１０３の動作を開始するときには、
信号処理回路１０４が電源制御信号１２３を制御して、
スイッチ２０５およびスイッチ２０６をオンさせてＤＡ
変換回路２０３と基準電圧回路２０４に電源を供給す
る。このとき、基準電圧Ｖ１，Ｖ２，・・・，ＶｂがＬ
ｏｗ電位付近に低下していると、抵抗Ｒ１，Ｒ２，・・
・，Ｒａの分割比で決まる電圧まで、安定化容量Ｃ１，
Ｃ２，・・・，Ｃａ＋１を再度充電する必要がある。従
って、水平走査期間内、あるいは垂直走査期間内の基準
電圧回路２０６の動作停止期間に、Ｖ１，Ｖ２，・・
・，Ｖｂの電圧が低下する度に、元の電位に戻るまで安
定化容量Ｃ１，Ｃ２，・・・、Ｃａ＋１を充電する必要
があり、無駄な電力を消費してしまう。 【００４１】また、安定化容量Ｃ１，Ｃ２，・・・，Ｃ
ａ＋１の充電時間を見越して、ＤＡ変換回路２０３と基
準電圧回路２０４の動作停止期間を決める必要があり、
この点でも消費電力を無駄にしてしまう。 【００４２】本発明のソースドライバでは、抵抗Ｒ１，
Ｒ２，・・・，Ｒａと安定化容量Ｃ１，Ｃ２，・・・，
Ｃａ＋１の間にスイッチ群であるスイッチＳＷ１，ＳＷ
２，・・・，ＳＷａ＋１を設け、このスイッチ群をスイ
ッチ２０５およびスイッチ２０６のオンオフと連動させ
てオンオフさせる。このような構成をとることで、基準
電圧回路２０４の電源が切れているときには、スイッチ
ＳＷ１，ＳＷ２，・・・，ＳＷａ＋１もオフし、回路は
オープン状態にあるので、安定化容量Ｃ１，Ｃ２，・・
・，Ｃａ＋１の電荷は保たれる。 【００４３】従って、スイッチ２０６をオンして基準電
圧回路２０４を動作させたときに、安定化容量Ｃ１，Ｃ
２，・・・，Ｃａ＋１を再度充電する必要が無く、無駄
な電力を省くことができる。また、安定化容量Ｃ１，Ｃ
２，・・・，Ｃａ＋１の充電時間が不要となるので、Ｄ
Ａ変換回路２０３と基準電圧回路２０４の動作時間を画
素１１０への充電に必要な最小限の時間に留めることが
可能となる。また、安定化容量Ｃ１，Ｃ２，・・・，Ｃ
ａ＋１で抵抗Ｒ１，Ｒ２，・・・，Ｒａの中間電位を安
定させているので、基準電圧Ｖ１，Ｖ２，・・・，Ｖ
ｂ、および、ソースドライバの出力画素信号Ｙ１，Ｙ
２，・・・，Ｙｑも安定し、高品質の画質が得られる。 【００４４】なお、本発明の図１の構成例では、Ｈｉｇ
ｈ電圧とＶ１、および、Ｌｏｗ電圧とＶｂを同一電位と
した例を示しているが、Ｖ１とＶｂは、それぞれ、Ｖ１
≧Ｖｂを満たす抵抗Ｒ１，Ｒ２，・・・，Ｒａの任意の
中間電圧で用いることも可能である。また、基準電圧回
路２０４の動作を停止させる構成として、Ｌｏｗ電圧供
給側にスイッチを入れる構成をとることもできる。ま
た、本実施例では安定化容量はソースドライバの外部に
構成したが、ソースドライバの内部に構成してもよい。
また、電源制御信号１２３を用いて、スイッチング素子
１１３の導通期間が調整できるようにゲートドライバ１
０２を構成すれば、ソースドライバ１０３の動作を停止
させたときの画素電極１１０からの電荷リークをさらに
減らすことができる。また、本実施の形態のソースドラ
イバは、他のアクティブマトリックス型表示デバイスに
も適用することができる。 【００４５】 【発明の効果】以上のように本発明の液晶表示装置によ
れば、ソースドライバの不要な動作時間を削減して、画
質を低下させることなく低消費電力化を図ることができ
る。

【図面の簡単な説明】 【図１】本発明の液晶表示装置のソースドライバの実施
の形態を示す図 【図２】本発明の実施の形態の液晶表示装置の構成を示
す図 【図３】従来の液晶表示装置を示す図 【図４】従来の液晶表示装置のソースドライバの構成を
示す図 【図５】従来の液晶表示装置の動作タイミング図 【図６】従来の液晶表示装置の動作タイミング図 【符号の説明】 ２０１ シフトレジスタ回路 ２０２ ラッチ回路 ２０３ ＤＡ変換回路 ２０４ 基準電圧回路 ２０５，２０６ スイッチ Ｒ１，Ｒ２，・・・，Ｒａ 抵抗 ＳＷ１，ＳＷ２，・・・，ＳＷａ＋１ スイッチ Ｃ１，Ｃ２，・・・，Ｃａ＋１ 安定化容量 Ｖ１，Ｖ２，・・・，Ｖｂ 基準電圧

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｆ (72)発明者 峯 秀樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H093 NA16 NC03 NC16 NC24 NC34 NC59 ND39 ND42 NE10 5C006 AF42 AF51 AF53 AF61 AF68 AF69 AF83 BB16 BC12 BF03 BF04 BF37 BF43 FA47 5C080 AA10 BB05 DD26 EE29 FF03 FF11 JJ02 JJ04 KK07

Claims (1)

1. 【特許請求の範囲】 【請求項１】 マトリックス状に形成されたゲート電極
   およびソース電極を介して各液晶画素に画素信号を与え
   る複数のスイッチングトランジスタを有する液晶表示パ
   ネルと、 前記ゲート電極にゲート信号を出力するゲートドライバ
   と、 表示データを入力し、前記ソース電極に前記画素信号を
   出力するソースドライバと、 前記ゲートドライバに選択制御信号を与え、前記ソース
   ドライバに動作制御信号および前記表示データを供給す
   る信号処理回路と、を具備する液晶表示装置であって、 前記ソースドライバは、 前記表示データを前記液晶画素への印加電圧であるアナ
   ログ電圧値に変換して前記画素電極に出力するＤＡ変換
   回路と、２種類の電圧を抵抗分割して前記ＤＡ変換回路
   に複数の基準電圧を供給する基準電圧回路と、前記ＤＡ
   変換回路への電源供給及び停止を制御する第１のスイッ
   チと、前記基準電圧回路への電圧供給及び停止を制御す
   る第２のスイッチと、を有し、 前記基準電圧回路の複数の前記基準電圧を複数のスイッ
   チで構成される第３のスイッチ群を介して安定化容量で
   安定化させるとともに、前記第１のスイッチおよび前記
   第２のスイッチの制御と同期して前記第３のスイッチ群
   を制御する液晶表示装置。