JP3604403B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3604403B2 JP3604403B2 JP14509691A JP14509691A JP3604403B2 JP 3604403 B2 JP3604403 B2 JP 3604403B2 JP 14509691 A JP14509691 A JP 14509691A JP 14509691 A JP14509691 A JP 14509691A JP 3604403 B2 JP3604403 B2 JP 3604403B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- crystal display
- switch
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、液晶表示装置に係り、詳しくは、フラットパネルディスプレイの分野に用いて好適な、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によるアクティブマトリクス型の液晶表示装置に関する。
近年、通常の陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）を用いた表示装置と比較して極めて薄型で、低消費電力であることから今後の表示装置の主流となるべく液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）が数多く開発されている。
【０００２】
現在、多数市場に出ている液晶表示装置は、大別して、アクティブマトリクス型と単純マトリクス型との２種類の液晶表示装置が一般的であり、中でも３端子素子である薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置はＣＲＴに匹敵する高画質が得られることから特に注目されている。
アクティブマトリクス型の液晶表示装置は、複数の画素となるセルをそれぞれ単独に駆動するのと同様の動作をさせることができ、表示容量の増大に伴って表示するライン数が増加しても、単純マトリクス型のように駆動のデューティ比が低下してコントラストの低下や視野角の減少をきたす等の問題が生じないという利点があり、きめ細かい中間調の制御が可能であることから薄型のフラットパネルディスプレイとして用途を拡げつつある。
【０００３】
しかし、アクティブマトリクス型の液晶表示装置では、データドライバがアナログ回路主体の回路構成となるため、データドライバ部分をＬＳＩ化した場合にチップサイズが大きなものとなり、また、デジタル回路と比較して製造歩留りも低いため、液晶表示装置全体としてコストが高くなる。
そこで、データドライバの低コスト化を図ったアクティブマトリクス型の液晶表示装置が要求される。
【０００４】
【従来の技術】
従来のこの種の液晶表示装置としては、例えば、図６，７に示すようなものがあり、図６は従来例の全体構成を示すブロック図、図７は図６の要部構成を示す概略回路図である。
以下、説明を容易にするために、４×４の画素を有するモノクロの液晶表示装置を例に採り、その構成を説明する。
【０００５】
図６に示す液晶表示装置１は、大別して、インターフェース回路２、制御回路３、データドライバ用のシフトレジスタ４、ゲートドライバ用のシフトレジスタ５、データドライバ６、ゲートドライバ７、液晶表示パネル８から構成されており、データドライバ６は、図６に示すように、第１信号保持回路９、第２信号保持回路１０からなり、第１信号保持回路９は第１アナログスイッチＳ１１〜Ｓ１４、第１信号保持回路用キャパシタＣ１１〜Ｃ１４、バッファアンプＡ１１〜Ａ１４から、第２信号保持回路１０は第２アナログスイッチＳ２１〜Ｓ２４、第２信号保持回路用キャパシタＣ２１〜Ｃ２４、バッファアンプＡ２１〜Ａ２４から構成され、ゲートドライバ６はバッファアンプＡＹ１〜ＡＹ２から構成されている。
【０００６】
液晶表示パネル８は、４×４のマトリクス構造のパネルであり、各画素毎にスイッチング素子としての薄膜トランジスタＱ、及び液晶を有している。
インターフェース回路２は、外部から入力される、水平同期信号ＨＳ、垂直同期信号ＶＳ、画像信号ＶＤ、及びクロック信号ＣＬＫを取り込むものである。
制御回路３は、インターフェース回路２によって取り込まれた各種信号を液晶表示パネル８を駆動するための信号に変換する回路であり、具体的には、スタートパルスＳＰ１ 、及びシフトクロックＣＫ１ をデータドライバ用のシフトレジスタ４に、スタートパルスＳＰ２ 、及びシフトクロックＣＫ２ をゲートドライバ用のシフトレジスタ５に、出力パルスＯＰ、及び信号Ｓをデータドライバ６に、それぞれ出力するものである。
【０００７】
シフトレジスタ４は、スタートパルスＳＰ１ 、シフトクロックＣＫ１ に基づいてデータドライバ６内の信号保持回路９，１０への制御信号Ｄ１ 〜Ｄ４ を生成して出力するものであり、シフトレジスタ５は、スタートパルスＳＰ２ 、シフトクロックＣＫ２ に基づいてゲートドライバ７への制御信号Ｇ１ 〜Ｇ４ を生成して出力するものである。
【０００８】
データドライバ６は、液晶表示パネル２の各画素に書き込みを行うべく、液晶にアナログ信号Ｘ１ 〜Ｘ４ を出力するものであり、ゲートドライバ７は、薄膜トランジスタＱのゲートにゲート信号Ｙ１ 〜Ｙ４ を出力し、薄膜トランジスタＱのオン・オフ動作を制御するものである。
以上の構成において、作用を説明する。
【０００９】
まず、画像表示のための信号として、水平同期信号ＨＳ、垂直同期信号ＶＳ、画像信号ＶＤ、及び、クロック信号ＣＬＫが、例えば、パソコン等の画像信号出力装置からインターフェース回路２を介して制御回路３に入力され、これら水平同期信号ＨＳ、垂直同期信号ＶＳ、画像信号ＶＤ、クロック信号ＣＬＫが、制御回路３によって液晶表示パネル８の駆動のための信号に変換される。
【００１０】
図８に示すように、水平同期信号ＨＳ間の画像信号が１ライン分の信号であり、これを液晶表示パネル２の１ライン分に表示するため、直列信号として与えられる画像信号ＶＤがデータドライバ６の第１保持回路９に制御信号Ｄ１ 〜Ｄ４ のタイミングでサンプルホールドされる。
すなわち、制御信号Ｄ１ 〜Ｄ４ はスタートパルスＳＰ１ によりトリガされ、クロックＣＫ１ のタイミングでシフトレジスタＳＲ１ からの制御信号Ｄ１ 〜Ｄ４ が第１アナログスイッチＳ１１〜Ｓ１４をオンすることにより、制御回路３からの信号Ｓが第１信号保持回路用キャパシタＣ１１〜Ｃ１４に保持されてサンプルホールドが完了する。
【００１１】
そして、第１信号保持回路９へのサンプルホールドが完了した後、制御回路３からの出力パルスＯＰによって第２アナログスイッチＳ２１〜Ｓ２４がオンし、第１信号保持回路用キャパシタＣ１１〜Ｃ１４に保持された信号が一斉に第２信号保持回路１０に転送されて、第１信号保持回路９は次のラインの画像信号の保持のために明け渡される。
【００１２】
第２信号保持回路１０に転送されたアナログ信号Ｘ１ 〜Ｘ４ は、データドライバ６からせデータラインＤＬに出力される。
このとき、図７に示すように、データラインＤＬは分布抵抗ｒ１ 、及び分布容量ｃ１ を有するため、アナログ信号Ｘ１ 〜Ｘ４ は容量ｃ１ を充電しながら薄膜トランジスタＱに到達する。
【００１３】
一方、薄膜トランジスタＱのゲートに印加されるゲート信号Ｙ１ 〜Ｙ４ は、シフトレジスタ５からの制御信号Ｇ１ 〜Ｇ４ をレベル変換して生成され、制御信号Ｇ１ 〜Ｇ４ は制御回路３からのスタートパルスＳＰ２ によって起動されるシフトレジスタ５に、シフトクロックＣＫ２ が与えられることにより生成される。
そして、ゲート信号Ｙ１ 〜Ｙ４ によって薄膜トランジスタがオンし、データラインＤＬのアナログ信号Ｘ１ 〜Ｘ４ が液晶に書き込まれる。
【００１４】
このとき、図７に示すように、ゲートラインＧＬも前述のデータラインＤＬと同様に、分布抵抗ｒ２ 、及び分布容量ｃ２ を有するため、ゲート信号Ｙ１ 〜Ｙ４ は容量ｃ２ を充電しながら薄膜トランジスタＱのゲートに到達する。
したがって、薄膜トランジスタＱのゲートに到達するまで、ある程度の時間を要することとなる。
【００１５】
以上の信号電圧が順次書き込まれる動作が全ての画素に対して行われることにより、１画面（１フレーム）の書き込みが終了し、次の垂直同期信号ＶＳの待ち状態となる。
【００１６】
【発明が解決しようとする課題】
しかしながら、このような従来の液晶表示装置にあっては、データドライバ６は、２つの信号保持回路、すなわち、第１信号保持回路９、及び第２信号保持回路１０からなるという構成となっていたため、以下に述べるような問題点があった。
【００１７】
すなわち、前述の従来例の説明は、説明を容易にするために、４×４の画素を有するモノクロの液晶表示装置を例に採って説明したが、実際の液晶表示装置は、水平（Ｘ）方向に６４０、垂直（Ｙ）方向に４００〜４８０程度に分割された画素を持ち、さらに、カラー表示のためにはＲ（ｒｅｄ），Ｇ（ｇｒｅｅｎ），Ｂ（Ｂｌｕｅ）の３プレーン分の画素を備えたものが一般的である。
【００１８】
したがって、液晶表示パネルを駆動するドライバの規模は、この画素数に比例して増えるため、液晶表示装置が高精細になればなるほどドライバの規模が大きくなり、液晶表示装置全体に占めるドライバの価格比が大きくなる。
ドライバの中でも、特にデータドライバは、バッファアンプと容量値の大きなキャパシタとを含むアナログ回路が主体の回路であるため、ＬＳＩ化した場合には、例えば、データドライバを１２０回路作りつけたＬＳＩの場合、チップ面積は１０ｍｍ×１０ｍｍ程度にもなってしまうというように、チップサイズが大きくなってしまうという問題点があった。
【００１９】
また、アナログ回路はデジタル回路と比較して製造歩留りも低いため、一般に、データドライバは非常に高価格となり、液晶表示装置全体としてコストが高くなるという問題点があった。
［目的］
そこで本発明は、データドライバを小型・低コスト化することで、安価な液晶表示装置を提供することを目的としている。
【００２０】
【課題を解決するための手段】
本発明による液晶表示装置は上記目的達成のため、その原理説明図を図１に示すように、互いに直交する複数のゲートラインＧＬ、及びデータラインＤＬの交点に対応するセルをマトリクス状に複数配置してなる液晶表示パネル８と、該ゲートラインＧＬを介して所定の電圧を該液晶表示パネル８の各セルに印加し、所定の書き込みラインを選択するゲートドライバ７と、該データラインＤＬ毎に第１スイッチＳ11〜Ｓ14 、第２スイッチＳ21〜Ｓ24 、及び第１スイッチＳ 11 〜Ｓ 14 と第２スイッチＳ 21 〜Ｓ 24 に挟まれて設けた１つの信号保持用キャパシタＣ11〜Ｃ14を有し、該データラインＤＬを介して該液晶表示パネル８の各セルに所定の電圧を印加するデータドライバ６とを備え、前記データドライバ６は、データドライバ６の外部からの第１の制御信号Ｄ 1 〜Ｄ 4 に基づいて開閉が制御される前記第１スイッチＳ11〜Ｓ14 により、前記信号保持用キャパシタＣ11〜Ｃ14に所定信号を保持し、データドライバ６の外部からの第２の制御信号ＯＰ1〜ＯＰ4に基づいて開閉が制御される前記第２スイッチＳ21〜Ｓ24により、該信号保持用キャパシタＣ11〜Ｃ14に保持された所定信号が前記データラインＤＬの有する分布容量を信号保持手段として該液晶表示パネル８の各セルに印加され、前記第２スイッチＳ21〜Ｓ24は、前記第２の制御信号ＯＰ 1 〜ＯＰ 4 により、前記ゲートドライバ７からの距離が離れた前記データラインＤＬほど充電期間が長くなるように制御されるように構成している。
【００２１】
【作用】
本発明では、データラインの有する分布容量を信号保持手段として信号保持用キャパシタに保持された所定信号が液晶表示パネルの各セルに印加され、データライン毎に１つの信号保持用キャパシタが対応するようにデータドライバが構成される。
【００２２】
すなわち、データの書き込み時間を確保しつつ、データドライバが小型化・低コスト化され、液晶表示装置のコストの低減化が図られる。
【００２３】
【実施例】
以下、本発明を図面に基づいて説明する。
図２〜４は本発明に係る液晶表示装置の実施例１を示す図であり、図２は本実施例の全体構成を示すブロック図、図３は図２の要部構成を示す概略回路図、図４は本実施例の動作例を説明するためのタイムチャートである。
【００２４】
まず、構成を説明する。
なお、図２，３において、図６，７に示した従来例に付された番号と同一番号は同一部分を示す。
本実施例の液晶表示装置１は、大別して、インターフェース回路２、制御回路３、データドライバ用のシフトレジスタ４、ゲートドライバ用のシフトレジスタ５、データドライバ６、ゲートドライバ７、液晶表示パネル８から構成されており、データドライバ６は、図３に示すように、第１スイッチであるアナログスイッチＳ１１〜Ｓ１４、第２スイッチであるアナログスイッチＳ２１〜Ｓ２４、信号保持回路用キャパシタＣ１１〜Ｃ１４、及びバッファアンプＡ１１〜Ａ１４からなる信号保持回路１１から構成されている。
【００２５】
制御回路３は、インターフェース回路２によって取り込まれた各種信号を液晶表示パネル８の駆動のための信号に変換する回路であり、具体的には、スタートパルスＳＰ１ 、及びシフトクロックＣＫ１ をデータドライバ用のシフトレジスタ４に、スタートパルスＳＰ２ 、及びシフトクロックＣＫ２ をゲートドライバ用のシフトレジスタ５に、信号Ｓ、及び制御信号ＯＰ１ 〜ＯＰ４ をデータドライバ６にそれぞれ出力するものである。
【００２６】
シフトレジスタ５は、スタートパルスＳＰ２ 、シフトクロックＣＫ２ に基づいてゲートドライバ７への制御信号Ｇ１ 〜Ｇ４ を生成して出力するものである。
ゲートドライバ７は、薄膜トランジスタＱのゲートにゲート信号Ｙ１ 〜Ｙ４ を出力し、薄膜トランジスタＱのオン・オフ動作を制御するものであり、ゲートドライバ７は、薄膜トランジスタＱのゲートにゲート信号Ｙ１ 〜Ｙ４ を出力し、薄膜トランジスタＱのオン・オフ動作を制御するものである。
【００２７】
なお、アナログスイッチＳ２１〜Ｓ２４は、データラインＤＬに予め存在する分布容量に信号電圧を充電する期間を決定するためのものである。
次に、作用を説明する。
まず、従来例と同様に、例えば、パソコン等の画像信号出力装置からインターフェース回路２を介して、水平同期信号ＨＳ、垂直同期信号ＶＳ、画像信号ＶＤ、クロック信号ＣＬＫが制御回路３に入力され、制御回路３により、これら各種信号が液晶表示パネル８の駆動のための信号に変換され、スタートパルスＳＰ１ ，ＳＰ２ 、シフトクロックＣＫ１ ，ＣＫ２ 、信号Ｓ、制御信号ＯＰ１ 〜ＯＰ４ として出力される。
【００２８】
そして、シフトレジスタ４では制御信号Ｄ１〜Ｄ４がスタートパルスＳＰ１ によりトリガされてクロックＣＫ１ のタイミングでシフトレジスタ４からの制御信号Ｄ１〜Ｄ４がアナログスイッチＳ１１〜Ｓ１４をオンすることにより、制御回路３からの信号Ｓが信号保持回路用キャパシタＣ１１〜Ｃ１４に保持される。
通常、本実施例のようにデータドライバ６が１組の信号保持回路１１だけで構成されている場合、従来例のように１走査ライン毎に一斉にゲート信号を駆動すると、セルへの書き込み時間が大幅に不足する。
【００２９】
そこで、本実施例では、データラインＤＬに予め存在する分布容量を用いてアナログスイッチＳ２１〜Ｓ２４により、信号電圧を充電する期間が決められるように構成されている。
すなわち、制御信号ＯＰ１ 〜ＯＰ４ により、１つのデータラインＤＬ上において、所定の薄膜トランジスタＱが１個だけオンし、他の薄膜トランジスタＱが全てオフ状態とすることで、データラインＤＬに存在する分布容量が信号保持用のキャパシタとして用いられる。
【００３０】
一般に、データラインＤＬの分布容量の合計値は２００ｐＦ程度、液晶の等価容量ＣＬは１ｐＦ程度の大きさであるため、分布容量からの電荷を液晶容量に充電した場合の誤差は非常に小さく、実使用に際してなんら問題とならない。
図５は本発明に係る液晶表示装置の実施例２を示す図であり、図５は本実施例の動作例を説明するためのタイムチャートである。
【００３１】
なお、図５において、図４に示した実施例１に付された番号と同一番号は同一部分を示す。
本実施例では、実施例１において動作原理上、データラインＸ１ の充電時間が１番短くなってしまうのを補償するため、ゲート信号Ｇ１ 〜Ｇ４ の位相を早めて充電時間を長くするものである。
【００３２】
この場合、信号保持回路１１への信号の充電のためのアナログスイッチＳ２４がオンとなる前に、ゲート信号がオフとなって、液晶容量ＣＬが正しい信号電圧に充電できるため、制御信号ＯＰ４ で駆動されるデータラインＸ４ のためのアナログスイッチＳ２４はオンのままでよい。
このように本実施例では、データラインの有する分布容量を信号保持手段として信号保持用キャパシタに保持された所定信号を液晶表示パネルの各セルに印加でき、データドライバの構成を、データライン毎に１つの信号保持用キャパシタが対応するだけの簡略化した構成とすることができる。
【００３３】
したがって、従来例と比較して、データドライバを小型・低コスト化でき、液晶表示装置の低コスト化を図ることができる。
なお、上記実施例は第２スイッチであるアナログスイッチＳ２１〜Ｓ２４の後に、すぐデータラインＤＬを接続しているが、これに限らず、バッファアンプを介してデータラインＤＬに接続してもよい。この場合、アナログスイッチＳ２１〜Ｓ２４の後に、バッファアンプを挿入することで、アナログスイッチＳ２１〜Ｓ２４のオン抵抗の影響によりデータラインＤＬの分布容量への書き込み時間が延びるのを防止できる。
【００３４】
【発明の効果】
本発明では、データラインの有する分布容量を信号保持手段として信号保持用キャパシタに保持された所定信号を液晶表示パネルの各セルに印加でき、データドライバの構成を、データライン毎に１つの信号保持用キャパシタが対応するだけの簡略化したものとすることができる。
【００３５】
したがって、データの書き込み時間を確保しつつ、データドライバを小型化・低コスト化でき、液晶表示装置のコストの低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の原理説明図である。
【図２】実施例１の全体構成を示すブロック図である。
【図３】図２の要部構成を示す概略回路図である。
【図４】実施例１の動作例を説明するためのタイムチャートである。
【図５】実施例２の動作例を説明するためのタイムチャートである。
【図６】従来例の全体構成を示すブロック図である。
【図７】図６の要部構成を示す概略回路図である。
【図８】従来例の動作例を説明するためのタイムチャートである。
【符号の説明】
１ 液晶表示装置
２ インターフェース回路
３ 制御回路
４ シフトレジスタ
５ シフトレジスタ
６ データドライバ
７ ゲートドライバ
８ 液晶表示パネル
９ 第１信号保持回路
１０ 第２信号保持回路
１１ 信号保持回路
ＤＬ データライン
ＧＬ ゲートライン
Ｓ１１〜Ｓ１４ 第１アナログスイッチ
Ｃ１１〜Ｃ１４ 第１信号保持回路用キャパシタ
Ａ１１〜Ａ１４ バッファアンプ
Ｓ２１〜Ｓ２４ 第２アナログスイッチ
Ｃ２１〜Ｃ２４ 第２信号保持回路用キャパシタ
Ａ２１〜Ａ２４ バッファアンプ
ＡＹ１〜ＡＹ２ バッファアンプ
【産業上の利用分野】
本発明は、液晶表示装置に係り、詳しくは、フラットパネルディスプレイの分野に用いて好適な、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によるアクティブマトリクス型の液晶表示装置に関する。
近年、通常の陰極線管（ＣＲＴ：Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）を用いた表示装置と比較して極めて薄型で、低消費電力であることから今後の表示装置の主流となるべく液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）が数多く開発されている。
【０００２】
現在、多数市場に出ている液晶表示装置は、大別して、アクティブマトリクス型と単純マトリクス型との２種類の液晶表示装置が一般的であり、中でも３端子素子である薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置はＣＲＴに匹敵する高画質が得られることから特に注目されている。
アクティブマトリクス型の液晶表示装置は、複数の画素となるセルをそれぞれ単独に駆動するのと同様の動作をさせることができ、表示容量の増大に伴って表示するライン数が増加しても、単純マトリクス型のように駆動のデューティ比が低下してコントラストの低下や視野角の減少をきたす等の問題が生じないという利点があり、きめ細かい中間調の制御が可能であることから薄型のフラットパネルディスプレイとして用途を拡げつつある。
【０００３】
しかし、アクティブマトリクス型の液晶表示装置では、データドライバがアナログ回路主体の回路構成となるため、データドライバ部分をＬＳＩ化した場合にチップサイズが大きなものとなり、また、デジタル回路と比較して製造歩留りも低いため、液晶表示装置全体としてコストが高くなる。
そこで、データドライバの低コスト化を図ったアクティブマトリクス型の液晶表示装置が要求される。
【０００４】
【従来の技術】
従来のこの種の液晶表示装置としては、例えば、図６，７に示すようなものがあり、図６は従来例の全体構成を示すブロック図、図７は図６の要部構成を示す概略回路図である。
以下、説明を容易にするために、４×４の画素を有するモノクロの液晶表示装置を例に採り、その構成を説明する。
【０００５】
図６に示す液晶表示装置１は、大別して、インターフェース回路２、制御回路３、データドライバ用のシフトレジスタ４、ゲートドライバ用のシフトレジスタ５、データドライバ６、ゲートドライバ７、液晶表示パネル８から構成されており、データドライバ６は、図６に示すように、第１信号保持回路９、第２信号保持回路１０からなり、第１信号保持回路９は第１アナログスイッチＳ１１〜Ｓ１４、第１信号保持回路用キャパシタＣ１１〜Ｃ１４、バッファアンプＡ１１〜Ａ１４から、第２信号保持回路１０は第２アナログスイッチＳ２１〜Ｓ２４、第２信号保持回路用キャパシタＣ２１〜Ｃ２４、バッファアンプＡ２１〜Ａ２４から構成され、ゲートドライバ６はバッファアンプＡＹ１〜ＡＹ２から構成されている。
【０００６】
液晶表示パネル８は、４×４のマトリクス構造のパネルであり、各画素毎にスイッチング素子としての薄膜トランジスタＱ、及び液晶を有している。
インターフェース回路２は、外部から入力される、水平同期信号ＨＳ、垂直同期信号ＶＳ、画像信号ＶＤ、及びクロック信号ＣＬＫを取り込むものである。
制御回路３は、インターフェース回路２によって取り込まれた各種信号を液晶表示パネル８を駆動するための信号に変換する回路であり、具体的には、スタートパルスＳＰ１ 、及びシフトクロックＣＫ１ をデータドライバ用のシフトレジスタ４に、スタートパルスＳＰ２ 、及びシフトクロックＣＫ２ をゲートドライバ用のシフトレジスタ５に、出力パルスＯＰ、及び信号Ｓをデータドライバ６に、それぞれ出力するものである。
【０００７】
シフトレジスタ４は、スタートパルスＳＰ１ 、シフトクロックＣＫ１ に基づいてデータドライバ６内の信号保持回路９，１０への制御信号Ｄ１ 〜Ｄ４ を生成して出力するものであり、シフトレジスタ５は、スタートパルスＳＰ２ 、シフトクロックＣＫ２ に基づいてゲートドライバ７への制御信号Ｇ１ 〜Ｇ４ を生成して出力するものである。
【０００８】
データドライバ６は、液晶表示パネル２の各画素に書き込みを行うべく、液晶にアナログ信号Ｘ１ 〜Ｘ４ を出力するものであり、ゲートドライバ７は、薄膜トランジスタＱのゲートにゲート信号Ｙ１ 〜Ｙ４ を出力し、薄膜トランジスタＱのオン・オフ動作を制御するものである。
以上の構成において、作用を説明する。
【０００９】
まず、画像表示のための信号として、水平同期信号ＨＳ、垂直同期信号ＶＳ、画像信号ＶＤ、及び、クロック信号ＣＬＫが、例えば、パソコン等の画像信号出力装置からインターフェース回路２を介して制御回路３に入力され、これら水平同期信号ＨＳ、垂直同期信号ＶＳ、画像信号ＶＤ、クロック信号ＣＬＫが、制御回路３によって液晶表示パネル８の駆動のための信号に変換される。
【００１０】
図８に示すように、水平同期信号ＨＳ間の画像信号が１ライン分の信号であり、これを液晶表示パネル２の１ライン分に表示するため、直列信号として与えられる画像信号ＶＤがデータドライバ６の第１保持回路９に制御信号Ｄ１ 〜Ｄ４ のタイミングでサンプルホールドされる。
すなわち、制御信号Ｄ１ 〜Ｄ４ はスタートパルスＳＰ１ によりトリガされ、クロックＣＫ１ のタイミングでシフトレジスタＳＲ１ からの制御信号Ｄ１ 〜Ｄ４ が第１アナログスイッチＳ１１〜Ｓ１４をオンすることにより、制御回路３からの信号Ｓが第１信号保持回路用キャパシタＣ１１〜Ｃ１４に保持されてサンプルホールドが完了する。
【００１１】
そして、第１信号保持回路９へのサンプルホールドが完了した後、制御回路３からの出力パルスＯＰによって第２アナログスイッチＳ２１〜Ｓ２４がオンし、第１信号保持回路用キャパシタＣ１１〜Ｃ１４に保持された信号が一斉に第２信号保持回路１０に転送されて、第１信号保持回路９は次のラインの画像信号の保持のために明け渡される。
【００１２】
第２信号保持回路１０に転送されたアナログ信号Ｘ１ 〜Ｘ４ は、データドライバ６からせデータラインＤＬに出力される。
このとき、図７に示すように、データラインＤＬは分布抵抗ｒ１ 、及び分布容量ｃ１ を有するため、アナログ信号Ｘ１ 〜Ｘ４ は容量ｃ１ を充電しながら薄膜トランジスタＱに到達する。
【００１３】
一方、薄膜トランジスタＱのゲートに印加されるゲート信号Ｙ１ 〜Ｙ４ は、シフトレジスタ５からの制御信号Ｇ１ 〜Ｇ４ をレベル変換して生成され、制御信号Ｇ１ 〜Ｇ４ は制御回路３からのスタートパルスＳＰ２ によって起動されるシフトレジスタ５に、シフトクロックＣＫ２ が与えられることにより生成される。
そして、ゲート信号Ｙ１ 〜Ｙ４ によって薄膜トランジスタがオンし、データラインＤＬのアナログ信号Ｘ１ 〜Ｘ４ が液晶に書き込まれる。
【００１４】
このとき、図７に示すように、ゲートラインＧＬも前述のデータラインＤＬと同様に、分布抵抗ｒ２ 、及び分布容量ｃ２ を有するため、ゲート信号Ｙ１ 〜Ｙ４ は容量ｃ２ を充電しながら薄膜トランジスタＱのゲートに到達する。
したがって、薄膜トランジスタＱのゲートに到達するまで、ある程度の時間を要することとなる。
【００１５】
以上の信号電圧が順次書き込まれる動作が全ての画素に対して行われることにより、１画面（１フレーム）の書き込みが終了し、次の垂直同期信号ＶＳの待ち状態となる。
【００１６】
【発明が解決しようとする課題】
しかしながら、このような従来の液晶表示装置にあっては、データドライバ６は、２つの信号保持回路、すなわち、第１信号保持回路９、及び第２信号保持回路１０からなるという構成となっていたため、以下に述べるような問題点があった。
【００１７】
すなわち、前述の従来例の説明は、説明を容易にするために、４×４の画素を有するモノクロの液晶表示装置を例に採って説明したが、実際の液晶表示装置は、水平（Ｘ）方向に６４０、垂直（Ｙ）方向に４００〜４８０程度に分割された画素を持ち、さらに、カラー表示のためにはＲ（ｒｅｄ），Ｇ（ｇｒｅｅｎ），Ｂ（Ｂｌｕｅ）の３プレーン分の画素を備えたものが一般的である。
【００１８】
したがって、液晶表示パネルを駆動するドライバの規模は、この画素数に比例して増えるため、液晶表示装置が高精細になればなるほどドライバの規模が大きくなり、液晶表示装置全体に占めるドライバの価格比が大きくなる。
ドライバの中でも、特にデータドライバは、バッファアンプと容量値の大きなキャパシタとを含むアナログ回路が主体の回路であるため、ＬＳＩ化した場合には、例えば、データドライバを１２０回路作りつけたＬＳＩの場合、チップ面積は１０ｍｍ×１０ｍｍ程度にもなってしまうというように、チップサイズが大きくなってしまうという問題点があった。
【００１９】
また、アナログ回路はデジタル回路と比較して製造歩留りも低いため、一般に、データドライバは非常に高価格となり、液晶表示装置全体としてコストが高くなるという問題点があった。
［目的］
そこで本発明は、データドライバを小型・低コスト化することで、安価な液晶表示装置を提供することを目的としている。
【００２０】
【課題を解決するための手段】
本発明による液晶表示装置は上記目的達成のため、その原理説明図を図１に示すように、互いに直交する複数のゲートラインＧＬ、及びデータラインＤＬの交点に対応するセルをマトリクス状に複数配置してなる液晶表示パネル８と、該ゲートラインＧＬを介して所定の電圧を該液晶表示パネル８の各セルに印加し、所定の書き込みラインを選択するゲートドライバ７と、該データラインＤＬ毎に第１スイッチＳ11〜Ｓ14 、第２スイッチＳ21〜Ｓ24 、及び第１スイッチＳ 11 〜Ｓ 14 と第２スイッチＳ 21 〜Ｓ 24 に挟まれて設けた１つの信号保持用キャパシタＣ11〜Ｃ14を有し、該データラインＤＬを介して該液晶表示パネル８の各セルに所定の電圧を印加するデータドライバ６とを備え、前記データドライバ６は、データドライバ６の外部からの第１の制御信号Ｄ 1 〜Ｄ 4 に基づいて開閉が制御される前記第１スイッチＳ11〜Ｓ14 により、前記信号保持用キャパシタＣ11〜Ｃ14に所定信号を保持し、データドライバ６の外部からの第２の制御信号ＯＰ1〜ＯＰ4に基づいて開閉が制御される前記第２スイッチＳ21〜Ｓ24により、該信号保持用キャパシタＣ11〜Ｃ14に保持された所定信号が前記データラインＤＬの有する分布容量を信号保持手段として該液晶表示パネル８の各セルに印加され、前記第２スイッチＳ21〜Ｓ24は、前記第２の制御信号ＯＰ 1 〜ＯＰ 4 により、前記ゲートドライバ７からの距離が離れた前記データラインＤＬほど充電期間が長くなるように制御されるように構成している。
【００２１】
【作用】
本発明では、データラインの有する分布容量を信号保持手段として信号保持用キャパシタに保持された所定信号が液晶表示パネルの各セルに印加され、データライン毎に１つの信号保持用キャパシタが対応するようにデータドライバが構成される。
【００２２】
すなわち、データの書き込み時間を確保しつつ、データドライバが小型化・低コスト化され、液晶表示装置のコストの低減化が図られる。
【００２３】
【実施例】
以下、本発明を図面に基づいて説明する。
図２〜４は本発明に係る液晶表示装置の実施例１を示す図であり、図２は本実施例の全体構成を示すブロック図、図３は図２の要部構成を示す概略回路図、図４は本実施例の動作例を説明するためのタイムチャートである。
【００２４】
まず、構成を説明する。
なお、図２，３において、図６，７に示した従来例に付された番号と同一番号は同一部分を示す。
本実施例の液晶表示装置１は、大別して、インターフェース回路２、制御回路３、データドライバ用のシフトレジスタ４、ゲートドライバ用のシフトレジスタ５、データドライバ６、ゲートドライバ７、液晶表示パネル８から構成されており、データドライバ６は、図３に示すように、第１スイッチであるアナログスイッチＳ１１〜Ｓ１４、第２スイッチであるアナログスイッチＳ２１〜Ｓ２４、信号保持回路用キャパシタＣ１１〜Ｃ１４、及びバッファアンプＡ１１〜Ａ１４からなる信号保持回路１１から構成されている。
【００２５】
制御回路３は、インターフェース回路２によって取り込まれた各種信号を液晶表示パネル８の駆動のための信号に変換する回路であり、具体的には、スタートパルスＳＰ１ 、及びシフトクロックＣＫ１ をデータドライバ用のシフトレジスタ４に、スタートパルスＳＰ２ 、及びシフトクロックＣＫ２ をゲートドライバ用のシフトレジスタ５に、信号Ｓ、及び制御信号ＯＰ１ 〜ＯＰ４ をデータドライバ６にそれぞれ出力するものである。
【００２６】
シフトレジスタ５は、スタートパルスＳＰ２ 、シフトクロックＣＫ２ に基づいてゲートドライバ７への制御信号Ｇ１ 〜Ｇ４ を生成して出力するものである。
ゲートドライバ７は、薄膜トランジスタＱのゲートにゲート信号Ｙ１ 〜Ｙ４ を出力し、薄膜トランジスタＱのオン・オフ動作を制御するものであり、ゲートドライバ７は、薄膜トランジスタＱのゲートにゲート信号Ｙ１ 〜Ｙ４ を出力し、薄膜トランジスタＱのオン・オフ動作を制御するものである。
【００２７】
なお、アナログスイッチＳ２１〜Ｓ２４は、データラインＤＬに予め存在する分布容量に信号電圧を充電する期間を決定するためのものである。
次に、作用を説明する。
まず、従来例と同様に、例えば、パソコン等の画像信号出力装置からインターフェース回路２を介して、水平同期信号ＨＳ、垂直同期信号ＶＳ、画像信号ＶＤ、クロック信号ＣＬＫが制御回路３に入力され、制御回路３により、これら各種信号が液晶表示パネル８の駆動のための信号に変換され、スタートパルスＳＰ１ ，ＳＰ２ 、シフトクロックＣＫ１ ，ＣＫ２ 、信号Ｓ、制御信号ＯＰ１ 〜ＯＰ４ として出力される。
【００２８】
そして、シフトレジスタ４では制御信号Ｄ１〜Ｄ４がスタートパルスＳＰ１ によりトリガされてクロックＣＫ１ のタイミングでシフトレジスタ４からの制御信号Ｄ１〜Ｄ４がアナログスイッチＳ１１〜Ｓ１４をオンすることにより、制御回路３からの信号Ｓが信号保持回路用キャパシタＣ１１〜Ｃ１４に保持される。
通常、本実施例のようにデータドライバ６が１組の信号保持回路１１だけで構成されている場合、従来例のように１走査ライン毎に一斉にゲート信号を駆動すると、セルへの書き込み時間が大幅に不足する。
【００２９】
そこで、本実施例では、データラインＤＬに予め存在する分布容量を用いてアナログスイッチＳ２１〜Ｓ２４により、信号電圧を充電する期間が決められるように構成されている。
すなわち、制御信号ＯＰ１ 〜ＯＰ４ により、１つのデータラインＤＬ上において、所定の薄膜トランジスタＱが１個だけオンし、他の薄膜トランジスタＱが全てオフ状態とすることで、データラインＤＬに存在する分布容量が信号保持用のキャパシタとして用いられる。
【００３０】
一般に、データラインＤＬの分布容量の合計値は２００ｐＦ程度、液晶の等価容量ＣＬは１ｐＦ程度の大きさであるため、分布容量からの電荷を液晶容量に充電した場合の誤差は非常に小さく、実使用に際してなんら問題とならない。
図５は本発明に係る液晶表示装置の実施例２を示す図であり、図５は本実施例の動作例を説明するためのタイムチャートである。
【００３１】
なお、図５において、図４に示した実施例１に付された番号と同一番号は同一部分を示す。
本実施例では、実施例１において動作原理上、データラインＸ１ の充電時間が１番短くなってしまうのを補償するため、ゲート信号Ｇ１ 〜Ｇ４ の位相を早めて充電時間を長くするものである。
【００３２】
この場合、信号保持回路１１への信号の充電のためのアナログスイッチＳ２４がオンとなる前に、ゲート信号がオフとなって、液晶容量ＣＬが正しい信号電圧に充電できるため、制御信号ＯＰ４ で駆動されるデータラインＸ４ のためのアナログスイッチＳ２４はオンのままでよい。
このように本実施例では、データラインの有する分布容量を信号保持手段として信号保持用キャパシタに保持された所定信号を液晶表示パネルの各セルに印加でき、データドライバの構成を、データライン毎に１つの信号保持用キャパシタが対応するだけの簡略化した構成とすることができる。
【００３３】
したがって、従来例と比較して、データドライバを小型・低コスト化でき、液晶表示装置の低コスト化を図ることができる。
なお、上記実施例は第２スイッチであるアナログスイッチＳ２１〜Ｓ２４の後に、すぐデータラインＤＬを接続しているが、これに限らず、バッファアンプを介してデータラインＤＬに接続してもよい。この場合、アナログスイッチＳ２１〜Ｓ２４の後に、バッファアンプを挿入することで、アナログスイッチＳ２１〜Ｓ２４のオン抵抗の影響によりデータラインＤＬの分布容量への書き込み時間が延びるのを防止できる。
【００３４】
【発明の効果】
本発明では、データラインの有する分布容量を信号保持手段として信号保持用キャパシタに保持された所定信号を液晶表示パネルの各セルに印加でき、データドライバの構成を、データライン毎に１つの信号保持用キャパシタが対応するだけの簡略化したものとすることができる。
【００３５】
したがって、データの書き込み時間を確保しつつ、データドライバを小型化・低コスト化でき、液晶表示装置のコストの低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の原理説明図である。
【図２】実施例１の全体構成を示すブロック図である。
【図３】図２の要部構成を示す概略回路図である。
【図４】実施例１の動作例を説明するためのタイムチャートである。
【図５】実施例２の動作例を説明するためのタイムチャートである。
【図６】従来例の全体構成を示すブロック図である。
【図７】図６の要部構成を示す概略回路図である。
【図８】従来例の動作例を説明するためのタイムチャートである。
【符号の説明】
１ 液晶表示装置
２ インターフェース回路
３ 制御回路
４ シフトレジスタ
５ シフトレジスタ
６ データドライバ
７ ゲートドライバ
８ 液晶表示パネル
９ 第１信号保持回路
１０ 第２信号保持回路
１１ 信号保持回路
ＤＬ データライン
ＧＬ ゲートライン
Ｓ１１〜Ｓ１４ 第１アナログスイッチ
Ｃ１１〜Ｃ１４ 第１信号保持回路用キャパシタ
Ａ１１〜Ａ１４ バッファアンプ
Ｓ２１〜Ｓ２４ 第２アナログスイッチ
Ｃ２１〜Ｃ２４ 第２信号保持回路用キャパシタ
Ａ２１〜Ａ２４ バッファアンプ
ＡＹ１〜ＡＹ２ バッファアンプ
Claims (1)
- 互いに直交する複数のゲートライン、及びデータラインの交点に対応するセルをマトリクス状に複数配置してなる液晶表示パネルと、
該ゲートラインを介して所定の電圧を該液晶表示パネルの各セルに印加し、所定の書き込みラインを選択するゲートドライバと、
該データライン毎に第１スイッチ、第２スイッチ、及び第１スイッチと第２スイッチに挟まれて設けた１つの信号保持用キャパシタを有し、該データラインを介して該液晶表示パネルの各セルに所定の電圧を印加するデータドライバと、
を備え、
前記データドライバは、データドライバの外部からの第１の制御信号に基づいて開閉が制御される前記第１スイッチにより、前記信号保持用キャパシタに所定信号を保持し、データドライバの外部からの第２の制御信号に基づいて開閉が制御される前記第２スイッチにより、該信号保持用キャパシタに保持された所定信号が前記データラインの有する分布容量を信号保持手段として該液晶表示パネルの各セルに印加され、前記第２スイッチは、前記第２の制御信号により、前記ゲートドライバからの距離が離れた前記データラインほど充電期間が長くなるように制御されることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14509691A JP3604403B2 (ja) | 1991-06-18 | 1991-06-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14509691A JP3604403B2 (ja) | 1991-06-18 | 1991-06-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04368992A JPH04368992A (ja) | 1992-12-21 |
| JP3604403B2 true JP3604403B2 (ja) | 2004-12-22 |
Family
ID=15377285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14509691A Expired - Lifetime JP3604403B2 (ja) | 1991-06-18 | 1991-06-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604403B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI354254B (en) | 2006-09-22 | 2011-12-11 | Chimei Innolux Corp | Liquid crystal panel and driving circuit of the sa |
-
1991
- 1991-06-18 JP JP14509691A patent/JP3604403B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04368992A (ja) | 1992-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508479B2 (en) | Liquid crystal display | |
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
| US6897843B2 (en) | Active matrix display devices | |
| US7403185B2 (en) | Liquid crystal display device and method of driving the same | |
| US7030871B2 (en) | Active matrix display device | |
| JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
| US20080136983A1 (en) | Pixel structure of display device and method for driving the same | |
| TW200300855A (en) | Display apparatus, display system and method of driving display apparatus | |
| JPS59133590A (ja) | マトリクス型表示装置の駆動回路 | |
| JP2007279539A (ja) | ドライバ回路、表示装置及びその駆動方法 | |
| JP3305931B2 (ja) | 液晶表示装置 | |
| JPH09114421A (ja) | カラー液晶表示装置 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JP2010102266A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3959256B2 (ja) | アクティブマトリックス表示パネルの駆動装置 | |
| JPH07199873A (ja) | 液晶表示装置 | |
| JPH06337657A (ja) | 液晶表示装置 | |
| JP3604403B2 (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2003114657A (ja) | アクティブマトリクス型表示装置、そのスイッチ部駆動回路、及びその走査線駆動回路、並びにその駆動方法 | |
| JPH0675204A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JPH04289893A (ja) | 液晶表示装置 | |
| JP3064680B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010814 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040929 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |