JP3064680B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に係り、特
にアクティブマトリクス型の液晶表示装置に関する。

【０００２】近年パソコン等の小型化・高機能化に伴っ
て軽量、薄型で高画質なアクティブマトリクス型の液晶
表示装置（ＬＣＤ）の採用が顕著となっている。さらに
最近のパソコンはマルチメディア化の方向へ進んでお
り、パソコン画像もＴＶ画像も光ディスクからの静止画
像も表示できるマルチメディア対応ＬＣＤが求められて
いる。

【０００３】

【従来の技術】従来マルチメディア映像をＬＣＤで表示
するために必要な構成例を図１２に示す。ここでは表示
装置としてパソコン画像表示専用の液晶表示装置７が使
用されている。液晶表示装置７にはパソコン８の映像信
号とは映像信号周波数の異なる光ディスク１０及びＴＶ
チューナ９がパソコン８を介して接続される。液晶表示
装置７にはパソコン８内のＣＰＵ８ａで生成された画像
が表示されると共にＴＶチューナ９からのＴＶ画像や光
ディスク１０からの静止画像はインターフェース（Ｉ／
Ｆ）回路８ｂを通して変換された後メモリ８ｃに取り込
まれ、パソコン画像として表示される。

【０００４】従来の液晶表示装置７は図１３に示すよう
に液晶パネル７ａ，データドライバ７ｂ，スキャンドラ
イバ７ｃよりなる。液晶パネル７ａはマトリクス状に配
置された画素電極７ａ-1に対向して対向電極を設け、画
素電極７ａ-1と対向電極との間に液晶を充填しておき、
画素電極７ａ-1と対向電極との間に電圧を印加すること
により液晶の状態を変化させて、光の透過率を変えてや
ることにより表示を行っていた。このとき、画素電極７
ａ-1の選択は各画素電極７ａ-1にドレインが接続され、
ソースがデータドライバ７ｂに接続され、ゲートがスキ
ャンドライバ７ｃに接続され１画素電極当たりに１個の
割合で設けられたスイッチング素子７ａ-2により行って
いた。

【０００５】

【発明が解決しようとする課題】しかるに、従来の液晶
表示装置は各画素電極に対して１つのスイッチング素子
が配設されており、映像信号周波数が異なる映像源を表
示しようとすると、スイッチング素子の周波数特性に合
った信号に変換して入力する必要があった。

【０００６】これは、スキャンドライバの耐圧（ダイナ
ミックレンジ）を小さくしてコストを抑えていることに
起因する。映像信号の周波数が高く１走査ライン当たり
の書き込み時間が短いパソコン画像を表示するには、ス
イッチング素子がオンの時の電流（オン電流）が大きく
なるようにゲートオン電圧を高くする必要があり、ドラ
イバの耐圧からゲートオフ電圧も高くせざるをえない。
その結果、非書き込み時の電流（オフ電流、リーク電
流）も大きくなり、画像リフレッシュ周期の短いパソコ
ン画像ならば問題はないが、リフレッシュ周期の長いＴ
Ｖ画像や静止画像では画質が著しく劣化してしまう。

【０００７】このため、映像信号周波数の異なる複数の
映像源からなるマルチメディアシステムを構成する場
合、変換回路が必要となり装置の構造が複雑となると共
に高価なものとなってしまう等の問題点があった。

【０００８】本発明は上記の点に鑑みてなされたもので
各種表示条件で画質の劣化なく表示できる液晶表示装置
を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明は上記課題を解決
するために、マトリクス状に配置された複数の画素電極
夫々に印加する電圧を制御することにより画素電極の上
部の液晶の状態を変化させ表示を行なう液晶表示装置に
おいて、前記複数の画素電極より所定の画素電極を選択
するスイッチング素子を一画素電極当たりに複数個設
け、複数個のスイッチング素子を切換手段により切換
え、切換え時に、複数個のスイッチング素子のうちオフ
とするスイッチング素子のゲート電極にゲートオフ電圧
以下の電圧を印加する構成としてなる。

【００１０】

【作用】一画素当たりに複数のスイッチング素子を設
け、切換信号に応じてスイッチング素子を切換えられる
構成とすることにより、各種表示条件に応じてスイッチ
ング素子の特性を変更でき、表示条件に応じた表示が可
能となり、従って、いかなる表示条件でも画質を劣化さ
せずに済む。

【００１１】

【実施例】図１は本発明の第１実施例のブロック構成図
を示す。

【００１２】なお、本実施例は説明の簡略化のために２
画素分だけを示したものである。

【００１３】同図中、１は液晶パネルであり、液晶パネ
ル１は画素電極111 ，112 ，スイッチング素子121 ，12
2 ，123 ，124 ，ゲート電極131 ，132 ，133 ，134 ，
そしてデータ電極１４を有する。２はデータドライバで
あり、映像源６からのデータ、及び同期信号ＳＣＫに基
づいた電圧をデータ電極１４に出力する。３１，３２は
スキャンドライバであり、ゲート電源４から電圧Ｖ411
を選択電圧入力ＶＳＥＬに電圧Ｖ412 を非選択電圧入力
ＶＮＳＥＬに入力すると共に電圧Ｖ421 を選択電圧入力
ＶＳＥＬに電圧Ｖ422 を非選択電圧ＶＮＳＥＬにそれぞ
れ入力する。また、スキャンドライバ３１，３２は映像
源６からの水平同期信号ＨＳに基づいてゲート選択期間
には電圧Ｖ411 ，Ｖ421 をそれぞれ選択出力し、ゲート
非選択期間には電圧Ｖ412 ，Ｖ422 をそれぞれ選択出力
して、ゲート電極131 ，133 ，及びゲート電極132 ，13
4 にそれぞれ印加する。４はゲート電源回路を示す。ゲ
ート電源回路４はゲート電源制御回路５からの制御デー
タＣＮＴＬに基づいて、図３に示すようにスキャンドラ
イバ３１，３２いずれにもスイッチング素子を順次選択
走査するためのゲートオン電圧とゲートオフ電圧を出力
するか、あるいはスキャンドライバ３１には同様の電圧
を与えるとともにスキャンドライバ３２にはゲートオフ
電圧よりも低い電圧を出力するかを選択する。又ゲート
電源制御回路５は映像源６からの水平同期信号ＨＳのタ
イミングで制御データＣＮＴＬを生成する。水平同期信
号ＨＳに応じて制御データＣＮＴＬを出力するゲート電
源制御回路５の構成を図２に示す。ゲート電源制御回路
５はカウンタ５１，タイマ５２，ラッチ５３，メモリ５
４よりなる。タイマ５２の出力により定期的にリセット
されるカウンタ５１が水平同期信号ＨＳをカウントし、
そのカウント結果をラッチ５３がタイマ５２のタイミン
グで取り込み、変換テーブルを記録したメモリ５４によ
ってラッチ５３の出力値が変換され制御データＣＮＴＬ
が出力される。なお、制御データＣＮＴＬのビット数は
１画素に設けるスイッチング素子の個数による。例えば
２個なら１ビット、４個までなら２ビットというように
決定できる。この結果、水平同期信号ＨＳの周波数で一
定時間内のカウンタ５１のカウント結果が異なるため周
波数の違いを検出することができ、周波数によるゲート
電源回路４の制御を行なう構成とされている。

【００１４】ゲート電源制御回路５では映像源６から供
給される映像信号の周波数に基づいて１画素電極当たり
２個のスイッチング素子121 ，122 及びスイッチング素
子123 ，124 を用いるか、１個のスイッチング素子121
，123 を完全にオフにして１個のスイッチング素子122
，124 だけを用いるかを選択して駆動するように構成
する。

【００１５】このとき、２個のスイッチング素子121 ，
122 及びスイッチング素子123 ，124 のチャネル幅／チ
ャネル長（Ｗ／Ｌ）はすべて同じものとする。つまり、
同一の特性を有する構成とする。

【００１６】次に本実施例の動作を説明する。映像信号
の周波数が高く１走査ライン当たりの書き込み時間が短
い映像を表示する場合には、スキャンドライバ３１，３
２の両方から表示のためのゲート電圧波形（順次走査波
形）が出力されて２個のスイッチング素子を用いて短時
間で充電書き込みが行われる。このとき、映像のリフレ
ッシュ周期が短いことからリーク電流の影響は小さく問
題にならない。一方、映像信号の周波数が低く１走査ラ
イン当たりの書き込み時間が長い映像を表示する場合に
は、スキャンドライバ３１からは順次走査波形が出力さ
れて１個のスイッチング素子を用いてゆっくりと充電書
き込みが行われる。このとき、スキャンドライバ３２は
オフされ、他方のスイッチング素子が完全にオフ状態で
あるため非書き込み時間（電荷保持時間）のリーク電流
は小さく、リフレッシュ周期の長いＴＶ画像や静止画像
での画質劣化の問題が無くなる。

【００１７】従って、パソコン、ＴＶ等のマルチメディ
アに対してフレームメモリや専用インタフェース回路等
を用いずに対応できる。

【００１８】なお、本実施例では１画素電極当たり２個
のスイッチング素子を設けたが、スイッチング素子は３
個以上であってもよい。また、ゲート電極131 ，133 に
つながるスキャンドライバ３１とゲート電極132 ，134
につながるスキャンドライバ３２は別個の装置とした
が、これを１個の装置にまとめてもよい。また、ゲート
電源制御回路５は映像源６からの水平同期信号ＨＳに基
づいて制御データＣＮＴＬを決定したが、他の方法で決
めてもよい。

【００１９】なお、水平同期信号ＨＳの周波数が高い時
には電圧Ｖ411 ≪ＶＧＯＦＦ，電圧Ｖ412 ≪ＶＧＯＦ
Ｆ，電圧Ｖ421 ＝ＶＧＯＮ，電圧Ｖ422 ＝ＶＧＯＦＦを
出力し、ＨＳの周波数が低い時には電圧Ｖ411 ＝ＶＧＯ
Ｎ，Ｖ412 ＝ＶＧＯＦＦ，電圧Ｖ421 ≪ＶＧＯＦＦ，電
圧Ｖ422 ≪ＶＧＯＦＦを出力するようにしてもよい。こ
の場合は常に１個のスイッチング素子だけが書き込み動
作を行う構成も考えられる。

【００２０】この場合、１画素電極に配置される２個の
スイッチング素子には異なる特性を持たせる。スイッチ
ング素子122 ，124 には表示に用いた場合のオフ・リー
ク電流が大きいがオン電流も大きくなるトランジスタを
使用し、スイッチング素子121 ，123 にはオン電流が小
さいがオフ・リーク電流も小さいトランジスタを使用す
る。なお、これらの素子の作り分けは例えばトランジス
タのチャネルのチャネル幅／チャネル長（Ｗ／Ｌ）を変
えることで実現できる。

【００２１】また、ゲート電源４はゲート電源制御回路
５の制御データＣＮＴＬに基づいて、水平同期信号ＨＳ
の周波数が予め決められた所定の値より周波数が高い時
にはＶ411 ＝ＶＧＯＮ（ゲートオン電圧）、Ｖ412 ＝Ｖ
ＧＯＦＦ（ゲートオフ電圧）、Ｖ421 ＝ＶＧＯＮ，Ｖ42
2 ＝ＶＧＯＦＦを出力し、水平同期信号ＨＳの周波数が
予め決められた所定の周波数が低い時には電圧Ｖ411 ＝
ＶＧＯＮ，電圧Ｖ412＝ＶＧＯＦＦ，電圧Ｖ421 ，Ｖ422
≪ＶＧＯＦＦを出力する。そして、スキャンドライバ
３１，３２は図３，または図４に示すような波形をデー
タ電極に印加する。この結果、映像信号の周波数が高く
１走査ラインの時間が短い場合にはスイッチング素子12
1 （小）とスイッチング素子122 （大）の両方を使って
短時間で充電書き込みを行う。一方、映像信号の周波数
が低く１走査ラインの時間が長い場合には、スイッチン
グ素子121 だけを用いてゆっくりと充電書き込みを行う
とともに、スイッチング素子122 は完全にオフ状態であ
るため電荷保持時間の２つのスイッチング素子のリーク
電流は小さく、リフレッシュ周期の長いＴＶ画像や静止
画像にも対応できる構成とする。

【００２２】図５は本発明の第２実施例の要部の構成図
を示す。図１と同一構成部分には同一符号を付し、その
説明は省略する。

【００２３】このほか、本実施例はゲート電源制御回路
５の構成が異なる、すなわち、本実施例はゲート電源制
御回路５を温度センサ５６，Ａ／Ｄ（アナログ／ディジ
タル）コンバータ５７，メモリ５４で構成し、液晶パネ
ル１に取り付けた温度センサ５６の出力（温度に依存し
たアナログ電圧）をＡ／Ｄコンバータ５７でディジタル
データに変換し、前記例と同様にメモリ５４でテーブル
変換するものである。温度センサ５６としては例えば熱
電対が挙げられる。このとき、温度が高くなると液晶の
電流が大きくなるため、スイッチング素子の切換えは同
一特性のスイッチング素子の２つ又はオン電流の大きな
ものを温度が低いときには液晶のもれ電流が小さくなる
ため、同一特性の２つのうち１つのスイッチング素子又
は異なる特性の２つのスイッチング素子のうちオン電流
の小さなものを用いる。この結果、液晶パネルの温度変
化によるスイッチング素子や液晶容量、リーク特性の変
化に対応した駆動を実現することができる。

【００２４】図６は本発明の第３実施例の要部の構成図
を示す。同図中、図１と同一構成部分には同一符号を付
し、その説明は省略する。

【００２５】これは、本実施例は第１実施例のゲート電
源制御回路５をパソコン等から日付データを入力し、こ
れをメモリ５４によりテーブル変換して制御データＣＮ
ＴＬを得る構成とした。このときのスイッチの切換え
は、初めのうちは同一特性の１つのスイッチング素子又
は特性の異なる２つのスイッチング素子のうちオン電流
の小さい方を用い、これにより時間が経過し、液晶が劣
化した場合には液晶のもれ電流が大きくなるため、２つ
又は特性の異なる２つのスイッチング素子のうちオン電
流の大きい方のスイッチング素子又はオン電流の大・小
２つのスイッチング素子両方を用いる構成とする。液晶
特性やスイッチング素子特性の経年変化に対応した駆動
を実現することが可能となる。

【００２６】なお、以上の実施例では制御データＣＮＴ
Ｌを自動的に発生する方法を述べたが、このほかディッ
プスイッチ等を用いて使用者が手動で入力することも可
能である。この構成では、制御回路や変換テーブルを全
て省略でき、小型化・低コスト化を図ることができるた
め、頻繁に切り換える必要のない用途では有効な構成で
ある。

【００２７】また、前記ゲート電源制御回路５の構成
は、変換テーブルのアドレス入力ビット数を増やすこと
で任意に組み合わせることが可能である。

【００２８】図７は本発明の第４実施例の動作波形図を
示す。本実施例の構成は図１と同一であるためその説明
は省略する。本実施例ではゲートオフ電圧よりも低い電
圧を印加する素子がある場合ゲート電源回路３１，３２
は図７に示すようにゲート電圧波形を印加する構成とし
ている。

【００２９】スイッチング素子121 ，122 には図８に示
すようにゲート・ソース間には寄生容量Ｃ121 ，Ｃ122
が存在し、図９（Ａ）に示すようにゲート電圧波形が立
ち下がるときに図９（Ｂ）に実線で示すように液晶に充
電した電圧（ソース電圧）に影響して、容量結合により
引き下げてしまう。そこで、本実施例では、図７（Ａ）
に示すようにＶ421 Ｖ422 をＶＧＯＦＦよりも低い電圧
に設定すると共に、図７（Ｂ）に示すようにＶ421 をＶ
422 に対して（ＶＧＯＮ−ＶＧＯＦＦ）だけ低く設定す
る。この結果、ゲート電極131 に印加する波形の立ち下
がりの影響をゲート電極132 に印加する波形の立ち上が
りの影響が打ち消すように動作し、スイッチング素子12
2 は完全オフでリークを抑えたままで寄生容量の影響を
打ち消し、図９（Ｂ）に実線で示すように充電電圧を充
電した値に保持する効果も有する。また、ゲート電極13
2 に印加する波形の変化量はゲート電極131 に印加する
波形の変化量と同じであり、スキャンドライバ３１，３
２に負担をかけるものではないため、容易に実現するこ
とができる。

【００３０】なお、３個以上のスイッチング素子を設け
た場合には、動作させる素子と完全オフにする素子の個
数や種類を調整したり、電圧Ｖ422 と電圧Ｖ421 の電位
差を調整することによって寄生容量の影響と打ち消し効
果のつりあいをとることができる。

【００３１】図１０は本発明の第５実施例の構成図を示
す。同図中、図１と同一構成部分には同一符号を付し、
その説明は省略する。本実施例はゲート電源制御回路５
をカウンタ５１とメモリ５４から構成し、カウンタ５１
は同期信号ＳＣＫをカウントしながら水平同期信号ＨＳ
によって１Ｈ（水平同期期間）毎にリセットされ、５４
は５１のカウント結果をアドレス入力に入力して制御デ
ータＣＮＴＬを出力する。ここではスイッチング素子の
グループ分けを２種類（２個ともＡグループ／１個だけ
Ａグループ）の間で切り換えるので、制御データＣＮＴ
Ｌは１ビットでよい。もし、１画素当たりのスイッチン
グ素子数が３個以上であり、しかも３種類以上のグルー
プ分けを切り換えて用いるのならば（例：３個／２個／
１個、素子α／素子β／素子γ等）、そのグループ分け
の数を表現できるだけのビット数が必要となる、スイッ
チング素子122 はＷ／Ｌを大きくした素子であり、オン
電流が大きいかわりにゲート・ソース間寄生容量Ｃ122
も大きくゲート電圧波形の立ち下がりでソース電圧に与
える影響が大きい。一方、スイッチング素子121 はＷ／
Ｌを小さくした素子であり、寄生容量Ｃ121 が小さくソ
ース電圧に与える影響が小さいかわりにオン電流も小さ
い。

【００３２】図１２に本実施例の動作波形図を示す。
（Ｂ）はゲート電極131 （スイッチング素子121 ）に
（Ｃ）はゲート電極132 （スイッチング素子122 ）に印
加する波形であり、このときのソース電圧波形（画素電
極電位）を（Ｄ）に示してある。１Ｈ内での制御データ
ＣＮＴＬの変化前の期間を期間，変化後の期間を期間
とおくと、期間ではスイッチング素子121 ，122 両
方の素子がＡグループに分類されてゲート・オン電圧Ｖ
ＧＯＮが印加されており、期間ではスイッチング素子
121 だけがＡグループに分類されてＶＧＯＮが印加さ
れ、スイッチング素子122 にはＶＧＯＦＦが印加され
る。この結果ソース電圧波形は、まずスイッチング素子
121 とオン電流の大きなスイッチング素子122 によって
急速にデータ電圧ＶＤＡＴＡまで充電されるが、期間
の終わりにスイッチング素子122 のゲート波形が立ち下
がることで大幅に（ΔＶ１）低下する。続いて、期間
ではスイッチング素子121 が低下分を充電してＶＤＡＴ
Ａまで立ち上げる。スイッチング素子121 の寄生容量は
小さいため、ゲート波形立ち下がりの影響は非常に小さ
く（ΔＶ２）、その結果短時間で精度良く液晶に書き込
むことができる。

【００３３】なお、ゲート電極131 に印加する波形は期
間はＶＧＯＦＦ，期間でＶＧＯＮとしてもよい。こ
の場合、期間のゲート電圧波形の立ち上がりでΔＶ１
を若干小さくする効果が期待できる。

【００３４】また、前記のようにスイッチング素子数は
画素当たり２個より多くてもよい。

【００３５】

【発明の効果】上述の如く、本発明によれば、一画素電
極当たりに、複数個の画素電極を設けることにより、映
像信号の１ライン当たりの書き込み時間や装置の温度変
化・経年変化など、液晶への電荷の書き込み・保持条件
の変化に対応してスイッチング素子を切り換えて使用す
ることができるため、周囲条件や各種メディアに対応し
た表示が可能となる等の特長を有する。

【図面の簡単な説明】

【図１】本発明の第１実施例のブロック構成図である。

【図２】本発明の第１実施例の要部のブロック構成図で
ある。

【図３】本発明の第１実施例の動作波形図である。

【図４】本発明の第１実施例の動作波形図である。

【図５】本発明の第２実施例のブロック構成図である。

【図６】本発明の第３実施例のブロック構成図である。

【図７】本発明の第４実施例の動作波形図である。

【図８】本発明の第４実施例の動作説明図である。

【図９】本発明の第４実施例の動作説明図である。

【図１０】本発明の第５実施例のブロック構成図であ
る。

【図１１】本発明の第５実施例の動作波形図である。

【図１２】マルチメディアシステムの概略構成図であ
る。

【図１３】従来の一例のブロック構成図である。

【符号の説明】

１ 液晶パネル ２ データドライバ ４ ゲート電源回路 ５ ゲート電源制御回路 ６ 映像源 ３１，３２ スキャンドライバ 111 ，112 画素電極 121 〜124 スイッチング素子 131 〜134 ゲート電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 G09G 3/36

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 マトリクス状に配置された複数の画素電
   極（111 ，112 ）夫々に印加する電圧を制御することに
   より該画素電極（111 ，112 ）の上部の液晶の状態を変
   化させ表示を行なう液晶表示装置において、 前記複数の画素電極（111 ，112 ）より所定の画素電極
   を選択するスイッチング素子（121 〜124 ）を一画素電
   極当たりに複数個設け、該複数個のスイッチング素子
   （121 ，122 ；123 ，124 ）を切換手段（５，４，３
   １，３２）により切換信号に応じて切換え、切換え時
   に、該複数個のスイッチング素子（121 ，122；123 ，1
   24 ）のうちオフとするスイッチング素子のゲート電極
   にゲートオフ電圧以下の電圧を印加することを特徴とし
   た液晶表示装置。
2. 【請求項２】 前記複数個のスイッチング素子（121 ，
   122 ；123 ，124 ）は互いにオン電流値が異なることを
   特徴とする請求項１記載の液晶表示装置。
3. 【請求項３】 前記複数個のスイッチング素子（121 ，
   122 ；123 ，124 ）はすべて同一のオン電流値を有する
   ことを特徴とする請求項１記載の液晶表示装置。
4. 【請求項４】 前記切換手段（５）は表示画像の同期信
   号周波数に応じて前記複数個のスイッチング素子（121
   ，122 ；123 ，124 ）の切換えを行なうことを特徴と
   する請求項１乃至３のうちいずれか一項記載の液晶表示
   装置。
5. 【請求項５】 前記切換手段（５）は温度センサ（５
   ６）を有し、液晶の周囲温度に応じて前記複数個のスイ
   ッチング素子（121 ，122 ；123 ，124 ）のうち使用す
   るスイッチング素子の切換えを行なうことを特徴とする
   請求項１乃至３のうちいずれか一項記載の液晶表示装
   置。
6. 【請求項６】 前記切換手段（５）は日付データに応じ
   て前記スイッチング素子（121 〜124 ）の劣化を検出
   し、前記複数個のスイッチング素子（121 ，122 ；123
   ，124 ）のうち使用するスイッチング素子の切換えを
   行なうことを特徴とする請求項１乃至３のうちいずれか
   一項記載の液晶表示装置。