KR100358879B1 - 액정 표시 장치의 구동 회로와 그 구동 방법 - Google Patents

액정 표시 장치의 구동 회로와 그 구동 방법 Download PDF

Info

Publication number
KR100358879B1
KR100358879B1 KR1020000066925A KR20000066925A KR100358879B1 KR 100358879 B1 KR100358879 B1 KR 100358879B1 KR 1020000066925 A KR1020000066925 A KR 1020000066925A KR 20000066925 A KR20000066925 A KR 20000066925A KR 100358879 B1 KR100358879 B1 KR 100358879B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
circuit
display device
signal
Prior art date
Application number
KR1020000066925A
Other languages
English (en)
Other versions
KR20010051618A (ko
Inventor
세끼네히로유끼
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20010051618A publication Critical patent/KR20010051618A/ko
Application granted granted Critical
Publication of KR100358879B1 publication Critical patent/KR100358879B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 표시 패널로부터 프리차지 회로를 삭제하여 패널 사이즈를 소형화하고, 패널의 프리차지에 의한 변동을 없애고, 패널 전면에서 균일한 화상을 표시하고, 전체적으로 수율을 향상시키는 것을 과제로 한다.
액정 표시 장치를 구동하는 구동 회로에 있어서, 패널에 인가하는 영상 신호를 생성하는 영상 신호 생성 블록이 R, G, B 각 색의 패널마다 화상 신호를 A/D 변환하는 ADC회로와, 상기 패널의 1행분의 신호를 유지할 수 있는 용량을 갖는 2개의 메모리와, 패널의 입력 전압에 대한 투과광 강도의 비선형성을 보정하는 V-T 보정 회로와, 패널의 액정 화소를 AC 구동하기 위한 극성 반전 회로와, 상기 극성 반전 회로가 출력하는 디지털 신호를 D/A하는 DAC 회로와, 패널로의 프리차지 전압과 출력 선택 회로를 순차적으로 접속 구성하고, 상기 출력 선택 회로는 상기 화상 신호의 수평 기간의 절반 기간에서 상기 DAC 회로의 아날로그 신호를 표시하고, 후의 절반에서 패널을 프리차지하는 것을 특징으로 한다.

Description

액정 표시 장치의 구동 회로와 그 구동 방법{CIRCUIT AND METHOD FOR DRIVING A LIQUID CRYSTAL DISPLAY}
본 발명은 액티브 매트릭스형 액정 표시 장치와 그 구동 방법에 관한 것으로, 액티브 매트릭스 방식에 있어서의 액정 표시 장치의 구동 회로와 그 구동 방법에 관한 것이다.
액정 표시 장치의 각 화소에 스위칭용의 능동 소자인 TFT(박막 트랜지스터)를 배치한 액티브 매트릭스형 액정 표시 장치 중에서, 특히 TFT로서 poly-Si(폴리실리콘) 재료를 이용한 경우, a-Si(비정질 실리콘) TFT 등과 비교하여 높은 전류 구동 능력을 갖기 때문에, 또한 액정 표시 장치의 구동 회로의 일부를 유리 기판 상에 동시에 제작하는 것이 가능하기 때문에, 프로젝터용 액정 표시 장치 등 소형화가 요구되는 것에 많이 이용된다.
이러한 구동 회로를 일체화한 액정 표시 장치의 종래예를 도 7에 도시한다. 이것은 종·횡으로 배치된 데이터선과, 게이트선의 각 교점에 화소 TFT(Mpix)와 액정 소자의 화소 용량(Clc), 축적 용량(Cst)을 배치한 화소 매트릭스와, 데이터선(D1∼Dn)을 구동하는 데이터 드라이버 회로, 게이트선(G1∼Gm)을 구동하는 게이트 드라이버 회로, 프리차지용 제어 전압을 게이트에 공급하고 또한 데이터선(D1∼Dn)의 전위를 어떤 전압으로 리세트하는 프리차지 회로로 구성되어 있다.
게이트 드라이버 회로는 m개의 게이트선을 순차적으로 하이 레벨로 구동한다. 데이터 드라이버 회로는 n개의 출력을 갖는 주사 회로와, n개의 아날로그 스위치 TFT(S1∼Sn)로 구성된다. 이 주사 회로는 스타트 신호 DST의 데이터를 클럭 DCLK에 동기하여 순차적으로 전송을 행한다. 또한, 프리차지 회로는 n개의 스위치(P1∼Pn)로 구성되고, 이들 모든 스위치의 게이트는 제어 단자 PCG에 접속되고, 소스/드레인 단자는 단자 PCS에 접속되어 있다. 여기서는, 화소 TFT, 아날로그 스위치 TFT, 프리차지 회로의 스위치 TFT는 게이트 전극에 하이 레벨의 전압이 인가되었을 때에 도통 상태로 되는 n-ch 트랜지스터를 이용하고 있다.
이 액정 표시 장치의 동작을 도 8에 도시한 타이밍차트를 이용하여 설명한다. 여기서, 도 8 중 TH(i)는 화소 매트릭스의 1행분의 영상 신호가 공급되는 주기인 1 수평 기간을 나타내고 있다. 데이터 드라이버 회로의 스타트 신호를 DST로서, 1 수평 기간마다 1회 하이 레벨이 되도록 클럭 DCLK에 동기시켜 인가한다. 그렇게 하면, 주사 회로는 클럭 DCLK에 동기하여 스타트 신호 DST를 순차적으로 전송하기 때문에, 그 출력 SP1, SP2에는 도면에 도시한 바와 같은 펄스가 출력된다. 주사 회로의 출력 단자는 아날로그 스위치 TFT에 접속되어 있기 때문에, n개의 아날로그 스위치 TFT는 클럭 DCLK에 동기하여 순차적으로 ON-OFF를 행하게 된다.
여기서, 영상 신호 Vsig를 클럭 DCLK에 동기시켜 액정 표시 장치에 공급하면, 영상 신호는 순차적으로 데이터선에 샘플링된다. 이 수평 기간에 있어서 게이트선 Gj(j는 1≤j≤m의 조건을 만족시키는 정수)가 하이 레벨로 되어 있기 때문에, 데이터선에 샘플링된 영상 신호가 화소 TFT를 통해 화소의 액정 소자 Clc, Cst에 기입된다. 게이트선 Gj가 로우 레벨로 된 후, 제어 신호 PCG의 전위를 어떤 기간만큼 하이 레벨로 하면, 프리차지 회로의 모든 스위치 TFT는 도통 상태로 되고, 단자 PCS에 인가되어 있는 전압으로 모든 데이터선을 리세트한다. 이 동작을 모든 게이트선에 대하여 행함으로써, 2차원의 화상을 표시할 수 있다.
이 타이밍차트의 설명으로서, 여기서는 액정 표시 장치를 게이트선 반전으로 구동시킨 경우를 상정하고 있고, 그 때에 액정 표시 장치에 Vcom(대향 전극 전위)에 대하여 플러스 극성이 되는 영상 신호를 공급하고 있는 기간에 데이터선을 리세트하는 전위로서 Vps를 인가하고, 마이너스 극성이 되는 영상 신호를 공급하고 있는 기간에 데이터선을 리세트하는 전위로서 Vng를 단자 PCS에 인가하고 있다.
여기서, 프리차지를 행하는 이유를 설명한다. 프리차지 혹은 예비 충전이라고 불리는 구동을 행하면, 데이터선에 평행한 줄무늬형의 휘도 얼룩을 저감시킬 수 있다. 이 휘도 얼룩의 발생 원인은 아날로그 스위치를 구성하는 개개의 TFT의 특성이 변동됨으로써, 데이터선에 기입되는 영상 신호 전압이 변동되기 때문이다라고 생각되고 있다. 여기서 프리차지를 행하면, 아날로그 스위치에 의해 데이터선에 영상 신호가 기입되기 전에 프리차지에 의해서 데이터선에 전압 Vps 혹은 Vng가 기입되기 때문에, 영상 신호를 기입할 때에 데이터선의 전위는 Vps 혹은 Vng로부터 영상 신호 전위에까지 기입되게 된다. 즉, 데이터선의 전위 변화가 전회 기입된 영상 신호에 관계없이, 다음에 기입하는 영상 신호 전위와 가까운 값이 되기 때문에, 데이터선의 전위 변화량을 작게 할 수 있고, 아날로그 스위치 TFT의 특성에 변동이 생긴 경우라도 데이터선에 기입되는 전압의 변동을 작게 할 수 있다.
그러나, 이와 같이 프리차지 구동을 행하면, 화질을 향상시키는 것이 가능해지지만 이하와 같은 새로운 문제가 생긴다.
첫째로, 프리차지를 행하는 전용의 회로가 필요하고, 그 회로 때문에 액정 표시 장치의 크기가 커지게 된다고 하는 문제이다. 또한, 프리차지 회로를 설치함으로써, 액정 표시 장치를 구성하는 TFT 소자수도 증대하여 수율을 저하시킨다고 하는 문제도 생긴다.
둘째로, 이 방식에서는 프리차지를 짧은 수평 블랭킹 기간(수평 기간 내, 영상 신호가 인가되어 있지 않은 기간)에 행할 필요가 있고, 프리차지 회로에 전압을 공급하는 외부 회로를 구동 능력이 높은 것으로 해야만 한다고 하는 문제이다. 이것은 모든 데이터선을 한번에 구동하기 위해서 그 용량이 커지게 되기 때문이다.
셋째로, 프리차지의 효과가 액정 표시 장치의 위치에 의해 차가 생긴다고 하는 문제이다. 이것은 영상 신호의 기입은 액정 표시 장치의 좌측으로부터 우측으로 순차적으로 행해지는 데 반하여, 프리차지는 액정 표시 장치 전면에 걸쳐 한번에 행해지기 때문에, 프리차지에 의해 전압을 기입하고 나서 영상 신호가 기입되기까지의 시간이 장소에 따라 다르기 때문이다.
그래서, 본 발명은 액정 표시 패널로부터 프리차지 회로를 삭제하여 수율을 향상시킴과 함께, 수평 블랭킹 시간과는 다른 기간에 프리차지를 실행하고, 액정 표시 패널 전체에서의 표시 변동을 삭감하는 것을 과제로 한다.
본 발명은 액티브 매트릭스형 액정 표시 장치를 구동하는 구동 회로에 있어서, 영상 신호 생성 블록과, 타이밍 제어 블록과, 패널 제어 펄스 생성 블록으로 구성되고, 상기 액정 표시 장치에 인가하는 영상 신호를 생성하는 영상 신호 생성 블록이 R, G, B 각 색의 액정 표시 장치마다 표시용 화상 신호의 신호원으로부터의 아날로그 신호를 디지털 신호로 변환하는 ADC 회로와, 상기 액정 표시 장치의 1행분의 신호를 유지할 수 있는 용량을 갖는 2개의 메모리와, 상기 액정 표시 장치의 입력 전압에 대한 투과광 강도의 비선형성을 보정하는 V-T 보정 회로와, 상기 액정 표시 장치의 액정 화소를 AC 구동하기 위한 극성 반전 회로와, 상기 극성 반전 회로가 출력하는 디지털 신호를 아날로그 신호로 변환하는 DAC 회로와, 상기 액정 표시 장치에 인가하는 출력을 전환하여 상기 액정 표시 장치에 출력하는 출력 선택 회로를 순차적으로 접속 구성하고, 상기 출력 선택 회로는 상기 화상 신호의 수평 기간의 절반 기간에서 상기 DAC 회로의 아날로그 신호를 표시하고, 후의 절반에서 상기 액정 표시 장치를 프리차지하는 것을 특징으로 한다.
또한, 본 발명은 액티브 매트릭스형 액정 표시 장치를 구동하는 구동 회로에 있어서, 영상 신호 생성 블록과, 장치내 각 부에 타이밍 신호를 공급하는 타이밍 제어 블록과, 상기 액정 표시 장치의 주사용 제어 펄스 등을 공급하는 패널 제어 펄스 생성 블록으로 구성되고, 상기 액정 표시 장치에 인가하는 영상 신호를 생성하는 영상 신호 생성 블록은 R, G, B의 각 색용의 액정 표시 장치마다 표시용 화상 신호의 신호원으로부터의 아날로그 신호를 디지털 신호로 변환하는 ADC 회로와, 상기 액정 표시 장치의 1행분의 신호를 유지할 수 있는 용량을 포함하는 2개의 메모리와, 상기 액정 표시 장치의 입력 전압에 대한 투과광 강도의 비선형성을 보정하는 V-T 보정 회로와, 상기 액정 표시 장치의 액정 화소를 AC 구동하기 위한 극성 반전 회로와, 상기 영상 신호를 복수의 영상 신호에 병렬 전개하기 위한 병렬 전개 회로와, 상기 병렬 전개 회로가 출력하는 디지털 신호를 아날로그 신호로 변환하는 DAC 회로와, 상기 액정 표시 장치에 인가하는 출력을 전환하는 출력 선택 회로에서 순차 적으로 접속 구성되어 있는 것을 특징으로 한다.
또한, 상기 액정 표시 장치 구동 회로에 있어서의 구동 방법에 있어서, 상기 2개의 메모리는 배속도로 서로 판독·휴지(休止), 기입·휴지를 반복하고, 한쪽이 판독 중이면 다른쪽은 기입 중이고, 출력 선택 회로는 상기 메모리로부터 판독한 영상 신호를 출력한 후 프리차지 기간에 들어가는 것을 특징으로 한다.
또한, 상기 액정 표시 장치의 구동 회로에 있어서의 구동 방법에 있어서, 상기 신호원으로부터의 1행분의 영상 신호를 일단 상기 메모리에 저장하고, 상기 신호원의 영상 신호의 신호 주파수의 2배 이상의 주파수로 판독함으로써, 1 수평 기간의 절반 이하의 기간에서 1행분의 영상 신호를 상기 액정 표시 장치에 기입하고, 남은 기간에 프리차지 전압을 상기 액정 표시 장치에 기입한다고 하는 동작을 행하고, 또한 상기 액정 표시 장치에의 영상 신호의 기입, 상기 프리차지 전압의 기입을 상기 액정 표시 장치의 영상 신호의 배선수만큼 병렬화하여 행하는 것을 특징으로 한다.
또한, 본 발명의 구동 방법을 개념적으로 설명하면, 액정 표시 장치에 인가하는 영상 신호를 일단 메모리에 저장하고, 그 신호를 메모리로부터 고속으로 판독하여 액정 표시 장치에 기입함으로써 1 수평 기간의 블랭킹 기간을 길게 하고, 이 블랭킹 기간에 영상 신호와 마찬가지로 아날로그 스위치에 의해 프리차지 전압을 데이터선에 기입하는 것을 특징으로 한다.
도 1은 본 발명의 제1 실시예에 의한 영상 신호 생성 블록을 주로 한 블록도.
도 2는 본 발명의 액정 표시 장치의 구동 방법을 설명하는 회로도.
도 3은 본 발명의 제1 실시예에 의한 영상 신호 생성 블록의 동작을 설명하는 타이밍차트.
도 4는 본 발명의 액정 표시 장치의 구동 방법을 설명하는 타이밍차트.
도 5는 본 발명의 제2 실시예에 의한 영상 신호 생성 블록을 주로 한 블록도.
도 6은 본 발명의 액정 표시 장치의 구동 방법을 설명하는 회로도.
도 7은 종래예의 액정 표시 장치의 구동 방법을 설명하는 회로도.
도 8은 종래예의 액정 표시 장치의 구동 방법을 설명하는 타이밍차트.
<도면의 주요 부분에 대한 부호의 설명>
11 : 컬러 화상 신호원
12 : A/D 변환기
13 : 메모리
14 : V-T 보정 회로
15 : 극성 반전 회로
16 : D/A 변환기
17 : 출력 선택 회로
18 : 병렬 전개 회로
20 : 영상 신호 생성 블록
30 : 타이밍 제어 블록
40 : 패널 제어 펄스 생성 블록
50 : 액정 표시 장치
본 발명에 의한 실시예에 관해서, 도면을 참조하면서 상세하게 설명한다.
[제1 실시예]
(1) 구성의 설명
도 1에 본 발명의 제1 실시예에 의한 액티브 매트릭스형 액정 표시 장치의 구동 방법을 실현하는 패널 구동 회로의 블록도를 나타낸다. 이 회로는 크게 영상 신호 생성 블록(20)과, 타이밍 제어 블록(30)과, 패널 제어 펄스 생성 블록(40)과, 액정 표시 장치(50)로 나눌 수 있다.
패널 제어 펄스 생성 블록(40)은 액정 표시 장치(50)의 내부 회로를 구동하는 데 필요한 제어 펄스를 생성하고, 영상 신호 생성 블록(20)은 액정 표시장치(50)에 인가하는 영상 신호를 생성한다.
타이밍 제어 블록(20)은 화상 신호의 신호원(11)으로부터 동기 신호 분리 회로에 의해 동기 신호를 검출하고 이 동기 신호에 동기하여 패널 제어 펄스 생성 블록(40), 영상 신호 생성 블록(20)을 제어하는 신호를 생성한다.
영상 신호 생성 블록(20)은 R, G, B의 각 액정 표시 장치(50)마다 신호원으로부터의 아날로그 신호를 디지탈화하는 ADC 회로(12), 액정 표시 장치(50)의 1행분의 신호를 유지할 수 있는 2개의 메모리(13), 액정 표시 장치(50)의 입력 전압에 대한 투과광 강도의 비선형성을 보정하는 V-T 보정 회로(14), 액정 화소를 AC 구동하기 위한 극성 반전 회로(15), 디지털 신호를 아날로그 신호로 변환하는 DAC 회로(16), 액정 표시 장치(50)에 인가하는 출력을 전환하는 출력 선택 회로(17)로 구성되어 있다.
도 2에 이 구동 방법으로 구동시킨 액티브 매트릭스형 액정 표시 장치의 일 구성예를 나타낸다. 도 2에 도시한 액티브 매트릭스형 액정 표시 장치는 종횡으로 배치된 데이터선(D1∼Dn)과, 게이트선(G1∼Gm)의 각 교점에 능동 소자인 TFT (Mpix)와, 액정 화소 용량 Clc와, 축적 용량 Cst로 이루어지는 화소 PIX를 배치한 화소 매트릭스와, 데이터선을 구동하는 데이터 드라이버 회로, 게이트선을 구동하는 게이트 드라이버 회로로 구성된다.
데이터 드라이버 회로는 각 데이터선의 수와 동수 이상의 아날로그 스위치(ASW)용 TFT와, 이 스위치용 TFT의 수와 동수의 출력 단자를 갖는 주사 회로로 구성된다. 이 ASW용 TFT의 소스 단자는 데이터선 D1, D2, …, Dn에 접속되고,드레인 단자는 영상 신호 배선 SIG에 접속되고, 게이트 단자는 주사 회로의 출력 단자 SP1, SP2, …, SPn에 접속되어 있다.
게이트 드라이버 회로는 주사 회로와 AND 게이트 어레이로 구성되고, 개개의 AND 게이트의 입력 단자는 주사 회로의 출력 단자와, 공통의 ENB 배선에 접속되어 있고, 그 출력 단자는 게이트선에 접속되어 있다.
(2) 동작의 설명
도 3에 도시한 타이밍차트를 이용하여 패널 구동 회로의 동작에 관해서 설명한다. 이것은 액정 표시 장치를 게이트선 반전 구동으로 동작시키는 예이다. 타이밍차트의 Hsync는 수평 동기 신호를 나타내고 있고, 그 수평 기간을 TH(i), TH (i+1)로 하고 있다. Video는 신호원으로부터 출력되는 영상 신호를 나타내고 있고, Mem1R/W, Mem2R/W는 각각 메모리(1), 메모리(2)를 판독 동작으로 할 것인지(Read), 기입 동작으로 할 것인지(Write)를 제어하는 신호를 나타내고 있다. Mem1Clk, Mem2Clk는 타이밍 제어 블록(30)으로부터의 타이밍 신호에 기초하여 생성되어 각각 메모리(1), 메모리(2)를 제어하는 클럭을 나타내고 있다. 또한, Out_cnt, P/N_cnt는 타이밍 제어 블록(30)으로부터의 타이밍 신호에 기초하여 생성되고, 출력 선택 회로(17)를 제어하는 신호이고, 0ut_cnt가 하이 레벨일 때에는 디지털·아날로그 변환 회로(DAC)(12)의 출력을 선택하고, 0ut_cnt가 로우 레벨인 경우, 프리차지 전압 Vpc 혹은 Vng가 선택된다. 프리차지 전압 Vpc와 Vng의 어느 쪽이 선택될지는 제어 신호 P/N_cnt로 결정된다. P/N_cnt가 하이 레벨일 때에는 전압 Vps가 선택되고, Out_cnt가 로우 레벨이고 P/N_cnt가 로우 레벨일 때에는 전압Vng가 선택된다. 이 예에서는, 전압 Vps는 접지 전위에 가까운 전압이고, 전압 Vng는 신호 레벨보다도 높은 전압으로 설정되어 있다.
어떤 수평 기간 TH(i)의 동작에 관해서 설명한다. 이 기간에서는 Mem1R/W가 판독되어 있고(Read), Mem2R/W가 기입되어 있기 때문에(Write), 신호원으로부터의 영상 신호는 ADC 회로(12)에서 디지탈화된 후, 메모리(2)에 기입된다. 이 때 메모리(2)에 공급되는 클럭 신호 Mem2Clk는 신호원(11)의 영상 신호 주파수와 동일하게 되어 있다. 한편 메모리(1)의 내용이 판독되어 V-T 보정 회로(14)에 보내지어지만, 메모리(1)를 판독할 때의 클럭 주파수를 기입 주파수의 2배 이상으로 하고 있다. 그 때문에, 메모리(1)에 기입되어 있던 수평 기간 TH(i-1)의 영상 신호 데이터는 TH의 절반 이하의 기간 Tsig에 전부 V-T 보정 회로(14)에 보내어지고, 극성 반전 회로(15), DAC(16), 출력 선택 회로(17)를 통해 액정 표시 장치(50)에 인가된다.
1행분의 영상 신호가 전부 액정 패널에 인가된 후, 기간 Tpcg에서는 출력 선택 회로(17)의 제어 신호0ut_cnt가 로우 레벨로 변화하고, 또한 P/N_cnt이 하이 레벨이기 때문에 프리차지 전압 Vps가 액정 패널(50)에 인가된다.
다음의 수평 기간 TH(i+1)에서는 Mem1R/W가 기입되고, Vem2R/W가 판독되어 있기 때문에, 신호원으로부터의 영상 신호는 메모리(1)에 기입되고, TH(i)에 메모리(2)에 기입된 영상 신호가 판독된다. 이 때도 메모리에 기입할 때의 주파수는 신호원(11)의 영상 신호의 주파수이지만, 판독할 때의 주파수는 그 2배 이상으로 되어 있다. 기간 TH(i)일 때와 마찬가지로, 메모리로부터 판독된 영상 신호는 기간 Tsig 간에 V-T 보정 회로(14), 극성 반전 회로(15), DAC(10), 출력 선택 회로(17)를 통해 액정 표시 장치(50)에 인가된다. 기간 Tpcg에서는 P/N_cnt가 로우 레벨로 되어 있기 때문에, 프리차지 전압 Vng가 선택되어 액정 표시 장치(50)에 인가된다.
즉, 이 패널 회로는 신호원(11)으로부터의 1행분의 영상 신호를 일단 메모리에 저장하고, 신호원(11)의 영상 신호 주파수의 2배 이상의 주파수로 판독함으로써, 1 수평 기간의 절반 이하의 기간에서 1행분의 영상 신호를 액정 표시 장치(50)에 기입하고, 남은 기간에 프리차지 전압을 액정 표시 장치(50)에 기입한다고 하는 동작을 행하고 있다. 또한 출력 선택 회로(17)에 인가되는 프리차지 전압은 다음에 어떤 극성의 영상 신호가 인가되는가에 따라서 수평 기간마다 달라진다.
다음에, 액정 표시 장치(50)의 동작에 관해서 도 4에 도시한 타이밍차트를 이용하여 설명한다. 도 2에 도시한 액정 표시 장치(50)의 데이터선을 선택하는 데이터 드라이버 회로의 주사 회로는 입력 신호 DST의 내용을 제어 클럭 DCLK에 동기시켜, 순차적으로 전송한다고 하는 동작을 행한다.
여기서, 클럭 신호 DCLK의 주파수를 패널 구동 회로의 메모리 판독 주파수와 동일하게 하여 스타트 신호 DST를 1 수평 기간 TH 내, Tsig의 개시시와 Tpcg의 개시시에 일회씩 하이 레벨이 되도록 한다. 그렇게 하면 주사 회로의 각 단자의 출력 SP1∼SPn은 도시한 바와 같이 클럭 신호 DCLK에 동기하여 기간 Tsig, Tpcg에 한번씩 펄스를 출력한다. 여기서, 주사 회로의 출력은 아날로그 스위치 ASW의 게이트 단자에 접속되어 있기 때문에, 기간 Tsig에 있어서는 영상 신호 배선 SIG에 인가된 영상 신호가 ASW에 의해 데이터선에 순차적으로 샘플링된다.
또한, 게이트선 Gi가 하이 레벨이기 때문에, i번째의 화소행의 화소 용량과 축적 용량에 영상 신호가 기입된다. 기간 Tpcg에 있어서는 영상 신호 배선 SIG에 인가된 프리차지 전압 Vps 혹은 Vng가 순차적으로 데이터선에 샘플링되지만, 이 기간에서는 게이트 드라이버 회로의 출력 제어 신호 ENB가 로우 레벨이기 때문에, 어느 쪽의 게이트선의 전위도 로우 레벨로 되고 데이터선의 전위는 화소에 기입되지 않는다.
이와 같은 동작을 모든 게이트선에 대하여 행함으로써, 액정 표시 장치의 모든 화소에 영상 신호를 기입할 수 있다.
이 설명에서는 게이트선 반전 구동 방식에서의 동작을 설명하였지만, 극성 반전 회로와 출력 전환 회로의 제어를 변화시킴으로써, 필드 반전 구동 방식, 데이터선 반전 구동 방식 중 어디에도 대응할 수 있다. 또한, 프리차지형 액정 표시 장치는 투영 렌즈로 확대 표시하는 투영형 프로젝터에 이용되는 케이스가 많고, 본 발명에 이용하는 것은 말할 것도 없다.
(본 실시예의 효과)
먼저 도시한 구동 방법을 이용함으로써, 첫째로 액정 표시 장치에 프리차지를 행하는 전용의 내장 회로를 갖게 하지 않고, 프리차지 동작을 실현하는 것이 가능해진다. 이에 따라 액정 표시 장치의 크기를 작게 하는 것이 가능해지고, 또한 전용의 프리차지 회로에 결함이 발생하는 것에 의한 수율 저하를 없앨 수 있다. 둘째로 영상 신호를 1 수평 기간의 절반 이하의 시간에서 고속으로 기입하고, 남은기간에 프리차지 전압을 데이터선에 1개씩 기입하기 때문에, 프리차지 전압을 확실하게 기입하는 것이 가능해진다. 셋째로 각 데이터선에서 영상 신호가 기입되고 나서 프리차지 전압이 기입되기까지의 시간이 동일해지고, 액정 표시 장치의 화소 표시 위치에 의해 프리차지의 효과에 차가 생긴다고 하는 문제가 없어진다.
[제2 실시예]
(1) 구성의 설명
도 5에 본 발명의 제2 실시예에 의한 액티브 매트릭스형 액정 표시 장치의 구동 방법을 실현하는 패널 구동 회로의 블록도를 나타낸다. 이 회로는 먼저 도시한 실시예와 마찬가지로 크게 영상 신호 생성 블록(21)과, 타이밍 제어 블록(30)과, 패널 제어 펄스 생성 블록(40)으로 나눌 수 있다.
패널 제어 펄스 생성 블록(40)은 액정 표시 장치(50)의 내부 회로를 구동하는 데 필요한 제어 펄스를 생성하고, 영상 신호 생성 블록(21)은 액정 표시 장치(50)에 인가하는 영상 신호를 생성한다. 타이밍 제어 블록(30)은 패널 제어 펄스 생성 블록(40), 영상 신호 생성 블록(21)을 제어하는 신호를 생성한다. 영상 신호 생성 블록(21)은 R, G, B의 각 액정 표시 장치(50)마다 신호원(11)으로부터의 아날로그 신호를 디지탈화하는 ADC(12), 액정 표시 장치(50)의 1행분의 신호를 유지할 수 있는 2개의 메모리(13), 액정 표시 장치(50)의 입력 전압에 대한 투과광 강도의 비선형성을 보정하는 V-T 보정 회로(14), 액정 화소를 AC 구동하기 위한 극성 반전 회로(15), 신호를 병렬 전개하는 병렬 전개 회로(18), 디지털 신호를 아날로그 신호로 변환하는 DAC 회로(16), 액정 표시 장치(50)에 인가하는 출력을 전환하는 출력 선택 회로(17)로 구성되어 있다.
도 6에 이 구동 방법으로 구동시키는 액티브 매트릭스형 액정 표시 장치(50)의 일구성예를 나타낸다. 도 6에 도시한 액티브 매트릭스형 액정 표시 장치는 종횡으로 배치된 데이터선(D1∼Dn)과, 게이트선(G1∼Cm)의 각 교점에 능동 소자인 TFT(Mpix)와, 액정 화소 용량 Clc와, 축적 용량 Cst로 이루어지는 화소 PIX를 배치한 화소 매트릭스와, 데이터선을 구동하는 데이터 드라이버 회로, 게이트선을 구동하는 게이트 드라이버 회로로 구성된다.
액정 표시 장치에는 외부로부터 영상 신호를 인가하기 위한 복수의 영상 신호 배선이 있다(본 도면에서는, 4개의 영상 신호 Sig1∼4의 배선 예를 나타내고 있다). 데이터 드라이버 회로는 각 데이터선의 수와 동수 이상의 아날로그 스위치(ASW)용 TFT와, 스위치 TFT의 수를 영상 신호 배선의 수로 나눈 수(나눈 수가 정수가 아닌 경우에는 소수점 이하를 올림하여 구해진 정수) 이상의 출력 단자를 갖는 주사 회로로 구성된다.
아날로그 스위치(ASW)용 TFT의 드레인 단자는 4개씩 다른 영상 신호 배선에 접속되고, 게이트 단자는 4개씩의 ASW용 TFT의 공통 배선에 의해 주사 회로의 출력에 접속되어 있다. 또한, 소스 단자는 각각 다른 데이터선에 접속되어 있다. 게이트 드라이버 회로는 주사 회로와 AND 게이트 어레이로 구성되고, 개개의 AND 게이트의 입력 단자는 주사 회로의 출력 단자와, 공통의 ENB 배선에 접속되어 있고, 그 출력 단자는 게이트선에 접속되어 있다.
(2) 동작의 설명
상술한 제2 실시예에서 도시한 구성에 의한 패널 구동 회로의 동작은 실시예 1에서 설명한 동작과 거의 동일하고, 병렬 전개 회로(18)에 의해 액정 표시 장치의 영상 신호 배선의 수만큼 병렬 전개되는 것이 다르다(여기서는, 4개의 영상 신호로 전개한다). 즉, 이 패널 구동 회로는 신호원으로부터의 1행분의 영상 신호를 일단 메모리에 저장하고, 신호원의 영상 신호 주파수의 2배 이상의 주파수로 판독함으로써, 1 수평 기간의 절반 이하의 기간에서 1행분의 영상 신호를 액정 표시 장치에 기입하고, 남은 기간에 프리차지 전압을 액정 표시 장치에 기입한다고 하는 동작을 행하고 있고, 특히 액정 표시 장치로의 영상 신호의 기입, 프리차지 전압의 기입을 액정 표시 장치의 영상 신호 배선수만큼 병렬화하여 행할 수 있는 것이 특징이 된다.
도 6에 도시한 액정 표시 장치의 동작도, 제1 실시예에서 설명한 동작과 거의 동일하다. 다른 것은 영상 신호 배선의 수가 복수개이고, ASW도 그 수만큼 동시에 주사 회로에 의해 구동되어, 영상 신호의 샘플링이 병렬로 행해지는 것이다. 또한 이에 따라, 액정 표시 장치의 제어 클럭 DCLK의 주파수가 패널 구동 회로의 메모리 판독 클럭 주파수를 영상 신호 배선의 수로 나눈 값으로 하고, DST의 폭도 그것에 따라서 길어지고 있다.
(본 실시예의 효과)
상술한 구동 방법을 이용함으로써, 제1 실시예에 의한 효과와 마찬가지의 효과가 얻어지는 것 외에, 영상 신호의 데이터선으로의 샘플링을 병렬화함으로써, 액정 표시 장치에 인가하는 영상 신호의 주파수를 저하시킬 수 있다. 이것은 데이터드라이버 회로의 주사 회로의 구동 주파수를 저하시키는 것으로, 주사 회로의 설계를 용이하게 할 수 있다.
또한, 각 데이터선의 수와 동수 이상의 아날로그 스위치(ASW)용 TFT와, 스위치 TFT의 수를 영상 신호 배선의 수로 나눈 수 이상의 출력 단자를 갖는 주사 회로로 구성하고 있기 때문에, ASW가 영상 신호 또는 프리차지 전압을 샘플링하는 기간을 길게 취하는 것이 가능해지고, ASW에 요구되는 성능을 낮게 억제하는 것이 가능해진다.
본 발명에 따르면, 액정 표시 패널에 필요한 프리차지 회로를 요하지 않고 소형화할 수 있다. 또한, 프리차지 회로의 부동작 확인도 필요하지 않고, 제조상의 수율에도 공헌한다. 또한, 영상 신호를 1 수평 기간의 절반 이하의 시간에서 고속으로 기입하고, 남은 기간에서 프리차지 전압을 데이터선에 1개씩 기입하기 때문에, 프리차지 전압을 확실하게 기입하는 것이 가능해진다. 또한, 데이터선으로 영상 신호가 기입되고 나서 프리차지 전압이 기입되기까지의 시간이 동일해지고, 액정 표시 장치의 화소 표시 위치에 의해 프리차지의 변동도 없어져 표시 화상의 품질이 향상된다.

Claims (6)

  1. 액티브 매트릭스형 액정 표시 장치를 구동하는 구동 회로에 있어서,
    영상 신호 생성 블록,
    장치내 각 부에 타이밍 신호를 공급하는 타이밍 제어 블록, 및
    상기 액정 표시 장치의 주사용 제어 펄스 등을 공급하는 패널 제어 펄스 생성 블록
    으로 구성되고,
    상기 액정 표시 장치에 인가하는 영상 신호를 생성하는 영상 신호 생성 블록은, R, G, B 각 색의 액정 표시 장치마다 표시용 화상 신호의 신호원으로부터의 아날로그 신호를 디지털 신호로 변환하는 ADC 회로, 상기 액정 표시 장치의 1행분의 신호를 유지할 수 있는 용량을 갖는 2개의 메모리, 상기 액정 표시 장치의 입력 전압에 대한 투과광 강도의 비선형성을 보정하는 V-T 보정 회로, 상기 액정 표시 장치의 액정 화소를 AC 구동하기 위한 극성 반전 회로, 상기 극성 반전 회로가 출력하는 디지털 신호를 아날로그 신호로 변환하는 DAC 회로, 및 상기 액정 표시 장치에 인가하는 출력을 전환(switching)하여 상기 액정 표시 장치로 출력하는 출력 선택 회로를 순차 접속하여 구성되고,
    상기 출력 선택 회로는 상기 화상 신호의 수평 기간의 절반의 기간에서 상기 DAC 회로의 아날로그 신호를 표시하고, 후의 절반에서 상기 액정 표시 장치를 프리차지하는 것을 특징으로 하는 액정 표시 장치의 구동 회로.
  2. 제1항에 기재된 액정 표시 장치의 구동 회로에서의 구동 방법에 있어서,
    상기 2개의 메모리는 배속도로 서로 판독·휴지(休止), 기입·휴지를 반복하고, 한쪽이 판독 중에 다른쪽은 기입하고, 상기 출력 선택 회로는 상기 메모리로부터 판독한 영상 신호를 출력한 후 프리차지 기간에 들어가는 것을 특징으로 하는 액정 표시 장치의 구동 회로에서의 구동 방법.
  3. 제1항에 기재된 액정 표시 장치의 구동 회로에서의 구동 방법에 있어서,
    상기 신호원으로부터의 1행분의 영상 신호를 일단 상기 메모리에 저장하고, 상기 메모리로부터 상기 신호원의 영상 신호 주파수의 2배 이상의 주파수로 판독함으로써, 1 수평 기간의 절반 이하의 기간에서 1행분의 영상 신호를 상기 액정 표시 장치에 기입하고, 남은 기간에 프리차지 전압을 상기 액정 표시 장치에 기입하는 동작을 행하는 것을 특징으로 하는 액정 표시 장치의 구동 회로에서의 구동 방법.
  4. 액티브 매트릭스형 액정 표시 장치를 구동하는 구동 회로에 있어서,
    영상 신호 생성 블록,
    장치내 각 부에 타이밍 신호를 공급하는 타이밍 제어 블록, 및
    상기 액정 표시 장치의 주사용 제어 펄스 등을 공급하는 패널 제어 펄스 생성 블록
    으로 구성되고,
    상기 액정 표시 장치에 인가하는 영상 신호를 생성하는 영상 신호 생성 블록은, R, G, B의 각 색용의 액정 표시 장치마다 표시용 화상 신호의 신호원으로부터의 아날로그 신호를 디지털 신호로 변환하는 ADC 회로, 상기 액정 표시 장치의 1행분의 신호를 유지할 수 있는 용량을 갖는 2개의 메모리, 상기 액정 표시 장치의 입력 전압에 대한 투과광 강도의 비선형성을 보정하는 V-T 보정 회로, 상기 액정 표시 장치의 액정 화소를 AC 구동하기 위한 극성 반전 회로, 상기 영상 신호를 복수의 영상 신호로 병렬 전개하기 위한 병렬 전개 회로, 상기 병렬 전개 회로가 출력하는 디지털 신호를 아날로그 신호로 변환하는 DAC 회로, 상기 액정 표시 장치에 인가하는 출력을 전환하는 출력 선택 회로로 순차 접속 구성되어 있는 것을 특징으로 하는 액정 표시 장치의 구동 회로.
  5. 제4항에 기재된 액정 표시 장치의 구동 회로에서의 구동 방법에 있어서,
    상기 2개의 메모리는 배속도로 서로 판독·휴지, 기입·휴지를 반복하고, 한쪽이 판독 중에 다른쪽은 기입하고, 상기 출력 선택 회로는 상기 메모리로부터 판독한 영상 신호를 출력한 후 프리차지 기간에 들어가는 것을 특징으로 하는 액정 표시 장치의 구동 회로에서의 구동 방법.
  6. 제4항에 기재된 액정 표시 장치의 구동 회로에서의 구동 방법에 있어서,
    상기 신호원으로부터의 1행분의 영상 신호를 일단 상기 메모리에 저장하고, 상기 신호원의 영상 신호의 신호 주파수의 2배 이상의 주파수로 판독함으로써, 1수평 기간의 절반 이하의 기간에서 1행분의 영상 신호를 상기 액정 표시 장치에 기입하고, 남은 기간에 프리차지 전압을 상기 액정 표시 장치에 기입하는 동작을 행하고, 또한 상기 액정 표시 장치로의 영상 신호의 기입, 상기 프리차지 전압의 기입을 상기 액정 표시 장치의 영상 신호의 배선수만큼 병렬화하여 행하는 것을 특징으로 하는 액정 표시 장치의 구동 회로에서의 구동 방법.
KR1020000066925A 1999-11-11 2000-11-11 액정 표시 장치의 구동 회로와 그 구동 방법 KR100358879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32138999A JP3367099B2 (ja) 1999-11-11 1999-11-11 液晶表示装置の駆動回路とその駆動方法
JP1999-321389 1999-11-11

Publications (2)

Publication Number Publication Date
KR20010051618A KR20010051618A (ko) 2001-06-25
KR100358879B1 true KR100358879B1 (ko) 2002-10-31

Family

ID=18132015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000066925A KR100358879B1 (ko) 1999-11-11 2000-11-11 액정 표시 장치의 구동 회로와 그 구동 방법

Country Status (4)

Country Link
US (1) US6661401B1 (ko)
JP (1) JP3367099B2 (ko)
KR (1) KR100358879B1 (ko)
TW (1) TW571152B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760935B1 (ko) * 2001-02-19 2007-09-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로
JP2002297109A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 液晶表示装置及びその駆動回路
US6594606B2 (en) * 2001-05-09 2003-07-15 Clare Micronix Integrated Systems, Inc. Matrix element voltage sensing for precharge
US7079130B2 (en) * 2001-05-09 2006-07-18 Clare Micronix Integrated Systems, Inc. Method for periodic element voltage sensing to control precharge
JP3579368B2 (ja) * 2001-05-09 2004-10-20 三洋電機株式会社 駆動回路および表示装置
US7079131B2 (en) * 2001-05-09 2006-07-18 Clare Micronix Integrated Systems, Inc. Apparatus for periodic element voltage sensing to control precharge
TW538403B (en) * 2001-07-25 2003-06-21 Chi Mei Electronic Corp Signal processing method and its application
KR100747684B1 (ko) * 2001-08-14 2007-08-08 엘지.필립스 엘시디 주식회사 전원 시퀀스장치 및 그 구동방법
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
AU2002343544A1 (en) * 2001-10-19 2003-04-28 Clare Micronix Integrated Systems, Inc. Method and clamping apparatus for securing a minimum reference voltage in a video display boost regulator
US20030151570A1 (en) * 2001-10-19 2003-08-14 Lechevalier Robert E. Ramp control boost current method
US20030169241A1 (en) * 2001-10-19 2003-09-11 Lechevalier Robert E. Method and system for ramp control of precharge voltage
US20030085856A1 (en) * 2001-11-02 2003-05-08 Klein Terence R System and method for minimizing image degradation in LCD microdisplays
JP4595296B2 (ja) * 2002-09-18 2010-12-08 セイコーエプソン株式会社 電気光学装置、電子機器及びプロジェクタ
TWI259992B (en) * 2003-05-22 2006-08-11 Au Optronics Corp Liquid crystal display device driver and method thereof
JP4176688B2 (ja) 2003-09-17 2008-11-05 シャープ株式会社 表示装置およびその駆動方法
US7474302B2 (en) * 2004-02-12 2009-01-06 Seiko Epson Corporation Electro-optical device, driving method of electro-optical device, driving circuit of electro-optical device and electronic apparatus
EP1564715A3 (en) * 2004-02-12 2006-11-08 Seiko Epson Corporation Driving circuit and driving method for electro-optical device
JP2005300701A (ja) * 2004-04-08 2005-10-27 Sony Corp 表示装置及びその駆動方法
CN100456353C (zh) * 2004-10-25 2009-01-28 精工爱普生株式会社 电光装置、其驱动电路、驱动方法和电子设备
JP4824922B2 (ja) * 2004-11-22 2011-11-30 株式会社 日立ディスプレイズ 画像表示装置及びその駆動回路
KR20060067290A (ko) * 2004-12-14 2006-06-20 삼성전자주식회사 표시 장치 및 그 구동 방법
JP4525343B2 (ja) * 2004-12-28 2010-08-18 カシオ計算機株式会社 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP4201026B2 (ja) * 2006-07-07 2008-12-24 ソニー株式会社 液晶表示装置および液晶表示装置の駆動方法
CN110599974B (zh) * 2019-08-28 2021-08-06 南京中电熊猫液晶显示科技有限公司 一种液晶显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950034030A (ko) * 1994-04-22 1995-12-26 오오가 노리오 액티브 매트릭스 표시장치 및 그 구동방법
JPH1083169A (ja) * 1997-07-25 1998-03-31 Matsushita Electron Corp 液晶表示装置およびその駆動方法
JPH10153761A (ja) * 1997-12-01 1998-06-09 Sony Corp 液晶ディスプレイ装置
KR19980081772A (ko) * 1997-04-28 1998-11-25 가네꼬히사시 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
JPH1138379A (ja) * 1997-07-18 1999-02-12 Seiko Epson Corp 表示装置の駆動方法、これを用いた表示装置および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153568A (en) * 1988-07-21 1992-10-06 Proxima Corporation Liquid crystal display panel system and method of using same
US5302946A (en) * 1988-07-21 1994-04-12 Leonid Shapiro Stacked display panel construction and method of making same
US5298892A (en) * 1988-07-21 1994-03-29 Proxima Corporation Stacked display panel construction and method of making same
JPH05328268A (ja) * 1992-05-27 1993-12-10 Toshiba Corp 液晶表示装置
JP3230405B2 (ja) 1995-01-12 2001-11-19 ソニー株式会社 液晶表示装置及びその駆動方法
JPH1069256A (ja) 1996-08-29 1998-03-10 Sanyo Electric Co Ltd 液晶表示装置
JPH10105126A (ja) 1996-09-30 1998-04-24 Sanyo Electric Co Ltd 液晶表示装置
JP3639416B2 (ja) * 1997-10-03 2005-04-20 三洋電機株式会社 駆動回路内蔵型液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950034030A (ko) * 1994-04-22 1995-12-26 오오가 노리오 액티브 매트릭스 표시장치 및 그 구동방법
KR19980081772A (ko) * 1997-04-28 1998-11-25 가네꼬히사시 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
JPH1138379A (ja) * 1997-07-18 1999-02-12 Seiko Epson Corp 表示装置の駆動方法、これを用いた表示装置および電子機器
JPH1083169A (ja) * 1997-07-25 1998-03-31 Matsushita Electron Corp 液晶表示装置およびその駆動方法
JPH10153761A (ja) * 1997-12-01 1998-06-09 Sony Corp 液晶ディスプレイ装置

Also Published As

Publication number Publication date
JP3367099B2 (ja) 2003-01-14
KR20010051618A (ko) 2001-06-25
JP2001142045A (ja) 2001-05-25
TW571152B (en) 2004-01-11
US6661401B1 (en) 2003-12-09

Similar Documents

Publication Publication Date Title
KR100358879B1 (ko) 액정 표시 장치의 구동 회로와 그 구동 방법
US6320565B1 (en) DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same
JP4547047B2 (ja) 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用
US5708454A (en) Matrix type display apparatus and a method for driving the same
JP4564222B2 (ja) 液晶マトリックス表示装置用制御回路
JP3704716B2 (ja) 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器
JP4271414B2 (ja) 画像表示装置および表示駆動方法
EP0192784B1 (en) Liquid crystal display device
US6639576B2 (en) Display device
US5883608A (en) Inverted signal generation circuit for display device, and display apparatus using the same
US6864874B1 (en) Driving circuit for electro-optical device, electro-optical device, and electronic equipment
JP2003173174A (ja) 画像表示装置および表示駆動方法
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
KR100455883B1 (ko) 액티브매트릭스 표시장치
JP2012058335A (ja) 電気光学装置および電子機器
JP3666147B2 (ja) アクティブマトリクス表示装置
JP2012053257A (ja) 電気光学装置および電子機器
JPH08179364A (ja) アクティブマトリックス液晶表示装置とその駆動方法
JPH08286640A (ja) アクティブマトリクス表示装置
JP3064680B2 (ja) 液晶表示装置
JP4590879B2 (ja) 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器
JP3604403B2 (ja) 液晶表示装置
JPH0450708Y2 (ko)
JP5825188B2 (ja) 液晶表示装置
JP5825187B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee