JPH08179364A - アクティブマトリックス液晶表示装置とその駆動方法 - Google Patents
アクティブマトリックス液晶表示装置とその駆動方法Info
- Publication number
- JPH08179364A JPH08179364A JP32004194A JP32004194A JPH08179364A JP H08179364 A JPH08179364 A JP H08179364A JP 32004194 A JP32004194 A JP 32004194A JP 32004194 A JP32004194 A JP 32004194A JP H08179364 A JPH08179364 A JP H08179364A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- common electrode
- pixel
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 低電圧駆動できるように共通電極の電位の反
転を行うアクティブマトリックス液晶表示装置におい
て、画素に書き込んだ信号のリークや画素への信号転送
不良の生じない液晶表示装置とその駆動方法を提供す
る。 【構成】 画像信号の極性反転に同期して、液晶セルの
共通電極と付加容量の共通電極の電位を反転させ、画像
信号の片側の極性のダイナミックレンジの２倍と画素Ｔ
ＦＴのしきい値の和よりも大きな振幅のパルスを画素Ｔ
ＦＴのゲート（１０）に与える。または、画素電極に信
号を転送する前に、画素電位を所定のレベルにリセット
する。
転を行うアクティブマトリックス液晶表示装置におい
て、画素に書き込んだ信号のリークや画素への信号転送
不良の生じない液晶表示装置とその駆動方法を提供す
る。 【構成】 画像信号の極性反転に同期して、液晶セルの
共通電極と付加容量の共通電極の電位を反転させ、画像
信号の片側の極性のダイナミックレンジの２倍と画素Ｔ
ＦＴのしきい値の和よりも大きな振幅のパルスを画素Ｔ
ＦＴのゲート（１０）に与える。または、画素電極に信
号を転送する前に、画素電位を所定のレベルにリセット
する。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
液晶表示装置とその駆動方法、特に共通電極を反転させ
る装置とその駆動方法に関する。
液晶表示装置とその駆動方法、特に共通電極を反転させ
る装置とその駆動方法に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、ワープロ、パソ
コンなどの各種ディスプレイ、ビデオカメラなどの電子
ビューファインダーやプロジェクションテレビ、車載テ
レビなど多くの分野で実用化が進んでいる。また、大画
面、高精細化による一層の高品位画像表示が求められて
いる。
コンなどの各種ディスプレイ、ビデオカメラなどの電子
ビューファインダーやプロジェクションテレビ、車載テ
レビなど多くの分野で実用化が進んでいる。また、大画
面、高精細化による一層の高品位画像表示が求められて
いる。
【０００３】液晶表示装置では、液晶に長い時間一定の
電圧をかけておくと、液晶がやきつき、特性が劣化す
る。このため、入力画像信号を一定周期ごとに反転させ
る交流駆動を行うのが一般的である。つまり、液晶の共
通電極を中心に正負が切り替わる信号を入力する。この
交流駆動の反転周期に関してはフレーム反転、フィール
ド反転、１Ｈ（１水平走査）反転、ビット（画素ごと）
反転などが知られている。このような交流駆動では、大
きな駆動電圧が必要となるので、液晶表示装置の駆動回
路に高耐圧が要求される。また、配線なども高耐圧設計
が要求される。このことは、液晶表示装置の歩留まりの
低下、高コスト化や高消費電力化を招く。
電圧をかけておくと、液晶がやきつき、特性が劣化す
る。このため、入力画像信号を一定周期ごとに反転させ
る交流駆動を行うのが一般的である。つまり、液晶の共
通電極を中心に正負が切り替わる信号を入力する。この
交流駆動の反転周期に関してはフレーム反転、フィール
ド反転、１Ｈ（１水平走査）反転、ビット（画素ごと）
反転などが知られている。このような交流駆動では、大
きな駆動電圧が必要となるので、液晶表示装置の駆動回
路に高耐圧が要求される。また、配線なども高耐圧設計
が要求される。このことは、液晶表示装置の歩留まりの
低下、高コスト化や高消費電力化を招く。
【０００４】そこで、液晶表示装置の交流駆動を低電圧
で行う方法として、特開昭５４−９８５２５に開示され
ているような駆動方法がある。図７は、この開示されて
いる駆動方法を行うアクティブマトリックス液晶表示装
置の模式図である。図７で、１は画素のＴＦＴなどのス
イッチング素子、２はスイッチング素子のデータ線、３
はスイッチング素子のゲート線、Ｃｌｃは液晶の持つ容
量、Ｃａｄｄは画素に加えるコンデンサーの持つ容量、
４は画像信号をデータ線２に送るタイミングでオンする
スイッチングトランジスタである。画像信号は、信号処
理回路でγ変換などが行われ、水平走査回路がオンパル
スを出すタイミングで各画素に対応したサンプリングが
行われる。垂直走査回路がオンパルスを出すタイミング
で、サンプリングした画像信号を各行に書き込む。この
とき、液晶および保持容量の共通電極の電位（Ｖcom）
を反転させ、同時に画像信号の極性を反転する。この反
転を共通電極反転と呼んでいる。図８は、画像信号（ｓ
ｉｇ）と共通電極の電位（Ｖcom）を反転させたときの
波形図である。画像信号（ｓｉｇ）は、共通電極の電位
（Ｖcom）がハイのときは、負極性信号として画素に書
き込まれ、共通電極の電位（Ｖcom）がローのときは、
正極性信号として画素に書き込まる。その結果、画像信
号の振幅は、共通電極反転をしないときに比べて、約１
／２になる。よって共通電極反転では、低電圧駆動が可
能となる。
で行う方法として、特開昭５４−９８５２５に開示され
ているような駆動方法がある。図７は、この開示されて
いる駆動方法を行うアクティブマトリックス液晶表示装
置の模式図である。図７で、１は画素のＴＦＴなどのス
イッチング素子、２はスイッチング素子のデータ線、３
はスイッチング素子のゲート線、Ｃｌｃは液晶の持つ容
量、Ｃａｄｄは画素に加えるコンデンサーの持つ容量、
４は画像信号をデータ線２に送るタイミングでオンする
スイッチングトランジスタである。画像信号は、信号処
理回路でγ変換などが行われ、水平走査回路がオンパル
スを出すタイミングで各画素に対応したサンプリングが
行われる。垂直走査回路がオンパルスを出すタイミング
で、サンプリングした画像信号を各行に書き込む。この
とき、液晶および保持容量の共通電極の電位（Ｖcom）
を反転させ、同時に画像信号の極性を反転する。この反
転を共通電極反転と呼んでいる。図８は、画像信号（ｓ
ｉｇ）と共通電極の電位（Ｖcom）を反転させたときの
波形図である。画像信号（ｓｉｇ）は、共通電極の電位
（Ｖcom）がハイのときは、負極性信号として画素に書
き込まれ、共通電極の電位（Ｖcom）がローのときは、
正極性信号として画素に書き込まる。その結果、画像信
号の振幅は、共通電極反転をしないときに比べて、約１
／２になる。よって共通電極反転では、低電圧駆動が可
能となる。
【０００５】
【発明が解決しようとする課題】しかし、通常の共通電
極反転は以下に説明するような問題がある。通常、画像
信号を書き込むタイミング以外は、付加容量と液晶容量
の一方の電極に接続されている画素電位はフローティン
グになっている。このため、共通電極反転によって、付
加容量と液晶容量の他方の電極に接続されている共通電
極の電位（Ｖcom）が変わると、付加容量と液晶容量を
とおしてフローティング状態になっている画素電位が影
響を受け、画素電位も変わってしまう。この現象を簡単
に示すために、２行だけ垂直方向に画素を持ち、１水平
走査（１Ｈ）ごとに共通電極反転を行い、１行目の行画
素（１行に含まれる全画素）にＶｌの信号を、２行目の
行画素にＶｈの信号を書き込むＴＦＴ型アクティブマト
リックス液晶表示装置を考える。図９は、この画像信号
を行画素に書き込んだときの電位と共通電極の電位（Ｖ
com）を表した図である。図９で、Ｖｌは、共通電極電
位が負極性のとき、画素電極に書き込まれる信号を表
し、Ｖｈは、共通電極電位が正極性のとき、画素電極に
書き込まれる信号を表す。Ｖｌｂは共通電極電位が負極
性のときの黒レベル（共通電極電位と画素電極の電位差
が大きいときは、黒表示になる）、Ｖｌｗは共通電極電
位が負極性のときの白レベル（共通電極電位と画素電極
の電位差が小さいときは、白表示になる）である。Ｖｈ
ｂは共通電極電位が正極性のときの黒レベル、Ｖｈｗは
共通電極電位が正極性のときの白レベルである。
極反転は以下に説明するような問題がある。通常、画像
信号を書き込むタイミング以外は、付加容量と液晶容量
の一方の電極に接続されている画素電位はフローティン
グになっている。このため、共通電極反転によって、付
加容量と液晶容量の他方の電極に接続されている共通電
極の電位（Ｖcom）が変わると、付加容量と液晶容量を
とおしてフローティング状態になっている画素電位が影
響を受け、画素電位も変わってしまう。この現象を簡単
に示すために、２行だけ垂直方向に画素を持ち、１水平
走査（１Ｈ）ごとに共通電極反転を行い、１行目の行画
素（１行に含まれる全画素）にＶｌの信号を、２行目の
行画素にＶｈの信号を書き込むＴＦＴ型アクティブマト
リックス液晶表示装置を考える。図９は、この画像信号
を行画素に書き込んだときの電位と共通電極の電位（Ｖ
com）を表した図である。図９で、Ｖｌは、共通電極電
位が負極性のとき、画素電極に書き込まれる信号を表
し、Ｖｈは、共通電極電位が正極性のとき、画素電極に
書き込まれる信号を表す。Ｖｌｂは共通電極電位が負極
性のときの黒レベル（共通電極電位と画素電極の電位差
が大きいときは、黒表示になる）、Ｖｌｗは共通電極電
位が負極性のときの白レベル（共通電極電位と画素電極
の電位差が小さいときは、白表示になる）である。Ｖｈ
ｂは共通電極電位が正極性のときの黒レベル、Ｖｈｗは
共通電極電位が正極性のときの白レベルである。
【０００６】ここで、共通電極電位がハイとなる１行目
の走査で、１行目の行画素に書き込まれた信号Ｖｌは、
共通電極電位がローとなる２行目の走査中では、液晶容
量と付加容量をとおして、Ｖｌ′のようになる。つま
り、共通電極電位がハイからローへと小さくなるのにし
たがって、１行目の行画素の電位もＶｌからＶｌ′へと
小さくなる。これにともない、黒レベル信号ＶｌｂはＶ
ｌｂ′、白レベル信号ＶｌｗはＶｌｗ′へと変化する。
の走査で、１行目の行画素に書き込まれた信号Ｖｌは、
共通電極電位がローとなる２行目の走査中では、液晶容
量と付加容量をとおして、Ｖｌ′のようになる。つま
り、共通電極電位がハイからローへと小さくなるのにし
たがって、１行目の行画素の電位もＶｌからＶｌ′へと
小さくなる。これにともない、黒レベル信号ＶｌｂはＶ
ｌｂ′、白レベル信号ＶｌｗはＶｌｗ′へと変化する。
【０００７】また、共通電極電位がローとなる２行目の
走査で、２行目の行画素に書き込まれた信号Ｖｈは、共
通電極電位がハイとなる１行目の走査中では、液晶容量
と付加容量をとおして、Ｖｈ′のようになる。やはり、
２行目の行画素の電位も、共通電極電位がローからハイ
へと大きくなるのにしたがって、２行目の行画素の電位
もＶｈからＶｈ′へと大きくなる。これにともない、黒
レベル信号ＶｈｂはＶｈｂ′、白レベル信号ＶｈｗはＶ
ｈｗ′へと変化する。
走査で、２行目の行画素に書き込まれた信号Ｖｈは、共
通電極電位がハイとなる１行目の走査中では、液晶容量
と付加容量をとおして、Ｖｈ′のようになる。やはり、
２行目の行画素の電位も、共通電極電位がローからハイ
へと大きくなるのにしたがって、２行目の行画素の電位
もＶｈからＶｈ′へと大きくなる。これにともない、黒
レベル信号ＶｈｂはＶｈｂ′、白レベル信号ＶｈｗはＶ
ｈｗ′へと変化する。
【０００８】実際の液晶表示装置では垂直方向に多くの
画素を持ち、フィールドごとに行画素の映像信号の極性
を変えることが多いので、１行の行画素に負極性の画像
信号（Ｖｌ）が書き込まれたり、正極性の画像信号（Ｖ
ｈ）が書き込まれたりする。このため、画素電極の電位
が変化する範囲は、Ｖｈｂ′からＶｌｂ′の大きな範囲
となる。
画素を持ち、フィールドごとに行画素の映像信号の極性
を変えることが多いので、１行の行画素に負極性の画像
信号（Ｖｌ）が書き込まれたり、正極性の画像信号（Ｖ
ｈ）が書き込まれたりする。このため、画素電極の電位
が変化する範囲は、Ｖｈｂ′からＶｌｂ′の大きな範囲
となる。
【０００９】ここで、画素電極のスイッチング素子とし
て、ゲート電位の振幅が小さい通常のＰＭＯＳのＴＦＴ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を使っ
ている場合には以下のような問題点が生じる。図９の右
側に示した波形図は、通常のＰＭＯＳのＴＦＴのゲート
電位の振幅を映像信号の電位と比較できるように表した
図である。通常のＰＭＯＳのＴＦＴでは、ゲート電位が
Ｖｈｂより大きければオフ、Ｖｌｗより小さければオン
となる。
て、ゲート電位の振幅が小さい通常のＰＭＯＳのＴＦＴ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を使っ
ている場合には以下のような問題点が生じる。図９の右
側に示した波形図は、通常のＰＭＯＳのＴＦＴのゲート
電位の振幅を映像信号の電位と比較できるように表した
図である。通常のＰＭＯＳのＴＦＴでは、ゲート電位が
Ｖｈｂより大きければオフ、Ｖｌｗより小さければオン
となる。
【００１０】しかし、画素電極の電位がＶｈｂ′からＶ
ｌｂ′という大きな範囲で変化すると、ＰＭＯＳのＴＦ
ＴをＶｈｂ′より大きい電位でオン、Ｖｌｂ′とＴＦＴ
のしきい値の和より小さい電位でオフしなければならな
い。なぜなら、２行目の行画素に画像信号Ｖｈを書き込
んだ後に、ＰＭＯＳのＴＦＴのゲート電位をＶｈｂより
大きい電位に保ってＴＦＴをオフしていても、画素電極
の電位がＶｈｂ′となると、画素電極とゲート配線の間
にＴＦＴのオンに相当する大きな電位差が生じる。この
ため、ＴＦＴにオフ信号を出しているのにも関わらず、
ＴＦＴがオンしてしまい、行画素に書き込んだ信号がリ
ークしてしまうことがある。また、１行目の行画素に画
像信号Ｖｌを書き込んだ後に、つぎの画像信号の書き込
みのためにＴＦＴをオンしても、行画素の電位がＶｌ
ｗ′以下になっていれば、ＴＦＴの動作が飽和領域に入
り、画像信号の書き込みが十分にできない。
ｌｂ′という大きな範囲で変化すると、ＰＭＯＳのＴＦ
ＴをＶｈｂ′より大きい電位でオン、Ｖｌｂ′とＴＦＴ
のしきい値の和より小さい電位でオフしなければならな
い。なぜなら、２行目の行画素に画像信号Ｖｈを書き込
んだ後に、ＰＭＯＳのＴＦＴのゲート電位をＶｈｂより
大きい電位に保ってＴＦＴをオフしていても、画素電極
の電位がＶｈｂ′となると、画素電極とゲート配線の間
にＴＦＴのオンに相当する大きな電位差が生じる。この
ため、ＴＦＴにオフ信号を出しているのにも関わらず、
ＴＦＴがオンしてしまい、行画素に書き込んだ信号がリ
ークしてしまうことがある。また、１行目の行画素に画
像信号Ｖｌを書き込んだ後に、つぎの画像信号の書き込
みのためにＴＦＴをオンしても、行画素の電位がＶｌ
ｗ′以下になっていれば、ＴＦＴの動作が飽和領域に入
り、画像信号の書き込みが十分にできない。
【００１１】また、画素電極のスイッチングのためにＮ
ＭＯＳのＴＦＴを使った場合にも、オンオフの電圧極性
が逆転するだけで同じことが起こる。以上のように、画
素のスイッチング素子として、ＶｌｂからＶｌｗの間の
狭い電圧幅のみをオンオフするＴＦＴを使った場合に
は、正常な表示が行えないという問題点がある。
ＭＯＳのＴＦＴを使った場合にも、オンオフの電圧極性
が逆転するだけで同じことが起こる。以上のように、画
素のスイッチング素子として、ＶｌｂからＶｌｗの間の
狭い電圧幅のみをオンオフするＴＦＴを使った場合に
は、正常な表示が行えないという問題点がある。
【００１２】
【課題を解決するための手段】本発明者は、上記の問題
点を解決するために鋭意努力をした結果、以下の発明も
得た。すなわち、本発明のアクティブマトリックス液晶
表示装置は、マトリックス状に配置された複数の画素電
極と、前記画素電極に接続されたスイッチングトランジ
スタと、前記スイッチングトランジスタを介して前記画
素電極に映像信号を送る複数の信号配線と、前記信号配
線と交差するよう配置されスイッチングトランジスタの
オンオフ制御を行う走査配線と、前記各画素の信号保持
のための付加容量とを具備するデバイス基板と、透明電
極を前面に形成した共通電極基板と、前記デバイス基板
と前記共通電極基板とで挟持された液晶層とを有するア
クティブマトリックス液晶表示装置において、前記映像
信号の極性反転に同期して液晶の共通電極電位と付加容
量の共通電極電位を反転させる手段と、画像信号の片側
の極性のダイナミックレンジの２倍と前記スイッチング
トランジスタのしきい値の和より大きな電圧のパルスを
前記走査配線に印加できる手段を有することを特徴とす
る。
点を解決するために鋭意努力をした結果、以下の発明も
得た。すなわち、本発明のアクティブマトリックス液晶
表示装置は、マトリックス状に配置された複数の画素電
極と、前記画素電極に接続されたスイッチングトランジ
スタと、前記スイッチングトランジスタを介して前記画
素電極に映像信号を送る複数の信号配線と、前記信号配
線と交差するよう配置されスイッチングトランジスタの
オンオフ制御を行う走査配線と、前記各画素の信号保持
のための付加容量とを具備するデバイス基板と、透明電
極を前面に形成した共通電極基板と、前記デバイス基板
と前記共通電極基板とで挟持された液晶層とを有するア
クティブマトリックス液晶表示装置において、前記映像
信号の極性反転に同期して液晶の共通電極電位と付加容
量の共通電極電位を反転させる手段と、画像信号の片側
の極性のダイナミックレンジの２倍と前記スイッチング
トランジスタのしきい値の和より大きな電圧のパルスを
前記走査配線に印加できる手段を有することを特徴とす
る。
【００１３】また、本発明は駆動方法の発明をも包含す
る。すなわち、本発明のアクティブマトリックス液晶表
示装置の駆動方法は、マトリックス状に配置された複数
の画素電極と、前記画素電極に接続されたスイッチング
トランジスタと、前記スイッチングトランジスタを介し
て前記画素電極に映像信号を送る複数の信号配線と、前
記信号配線と交差するよう配置されスイッチングトラン
ジスタのオンオフ制御を行う走査配線と、前記各画素の
信号保持のための付加容量とを具備するデバイス基板
と、透明電極を前面に形成した共通電極基板と、前記デ
バイス基板と前記共通電極基板とで挟持された液晶層と
を有するアクティブマトリックス液晶表示装置の駆動方
法において、前記映像信号の極性反転に同期して液晶の
共通電極電位と付加容量の共通電極電位を反転させ、前
記映像信号を前記画素電極に書き込む前に前記信号線を
一括して任意の電位にリセットすることを特徴とする。
る。すなわち、本発明のアクティブマトリックス液晶表
示装置の駆動方法は、マトリックス状に配置された複数
の画素電極と、前記画素電極に接続されたスイッチング
トランジスタと、前記スイッチングトランジスタを介し
て前記画素電極に映像信号を送る複数の信号配線と、前
記信号配線と交差するよう配置されスイッチングトラン
ジスタのオンオフ制御を行う走査配線と、前記各画素の
信号保持のための付加容量とを具備するデバイス基板
と、透明電極を前面に形成した共通電極基板と、前記デ
バイス基板と前記共通電極基板とで挟持された液晶層と
を有するアクティブマトリックス液晶表示装置の駆動方
法において、前記映像信号の極性反転に同期して液晶の
共通電極電位と付加容量の共通電極電位を反転させ、前
記映像信号を前記画素電極に書き込む前に前記信号線を
一括して任意の電位にリセットすることを特徴とする。
【００１４】
【作用】本発明のアクティブマトリックス液晶表示装置
によれば、確実に画素電極に画像信号を書き込み、その
画像信号を画素電極に保つことができる。また、本発明
のアクティブマトリックス液晶表示装置の駆動方法によ
れば、確実に画像信号を書き込むことができる。
によれば、確実に画素電極に画像信号を書き込み、その
画像信号を画素電極に保つことができる。また、本発明
のアクティブマトリックス液晶表示装置の駆動方法によ
れば、確実に画像信号を書き込むことができる。
【００１５】
（実施例１）図１は本発明に係る実施例１の駆動波形を
示す図である。図において画像信号はＶｌｂ〜Ｖｈｂの
ダイナミックレンジを持つ。このとき画素ＴＦＴのｇａ
ｔｅパルスを図に示したような形にしている。まず、画
素ＴＦＴがＰＭＯＳの場合ｌｏｗレベルがｏｎ状態とな
る。ＴＦＴの閾電圧を考慮して、画像信号の最低レベル
Ｖｌｂを書き込めるよう設定すると、図のようになり、
結果的にはＶｌｂとｇｎｄとの差を閾電圧以上にしてい
る。またｏｆｆレベルについては、共通電極のパルス駆
動により画素の電圧はＶｌｂ′〜Ｖｈｂ′のダイナミッ
クレンジとなるので、この範囲をｏｆｆできるレベルに
設定しなければならない。即ち、画素電圧の最高レベル
Ｖｈｂ′をｏｆｆできるよう設定すると、図のようにＶ
ｈｂ′より高いレベル（１０）となる。また、画素ＴＦ
ＴがＮＭＯＳの場合ｈｉｇｈレベルがｏｎ状態となる。
つまり画像信号の最高レベルＶｈｂを書き込むために、
ｏｎレベルをＶｈｂとＴＦＴの閾電圧の和よりも高く設
定している。またｏｆｆレベルは、Ｖｌｂ′よりも低い
レベルに設定している。以上により、画素電圧が変動し
ても画素ＴＦＴはｏｎすることはなく、高画質を実現で
きる。
示す図である。図において画像信号はＶｌｂ〜Ｖｈｂの
ダイナミックレンジを持つ。このとき画素ＴＦＴのｇａ
ｔｅパルスを図に示したような形にしている。まず、画
素ＴＦＴがＰＭＯＳの場合ｌｏｗレベルがｏｎ状態とな
る。ＴＦＴの閾電圧を考慮して、画像信号の最低レベル
Ｖｌｂを書き込めるよう設定すると、図のようになり、
結果的にはＶｌｂとｇｎｄとの差を閾電圧以上にしてい
る。またｏｆｆレベルについては、共通電極のパルス駆
動により画素の電圧はＶｌｂ′〜Ｖｈｂ′のダイナミッ
クレンジとなるので、この範囲をｏｆｆできるレベルに
設定しなければならない。即ち、画素電圧の最高レベル
Ｖｈｂ′をｏｆｆできるよう設定すると、図のようにＶ
ｈｂ′より高いレベル（１０）となる。また、画素ＴＦ
ＴがＮＭＯＳの場合ｈｉｇｈレベルがｏｎ状態となる。
つまり画像信号の最高レベルＶｈｂを書き込むために、
ｏｎレベルをＶｈｂとＴＦＴの閾電圧の和よりも高く設
定している。またｏｆｆレベルは、Ｖｌｂ′よりも低い
レベルに設定している。以上により、画素電圧が変動し
ても画素ＴＦＴはｏｎすることはなく、高画質を実現で
きる。
【００１６】（実施例２）図２は本発明に係る他の実施
例２を示した等価回路図である。本実施例では信号線の
電位を任意のレベルに固定できる手段φＲ，ＲＶを有す
る。駆動方法は概念的には図３のようになる。ＰＭＯＳ
の場合、図において、まず１回目の書き込みで負極性の
書き込みをした後、１フレームの期間信号を保持する。
ここでは、１フレームかつ１水平走査期間毎（１Ｈ）に
信号を反転させる場合を想定しており、画素電位は共通
電極の反転によって図のようにふられる。２回目の書き
込みの１ｈ前に画素電極を図に示すレベルＲ１にリセッ
トする。この後共通電極の反転によってリセットレベル
はＲ１′に変化する。これにより正極性の書き込み時に
画素電極電位は画素ＴＦＴのｏｎレベルよりも低くなる
ことはなく、書き込みが可能になる。一方負極性書き込
みの際は、画素電極電位は画素ＴＦＴのｏｎレベルより
も低くなることはなく、リセット動作は特に必要ではな
い。図４は上記動作を示したタイミング図である。図に
おいては、書き込み前のブランキング期間にφＲをｏｎ
し信号線の電位をＶＲに固定し、同時にｇａｔｅをｏｎ
して画素電極電位をリセットする。この後共通電極電位
Ｖcomを反転させる。そして次の水平走査期間に再びｇ
ａｔｅをｏｎして画素に信号を書き込む。また画素ＴＦ
ＴがＮＭＯＳの場合は、負極性を書き込む際にリセット
動作が必要となる。即ち、図３に示したように、リセッ
ト動作によって画素電極電位が画素ＴＦＴのｏｎレベル
よりも高くならないようにする。逆に負極性書き込み時
はリセット動作は特に必要ではない。
例２を示した等価回路図である。本実施例では信号線の
電位を任意のレベルに固定できる手段φＲ，ＲＶを有す
る。駆動方法は概念的には図３のようになる。ＰＭＯＳ
の場合、図において、まず１回目の書き込みで負極性の
書き込みをした後、１フレームの期間信号を保持する。
ここでは、１フレームかつ１水平走査期間毎（１Ｈ）に
信号を反転させる場合を想定しており、画素電位は共通
電極の反転によって図のようにふられる。２回目の書き
込みの１ｈ前に画素電極を図に示すレベルＲ１にリセッ
トする。この後共通電極の反転によってリセットレベル
はＲ１′に変化する。これにより正極性の書き込み時に
画素電極電位は画素ＴＦＴのｏｎレベルよりも低くなる
ことはなく、書き込みが可能になる。一方負極性書き込
みの際は、画素電極電位は画素ＴＦＴのｏｎレベルより
も低くなることはなく、リセット動作は特に必要ではな
い。図４は上記動作を示したタイミング図である。図に
おいては、書き込み前のブランキング期間にφＲをｏｎ
し信号線の電位をＶＲに固定し、同時にｇａｔｅをｏｎ
して画素電極電位をリセットする。この後共通電極電位
Ｖcomを反転させる。そして次の水平走査期間に再びｇ
ａｔｅをｏｎして画素に信号を書き込む。また画素ＴＦ
ＴがＮＭＯＳの場合は、負極性を書き込む際にリセット
動作が必要となる。即ち、図３に示したように、リセッ
ト動作によって画素電極電位が画素ＴＦＴのｏｎレベル
よりも高くならないようにする。逆に負極性書き込み時
はリセット動作は特に必要ではない。
【００１７】（実施例３）図５は本発明に係る実施例３
を示した駆動波形図である。本実施例では、ｇａｔｅが
ｏｎしている期間が２ｈの期間であり、隣接行をオーバ
ーラップして駆動している。図６は本実施例の動作を説
明する概念図である。図では、画像信号の極性が１フレ
ームかつ１水平走査期間毎に反転し、画素ＴＦＴがＰＭ
ＯＳである場合を想定している。まずＹｋラインは正極
性を保持していて、負極性を書き込むものとする。Ｙｋ
−１ライン目の走査でＹｋラインにＹｋ−１ラインの正
極性の信号が書き込まれる。Ｙｋライン目の走査の前に
Ｖｃｏｍを反転するが、画素ＴＦＴがｏｎ状態であるの
で、画素電極電位は信号線の電位に固定される。このと
き信号線の電位はＶｃｏｍの反転によってふられないこ
とが必要条件となる。以上により、画素電極電位は画素
ＴＦＴのｏｆｆレベルよりも低くなることはなく、次の
Ｙｋライン目の走査で負極性書き込みが可能となる。
を示した駆動波形図である。本実施例では、ｇａｔｅが
ｏｎしている期間が２ｈの期間であり、隣接行をオーバ
ーラップして駆動している。図６は本実施例の動作を説
明する概念図である。図では、画像信号の極性が１フレ
ームかつ１水平走査期間毎に反転し、画素ＴＦＴがＰＭ
ＯＳである場合を想定している。まずＹｋラインは正極
性を保持していて、負極性を書き込むものとする。Ｙｋ
−１ライン目の走査でＹｋラインにＹｋ−１ラインの正
極性の信号が書き込まれる。Ｙｋライン目の走査の前に
Ｖｃｏｍを反転するが、画素ＴＦＴがｏｎ状態であるの
で、画素電極電位は信号線の電位に固定される。このと
き信号線の電位はＶｃｏｍの反転によってふられないこ
とが必要条件となる。以上により、画素電極電位は画素
ＴＦＴのｏｆｆレベルよりも低くなることはなく、次の
Ｙｋライン目の走査で負極性書き込みが可能となる。
【００１８】
【発明の効果】本発明のアクティブマトリックス液晶表
示装置によれば、画像信号の低電圧化が可能な共通電極
反転を行っても、信号のリークや書き込み不良の起きな
い安定した動作のできるアクティブマトリックス液晶表
示装置が提供できる。このため、アクティブマトリック
ス液晶表示装置はきれいな画像表示を行うことができ
る。
示装置によれば、画像信号の低電圧化が可能な共通電極
反転を行っても、信号のリークや書き込み不良の起きな
い安定した動作のできるアクティブマトリックス液晶表
示装置が提供できる。このため、アクティブマトリック
ス液晶表示装置はきれいな画像表示を行うことができ
る。
【００１９】また、本発明のアクティブマトリックス液
晶表示装置の駆動方法によれば、画像信号の低電圧化が
可能な共通電極反転を行っても、信号のリークや書き込
み不良の起きない安定した動作のできる駆動方法を提供
できる。
晶表示装置の駆動方法によれば、画像信号の低電圧化が
可能な共通電極反転を行っても、信号のリークや書き込
み不良の起きない安定した動作のできる駆動方法を提供
できる。
【図１】本発明の実施例１の駆動波形図
【図２】本発明の実施例２のアクティブマトリックス液
晶表示装置の模式図
晶表示装置の模式図
【図３】本発明の実施例２の駆動波形図
【図４】本発明の実施例２の駆動波形図
【図５】本発明の実施例３のアクティブマトリックス液
晶表示装置の模式図
晶表示装置の模式図
【図６】本発明の実施例３の駆動波形図
【図７】従来のアクティブマトリックス液晶表示装置の
模式図
模式図
【図８】従来の駆動波形図
【図９】従来の駆動方法の問題点を指摘するための駆動
波形図
波形図
１ スイッチング素子 ２ データ線 ３ ゲート線 ４ スイッチングトランジスタ １０ 本発明のゲート電位の振幅
Claims (5)
- 【請求項１】 マトリックス状に配置された複数の画素
電極と、前記画素電極に接続されたスイッチングトラン
ジスタと、前記スイッチングトランジスタを介して前記
画素電極に映像信号を送る複数の信号配線と、前記信号
配線と交差するよう配置されスイッチングトランジスタ
のオンオフ制御を行う走査配線と、前記各画素の信号保
持のための付加容量とを具備するデバイス基板と、 透明電極を前面に形成した共通電極基板と、 前記デバイス基板と前記共通電極基板とで挟持された液
晶層とを有するアクティブマトリックス液晶表示装置に
おいて、 前記映像信号の極性反転に同期して液晶の共通電極電位
と付加容量の共通電極電位を反転させる手段と、 画像信号の片側の極性のダイナミックレンジの２倍と前
記スイッチングトランジスタのしきい値の和より大きな
電圧のパルスを前記走査配線に印加できる手段を有する
ことを特徴とするアクティブマトリックス液晶表示装
置。 - 【請求項２】 前記信号配線を、一括して任意の電位に
リセットする手段を有する請求項１に記載のアクティブ
マトリックス液晶表示装置。 - 【請求項３】 マトリックス状に配置された複数の画素
電極と、前記画素電極に接続されたスイッチングトラン
ジスタと、前記スイッチングトランジスタを介して前記
画素電極に映像信号を送る複数の信号配線と、前記信号
配線と交差するよう配置されスイッチングトランジスタ
のオンオフ制御を行う走査配線と、前記各画素の信号保
持のための付加容量とを具備するデバイス基板と、 透明電極を前面に形成した共通電極基板と、 前記デバイス基板と前記共通電極基板とで挟持された液
晶層とを有するアクティブマトリックス液晶表示装置の
駆動方法において、 前記映像信号の極性反転に同期して液晶の共通電極電位
と付加容量の共通電極電位を反転させ、 前記映像信号を前記画素電極に書き込む前に前記信号線
を一括して任意の電位にリセットすることを特徴とする
アクティブマトリックス液晶表示装置の駆動方法。 - 【請求項４】 前記スイッチングトランジスタは、画像
信号の片側の極性のダイナミックレンジの２倍以上の耐
圧をもっている請求項３に記載のアクティブマトリック
ス液晶表示装置。 - 【請求項５】 前記走査線を２水平捜査期間選択し、隣
接ラインは１水平走査期間オーバーラップして画素に信
号を転送する請求項３または４に記載のアクティブマト
リックス液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32004194A JP3501530B2 (ja) | 1994-12-22 | 1994-12-22 | アクティブマトリックス液晶表示装置とその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32004194A JP3501530B2 (ja) | 1994-12-22 | 1994-12-22 | アクティブマトリックス液晶表示装置とその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08179364A true JPH08179364A (ja) | 1996-07-12 |
| JP3501530B2 JP3501530B2 (ja) | 2004-03-02 |
Family
ID=18117086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32004194A Expired - Fee Related JP3501530B2 (ja) | 1994-12-22 | 1994-12-22 | アクティブマトリックス液晶表示装置とその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3501530B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039091A (ko) * | 2000-11-20 | 2002-05-25 | 김순택 | 변동 기준 전압을 이용한 평판 디스플레이 구동 장치 |
| KR20040019207A (ko) * | 2002-08-27 | 2004-03-05 | 엘지.필립스 엘시디 주식회사 | 유기전계발광소자와 그의 구동장치 및 방법 |
| KR100444287B1 (ko) * | 2001-02-07 | 2004-08-11 | 가부시끼가이샤 도시바 | 평면표시장치의 구동방법 |
| KR100464898B1 (ko) * | 2001-03-30 | 2005-01-06 | 산요덴키가부시키가이샤 | 액티브 매트릭스형 액정 표시 장치의 구동 방법 |
| JP2005257870A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | 表示装置の駆動方法および表示装置 |
| KR100740931B1 (ko) * | 2000-12-07 | 2007-07-19 | 삼성전자주식회사 | 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법 |
| KR100804038B1 (ko) * | 2002-04-04 | 2008-02-18 | 삼성전자주식회사 | 쉬프트 레지스터 및 이를 갖는 액정표시장치 |
| WO2010131403A1 (ja) * | 2009-05-13 | 2010-11-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
1994
- 1994-12-22 JP JP32004194A patent/JP3501530B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020039091A (ko) * | 2000-11-20 | 2002-05-25 | 김순택 | 변동 기준 전압을 이용한 평판 디스플레이 구동 장치 |
| KR100740931B1 (ko) * | 2000-12-07 | 2007-07-19 | 삼성전자주식회사 | 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법 |
| KR100444287B1 (ko) * | 2001-02-07 | 2004-08-11 | 가부시끼가이샤 도시바 | 평면표시장치의 구동방법 |
| US7002563B2 (en) | 2001-02-07 | 2006-02-21 | Kabushiki Kaisha Toshiba | Driving method for flat-panel display device |
| KR100464898B1 (ko) * | 2001-03-30 | 2005-01-06 | 산요덴키가부시키가이샤 | 액티브 매트릭스형 액정 표시 장치의 구동 방법 |
| KR100804038B1 (ko) * | 2002-04-04 | 2008-02-18 | 삼성전자주식회사 | 쉬프트 레지스터 및 이를 갖는 액정표시장치 |
| KR20040019207A (ko) * | 2002-08-27 | 2004-03-05 | 엘지.필립스 엘시디 주식회사 | 유기전계발광소자와 그의 구동장치 및 방법 |
| JP2005257870A (ja) * | 2004-03-10 | 2005-09-22 | Sharp Corp | 表示装置の駆動方法および表示装置 |
| WO2010131403A1 (ja) * | 2009-05-13 | 2010-11-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3501530B2 (ja) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100602761B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US7215309B2 (en) | Liquid crystal display device and method for driving the same | |
| US5598180A (en) | Active matrix type display apparatus | |
| KR19990045436A (ko) | 화상 디스플레이 장치 및 그의 구동 방법 | |
| US5598177A (en) | Driving apparatus and method for an active matrix type liquid crystal display apparatus | |
| US6639576B2 (en) | Display device | |
| US6437775B1 (en) | Flat display unit | |
| JP2015018064A (ja) | 表示装置 | |
| JP4902185B2 (ja) | 表示装置 | |
| US7002563B2 (en) | Driving method for flat-panel display device | |
| US7298354B2 (en) | Liquid crystal display with improved motion image quality and a driving method therefor | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP5299352B2 (ja) | 液晶表示装置 | |
| JP5201082B2 (ja) | 液晶表示装置 | |
| JP3501530B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JPH11231843A (ja) | 液晶表示装置 | |
| WO2013024776A1 (ja) | 表示装置およびその駆動方法 | |
| JP5515465B2 (ja) | 液晶表示装置 | |
| JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JPH0990411A (ja) | アクティブマトリクス表示装置 | |
| JP4975322B2 (ja) | アクティブマトリクス型液晶表示装置およびその制御方法 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JPH08328515A (ja) | 画像表示装置 | |
| JP2001027887A (ja) | 平面表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |