JPH10153761A - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置Info
- Publication number
- JPH10153761A JPH10153761A JP33019697A JP33019697A JPH10153761A JP H10153761 A JPH10153761 A JP H10153761A JP 33019697 A JP33019697 A JP 33019697A JP 33019697 A JP33019697 A JP 33019697A JP H10153761 A JPH10153761 A JP H10153761A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- supplied
- liquid crystal
- potential
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 小さい素子サイズでも表示画質の劣化を防止
できるようにする。 【解決手段】 入力端子１からの映像信号がスイッチン
グ素子Ｍ1 〜Ｍm を通じて垂直（Ｙ軸）方向のラインＬ
1 〜Ｌm に供給され、シフトレジスタ２からの順次走査
される駆動パルス信号φ1H〜φHmがスイッチング素子Ｍ
1 〜Ｍm の各制御端子に供給される。さらにラインＬ1
〜Ｌm にそれぞれスイッチング素子Ｍ11〜Ｍnmの一端が
接続され、シフトレジスタ４からの順次走査される駆動
パルス信号φV1〜φVnが水平（Ｘ軸）方向のゲート線Ｇ
1 〜Ｇn を通じてスイッチング素子Ｍ11〜ＭnmのＸ軸方
向の各列ごとの制御端子にそれぞれ供給される。さらに
垂直方向のラインＬ1 〜Ｌm の下端部がそれぞれスイッ
チング素子ＭR1〜ＭRmを介してターゲット端子３が接続
される。そしてこれらの素子ＭR1〜ＭRmの各制御端子が
水平ブラッキングパルスＨBLK の供給されるリセット端
子５に接続される。
できるようにする。 【解決手段】 入力端子１からの映像信号がスイッチン
グ素子Ｍ1 〜Ｍm を通じて垂直（Ｙ軸）方向のラインＬ
1 〜Ｌm に供給され、シフトレジスタ２からの順次走査
される駆動パルス信号φ1H〜φHmがスイッチング素子Ｍ
1 〜Ｍm の各制御端子に供給される。さらにラインＬ1
〜Ｌm にそれぞれスイッチング素子Ｍ11〜Ｍnmの一端が
接続され、シフトレジスタ４からの順次走査される駆動
パルス信号φV1〜φVnが水平（Ｘ軸）方向のゲート線Ｇ
1 〜Ｇn を通じてスイッチング素子Ｍ11〜ＭnmのＸ軸方
向の各列ごとの制御端子にそれぞれ供給される。さらに
垂直方向のラインＬ1 〜Ｌm の下端部がそれぞれスイッ
チング素子ＭR1〜ＭRmを介してターゲット端子３が接続
される。そしてこれらの素子ＭR1〜ＭRmの各制御端子が
水平ブラッキングパルスＨBLK の供給されるリセット端
子５に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば液晶表示素
子をＸ−Ｙマトリクス状に配置して画像の表示を行う液
晶ディスプレイ装置に関するものである。
子をＸ−Ｙマトリクス状に配置して画像の表示を行う液
晶ディスプレイ装置に関するものである。
【０００２】
【従来の技術】例えば液晶を用いてテレビ画像を表示す
ることが提案（特開昭５９−２２０７９３号公報等参
照）されている。
ることが提案（特開昭５９−２２０７９３号公報等参
照）されている。
【０００３】すなわち図３において、入力端子１には例
えばテレビジョンの映像信号が供給される。この入力端
子１からの映像信号がそれぞれ例えばＮチャンネルＦＥ
Ｔからなるスイッチング素子Ｍ1 、Ｍ2 ・・・Ｍm を通
じて垂直（Ｙ軸）方向のラインＬ1 、Ｌ2 ・・・Ｌm に
供給される。なおｍは水平（Ｘ軸）方向の画素数に相当
する数である。
えばテレビジョンの映像信号が供給される。この入力端
子１からの映像信号がそれぞれ例えばＮチャンネルＦＥ
Ｔからなるスイッチング素子Ｍ1 、Ｍ2 ・・・Ｍm を通
じて垂直（Ｙ軸）方向のラインＬ1 、Ｌ2 ・・・Ｌm に
供給される。なおｍは水平（Ｘ軸）方向の画素数に相当
する数である。
【０００４】さらにｍ段のシフトレジスタ２が設けら
れ、このシフトレジスタ２に水平周波数のｍ倍のクロッ
ク信号Φ1H、Φ2Hが供給される。そしてこのクロック信
号Φ1H、Φ2Hによって順次走査される駆動パルス信号φ
1H、φ2H・・・φHmが、シフトレジスタ２の各出力端子
からスイッチング素子Ｍ1 〜Ｍm の各制御端子に供給さ
れる。なおシフトレジスタ２には低電位（ＶSS）と高電
位（ＶDD）が供給され、この２つの電位の駆動パルスが
形成される。
れ、このシフトレジスタ２に水平周波数のｍ倍のクロッ
ク信号Φ1H、Φ2Hが供給される。そしてこのクロック信
号Φ1H、Φ2Hによって順次走査される駆動パルス信号φ
1H、φ2H・・・φHmが、シフトレジスタ２の各出力端子
からスイッチング素子Ｍ1 〜Ｍm の各制御端子に供給さ
れる。なおシフトレジスタ２には低電位（ＶSS）と高電
位（ＶDD）が供給され、この２つの電位の駆動パルスが
形成される。
【０００５】また、各ラインＬ1 〜Ｌm にそれぞれ例え
ばＮチャンネルＦＥＴからなるスイッチング素子Ｍ11、
Ｍ12・・・Ｍn1、Ｍ12、Ｍ22・・・Ｍn2、・・・Ｍ1m、
Ｍ2m・・・Ｍnmの一端が接続される。なおｎは水平走査
線数に相当する数である。このスイッチング素子Ｍ11〜
Ｍnmの他端がそれぞれ液晶セルＣ11、Ｃ12・・・Ｃnmを
通じてターゲット端子３に接続される。
ばＮチャンネルＦＥＴからなるスイッチング素子Ｍ11、
Ｍ12・・・Ｍn1、Ｍ12、Ｍ22・・・Ｍn2、・・・Ｍ1m、
Ｍ2m・・・Ｍnmの一端が接続される。なおｎは水平走査
線数に相当する数である。このスイッチング素子Ｍ11〜
Ｍnmの他端がそれぞれ液晶セルＣ11、Ｃ12・・・Ｃnmを
通じてターゲット端子３に接続される。
【０００６】さらにｎ段のシフトレジスタ４が設けら
れ、このシフトレジスタ４に水平周波数のクロック信号
Φ1V、Φ2Vが供給される。そしてこのクロック信号
Φ1V、Φ2Vによって順次走査される駆動パルス信号
φV1、φV2・・・φVnが、シフトレジスタ４の各出力端
子から水平（Ｘ軸）方向のゲート線Ｇ1 、Ｇ2 ・・・Ｇ
n を通じてスイッチング素子Ｍ11〜ＭnmのＸ軸方向の各
列（Ｍ11〜Ｍ1m）、（Ｍ21〜Ｍ2m）・・・（Ｍn1〜
Ｍnm）ごとの制御端子にそれぞれ供給される。なお、シ
フトレジスタ４にもシフトレジスタ２と同様に電圧ＶSS
とＶDDが供給される。
れ、このシフトレジスタ４に水平周波数のクロック信号
Φ1V、Φ2Vが供給される。そしてこのクロック信号
Φ1V、Φ2Vによって順次走査される駆動パルス信号
φV1、φV2・・・φVnが、シフトレジスタ４の各出力端
子から水平（Ｘ軸）方向のゲート線Ｇ1 、Ｇ2 ・・・Ｇ
n を通じてスイッチング素子Ｍ11〜ＭnmのＸ軸方向の各
列（Ｍ11〜Ｍ1m）、（Ｍ21〜Ｍ2m）・・・（Ｍn1〜
Ｍnm）ごとの制御端子にそれぞれ供給される。なお、シ
フトレジスタ４にもシフトレジスタ２と同様に電圧ＶSS
とＶDDが供給される。
【０００７】すなわちこの回路において、シフトレジス
タ２、４には例えば図４のＡ、Ｂに示すようなクロック
信号Φ1H、Φ2H、Φ1V、Φ2Vが供給される。そしてシフ
トレジスタ２からは同図のＣに示すように各画素期間ご
とに駆動パルス信号φH1〜φHmが出力され、シフトレジ
スタ４からは同図のＤに示すように１水平期間ごとに駆
動パルス信号φV1〜φVnが出力される。さらに入力端子
１には同図のＥに示すような信号が供給される。
タ２、４には例えば図４のＡ、Ｂに示すようなクロック
信号Φ1H、Φ2H、Φ1V、Φ2Vが供給される。そしてシフ
トレジスタ２からは同図のＣに示すように各画素期間ご
とに駆動パルス信号φH1〜φHmが出力され、シフトレジ
スタ４からは同図のＤに示すように１水平期間ごとに駆
動パルス信号φV1〜φVnが出力される。さらに入力端子
１には同図のＥに示すような信号が供給される。
【０００８】そして例えば駆動パルス信号φV1、φH1が
出力されているときに、スイッチング素子Ｍ1 とＭ11〜
Ｍ1mがオンされ、入力端子１→Ｍ1 →Ｌ1 →Ｍ11→Ｃ11
→ターゲット端子３の電流路が形成される。これによっ
て入力端子１に供給された信号とターゲット端子３との
電位差が、液晶セルＣ11に供給される。
出力されているときに、スイッチング素子Ｍ1 とＭ11〜
Ｍ1mがオンされ、入力端子１→Ｍ1 →Ｌ1 →Ｍ11→Ｃ11
→ターゲット端子３の電流路が形成される。これによっ
て入力端子１に供給された信号とターゲット端子３との
電位差が、液晶セルＣ11に供給される。
【０００９】このためこの液晶セルＣ11の容量分に、１
番目の画素の信号による電位差に相当する電荷がサンプ
ルホールドされる。そしてこの電荷量に対応して液晶の
光透過率が変化される。これと同様のことがセルＣ12〜
Ｃnmについて順次行われ、さらに次のフィールドの信号
が供給された時点で各セルＣ11〜Ｃnmの電荷量が書き換
えられる。
番目の画素の信号による電位差に相当する電荷がサンプ
ルホールドされる。そしてこの電荷量に対応して液晶の
光透過率が変化される。これと同様のことがセルＣ12〜
Ｃnmについて順次行われ、さらに次のフィールドの信号
が供給された時点で各セルＣ11〜Ｃnmの電荷量が書き換
えられる。
【００１０】このようにして、映像信号の各画素に対応
して液晶セルＣ11〜Ｃnmの光透過率が変化され、これが
順次繰り返されてテレビ画像の表示が行われる。
して液晶セルＣ11〜Ｃnmの光透過率が変化され、これが
順次繰り返されてテレビ画像の表示が行われる。
【００１１】
【発明が解決しようとする課題】ところで液晶で表示を
行う場合には、一般にその信頼性、寿命を長くするため
交流駆動が用いられる。例えばテレビジョン画像の表示
においては、１フィールドまたは１フレームごとに映像
信号を反転させた信号を入力端子１に供給する。また液
晶ディスプレイ装置においては表示の垂直方向のシュー
ディング等を防止する目的で信号を１水平期間ごとに反
転することが行われている。
行う場合には、一般にその信頼性、寿命を長くするため
交流駆動が用いられる。例えばテレビジョン画像の表示
においては、１フィールドまたは１フレームごとに映像
信号を反転させた信号を入力端子１に供給する。また液
晶ディスプレイ装置においては表示の垂直方向のシュー
ディング等を防止する目的で信号を１水平期間ごとに反
転することが行われている。
【００１２】このため上述の装置において、入力端子１
には、例えば図４のＥに示すように１水平期間ごとに反
転されると共に１フィールドまたは１フレームごとに反
転された信号が供給されている。
には、例えば図４のＥに示すように１水平期間ごとに反
転されると共に１フィールドまたは１フレームごとに反
転された信号が供給されている。
【００１３】ところが上述の装置において、上述のよう
に１水平期間ごとの極性反転が行われていると、例えば
表示画像が全白（または全黒）の場合に、入力端子１に
供給される映像信号は例えば図５のＡに示すようにター
ゲット電圧に対して白（または黒）のレベルＶｐが１水
平期間ごとに極性反転されたものになっている。
に１水平期間ごとの極性反転が行われていると、例えば
表示画像が全白（または全黒）の場合に、入力端子１に
供給される映像信号は例えば図５のＡに示すようにター
ゲット電圧に対して白（または黒）のレベルＶｐが１水
平期間ごとに極性反転されたものになっている。
【００１４】これに対して同図のＢに示すような駆動パ
ルス信号φH1〜φHmでスイッチング素子Ｍ1 〜Ｍm がオ
ンされると、各ラインＬ1 〜Ｌm の電位は同図のＣに示
すように変化されることになり、すなわち各ラインＬ1
〜Ｌm の電位は駆動パルス信号φH1〜φHmの１パルス期
間に２Ｖｐ変化されることになる。
ルス信号φH1〜φHmでスイッチング素子Ｍ1 〜Ｍm がオ
ンされると、各ラインＬ1 〜Ｌm の電位は同図のＣに示
すように変化されることになり、すなわち各ラインＬ1
〜Ｌm の電位は駆動パルス信号φH1〜φHmの１パルス期
間に２Ｖｐ変化されることになる。
【００１５】そしてこの場合に、パルス信号φH1〜φHm
の１パルス期間は、１水平期間の有効画面期間を１／ｍ
にした極めて短い時間であり、このような短い期間に２
Ｖｐの電圧変化を行うためにはスイッチング素子Ｍ1 〜
Ｍm のオン抵抗が低くなければならず、各素子のサイズ
を大きくする必要があった。
の１パルス期間は、１水平期間の有効画面期間を１／ｍ
にした極めて短い時間であり、このような短い期間に２
Ｖｐの電圧変化を行うためにはスイッチング素子Ｍ1 〜
Ｍm のオン抵抗が低くなければならず、各素子のサイズ
を大きくする必要があった。
【００１６】しかしながらこのような素子のサイズを大
きくすることは、素子をオンチップ化する場合にチップ
面積が増大するだけでなく、関連する水平走査回路（シ
フトレジスタ２）等の設計上の制約も厳しくするもので
ある。
きくすることは、素子をオンチップ化する場合にチップ
面積が増大するだけでなく、関連する水平走査回路（シ
フトレジスタ２）等の設計上の制約も厳しくするもので
ある。
【００１７】またスイッチング素子Ｍ1 〜Ｍm のサイズ
を不充分なものとした場合には、各ラインＬ1 〜Ｌm の
信号電位が充分に立ち上がらず、液晶セルの電荷量の書
き換えが不充分になって、表示画像のコントラストが低
下されるなど、画質が極めて劣化されてしまう問題点が
あった。
を不充分なものとした場合には、各ラインＬ1 〜Ｌm の
信号電位が充分に立ち上がらず、液晶セルの電荷量の書
き換えが不充分になって、表示画像のコントラストが低
下されるなど、画質が極めて劣化されてしまう問題点が
あった。
【００１８】この出願はこのような点に鑑みて成された
ものであって、解決しようとする問題点は、従来の装置
では素子のオン抵抗を低くしなければならず、素子のサ
イズを大きくするために設計上の制約が厳しくなった
り、また素子のサイズが不充分な場合には表示画像のコ
ントラストが低下されるなど画質が極めて劣化されてし
まうというものである。
ものであって、解決しようとする問題点は、従来の装置
では素子のオン抵抗を低くしなければならず、素子のサ
イズを大きくするために設計上の制約が厳しくなった
り、また素子のサイズが不充分な場合には表示画像のコ
ントラストが低下されるなど画質が極めて劣化されてし
まうというものである。
【００１９】
【課題を解決するための手段】このため本発明において
は、信号線の電位を映像信号の反転ごとにその中間電位
にプリチャージするようにしたものであって、これによ
れば、信号の変化される幅が小さくされ、スイッチング
素子にかかる負担が小さくされて、小さい素子サイズで
も表示画像の画質の劣化を防止することができる。
は、信号線の電位を映像信号の反転ごとにその中間電位
にプリチャージするようにしたものであって、これによ
れば、信号の変化される幅が小さくされ、スイッチング
素子にかかる負担が小さくされて、小さい素子サイズで
も表示画像の画質の劣化を防止することができる。
【００２０】
【発明の実施の形態】すなわち本発明においては、垂直
方向に平行に配設された複数の第１の信号線と、水平方
向に平行に配設された複数の第２の信号線と、これら第
１および第２の信号線の各交点にそれぞれ選択素子を介
して設けられた液晶セルと、第２の信号線を順次走査し
て１行分の画素を選択する第１のシフトレジスタと、画
像信号をサンプリングするパルスを生成する第２のシフ
トレジスタと、第１のシフトレジスタによって選択され
た１行分の画素に画像信号を順次書き込むように第１の
信号線の一端に接続された第１のスイッチング素子とを
有する液晶ディスプレイ装置において、第１の信号線に
供給される画像信号の極性を所定期間ごとに反転する手
段を設けると共に、この反転された画像信号と同一極性
であって順次供給される画像信号の変化量を小さくする
ような電位を第１の信号線に供給するための第２のスイ
ッチング素子を第１の信号線の他端に接続してなるもの
である。
方向に平行に配設された複数の第１の信号線と、水平方
向に平行に配設された複数の第２の信号線と、これら第
１および第２の信号線の各交点にそれぞれ選択素子を介
して設けられた液晶セルと、第２の信号線を順次走査し
て１行分の画素を選択する第１のシフトレジスタと、画
像信号をサンプリングするパルスを生成する第２のシフ
トレジスタと、第１のシフトレジスタによって選択され
た１行分の画素に画像信号を順次書き込むように第１の
信号線の一端に接続された第１のスイッチング素子とを
有する液晶ディスプレイ装置において、第１の信号線に
供給される画像信号の極性を所定期間ごとに反転する手
段を設けると共に、この反転された画像信号と同一極性
であって順次供給される画像信号の変化量を小さくする
ような電位を第１の信号線に供給するための第２のスイ
ッチング素子を第１の信号線の他端に接続してなるもの
である。
【００２１】
【実施例】以下、図面を参照して本発明を説明するに、
図１は本発明を適用した液晶ディスプレイ装置の一例の
構成を示すブロック図である。
図１は本発明を適用した液晶ディスプレイ装置の一例の
構成を示すブロック図である。
【００２２】図１は、図３と同様の単一の液晶ディスプ
レイ装置の構成を示し、この図１において、上述の垂直
（Ｙ軸）方向のラインＬ1 〜Ｌm の下端部にそれぞれス
イッチング素子ＭR1、ＭR2・・・ＭRmが設けられる。そ
してこれらの素子ＭR1〜ＭＲｍを介してターゲット端子
３が接続されると共に、これらの素子ＭＲ１〜ＭRmの各
制御端子が水平ブラッキングパルスＨBLK の供給される
リセット端子５に接続される。その他の構成は図３の装
置と同様にされる。
レイ装置の構成を示し、この図１において、上述の垂直
（Ｙ軸）方向のラインＬ1 〜Ｌm の下端部にそれぞれス
イッチング素子ＭR1、ＭR2・・・ＭRmが設けられる。そ
してこれらの素子ＭR1〜ＭＲｍを介してターゲット端子
３が接続されると共に、これらの素子ＭＲ１〜ＭRmの各
制御端子が水平ブラッキングパルスＨBLK の供給される
リセット端子５に接続される。その他の構成は図３の装
置と同様にされる。
【００２３】そしてこの装置において、例えば図２のＡ
に示すような全白（または全黒）の映像信号が入力端子
１に供給され、同図のＢに示すような駆動パルス信号φ
H1〜φHmでスイッチング素子Ｍ1 〜Ｍm がオンされた場
合に、リセット端子５には同図のＣに示すような水平ブ
ランキングパルスＨBLK が供給され、これによってスイ
ッチング素子ＭR1〜ＭRmがオンされる。
に示すような全白（または全黒）の映像信号が入力端子
１に供給され、同図のＢに示すような駆動パルス信号φ
H1〜φHmでスイッチング素子Ｍ1 〜Ｍm がオンされた場
合に、リセット端子５には同図のＣに示すような水平ブ
ランキングパルスＨBLK が供給され、これによってスイ
ッチング素子ＭR1〜ＭRmがオンされる。
【００２４】このため各ラインＬ1 〜Ｌm の電位は、各
水平ブランキングパルスＨBLK の期間にターゲット電圧
にプリチャージされ、さらに駆動パルス信号φH1〜φHm
の期間にこのターゲット電圧から映像信号の電位に変化
される。
水平ブランキングパルスＨBLK の期間にターゲット電圧
にプリチャージされ、さらに駆動パルス信号φH1〜φHm
の期間にこのターゲット電圧から映像信号の電位に変化
される。
【００２５】従ってこの装置において、パルス信号φH1
〜φHmの１パルス期間に変化される信号は最大Ｖｐとな
り、従来の装置の１／２にすることができる。このため
小さい素子のサイズでも液晶セルの電荷量の書き換えを
充分に行うことができ、表示画像のコントラストの低下
等による画質の劣化を防止することができる。さらに素
子サイズの増大によるチップ面積の増加や、設計上の制
約が生じることもないものである。
〜φHmの１パルス期間に変化される信号は最大Ｖｐとな
り、従来の装置の１／２にすることができる。このため
小さい素子のサイズでも液晶セルの電荷量の書き換えを
充分に行うことができ、表示画像のコントラストの低下
等による画質の劣化を防止することができる。さらに素
子サイズの増大によるチップ面積の増加や、設計上の制
約が生じることもないものである。
【００２６】こうしてこの装置によれば、信号線の電位
を映像信号の反転ごとにその中間電位にプリチャージす
ることによって、信号の変化される幅が小さくされ、ス
イッチング素子にかかる負担が小さくされ、スイッチン
グ素子にかかる負担が小さくされて、小さい素子サイズ
でも表示画像の画質の劣化が防止することができるもの
である。
を映像信号の反転ごとにその中間電位にプリチャージす
ることによって、信号の変化される幅が小さくされ、ス
イッチング素子にかかる負担が小さくされ、スイッチン
グ素子にかかる負担が小さくされて、小さい素子サイズ
でも表示画像の画質の劣化が防止することができるもの
である。
【００２７】なお上述の装置においてスイッチング素子
は図示のようなＮＭＯＳ信号に限らずＰＭＯＳあるいは
ＣＭＯＳ素子でもよい。またリセット端子５に供給され
る信号も水平ブランキングパルスに限らず映像信号の非
有効期間の信号であればいずれでもよい。さらにプリチ
ャージを行う電圧はターゲット電圧に限らず、映像信号
の任意の中間電位を用いることができる。
は図示のようなＮＭＯＳ信号に限らずＰＭＯＳあるいは
ＣＭＯＳ素子でもよい。またリセット端子５に供給され
る信号も水平ブランキングパルスに限らず映像信号の非
有効期間の信号であればいずれでもよい。さらにプリチ
ャージを行う電圧はターゲット電圧に限らず、映像信号
の任意の中間電位を用いることができる。
【００２８】
【発明の効果】従って請求項１の発明によれば、信号線
の電位を映像信号の反転ごとにその中間電位にプリチャ
ージすることによって、信号の変化される幅が小さくさ
れ、スイッチング素子にかかる負担が小さくされて、小
さい素子サイズでも表示画像の画質の劣化を防止するこ
とができるものである。
の電位を映像信号の反転ごとにその中間電位にプリチャ
ージすることによって、信号の変化される幅が小さくさ
れ、スイッチング素子にかかる負担が小さくされて、小
さい素子サイズでも表示画像の画質の劣化を防止するこ
とができるものである。
【００２９】これによって、従来の装置では素子のオン
抵抗が低くなければならず、素子のサイズを大きくする
ために設計上の制約が厳しくなったり、また素子のサイ
ズが不充分な場合には表示画像のコントラストが低下さ
れるなど画質が極めて劣化されてしまうなどの問題点が
あったものを、本願の発明においてこれらの問題点を容
易に解消することができるものである。
抵抗が低くなければならず、素子のサイズを大きくする
ために設計上の制約が厳しくなったり、また素子のサイ
ズが不充分な場合には表示画像のコントラストが低下さ
れるなど画質が極めて劣化されてしまうなどの問題点が
あったものを、本願の発明においてこれらの問題点を容
易に解消することができるものである。
【図１】本発明の適用される液晶ディスプレイ装置の一
例の構成図である。
例の構成図である。
【図２】その動作の説明のための図である。
【図３】従来の液晶ディスプレイ装置の構成図である。
【図４】その説明のための図である。
【図５】その説明のための図である。
Ｌ1 〜Ｌm …垂直信号線、Ｇ1 〜Ｇn はゲート線、Ｍ1
〜Ｍm ，ＭR1〜ＭRm，Ｍ11〜Ｍnmはスイッチング素子、
Ｃ11〜Ｃnm…液晶セル、１…入力端子、２，４…シフト
レジスタ、３ターゲット端子、５…リセット端子
〜Ｍm ，ＭR1〜ＭRm，Ｍ11〜Ｍnmはスイッチング素子、
Ｃ11〜Ｃnm…液晶セル、１…入力端子、２，４…シフト
レジスタ、３ターゲット端子、５…リセット端子
Claims (1)
- 【請求項１】 垂直方向に平行に配設された複数の第１
の信号線と、 水平方向に平行に配設された複数の第２の信号線と、 これら第１および第２の信号線の各交点にそれぞれ選択
素子を介して設けられた液晶セルと、 上記第２の信号線を順次走査して１行分の画素を選択す
る第１のシフトレジスタと、 画像信号をサンプリングするパルスを生成する第２のシ
フトレジスタと、 上記第１のシフトレジスタによって選択された１行分の
画素に上記画像信号を順次書き込むように上記第１の信
号線の一端に接続された第１のスイッチング素子とを有
する液晶ディスプレイ装置において、 上記第１の信号線に供給される画像信号の極性を所定期
間ごとに反転する手段を設けると共に、 この反転された画像信号と同一極性であって順次供給さ
れる画像信号の変化量を小さくするような電位を上記第
１の信号線に供給するための第２のスイッチング素子を
上記第１の信号線の他端に接続することを特徴とする液
晶ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09330196A JP3131411B2 (ja) | 1997-12-01 | 1997-12-01 | 液晶ディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09330196A JP3131411B2 (ja) | 1997-12-01 | 1997-12-01 | 液晶ディスプレイ装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1024512A Division JP2830004B2 (ja) | 1989-02-02 | 1989-02-02 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10153761A true JPH10153761A (ja) | 1998-06-09 |
| JP3131411B2 JP3131411B2 (ja) | 2001-01-31 |
Family
ID=18229915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09330196A Expired - Lifetime JP3131411B2 (ja) | 1997-12-01 | 1997-12-01 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3131411B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358879B1 (ko) * | 1999-11-11 | 2002-10-31 | 닛본 덴기 가부시끼가이샤 | 액정 표시 장치의 구동 회로와 그 구동 방법 |
| KR100444287B1 (ko) * | 2001-02-07 | 2004-08-11 | 가부시끼가이샤 도시바 | 평면표시장치의 구동방법 |
| JP2004272194A (ja) * | 2003-03-10 | 2004-09-30 | Boe Hydis Technology Co Ltd | 液晶表示装置及びその駆動方法 |
| KR100464811B1 (ko) * | 2000-10-06 | 2005-01-05 | 샤프 가부시키가이샤 | 액티브매트릭스형 액정표시장치 및 그의 구동 방법 |
| KR100464898B1 (ko) * | 2001-03-30 | 2005-01-06 | 산요덴키가부시키가이샤 | 액티브 매트릭스형 액정 표시 장치의 구동 방법 |
| KR100481217B1 (ko) * | 2002-06-11 | 2005-04-11 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 구동방법 및 장치 |
| US7084852B2 (en) | 2002-03-13 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal panel driving device |
| KR100804038B1 (ko) * | 2002-04-04 | 2008-02-18 | 삼성전자주식회사 | 쉬프트 레지스터 및 이를 갖는 액정표시장치 |
-
1997
- 1997-12-01 JP JP09330196A patent/JP3131411B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358879B1 (ko) * | 1999-11-11 | 2002-10-31 | 닛본 덴기 가부시끼가이샤 | 액정 표시 장치의 구동 회로와 그 구동 방법 |
| KR100464811B1 (ko) * | 2000-10-06 | 2005-01-05 | 샤프 가부시키가이샤 | 액티브매트릭스형 액정표시장치 및 그의 구동 방법 |
| KR100444287B1 (ko) * | 2001-02-07 | 2004-08-11 | 가부시끼가이샤 도시바 | 평면표시장치의 구동방법 |
| US7002563B2 (en) | 2001-02-07 | 2006-02-21 | Kabushiki Kaisha Toshiba | Driving method for flat-panel display device |
| US7002543B2 (en) | 2001-03-30 | 2006-02-21 | Sanyo Electric Co., Ltd. | Method for driving active matrix type liquid crystal display |
| KR100464898B1 (ko) * | 2001-03-30 | 2005-01-06 | 산요덴키가부시키가이샤 | 액티브 매트릭스형 액정 표시 장치의 구동 방법 |
| US7084852B2 (en) | 2002-03-13 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal panel driving device |
| KR100900606B1 (ko) * | 2002-03-13 | 2009-06-02 | 파나소닉 주식회사 | 액정구동장치 |
| US7764260B2 (en) | 2002-03-13 | 2010-07-27 | Panasonic Corporation | Liquid crystal panel driving device |
| US8035602B2 (en) | 2002-03-13 | 2011-10-11 | Panasonic Corporation | Liquid crystal panel driving device |
| KR100804038B1 (ko) * | 2002-04-04 | 2008-02-18 | 삼성전자주식회사 | 쉬프트 레지스터 및 이를 갖는 액정표시장치 |
| KR100481217B1 (ko) * | 2002-06-11 | 2005-04-11 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 구동방법 및 장치 |
| JP2004272194A (ja) * | 2003-03-10 | 2004-09-30 | Boe Hydis Technology Co Ltd | 液晶表示装置及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3131411B2 (ja) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830004B2 (ja) | 液晶ディスプレイ装置 | |
| US7463234B2 (en) | Liquid crystal display and data latch circuit | |
| KR0142414B1 (ko) | 액정 표시장치 | |
| US20100073389A1 (en) | Display device | |
| US6232945B1 (en) | Display device and its driving method | |
| JPH09130708A (ja) | 液晶画像表示装置 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPH0668672B2 (ja) | 液晶デイスプレイ装置 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| US7215308B2 (en) | Display drive method, display element, and display | |
| JPH08137443A (ja) | 画像表示装置 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| JP2676916B2 (ja) | 液晶ディスプレイ装置 | |
| JP2737200B2 (ja) | 液晶ディスプレイ装置 | |
| JP3080054B2 (ja) | 液晶ディスプレイ装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP3080053B2 (ja) | 液晶ディスプレイ装置の点順次駆動方法 | |
| JP2874190B2 (ja) | 液晶ディスプレイ装置 | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JP2666365B2 (ja) | 液晶表示装置 | |
| JP2003228080A (ja) | 表示画素回路および平面表示装置 | |
| JPH0830242A (ja) | 液晶駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091117 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091117 |