JP2012058335A - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP2012058335A
JP2012058335A JP2010199187A JP2010199187A JP2012058335A JP 2012058335 A JP2012058335 A JP 2012058335A JP 2010199187 A JP2010199187 A JP 2010199187A JP 2010199187 A JP2010199187 A JP 2010199187A JP 2012058335 A JP2012058335 A JP 2012058335A
Authority
JP
Japan
Prior art keywords
transistor
signal
state
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010199187A
Other languages
English (en)
Inventor
Masaya Watanabe
賢哉 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010199187A priority Critical patent/JP2012058335A/ja
Publication of JP2012058335A publication Critical patent/JP2012058335A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】プッシュダウン現象の影響を低減した電圧を電気光学素子に印加すること。
【解決手段】電気光学装置は、データ信号に応じた電荷を第1電極および第2電極の間に保持する保持容量と、走査線に電気的に接続されたゲート、データ線に伝記的に接続されたソース、および保持容量の第1電極に電気的に接続されたドレインを有する第1トランジスターと、第1信号線に電気的に接続されたゲート、保持容量の第1電極に接続されたソース、および画素電極に電気的に接続されたドレインを有する第2トランジスターと、第2信号線に電気的に接続されたゲート、共通電位線に電気的に接続されたソース、および保持容量の第2電極に電気的に接続されたドレインを有する第3トランジスターとを有する。
【選択図】図4

Description

本発明は、電気光学装置および電子機器に関する。
特許文献1は、いわゆる面順次駆動を行う液晶表示装置を開示している。特許文献2は、面順次駆動に関し、前後のフィールドのデータの影響を低減するため、データを補正する技術を開示している。特許文献3は、液晶の焼き付きを防止するため、正極性電圧と負極性電圧とを交互に印加する技術を開示している。より具体的には、特許文献1の液晶表示装置は、各画素について、保持容量(Cs)と、データを保持容量に書き込むための第1トランジスター(Tr1)と、保持容量から液晶にデータを書き込むための第2トランジスター(Tr2)とを有する(図1参照)。保持容量へのデータの書き込みはいわゆる線順次により行われ、全画素の保持容量に書き込みが終わった後で、一括パルスにより第2トランジスターがオンされ、全画素の液晶に一斉にデータが書き込まれる。
特開2001−75534号公報 特開2001−255858号公報 特開2009−223322号公報
例えば特許文献1の液晶装置においては、第2トランジスターがオフ状態になったときに、第2トランジスターのソースの電圧が、ゲート−ソース間の容量カップリングによって降下する、いわゆるプッシュダウン現象が起こる場合がある。
本発明は、プッシュダウン現象の影響を低減した電圧を電気光学素子に印加する技術を提供する。
本発明は、データ信号を供給するデータ線と、走査信号を供給する走査線と、画素電極と、前記画素電極への前記データ信号の供給タイミングを制御するための第1信号を供給する第1信号線と、前記データ信号を補正するタイミングを制御するための第2信号を供給する第2信号線と、共通電位を与えるための共通電位線と、前記データ信号に応じた電荷を第1電極および第2電極の間に保持する保持容量と、前記走査線に電気的に接続されたゲート、前記データ線に電気的に接続されたソース、および前記保持容量の前記第1電極に電気的に接続されたドレインを有する第1トランジスターと、前記第1信号線に電気的に接続されたゲート、前記保持容量の前記第1電極に接続されたソース、および前記画素電極に電気的に接続されたドレインを有する第2トランジスターと、前記第2信号線に電気的に接続されたゲート、前記共通電位線に電気的に接続されたソース、および前記保持容量の前記第2電極に電気的に接続されたドレインを有する第3トランジスターとを有する電気光学装置を提供する。
この電気光学装置によれば、プッシュダウン現象の影響を低減した電圧を電気光学素子に印加することができる。
好ましい態様において、前記第1トランジスターがオン状態に切り替わった後、かつ、前記第1トランジスターがオン状態から次にオフ状態に切り替わる前に、前記第3トランジスターはオン状態からオフ状態に切り替わってもよい。
この電気光学装置によれば、プッシュダウン現象による電圧変動の影響を低減することができる。
別の好ましい態様において、前記第2トランジスターがオン状態であるときに、前記第3トランジスターがオフ状態からオン状態に切り替わってもよい。
この電気光学装置によれば、第2トランジスターがオン状態に切り替わったときの電荷再配分による電圧変動の影響を低減することができる。
さらに別の好ましい態様において、第1ブロックおよび第2ブロックに区分された複数の画素がそれぞれ前記第2トランジスターを有してなり、前記第1ブロックの前記第2トランジスターがオン状態になるタイミングと、前記第2ブロックの前記第2トランジスターがオン状態になるタイミングとが異なっていてもよい。
この電気光学装置によれば、共通電位に対するノイズを低減することができる。
さらに別の好ましい態様において、1単位の前記データ信号の書き込みに際し、前記第1トランジスターがオン状態からオフ状態に切り替わる時および前記第2トランジスターがオフ状態からオン状態に切り替わる時を含む期間において、前記第3トランジスターは継続してオフ状態であってもよい。
この電気光学装置によれば、第3トランジスターの1回のオフオンで、プッシュダウン効果および電荷再配分の影響を蓄積することができる。
また、本発明は、上記いずれかの電気光学装置を有する電子機器を提供する。
この電子機器によれば、プッシュダウン現象の影響を低減した電圧を電気光学素子に印加することができる。
電気光学装置1の構成を示すブロック図である。 液晶パネル10の構成を示す図である。 液晶パネル10の動作の概要を示すタイミングチャートである。 画素回路11の構成を示す図である。 画素回路11の動作を示すタイミングチャートである。 変形例に係る画素回路11の構成を示す図である。 変形例に係る画素回路11の動作を示すタイミングチャートである。 変形例に係るプロジェクター2100を例示する図である。
図1は、一実施形態に係る電気光学装置1の構成を示すブロック図である。この例で、電気光学装置1は、外部から入力される映像信号Vidに応じた画像を表示する液晶表示装置である。電気光学装置1は、液晶パネル10と、制御回路20とを有する。
制御回路20は、液晶パネル10を制御する回路である。この例で、制御回路20は、映像信号Vidおよび同期信号Syncに基づいて、データ信号Vx、制御信号Xctr、および制御信号Yctrを出力する。データ信号Vxは、所定範囲内の階調値に変換された画像(映像)データを示す。制御信号Xctrおよび制御信号Yctrは、それぞれ、液晶パネル10においてデータ線および走査線の駆動制御に用いられる。さらに、制御回路20は、液晶パネル10に共通電位LCCOMを提供する。
図2は、液晶パネル10の構成を示す図である。液晶パネル10は、画素回路11と、走査線駆動回路12と、データ線書き込み回路13と、面順次選択回路14と、VCOM供給回路15と、m本の走査線GLと、n本のデータ線DLと、共通電位線VCOMと、m本の信号線SALLと、m本の信号線SHZとを有する。図2において、m本の走査線GLの各々は、GL1、GL2、GL3、…、GLmというように添字を用いて区別される。他の信号線についても同様である。なお、以下において、信号線とその信号線により伝達される信号とは、共通の符号を用いて説明される。
画素回路11は、m行n列のマトリクス状に配置されている。mおよびnは、ともに2以上の自然数である。画素回路11は、液晶を含む画素に、データ信号Vxが示すデータを書き込む(すなわちデータに応じた電圧を印加する)ための回路である。液晶パネル10は、素子基板と、対向基板と、液晶層とを有する(いずれも図示略)。素子基板と対向基板とは、一定の間隙を保って貼り合わせられている。素子基板のうち対向基板と対向する面には、走査線GL、データ線DL、共通電位線VCOM、信号線SALL、信号線SHZ、および画素電極が設けられている。図2において、走査線GLが延びる方向をx軸と、データ線DLが延びる方向をy軸と定義する。この例で、x軸とy軸は直交している。x軸およびy軸に直交する方向から見ると、走査線GLとデータ線DLとは、交差している。この交差に対応して画素回路11が設けられている。画素電極は矩形形状を有し、透明性を有する材料で形成されている。対向基板には、対向基板電極が設けられている。液晶層は、画素電極と対向基板電極とで挟まれている。液晶層には、画素電極と対向基板電極との電位差に応じた電圧が印加される。
図3は、液晶パネル10の動作の概要を示すタイミングチャートである。この例で、液晶パネル10は面順次駆動が可能である。データは、1行ずつ順番に保持容量に書き込まれる。書き込みを行う行は、走査信号GLにより指定される。走査信号GLがH(ハイ)レベルになっている期間を「1水平走査期間」という。各水平走査期間において、データ線書き込み回路13は、データ信号Vxから、データDk(1≦k≦n)を生成する。例えば、第1行の走査線GLが選択されているとき、データ線書き込み回路13は、第1行のデータDkを生成する。データ線書き込み回路13は、データDkに応じた信号を、データ線DLに供給する。こうして、第1行の画素の保持容量にデータが書き込まれる。m行すべての保持容量にデータが書き込まれた後で、信号SALLがL(ロー)レベルからHレベルに変化すると、保持容量から各画素の液晶にデータが一斉に書き込まれる。
第1行から第m行までの行を選択するのに要する時間を「フィールド」という。フィールドは、1単位のデータの書き込みに用いられる時間の一例である。フィールドには、+フィールド(第1フィールドの一例)と−フィールド(第2フィールドの一例)とがある。+フィールドは、対向基板電極を基準として、液晶に正極性の電圧を印加するフィールドである。−フィールドは、液晶に負極性の電圧を印加するフィールドである。この例では、保持容量へのデータの書き込みと、保持容量から液晶へのデータの書き込みとは異なるフィールドで行われる。例えば、+フィールドにおいて保持容量に書き込まれたデータ(−フィールドで表示すべきデータ)は、次の−フィールドにおいて保持容量から液晶に書き込まれる。画素回路11の詳細は後述する。
再び図2を参照する。走査線GLは、保持容量へのデータの書き込みを行う行を指定するための信号を供給するための信号線である。走査線GLは、データが書き込まれる電気光学素子を選択するための走査信号を供給する走査線の一例である。信号線SHZは、データの書き込み時に、保持容量と共通電位との短絡および開放を切り替えるための信号線である。信号線SHZは、データ信号を補正するタイミング(またはデータを補正するタイミング)を制御するための第2信号を供給する第2信号線の一例である。走査線駆動回路12は、クロック信号に基づいて、走査線を順次選択する信号を生成する。走査線の選択は、1行目、2行目、・・・、n行目の順で行われる。走査線駆動回路12は、生成した信号を走査線GLに供給する。さらに、走査線駆動回路12は、クロック信号に基づいて、保持容量と共通電位との短絡および開放を切り替えるための信号を生成する。走査線駆動回路12は、生成した信号を信号線SHZに供給する。
データ線DLは、データを伝送するためのデータ線、すなわち、データ信号Vxに応じた電圧を画素に供給するための信号線である。データ線DLは、電気光学素子に書き込まれるデータを示すデータ信号を供給するデータ線の一例である。データ線書き込み回路13は、画像データVxおよびクロック信号に基づいて、階調値のデータDkを示すデータ信号をデータ線DLに供給する。
信号線SALLは、保持容量から液晶へのデータ信号の供給を制御するための信号線である。信号線SALLは、電気光学素子へのデータ信号の供給タイミングを制御するための信号を供給する第1信号線の一例である。面順次選択回路14は、クロック信号に基づいて、データの液晶への書き込みを制御するための信号を信号線SALLに供給する。
共通電位線VCOMは、共通電位(基準電圧)を与えるための電圧線である。この例で、共通電位線VCOMは、画素領域の外で対向基板電圧線LCCOMと接続されている。VCOM供給回路15は、共通電位を共通電位線VCOMに供給する。
図4は、画素回路11の構成を示す図である。画素回路11は、電気光学素子への電圧の印加を制御する回路の一例である。画素回路11は、液晶素子LCと、トランジスター111と、トランジスター113と、トランジスター115と、保持容量Cとを有する。この例で、トランジスター111、トランジスター113、およびトランジスター115はFET(Field Effect Transistor:電界効果トランジスター)の一種であるTFT(Thin Film Transistor:薄膜トランジスター)であり、ソース、ドレイン、およびゲート端子を有する。この例で、トランジスター111、トランジスター113、およびトランジスター115はnチャネルのFETである。
トランジスター111(第1トランジスターの一例)は、走査信号GLに応じて、端子Pix(保持容量Cの第1電極)への電圧の書き込みを制御するトランジスターである。トランジスター111において、ゲートは走査線GLに接続され、ソースはデータ線DLに接続され、ドレインは端子Pixに接続されている。
トランジスター113(第2トランジスターの一例)は、書き込み信号SALLに応じて、保持容量Cに書き込まれているデータの液晶素子LCへの書き込み(転送)を制御するトランジスターである。トランジスター113において、ゲートは信号線SALLに接続され、ソースは端子Pixに接続され、ドレインは液晶素子LCに接続されている。
トランジスター115(第3トランジスターの一例)は、信号SHZに応じて、共通電位線VCOMと保持容量Cの第2電極(端子PixHZ)との短絡および開放を切り替えるトランジスターである。トランジスター115において、ゲートは信号線SHZに接続され、ソースは共通電位線VCOMに接続され、ドレインは端子PixHZに接続されている。
保持容量Cは、データ信号DLにより書き込まれたデータに応じた電荷を保持する容量である。保持容量Cにおいて、第1電極(端子Pix)はトランジスター111のドレインおよびトランジスター113のソースに接続され、第2電極(端子PixHZ)は、トランジスター115のドレインに接続されている。
液晶素子LCは、一端(端子Liq、画素電極)と他端(端子LCCOM、対向基板電極)の間に印加される電圧に応じた階調(反射率または透過率)を示す電気光学素子の一例である。この例で、端子LCCOMには、一定の電圧VCが印加される。液晶素子LCにおいて、端子Liqはトランジスター113のドレインに接続され、端子LCCOMは対向基板電圧線LCCOMに接続されている。液晶素子LCの階調は、対向基板電圧LCCOMに対する端子Pixの電圧によって変化する。
トランジスター115のゲート信号(信号SHZ)がオン状態(選択状態)の場合、保持容量Cの端子PixHZと共通電位線VCOMとが短絡して、端子PixHZの電圧は電圧VCOMと等しくなる。トランジスター115のゲート信号(信号SHZ)がオフ状態(非選択状態)の場合、保持容量Cの端子PixHZと共通電位線VCOMとが開放され、保持容量Cの端子PixHZは高インピーダンス状態(フローティング状態)になる。
図5は、画素回路11の動作を示すタイミングチャートである。画素回路11においては、液晶素子LCの劣化を低減するため、+フィールドと−フィールドとが交互に繰り返される。図5は、ある単一の画素に着目した場合のタイミングチャートを示している。対向基板電圧LCCOMおよび共通電位VCOMは常に一定である。この例で、さらに、対基板電圧LCCOMと共通電位VCOMとは等しい。
図5において、フィールドは、信号SALLがオフ状態からオン状態に切り替わってから、次に信号SALLがオフ状態からオン状態に切り替わるまでの期間と定義される。時刻t10において、信号SALLがオン状態に変化している。ここがフィールドの始期である。この例では、時刻t10から始まるフィールドは−フィールドである。なお、フィールドの始期および終期の定義はこれに限定されるものではない。
時刻t10において、走査信号GLおよび信号SHZはともにオフ状態である。すなわち、時刻t10の直前において、端子Pixおよび端子PixHZはともに高インピーダンス状態である。時刻t10において、信号SALLがオン状態に変化し、端子Pixは端子Liqと短絡される。これにより、端子Pixに保持されている電荷が端子Liqに転送される。時刻t11において、信号SHZがオフ状態からオン状態に変化し、保持容量Cの端子PixHZと共通電位線VCOMとが短絡される。時刻t12において、信号SALLがオフ状態に変化し、端子Pixは端子Liqと開放される。なお、時刻t10からt12までの動作は以上のとおり簡単な説明に留める。
時刻t13において、データ線DLには、次のフィールド(時刻t20から始まる+フィールド)で表示されるデータを示すデータ信号が供給される。次のフィールドは+フィールドであるから、このときのデータ信号は、共通電位VCOMより高い電圧を示す。+フィールド用のデータを書き込むとき、データ信号の電圧VはVCOM≦V≦VHであり、−フィールド用のデータを書き込むとき、データ信号の電圧VはVL≦V≦VCOMである。電圧VHは、+フィールド時の最大階調値に相当する電圧である。電圧VLは、−フィールド時の最大階調値に相当する電圧である。時刻t13においてトランジスター111はオフ状態であるので、この時点では端子Pixにデータは書き込まれない。
時刻t14において、走査信号GLの電圧が共通電位VCOMを超える。すなわち、時刻t14において、走査信号GLはオン状態に変化する。端子Pixはデータ線DLと短絡され、端子Pixにデータが書き込まれる。このとき端子PixHZは共通電位線VCOMと短絡されているから、保持容量Cは、書き込まれた電圧、すなわちデータ信号DLと共通電位VCOMとの差に相当する電圧を保持する。その後、時刻t15において、信号SHZがオフ状態に変化し、端子PixHZと共通電位線VCOMとは開放される。端子PixHZは高インピーダンス状態になる。時刻t16において、走査信号GLがオフ状態に変化し、端子Pixとデータ信号線DLとは開放される。このとき、トランジスター111におけるプッシュダウン現象により、端子Pixの電圧が降下する。この例では、走査信号GLがオン状態からオフ状態に変化する前に端子PixHZと共通電位線VCOMとが開放されて、端子PixHZが高インピーダンス状態になっている。したがって、時刻t16において端子Pixの電圧が降下すると、端子PixHZの電圧も一緒に降下する。すなわち、プッシュダウン現象により端子Pixの電圧が降下しても、端子Pixと端子PixHZとの間の電圧は、データが書き込まれたときの状態を維持している。時刻t20において、信号SALLがオン状態に変化し、−フィールドは終了する。
時刻t20から、次の+フィールドが開始する。時刻t20において、書き込み信号SALLがオン状態に変化し、端子Liqが端子Pixと短絡される。これにより、端子Pixに保持されている電荷が端子Liqに転送される。このとき、液晶素子LCの容量と端子Pixの容量とで電荷再配分が起こり、端子Pixの電圧が変化(この例では降下)する。この例では、時刻t20以前に端子PixHZと共通電位線VCOMとが開放されて、端子PixHZが高インピーダンス状態になっているので、時刻t20において端子Pixの電圧が変化すると、端子PixHZの電圧も一緒に変化する。すなわち、端子PixHZが高インピーダンス状態になってからの電圧変化(時刻t16および時刻t20の変化)は、端子PixHZに積算されている。その後、時刻t21において、信号SHZがオフ状態からオン状態に変化し、保持容量Cの端子PixHZと共通電位線VCOMとが短絡される。これにより、信号SHZがオフ状態になってから(時刻t15以降)の端子PixHZの電圧の変化が、保持容量Cを介して端子Pixに伝達される。この伝達により端子Pixの電圧は、データが書き込まれたときの電圧とほぼ等しい電圧まで補正される。ここで、補正の度合いは、保持容量Cの値と端子Pixの寄生容量等との関係によって決まる。この例で、端子Pixの電圧を補正するのに要する時間(端子Pixの電圧が安定するまでの時間)は、信号SALLがオン状態にある期間と比べて短い。したがって、信号SALLがオン状態にある期間において、容量Cで保持された端子Pixの電圧(データが書き込まれたときの電圧とほぼ等しい電圧)が液晶素子LCに印加される。時刻t22において、信号SALLがオフ状態に変化し、端子Pixは端子Liqと開放される。
+フィールドにおいては、引き続き、次の−フィールドで表示するための画像データの書き込みが行われる。時刻t23において、データ線DLには、次のフィールド(時刻t30から始まる−フィールド)で表示されるデータを示すデータ信号が供給される。時刻t24において、走査信号GL+がオン状態に変化し、端子Pixはデータ信号線DLと短絡される。こうして、データが端子Pixに書き込まれる。このとき、トランジスター115はオン状態である。すなわち、保持容量Cの端子PixHzの電圧は共通電位VCOMと等しい。保持容量Cは、書き込まれた電圧、すなわちデータ信号DLと共通電位VCOMとの差に相当する電圧を保持する。その後、時刻t25において、信号SHZがオフ状態に変化し、端子PixHZと共通電位線VCOMとは開放される。端子PixHZは高インピーダンス状態になる。時刻t26において、走査信号GLがオフ状態に変化し、端子Pixとデータ信号線DLとは開放される。このとき、トランジスター111におけるプッシュダウン現象により、端子Pixの電圧が降下する。しかし、この例では、走査信号GLがオン状態からオフ状態に変化する前に端子PixHZと共通電位線VCOMとが開放されて高インピーダンス状態になっており、時刻t26において端子Pixの電圧が降下すると、端子PixHZの電圧も一緒に降下する。すなわち、プッシュダウン現象により端子Pixの電圧が降下しても、端子Pixと端子PixHZとの間の電圧は、データが書き込まれたときの状態を維持している。時刻t30において、信号SALLがオン状態に変化し、+フィールドは終了する。
続く−フィールドにおける動作は、先の+フィールドと同様である。すなわち、時刻30−t36における動作は、時刻t20−t26における動作と同様である。時刻t40以降も同様である。なお、図5では単一の画素に着目したタイミングチャートを例示したが、画素回路11においては、走査線GLは、一行ずつ順番に選択される。すなわち、走査信号GLは、走査線を1本ずつ順番に選択する信号である。
画素回路11によれば、トランジスター111がオフ状態からオン状態に切り替わった後で、トランジスター115はオン状態からオフ状態に切り替わり、トランジスター111がオン状態からオフ状態に切り替わる時点において、トランジスター115はオフ状態である。すなわち、保持容量Cにデータを書き込むときには端子PixHZは基準電圧である共通電位線VCOMと短絡され、かつ、トランジスター111においてプッシュダウン現象が起こる時点において、端子PixHZは高インピーダンス状態である。プッシュダウン現象により端子Pixの電圧が変化しても、端子PixHZの電圧も一緒に変化し、保持容量Cに保持されている電荷はデータが書き込まれたときの状態をほぼ保っている。端子PixHZと共通電位線VCOMとを開放しない場合と比較すると、画素回路11は、より正確な電圧を液晶素子LCに印加することができる。このとき、電圧の補正は画素回路11により行われるから、外部において画素に書き込むデータ自体を補正しておく必要はない。
2次元動画を表示する場合、フレーム周波数として、例えば60Hzから120Hzの範囲の周波数が用いられる。3次元(3D)動画を表示する場合、左眼用および右眼用の画像をそれぞれ60Hzから120Hzで表示するため、全体としては120Hzから240Hzの範囲の周波数がフレーム周波数として用いられる。3D動画の表示方法として、線順次駆動方式が用いられた場合、特に、フレームの境界または+フィールドと−フィールドとの境界において、映像が重なって見える等、表示品質の低下が生じることがある。画素回路11は、面順次方式で動作し、線順次方式で動作する場合と比較すると表示品質が向上する。
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、2つ以上のものが組み合わせて用いられてもよい。
上述の実施形態では、トランジスター111がオフ状態からオン状態に切り替わった後、かつ、トランジスター111がオン状態から次にオフ状態に切り替わる前に、トランジスター115がオン状態からオフ状態に切り替わる例を説明した。換言すると、トランジスター111がオン状態からオフ状態に切り替わるとき、トランジスター115がオフ状態である例を説明した。この構成によれば、プッシュダウン現象による電圧変動の影響を低減することができる。しかし、トランジスター115がオフ状態に切り替わるタイミングはこれに限定されない。トランジスター111がオフ状態からオン状態に切り替わった後、かつ、トランジスター111がオン状態から次にオフ状態に切り替わる前に以外のタイミングで、トランジスター115がオフ状態に切り替わってもよい。
上述の実施形態では、トランジスター113がオン状態であるときに、トランジスター(115)がオフ状態からオン状態に切り替わる例を説明した。この構成によれば、トランジスター113がオン状態に切り替わったときの電荷再配分による電圧変動の影響を低減することができる。しかし、トランジスター115がオン状態に切り替わるタイミングはこれに限定されない。トランジスター113がオフ状態であるときに、トランジスター115がオフ状態に切り替わってもよい。
上述の実施形態では、電気光学装置1が、複数(m行n列)の画素の各々に対応する複数(m行n列)の画素回路11を有する例を説明した。複数の画素回路において、信号SALLにより、一斉に液晶LCにデータが書き込まれた。しかし、複数の画素に対して一斉に(同時に)液晶LCにデータが書き込まれなくてもよい。この場合、複数の画素回路11は、第1ブロックおよび第2ブロックを含む複数のブロックに区分される。第1ブロックの画素回路11においてトランジスター113がオン状態になるタイミングと、第2ブロックの画素回路11においてトランジスター113がオン状態になるタイミングとは異なる。ブロックは、例えば、複数行の画素により構成される。すべての画素に対して一斉にデータを書き込むと、共通電位VCOMにノイズが乗ってしまう場合がある。この変形例によれば、ノイズを低減することができる。
上述の実施形態では、1単位のデータの書き込み(すなわちあるフィールドで表示されるデータの書き込み)に際し、トランジスター111がオン状態からオフ状態に切り替わる時およびトランジスター113がオフ状態からオン状態に切り替わる時を含む期間において、トランジスター115が継続してオフ状態である例を説明した。例えば、上述の実施形態では、信号SHZは、信号GLがオフ状態に切り替わる時刻t13および信号SALLがオン状態に切り替わる時刻t14を含む期間(時刻t12から時刻t15までの期間)、継続してオン状態であった。この構成によれば、トランジスター115の1回のオフオンで、プッシュダウン効果および電荷再配分の影響を蓄積できる。しかし、トランジスター115は、上記の期間において継続してオフ状態でなくてもよい。例えば、トランジスター115は、上記の期間のいずれかの時点において、一度オン状態になった後で再びオフ状態に切り替わってもよい。
図6は、変形例に係る画素回路11の構成を示す図である。図6の画素回路11は、図4の構成に加えて、トランジスター117、トランジスター118、信号線dis、および信号線/preを有する。信号線disは、+フィールドにおいて、液晶LCに書き込まれているデータをリセットするタイミングを示す信号を供給する信号線である(第3信号線の一例)。信号線/preは、−フィールドにおいて、液晶LCに書き込まれているデータをリセットするタイミングを示す信号を供給する信号線である(第4信号線の一例)。トランジスター117のゲートは信号線disに、ソースは共通電位線信号線VCOMに、ドレインは液晶LCの端子Liqに接続されている。トランジスター118は、トランジスター117と逆の伝導型のチャネルを有する。この例では、トランジスター118は、pチャネルのトランジスターである。トランジスター118のゲートは信号線/preに、ソースは共通電位線信号線VCOMに、ドレインは液晶LCの端子Liqに接続されている。信号disがHレベルになると、トランジスター117はオン状態に切り替わり、端子Liqが共通電位線VCOMと短絡される。信号/preはLアクティブの信号である。信号disがLレベルになると、トランジスター118はオン状態に切り替わり、端子Liqが共通電位線VCOMと短絡される。
図7は、図6の画素回路11の動作を示すタイミングチャートである。各+フィールドに1回、この例では、信号SALLがオフ状態からオン状態に切り替わる直前に、信号disはHレベルに変化する。同様に、各−フィールドに1回、この例では、信号SALLがオフ状態からオン状態に切り替わる直前に、信号/preはLレベルに変化する。これにより、端子Liqと共通電位線VCOMが短絡され、液晶LCにかかる電圧はほぼゼロになる。この例では、+フィールド用および−フィールド用の各々に対し異なる伝導型のチャネルのトランジスターを用いており、トランジスターの耐圧を超えることはない。なお、信号disがオンになるタイミングは図7に例示したものに限定されない。また、変形例の画素回路11は、トランジスター117およびトランジスター118のうちいずれか一方だけを有していてもよい。例えば、画素回路11がトランジスター117のみを有している場合、信号disは、各フィールドで1回ずつHレベルになる。
図8は、別の変形例に係るプロジェクター2100を例示する図である。プロジェクター2100は、電気光学装置1を用いた電子機器の一例である。プロジェクター2100において、液晶パネル10がライトバルブとして用いられている。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源を有するランプユニット2102が設けられている。ランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離される。分離された投射光は、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124を有するリレーレンズ系2121を介して導かれる。
プロジェクター2100において、液晶パネル10を含む液晶表示装置が、R色、G色、B色のそれぞれに対応して3組設けられている。ライトバルブ100R、100Gおよび100Bの構成は、上述した液晶パネル10と同様である。R色、G色、B色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ100R、100Gおよび100Bがそれぞれ駆動される。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、ダイクロイックプリズム2112において、R色およびB色の光は90度に屈折し、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ群2114によってカラー画像が投射される。
なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射される。したがって、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。また、図8では、電気光学装置1を透過型のプロジェクターに用いた例を示したが、電気光学装置1は反射型のプロジェクターに用いられてもよい。
電気光学装置1が用いられる電子機器としては、図8に例示したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。
電気光学装置1の構成は図1で例示されたものに限定されない。図1の制御回路20は機能ごとに複数の回路に分割されてもよい。また、液晶パネル10の構成、特に画素の配置は図2で例示したものに限定されない。2次元的に配置された画素を有するものであれば、どのような構成であってもよい。さらに、電気光学素子は液晶素子に限定されない。有機EL(Electro Luminescence)素子等、液晶素子以外の電気光学素子が用いられてもよい。また、画素回路11において用いられるトランジスターは、nチャネル型のものに限定されない。pチャネル型のトランジスターが用いられてもよい。また、液晶LCへのデータの書き込みは、+フィールドおよび−フィールドに区分されていなくてもよい。すなわち、液晶LCに同じ極性の電圧が印加され続ける構成が用いられてもよい。
1…電気光学装置、10…液晶パネル、11…画素回路、12…走査線駆動回路、13…データ線書き込み回路、14…面順次選択回路、15…VCOM供給回路、20…制御回路、100…ライトバルブ、111…トランジスター、113…トランジスター、115…トランジスター、117…トランジスター、118…トランジスター、2100…プロジェクター、2102…ランプユニット、2106…ミラー、2108…ダイクロイックミラー、2112…ダイクロイックプリズム、2114…投射レンズ群、2120…スクリーン、2121…リレーレンズ系、2122…入射レンズ、2123…リレーレンズ、2124…出射レンズ、GL…走査線、DL…データ線、VCOM…共通電位線、dis…信号線、/pre…信号線、SALL…信号線、SHZ…信号線、LC…液晶素子、C…保持容量

Claims (6)

  1. データ信号を供給するデータ線と、
    走査信号を供給する走査線と、
    画素電極と、
    前記画素電極への前記データ信号の供給タイミングを制御するための第1信号を供給する第1信号線と、
    前記データ信号を補正するタイミングを制御するための第2信号を供給する第2信号線と、
    共通電位を与えるための共通電位線と、
    前記データ信号に応じた電荷を第1電極および第2電極の間に保持する保持容量と、
    前記走査線に電気的に接続されたゲート、前記データ線に電気的に接続されたソース、および前記保持容量の前記第1電極に電気的に接続されたドレインを有する第1トランジスターと、
    前記第1信号線に電気的に接続されたゲート、前記保持容量の前記第1電極に接続されたソース、および前記画素電極に電気的に接続されたドレインを有する第2トランジスターと、
    前記第2信号線に電気的に接続されたゲート、前記共通電位線に電気的に接続されたソース、および前記保持容量の前記第2電極に電気的に接続されたドレインを有する第3トランジスターと
    を有する電気光学装置。
  2. 前記第1トランジスターがオン状態に切り替わった後、かつ、前記第1トランジスターがオン状態から次にオフ状態に切り替わる前に、前記第3トランジスターはオン状態からオフ状態に切り替わる
    ことを特徴とする請求項1に記載の電気光学装置。
  3. 前記第2トランジスターがオン状態であるときに、前記第3トランジスターがオフ状態からオン状態に切り替わる
    ことを特徴とする請求項2に記載の電気光学装置。
  4. 第1ブロックおよび第2ブロックに区分された複数の画素がそれぞれ前記第2トランジスターを有してなり、
    前記第1ブロックの前記第2トランジスターがオン状態になるタイミングと、前記第2ブロックの前記第2トランジスターがオン状態になるタイミングとが異なっている
    ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
  5. 1単位の前記データ信号の書き込みに際し、前記第1トランジスターがオン状態からオフ状態に切り替わる時および前記第2トランジスターがオフ状態からオン状態に切り替わる時を含む期間において、前記第3トランジスターは継続してオフ状態である
    ことを特徴とする請求項2に記載の電気光学装置。
  6. 請求項1から5のいずれか一項に記載の電気光学装置を有する電子機器。
JP2010199187A 2010-09-06 2010-09-06 電気光学装置および電子機器 Withdrawn JP2012058335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010199187A JP2012058335A (ja) 2010-09-06 2010-09-06 電気光学装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010199187A JP2012058335A (ja) 2010-09-06 2010-09-06 電気光学装置および電子機器

Publications (1)

Publication Number Publication Date
JP2012058335A true JP2012058335A (ja) 2012-03-22

Family

ID=46055537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010199187A Withdrawn JP2012058335A (ja) 2010-09-06 2010-09-06 電気光学装置および電子機器

Country Status (1)

Country Link
JP (1) JP2012058335A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632440A (zh) * 2016-01-12 2016-06-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
WO2019053549A1 (en) * 2017-09-15 2019-03-21 Semiconductor Energy Laboratory Co., Ltd. DISPLAY DEVICE AND ELECTRONIC DEVICE
CN109917595A (zh) * 2017-12-12 2019-06-21 京东方科技集团股份有限公司 像素结构及其驱动方法、显示面板、显示装置
JP2019211658A (ja) * 2018-06-06 2019-12-12 株式会社半導体エネルギー研究所 表示装置および電子機器
US11100855B2 (en) 2017-12-22 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632440A (zh) * 2016-01-12 2016-06-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN105632440B (zh) * 2016-01-12 2018-10-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
US10223990B2 (en) 2016-01-12 2019-03-05 Boe Technology Group Co., Ltd. Pixel circuit, method for driving the same and display panel capable of storing data voltage
WO2019053549A1 (en) * 2017-09-15 2019-03-21 Semiconductor Energy Laboratory Co., Ltd. DISPLAY DEVICE AND ELECTRONIC DEVICE
JP7430980B2 (ja) 2017-09-15 2024-02-14 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2019185000A (ja) * 2017-09-15 2019-10-24 株式会社半導体エネルギー研究所 表示装置および電子機器
US11694648B2 (en) 2017-09-15 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Display device with switches connecting signal lines and gate lines
CN111052213A (zh) * 2017-09-15 2020-04-21 株式会社半导体能源研究所 显示装置及电子设备
US11302278B2 (en) 2017-09-15 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel and electronic device
US10921659B2 (en) 2017-12-12 2021-02-16 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Pixel structure, drive method thereof, display panel, and display device
CN109917595B (zh) * 2017-12-12 2021-01-22 京东方科技集团股份有限公司 像素结构及其驱动方法、显示面板、显示装置
CN109917595A (zh) * 2017-12-12 2019-06-21 京东方科技集团股份有限公司 像素结构及其驱动方法、显示面板、显示装置
US11100855B2 (en) 2017-12-22 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP7176864B2 (ja) 2018-06-06 2022-11-22 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2019211658A (ja) * 2018-06-06 2019-12-12 株式会社半導体エネルギー研究所 表示装置および電子機器

Similar Documents

Publication Publication Date Title
JP6488651B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
US9583062B2 (en) Electro-optical device and electronic apparatus
US9607563B2 (en) Liquid crystal display device, method for driving liquid crystal display device, and electronic apparatus
US20160335971A1 (en) Array substrate, liquid crystal display panel and method for driving the same
US20160118002A1 (en) Electro-optic apparatus, control method for electro-optic apparatus, and electronic device
JP5924478B2 (ja) 画像処理装置、プロジェクターおよび画像処理方法
JP2012058335A (ja) 電気光学装置および電子機器
JP2014063013A (ja) 電気光学装置、その駆動方法及び電子機器
JP2012053257A (ja) 電気光学装置および電子機器
JP2008216425A (ja) 電気光学装置、駆動方法および電子機器
KR20110076086A (ko) 실리콘 액정 디스플레이
JP4179289B2 (ja) 電気光学装置、その駆動方法及び電子機器
JP2007017564A (ja) 電気光学装置、駆動方法および電子機器
JP2008040125A (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP6357789B2 (ja) 電気光学装置および電気光学装置の駆動方法
JP4590879B2 (ja) 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器
JP4617680B2 (ja) 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器
JP2007121934A (ja) 液晶表示装置及びその駆動方法
JP2006276119A (ja) データ信号供給回路、供給方法、電気光学装置および電子機器
JP6255836B2 (ja) 駆動装置、駆動方法、表示装置および電子機器
JP2006195387A (ja) 電気光学装置および電子機器
JP2013156645A (ja) 電気光学装置、電気光学装置の制御装置および電子機器
JP2015197579A (ja) 電気光学装置、電子機器、及び電子光学装置の駆動方法
JP2013064919A (ja) 電気光学装置および電子機器
JP2014122951A (ja) 電気光学装置の駆動方法、駆動装置、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130902

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131218