実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
(実施の形態1)
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
本発明の一態様は、画像データに補正データを付加するための機能を有する表示装置である。各画素には記憶ノードが設けられ、当該記憶ノードに所望の補正データが保持される。当該補正データは外部機器にて生成され、各画素に書き込まれる。
当該補正データは容量結合によって画像データに付加され、表示素子に供給される。したがって、表示素子では補正された画像を表示することができる。当該補正によって、画像のアップコンバートなどを行うことができる。または、画像の輝度補正などを行うことができる。
また、本発明の一態様において、表示素子に供給することができるデータ電位は、補正データの電位または画像データの電位より大きい電位である。すなわち、データ電位を出力するロードライバの出力よりも大きい電位を表示素子に供給することができる。
したがって、ロードライバとして汎用のドライバICを用いても高い電圧を生成することができる。例えば、階調制御に高い電圧を必要とする液晶素子などを駆動することができる。または、一般的な液晶素子を駆動するためにロードライバから供給する電圧を約1/2とすることができるため、表示装置を低消費電力化することができる。
図1は、本発明の一態様の表示装置に用いることができる画素11aを説明する図である。画素11aは、トランジスタ101と、トランジスタ102と、トランジスタ103と、容量素子104と、容量素子105と、液晶素子106を有する。
トランジスタ101のソースまたはドレインの一方は、容量素子104の一方の電極と電気的に接続される。容量素子104の他方の電極は、トランジスタ102のソースまたはドレインの一方と電気的に接続される。トランジスタ102のソースまたはドレインの一方は、トランジスタ103のソースまたはドレインの一方と電気的に接続される。トランジスタ103のソースまたはドレインの他方は、容量素子105の一方の電極と電気的に接続される。容量素子105の一方の電極は、液晶素子106の一方の電極と電気的に接続される。
ここで、容量素子104の他方の電極、トランジスタ102のソースまたはドレインの一方、およびトランジスタ103のソースまたはドレインの一方が接続される配線をノードNMとする。また、トランジスタ103のソースまたはドレインの一方、容量素子105の一方の電極、および液晶素子106の一方の電極が接続される配線をノードNAとする。
トランジスタ101のゲートは、配線122と電気的に接続される。トランジスタ102のゲートは、配線121と電気的に接続される。トランジスタ103のゲートは、配線126に電気的に接続される。トランジスタ101のソースまたはドレインの他方は、配線125と電気的に接続される。トランジスタ102のソースまたはドレインの他方は、配線124と電気的に接続される。
容量素子105の他方の電極は、共通配線132と電気的に接続される。液晶素子106の他方の電極は、共通配線133と電気的に接続される。なお、共通配線132、133には任意の電位を供給することができ、それらは電気的に接続されていてもよい。
配線121、122、126は、トランジスタの動作を制御するための信号線としての機能を有することができる。配線125は、画像データを供給する信号線としての機能を有することができる。配線124は、ノードNMにデータを書き込むための信号線としての機能を有することができる。
ノードNMは記憶ノードであり、トランジスタ102を導通とし、トランジスタ103を非導通とすることで、配線124に供給されたデータをノードNMに書き込むことができる。トランジスタ102およびトランジスタ103に極めてオフ電流の低いトランジスタを用いることで、ノードNMの電位を長時間保持することができる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ(以下、OSトランジスタ)を用いることができる。
なお、画素が有するその他のトランジスタにOSトランジスタを適用してもよい。また、画素が有するトランジスタにSiをチャネル形成領域に有するトランジスタ(以下、Siトランジスタ)を適用してもよい。または、OSトランジスタと、Siトランジスタとの両方を用いてもよい。なお、上記Siトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン(代表的には、低温ポリシリコン)を有するトランジスタ、単結晶シリコンを有するトランジスタなどが挙げられる。
表示素子に反射型の液晶素子を用いる場合はシリコン基板を用いることができ、SiトランジスタとOSトランジスタとが重なる領域を有するように形成することができる。したがって、トランジスタ数が比較的多くても画素密度を向上させることができる。
OSトランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するCAAC-OSまたはCAC-OSなどを用いることができる。CAAC-OSは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、CAC-OSは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
OSトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、OSトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどSiトランジスタとは異なる特徴を有し、高耐圧で信頼性の高い回路を形成することができる。また、Siトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもOSトランジスタでは生じにくい。
OSトランジスタが有する半導体層は、例えばインジウム、亜鉛およびM(アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属)を含むIn-M-Zn系酸化物で表記される膜とすることができる。
半導体層を構成する酸化物半導体がIn-M-Zn系酸化物の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が1×1017/cm3以下、好ましくは1×1015/cm3以下、さらに好ましくは1×1013/cm3以下、より好ましくは1×1011/cm3以下、さらに好ましくは1×1010/cm3未満であり、1×10-9/cm3以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/cm3以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度(二次イオン質量分析法により得られる濃度)を、1×1018atoms/cm3以下、好ましくは2×1016atoms/cm3以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度(二次イオン質量分析法により得られる濃度)は、5×1018atoms/cm3以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、c軸に配向した結晶を有するCAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor、または、C-Axis Aligned and A-B-plane Anchored Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるCAC(Cloud-Aligned Composite)-OSの構成について説明する。
CAC-OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、In-Ga-Zn酸化物におけるCAC-OS(CAC-OSの中でもIn-Ga-Zn酸化物を、特にCAC-IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2OZ2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4OZ4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2OZ2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。
つまり、CAC-OSは、GaOX3が主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO3(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1-x0)O3(ZnO)m0(-1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa-b面においては配向せずに連結した結晶構造である。
一方、CAC-OSは、酸化物半導体の材料構成に関する。CAC-OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、CAC-OSにおいて、結晶構造は副次的な要素である。
なお、CAC-OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC-OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
CAC-OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、CAC-OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。
CAC-OSは、X線回折(XRD:X-ray diffraction)測定法のひとつであるOut-of-plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折から、測定領域のa-b面方向、およびc軸方向の配向は見られないことが分かる。
また、CAC-OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、CAC-OSの結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nano-crystal)構造を有することがわかる。
また、例えば、In-Ga-Zn酸化物におけるCAC-OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X-ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
CAC-OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC-OSは、GaOX3などが主成分である領域と、InX2ZnY2OZ2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2OZ2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2OZ2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、InX2ZnY2OZ2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3などが主成分である領域は、InX2ZnY2OZ2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
したがって、CAC-OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2OZ2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。
また、CAC-OSを用いた半導体素子は、信頼性が高い。したがって、CAC-OSは、様々な半導体装置の構成材料として適している。
画素11aにおいて、ノードNMに書き込まれたデータは、配線125から供給される画像データと容量結合され、ノードNAに出力することができる。なお、トランジスタ101は、画素を選択し、画像データを供給する機能を有することができる。トランジスタ103は、液晶素子106の動作を制御するスイッチとしての機能を有することができる。
配線124からノードNMに書き込まれたデータが液晶素子106を動作させるしきい値より大きい場合、画像データが書き込まれる前に液晶素子106が動作してしまうことがある。したがって、トランジスタ103を設け、ノードNMの電位が確定したのちにトランジスタ103を導通させ、液晶素子106を動作させることが好ましい。
すなわち、ノードNMに所望の補正データを格納しておけば、供給した画像データに当該補正データを付加することができる。なお、補正データは伝送経路上の要素によって減衰することがあるため、当該減衰を考慮して生成することが好ましい。
図2(A)、(B)に示すタイミングチャートを用いて、画素11aの動作の詳細を説明する。なお、配線124に供給される補正データ(Vp)には正負の任意のデータを用いることができるが、ここでは正のデータが供給される場合を説明する。また、以下の説明においては、高電位を“H”、低電位を“L”で表す。
なお、ここでは電位の分配、結合または損失において、回路の構成や動作タイミングなどに起因する詳細な変化は勘案しない。また、容量結合による電位の変化は供給側と被供給側の容量比に依存するが、説明を明瞭にするため、ノードNMおよびノードNAの容量値は十分に小さい値に仮定する。
まず、図2(A)を用いて補正データ(Vp)をノードNMに書き込む動作を説明する。なお、アップコンバートなどの画像データの補正を目的とする場合は、当該動作をフレーム毎に行うことが好ましい。
時刻T1に配線121の電位を“H”、配線122の電位を“L”、配線125の電位を“L”、配線126の電位を“H”とすると、トランジスタ102およびトランジスタ103が導通し、ノードNAの電位は配線124の電位となる。このとき、配線124の電位をリセット電位(例えば0Vなどの基準電位)とすることで、液晶素子106の動作をリセットすることができる。
なお、時刻T1より前は、前フレームにおける液晶素子106の表示動作が行われている状態である。
時刻T2に配線121の電位を“L”、配線122の電位を“H”、配線125の電位を“L”、配線126の電位を“L”とすると、トランジスタ101が導通し、容量素子104の他方の電極の電位は“L”となる。当該動作は、後の容量結合動作を行うためのリセット動作である。
時刻T3に配線121の電位を“H”、配線122の電位を“H”、配線125の電位を“L”、配線126の電位を“L”とすると、トランジスタ102が導通し、配線124の電位(補正データ(Vp))がノードNMに書き込まれる。なお、配線124の電位は、時刻T2以降T3以前に所望の値(補正データ(Vp))に定まっていることが好ましい。
時刻T4に配線121の電位を“L”、配線122の電位を“H”、配線125の電位を“L”、配線126の電位を“L”とすると、トランジスタ102が非導通となり、ノードNMに補正データ(Vp)が保持される。
時刻T5に配線121の電位を“L”、配線122の電位を“L”、配線125の電位を“L”、配線126の電位を“L”とすると、トランジスタ101が非導通となり、補正データ(Vp)の書き込み動作が終了する。
次に、図2(B)を用いて画像データ(Vs)の補正動作と、液晶素子106の表示動作を説明する。
時刻T11に配線121の電位を“L”、配線122の電位を“L”、配線124の電位を“L”、配線126の電位を“H”とすると、トランジスタ103が導通し、ノードNAにノードNMの電位が分配される。なお、ノードNMに保持する補正データ(Vp)は、ノードNAへの分配を考慮して設定することが好ましい。
時刻T12に配線121の電位を“L”、配線122の電位を“H”、配線124の電位を“L”、配線126の電位を“H”とすると、トランジスタ101が導通し、容量素子104の容量結合によりノードNAの電位に配線125の電位が付加される。すなわち、ノードNAは、画像データ(Vs)に補正データ(Vp)が分配された電位が付加された電位(Vs+Vp)’となる。なお、電位(Vs+Vp)’には、配線間容量の容量結合による電位の変動なども含まれる。
時刻T13に配線121の電位を“L”、配線122の電位を“L”、配線124の電位を“L”、配線126の電位を“L”とすると、トランジスタ101が非導通となり、ノードNAに電位(Vs+Vp)’が保持される。そして、当該電位に応じて液晶素子106で表示動作が行われる。
以上が画像データ(Vs)の補正動作と、液晶素子106の表示動作の説明である。なお、先に説明した補正データ(Vp)の書き込み動作と、画像データ(Vs)の入力動作は連続して行ってもよいが、全ての画素に補正データ(Vp)を書き込んだのちに画像データ(Vs)の入力動作を行ってもよい。詳細は後述するが、本発明の一態様では複数の画素に同じ画像データを同時に供給することができるため、先に全ての画素に補正データ(Vp)を書き込むことで動作速度を向上させることができる。
なお、画像補正等の動作を行わない場合は、画像データを配線124に供給し、トランジスタ102、111の導通、非導通を制御することで液晶素子106による表示動作を行ってもよい。このとき、トランジスタ101は常時非導通とすればよい。
また、本発明の一態様の画素は、図3(A)に示す画素11bの構成とすることもできる。画素11bは、画素11aからトランジスタ103および配線126を省いた構成である。
画素11aにおけるトランジスタ103は、補正データ(Vp)の供給によって液晶素子106を不用意に動作させないためのスイッチであるが、液晶素子106が動作しても視認を防止することができれば、トランジスタ103を省くことができる。例えば、補正データ(Vp)の供給時にバックライトを消灯するなどの動作を併用すればよい。または、動作速度が遅い液晶素子を用いるときにも有効である。
また、図3(B)に示す画素11b’のように、容量素子105を省いた構成としてもよい。前述したように、ノードNMと接続するトランジスタにOSトランジスタを用いることができる。OSトランジスタはリーク電流が極めて小さいため、保持容量として機能する容量素子105を省いても画像データを比較的長時間保持することができる。
また、当該構成は、フィールドシーケンシャル駆動など、フレーム周波数が高く、画像データの保持期間が比較的短い場合にも有効である。容量素子105を省くことで開口率を向上させることができる。または、画素の透過率を向上させることができる。なお、容量素子105を省いた構成は、本明細書に示すその他の画素回路の構成に適用してもよい。
図3(A)、(B)に示す画素回路の画像データ(Vs)の補正動作と、液晶素子106の表示動作を図3(C)、(D)を用いて説明する。
時刻T1に配線121の電位を“H”、配線122の電位を“L”、配線124の電位を“L”、配線125の電位を“L”とすると、トランジスタ102が導通し、ノードNAの電位は配線124の電位となる。このとき、配線124の電位をリセット電位(例えば“L”)とすることで、液晶素子106の動作をリセットすることができる。
なお、時刻T1より前は、前フレームにおける液晶素子106の表示動作が行われている状態である。
時刻T2に配線121の電位を“L”、配線122の電位を“H”、配線124の電位を“Vp”、配線125の電位を“L”とすると、トランジスタ101が導通し、容量素子104の他方の電極の電位は“L”となる。当該動作は、後の容量結合動作を行うためのリセット動作である。
時刻T3に配線121の電位を“H”、配線122の電位を“H”、配線124の電位を“Vp”、配線125の電位を“L”とすると、ノードNAに配線124の電位(補正データ(Vp))が書き込まれる。
時刻T4に配線121の電位を“L”、配線122の電位を“H”、配線124の電位を“Vp”、配線125の電位を“L”とすると、トランジスタ102が非導通となり、ノードNAに補正データ(Vp)が保持される。
時刻T5に配線121の電位を“L”、配線122の電位を“L”、配線125の電位を“L”、配線126の電位を“L”とすると、トランジスタ101が非導通となり、補正データ(Vp)の書き込み動作が終了する。
次に、画像データ(Vs)の補正動作と、液晶素子106の表示動作を説明する。なお、配線125には、適切なタイミングで所望の電位が供給されていることとする。
時刻T11に配線121の電位を“L”、配線122の電位を“H”、配線124の電位を“L”とすると、トランジスタ101が導通し、容量素子104の容量結合によりノードNAの電位に配線125の電位が付加される。すなわち、ノードNAは、画像データ(Vs)に補正データ(Vp)が付加された電位(Vs+Vp)’となる。なお、電位(Vs+Vp)’には、配線間容量の容量結合による電位の変動なども含まれる。
時刻T12に配線121の電位を“L”、配線122の電位を“L”、配線124の電位を“L”とすると、トランジスタ101が非導通となり、ノードNMに電位(Vs+Vp)’が保持される。そして、当該電位に応じて液晶素子106で表示動作が行われる。
また、本発明の一態様の画素は、図4(A)に示す画素11cの構成とすることもできる。画素11cは、画素11aにトランジスタ107および配線130を付加した構成である。
画素11cでは配線130にリセット電位を供給し、トランジスタ107を導通させることにより液晶素子106のリセット動作を行うことができる。当該構成とすることで、ノードNMとノードNAの電位の書き換え動作を独立に制御することができ、液晶素子106による表示動作期間を長くすることができる。
また、画像補正等の動作を行わない場合は、配線130から画像データを供給し、トランジスタ107の導通、非導通を制御することで液晶素子106による表示動作を行ってもよい。このとき、トランジスタ103を常時非導通としておけばよい。
また、本発明の一態様の画素は、図4(B)に示す画素11dの構成とすることもできる。画素11dは、それぞれのトランジスタにバックゲートを設けた構成を有する。当該バックゲートはフロントゲートと電気的に接続されており、オン電流を高める効果を有する。また、バックゲートにフロントゲートと異なる定電位を供給できる構成としてもよい。当該構成とすることで、トランジスタのしきい値電圧を制御することができる。なお、図4(B)においては、全てのトランジスタにバックゲートを設けた構成を図示しているが、バックゲートが設けられないトランジスタを有していてもよい。また、トランジスタがバックゲートを有する構成は、本実施の形態における他の画素回路にも有効である。
また、本発明の一態様の表示装置に用いられる液晶素子106は、焼き付き防止のためにフレーム毎に極性を反転する交流駆動を行うことが好ましい。例えば、連続するフレームで同一の画像を表示する場合、表1または表2に示すような動作を行えばよい。なお、表中に示すa、bは特定の電位を表しており、ノードNAにおける電位の損失分は省略している。
表1は、第Nフレームで正極性のデータを用いた動作を行う場合の例である。第N+1フレームでは、モードA、BまたはCで示す負極性のデータを用いた動作を行い、第NフレームとノードNAの電位の絶対値が同等になるように補正データ(Vp)および/または画像データ(Vs)を調整して供給すればよい。表2は、第Nフレームで負極性のデータを用いた動作を行う場合の例であり、第N+1フレームでは、第NフレームとノードNAの電位の絶対値が同等になるように動作させればよい。なお、当該動作において、コモン電位は変化させず一定とする。
なお、モードBで動作させる場合は、画像データ(Vs)を調整するため、静止画などではフレーム間で補正データ(Vp)の書き換えを行わすに表示させることができる。
図5(A)乃至(C)は、画素11a、画素11bまたは画素11cを適用することができる表示装置のブロック図である。以下に各表示装置について説明する。なお、図面間で重複する要素の説明は省略する。
図5(A)は、画素11がマトリクス状の設けられた画素アレイと、ロードライバ12と、カラムドライバ13と、回路14と、回路15を有する表示装置の例である。ロードライバ12には、配線121、122、126などが電気的に接続される。カラムドライバ13には、配線124、125などが電気的に接続される。画素11としては、画素11aまたは画素11bを適用することができる。
ロードライバ12およびカラムドライバ13には、例えばシフトレジスタ回路を用いることができる。回路14は、補正データを生成する機能を有する。なお、回路14は、補正データを生成するための外部機器ということもできる。また、回路15は、液晶素子106の動作をリセットするためのリセット電位Srをカラムドライバ13に供給することができる。
回路14には、画像データS1が入力され、画像データS1および生成された補正データWがカラムドライバ13に出力される。なお、画像データS1は、回路14を介さずにカラムドライバ13に入力されてもよい。
また、回路14は、ニューラルネットワークを有していてもよい。例えば、膨大な画像を教師データとして学習したディープニューラルネットワークを用いることで、精度の高い補正データWを生成することができる。
また、図5(B)は、画素11cがマトリクス状の設けられた画素アレイと、ロードライバ12と、カラムドライバ13と、回路14と、回路15を有する表示装置の例である。回路15は、リセット電位Srを配線130に供給することができる。
また、図5(C)は、画素11cがマトリクス状の設けられた画素アレイと、ロードライバ12と、カラムドライバ13と、カラムドライバ17と、回路14と、回路15を有する表示装置の例である。カラムドライバ17には、配線130が電気的に接続される。
カラムドライバ17には、例えばシフトレジスタ回路を用いることができる。回路15は、リセット電位Srをカラムドライバ17に供給することができる。また、画像補正等の動作を行わない場合は、画像データSxをカラムドライバ17に供給して、液晶素子106の表示動作を行うことができる。
なお、図5(A)乃至(C)では、回路14および回路15を有する構成を例示したが、一つの回路で両者の機能を有する構成であってもよい。
本発明の一態様の表示装置は、画素において画像補正が可能な構成である。したがって、画素に供給する画像データは解像度の低い画像データであり、複数の画素に同じ画像データを供給することになる。水平垂直方向の4画素に同じ画像データを供給する場合、各画素に接続される信号線のそれぞれに同じ画像データを供給してもよいが、同じ画像データを供給する信号線同士を電気的に接続することで、画像データの書き込み動作を高速化することができる。
図6は、カラー表示が行える表示装置の画素アレイの一部を示す図であり、同じ画像データを供給する信号線同士がスイッチを介して電気的に接続することができる構成を表している。一般的にカラー表示が行える表示装置の画素は、R(赤)、G(緑)B(青)のそれぞれの色を発する副画素の組み合わせを有する。図6では、水平方向に並ぶR、G、Bの3つの副画素が一つの画素を構成することになり、水平垂直方向の4画素を表している。
ここで、水平垂直方向の4画素には同じ画像データが入力される。図6においては、副画素R1乃至R4に同じ画像データが入力されることになる。例えば、副画素R1乃至R4のそれぞれに接続され、信号線として機能する配線125[1]、125[4]に同じ画像データを供給し、走査線として機能する配線122[1]、122[2]に順次データを入力することで4つの副画素に同じ画像データを入力することができる。ただし、当該方法は、効率的とはいえない。
本発明の一態様では、信号線間に設けられたスイッチによって二つの信号線を導通させること、および走査線間に設けられたスイッチによって二つの走査線を導通させることにより4副画素の同時書き込みを可能にする。
図6に示すように、配線125[1]と125[4]との間に設けられたスイッチ141を導通させることで、配線125[1]または125[4]の一方に供給された画像データを副画素R1および副画素R2に同時に書き込むことができる。このとき、配線122[1]と配線122[2]との間に設けられたスイッチ144を導通させておくことで、副画素R3および副画素R4も同時に書き込むことができる。すなわち、4副画素の同時書き込みが可能となる。
同様に配線125[2]と125[5]との間に設けられたスイッチ142、および配線125[3]と125[6]との間に設けられたスイッチ143を必要に応じて導通させることで、他の画素においても4副画素の同時書き込みが可能となる。スイッチ141乃至144としては、例えば、トランジスタを用いることができる。
4副画素の同時書き込みが行えることで、書き込み時間を短縮することができ、フレーム周波数を高めることもできる。
次に、図1に示す画素11aおよび図3に示す画素11bのシミュレーション結果を説明する。共通のパラメータは以下の通りであり、トランジスタサイズは全てL/W=4μm/4μm、容量素子104の容量値100fF、容量素子105の容量値50fF、液晶素子106の容量値20fF、共通配線132、133の電位はともに0Vとした。なお、回路シミュレーションソフトウェアにはSPICEを用いた。
図7(A)乃至(C)は、画素11aのシミュレーションの動作パラメータを説明する図である。縦軸は各配線の電位、横軸は図2のタイミングチャートに準じた時刻を表している。
図7(A)は、トランジスタのゲートに接続される配線の電位を示す図であり、時刻T2乃至T5は、補正データ(Vp)の書き込み動作に相当する。時刻T11乃至T13は、補正データ(Vp)に画像データ(Vs)を付加する動作に相当する。
図7(B)は、補正データ(Vp)を供給する配線124の電位を示す図であり、ここでは、Vp=8Vとする。なお、配線124に供給される補正データ(Vp)は、T2乃至T5の間に行われていればよい。
図7(C)は、画像データ(Vs)を供給する配線125の電位を示す図であり、ここでは、1V乃至8Vまで1V毎に変化させた条件を用いる。なお、補正データ(Vp)の書き込み時に配線125には電位“L”として1Vが供給される。
図7(D)は、上記動作パラメータを適用したときのノードNAの電位の変化を示すシミュレーション結果である。時刻13以降に示される電位がノードNAに印加される電位であり、画像データ(Vs)よりも高い電位となっていることがわかる。ただし、前述したように補正データ(Vp)がノードNMからノードNAに分配されるときの電位低下や、容量結合時の容量比の影響、配線間容量の影響などを受けるため、ノードNAの電位が所望の電位とならない場合がある。
図8(A)は、上述したパラメータにおける画像データ(Vs)とノードNAの電位との関係を示す図である。丸印(○)は、補正データ(Vp)として8Vを入力したときのシミュレーション結果である。なお、Vref(書き込み時の配線125の電位)は1Vであり、Vp-Vref=7Vである。白丸で示すデータは、三角印(△)は、ノードNAに直接補正データ(Vp)が書き込まれた場合のシミュレーション結果である。このように、両者にはやや大きい乖離があり、設計や動作条件に制限がある場合は補正が十分にできない場合がある。
図8(B)は、図8(A)の結果を顧み、予め補正データ(Vp)に損失分の電位を上乗せすることで上記乖離を抑えることができるか否かを検証したシミュレーション結果である。上述したパラメータにおいては、+5.6V分の電位を補正データ(Vp)に上乗せすることで、ノードNAの電位を所望の値とすることができる。
図8(C)は、同様の目的で、容量素子104の容量値を100fFから300fFに変更した場合のシミュレーション結果である。画像データ(Vs)の電位が低いときにやや乖離があるが、ノードNAの電位をほぼ所望の値とすることができる。
すなわち、補正データ(Vp)または容量素子104の容量値を適切な値とすることで、ノードNAの電位を所望の値とすることができることがわかる。
図9(A)乃至(C)は、画素11bのシミュレーションの動作パラメータを説明する図である。縦軸は各配線の電位、横軸は図3(B)のタイミングチャートに準じた時刻を表している。画素11bではトランジスタ103が省かれているため、図9(A)に配線126のデータが示されていない。図9(B)、(C)は、図8(B)、(C)と同一である。
図9(D)は、上記動作パラメータを適用したときのノードNAの電位の変化を示すシミュレーション結果である。また、図10は、上述したパラメータにおける画像データ(Vs)とノードNAの電位との関係を示す図である。画素11bでは、少なくとも補正データ(Vp)の分配による電位低下する影響を受けないため、前述した補正データ(Vp)の上乗せは不要である。また、容量素子104の容量値を小さくすることができるため、設計の自由度を向上させることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態では、液晶素子を用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態1で説明した補正に関する動作および機能の説明は省略する。
図11(A)乃至(C)は、本発明の一態様を用いることのできる表示装置の構成を示す図である。
図11(A)において、第1の基板4001上に設けられた表示部215を囲むようにして、シール材4005が設けられ、表示部215がシール材4005および第2の基板4006によって封止されている。
表示部215には、実施の形態1に示した画素を有する画素アレイが設けられる。
図11(A)では、走査線駆動回路221a、信号線駆動回路231a、信号線駆動回路232a、および共通線駆動回路241aは、それぞれがプリント基板4041上に設けられた集積回路4042を複数有する。集積回路4042は、単結晶半導体または多結晶半導体で形成されている。信号線駆動回路231aおよび信号線駆動回路232aは、実施の形態1に示したカラムドライバの機能を有する。走査線駆動回路221aは、実施の形態に示したロードライバの機能を有する。共通線駆動回路241aは、実施の形態1に示した共通配線132、133などに規定の電位を供給する機能を有する。
走査線駆動回路221a、共通線駆動回路241a、信号線駆動回路231a、および信号線駆動回路232aに与えられる各種信号および電位は、FPC(FPC:Flexible printed circuit)4018を介して供給される。
走査線駆動回路221aおよび共通線駆動回路241aが有する集積回路4042は、表示部215に選択信号を供給する機能を有する。信号線駆動回路231aおよび信号線駆動回路232aが有する集積回路4042は、表示部215に画像データを供給する機能を有する。集積回路4042は、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に実装されている。
なお、集積回路4042の接続方法は、特に限定されるものではなく、ワイヤボンディング法、COG(Chip On Glass)法、TCP(Tape Carrier Package)法、COF(Chip On Film)法などを用いることができる。
図11(B)は、信号線駆動回路231aおよび信号線駆動回路232aに含まれる集積回路4042をCOG法により実装する例を示している。また、駆動回路の一部または全体を表示部215と同じ基板上に一体形成して、システムオンパネルを形成することができる。
図11(B)では、走査線駆動回路221aおよび共通線駆動回路241aを、表示部215と同じ基板上に形成する例を示している。駆動回路を表示部215内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
また、図11(B)では、第1の基板4001上に設けられた表示部215と、走査線駆動回路221aおよび共通線駆動回路241aと、を囲むようにして、シール材4005が設けられている。また表示部215、走査線駆動回路221a、および共通線駆動回路241aの上に第2の基板4006が設けられている。よって、表示部215、走査線駆動回路221a、および共通線駆動回路241aは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。
また、図11(B)では、信号線駆動回路231aおよび信号線駆動回路232aを別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部を別途形成して実装しても良い。また、図11(C)に示すように、信号線駆動回路231aおよび信号線駆動回路232aを表示部215と同じ基板上に形成してもよい。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む場合がある。
また第1の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有している。
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造であってもよく、2種類以上の構造が組み合わせて用いられていてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造であってもよく、2種類以上の構造が組み合わせて用いられていてもよい。
また、第2の基板4006上には入力装置4200を設けることができる。図11(A)、(B)に示す表示装置に入力装置4200を設けた構成はタッチパネルとして機能させることができる。
本発明の一態様のタッチパネルが有する検知素子(センサ素子ともいう)に限定は無い。指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを、検知素子として適用することができる。
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。
本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせる構成、表示素子を支持する基板および対向基板の一方または双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。
図12(A)、(B)に、タッチパネルの一例を示す。図12(A)は、タッチパネル4210の斜視図である。図12(B)は、入力装置4200の斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。
タッチパネル4210は、別々に作製された表示装置と検知素子とを貼り合わせた構成である。
タッチパネル4210は、入力装置4200と、表示装置とを有し、これらが重ねて設けられている。
入力装置4200は、基板4263、電極4227、電極4228、複数の配線4237、複数の配線4238および複数の配線4239を有する。例えば、電極4227は配線4237または配線4239と電気的に接続することができる。また、電極4228は配線4239と電気的に接続することができる。FPC4272bは、複数の配線4237および複数の配線4238の各々と電気的に接続する。FPC4272bにはIC4273bを設けることができる。
または、表示装置の第1の基板4001と第2の基板4006との間にタッチセンサを設けてもよい。第1の基板4001と第2の基板4006との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
図13は、図11(B)中でN1-N2の鎖線で示した部位の断面図である。図13に示す表示装置は電極4015を有しており、電極4015はFPC4018が有する端子と異方性導電層4019を介して、電気的に接続されている。また、図13では、電極4015は、絶縁層4112、絶縁層4111、および絶縁層4110に形成された開口において配線4014と電気的に接続されている。
電極4015は、第1の電極層4030と同じ導電層から形成され、配線4014は、トランジスタ4010、およびトランジスタ4011のソース電極およびドレイン電極と同じ導電層で形成されている。
また、第1の基板4001上に設けられた表示部215と走査線駆動回路221aは、トランジスタを複数有しており、図13では、表示部215に含まれるトランジスタ4010、および走査線駆動回路221aに含まれるトランジスタ4011を例示している。なお、図13では、トランジスタ4010およびトランジスタ4011としてボトムゲート型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。
図13では、トランジスタ4010およびトランジスタ4011上に絶縁層4112が設けられている。
また、トランジスタ4010およびトランジスタ4011は、絶縁層4102上に設けられている。また、トランジスタ4010およびトランジスタ4011は、絶縁層4111上に形成された電極4017を有する。電極4017はバックゲート電極として機能することができる。
また、図13に示す表示装置は、容量素子4020を有する。容量素子4020は、トランジスタ4010のゲート電極と同じ工程で形成された電極4021と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層4103を介して重なっている。
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
表示部215に設けられたトランジスタ4010は表示素子と電気的に接続する。図13は、表示素子として液晶素子を用いた液晶表示装置の一例である。図13において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、および液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁層4032、絶縁層4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031は液晶層4008を介して重畳する。
液晶素子4013として、様々なモードが適用された液晶素子を用いることができる。例えば、VA(Vertical Alignment)モード、TN(Twisted Nematic)モード、IPS(In-Plane-Switching)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optically Compensated Bend)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、ECB(Electrically Controlled Birefringence)モード、VA-IPSモード、ゲストホストモード等が適用された液晶素子を用いることができる。
また、本実施の形態に示す液晶表示装置にノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、MVA(Multi-Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または斜め方向の電界を含む)によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
図13では、縦電界方式の液晶素子を有する液晶表示装置の例を示したが、本発明の一態様には、横電界方式の液晶素子を有する液晶表示装置を適用することができる。横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶層4008に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良または破損を軽減することができる。
またスペーサ4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第1の電極層4030と第2の電極層4031との間隔(セルギャップ)を制御するために設けられている。なお、球状のスペーサを用いていても良い。
また、必要に応じて、ブラックマトリクス(遮光層)、着色層(カラーフィルタ)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。また、上記バックライト、およびサイドライトとして、マイクロLEDなどを用いても良い。
図13に示す表示装置では、基板4006と第2の電極層4031の間に、遮光層4132、着色層4131、絶縁層4133が設けられている。
遮光層4132として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層4132は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層4132に、着色層4131の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層4131に用いる材料を含む膜と、他の色の光を透過する着色層4131に用いる材料を含む膜との積層構造を用いることができる。着色層4131と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
着色層4131に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。当該材料を適宜選択して用いることによって、R(赤)、G(緑)、B(青)などの光を生成することができ、フルカラーの表示を行うことができる。
なお、着色層4131の代替えとして、半導体材料を含む色変換層を用いてもよい。例えば、ナノサイズの半導体を有する層に、ある波長の光を入射すると別の波長の光に変換することができる。
ある種の半導体にエネルギーの高い光を照射すると励起状態になり、安定な状態に遷移するときに発光を伴う。このとき、半導体が発する光の波長は、半導体材料のエネルギーギャップによって決まるが、ナノサイズの半導体では、電子や正孔、励起子がその内部に閉じ込められてエネルギー状態が離散的となり、エネルギーシフトする。そのため、半導体が発する光の波長も変化する。
このようなナノサイズの半導体は、量子ドットと呼ばれる。エネルギーシフト量は、量子ドットのサイズに依存するため、量子ドットのサイズを調整することによって容易に発光波長を調整することができる。また、量子ドットは、その離散性が位相緩和を制限するため発光スペクトルのピーク幅が狭く、色純度のよい発光を得ることができる。したがって、量子ドットを有する色変換層を着色層4131の代替えとして用いることができる。
図14は、量子ドットを有する色変換層を用いる場合の画素の断面模式図である。画素は、画素4350R(赤)、画素4350G(緑)、画素4350B(青)のサブ画素で構成され、光源4300から入射する光は、色変換層4301、4302でピーク波長が変換されて外部に射出される。ここで、光源4300には波長460nm乃至500nmにピーク波長を有する青色の光を発する要素を用いることが好ましい。例えば、青色LEDなどを用いることができる。
なお、光源4300の構成としては、表示部の直下にLEDが配置されたバックライトのほか、サイドに配置されたLEDと導光板が組み合わされたサイドライトであってもよい。
画素4350R(赤)に入射した青色光は、液晶層4008等を介して色変換層4301に到達する。色変換層4301は青色光を波長610nm乃至780nmにピーク波長を有する赤色光に変換することができ、赤色光が外部に射出される。
画素4350G(緑)に入射した青色光は、液晶層4008等を介して色変換層4302に到達する。色変換層4302は青色光を波長500nm乃至570nmにピーク波長を有する緑色光に変換することができ、緑色光が外部に射出される。
画素4350B(青)では、波長変換する必要がないため、色変換層を設けず、光源4300が発する青色光を透過する構成とする。
当該構成では、光源が発する光を有効に利用できる利点もある。一般的な白色光源+着色層の構成では、着色層で不要な波長成分が吸収されるため光の利用効率が悪い。また、光源として多く用いられている白色LEDは、例えば青色LED+蛍光体などで構成されるため、発光効率に課題がある。一方で、当該構成において、画素4350B(青)では青色LEDなどの光源の光をそのまま利用できる。また、色変換層4301、4302に利用できる量子ドットには、内部量子効率が100%近いものもある。したがって、当該構成では光の利用効率が高く、光源の消費電力を抑えることもできる。
量子ドットを構成する材料としては、第14族元素、第15族元素、第16族元素、複数の第14族元素からなる化合物、第4族から第14族に属する元素と第16族元素との化合物、第2族元素と第16族元素との化合物、第13族元素と第15族元素との化合物、第13族元素と第17族元素との化合物、第14族元素と第15族元素との化合物、第11族元素と第17族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、半導体クラスターなどを挙げることができる。
具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、酸化鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、亜鉛とカドミウムとセレンの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物、およびこれらの組合せなどを挙げることができるが、これらに限定されるものではない。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いても良い。
量子ドットの構造としては、コア型、コア-シェル型、コア-マルチシェル型などがあり、そのいずれを用いても良い。発光の量子効率を改善するには、ナノ結晶で形成されるコアをより広いエネルギーギャップを有する材料からなるシェルで覆うことが有効である。コアをシェルで覆うことで、ナノ結晶表面に存在する欠陥やダングリングボンドの影響を低減することができる。したがって、コア-シェル型やコア-マルチシェル型の量子ドットを用いることが好ましい。シェルの材料の例としては、硫化亜鉛や酸化亜鉛が挙げられる。
量子ドットは数nmサイズの半導体ナノ結晶であり、結晶サイズが小さくなるほどエネルギーギャップが大きくなるため、発光は低波長側(高エネルギー側)へシフトする。したがって、量子ドットのサイズを制御することにより、紫外から赤外にわたって、その発光波長を調整することができる。量子ドットのサイズ(直径)は、例えば0.5nm乃至20nm、好ましくは1nm乃至10nmの範囲のものが用いられる。
また、量子ドットは光変換層に複数設けられるが、そのサイズの分布幅が狭いほど発光スペクトルが狭線化し、色純度の良好な発光を得ることができる。量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。なお、棒状の量子ドットである量子ロッドは、指向性を有する光を呈する機能を有するため、量子ロッドを発光材料として用いることにより、より外部量子効率が良好な発光素子を得ることができる。
量子ドットを有する光変換層は、インクジェット法などの既存技術で形成できるが、微細化の難度が高い。したがって、テレビやデジタルサイネージなどの大型ディスプレイに適用することが好ましい。本発明の一態様の画素回路は、ドライバICが出力した電圧を高める機能を有する。そのため、出力電圧の低いドライバICを用いることができ、大型ディスプレイでも低消費電力化が可能である。
また、図13に示す表示装置は、絶縁層4111と絶縁層4104を有する。絶縁層4111と絶縁層4104として、不純物元素を透過しにくい絶縁層を用いる。絶縁層4111と絶縁層4104でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図15(A1)は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ810の断面図である。図15(A1)において、トランジスタ810は基板771上に形成されている。また、トランジスタ810は、基板771上に絶縁層772を介して電極746を有する。また、電極746上に絶縁層726を介して半導体層742を有する。電極746はゲート電極として機能できる。絶縁層726はゲート絶縁層として機能できる。
また、半導体層742のチャネル形成領域上に絶縁層741を有する。また、半導体層742の一部と接して、絶縁層726上に電極744aおよび電極744bを有する。電極744aは、ソース電極またはドレイン電極の一方として機能できる。電極744bは、ソース電極またはドレイン電極の他方として機能できる。電極744aの一部、および電極744bの一部は、絶縁層741上に形成される。
絶縁層741は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層741を設けることで、電極744aおよび電極744bの形成時に生じる半導体層742の露出を防ぐことができる。よって、電極744aおよび電極744bの形成時に、半導体層742のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ810は、電極744a、電極744bおよび絶縁層741上に絶縁層728を有し、絶縁層728の上に絶縁層729を有する。
半導体層742に酸化物半導体を用いる場合、電極724aおよび電極724bの、少なくとも半導体層742と接する部分に、半導体層742の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層742中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はn型化し、n型領域(n+層)となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層742に酸化物半導体を用いる場合、半導体層742から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層742にソース領域およびドレイン領域が形成されることにより、電極724aおよび電極724bと半導体層742の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層742にシリコンなどの半導体を用いる場合は、半導体層742と電極724aの間、および半導体層742と電極724bの間に、n型半導体またはp型半導体として機能する層を設けることが好ましい。n型半導体またはp型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層729は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層729を省略することもできる。
図15(A2)に示すトランジスタ811は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ810と異なる。電極723は、電極746と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位(GND電位)や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極746および電極723は、どちらもゲート電極として機能することができる。よって、絶縁層726、絶縁層729、絶縁層728、および絶縁層729は、それぞれがゲート絶縁層として機能することができる。なお、電極723は、絶縁層728と絶縁層729の間に設けてもよい。
なお、電極746または電極723の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ811において、電極723を「ゲート電極」と言う場合、電極746を「バックゲート電極」と言う。また、電極723を「ゲート電極」として用いる場合は、トランジスタ811をトップゲート型のトランジスタの一種と考えることができる。また、電極746および電極723のどちらか一方を、「第1のゲート電極」といい、他方を「第2のゲート電極」という場合がある。
半導体層742を挟んで電極746および電極723を設けることで、更には、電極746および電極723を同電位とすることで、半導体層742においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ811のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ811は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ811の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気などに対する電界遮蔽機能)を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
図15(B1)に、ボトムゲート型のトランジスタの1つであるチャネル保護型のトランジスタ820の断面図を示す。トランジスタ820は、トランジスタ810とほぼ同様の構造を有しているが、絶縁層741が半導体層742の端部を覆っている点が異なる。また、半導体層742と重なる絶縁層729の一部を選択的に除去して形成した開口部において、半導体層742と電極744aが電気的に接続している。また、半導体層742と重なる絶縁層729の一部を選択的に除去して形成した他の開口部において、半導体層742と電極744bが電気的に接続している。絶縁層729の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図15(B2)に示すトランジスタ821は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ820と異なる。
絶縁層729を設けることで、電極744aおよび電極744bの形成時に生じる半導体層742の露出を防ぐことができる。よって、電極744aおよび電極744bの形成時に半導体層742の薄膜化を防ぐことができる。
また、トランジスタ820およびトランジスタ821は、トランジスタ810およびトランジスタ811よりも、電極744aと電極746の間の距離と、電極744bと電極746の間の距離が長くなる。よって、電極744aと電極746の間に生じる寄生容量を小さくすることができる。また、電極744bと電極746の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図15(C1)に示すトランジスタ825は、ボトムゲート型のトランジスタの1つであるチャネルエッチング型のトランジスタである。トランジスタ825は、絶縁層729を用いずに電極744aおよび電極744bを形成する。このため、電極744aおよび電極744bの形成時に露出する半導体層742の一部がエッチングされる場合がある。一方、絶縁層729を設けないため、トランジスタの生産性を高めることができる。
図15(C2)に示すトランジスタ825は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ820と異なる。
〔トップゲート型トランジスタ〕
図16(A1)に例示するトランジスタ842は、トップゲート型のトランジスタの1つである。トランジスタ842は、絶縁層729を形成した後に電極744aおよび電極744bを形成する点がトランジスタ830やトランジスタ840と異なる。電極744aおよび電極744bは、絶縁層728および絶縁層729に形成した開口部において半導体層742と電気的に接続する。
また、電極746と重ならない絶縁層726の一部を除去し、電極746と残りの絶縁層726をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合(セルフアライメント)的に不純物領域を形成することができる。トランジスタ842は、絶縁層726が電極746の端部を越えて延伸する領域を有する。不純物755を半導体層742に導入する際に、半導体層742の絶縁層726を介して不純物755が導入された領域の不純物濃度は、絶縁層726を介さずに不純物755が導入された領域よりも小さくなる。よって、半導体層742は、電極746と重ならない領域にLDD(Lightly Doped Drain)領域が形成される。
図16(A2)に示すトランジスタ843は、電極723を有する点がトランジスタ842と異なる。トランジスタ843は、基板771の上に形成された電極723を有し、絶縁層772を介して半導体層742と重なる。電極723は、バックゲート電極として機能することができる。
また、図16(B1)に示すトランジスタ844および図16(B2)に示すトランジスタ845のように、電極746と重ならない領域の絶縁層726を全て除去してもよい。また、図16(C1)に示すトランジスタ846および図16(C2)に示すトランジスタ847のように、絶縁層726を残してもよい。
トランジスタ842乃至トランジスタ847も、電極746を形成した後に、電極746をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態4)
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図17に示す。
図17(A)携帯電話機の一例であり、筐体951、表示部952、操作ボタン953、外部接続ポート954、スピーカ955、マイク956、カメラ957等を有する。当該携帯電話機は、表示部952にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部952に触れることで行うことができる。また、筐体901および表示部952は可撓性を有し、図示するように折り曲げて使用することができる。表示部952に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
図17(B)は携帯データ端末であり、筐体911、表示部912、カメラ919等を有する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。表示部912に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
図17(C)はテレビであり、筐体971、表示部973、操作キー974、スピーカ975、通信用接続端子976、光センサ977等を有する。表示部973にはタッチセンサが設けられ、入力操作を行うこともできる。表示部973に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
図17(D)は情報処理端末であり、筐体901、表示部902、表示部903、センサ904等を有する。表示部902および表示部903は一つの表示パネルから成り、可撓性を有する。また、筐体901も可撓性を有し、図示するように折り曲げて使用することができるほか、タブレット端末のように平板状にして使用することもできる。センサ904は筐体901の形状を感知することができ、例えば、筐体が曲げられたときに表示部902および表示部903の表示を切り替えることができる。表示部902および表示部903に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
図17(E)はデジタルカメラであり、筐体961、シャッターボタン962、マイク963、スピーカ967、表示部965、操作キー966、ズームレバー968、レンズ969等を有する。表示部965に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
図17(F)はデジタルサイネージであり、柱921の側面に大型の表示部922が取り付けられた構成を有する。表示部922に本発明の一態様の表示装置を用いることで、表示品位の高い表示を行うことができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。