JP2017083832A - 表示装置 - Google Patents

Abstract

【課題】コレステリック液晶を用いた表示装置において、書き換え可能な領域と、表示内容を保持可能な領域を併存させることが可能な、新規な表示装置を提供する。
【解決手段】コレステリック液晶を用いた液晶素子に対する容量素子の接続状態を外部から制御可能にすることで、で表示を残したり、切り替えができるようしたりすることが可能になる。液晶素子に対する容量素子の接続状態はトランジスタをスイッチング素子として用いることが可能である。また、トランジスタとして酸化物半導体を用いたトランジスタとすることでリークを低減し、容量素子の電圧保持が良好になる。
【選択図】図１

Description

本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置、表示装置、又は発光装置に関する。

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。

コレステリック液晶を用いて、ペンの圧力によって液晶の透過率を変化させてノートとして用いる表示装置がある。

特開２０１３−１９５９１０

ＳＩＤ２０１５ １８．２

従来の表示装置は書き込み可能な領域と書き込み不可能な領域の区別が無かった。このため、例えばアンケート用紙やテストの解答用紙のように、解答欄のみ書き込みが必要で、それ以外の領域は書き込みが不要であっても、書き込まれた情報を更新するときは表示面全面で行う必要があり、消費電力が増加する原因になった。

また、前述のアンケート用紙やテストの解答用紙を例にとると、設問の文章や枠線や罫線など、利用者によって消去されることが望ましくない情報を表示させたままにすることが難しかった。

本発明の一態様は前述の背景に鑑みて新規な表示装置を提供すること、または新規な半導体装置を提供することを課題の一とする。

なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。

本発明の一態様は、第１乃至第３のトランジスタと、第１及び第２の容量素子と、液晶素子と、第１乃至第４の配線と、を有し、第１のトランジスタの第１端子は、第１の配線に電気的に接続され、第１のトランジスタの第２端子は、第３のトランジスタの第１端子に電気的に接続され、第１のトランジスタのゲートは、第２の配線に電気的に接続され、第２のトランジスタの第１端子は、第３の配線に電気的に接続され、第２のトランジスタの第２端子は、第３のトランジスタのゲートに電気的に接続され、第２のトランジスタのゲートは、第４の配線に電気的に接続され、第３のトランジスタの第１端子は、第１のトランジスタの第２端子に電気的に接続され、液晶素子の第１端子は、第１のトランジスタの第２端子に電気的に接続され、液晶素子の第２端子には、第１の電圧が与えられ、第１の容量素子の第１端子は、第３のトランジスタの第２端子に電気的に接続され、第１の容量素子の第２端子には、第２の電圧が与えられ、第２の容量素子の第１端子は、第２のトランジスタの第２端子に電気的に接続され、第２の容量素子の第２端子は、第２の電圧が与えられる表示装置である。

また、本発明の一態様は、コレステリック液晶を有する表示装置であって、表示装置は入力手段を有し、表示装置は第１の表示モードと第２の表示モードを有し、第１の表示モードは、表示領域において第１の表示領域と第２の表示領域を有し、第１の表示領域は、第１の表示状態と、入力手段によって入力された情報を第１の表示状態に追加して表示する第２の表示状態とを表示することが可能であり、第２の表示領域は第１の表示状態のみを表示する領域であり、第２の表示モードは、入力手段によって入力された情報を、表示領域全体において、第１の表示状態に追加して表示することが可能である表示装置である。

また、本発明の一態様は、コレステリック液晶に電界を印加することでコレステリック液晶の配向を変化させることが可能な液晶素子を画素として利用した表示装置であり、スタイラスペンで応力を付与し、応力が付与された部分の配向をフォーカルコニック状態からプレーナ状態に変化させてコレステリック液晶の反射率を変化させることで表示を行う方法を用いる表示装置であって、応力によりプレーナ状態に変化する領域と、液晶素子に電界を印加することで応力が加わってもフォーカルコニック状態が維持される領域の両方の領域を有することが可能な表示装置である。

本発明の一態様により、新規な表示装置を提供すること、新規な半導体装置を提供することが可能となる。

画素の構成を示す図。 画素の動作を示すタイミングチャート。 画素の動作を示すタイミングチャート。 画素部の構成を示す図。 本発明の一態様の表示装置における表示状態を模式的に示す図。 コレステリック液晶の模式図と本発明の一態様の液晶素子の電気光学特性を示す図。 コレステリック液晶と表示装置を模式的に示す図。 本発明の一態様の表示装置のブロック図。 本発明の一態様の表示装置のブロック図。 本発明の一態様の表示装置の画素を模式的に示す図。 本発明の一態様の表示装置の画素を模式的に示す図。 本発明の一態様の表示装置の断面図。 画素の構成を示す図。 画素部の構成を示す図。 本発明の一態様の表示装置の画素を模式的に示す図。 本発明の一態様の表示装置の画素を模式的に示す図。 本発明の一態様の表示装置の画素の断面を模式的に示す図。 本発明の一態様の表示装置のブロック図。 本発明の一態様を示す上面図及び断面図。 本発明の一態様を示す上面図及び断面図。 ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、並びにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、並びに平面ＴＥＭ像及びその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 本発明の一態様を示す図。 本発明の一態様に係る、電子機器を説明する図。 本発明の一態様に係る、電子機器を説明する図。 本発明の一態様に係る、電子機器を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、本明細書は、以下の実施の形態および実施例を適宜組み合わせることが可能である。また、１つの実施の形態や実施例の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。

本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧差（Ｖ_ＧＳ）がトランジスタの閾値電圧（Ｖ_ｔｈ）以上の状態、ｐチャネル型トランジスタでは、Ｖ_ＧＳがＶ_ｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、Ｖ_ＧＳがＶ_ｔｈ以上のときのドレイン電流を言う場合がある。また、トランジスタのオン電流は、ドレインとソースの間の電圧（Ｖ_ＤＳ）に依存する場合がある。

本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、Ｖ_ＧＳがＶ_ｔｈよりも低い状態、ｐチャネル型トランジスタでは、Ｖ_ＧＳがＶ_ｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、Ｖ_ＧＳがＶ_ｔｈよりも低いときのドレイン電流を言う場合がある。トランジスタのオフ電流は、Ｖ_ＧＳに依存する場合がある。従って、トランジスタのオフ電流が１０^−２１Ａ未満である、とは、トランジスタのオフ電流が１０^−２１Ａ未満となるＶ_ＧＳの値が存在することを言う場合がある。

また、トランジスタのオフ電流は、Ｖ_ＤＳに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖ_ＤＳの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等に要求される信頼性が保証されるＶ_ＤＳ、または、当該トランジスタが含まれる半導体装置等において使用されるＶ_ＤＳにおけるオフ電流、を表す場合がある。

なお、本明細書中において、高電源電圧をＨレベル（又はＶ_ＤＤ）、低電源電圧をＬレベル（又はＧＮＤ）と呼ぶ場合がある。

（実施の形態１）
本実施の形態では、本発明の一態様である、表示装置の構成例について説明を行う。

＜画素の構成例１＞
表示装置は複数の画素を有する。図１に表示装置が有する代表的な画素１００の構成例を示す。図１に示す画素１００は、トランジスタＴｒ１と、トランジスタＴｒ２と、トランジスタＴｒ３と、液晶素子ＬＣ１と、容量素子Ｃ１と、容量素子Ｃ２とを有する。

また、画素１００は配線ＤＡＴＡと、配線ＥＮと、配線Ｇ１と、配線Ｇ２に電気的に接続されている。

トランジスタＴｒ１の第１端子は、配線ＤＡＴＡに電気的に接続される。トランジスタＴｒ１の第２端子は、トランジスタＴｒ３の第１端子に電気的に接続される。トランジスタＴｒ１のゲートは、配線Ｇ１に電気的に接続される。トランジスタＴｒ２の第１端子は、配線ＥＮに電気的に接続される。トランジスタＴｒ２の第２端子は、トランジスタＴｒ３のゲートに電気的に接続される。トランジスタＴｒ２のゲートは、配線Ｇ２に電気的に接続される。トランジスタＴｒ３の第１端子は、トランジスタＴｒ１の第２端子に電気的に接続される。液晶素子ＬＣ１の第１端子は、トランジスタＴｒ１の第２端子に電気的に接続される。液晶素子ＬＣ１の第２端子には、電圧ＴＣＯＭが与えられる。容量素子Ｃ１の第１端子は、トランジスタＴｒ３の第２端子に電気的に接続される。容量素子Ｃ１の第２端子は、電圧ＶＣＯＭが与えられる。容量素子Ｃ２の第１端子は、トランジスタＴｒ２の第２端子に電気的に接続される。容量素子Ｃ２の第２端子には、電圧ＶＣＯＭが与えられる。

液晶素子ＬＣ１は電圧によって透過率が制御される素子をその範疇に含んでいる。液晶素子は一対の電極と、一対の電極に挟持された液晶層とを少なくとも有している。液晶層は前述の一対の電極間に形成される電場の強弱によって、液晶層を構成する液晶分子の配向を変化させることで液晶層の透過率が変化するものである。液晶層からの光の取り出し方向によって、透過型と反射型がある。

液晶素子ＬＣ１の一対の電極のいずれか一方が画素電極として機能し、他方が対向電極として機能する。

配線ＤＡＴＡは液晶素子ＬＣ１に画像信号を供給する機能を有する。

図１ではトランジスタがｎチャネル型である場合を例示している。配線Ｇ１に高電位が与えられると配線ＤＡＴＡからトランジスタＴｒ１を介して、液晶素子に画像信号が供給される。画像信号の電位に応じて液晶素子の透過率が定まる。

＜液晶素子＞
本実施の形態ではコレステリック液晶の液晶素子を用いた表示装置を例として説明する。図６（Ａ）乃至（Ｃ）にコレステリック液晶の配向の概略図を示す。図６（Ａ）乃至（Ｃ）はコレステリック液晶１５２を基板１５４、１５６で挟持した状態の断面を模式的に示したものである。コレステリック液晶１５２は図６（Ａ）に示すように棒状の液晶分子がらせん軸１５８（一点鎖線で図示）を中心にして分子の配向を少しずつ同じ方向にねじれながら配向する、らせん構造を有する。

コレステリック液晶はらせん構造と分子の配向状態により、プレーナ状態（図６（Ａ））、フォーカルコニック状態（図６（Ｂ））、という２つの状態の他、すべての液晶分子が、基板に垂直、または略垂直に配向する、ホメオトロピック状態（図６（Ｃ））という、３つの状態をとる。

図６（Ｄ）にはコレステリック液晶の液晶素子に電圧を印加し、電圧を変化させた場合の反射率特性の模式図を示す。印加電圧を大きくすると、プレーナ状態からフォーカルコニック状態に変化する。図６（Ｄ）において（１）の範囲から（２）の範囲に移行した状態である。点線Ｒ１はプレーナ状態の液晶素子の反射率を示しており、線Ｒ２はフォーカルコニック状態の液晶素子の反射率を示している。プレーナ状態においては光を散乱しやすく、このため反射率は高くなる。

フォーカルコニック状態ではらせん軸１５８が電極と平行となるよう液晶の配向状態が変化し、結果、光が液晶層を透過しやすくなる。例えば、一方の基板が光透過性で、液晶素子の外側に黒色層を配置すると、フォーカルコニック状態の液晶層を透過した光が前記の黒色層で吸収されることで、黒色に見えるようになる。フォーカルコニック状態は安定で、電圧を０Ｖにしてもプレーナ状態に戻ることなく、フォーカルコニック状態が維持される。つまり、点線Ｒ１ではなく、線Ｒ２の特性を示す。

さらに電圧を上昇させて（３）に移行すると、ホメオトロピック状態（一点鎖線Ｒ３）となる。ここから電圧を緩やかに減少させると前述のようにフォーカルコニック状態に戻るが、電圧を減少させる速度を急激にすると、プレーナ状態（図６（Ａ））に移行する。

このようにコレステリック液晶はフォーカルコニック状態とプレーナ状態の２つの安定状態を示し、電圧印加方法により切り換えることが可能である。

なお、図６の特性はコレステリック液晶の代表的な特性を模式的に例示したもので、図示した特性に限定されるものではなく、別のコレステリック相を示す液晶材料を用いれば電圧に対する反射率は変化し、より低電圧での動作も可能となる。

プレーナ配向への変化は、電圧制御以外に、フォーカルコニック状態を形成後、電極に印加する電圧を０Ｖとした液晶層に対して、外部から応力を加えることでも実現可能である。

例えばプラスチックフィルムのように応力によって撓みやすい材料に電極を配置した基板を用いて表示装置１６２を形成し、電圧を印加してフォーカルコニック状態に変化させたのち（図７（Ａ））、電圧を０Ｖとし、スタイラスペン１６６で基板表面をなぞると、スタイラスペン１６６が当たった部分の基板が撓むことで液晶層にも応力が加わり、そこだけがプレーナ状態の領域１６７に変化する（図７（Ｂ））。プレーナ状態とフォーカルコニック状態の光の反射特性の差から、スタイラスペン１６６でなぞった部分（プレーナ状態部１６４）だけ、あたかも文字や線を書いたような状態になる（図７（Ｃ））。

一旦プレーナ状態に移行すると、そのままプレーナ状態が維持される。表示状態を切り換えるには、電圧を印加してフォーカルコニック状態に移行させればよい。また、初めからフォーカルコニック状態になるような電圧を印加させておけば、フォーカルコニック状態が維持され、液晶層に応力が加わったとしてもプレーナ状態に変化することは無い。

従って、ペン入力した内容に基づく表示を残したければ電圧を印加しないでプレーナ状態になるようにすれば良く、一方、ペン入力した内容を反映したくなければ、フォーカルコニック状態を維持できるように、あらかじめ液晶素子の電圧を保持しておけばよい。

液晶素子の電圧を維持する方法としては液晶素子に容量素子を接続することで電圧維持が可能である。液晶素子に対する容量素子の接続状態を外部から制御可能にすることで、表示を残す、あるいは、切り替えができるようにすることが可能になる。

たとえば前述のような液晶素子では、容量素子を接続しないことでプレーナ状態に移行できるようにし、一方、容量素子を接続して液晶素子の電圧を維持することでフォーカルコニック状態を維持する。

より具体的には、図１に示す回路とすることで前述の制御が可能となる。
＜画素の動作例、タイミングチャート＞

以下に図１の画素１００の動作の一例について図２、３のタイミングチャートを用いて説明を行う。図２、３は、マトリクス状に図１の画素を複数配置した画素部のデータ線方向の画素につき、任意の列において隣接して配置された４個の画素のタイミングチャートであり、配線ＤＡＴＡに与えられる電位と、配線ＥＮに与えられる電位と、配線Ｇ１［１］乃至配線Ｇ１［４］、及び配線Ｇ２［１］乃至配線Ｇ２［４］に与えられる電位のタイミングチャートである。画素の個数がｎ個（ｎは５以上の整数）の場合も本実施の形態に示す方法を利用することが可能である。

図１ではトランジスタＴｒ１の第２端子と液晶素子の第１端子とトランジスタＴｒ３の第１端子との結節点をノードＡと示し、トランジスタＴｒ２の第２端子とトランジスタＴｒ３のゲートとの結節点をノードＢと示している。

配線Ｇ１に走査信号を印加してトランジスタＴｒ１の導通状態を制御し、配線ＤＡＴＡから伝送されたデータがノードＡに書き込まれ、このデータに応じて表示が出る。

また、配線ＥＮはロウかハイかの２値である。配線ＥＮがハイの時は、トランジスタＴｒ３は常にオンになるため、ノードＡと同じ電位が容量素子Ｃ１にも蓄積される。

他方ロウの場合にはトランジスタＴｒ３はオフである。容量素子Ｃ１は液晶素子ＬＣ１の容量ＣＬＣよりも非常に大きくすることが望ましい。つまりノードＡの容量は、容量ＣＬＣとその他の容量Ｃｐに対してノードＢがハイの時、Ｃｐ≫ＣＬＣ、ノードＢがロウの時、Ｃｐ＜ＣＬＣとなる。

このようにすることによって、ノードＢがロウの時は、ペン入力によって画素の液晶が変化したままとなるが、ノードＢがハイの時は、ペン入力によって画素の液晶が変化しても、Ｃｐが大きいため液晶素子の電位は保持され、表示は元に戻る。

このとき、表示内容を固定する為、フォーカルコニック状態からプレーナ状態へ変化させたくない領域の画素については、前述のように配線ＥＮをハイにすることでトランジスタＴｒ３が導通状態となり、容量素子Ｃ１の電荷が形成する電位により液晶素子の電位は保持されるため、フォーカルコニック状態からプレーナ状態への変化が生じない。

図１の画素が複数配置された画素部に適用する場合、画素部の任意の一つの画素における配線Ｇ１をハイにして画素を選択してその画素にデータ線の電位を印加し、同時に配線Ｇ２もハイにして配線ＥＮに与えられる電位を制御して書き換え可能な画素と書き換え不可能の画素を決め、これを隣接する複数の画素に対して順次行ってゆく方法が利用できる。図２のタイミングチャートはこの方法を示したものである。

さらに、別の方法として、画素部全体に画像情報を書き込む期間と、画素部全体において書き換え可能か不可能かを決める期間とを別々に設ける方法を利用してもよい。図３のタイミングチャートはこの方法を示したもので、画像情報を書き込む期間（１）と、書き換え可能か不可能かを決める期間（２）とが交互に繰り返される動作例を示した。

図３に示す方法では、第ｎフレーム（ｎは自然数）の期間（１）において配線ＥＮ、配線Ｇ２をともにハイに固定することでＴｒ３がオンとなり、データ線の画像情報に基づく電位が液晶素子ＬＣ１と容量素子Ｃ１にも印加される。

第ｎフレームの期間（１）において画素部全体の書き込みが終了したのち、第ｎフレームの期間（２）において、Ｇ２［１］乃至Ｇ２［４］を一旦ロウとし、次に配線Ｇ２［１］からＧ２［４］まで順次、ハイとすることで各画素のＴｒ２が順次オンとなり、配線ＥＮの電位をノードＢに印加することで、書き込み可能な画素とするか、書き込み不可能な画素とするかを決定する。引き続き、第ｎ＋１フレーム以降も同様に各フレームの期間（１）において画素部の書き込みを行い、期間（２）において書き込み可能な画素とするか、書き込み不可能な画素とするか、の決定を行う。

図２の方法は配線Ｇ１と配線Ｇ２とを導通させて、同一の電位が印加できるようにするか、分けずに一つの配線でＴｒ１とＴｒ２のゲートに電位を印加するようにしても可能であるが、図３の方法は配線Ｇ１と配線Ｇ２を別のものとする必要がある。

また、配線をＧ１とＧ２に分けることで、ペン入力の情報を表示可能な部分とペン入力の情報を表示しない部分を固定しながら表示を変えることも可能である。

トランジスタＴｒ１乃至Ｔｒ３として酸化物半導体を用いたトランジスタを用いると、リークを小さくすることができるのでＧ１のみ毎フレームにパルスを入れて表示を更新することができる。
＜画素部と駆動回路の構成例＞

図４では、画素部４０が、マトリクス状に配列された複数の画素１０ａを有している。また、画素部４０は、駆動回路１１０に電気的に接続された配線Ｇ１［１］、Ｇ１［２］、乃至、配線Ｇ１［ｍ］と、配線Ｇ２［１］、Ｇ２［２］、乃至、配線Ｇ２［ｍ］、と、駆動回路１２０に電気的に接続された配線ＤＡＴＡ［１］、ＤＡＴＡ［２］、乃至、ＤＡＴＡ［ｎ］と配線ＥＮ［１］、ＥＮ［２］、乃至、ＥＮ［ｎ］とを有する。

画素１０ａは図１に示す画素１００を用いることができる。

なお、上記配線の種類及びその数は、画素１０ａの構成、数及び配置によって決めることができる。具体的に、図４に示す画素部４０の場合、ｍ行ｎ列の画素がマトリクス状に電気的に接続されている。そして、配線Ｇ１［１］、Ｇ２［１］、乃至Ｇ１［ｍ］、Ｇ２［ｍ］で示す複数の配線が画素部内で配置されている場合を例示している。

図５には、図１に示す画素１００を表示装置２００に用いた場合の動作例を示す。図５（Ａ）、（Ｂ）は２種類のテストの解答用紙を表示している状態を例示している。ここで、表示装置２００には例えば、前述の複数の画素１０ａがマトリクス状に配置された画素部４０を用いることが可能である。

表示装置２００の画素部４０は領域２０２と領域２０４の少なくとも二つの領域を有し、領域２０２は設問等を表示しており、ペン入力の情報を反映させない領域である。また、領域２０４は解答欄で、ペン入力の情報を表示可能な領域である。上述の動作例を参考に、領域２０２における画素回路の配線ＥＮをハイにすることでペン入力があっても画素の液晶の配向が変化しない状態となる。一方、領域２０４においては画素回路の配線ＥＮをロウにすることでペン入力によって配向が変化することで、入力した情報が表示可能となる。

また、本発明の一態様によれば図５（Ａ）の表示から図５（Ｂ）の表示に切り替えることも可能である。

表示を切り替える場合、画素部４０の全体の液晶素子に電圧を印加してホメオトロピック状態に移行後、液晶素子の急激に電圧をゼロにして全体をプレーナ状態にする。次に、表示したい内容に応じて適宜画素を選択して液晶素子に電圧を印加してフォーカルコニック状態にすることで、所望の画像を表示することが可能となる。

＜液晶表示装置のブロック図＞
図８には、本発明の一態様である表示装置７００の構成を説明するためのブロック図を示す。

図８に示すように表示装置７００は、画素を有する表示部７０２、ゲート線を駆動するためのゲート線駆動回路７０４、各列のデータ線にビデオ電圧を与えるためのデータ線駆動回路７０６および画像情報を処理するための演算装置７１６を有する。また、表示装置７００は、演算装置７１６からの情報を画像として表示可能なように変換するタイミングコントローラ７１２および画像処理回路７１４を有する、回路ユニット７１０を有する。

図９（Ａ）、（Ｂ）には、画素を有する表示部、ゲート線を駆動するためのゲート線駆動回路、各列のデータ線にビデオ電圧を与えるためのデータ線駆動回路の配置を説明するためのブロック図を示す。

例えば、図９（Ａ）では、表示部７０２、ゲート線駆動回路７０４、データ線駆動回路７０６を示している。

ゲート線駆動回路が複数（７０４Ａ、７０４Ｂ）ある場合、例えば、図９（Ｂ）に示すように画素を有する表示部の両側にゲート線駆動回路を配置する構成としてもよい。

＜画素の上面図および断面図＞
次いで上記で説明した表示装置の画素の上面図の一例、および断面図の一例について説明する。

図１０には、画素１０ａの一つの例である上面図を模式的に図示している。図１０（Ａ）は画素１０ａの上面図であり、図１０（Ｂ）には画素１０ａに配置されているＴｒ１と周辺の導電膜を、図１０（Ｃ）には画素１０ａに配置されているＴｒ２，Ｔｒ３と周辺の導電膜を示したものである。

図１０では、配線ＤＡＴＡ［ｊ］、配線ＤＡＴＡ［ｊ＋１］、配線ＥＮ［ｊ］、配線Ｇ１［ｉ］、配線Ｇ２［ｉ］、配線Ｇ１［ｉ＋１］を図示している。図１１には図１０で示した上面図で示す構成の上にさらに設ける導電膜の配置を示す上面図を図示している。図１２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）は、それぞれ図１０、図１１の一点鎖線Ｅ１−Ｅ２、Ｆ１−Ｆ２、Ｈ１−Ｈ２、Ｊ１−Ｊ２、Ｋ１−Ｋ２、Ｌ１−Ｌ２における断面図である。

図１０では、導電膜３１＿ａ、３１＿ｂ、３１＿ｃ、３１＿ｄ、半導体膜３２＿ａ、３２＿ｂ、３２＿ｃ、導電膜３３＿ａ、３３＿ｂ、３３＿ｃ、３３＿ｄ、３３＿ｅ、開口部３５＿ａ、３５＿ｂ、を示している。図１１では導電膜３６を図示している。また図１０では、絶縁膜および基板等の構成については、図示を省略したが、図１２に示すように、画素は、基板５１、絶縁膜５２＿ａ、５２＿ｂ、絶縁膜５３＿ａ、５３＿ｂ、絶縁膜５４、絶縁膜５５を有する。またここでは基板５１に対向して設けられる基板や、該基板に設けられる部材等について省略するが、後の実施の形態等を見て適宜適用すればよい。

導電膜３１＿ａ、３１＿ｂ、３１＿ｃは、ゲート線、およびトランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３のゲート電極として機能する膜である。

導電膜３１＿ｄは電源線として機能する膜であり電圧ＶＣＯＭを付与する。

半導体膜３２＿ａ、３２＿ｂ、３２＿ｃは、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３のチャネル形成領域となる領域を有する膜である。

導電膜３３＿ａ、３３＿ｂは、ソース線、およびトランジスタＴｒ１のソース電極またはドレイン電極として機能する膜である（図１０（Ｂ））。

開口部３５＿ａは、トランジスタに接続される導電膜３３＿ｂに達する開口であり、さらに導電膜３３＿ｂと導電膜３６とが電気的に接続している。導電膜３６は図１０、図１１に示しており、図１０（Ａ）では導電膜３６が配置される位置を点線で示している。導電膜３６は前述の液晶素子が有する一対の電極のうちの一方の電極として機能する。なお、液晶素子が有する一対の電極のうちの他方の電極は図１０、図１１では図示していないが、液晶層を挟持する、基板５１とは異なる基板等に形成してもよいし、基板５１上に形成してもよい。

導電膜３３＿ｃは、配線ＥＮ［ｊ］として機能し、およびトランジスタＴｒ２のソース電極またはドレイン電極として機能する膜である（図１０（Ｃ））。

導電膜３３＿ｅはトランジスタＴｒ２のソース電極またはドレイン電極として機能する膜である。また、導電膜３３＿ｅは開口部３５＿ｂにて導電膜３１＿ｃと電気的に接続している。さらに導電膜３３＿ｅはその一部が絶縁膜５２＿ａ、５２＿ｂを介して導電膜３１＿ｄの上方に重畳するように配置している領域があり、その領域で容量素子Ｃ２を形成している（図１０（Ａ）、（Ｃ））。

導電膜３３＿ｄはトランジスタＴｒ３のソース電極またはドレイン電極として機能する膜である。また、導電膜３３＿ｄはその一部が絶縁膜５２＿ａ、５２＿ｂを介して導電膜３１＿ｄの上方に重畳するように配置している領域があり、その領域で容量素子Ｃ１を形成している（図１０（Ａ）、（Ｃ））。

容量素子Ｃ１、Ｃ２は動作に必要な電荷を保持するのに適切な容量となるよう、導電膜３１＿ｄ，３３＿ｄ、３３＿ｅの形状を決定する。

絶縁膜５２＿ａ、５２＿ｂは、ゲート絶縁膜として機能する膜である。絶縁膜５３＿ａ、５３＿ｂ、５４、５５は、層間絶縁膜として機能する膜である（図１２）。

また、導電膜３１＿ｄ、３３＿ｂ、３３＿ｄ、３３＿ｅ、３６は、透明導電膜を用いてもよい。

上記の導電膜、基板、絶縁膜等の各構成については、実施の形態３等でより詳しく説明する。

なお、本実施の形態は他の実施の形態と自由に組み合わせることが可能である。

（実施の形態２）
本実施の形態では、本発明の一態様である、表示装置の構成の別の例について説明を行う。

＜画素の構成例２＞
実施の形態１の図１の回路は外部からの応力による画素への書き込みが可能か不可能かを制御するための回路であるが、さらに外部からの応力による入力情報を読み取って、出力することが可能となる回路を付加した例と、その動作方法の例を図１３乃至図１８を用いて説明する。

前述のように外部からの応力により液晶の配向がフォーカルコニック状態からプレーナ状態に変化するが、そのとき、液晶分子の配向変化に伴って液晶層が示す誘電率が変化し、その結果、液晶素子の容量が変化するので、その容量変化を回路の外部においても認識できるようにしたものである。

具体的には、図１の回路に対し、図１３に示すように、トランジスタＴｒ３の一方の端子にトランジスタＴｒ４のゲートを電気的に接続し、トランジスタＴｒ４の第１端子には電圧Ｖ１を与え、第２端子にはトランジスタＴｒ５の第１端子を電気的に接続し、Ｔｒ５の第２端子には読み取り用の配線ＲＥＡＤを電気的に接続する。トランジスタＴｒ５のゲートには配線Ｇ３を電気的に接続する。Ｖ１は任意の電圧で良い。たとえば容量素子Ｃ１、Ｃ２の一方の端子に付与するＶＣＯＭと同電位でも良い。

トランジスタＴｒ５の第２端子と配線ＲＥＡＤの結節点をノードＣとする。

図１４では、画素部４０が、マトリクス状に配列された複数の画素１０ｂを有している。また、画素部４０は、駆動回路１１０に電気的に接続された配線Ｇ１と、配線Ｇ２と、駆動回路１２０に電気的に接続された配線ＤＡＴＡと配線ＥＮと配線ＲＥＡＤとを有する。

図１５には図１４の画素１０ｂの一つの例である上面図を模式的に図示している。図１５では、配線ＤＡＴＡ［ｊ］、配線ＤＡＴＡ［ｊ＋１］、配線ＥＮ［ｊ］、配線ＲＥＡＤ［ｊ］、配線Ｇ１［ｉ］、配線Ｇ２［ｉ］、配線Ｇ１［ｉ＋１］、配線Ｇ３［ｉ］を図示している。図１６には図１５で示した上面図で示す構成の上にさらに設ける導電膜の配置を示す上面図を図示している。図１７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、それぞれ図１５の一点鎖線Ｍ１−Ｍ２、Ｎ１−Ｎ２、Ｐ１−Ｐ２、Ｑ１−Ｑ２における断面図である。

図１５では導電膜３１＿ａ、乃至、３１＿ｇ、半導体膜３２＿ａ、乃至、３２＿ｅ、導電膜３３＿ａ、乃至、３３＿ｉ、開口部３５＿ａ、乃至、３５＿ｆを示している。また、図１５、図１６では絶縁膜および基板等の構成については図示を省略したが、図１７に示すように、画素は基板５１、絶縁膜５２＿ａ、絶縁膜５２＿ｂ、絶縁膜５３＿ａ、絶縁膜５３＿ｂ、絶縁膜５４、絶縁膜５５を有する。またここでは基板５１に対向して設けられる基板や、該基板に設けられる部材等については省略するが、後の実施の形態等を見て適宜、適用すればよい。

導電膜３１＿ａ、３１＿ｂ、３１＿ｃ、３１＿ｄ、３１＿ｅ、３１＿ｆ、３１＿ｇはゲート線、およびトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５のゲート電極として機能する膜である。

このうち、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３の構造については実施の形態１、図１０乃至図１２に示す内容を参酌することができる。

絶縁膜５２＿ａ、５２＿ｂは、ゲート絶縁膜として機能する膜である。絶縁膜５３＿ａ、５３＿ｂ、５４、５５は、層間絶縁膜として機能する膜である。

また、導電膜３１＿ｄ、３３＿ｂ、３３＿ｄ、３３＿ｅ、３６は、透明導電膜を用いてもよい。

導電膜３３＿ｂは開口部３５＿ｄにて導電膜３１＿ｅと電気的に接続している。導電膜３１＿ｅはトランジスタＴｒ４のゲート電極として機能する。

導電膜３３＿ｉはトランジスタＴｒ４のソース電極、または、ドレイン電極の機能を有し、開口部３５＿ｃを介して導電膜３１＿ｄと電気的に接続する。

導電膜３３＿ｇはトランジスタＴｒ４のソース電極、または、ドレイン電極の機能を有し、さらにトランジスタＴｒ５のソース電極、または、ドレイン電極の機能を有する。

トランジスタＴｒ５について、導電膜３３＿ｇはソース電極、または、ドレイン電極の機能を有し、図１５に示すように、開口部３５＿ｅ、３５＿ｆを介して導電膜３３＿ｆ、３１＿ｇ、３３＿ｈと電気的に接続される。

また、図１８には、表示部７０２に書き込みが行われた場合、書き込まれた情報を記憶し、さらに記憶した情報を再度表示することが可能な表示装置７００の構成を説明するためのブロック図を示す。

図１８に示すように表示装置７００は、画素を有する表示部７０２、ゲート線を駆動するためのゲート線駆動回路７０４、各列のデータ線にビデオ電圧を与えるためのデータ線駆動回路７０６に加え、表示部７０２に設けられた画素から読み取った書き込み情報を検出するための検出回路７０８、検出回路からの情報を記憶するための記憶装置７１８、画像情報を処理するための演算装置７１６、演算装置からの情報を画像として表示可能なように変換する、タイミングコントローラ７１２、画像処理回路７１４を有する、回路ユニット７１０を有する。

まず、前述の方法により、書き込み可能として決定された画素では外部からの応力による入力があると、液晶素子の容量が変化することで、ノードＡの電圧が変化する。ノードＡと同電位であるＴｒ４のゲートに印加される電圧が変化するため、Ｔｒ４のソースとドレイン間の電圧が入力前後で変化する。

画素部へ入力した情報を読み取りたい場合は、配線Ｇ３をハイにしてトランジスタＴｒ５をオンとすると、入力があった画素と入力が無かった画素とでノードＣの電圧が異なる。配線ＲＥＡＤに対して検出回路７０８を電気的に接続すれば、各画素のノードＣの電圧を読み取ることができる。

これを表示部７０２の各画素に対して行うことで、表示部７０２に対しての書き込み情報を読み取ることが可能となる。

検出回路７０８に対して図１８のように記憶装置７１８を接続すれば、書き込み情報を保存することが可能である。前述のように読み取った情報に対し、記憶装置７１８が各画素の座標情報を割り当てる機能を有していれば書き込み情報に座標情報を付与することが可能となる。

さらに、記憶装置７１８が出力機能を有していれば、記憶装置７１８に記憶された情報を読み出すことで、表示部７０２に書き込まれた情報を、再現して表示することが可能となる。記憶装置７１８と演算装置７１６とを接続することで記憶装置７１８からの情報を演算装置７１６にて処理することが可能となる。

記憶装置７１８からの情報を演算装置７１６にて受け取って処理した後、回路ユニット７１０に出力することで、表示部７０２にて書き込まれた情報を、再度、画像として表示することが可能となる。

なお、トランジスタＴｒ４、Ｔｒ５、配線Ｇ３、配線ＲＥＡＤに用いる構造、材料等は本実施の形態、および他の実施の形態を参酌することが可能である。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
＜液晶表示装置の断面構成例＞

＜構成要素概要＞
図１９（Ａ）に、液晶表示装置３００の上面図を示し、図１９（Ｃ）に、図１９（Ａ）における一点鎖線Ａ−Ｂ間、一点鎖線Ｃ−Ｄ間及び一点鎖線Ｅ−Ｆ間の断面図を示す。

図１９（Ａ）に示すように、液晶表示装置３００は、表示部３０１及びゲート線駆動回路３０２を有する。表示部３０１は、複数の画素３０３、複数のデータ線、及び複数のゲート線を有し、画像を表示する機能を有する。また、表示部３０１は、入力部でもある。ゲート線駆動回路３０２は、表示部３０１が有するゲート線に、走査信号を出力する機能を有する。画素３０３は複数の副画素を有していてもよい。

＜表示装置断面形状概要＞
図１９（Ｃ）に示すように、液晶表示装置３００は、基板２１１上に、トランジスタ２０１＿ａ、トランジスタ２０３＿ａ乃至２０３＿ｃ、接続部２０５＿ａ、及び液晶素子２０７＿ａ等を有する。図１９（Ｃ）では、表示部３０１の例として、１つの画素の断面を示している。

図１９に示すトランジスタ２０３＿ａ乃至２０３＿ｃは、実施の形態１におけるＴｒ１乃至Ｔｒ３に対応する。図１９（Ｃ）には図示していないが、さらにトランジスタを２つ追加することで、実施の形態２に示す画素の回路に対応させることも可能である。

＜周辺駆動回路＞
図１９（Ａ）では、液晶表示装置３００が、ゲート線駆動回路３０２、データ線駆動回路３０４、を有する例を示すが、本発明の一態様はこれに限られない。液晶表示装置３００は、ゲート線駆動回路、データ線駆動回路、の全てを有していなくてもよいし、いずれか一以上を有していてもよい。

また、液晶表示装置３００において、図１９（Ｂ）のようにＩＣ２６８がＣＯＧ方式などの実装方式により、基板２１１に実装されていてもよい。ＩＣ２６８は、例えば、データ線駆動回路、ゲート線駆動回路のうち、いずれか一以上を有していればよい。

ＦＰＣ２６９には、ＩＣが実装されていてもよい。例えば、ＦＰＣ２６９には、データ線駆動回路、ゲート線駆動回路のうち、いずれか一以上を有するＩＣが実装されていてもよい。例えば、ＣＯＦ方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などの実装方式により、ＦＰＣ２６９にＩＣを実装することができる。

＜トランジスタ＞
トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃは、ゲート電極２２１、絶縁膜２１５、絶縁膜２１３、酸化物半導体膜２２３、ソース電極２２５＿ａ、及びドレイン電極２２５＿ｂを有する。

トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃは、絶縁膜２１７及び絶縁膜２１９に覆われている。なお、絶縁膜２１７、さらには絶縁膜２１９を、トランジスタ２０１＿ａ、２０３＿ａの構成要素とみなすこともできる。絶縁膜２１７は、トランジスタを構成する半導体への不純物の拡散を抑制する効果を奏することが好ましい。例えば、絶縁膜２１７には、水や水素等の不純物が拡散しにくい材料を用いることが好ましい。絶縁膜２１９には、トランジスタ起因の表面凹凸を低減するために平坦化機能を有する絶縁膜を選択することが好適である。

トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃは、半導体層として酸化物半導体膜２２３を用いる。

酸化物半導体は、液晶表示装置の作製工程において、抵抗率を容易に制御することができるため、半導体膜及び導電膜の材料として好適に用いることができる。特に、同一の金属元素を有する酸化物半導体を、液晶表示装置を構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。

また、酸化物半導体は、可視光を透過する材料であるため、可視光を透過する素子に好適に用いることができる。そのため、配線として用いても、開口率を低下させることなく、信号を伝達することが可能となる。

トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜２２３を有することが好ましい。これにより、トランジスタのオフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

また、トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、表示部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成することができる。すなわち、駆動回路として、別途、シリコンウェハ等により形成された半導体装置を用いる必要がないため、液晶表示装置の部品点数を削減することができる。また、表示部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。

＜液晶素子＞
液晶素子２０７＿ａは、コレステリック液晶が適用された液晶素子である。液晶素子２０７＿ａは、導電膜２５１、導電膜２５２、及び液晶２４９を有する。導電膜２５１と導電膜２５２との間に生じる電界により、液晶２４９の配向を制御することができる。導電膜２５１は、画素電極として機能することができる。導電膜２５２は、共通電極として機能することができる。導電膜２５２には、例えば図示しない導電性材料を利用して導電膜２５２と導電膜２３１を電気的に接続することにより、下記に示すＦＰＣ２６９を介して外部から電圧を付与することが可能となる。

導電膜２５１及び導電膜２５２に、可視光を透過する導電性材料を用いることで、液晶表示装置３００を、透過型の液晶表示装置として機能させることができる。また、導電膜２５１に、可視光を反射する導電性材料を用い、導電膜２５２に可視光を透過する導電性材料を用いることで、液晶表示装置３００を、反射型の液晶表示装置として機能させることができる。

可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化ケイ素を添加したインジウム錫酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。

導電膜２５１は酸化物導電膜を用いることが好ましい。また、導電膜２５２に酸化物導電膜を用いることが好ましい。酸化物導電膜は、酸化物半導体膜２２３に含まれる金属元素を一種類以上有することが好ましい。例えば、導電膜２５１は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ又はＨｆ）膜であることがさらに好ましい。同様に、導電膜２５２は、インジウムを含むことが好ましく、Ｉｎ−Ｍ−Ｚｎ酸化物膜であることがさらに好ましい。

なお、導電膜２５１と導電膜２５２のうち、少なくとも一方を、酸化物半導体を用いて形成してもよい。上述の通り、同一の金属元素を有する酸化物半導体を、液晶表示装置を構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。

導電膜２５１は、平面形状を有する。導電膜２５１と絶縁膜２１９の間には、図１９に示すように絶縁膜２５３を設けてもよい。

例えば、絶縁膜２５３に水素を含む窒化シリコン膜を用い、導電膜２５１に酸化物半導体を用いると、絶縁膜２５３から供給される水素によって、酸化物半導体の導電率を高めることができる。

可視光を反射する導電性材料としては、例えば、アルミニウム、銀、又はこれらの金属材料を含む合金等が挙げられる。

画素電極として機能する導電膜２５１は、トランジスタ２０３＿ａのソース又はドレインと電気的に接続される。ここでは、導電膜２５１がドレイン電極２２５＿ｂと電気的に接続されている例を示す。

＜接続部＞
接続部２０５＿ａは、ゲート線駆動回路３０２に外部からの信号（ビデオ信号、クロック信号、スタート信号、又はリセット信号等）や電位を伝達する外部入力端子と電気的に接続する。ここでは、外部入力端子としてＦＰＣ２６９を設ける例を示している。

接続部２０５＿ａは、絶縁膜２１３上に導電膜２３１を有し、導電膜２３１上に導電膜２３３を有する。導電膜２３１は導電膜２３３を介して接続体２６７と電気的に接続し、導電膜２３３は、接続体２６７を介してＦＰＣ２６９と電気的に接続されている。

導電膜２３１は、トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃが有するソース電極２２５＿ａ及びドレイン電極２２５＿ｂと同一の材料、同一の工程で形成することができる。導電膜２３３は、液晶素子２０７＿ａが有する導電膜２５１と同一の材料、同一の工程で形成することができる。このように、接続部２０５＿ａを構成する導電膜を、表示部や駆動回路部に用いる電極や配線と同一の材料、同一の工程で作製すると、工程数の増加を防ぐことができ好ましい。

＜遮光膜＞
基板２６１には、遮光膜２４３、及び絶縁膜２４５が設けられている。図１９（Ｃ）では、基板２６１の厚さが基板２１１の厚さよりも薄い例を示すが、本発明の一態様はこれに限られない。基板２６１と基板２１１は、一方が他方よりも薄くてもよいし、同一の厚さであってもよい。

遮光膜２４３は、トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃのうち、少なくとも一方と重なる部分を有する。

絶縁膜２４５は、遮光膜２４３等に含まれる不純物が液晶２４９に拡散することを防ぐオーバーコートとしての機能を有することが好ましい。絶縁膜２４５は、不要であれば設けなくてもよい。

＜配向膜＞
なお、基板２１１及び基板２６１の液晶２４９と接する表面には、配向膜が設けられていてもよい。配向膜は、液晶２４９の配向を制御することができる。例えば、図１９（Ｃ）において、導電膜２５２を覆う配向膜を形成してもよい。また、図１９（Ｃ）において、絶縁膜２４５と液晶２４９の間に、配向膜を有していてもよい。また、絶縁膜２４５が、配向膜としての機能と、オーバーコートとしての機能の双方を有していてもよい。

＜構造体（スペーサ）＞
また、液晶表示装置３００は、スペーサ２４７を有する。スペーサ２４７は、基板２１１と基板２６１との距離が一定以上近づくことを防ぐ機能を有する。

図１９（Ｃ）では、スペーサ２４７は、絶縁膜２５３上及び導電膜２５２上に設けられている例を示すが、本発明の一態様はこれに限られない。スペーサ２４７は、基板２１１側に設けられていてもよいし、基板２６１側に設けられていてもよい。例えば、絶縁膜２４５上にスペーサ２４７を形成してもよい。また、図１９（Ｃ）では、スペーサ２４７が、絶縁膜２５３及び絶縁膜２４５と接する例を示すが、基板２１１側又は基板２６１側のいずれかに設けられた構造物と接していなくてもよい。

スペーサ２４７として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることもできるが、樹脂やゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。

＜シール材＞
基板２１１及び基板２６１は、接着層２６５によって貼り合わされている。基板２１１、基板２６１、及び接着層２６５に囲まれた領域に、液晶２４９が封止されている。

＜光学フィルム（偏光板）＞
なお、液晶表示装置３００を、透過型の液晶表示装置として機能させる場合、必要に応じて偏光板を、表示部を挟むように２つ配置してもよい。偏光板よりも外側に配置された光源からの光は偏光板を介して入射される。このとき、導電膜２５１と導電膜２５２の間に与える電圧によって液晶２４９の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板を介して射出される光の強度を制御することができる。

また、液晶表示装置３００を透過型の液晶表示装置として機能させ、基板２１１の下方に光を反射する反射板、または光を吸収する吸収板を配置することで、液晶表示装置３００を透過した光は前述の反射板もしくは吸収板にて光が反射、あるいは吸収されるので、反射型の液晶表示装置としても機能させることが可能である。

また、液晶材料には樹脂によるネットワーク、あるいは樹脂による粒子が混在していてもよい。樹脂としてはアクリル樹脂、エポキシ樹脂、ビニル樹脂などを用いることができる。

ここで、基板２６１よりも上部に、指又はスタイラスなどの被検知体が直接触れる基板を設けてもよい。その場合、当該基板上に保護層（セラミックコート等）を設けることが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等により物理的、又は化学的な処理が施され、その表面に圧縮応力を加えたものを用いることができる。

＜バックゲートを使う場合＞
なお、トランジスタはゲート電極２２１以外に、ゲートとして機能することができる導電膜を有していてもよい。

図２０に表示装置のトランジスタがゲート電極２２１と酸化物導電膜２２７を有する場合の構成を示す。

トランジスタ２０１＿ａは、チャネルが形成される酸化物半導体膜を２つのゲートで挟持する構成になっている。ゲート電極２２１と酸化物導電膜２２７は、電気的に接続されている。このように２つのゲートが電気的に接続されている構成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、液晶表示装置を大型化、又は高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現することができる。

また、トランジスタ２０３＿ａ乃至２０３＿ｃは、２つのゲートに異なる信号を与える構成としてもよい。２つのゲートに異なる信号を与えて、トランジスタ２０３＿ａ乃至２０３＿ｃの２つのゲートが異なるタイミングで動作するよう制御することで、トランジスタを制御する配線の数を削減することができる。その結果、画素の開口率の向上等を図ることができる。

トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃは、同じ構造であっても、異なる構造であってもよい。つまり、駆動回路部が有するトランジスタと、表示部が有するトランジスタが、同じ構造であっても、異なる構造であってもよい。

トランジスタ２０１＿ａ、２０３＿ａ乃至２０３＿ｃは、半導体層として酸化物半導体膜２２３を用い、ゲートとして酸化物導電膜２２７を用いた構成である。このとき、酸化物半導体膜２２３と酸化物導電膜２２７を、酸化物半導体を用いて形成することが好ましい。

また、酸化物半導体膜２２３と、酸化物導電膜２２７を同一の金属元素で形成することで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また、同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガス又はエッチング液を共通して用いることができる。ただし、酸化物半導体膜２２３と、酸化物導電膜２２７は、同一の金属元素を有していても、組成が異なる場合がある。例えば、液晶表示装置の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。

なお図２０に示すトランジスタ２０３＿ａ乃至２０３＿ｃは、実施の形態１におけるＴｒ１乃至Ｔｒ３に対応する。図２０（Ｃ）には図示していないが、さらにトランジスタを２つ追加することで、実施の形態２に示す画素の回路に対応させることも可能である。

次に、本実施の形態の液晶表示装置の各構成要素に用いることができる材料等の詳細について、説明を行う。なお、既に説明した構成要素については説明を省略する場合がある。また、後の実施の形態で示す液晶表示装置及びその構成要素にも、以下の材料を適宜用いることができる。

≪基板≫液晶表示装置３００が有する基板の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を用いてもよい。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２１１として用いてもよい。なお、基板２１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板２１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ、容量素子等を形成してもよい。

厚さの薄い基板を用いることで、液晶表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する液晶表示装置を実現できる。

これらの他にも、基板２１１、２６１として、様々な基板を用いて、トランジスタを形成することができる。基板の種類は、特定のものに限定されることはない。その基板の一例としては、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。

なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

≪トランジスタ≫本発明の一態様の液晶表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。

特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｈｆ又はＮｄ等の金属）で表記される酸化物を含む。

特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、又は半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体膜を用いることが好ましい。

このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、可撓性を有し、湾曲させて用いる液晶表示装置などに、このような酸化物半導体を好適に用いることができる。

また半導体層としてこのような酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。

またポリシリコン膜を用いたトランジスタは、電界効果移動度が高いことから、いろいろな機能回路、例えばシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路を形成することが可能である。

≪酸化物半導体膜≫酸化物半導体膜２２３は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｓｎ又はＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

酸化物半導体膜２２３を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

なお、酸化物半導体膜２２３がＩｎ−Ｍ−Ｚｎ酸化物である場合、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。

酸化物半導体膜２２３は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

酸化物半導体膜２２３の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

酸化物半導体膜２２３がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、又はＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６等が挙げられる。なお、成膜される酸化物半導体膜２２３の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

酸化物半導体膜２２３としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜２２３は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下の酸化物半導体膜を用いる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜２２３のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

酸化物半導体膜２２３において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜２２３において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜２２３におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜２２３において、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜２２３のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。

また、酸化物半導体膜２２３に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、酸化物半導体膜２２３は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

酸化物半導体膜２２３は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、酸化物半導体膜２２３が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の単層構造を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。

または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細に画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。

≪酸化物半導体の抵抗率の制御方法≫酸化物半導体は、膜中の酸素欠損又は／及び膜中の水素、水等の不純物濃度によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体膜へ酸素欠損又は／及び不純物濃度が増加する処理、又は酸素欠損又は／及び不純物濃度が低減する処理を選択することによって、酸化物導電膜の有する抵抗率を制御することができる。

なお、このように、酸化物半導体膜を用いて形成された酸化物導電膜は、キャリア密度が高く低抵抗な酸化物半導体膜、導電性を有する酸化物半導体膜、又は導電性の高い酸化物半導体膜ということもできる。

具体的には、ゲートとして機能する酸化物導電膜２２７となる酸化物半導体膜にプラズマ処理を行い、酸化物半導体膜中の酸素欠損を増加させる、又は／及び酸化物半導体膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、低抵抗な酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜２１７を接して形成し、該水素を含む絶縁膜２１７から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、低抵抗な酸化物半導体膜とすることができる。

一方、酸化物半導体膜２２３上には、酸化物半導体膜２２３が上記プラズマ処理に曝されないように、絶縁膜２１５を設ける。また、絶縁膜２１５を設けることによって、酸化物半導体膜２２３が水素を含む絶縁膜２１７と接しない構成とする。絶縁膜２１５として、酸素を放出することが可能な絶縁膜を用いることで、酸化物半導体膜２２３に酸素を供給することができる。酸素が供給された酸化物半導体膜２２３は、膜中又は界面の酸素欠損が低減され高抵抗な酸化物半導体となる。なお、酸素を放出することが可能な絶縁膜として、例えば、酸化シリコン膜、又は酸化窒化シリコン膜を用いることができる。

また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、又は窒素を酸化物半導体膜に注入してもよい。

また、酸化物導電膜２２７に行うプラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、リン、ボロン、水素、及び窒素の中から選ばれた一種を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、又は窒素雰囲気下でのプラズマ処理などが挙げられる。

上記プラズマ処理によって、酸化物導電膜２２７は、酸素が脱離した格子（又は酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損は、キャリアを発生する要因になり得る場合がある。また、酸化物導電膜２２７の近傍、より具体的には、酸化物導電膜２２７の下側又は上側に接する絶縁膜から水素が供給され、上記酸素欠損に水素が入ると、キャリアである電子を生成する場合がある。したがって、プラズマ処理によって酸素欠損が増加された酸化物導電膜２２７は、酸化物半導体膜２２３よりもキャリア密度が高い。

一方、酸素欠損が低減され、水素濃度が低減された酸化物半導体膜２２３は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０^１７／ｃｍ^３未満であること、好ましくは１×１０^１５／ｃｍ^３未満であること、さらに好ましくは１×１０^１３／ｃｍ^３未満であることを指す。または、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性又は実質的に高純度真性である酸化物半導体膜２２３は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。

また、高純度真性又は実質的に高純度真性である酸化物半導体膜２２３は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。したがって、酸化物半導体膜２２３にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。

絶縁膜２１７として、例えば、水素を含む絶縁膜、換言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、酸化物導電膜２２７に水素を供給することができる。水素を放出することが可能な絶縁膜は、膜中の含有水素濃度が１×１０^２２ａｔｏｍｓ／ｃｍ^３以上であると好ましい。このような絶縁膜を酸化物導電膜２２７に接して形成することで、酸化物導電膜２２７に効果的に水素を含有させることができる。このように、上述したプラズマ処理と合わせて、酸化物半導体膜（又は酸化物導電膜）に接する絶縁膜の構成を変えることによって、酸化物半導体膜（又は酸化物導電膜）の抵抗を任意に調整することができる。

酸化物導電膜２２７に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている酸化物導電膜２２７は、酸化物半導体膜２２３よりもキャリア密度が高い。

トランジスタのチャネル領域が形成される酸化物半導体膜２２３は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜２２３において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

一方、ゲートとして機能する酸化物導電膜２２７は、酸化物半導体膜２２３よりも水素濃度又は／及び酸素欠損量が多く、低抵抗化されている。

酸化物半導体膜２２３及び酸化物導電膜２２７は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。なお、酸化物半導体膜２２３及び酸化物導電膜２２７は、透光性を有する。

なお、酸化物半導体膜２２３がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、又はＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。

酸化物半導体膜２２３は、エネルギーギャップが２ｅＶ以上、又は２．５ｅＶ以上、又は３ｅＶ以上である。

酸化物半導体膜２２３の厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上６０ｎｍ以下とすることができる。

酸化物半導体膜２２３がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜２２３の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

なお、酸化物導電膜２２７に用いることができる材料、及び酸化物導電膜２２７の形成方法は、導電膜２５１及び導電膜２５２にもそれぞれ適用することができる。

≪絶縁膜≫液晶表示装置が有する各絶縁膜、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、有機絶縁材料又は無機絶縁材料を用いることができる。樹脂としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等が挙げられる。無機絶縁膜としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等が挙げられる。

≪導電膜≫トランジスタのゲート、ソース、ドレインのほか、液晶表示装置が有する各種配線及び電極等の導電膜には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンなどの金属、又はこれを主成分とする合金を単層構造又は積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。例えば、ソース電極２２５＿ａ及びドレイン電極２２５＿ｂを三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、２層目には、銅、アルミニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いてもよい。

なお、上述の酸化物半導体の抵抗率の制御方法を用いて、導電膜を形成してもよい。

≪接着層≫
接着層２６５としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル酸エステル、ウレタン結合、エポキシ基、あるいはシロキサン結合を有する樹脂などを用いることができる。

≪接続体≫
接続体としては、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

≪遮光膜≫
遮光膜は、隣接する着色膜の間に設けられている。遮光膜としては、例えば、金属材料、顔料又は染料を含む樹脂材料を用いてブラックマトリクスを形成すればよい。なお、遮光膜は、駆動回路部など、表示部以外の領域にも設けると、導波光などによる意図しない光漏れを抑制できるため好ましい。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、酸化物半導体について図２１乃至図２５を用いて説明する。

＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。

酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。

非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。

即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。

＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。

ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。

ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。

一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２１（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ_４に対し、２θを５６°近傍に固定してφスキャンした場合、図２１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。

次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２１（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２１（Ｅ）に示す。図２１（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２１（Ｅ）における第１リングは、ＩｎＧａＺｎＯ_４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２１（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。

また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

図２２（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。

図２２（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。

また、図２２（Ｂ）および図２２（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２２（Ｄ）および図２２（Ｅ）は、それぞれ図２２（Ｂ）および図２２（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２２（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ^−１から５．０ｎｍ^−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。

図２２（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。

図２２（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。

ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。

なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。

ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。

また、例えば、ＩｎＧａＺｎＯ_４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２３（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図２３（Ｂ）に示す。図２３（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。

また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図２３（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。

図２３（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。

このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。

なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。

図２４に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２４（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２４（Ｂ）は４．３×１０^８ｅ⁻／ｎｍ^２の電子（ｅ⁻）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２４（Ａ）および図２４（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。

鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。

試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。

まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。

なお、ＩｎＧａＺｎＯ_４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ_４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ_４の結晶のａ−ｂ面に対応する。

図２５は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図２５より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図２５より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ⁻）の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０^８ｅ⁻／ｎｍ^２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２５より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０^５ｅ⁻／（ｎｍ^２・ｓ）、照射領域の直径を２３０ｎｍとした。

このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。

また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満である。

なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。

＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。

酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。

酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。

ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。

トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０^１５ｃｍ^−３未満、好ましくは１×１０^１１ｃｍ^−３未満、さらに好ましくは１×１０^１０ｃｍ^−３未満であり、１×１０^−９ｃｍ^−３以上とすればよい。

一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。

上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。

実質的に真性の酸化物半導体のキャリア密度は、１×１０^５ｃｍ^−３以上１×１０^１８ｃｍ^−３未満が好ましく、１×１０^７ｃｍ^−３以上１×１０^１７ｃｍ^−３以下がより好ましく、１×１０^９ｃｍ^−３以上５×１０^１６ｃｍ^−３以下がさらに好ましく、１×１０^１０ｃｍ^−３以上１×１０^１６ｃｍ^−３以下がさらに好ましく、１×１０^１１ｃｍ^−３以上１×１０^１５ｃｍ^−３以下がさらに好ましい。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した液晶表示装置を用いて作製される電子機器の具体例について、図２６乃至図２８を用いて説明する。

本発明を適用可能な電子機器の一例として、電子ペーパー、携帯情報端末が挙げられる。これらの電子機器の具体例を図２６に示す。

図２６（Ａ）は、電子ペーパー１４００を示している。電子ペーパー１４００は表示部１４０２と、表示部１４０２の上方に制御部１４０１、および制御部１４０１には操作ボタン１４０３が配置されている。本発明の一態様の液晶表示装置は、表示部１４０２に用いることができる。

図２６（Ｂ）は、電子ペーパー１４００で表示を行った例であり、領域１４０４は書き込み可能な部分であり、領域１４０６は書き込みが不可である部分である。

また、図２７は電子ペーパーの別の例として、文書や書籍等にて一時的なメモ書きや目印として用いられる付箋に本発明の一態様の表示装置を適用したものである。

図２７には表示装置８００、表示部８０２、端子部８０４、接着部８０６、端子８０８、書籍８１０、リーダーライター８１２を示す。

図２７（Ａ）は表示装置８００の表示部８０２が形成されている面から見た概略図であり、表示部８０２の一端に端子部８０４を有する。図２７（Ｂ）は表示部８０２が形成されている面の反対側の面を見た概略図であり、接着部８０６を有し、端子部８０４には端子８０８を有する。図２７（Ｃ）には表示装置８００を付箋として書籍８１０に貼り付けた例を示す。

接着部８０６は表示装置８００を文書や書籍等に一時的に貼り付けて固定できる接着性を有する材料を用いる。表示装置８００は付箋として利用するものなので、状況に応じていつでも剥がせるようにしておく必要がある。そのため、剥がすときに文書や書籍等の被着体を破損させないよう、接着部８０６には接着力を調整した材料や構成を用いることが望ましい。この点を考慮すると接着部８０６には例えばアクリル樹脂が利用可能であるが、さらにアクリル樹脂からなる接着部８０６の表面を凹凸にする、あるいは、接着部８０６が有するアクリル樹脂として、複数のアクリル樹脂の粒子を塗布することで、接着部８０６の被着体への接触面積を減少させ、接着力を調整することが可能である。

また端子部８０４の端子８０８は表示部８０２に書き込まれた情報を読み取り、また、表示部８０２に画像を表示することが可能なように、読み取り手段、書き込み手段と電気的に接続するための導電性の材料を有している。なお、図２７（Ｂ）では端子の数が５個の例を示しているが、読み取り方法や画像表示方法に応じて適切な個数、配置とすればよい。

図２７（Ｄ）は表示装置８００に書き込まれた情報の読み取りと、表示装置８００への画像データの書き込みの両方の動作が可能な、リーダーライター８１２に表示装置８００の端子部８０４を接続した状態を示す図である。

図２８は本発明の一態様の表示装置８００をカレンダーに適用した場合の例を示す。

図２８に例示する月単位のカレンダーの場合、日付と曜日は月初めから月の終わりまで表示内容を固定し、余白の部分に用事などのメモを記入するのが一般的な使い方である。本発明の一態様に示す表示装置であれば、前述のように日付と曜日を固定表示し、余白部分には書き込みを行うことが可能となるように動作させることが可能である。また、書き込みを行った内容を、リーダーライター８１２を利用して記憶媒体に記憶できるようにすることも可能である。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（本明細書等の記載に関する付記）
以上の実施の形態、および実施の形態における各構成の説明について、以下に付記する。

＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、および／または、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、および／または、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限定されない。例えば、本発明の一態様として実施の形態２では、トランジスタ２０３＿ａなどのトランジスタのチャネル形成領域が、ポリシリコンまたは酸化物半導体有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。

＜図面を説明する記載に関する付記＞
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。

また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。

また、図面において、大きさ、層の厚さ、または領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。

＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（または第１電極、または第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（または第２電極、または第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。

なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

なお本明細書等において、１つの画素に１つのトランジスタおよび一つの容量素子を備えた１Ｔ−１Ｃ構造の回路構成を示しているが、本実施の形態はこれに限定されない。１つの画素に２つ以上のトランジスタおよび２つ以上の容量素子を有する回路構成とすることもでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。

＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。

［スイッチについて］
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。

一例としては、電気的スイッチまたは機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。

電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。

なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。

機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

［チャネル長について］
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。

なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

［チャネル幅について］
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。

なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

［画素について］
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。

なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。

［表示素子について］
本明細書等において、発光素子１０４などの表示素子とは、電気的作用または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものである。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、カーボンナノチューブ、または、量子ドットなど、がある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。

［接続について］
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。

なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

１０ａ 画素
１０ｂ 画素
３１＿ａ 導電膜
３１＿ｂ 導電膜
３１＿ｃ 導電膜
３１＿ｄ 導電膜
３１＿ｅ 導電膜
３１＿ｆ 導電膜
３１＿ｇ 導電膜
３２＿ａ 半導体膜
３２＿ｂ 半導体膜
３２＿ｃ 半導体膜
３３＿ａ 導電膜
３３＿ｂ 導電膜
３３＿ｃ 導電膜
３３＿ｄ 導電膜
３３＿ｅ 導電膜
３３＿ｆ 導電膜
３３＿ｇ 導電膜
３３＿ｈ 導電膜
３３＿ｉ 導電膜
３５＿ａ 開口部
３５＿ｂ 開口部
３５＿ｃ 開口部
３５＿ｄ 開口部
３５＿ｅ 開口部
３５＿ｆ 開口部
３６ 導電膜
４０ 画素部
５１ 基板
５２＿ａ 絶縁膜
５２＿ｂ 絶縁膜
５３＿ａ 絶縁膜
５３＿ｂ 絶縁膜
５４ 絶縁膜
５５ 絶縁膜
１００ 画素
１０４ 発光素子
１１０ 駆動回路
１２０ 駆動回路
１５２ コレステリック液晶
１５４ 基板
１５６ 基板
１５８ 軸
１６２ 表示装置
１６４ プレーナ状態部
１６６ スタイラスペン
１６７ 領域
２００ 表示装置
２０１＿ａ トランジスタ
２０２ 領域
２０３＿ａ トランジスタ
２０３＿ｃ トランジスタ
２０３ａ トランジスタ
２０４ 領域
２０５＿ａ 接続部
２０７＿ａ 液晶素子
２１１ 基板
２１３ 絶縁膜
２１５ 絶縁膜
２１７ 絶縁膜
２１９ 絶縁膜
２２１ ゲート電極
２２３ 酸化物半導体膜
２２５＿ａ ソース電極
２２５＿ｂ ドレイン電極
２２６ 導電膜
２２７ 酸化物導電膜
２３１ 導電膜
２３３ 導電膜
２４３ 遮光膜
２４５ 絶縁膜
２４７ スペーサ
２４９ 液晶
２５１ 導電膜
２５２ 導電膜
２５３ 絶縁膜
２６１ 基板
２６５ 接着層
２６７ 接続体
２６８ ＩＣ
２６９ ＦＰＣ
３００ 液晶表示装置
３０１ 表示部
３０２ ゲート線駆動回路
３０３ 画素
３０４ データ線駆動回路
７００ 表示装置
７０２ 表示部
７０４ ゲート線駆動回路
７０６ データ線駆動回路
７０８ 検出回路
７１０ 回路ユニット
７１２ タイミングコントローラ
７１４ 画像処理回路
７１６ 演算装置
７１８ 記憶装置
８００ 表示装置
８０２ 表示部
８０４ 端子部
８０６ 接着部
８０８ 端子
８１０ 書籍
８１２ リーダーライター
１４００ 電子ペーパー
１４０１ 制御部
１４０２ 表示部
１４０３ 操作ボタン
１４０４ 領域
１４０６ 領域

Claims (3)

1. 第１乃至第３のトランジスタと、第１及び第２の容量素子と、液晶素子と、第１乃至第４の配線と、を有し、
   前記第１のトランジスタの第１端子は、前記第１の配線に電気的に接続され、
   前記第１のトランジスタの第２端子は、前記第３のトランジスタの第１端子に電気的に接続され、
   前記第１のトランジスタのゲートは、前記第２の配線に電気的に接続され、
   前記第２のトランジスタの第１端子は、前記第３の配線に電気的に接続され、
   前記第２のトランジスタの第２端子は、前記第３のトランジスタのゲートに電気的に接続され、
   前記第２のトランジスタのゲートは、前記第４の配線に電気的に接続され、
   前記第３のトランジスタの第１端子は、前記第１のトランジスタの第２端子に電気的に接続され、
   前記液晶素子の第１端子は、前記第１のトランジスタの第２端子に電気的に接続され、
   前記液晶素子の第２端子には、第１の電圧が与えられ、
   前記第１の容量素子の第１端子は、前記第３のトランジスタの第２端子に電気的に接続され、
   前記第１の容量素子の第２端子には、第２の電圧が与えられ、
   前記第２の容量素子の第１端子は、前記第２のトランジスタの第２端子に電気的に接続され、
   前記第２の容量素子の第２端子は、前記第２の電圧が与えられることを特徴とする表示装置。
2. コレステリック液晶を有する表示装置であって、
   表示装置は入力手段を有し、
   表示装置は第１の表示モードと第２の表示モードを有し、
   前記第１の表示モードは、表示領域において第１の表示領域と第２の表示領域を有し、
   前記第１の表示領域は、第１の表示状態と、前記入力手段によって入力された情報を前記第１の表示状態に追加して表示する第２の表示状態とを表示することが可能であり、
   第２の表示領域は前記第１の表示状態のみを表示する領域であり、
   前記第２の表示モードは、前記入力手段によって入力された情報を、表示領域全体において、前記第１の表示状態に追加して表示することが可能であることを特徴とする表示装置。
3. コレステリック液晶に電界を印加することで前記コレステリック液晶の配向を変化させることが可能な液晶素子を画素として利用した表示装置であり、
   スタイラスペンで応力を付与し、前記応力が付与された部分の配向をフォーカルコニック状態からプレーナ状態に変化させて前記コレステリック液晶の反射率を変化させることで表示を行う方法を用いる表示装置であって、
   応力により前記プレーナ状態に変化する領域と、前記液晶素子に電界を印加することで前記応力が加わってもフォーカルコニック状態が維持される領域の両方の領域を有することが可能であることを特徴とする表示装置。