CN109917595A - 像素结构及其驱动方法、显示面板、显示装置 - Google Patents

像素结构及其驱动方法、显示面板、显示装置 Download PDF

Info

Publication number
CN109917595A
CN109917595A CN201711320967.8A CN201711320967A CN109917595A CN 109917595 A CN109917595 A CN 109917595A CN 201711320967 A CN201711320967 A CN 201711320967A CN 109917595 A CN109917595 A CN 109917595A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
electrode
dot structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711320967.8A
Other languages
English (en)
Other versions
CN109917595B (zh
Inventor
张东徽
马小叶
殷瑞
司秀丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711320967.8A priority Critical patent/CN109917595B/zh
Priority to PCT/CN2018/115689 priority patent/WO2019114494A1/zh
Priority to EP18889093.3A priority patent/EP3726288B1/en
Priority to US16/489,050 priority patent/US10921659B2/en
Publication of CN109917595A publication Critical patent/CN109917595A/zh
Application granted granted Critical
Publication of CN109917595B publication Critical patent/CN109917595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

一种像素结构及其驱动方法、显示面板、显示装置。该像素结构包括像素电极、栅线和数据线、第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括栅极、第一电极和第二电极；第二薄膜晶体管包括栅极、第一电极和第二电极；第一薄膜晶体管的栅极与栅线电连接，第一薄膜晶体管的第一电极与数据线电连接，第二薄膜晶体管的栅极与第二薄膜晶体管的第一电极电连接，第二薄膜晶体管的第一电极与像素电极电连接，第二薄膜晶体管的第二电极与第一薄膜晶体管的第二电极电连接。

Description

像素结构及其驱动方法、显示面板、显示装置
技术领域
本公开至少一实施例涉及一种像素结构及其驱动方法、显示面板、显示装置。
背景技术
目前，平板显示技术发展迅速。平板显示面板例如包括液晶显示面板、有机发光显示面板等。例如，常见的平板显示面板包括多条栅线、多条数据线、以及由多条栅线和多条数据线彼此交叉限定的多个像素单元；每个像素单元包括显示电极和与显示电极连接的薄膜晶体管。薄膜晶体管用于控制显示电极是否进行显示。
发明内容
本公开至少一实施例提供一种像素结构，其包括：像素电极、栅线和数据线、第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括栅极、第一电极和第二电极；第二薄膜晶体管包括栅极、第一电极和第二电极；所述第一薄膜晶体管的栅极与所述栅线电连接，所述第一薄膜晶体管的第一电极与所述数据线电连接，所述第二薄膜晶体管的栅极与所述第二薄膜晶体管的第一电极电连接，所述第二薄膜晶体管的第一电极与所述像素电极电连接，所述第二薄膜晶体管的第二电极与所述第一薄膜晶体管的第二电极电连接。
例如，该像素结构还包括第三薄膜晶体管，第三薄膜晶体管包括栅极、第一电极和第二电极。所述第三薄膜晶体管的栅极与所述栅线电连接，所述第三薄膜晶体管的第一电极与所述数据线电连接，并且所述第三薄膜晶体管的第二电极与所述像素电极电连接。
例如，该像素结构中，所述第一薄膜晶体管的阈值电压小于或等于所述第三薄膜晶体管的阈值电压。
例如，该像素结构中，所述第一薄膜晶体管的个数为1，所述第二薄膜晶体管的个数为1。
例如，该像素结构中，所述第一薄膜晶体管的个数为1，所述第二薄膜晶体管的个数为多个。
例如，该像素结构中，所述第一薄膜晶体管的个数为多个，与每一个所述第一薄膜晶体管连接的所述第二薄膜晶体管的个数为1。
例如，该像素结构中，所述第一薄膜晶体管的个数为多个，与每一个所述第一薄膜晶体管连接的所述第二薄膜晶体管的个数为多个。
例如，该像素结构中，多个所述第二薄膜晶体管的反向击穿电压相同。
例如，该像素结构中，多个所述第二薄膜晶体管的沟道区面积相同。
例如，该像素结构中，多个所述第二薄膜晶体管的反向击穿电压不同。
例如，该像素结构中，多个所述第二薄膜晶体管的沟道区面积不同。
例如，该像素结构中，多个所述第二薄膜晶体管的反向击穿电压呈等差分布。
例如，该像素结构中，随着所述第二薄膜晶体管的反向击穿电压的增大，每两个所述第二薄膜晶体管的反向击穿电压的差值减小。
本公开至少一实施例还提供一种显示面板，该显示面板包括本公开至少一实施例提供的像素结构。
本公开至少一实施例还提供一种显示装置，该显示装置包括本公开至少一实施例提供的显示面板。
本公开至少一实施例还提供一种像素结构的驱动方法，该方法适用于本公开至少一实施例提供的像素结构，该方法包括：向栅线施加栅电压，并且向所述数据线施加数据电压，控制所述栅电压大于或等于所述第一薄膜晶体管的阈值电压并且所述数据电压大于或等于所述第二薄膜晶体管的反向击穿电压，使得所述像素电极经由所述第一薄膜晶体管和所述第二薄膜晶体管进行充电。
例如，该驱动方法还包括控制所述栅电压小于所述第一薄膜晶体管的阈值电压，或者控制所述栅电压大于或等于所述第一薄膜晶体管的阈值电压并且所述数据电压小于所述第二薄膜晶体管的反向击穿电压，使得所述像素电极不经由所述第一薄膜晶体管和所述第二薄膜晶体管进行充电。
例如，该驱动方法中，所述像素结构包括多个所述第二薄膜晶体管，所述多个第二薄膜晶体管的反向击穿电压不同；所述数据电压越高，实现导通的所述第二薄膜晶体管的个数越多，所述像素电极被充电的速度越快。
例如，该驱动方法中，所述像素结构还包括第三薄膜晶体管，所述第三薄膜晶体管包括栅极、第一电极和第二电极，所述第三薄膜晶体管的栅极与所述栅线电连接，所述第三薄膜晶体管的第一电极与所述数据线电连接，并且所述第三薄膜晶体管的第二电极与所述像素电极电连接；并且所述驱动方法还包括：控制所述栅电压大于或等于所述第三薄膜晶体管的阈值电压，使得所述第三薄膜晶体管导通，所述像素电极经由所述第三薄膜晶体管进行充电。
例如，该驱动方法还包括控制所述栅电压小于所述第三薄膜晶体管的阈值电压，使得所述第三薄膜晶体管不导通，所述像素电极不经由所述第三薄膜晶体管进行充电。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为一种像素结构的平面示意图；
图2A为本公开一实施例提供的一种像素结构的平面示意图；
图2B为图2A所示的像素结构的等效电路图；
图3A为本公开一实施例提供的另一种像素结构的平面示意图；
图3B为图3A所示的像素结构的等效电路图；
图3C为本公开一实施例提供的又一种像素结构的等效电路图；
图4A为本公开一实施例提供的再一种像素结构的平面示意图；
图4B为图4A所示的像素结构的等效电路图；
图5A为本公开一实施例提供的再一种像素结构的平面示意图；
图5B为图5A所示的像素结构的等效电路图；
图6A为本公开一实施例提供的再一种像素结构的平面示意图；
图6B为图6A所示的像素结构的等效电路图；
图7A为本公开一实施例提供的再一种像素结构的平面示意图；
图7B为图7A所示的像素结构的等效电路图；
图7C为本公开一实施例提供的又一种像素结构的等效电路图；
图8A为本公开一实施例提供的再一种像素结构的平面示意图；
图8B为图8A所示的像素结构的等效电路图；
图9A为本公开一实施例提供的再一种像素结构的平面示意图；
图9B为图9A所示的像素结构的等效电路图；
图10为沿图2A中的I-I’线的剖面示意图；
图11为本公开一实施例提供的一种显示面板示意图；
图12为本公开一实施例提供的一种显示装置示意图。
附图标记
101-像素电极；201-栅线；301-数据线；8-薄膜晶体管；801-漏极；802-栅极；803-源极；1-像素电极；2-栅线；3-数据线；4/401/402/403-第一薄膜晶体管；4011-第一薄膜晶体管的第一电极；4012-第一薄膜晶体管的栅极；4013-第一薄膜晶体管的第二电极；5/501/502/503/504/505/506-第二薄膜晶体管；5011-第二薄膜晶体管的第一电极；5012-第二薄膜晶体管的栅极；5013-第二薄膜晶体管的第二电极；6-第三薄膜晶体管；601-第三薄膜晶体管的第一电极；602-第三薄膜晶体管的栅极；603-第三薄膜晶体管的第二电极；701/702/703-栅线引线；7-导电层；9-衬底基板；10-像素结构；11-过孔；12-显示面板；13-显示单元；14-显示装置；15-栅绝缘层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开所使用的附图的尺寸并不是严格按实际比例绘制，像素结构中第一薄膜晶体管、第二薄膜晶体管的个数也不是限定为图中所示的数量，各个结构的具体地尺寸和数量可根据实际需要进行确定。本公开中所描述的附图仅是示例性的结构示意图。
图1是一种像素结构的平面示意图。该像素结构包括像素电极101、栅线201、数据线301和薄膜晶体管8。薄膜晶体管8包括栅极802、漏极801和源极803。栅极802与栅线201电连接，能够接收来自栅线201的栅信号，栅信号例如为施加在栅线201上的栅电压。源极803与数据线301电连接，能够接收来自数据线301的数据信号，数据信号例如为施加在数据线301上的数据电压。当栅电压大于薄膜晶体管的阈值电压时，薄膜晶体管8实现导通，数据信号经由薄膜晶体管8传输至像素电极101以对像素电极101进行充电，从而实现显示。例如，该像素结构可以位于液晶显示面板中，并且该像素结构还包括公共电极。液晶显示面板的液晶层中的液晶分子的偏转方向会随着施加在像素电极101和公共电极之间的电压的改变而改变，从而控制液晶层的光通过率，进而控制位于液晶显示面板中的像素结构的显示灰阶。进一步地，可以通过控制施加在数据线301上的数据电压的大小来控制施加在像素电极101和公共电极之间的电压，从而控制像素结构的显示灰阶。
本公开至少一实施例提供一种像素结构，其包括：像素电极、栅线和数据线、第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括栅极、第一电极和第二电极；第二薄膜晶体管包括栅极、第一电极和第二电极；第一薄膜晶体管的栅极与栅线电连接，第一薄膜晶体管的第一电极与数据线电连接，第二薄膜晶体管的栅极与第二薄膜晶体管的第一电极电连接，第二薄膜晶体管的第一电极与像素电极电连接，第二薄膜晶体管的第二电极与第一薄膜晶体管的第二电极电连接。
根据本公开实施例的像素结构包括第一薄膜晶体管和第二薄膜晶体管，像素电极经由第一薄膜晶体管和第二薄膜晶体管进行充电。与图1所示的像素结构相比，根据本公开实施例的像素结构可以使得像素电极的充电过程更加稳定、可靠。
本公开至少一实施例还提供一种显示面板，该显示面板包括本公开至少一实施例提供的像素结构。
本公开至少一实施例还提供一种显示装置，该显示装置包括本公开至少一实施例提供的显示面板。
本公开至少一实施例还提供一种像素结构的驱动方法，该方法适用于本公开至少一实施例提供的像素结构，该方法包括：向栅线施加栅电压，并且向数据线施加数据电压，控制栅电压大于或等于第一薄膜晶体管的阈值电压并且数据电压大于或等于第二薄膜晶体管的反向击穿电压，使得像素电极经由第一薄膜晶体管和第二薄膜晶体管进行充电。
下面通过几个具体的实施例对本公开涉及的结构、方法及技术效果作详细说明。
实施例一
本实施例提供一种像素结构，其包括：像素电极、栅线和数据线、第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管包括栅极、第一电极和第二电极；第二薄膜晶体管包括栅极、第一电极和第二电极；第一薄膜晶体管的栅极与栅线电连接，第一薄膜晶体管的第一电极与数据线电连接，第二薄膜晶体管的栅极与第二薄膜晶体管的第一电极电连接，第二薄膜晶体管的第一电极与像素电极电连接，第二薄膜晶体管的第二电极与第一薄膜晶体管的第二电极电连接。
例如，该像素结构可以位于平板显示面板中，例如液晶显示面板、有机发光显示面板等。例如，液晶显示面板包括多条栅线、多条数据线以及该多条栅线和多条数据线彼此交叉限定的多个像素单元。例如，该像素结构可以为液晶显示面板的像素单元。例如，液晶显示面板的多个像素单元的每一个均采用根据本发明实施例的像素结构。例如，液晶显示面板的多个像素单元的一部分均采用根据本发明实施例的像素结构。
图2A为本实施例提供的一种像素结构的平面示意图，图2B为图2A所示的像素结构的等效电路图。示范性地，如图2A所示，像素结构10包括像素电极1、栅线2、数据线3、第一薄膜晶体管401、第二薄膜晶体管501。第一薄膜晶体管401包括栅极4012、第一电极4011和第二电极4013。第一薄膜晶体管的栅极4012与栅线2电连接，第一薄膜晶体管的第一电极4011与数据线3电连接。施加于栅线2上的栅电压传导至第一薄膜晶体管的栅极4012，可以通过控制栅电压的大小来控制第一薄膜晶体管的导通与截止。第一薄膜晶体管401具有阈值电压，当栅电压大于第一薄膜晶体管401的阈值电压时，第一薄膜晶体管401导通，第一薄膜晶体管的第一电极4011和第一薄膜晶体管的第二电极4013电连接，可实现电信号的传导；当栅电压小于第一薄膜晶体管401的阈值电压时，第一薄膜晶体管401处于截止状态，即第一薄膜晶体管的第一电极4011和第一薄膜晶体管的第二电极4013断开，不能实现电信号的传导。
第二薄膜晶体管501包括栅极5012、第一电极5011和第二电极5013。第二薄膜晶体管的第二电极5013与第一薄膜晶体管的第二电极4013电连接，所以在第一薄膜晶体管401导通的情况下，施加于数据线3上的数据电压能够通过第一薄膜晶体管401传导至第二薄膜晶体管的第二电极5013。第二薄膜晶体管501具有反向击穿电压Vd，当第二薄膜晶体管的第二电极5013与第二薄膜晶体管的栅极5012之间的电压差大于反向击穿电压Vd时，第二薄膜晶体管501被击穿，实现导通。在该像素结构10中，第二薄膜晶体管的栅极5012与第二薄膜晶体管的第一电极5011电连接，所以经由数据线3和第一薄膜晶体管401传输至第二薄膜晶体管的第二电极5013的数据电压大于反向击穿电压Vd时，第二薄膜晶体管501被击穿，实现导通。因此，在第一薄膜晶体管401导通的情况下，控制数据电压的大小以控制第二薄膜晶体管501的导通与截止。第二薄膜晶体管的第一电极5011与像素电极1电连接，所以当第一薄膜晶体管401和第二薄膜晶体管501同时导通时，数据电压可以经由第一薄膜晶体管401和第二薄膜晶体管501传导至像素电极1，对像素电极1进行充电，像素结构10所在的像素单元实现显示；当第一薄膜晶体管401或第二薄膜晶体管501任一一者不导通时，即处于截止状态时，数据电压不能传导至像素电极1，像素电极1不被充电，像素结构10所在的像素单元呈非显示状态。
在图2A和图2B所示的示例中，例如，该像素结构10可以位于液晶显示面板的像素单元中，可以通过控制施加在数据线3上的数据电压的大小来控制施加在像素电极1的电压，从而控制液晶分子的偏转方向以控制液晶层的光通过率，进而控制液晶显示面板的每个像素单元的显示灰阶。
在根据本公开实施例的像素结构中，像素电极1经由第一薄膜晶体管401和第二薄膜晶体管501进行充电，也就是，由第一薄膜晶体管401和第二薄膜晶体管501二者控制像素电极1的充电过程，因此，像素电极1的充电过程更加稳定、可靠。例如，在图1所示的像素结构中，可能会由于薄膜晶体管8失效而造成像素电极101被误充电；根据本公开实施例的像素结构则可以有效地降低或避免这种误充电。
例如，第一薄膜晶体管的个数为1，所述第二薄膜晶体管的个数为1。可以根据需要设计第二薄膜晶体管501的反向击穿电压，进而控制显示的灰阶。
对于图1所示的像素结构，当数据电压较高时，对像素电极进行充电的过程需要传导更多的电荷，这会造成电信号由数据线传导至像素电极的时间增加，使得各个像素单元的灰阶变化的延迟时间不一致，从而使人眼观察到的显示画面产生闪烁现象，降低了显示质量。在根据本公开的实施例，通过在图2A和图2B所示的像素结构的基础上将第二薄膜晶体管的个数设置为多个，可以有效地改善或避免因该信号传导延迟导致的人眼看到的显示画面闪烁等显示不良。
下面，将对第二薄膜晶体管的个数设置为多个的各种情况进行详细地说明。
例如，第一薄膜晶体管的个数为1，第二薄膜晶体管的个数为多个。图3A为本实施例提供的另一种像素结构的平面示意图，图3B为图3A所示的像素结构的等效电路图，图3C为本实施例提供的又一种像素结构的等效电路图。图3A至3C所示的像素结构与图2A所示的像素结构的区别在于，像素结构包括多个所述第二薄膜晶体管。参考图3A和图3B，像素结构10包括1个第一薄膜晶体管401和两个第二薄膜晶体管501/502。第一薄膜晶体管401的结构、每个第二薄膜晶体管501/502的结构、以及第一薄膜晶体管401与每个第二薄膜晶体管之间的连接关系均与图2A和图2B所示的相同，因此两个第二薄膜晶体管501/502并联于第一薄膜晶体管的第二电极4013与像素电极1之间。
例如，在图3A和图3B中，两个第二薄膜晶体管501/502的反向击穿电压可以相同，例如这两者的反向击穿电压均为Vd。如此，第二薄膜晶体管501/502实现同时导通或者同时处于截止状态。当栅电压大于第一薄膜晶体管401的阈值电压且数据电压大于第二薄膜晶体管的反向击穿电压Vd时，第一薄膜晶体管401和两个第二薄膜晶体管501/502均导通，可以同时经由两个第二薄膜晶体管501/502对像素电极1进行充电。在数据电压较高时，需要传导的电荷量较大，图3A和图3B提供的像素结构10能够提高电荷传导速度，从而提高充电速度，减小电信号从数据线3传导至像素电极1的时间，从而减小该电信号延迟的程度，有利于改善或避免因该信号传导延迟导致的人眼看到的显示画面闪烁等显示不良。
例如，在图3A和图3B中，两个第二薄膜晶体管501/502的反向击穿电压也可以不同。例如，第二薄膜晶体管501的反向击穿电压为Vd1，第二薄膜晶体管502的反向击穿电压为Vd2，Vd1<Vd2。在第一薄膜晶体管401导通的情况下，当数据电压较低时，例如数据电压大于Vd1且小于Vd2，则第二薄膜晶体管501导通，第二薄膜晶体管502处于截止状态。此时，只经由第一薄膜晶体管401和第二薄膜晶体管501对像素电极1充电。由于数据电压较低时，充电过程需要传导的电荷量较小，所以信号延迟程度较低，因此只经由第一薄膜晶体管401和第二薄膜晶体管501对像素电极1充电即可满足信号传递速度的要求。当数据电压较高时，例如数据电压大于Vd2，则第二薄膜晶体管501/502均导通，同时经由第二薄膜晶体管501/502对像素电极1进行充电，这样能够提高充电速度，减小该电信号延迟的程度，有利于改善或避免因该信号传导延迟导致的人眼看到的显示画面闪烁等显示不良。
例如，第二薄膜晶体管的个数也可以大于2个。例如，像素结构可以包括3个第二薄膜晶体管。参考图3C所示的像素结构的等效电路，与上述图2A所示的示例相似，三个第二薄膜晶体管501/502/503的反向击穿电压可以相同与也可以不同，其相应的技术效果请参考上述描述。例如，第二薄膜晶体管501/502/503的反向击穿电压呈等差分布。第二薄膜晶体管501/502/503的反向击穿电压值分别为Vd1，Vd2，Vd3，Vd1<Vd2<Vd3且Vd2-Vd1＝Vd3-Vd2，即Vd1，Vd2，Vd3构成等差数列。这样可以使得在不同的数据电压下，导通的第二薄膜晶体管的个数不同，充电速度不同，可以均匀地分级调控充电速度。从而使得在高数据电压的情况下，满足充电速度的要求，减小该电信号延迟的程度，提高显示质量。
例如，第二薄膜晶体管的个数也可以大于3个。上述示例只是示范性的示例，本公开对并联于一个第一薄膜晶体管的第二电极与像素电极之间的第二薄膜晶体管的个数不作限定。
例如，在本实施例的一个示例中，像素结构包括n个上述第二薄膜晶体管，n为大于等于3的整数。n个第二薄膜晶体管的反向击穿电压不同。例如，n个第二薄膜晶体管的反向击穿电压由小到大分别为Vd1，Vd2，Vd3……Vd(n-1)，Vdn。Vd1，Vd2，Vd3……Vdn可以为等差数列。例如，随着第二薄膜晶体管的反向击穿电压的增大，每两个第二薄膜晶体管的反向击穿电压的差值减小。即Vdn-Vd(n-1)<Vd(n-1)-Vd(n-2)……<Vd2-Vd1。如此，随着数据电压的增大，增加的导通的第二薄膜晶体管的个数越多，有利于更好地满足高数据电压时充电速度的要求，减小来自数据线的电信号延迟的程度，提高显示质量。
在薄膜晶体管的沟道区的材料和厚度相同的条件下，薄膜晶体管的反向击穿电压的大小与沟道区面积呈正相关。例如，在上述示例中，可以使多个第二薄膜晶体管的沟道区面积相同，以使得其反向击穿电压相同；或者，可以使多个第二薄膜晶体管的沟道区面积不同，以使得其反向击穿电压不同。需要说明的是，本公开对沟道区面积及反向击穿电压的大小不作限制，本领域技术人员可以根据需要进行设计。
例如，第一薄膜晶体管的个数为多个，相应地第二薄膜晶体管的个数也为多个。图4A为本实施例提供的再一种像素结构的平面示意图，图4B为图4A所示的像素结构的等效电路图。示范性地，图4A所示的像素结构10包括3个第一薄膜晶体管401/402/403，与每一个第一薄膜晶体管连接的第二薄膜晶体管的个数为1，从而第二薄膜晶体管的总数也为3。例如，第二薄膜晶体管501与第一薄膜晶体管401连接，第二薄膜晶体管502与第一薄膜晶体管402连接，第二薄膜晶体管503与第一薄膜晶体管403连接。每个第一薄膜晶体管和与其连接的第二薄膜晶体管的连接方式与之前的示例相同，请参考之前的描述。例如，第一薄膜晶体管401/402/403的阈值电压可以相同，这样可以同时实现导通。例如，第二薄膜晶体管501/502/503的反向击穿电压可以相同，也可以不同，请参考之前的描述。本示例中的像素结构可以取得与之前的示例相同或相似的技术效果，在此不再赘述。需要说明的是，第一薄膜晶体管和第二薄膜晶体管的个数不限于是图4A中所示的个数。
例如，第一薄膜晶体管的个数为多个，与每一个第一薄膜晶体管连接的第二薄膜晶体管的个数也为多个。图5A为本实施例提供的再一种像素结构的平面示意图，图5B为图5A所示的像素结构的等效电路图。示范性地，图5A所示的像素结构10包括3个第一薄膜晶体管401/402/403，与每一个第一薄膜晶体管连接的第二薄膜晶体管的个数为2。例如，第二薄膜晶体管501/502分别与第一薄膜晶体管401连接，第二薄膜晶体管503/504与第一薄膜晶体管402连接，第二薄膜晶体管505/506与第一薄膜晶体管403连接。例如，第一薄膜晶体管401/402/403的栅极分别通过栅线引线701/702/703与栅线2电连接。每个第一薄膜晶体管和与其连接的第二薄膜晶体管的连接方式与第一个示例中的相同，请参之前的描述。如图5B所示，第一薄膜晶体管401/402/403并联，第二薄膜晶体管501/502并联于第一薄膜晶体管401的第二电极与像素电极1之间，第二薄膜晶体管503/504并联于第一薄膜晶体管402的第二电极与像素电极1之间，第二薄膜晶体管505/506并联于第一薄膜晶体管403的第二电极与像素电极1之间。同样，第二薄膜晶体管501/502/503/504/505/506的反向击穿电压可以相同，也可以不同，请参考之前的描述。本示例中的像素结构可以取得与之前的示例相同或相似的技术效果，在此不再赘述。需要说明的是，第一薄膜晶体管的个数不限于是图5A中所示的个数，与每一个第一薄膜晶体管连接的第二薄膜晶体管的个数也不限于是图5A中所示的个数。
图6A为本实施例提供的再一种像素结构的平面示意图，图6B为图6A所示的像素结构的等效电路图。如图6A和图6B所示，像素结构10还可以包括第三薄膜晶体管6，第三薄膜晶体管6包括栅极602、第一电极601和第二电极603，第三薄膜晶体管的栅极602与栅线2电连接，第三薄膜晶体管的第一电极601与数据线3电连接，并且第三薄膜晶体管的第二电极603与像素电极1电连接。该像素结构10的其他结构与图2A所示的相同。第三薄膜晶体管6具有阈值电压，当栅电压大于第三薄膜晶体管6的阈值电压时，第三薄膜晶体管6实现导通，从而可以实现经由第三薄膜晶体管6对像素电极101进行充电。
例如，第一薄膜晶体管401的阈值电压可以小于或等于第三薄膜晶体管6的阈值电压。当栅电压大于第三薄膜晶体管6的阈值电压时，第三薄膜晶体管6导通，经由第三薄膜晶体管6对像素电极101进行充电。此时，施加在栅线2上的栅电压也大于第一薄膜晶体管401的阈值电压，第一薄膜晶体管401能够实现导通。此时，当施加在数据线3上的数据电压较低时，例如数据电压小于第二薄膜晶体管501的反向击穿电压，则第二薄膜晶体管501处于截至状态，仅经由第三薄膜晶体管6对像素电极101进行充电。当施加在数据线3上的数据电压较高时，例如数据电压大于第二薄膜晶体管501的反向击穿电压，则第二薄膜晶体管501导通，同时经由第一薄膜晶体管401和第二薄膜晶体管501、以及第三薄膜晶体管6对像素电极101进行充电。这样在数据电压较低时，可以实现各个灰阶的显示，并且，在数据电压较高时，可以导通第二薄膜晶体管501，从而经由第三薄膜晶体管、以及第一薄膜晶体管和第二薄膜晶体管501同时对像素电极进行充电，以提高充电速度，减小来自数据线的电信号延迟的程度，提高显示质量。
例如，第一薄膜晶体管401的阈值电压也可以大于第三薄膜晶体管6的阈值电压。
图7A为本实施例提供的再一种像素结构的平面示意图，图7B为图7A所示的像素结构的等效电路图，图7C为本实施例提供的又一种像素结构的等效电路图，图8A为本实施例提供的再一种像素结构的平面示意图，图8B为图8A所示的像素结构的等效电路图，图9A为本实施例提供的再一种像素结构的平面示意图，图9B为图9A所示的像素结构的等效电路图。图7A-图7C所示的示例与图6A所示的示例的不同之处在于，与第一薄膜晶体管401连接的第二薄膜晶体管的个数为多个。例如，在图7A和图7B所示的像素结构中，与第一薄膜晶体管401连接的第二薄膜晶体管的个数为多个2，在图7C所示的像素结构中，与第一薄膜晶体管401连接的第二薄膜晶体管的个数为3。当然，与第一薄膜晶体管401连接的第二薄膜晶体管的个数不限于是2或3。
图8A和图8B所示的示例与图6A所示的示例的不同之处在于，第一薄膜晶体管的个数为多个，与每一个第一薄膜晶体管连接的第二薄膜晶体管的个数为1。
图9A和图9B所示的示例与图6A所示的示例不同之处在于，第一薄膜晶体管的个数为多个，且与每一个第一薄膜晶体管连接的第二薄膜晶体管的个数为多个。例如，在图9A中，第一薄膜晶体管的个数为3，与每一个第一薄膜晶体管连接的第二薄膜晶体管的个数为2。当然，第一薄膜晶体管的个数不限于3，与每个第一薄膜晶体管连接的第二薄膜晶体管的个数也不限于是2。
在图7A-图9B所示的示例中，关于第一薄膜晶体管和第二薄膜晶体管的描述与图3A-图5B所示的示例中的描述相同。图7A-图9B所示的像素结构能够使得当数据电压较低时，可以实现各个灰阶的显示，并且，在数据电压较高时，可以在不同的数据电压下控制导通的第二薄膜晶体管的个数，以经由第三薄膜晶体管、以及第一薄膜晶体管和第二薄膜晶体管同时对像素电极进行充电，从而提高充电速度，减小来自数据线的电信号延迟的程度，提高显示质量。
图10为沿图2A中的I-I’线的剖面示意图。如图10所示，第二薄膜晶体管的栅极5012设置在衬底基板9上，在第二薄膜晶体管的栅极5012上设置有栅绝缘层15，栅绝缘层15包括过孔11。例如，位于栅绝缘层15上方的第二薄膜晶体管的第一电极5011可以通过导电层7与第二薄膜晶体管的栅极5012实现电连接。导电层7的远离第二薄膜晶体管的第一电极5011的一端通过过孔11与第二薄膜晶体管的栅极5012电连接，其靠近第二薄膜晶体管的第一电极5011的第二端例如可以与第二薄膜晶体管的第一电极5011通过直接搭接的形式实现电连接，从而实现将第二薄膜晶体管的第一电极5011与第二薄膜晶体管的栅极5012电连接。例如，也可以不设置导电层7，第二薄膜晶体管的第一电极5011延伸覆盖过孔11，经由过孔11直接与第二薄膜晶体管的栅极5012接触以实现电连接。
需要说明的是，在图10中，薄膜晶体管为底栅型。然而，本发明的实施例不限于此，薄膜晶体管可以是任何类型的薄膜晶体管。
例如，本公开中的第一电极可以为薄膜晶体管的源极，第二电极为薄膜晶体管的漏极；或者，第一电极可以为薄膜晶体管的漏极，第二电极为薄膜晶体管的源极。各个薄膜晶体管的第一电极、第二电极以及导电层的材料为导电材料，例如可以是金属材料(例如，铜、铝、铜合金、铝合金等)或透明导电材料(例如，铟锡氧化物(ITO)、铟锌氧化物(IZO)等)等。
实施例二
图11为本实施例提供的一种显示面板示意图。本实施例提供一种显示面板，该显示面板包括本公开实施例一提供的任意一种像素结构。示范性地，如图11所示，显示面板12可以包括由相邻的栅线2和相邻的数据线围成的多个显示单元13，每个显示单元13包括该像素结构。关于显示面板的其他结构，本实施例不作限定，可参考本领域常规设计。例如，该显示面板可以是液晶显示面板、有机发光显示面板等。
实施例三
图12为本实施例提供的一种显示装置示意图。示范性地，如图12所示，本实施例提供一种显示装置14，该显示装置包括本公开实施例二提供的显示面板12。本实施例对显示面板14的其他结构不作限定，可参考本领域常规设计。
例如，该显示装置可以是为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等具有显示功能的产品或部件。
实施例四
本实施例还提供一种像素结构的驱动方法，该方法适用于本公开实施例一提供的像素结构，该方法包括：向栅线施加栅电压，并且向数据线施加数据电压，控制栅电压大于或等于第一薄膜晶体管的阈值电压并且数据电压大于或等于第二薄膜晶体管的反向击穿电压，使得像素电极经由第一薄膜晶体管和第二薄膜晶体管进行充电。
例如，对于图2A所示的像素结构，在工作过程中，向栅线施加栅电压，并且向数据线施加数据电压。通过控制栅电压的大小控制第一薄膜晶体管401的导通与截止。在第一薄膜晶体管401导通的情况下，通过控制数据电压的大小控制第二薄膜晶体管的导通与截止。例如，控制栅电压大于或等于第一薄膜晶体管401的阈值电压，并且，数据电压大于或等于第二薄膜晶体管的反向击穿电压，可以使得第一薄膜晶体管401和第二薄膜晶体管501均导通，像素电极1经由第一薄膜晶体管401和第二薄膜晶体管501进行充电。例如，控制栅电压小于第一薄膜晶体管401的阈值电压，第一薄膜晶体管401处于截止状态，此时，像素电极1不经由第一薄膜晶体管401和第二薄膜晶体管进行充电。例如，控制栅电压大于或等于第一薄膜晶体管401的阈值电压，并且，数据电压小于第二薄膜晶体管501的反向击穿电压，此时，即使第一薄膜晶体管401可以导通，但第二薄膜晶体管501处于截止状态，第一薄膜晶体管401和第二薄膜晶体管501不能形成通路，使得像素电极1不经由第一薄膜晶体管401和第二薄膜晶体管501进行充电。此时，像素电极1不被充电，像素电极1所在的像素单元处于非显示状态。像素电极1经由第一薄膜晶体管401和第二薄膜晶体管402进行充电，也就是，由第一薄膜晶体管401和第二薄膜晶体管402二者控制像素电极1的充电过程，因此，像素电极1的充电过程更加稳定、可靠。
例如，对于图3A-图5B所示的像素结构的示例，像素结构包括多个第二薄膜晶体管，多个第二薄膜晶体管的反向击穿电压可以不同。数据电压越高，实现导通的第二薄膜晶体管的个数越多，像素电极被充电的速度越快。这样可以使得在较高的数据电压条件下，像素电极经由多个第二薄膜晶体管同时进行充电，从而能够提高充电速度，减小来自数据线的电信号延迟的程度，提高显示质量。
例如，对于图6A-图9B所示的像素结构的示例，像素结构还包括第三薄膜晶体管，第三薄膜晶体管包括栅极、第一电极和第二电极。第三薄膜晶体管的栅极与栅线电连接，第三薄膜晶体管的第一电极与数据线电连接，并且第三薄膜晶体管的第二电极与像素电极电连接。该像素结构的驱动方法还包括：控制栅电压大于或等于第三薄膜晶体管的阈值电压，使得第三薄膜晶体管导通，像素电极可以经由第三薄膜晶体管进行充电。如此，像素电极可以同时经由第三薄膜晶体管、以及第一薄膜晶体管和第二薄膜晶体管进行充电。例如，控制栅电压大于或等于第三薄膜晶体管和第一薄膜晶体管的阈值电压以使第三薄膜晶体管导通且第一薄膜晶体也导通。此时，在数据电压较低时，例如数据电压小于任何一个第二薄膜晶体管的反向击穿电压，第二薄膜晶体管处于截止状态，像素电极仅经由第三薄膜晶体管进行充电，通过控制数据电压的大小改变来控制像素结构所在的像素单元的显示灰阶，可以实现各个灰阶的显示；在数据电压较高时，可以使数据电压大于至少一个第二薄膜晶体管的反向击穿电压，以使至少一个第二薄膜晶体管导通，从而同时经由第三薄膜晶体管、以及第一薄膜晶体管和第二薄膜晶体管对像素电极进行充电，能够提高充电速度，减小来自数据线的电信号延迟的程度，提高显示质量。
例如，该像素结构的驱动方法还包括：控制栅电压小于第三薄膜晶体管的阈值电压，使得第三薄膜晶体管不导通，像素电极不经由第三薄膜晶体管进行充电。例如，第三薄膜晶体管的阈值电压大于第一薄膜晶体管的阈值电压，当施加在栅线上的栅电压大于第一薄膜晶体管的阈值电压且小于第三薄膜晶体管的阈值电压时，则第一薄膜晶体管能够实现导通，第三薄膜晶体管不导通。此时，如果控制数据电压使得至少一个第二薄膜晶体管导通时，像素电极可以只经由第一薄膜晶体管和第二薄膜晶体管进行充电。例如，当施加在栅线上的栅电压小于第一薄膜晶体管的阈值电压且小于第三薄膜晶体管的阈值电压时，像素电极不被充电，像素电极所在的像素单元处于非显示状态。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (20)

1.一种像素结构，包括：
像素电极、栅线和数据线；
第一薄膜晶体管，包括栅极、第一电极和第二电极；
第二薄膜晶体管，包括栅极、第一电极和第二电极；
其中，所述第一薄膜晶体管的栅极与所述栅线电连接，所述第一薄膜晶体管的第一电极与所述数据线电连接，
所述第二薄膜晶体管的栅极与所述第二薄膜晶体管的第一电极电连接，所述第二薄膜晶体管的第一电极与所述像素电极电连接，所述第二薄膜晶体管的第二电极与所述第一薄膜晶体管的第二电极电连接。
2.根据权利要求1所述的像素结构，还包括：
第三薄膜晶体管，包括栅极、第一电极和第二电极，
其中，所述第三薄膜晶体管的栅极与所述栅线电连接，所述第三薄膜晶体管的第一电极与所述数据线电连接，并且所述第三薄膜晶体管的第二电极与所述像素电极电连接。
3.根据权利要求2所述的像素结构，其中，所述第一薄膜晶体管的阈值电压小于或等于所述第三薄膜晶体管的阈值电压。
4.根据权利要求1所述的像素结构，其中，所述第一薄膜晶体管的个数为1，所述第二薄膜晶体管的个数为1。
5.根据权利要求1所述的像素结构，其中，所述第一薄膜晶体管的个数为1，所述第二薄膜晶体管的个数为多个。
6.根据权利要求1所述的像素结构，其中，所述第一薄膜晶体管的个数为多个，与每一个所述第一薄膜晶体管连接的所述第二薄膜晶体管的个数为1。
7.根据权利要求1所述的像素结构，其中，所述第一薄膜晶体管的个数为多个，与每一个所述第一薄膜晶体管连接的所述第二薄膜晶体管的个数为多个。
8.根据权利要求5-7任一所述的像素结构，其中，多个所述第二薄膜晶体管的反向击穿电压相同。
9.根据权利要求8所述的像素结构，其中，多个所述第二薄膜晶体管的沟道区面积相同。
10.根据权利要求5-7任一所述的像素结构，其中，多个所述第二薄膜晶体管的反向击穿电压不同。
11.根据权利要求10所述的像素结构，其中，多个所述第二薄膜晶体管的沟道区面积不同。
12.根据权利要求10所述的像素结构，其中，多个所述第二薄膜晶体管的反向击穿电压呈等差分布。
13.根据权利要求10所述的像素结构，其中，随着所述第二薄膜晶体管的反向击穿电压的增大，每两个所述第二薄膜晶体管的反向击穿电压的差值减小。
14.一种显示面板，包括权利要求1-13任意一种像素结构。
15.一种显示装置，包括权利要求14所述的显示面板。
16.一种权利要求1所述的像素结构的驱动方法，包括：
向所述栅线施加栅电压，并且向所述数据线施加数据电压，
控制所述栅电压大于或等于所述第一薄膜晶体管的阈值电压并且所述数据电压大于或等于所述第二薄膜晶体管的反向击穿电压，使得所述像素电极经由所述第一薄膜晶体管和所述第二薄膜晶体管进行充电。
17.根据权利要求16所述的驱动方法，还包括：控制所述栅电压小于所述第一薄膜晶体管的阈值电压，或者控制所述栅电压大于或等于所述第一薄膜晶体管的阈值电压并且所述数据电压小于所述第二薄膜晶体管的反向击穿电压，使得所述像素电极不经由所述第一薄膜晶体管和所述第二薄膜晶体管进行充电。
18.根据权利要求16所述的驱动方法，其中，
所述像素结构包括多个所述第二薄膜晶体管，所述多个第二薄膜晶体管的反向击穿电压不同；
所述数据电压越高，实现导通的所述第二薄膜晶体管的个数越多，所述像素电极被充电的速度越快。
19.根据权利要求16或17所述的驱动方法，其中，
所述像素结构还包括第三薄膜晶体管，所述第三薄膜晶体管包括栅极、第一电极和第二电极，
所述第三薄膜晶体管的栅极与所述栅线电连接，所述第三薄膜晶体管的第一电极与所述数据线电连接，并且所述第三薄膜晶体管的第二电极与所述像素电极电连接；并且
所述驱动方法还包括：控制所述栅电压大于或等于所述第三薄膜晶体管的阈值电压，使得所述第三薄膜晶体管导通，所述像素电极经由所述第三薄膜晶体管进行充电。
20.根据权利要求19所述的驱动方法，还包括：控制所述栅电压小于所述第三薄膜晶体管的阈值电压，使得所述第三薄膜晶体管不导通，所述像素电极不经由所述第三薄膜晶体管进行充电。
CN201711320967.8A 2017-12-12 2017-12-12 像素结构及其驱动方法、显示面板、显示装置 Active CN109917595B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201711320967.8A CN109917595B (zh) 2017-12-12 2017-12-12 像素结构及其驱动方法、显示面板、显示装置
PCT/CN2018/115689 WO2019114494A1 (zh) 2017-12-12 2018-11-15 像素结构及其驱动方法、显示面板、显示装置
EP18889093.3A EP3726288B1 (en) 2017-12-12 2018-11-15 Pixel structure, drive method thereof, display panel, and display device
US16/489,050 US10921659B2 (en) 2017-12-12 2018-11-15 Pixel structure, drive method thereof, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711320967.8A CN109917595B (zh) 2017-12-12 2017-12-12 像素结构及其驱动方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN109917595A true CN109917595A (zh) 2019-06-21
CN109917595B CN109917595B (zh) 2021-01-22

Family

ID=66819921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711320967.8A Active CN109917595B (zh) 2017-12-12 2017-12-12 像素结构及其驱动方法、显示面板、显示装置

Country Status (4)

Country Link
US (1) US10921659B2 (zh)
EP (1) EP3726288B1 (zh)
CN (1) CN109917595B (zh)
WO (1) WO2019114494A1 (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA958794A (en) * 1969-11-06 1974-12-03 Frank J. Marlowe Alternating voltage excitation of liquid crystal display matrix
CN1030153A (zh) * 1987-06-18 1989-01-04 菲利浦光灯制造公司 显示设备
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
CN1089041A (zh) * 1992-12-30 1994-07-06 株式会社金星社 液晶显示器有源矩阵
US5471225A (en) * 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
US20040189885A1 (en) * 2003-03-28 2004-09-30 Samsung Electronics Co., Ltd. Display device and diode array panel therefor
CN1637831A (zh) * 2003-12-22 2005-07-13 Lg.菲利浦Lcd株式会社 液晶显示装置及其驱动方法
US7019796B2 (en) * 2004-06-29 2006-03-28 Wintek Corporation Thin film transistor electrostatic discharge protective circuit
CN1892767A (zh) * 2005-07-04 2007-01-10 株式会社半导体能源研究所 显示器件及其驱动方法
CN100524750C (zh) * 2005-06-30 2009-08-05 精工爱普生株式会社 集成电路装置及电子设备
JP2012058335A (ja) * 2010-09-06 2012-03-22 Seiko Epson Corp 電気光学装置および電子機器
KR20130100498A (ko) * 2012-03-02 2013-09-11 엘지디스플레이 주식회사 액정표시장치
CN104298032A (zh) * 2014-08-25 2015-01-21 京东方科技集团股份有限公司 一种液晶显示面板及其调校方法
CN104332138A (zh) * 2014-12-02 2015-02-04 京东方科技集团股份有限公司 像素驱动电路、显示装置和像素驱动方法
CN105467707A (zh) * 2016-01-29 2016-04-06 京东方科技集团股份有限公司 一种放电电路、阵列基板、液晶显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
CN102213885B (zh) * 2011-06-08 2013-02-06 深圳市华星光电技术有限公司 薄膜晶体管矩阵结构及液晶显示面板
CN103278990B (zh) * 2013-05-28 2017-08-25 京东方科技集团股份有限公司 像素结构及液晶面板
US10095332B2 (en) * 2015-07-24 2018-10-09 Apple Inc. Pixel charging and discharging rate control systems and methods
CN106502015B (zh) * 2016-11-22 2019-06-21 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示装置
CN106526996B (zh) * 2016-11-29 2019-06-28 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106531747A (zh) * 2016-12-09 2017-03-22 友达光电（昆山）有限公司 一种显示面板
CN106886111A (zh) * 2017-03-31 2017-06-23 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA958794A (en) * 1969-11-06 1974-12-03 Frank J. Marlowe Alternating voltage excitation of liquid crystal display matrix
CN1030153A (zh) * 1987-06-18 1989-01-04 菲利浦光灯制造公司 显示设备
JPH06102530A (ja) * 1992-09-18 1994-04-15 Sharp Corp 液晶表示装置
CN1089041A (zh) * 1992-12-30 1994-07-06 株式会社金星社 液晶显示器有源矩阵
US5471225A (en) * 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
US20040189885A1 (en) * 2003-03-28 2004-09-30 Samsung Electronics Co., Ltd. Display device and diode array panel therefor
JP2004302467A (ja) * 2003-03-28 2004-10-28 Samsung Electronics Co Ltd 液晶表示装置用薄膜ダイオード表示板及びこれを含む液晶表示装置
CN1637831A (zh) * 2003-12-22 2005-07-13 Lg.菲利浦Lcd株式会社 液晶显示装置及其驱动方法
US7019796B2 (en) * 2004-06-29 2006-03-28 Wintek Corporation Thin film transistor electrostatic discharge protective circuit
CN100524750C (zh) * 2005-06-30 2009-08-05 精工爱普生株式会社 集成电路装置及电子设备
CN1892767A (zh) * 2005-07-04 2007-01-10 株式会社半导体能源研究所 显示器件及其驱动方法
JP2012058335A (ja) * 2010-09-06 2012-03-22 Seiko Epson Corp 電気光学装置および電子機器
KR20130100498A (ko) * 2012-03-02 2013-09-11 엘지디스플레이 주식회사 액정표시장치
CN104298032A (zh) * 2014-08-25 2015-01-21 京东方科技集团股份有限公司 一种液晶显示面板及其调校方法
CN104332138A (zh) * 2014-12-02 2015-02-04 京东方科技集团股份有限公司 像素驱动电路、显示装置和像素驱动方法
CN105467707A (zh) * 2016-01-29 2016-04-06 京东方科技集团股份有限公司 一种放电电路、阵列基板、液晶显示面板及显示装置

Also Published As

Publication number Publication date
CN109917595B (zh) 2021-01-22
WO2019114494A1 (zh) 2019-06-20
US20200004068A1 (en) 2020-01-02
EP3726288B1 (en) 2024-01-03
EP3726288A4 (en) 2021-09-01
US10921659B2 (en) 2021-02-16
EP3726288A1 (en) 2020-10-21

Similar Documents

Publication Publication Date Title
US11411058B2 (en) Flexible display device
JP5368125B2 (ja) 表示装置
US8988643B2 (en) Peep-proof display apparatus and driving method thereof
KR102020938B1 (ko) 액정표시장치
US8836903B2 (en) Liquid crystal display
US10002578B2 (en) Moving impurity ions in a liquid crystal display device
CN105159490A (zh) 触控显示面板及其驱动方法和触控显示装置
US20160335975A1 (en) Array Substrate and Driving Method Thereof, Display Panel, and Display Apparatus
CN111812897B (zh) 液晶显示装置
US20120229723A1 (en) Substrate for liquid crystal display device, liquid crystal display device, and method for driving liquid crystal display device
KR20110107659A (ko) 액정표시장치
CN104464680A (zh) 一种阵列基板和显示装置
US20090109360A1 (en) Liquid Crystal Display Device
US20170229077A1 (en) Liquid crystal display panel and electronic device adopting liquid crystal display panel thereof
US20190012975A1 (en) Pixel circuit structure and display panel
TWI354977B (en) Display panel and opto-electronic apparatus
KR102180088B1 (ko) 표시 패널 및 그것을 포함하는 표시 장치
US7358955B2 (en) Liquid crystal display for mobile phone
CN100573248C (zh) 显示面板及包含其的光电装置
JP2019534481A (ja) Ｌｃｄアレイ基板、ｌｃｄパネル及びｌｃｄ画素回路
US9589521B2 (en) Liquid crystal display apparatus having wire-on-array structure
CN109917595A (zh) 像素结构及其驱动方法、显示面板、显示装置
JP5250737B2 (ja) 液晶表示装置及びその駆動方法
US9305504B2 (en) Display device and liquid crystal display panel having a plurality of common electrodes
CN106773422B (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant