JP5368125B2 - 表示装置 - Google Patents

Description

本発明は表示装置に関し、より詳しくは、薄膜トランジスタによって駆動される液晶表示装置に関する。

一般に、映像表示装置は外部から入力される映像情報を処理して、目で知覚できる映像を表示する装置であって、液晶表示装置（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ、ＬＣＤ）、プラズマ表示パネル（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ、ＰＤＰ）、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ、ＯＬＥＤ）による表示装置などがある。かかる映像表示装置の中で液晶表示装置は高解像度の実現及び画質に優れており、ノートパソコン、コンピュータ及びテレビに幅広く使用されている。

液晶表示装置は、画素電極、共通電極を含む二枚の基板、及び基板の間に挟まれた液晶層を含む。液晶表示装置は、電界形成電極の画素電極及び共通電極に所定の電圧を印加して液晶分子の配列を変更して入射光の偏光方向を制御することで、所望の映像を表わす。

このような液晶表示装置のうち、電界が印加されない状態で液晶分子の長軸を上下表示板に対して垂直となるように配列した垂直配向（ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ、ＶＡ）方式の液晶表示装置は、コントラスト比が大きく、かつ広い基準視野角の実現が容易であるので、注目を集めている。ここで基準視野角とは、コントラスト比が１:１０の視野角または階調間輝度反転限界角度を意味する。

垂直配向方式の液晶表示装置は、広い側面視認性を有するように、電界生成電極に開口部または突起を形成して液晶分子の配向方向を制御する。しかし、電界生成電極に形成された開口部または突起は、画素の開口率を減少させるという問題がある。

また、従来の垂直配向方式の液晶表示装置は、前面視認性に比べて側面視認性が落ちるという問題がある。例えば、切開部が具備されたＰＶＡ（ｐａｔｔｅｒｎｅｄ ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ）方式の液晶表示装置の場合には側面に向かうほど映像が明るくなり、極端な場合には高い階調間の輝度差がなくなって画像がぼやけて見えることもある。

そこで、本発明の目的は、側面視認性を高めつつ、画素の開口率の確保に有利な表示装置を提供することにある。

なお、本発明の目的は上述したことに限定されず、他の目的は下記から当業者に明らかに理解されるであろう。

上記目的を達成するための本発明の一実施形態による液晶表示装置は、第１ゲート線及び第２ゲート線と、第１ゲート線及び第２ゲート線と交差するデータ線と、第１ゲート線及び第２ゲート線とデータ線とに接続されて行列状に配列された複数の画素を有し、画素の各々は、第１画素電極と、第１ゲート線、データ線、及び第１画素電極と接続された第１薄膜トランジスタと、第２画素電極と、第１ゲート線、データ線、及び第２画素電極と接続された第２薄膜トランジスタと、維持電極と、第１画素電極と重畳して電荷分配キャパシタを形成し、維持電極の上に形成されたカップリング電極と、第１ゲート線、維持電極、及びカップリング電極と接続された第３薄膜トランジスタと、第２ゲート線、カップリング電極、及び第２画素電極と接続された第４薄膜トランジスタとを有する。

その他の実施形態の具体的な事項は、以下の詳細な説明及び図面に示されている。

本発明による液晶表示装置によれば、一つの画素電極を一対の副画素電極に分割した後、電荷分配（ｃｈａｒｇｅ ｓｈａｒｉｎｇ）によって各副画素電極の画素電圧に差を生じさせることにより、側面視認性を高めることができる。また、電荷分配を起こす電荷分配キャパシタの一端にスイッチング素子を接続することにより一対の副画素電極の画素電圧の差が大きくなり、側面視認性をさらに向上させることができる。

さらに、電荷分配キャパシタの一つの電極であるカップリング電極を、不透明な金属からなる維持電極ライン の上に形成することにより、画素の開口率を増加させることができる。

本発明の実施形態による液晶表示装置を説明するためのブロック図である。 図１に示された本発明の実施形態による液晶表示装置の画素部を簡略に示した透視図である。 本発明の第１の実施形態による液晶表示装置の等価回路図である。 本発明の第１の実施形態による液晶表示装置の平面図である。 図４に示されたＶ−Ｖ’線に沿った本発明の第１の実施形態に係る第１ストレージキャパシタＣｓｔ＿Ｈ及び第２ストレージキャパシタＣｓｔ＿Ｌの断面図である。 図４に示されたＶＩ−ＶＩ’線に沿った本発明の第１の実施形態による液晶表示装置の断面図である。 本発明の第２の実施形態による液晶表示装置の等価回路図である。 本発明の第２の実施形態による液晶表示装置の平面図である。 図８に示されたＩＸ−ＩＸ’線に沿った本発明の第２の実施形態による液晶表示装置の断面図である。 図８に示されたＸ−Ｘ’線に沿った本発明の第２の実施形態による液晶表示装置の断面図である。

本発明の利点及び特徴、そして、それらを達成する方法は、添付した図面と共に詳細に後述する実施形態を参照すれば明確になる。しかし、本発明は以下に開示する実施形態に限定されず、本実施形態は本発明の開示が完全になるようにし、また、本発明が属する技術分野における通常の知識を有する者が発明の範疇を完全に理解できるように提供されたものであり、本発明は請求項の範疇によって定義されるべきである。明細書の全体にわたって同一の参照符号は同一の構成要素を指す。

一つの素子が他の素子と“接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）”または“カップリングされた（ｃｏｕｐｌｅｄ ｔｏ）”とは、他の素子と直接接続、またはカップリングされた場合、または中間に他の素子を介在した場合を全て含む。一方、一つの素子が他の素子と“直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）”または“直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）”とは、中間に他の素子を介在しないことを示す。“及び／または”は、言及されたアイテムの各々及び一つ以上の全ての組み合わせを含む。

たとえば、第１、第２などが、多様な素子、構成要素及び／またはセクションを述べるために使用されるが、これら素子、構成要素及び／またはセクションはこれら用語によって制限されないことは勿論である。これら用語は、単に、一つの素子、構成要素またはセクションを他の素子、構成要素またはセクションと区別するために使用したものである。したがって、以下における第１素子、第１構成要素または第１セクションは、本発明の技術的な思想内においては第２素子、第２構成要素または第２セクションであり得る。

本明細書で使用した用語は本発明の実施形態を説明するためのものであり、本発明を制限するわけではない。本明細書において、単数型は特に言及しない限り複数型も含む。また、明細書で使用される“含む（ｃｏｍｐｒｉｓｅｓ）”及び／または“含む（ｃｏｍｐｒｉｓｉｎｇ）”は言及された構成要素、段階、動作及び／または素子は一つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。

他の定義がないならば、本明細書で使用される全ての用語（技術及び科学的用語を含む）は本発明が属する技術分野における通常の知識を有する者に共通に理解される意味で使用される。また、一般に使用される辞書に定義されている用語は、本明細書で特に定義されていない限り理想的にまたは過度に解釈されない。

以下、表示装置の例として、液晶表示装置を説明するが、本発明はこれに限定されず、プラズマ表示パネル（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ：ＰＤＰ）、有機発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ：ＯＬＥＤ）による表示装置など、全ての表示装置に適用してもよい。

以下、図１乃至図６を参照して、本発明の第１の実施形態による液晶表示装置について説明する。

図１は本発明の実施形態による液晶表示装置のブロック図であり、図２は図１に示された本発明の実施形態による液晶表示装置の画素部を簡略に示した透視図である。

図１に示すように、本発明の実施形態による液晶表示装置は、液晶表示パネルアセンブリ ３００、ゲート駆動部４００、データ駆動部５００、階調電圧生成部８００、及び信号制御部６００を含む。

液晶表示パネルアセンブリ３００は、等価回路から見ると、複数の信号線と、これに接続されてほぼ行列状に配列された複数の画素ＰＸとを含む。一方、図２に示した構造から見ると、液晶表示パネルアセンブリ３００は、対向する下部表示板１００及び上部表示板２００と、その間に挟まれた液晶層３とを含む。

信号線は、ゲート信号（“走査信号”ともいう）を伝達する複数のゲート線Ｇ_１〜Ｇ_ｎと、データ電圧を伝達する複数のデータ線Ｄ_１〜Ｄ_ｍと、維持電極線（図示せず）とを含む。ゲート線Ｇ_１〜Ｇ_ｎと維持電極線はほぼ行方向に延びて互いにほとんど平行し、データ線Ｄ_１〜Ｄ_ｍはほぼ列方向に延びて互いにほとんど平行する。

各画素ＰＸは一対の副画素を含み、一対の副画素は各々、液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）Ｃｌｃａ、Ｃｌｃｂを含む。二つの副画素のうちの少なくとも一つは、ゲート線Ｇ_１〜Ｇ_ｎ、データ線Ｄ_１〜Ｄ_ｍ、及び液晶キャパシタＣｌｃａ、Ｃｌｃｂと接続されたスイッチング素子（図示せず）を含む。

液晶キャパシタＣｌｃａ／Ｃｌｃｂは、下部表示板１００の副画素電極ＰＥａ／ＰＥｂと上部表示板２００の共通電極ＣＥとを二つの端子とし、副画素電極ＰＥａ／ＰＥｂと共通電極ＣＥ との間の液晶層３は誘電体として機能する。一対の副画素電極ＰＥａ／ＰＥｂは互いに分離されており、一つの画素電極ＰＥをなす。共通電極ＣＥは上部表示板２００の全面に形成されており、共通電圧Ｖｃｏｍの印加を受ける。液晶層３は負の誘電率異方性を有し、液晶層３の液晶分子は電場のない状態でその長軸が二つの表示板１００、２００の表面に対して垂直をなすように配向されてもよい。図２とは異なって、共通電極ＣＥが下部表示板１００に備えられる場合もあり、このときには二つの電極ＰＥ、ＣＥのうちの少なくとも一つが線状または棒状でありうる。

一方、色表示を実現するためには、各画素ＰＸが基本色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの一つを固有に表すか（空間分割）、または各画素ＰＸが時間によって交互に基本色を表わすように（時間分割）して、これら基本色の空間的、時間的な合計によって所望の色が認識されるようにする。基本色の例としては、赤色、緑色、青色など三原色が挙げられる。図２は、空間分割の一例として、各画素ＰＸが上部表示板２００の領域に基本色のうちの一つを表すカラーフィルタＣＦを備えることを示している。図２とは異なって、カラーフィルタＣＦは下部表示板１００の副画素電極ＰＥａ、ＰＥｂの上または下に形成してもよい。

液晶表示パネルアセンブリ３００の外側面には、光を偏光させる少なくとも一つの偏光子（図示せず）が付着されてもよい。

再び図１を参照すると、階調電圧生成部８００は、画素ＰＸの透過率に係わる全体階調電圧または限定された数の階調電圧（以下、“基準階調電圧”という）を生成する。（基準）階調電圧は、共通電圧Ｖｃｏｍに対して正の値を有するものと負の値を有するものとを含んでもよい。

ゲート駆動部４００は、液晶表示パネルアセンブリ３００のゲート線Ｇ_１〜Ｇ_ｎと接続し、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの組み合わせによってなるゲート信号をゲート線Ｇ_１〜Ｇ_ｎに印加する。

データ駆動部５００は、液晶表示パネルアセンブリ３００のデータ線Ｄ_１〜Ｄ_ｍと接続し、階調電圧生成部８００からの階調電圧を選択し、これをデータ電圧としてデータ線Ｄ_１〜Ｄ_ｍに印加する。しかし、階調電圧生成部８００が階調電圧を全て提供するわけではなく限定された数の基準階調電圧だけを提供する場合、データ駆動部５００は基準階調電圧を分圧して所望のデータ電圧を生成する。

信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。

このような駆動装置４００、５００、階調電圧生成部８００それぞれは、一つ以上の集積回路チップの形態で液晶表示パネルアセンブリ３００の上に直接装着されたり、または可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）の上に装着されてＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示パネルアセンブリ３００に付着されたり、別途のプリント基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）（図示せず）の上に装着されてもよい。これとは異なって、これら駆動装置４００、５００が信号線Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ及び薄膜トランジスタスイッチング素子Ｑなどと共に液晶表示パネルアセンブリ３００に集積されてもよい。また、駆動装置４００、５００、信号制御部６００、階調電圧生成部８００は単一チップで集積でき、この場合、これらのうちの少なくとも一つまたはこれらをなす少なくとも一つの回路素子が単一チップの外側にあってもよい。

図３は本発明の第１の実施形態による液晶表示装置における一画素の等価回路図であり、図４は図３と同様な等価回路を有する液晶表示装置の薄膜トランジスタ表示板の一例を示す配置図である。

図３及び図４に示すように、本発明の第１の実施形態による液晶表示装置は、複数の薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）に走査信号を伝達する複数のゲート線Ｇ_ｉ、Ｇ_ｉ＋１と、ゲート線Ｇ_ｉ、Ｇ_ｉ＋１と交差してデータ電圧を薄膜トランジスタに伝達する複数のデータ線Ｄ_ｊ、Ｄ_ｊ＋１と、ゲート線Ｇ_ｉ、Ｇ_ｉ＋１及びデータ線と接続されている複数の画素とを含む。

各画素は第１副画素ＳＰ１及び第２副画素ＳＰ２を含む。第１副画素ＳＰ１は、第１薄膜トランジスタＴＦＴ１、第１液晶キャパシタＣｌｃ＿Ｈ、及び第１ストレージキャパシタＣｓｔ＿Ｈを含む。また、第２副画素ＳＰ２は、第２薄膜トランジスタＴＦＴ２、第２液晶キャパシタＣｌｃ＿Ｌ、及び第２ストレージキャパシタＣｓｔ＿Ｌを含む。

第１薄膜トランジスタＴＦＴ１は、ゲート線Ｇ_ｉ、１１１と接続されたゲート電極１１３、データ線Ｄ_ｊ、１３０に接続されたソース電極１３１、コンタクトホール１７３によって第１画素電極１６１と接続されたドレイン電極１３５、及び第１半導体層１４１ を含む。第１画素電極１６１は上部表示板２００に形成された共通電極ＣＥ（図２参照）と共に第１液晶キャパシタＣｌｃ＿Ｈをなし、ゲート線Ｇ_ｉ、Ｇ_ｉ＋１と平行に延びた維持電極Ｃｏｍ、１２０と共に第１ストレージキャパシタＣｓｔ＿Ｈを形成する。

第２薄膜トランジスタＴＦＴ２は、ゲート線Ｇ_ｉ、１１１と接続されたゲート電極１１３、ソース電極１３１と接続されたソース電極１３２、コンタクトホール１７４によって第２画素電極１６２と接続されたドレイン電極１３６、及び第２半導体層１４２ を含む。第２画素電極１６２は共通電極ＣＥと共に第２液晶キャパシタＣｌｃ＿Ｌをなし、維持電極１２０と共に第２ストレージキャパシタＣｓｔ＿Ｌを形成する。

第１ストレージキャパシタＣｓｔ＿Ｈは第１補助電極１５２と維持電極１２０との間に形成され、第２ストレージキャパシタＣｓｔ＿Ｌは第２補助電極１５１と維持電極１２０との間に形成される。第１補助電極１５２はコンタクトホール１７２によって第１画素電極１６１と接続され、第２補助電極１５１はコンタクトホール１７１によって第２画素電極１６２と接続される。

各画素は、第３薄膜トランジスタＴＦＴ３、第４薄膜トランジスタＴＦＴ４、及び電荷分配キャパシタＣｂｏｏｓｔをさらに含む。第３薄膜トランジスタＴＦＴ３は、ゲート線Ｇ_ｉ、１１１と接続されたゲート電極１１３、ソース電極１３３、ドレイン電極１３７、及び第３半導体層１４３ を含む。ソース電極１３３は第１画素電極１６１と重畳して電荷分配キャパシタＣｂｏｏｓｔを形成するカップリング電極１５３と接続され、ドレイン電極１３７は維持電極１２０と接続される。

第４薄膜トランジスタＴＦＴ４は、ゲート線Ｇ_ｉに隣接した次の段のゲート線Ｇ_ｉ＋１と接続されたゲート電極１１４、ソース電極１３４、ドレイン電極１３８、及び第４半導体層１４４ を含む。ソース電極１３４はカップリング電極１５３と接続され、ドレイン電極１３８はコンタクトホール１７７によって第２画素電極１６２と接続される。

第１〜第４半導体層１４１、１４２、１４３、１４４ は、アモルファスシリコン 、多結晶シリコンまたは単結晶シリコンのうちの一つで形成されてもよい。

第１液晶キャパシタＣｌｃ＿Ｈ及び第２液晶キャパシタＣｌｃ＿Ｌに充電されたデータ電圧は、第１画素電極１６１及び第２画素電極１６２と共通電極ＣＥとの間の液晶分子の配向方向を制御する。また、第１ストレージキャパシタＣｓｔ＿Ｈ及び第２ストレージキャパシタＣｓｔ＿Ｌは、１フレームの間に第１液晶キャパシタＣｌｃ＿Ｈ及び第２液晶キャパシタＣｌｃ＿Ｌに充電された電圧を維持する役割を果たす。維持電極１２０には共通電圧Ｖｃｏｍのような固定された電圧が印加され得る。

電荷分配キャパシタＣｂｏｏｓｔは、維持電極１２０の上に形成されたカップリング電極１５３、第１画素電極１６１、及び保護層（図示せず）で形成される。本発明の第１の実施形態による液晶表示装置は、カップリング電極１５３をゲート電極を形成する金属層のように不透明な金属からなる維持電極１２０の上に形成することによって開口率を増加させる。

電荷分配キャパシタＣｂｏｏｓｔ及び第３薄膜トランジスタＴＦＴ３は、第２液晶キャパシタＣｌｃ＿Ｌに充電された電圧は減少させ、第１液晶キャパシタＣｌｃ＿Ｈに充電された電圧は増加させることにより、液晶表示装置の側面視認性を強化する。

第１ゲート線１１１にゲートオン電圧が印加されると、第１薄膜トランジスタ〜第３薄膜トランジスタＴＦＴ１〜ＴＦＴ３が同時にターンオンされて第１画素電極１６１及び第２画素電極１６２に同一のデータ電圧が印加され、カップリング電極１５３には共通電圧Ｖｃｏｍが印加される。また、電荷分配キャパシタＣｂｏｏｓｔには第１画素電極１６１とカップリング電極１５３との電圧差に相当する電圧が充電される。

その後、第１ゲート線１１１にゲートオフ電圧が印加されると、第１副画素ＳＰ１と第２副画素ＳＰ２とは互いに電気的に分離される。

これと同時に、第２ゲート線１１２にゲートオン電圧が印加されると、第４薄膜トランジスタＴＦＴ４がターンオンされて第２画素電極１６２とカップリング電極１５３とが接続され、第２画素電極１６２とカップリング電極１５３の電圧が同一になる。これにより、同一の電圧であった第１画素電極１６１と第２画素電極１６２とが互いに異なる電圧を有するようになる。

以下、電荷保存則 に基づいて第１画素電極１６１と第２画素電極１６２で発生する電圧の変化についてさらに詳細に説明する。

図３を参照すると、第１ノードＮ１は第１薄膜トランジスタＴＦＴ１の出力端子と電荷分配キャパシタＣｂｏｏｓｔとの間のノードであり、第２ノードＮ２は第２薄膜トランジスタＴＦＴ２の出力端子と第４薄膜トランジスタＴＦＴ４との間のノードであり、第３ノードＮ３は電荷分配キャパシタＣｂｏｏｓｔ及び第４薄膜トランジスタＴＦＴ４の出力端子との間のノードである。

第１ゲート線Ｇ_ｉを通じてゲートオン電圧が印加されると、第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２を通じて第１ノードＮ１及び第２ノードＮ２にデータ電圧Ｖｄが印加される。そして、第３薄膜トランジスタＴＦＴ３を通じて共通電圧Ｖｃｏｍが第３ノードＮ３に印加される。説明の便宜上、共通電圧Ｖｃｏｍを０Ｖと仮定するとき、第１ノードＮ１及び第２ノードＮ２にはＶｄが印加され、第３ノードＮ３には０Ｖが印加される。

電荷保存則により、第１液晶キャパシタＣｌｃ＿Ｈと第１ストレージキャパシタＣｓｔ＿Ｈに充電された電荷量Ｑｈ、第２液晶キャパシタＣｌｃ＿Ｌと第２ストレージキャパシタＣｓｔ＿Ｌに充電された電荷量Ｑｌ、及び電荷分配キャパシタＣｂｏｏｓｔに充電された電荷量Ｑｂは、下記の［数１］の通りである。
（ここで、Ｃｈ＝Ｃｌｃ＿Ｈ＋Ｃｓｔ＿Ｈ、Ｃｌ＝Ｃｌｃ＿Ｌ＋Ｃｓｔ＿Ｌ、Ｃｂは電荷分配キャパシタの静電容量である。）

次に、第１ゲート線Ｇ_ｉにゲートオフ電圧が印加され、第２ゲート線Ｇ_ｉ＋１にゲートオン電圧が印加されると、第１薄膜トランジスタ〜第３薄膜トランジスタＴＦＴ１〜ＴＦＴ３はターンオフの状態となり、第４薄膜トランジスタＴＦＴ４はターンオンの状態となる。

第１液晶キャパシタＣｌｃ＿Ｈと第１ストレージキャパシタＣｓｔ＿Ｈの電荷量Ｑｈ’、第２液晶キャパシタＣｌｃ＿Ｌと第２ストレージキャパシタＣｓｔ＿Ｌの電荷量Ｑｌ’、及び電荷分配キャパシタＣｂｏｏｓｔの電荷量Ｑｂ’を、電荷保存則に基づいて下記の［数２］の通り表す。
（ここで、Ｖ１は第１ノードＮ１に印加される電圧であり、Ｖ２は第２ノードＮ２に印加される電圧である。）

第１ノードＮ１と接続された第１液晶キャパシタＣｌｃ＿Ｈ、第１ストレージキャパシタＣｓｔ＿Ｈ、及び電荷分配キャパシタＣｂｏｏｓｔに充電された総電荷量は保存されるので、下記の［数３］が得られる。

また、第３ノードＮ３と接続された第２液晶キャパシタＣｌｃ＿Ｌ、第２ストレージキャパシタＣｓｔ＿Ｌ、及び電荷分配キャパシタＣｂｏｏｓｔに充電された総電荷量もまた保存されるので、下記の［数４］が得られる。

数式１〜数式４によって、第１ノードＮ１と第３ノードＮ３の電圧Ｖ１、Ｖ２は下記の［数５］の通りである。

データ電圧Ｖｄが共通電圧Ｖｃｏｍより大きい正極性電圧の場合、第１副画素ＳＰ１の画素電圧Ｖ１はデータ電圧Ｖｄより上昇し、第２副画素ＳＰ２の画素電圧Ｖ２はデータ電圧Ｖｄより下降する。データ電圧Ｖｄが共通電圧Ｖｃｏｍより小さい負極性電圧の場合はこれと反対になる。したがって、第１副画素ＳＰ１の画素電圧Ｖ１の絶対値が第２副画素ＳＰ２の画素電圧Ｖ２の絶対値より常に大きくなる。

このように、一つの画素内に位置する第１副画素ＳＰ１及び第２副画素ＳＰ２の画素電圧Ｖ１、Ｖ２が互いに異なる値を有するようになる場合、側面視認性が向上できる。つまり、第１副画素ＳＰ１及び第２副画素ＳＰ２に一つの映像情報から得られた互いに異なるガンマ曲線を有する一対の階調電圧集合が保存され、第１副画素ＳＰ１及び第２副画素ＳＰ２からなる一つの画素のガンマ曲線はこれらを合成したガンマ曲線となる。一対の階調電圧集合を決定するときには、正面での合成ガンマ曲線が正面での基準ガンマ曲線に近くなるようにし、側面での合成ガンマ曲線が正面での基準ガンマ曲線と最も近くなるようにすることにより、側面視認性を向上させることができる。

図５は、図４に示されたＶ−Ｖ’線に沿った第１ストレージキャパシタＣｓｔ＿Ｈ及び第２ストレージキャパシタＣｓｔ＿Ｌの断面図である。

維持電極１２０はゲート線１１１、１１２と同一の金属で下部基板の上に形成される。第１補助電極１５２と第２補助電極１５１は、データ線１３０と同一の金属からなり、ゲート絶縁膜ＧＩを介在して維持電極１２０と絶縁されて形成される。ゲート絶縁膜ＧＩは窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）で形成される。

カップリング電極１５３もゲート絶縁膜ＧＩの上にデータ線１３０と同一の金属で形成される。保護膜は、第１補助電極１５２、第２補助電極１５１、及びカップリング電極１５３の上に形成され、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）で形成される。

保護膜には第１コンタクトホール１７２及び第２コンタクトホール１７１が形成され、これによって第１画素電極１６１及び第２画素電極１６２は第１補助電極１５２と第２補助電極１５１に接続される。

第１ストレージキャパシタＣｓｔ＿Ｈは、第１補助電極１５２、維持電極１２０、及びゲート絶縁膜ＧＩで構成され、第２ストレージキャパシタＣｓｔ＿Ｌは、第２補助電極１５１、維持電極１２０、及びゲート絶縁膜ＧＩで構成される。

第１ストレージキャパシタＣｓｔ＿Ｈ及び第２ストレージキャパシタＣｓｔ＿Ｌは、第１補助電極１５１及び第２補助電極１５２を省略し、それぞれ第１画素電極１６１及び第２画素電極１６２と維持電極１２０を介在して形成してもよい。

第１画素電極１６１及び第２画素電極１６２は保護膜の上に形成され、酸化インジウム錫（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ、ＩＴＯ）または酸化インジウム亜鉛（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ、ＩＺＯ）で形成できる。

電荷分配キャパシタＣｂｏｏｓｔは、第１画素電極１６１と維持電極１２０の上に形成されたカップリング電極１５３との間に形成される。

図６は、第３薄膜トランジスタＴＦＴ３のドレイン電極１３７と維持電極１２０との接続構造を示す。

データ金属線と同じ層に形成された 第３薄膜トランジスタＴＦＴ３のドレイン電極１３７と、ゲート金属線と同じ層に形成された 維持電極１２０とは、接続電極１６３によって互いに電気的に接続される。接続電極１６３は第３コンタクトホール１７５及び第４コンタクトホール１７６を含む保護膜の上に形成される。第３コンタクトホール１７５及び第４コンタクトホール１７６によって接続電極１６３は第３薄膜トランジスタＴＦＴ３のドレイン電極１３７と維持電極１２０に接続される。接続電極１６３は第１画素電極１６１及び第２画素電極１６２と同一の材料で形成してもよい。

次に、図７乃至図１０を参照して、本発明の第２の実施形態による液晶表示装置について詳細に説明する。

本発明の第２の実施形態による液晶表示装置は、複数の薄膜トランジスタに走査信号を伝達する複数のゲート線Ｇ_ｉ、Ｇ_ｉ＋１と、ゲート線と交差して映像信号を伝達する複数のデータ線Ｄ_ｊ、Ｄ_ｊ＋１と、隣接するゲート線Ｇ_ｉ、Ｇ_ｉ＋１及び複数のデータ線Ｄ_ｊ、Ｄ_ｊ＋１に接続されている複数の画素とを含む。

各画素は第１副画素ＳＰ１及び第２副画素ＳＰ２を含む。第１副画素は第１薄膜トランジスタＴＦＴ１及び第１液晶キャパシタＣｌｃ＿Ｈを含み、第２副画素は第２薄膜トランジスタＴＦＴ２、第２液晶キャパシタＣｌｃ＿Ｌ、及びストレージキャパシタＣｓｔ＿Ｌを含む。

本発明の第１の実施形態と比べ、本発明の第２の実施形態による液晶表示装置は、第１副画素ＳＰ１と第２副画素ＳＰ２との間の電圧差を増加させて側面視認性をさらに良くするために、第１ストレージキャパシタＣｓｔ＿Ｈが省略される。

電荷保存則に基づいて計算される下記［数６］を参照すれば、第１副画素ＳＰ１の総電荷量Ｃｈが減少する場合、第１ノードＮ１の電圧は増加し、第３ノードＮ３の電圧は減少することが分かる。つまり、第１ストレージキャパシタＣｓｔ＿Ｈが省略されることによって第１副画素ＳＰ１と第２副画素ＳＰ２との電圧差が増加するようになり、これによって側面視認性が向上する。

維持電極１２０は、第２画素電極１６２の下部に位置した第１部分１２１と、第１部分１２１より幅が狭く第１画素電極１６１の下部に位置した第２部分１２２とを含む。維持電極１２０の第１部分１２１は第２画素電極１６２と重畳して第２ストレージキャパシタＣｓｔ＿Ｌをなす。維持電極１２０の第２部分１２２も第１画素電極１６１と重畳してストレージキャパシタをなすが、第２ストレージキャパシタＣｓｔ＿Ｌに比べてその大きさが小さいため無視しても差し支えない。（図面には誇張して示した。）

第１薄膜トランジスタＴＦＴ１は、ゲート線Ｇ_ｉと接続されたゲート電極１１３、データ線Ｄ_ｊと接続されたソース電極１３１、コンタクトホール１７３によって第１画素電極１６１と接続されたドレイン電極１３５、及び第１半導体層１４１ を含む。第１画素電極１６１は上部表示板２００に形成された共通電極ＣＥと共に第１液晶キャパシタＣｌｃ＿Ｈを形成する。第２薄膜トランジスタＴＦＴ２は、ゲート線Ｇ_ｉと接続されたゲート電極１１３、ソース電極１３１と接続されたソース電極１３１、コンタクトホール１７４によって第２画素電極１６２と接続されたドレイン電極１３６、及び第２半導体層１４２を含む。第２画素電極１６２は、上部基板２００に形成された共通電極ＣＥと共に第２液晶キャパシタＣｌｃ＿Ｌを形成し、維持電極Ｃｏｍ、１２０と第２ストレージキャパシタＣｓｔ＿Ｌを形成する。

第２ストレージキャパシタＣｓｔ＿Ｌは充電容量を増加させるために、補助電極１５４と維持電極Ｃｏｍ、１２０との間に形成されることもある。このとき、補助電極１５４はコンタクトホール１７８によって第２画素電極１６２と接続され、維持電極１２０の第１部分の上に形成される。

各画素は、第３薄膜トランジスタＴＦＴ３、第４薄膜トランジスタＴＦＴ４、及び電荷分配キャパシタＣｂｏｏｓｔをさらに含む。

第３薄膜トランジスタＴＦＴ３は、ゲート線Ｇ_ｉ、１１１と接続されたゲート電極１１３、ソース電極１３３、ドレイン電極１３７、及び第３半導体層１４３を含む。ソース電極１３３は第１画素電極１６１と重畳して電荷分配キャパシタＣｂｏｏｓｔを形成する接続電極１６３と接続される。

第４薄膜トランジスタＴＦＴ４は、ゲート線Ｇ_ｉ＋１と接続されたゲート電極１１４、ソース電極１３４、ドレイン電極１３８、及び第４半導体層１４４を含む。ソース電極１３４はカップリング電極１５３と接続し、ドレイン電極１３８はコンタクトホール１７７によって第２画素電極１６２と接続される。

第１〜第４半導体層１４１、１４２、１４３、１４４は、アモルファスシリコン、多結晶シリコンまたは単結晶シリコンで形成してもよい。

電荷分配キャパシタＣｂｏｏｓｔは、カップリング電極１５３、第１画素電極１６１、及び保護層で形成される。カップリング電極１５３を不透明な金属からなる維持電極１２０の上に形成することによって、画素の開口率を高めることができる。

電荷分配キャパシタＣｂｏｏｓｔ及び第３薄膜トランジスタＴＦＴ３は、第２液晶キャパシタＣｌｃ＿Ｌに充電された電圧は減少させ、第１液晶キャパシタＣｌｃ＿Ｈに充電された電圧は増加させ、液晶表示装置の側面視認性を強化させる。

第１ゲート線１１１にゲートオン電圧が印加されると、第１〜第３薄膜トランジスタＴＦＴ１〜ＴＦＴ３が同時にターンオンされて第１画素電極１６１及び第２画素電極１６２に同一のデータ電圧が印加され、カップリング電極１５３には共通電圧Ｖｃｏｍが印加される。また、電荷分配キャパシタＣｂｏｏｓｔには第１画素電極１６１とカップリング電極１５３との間の電圧差に相当する電圧が充電される。

その後、第１ゲート線１１１にゲートオフ電圧が印加されると、第１副画素ＳＰ１と第２副画素ＳＰ２とは互いに電気的に分離される。

これと同時に、第２ゲート線１１２にゲートオン電圧が印加されると、第４薄膜トランジスタＴＦＴ４がターンオンされて第２画素電極１６２とカップリング電極１５３の充電電圧が同一になる。これにより、同一の電圧であった第１画素電極１６１と第２画素電極１６２とが互いに異なる電圧を有するようになる。

上述の通り、本発明の第２の実施形態による液晶表示装置は、第１副画素ＳＰ１のストレージキャパシタを省略することによって、第１副画素ＳＰ１の電圧と第２副画素ＳＰ２の電圧との差をさらに増加させることで側面視認性をさらに向上させる。

必要に応じて側面視認性の向上のために、第２副画素ＳＰ２のストレージキャパシタを減らして第１副画素ＳＰ１の電圧と第２副画素ＳＰ２の電圧との差をさらに増加させることができる。

図９は、図８のＩＸ−ＩＸ’線に沿った第２ストレージキャパシタＣｓｔ＿Ｌと電荷分配キャパシタＣｂｏｏｓｔの断面図である。

維持電極１２０はゲート金属線と同じ層に形成され、補助電極１５４はデータ金属線と同じ層に形成される。維持電極１２０と補助電極１５４とはゲート絶縁膜ＧＩによって互いに絶縁される。ゲート絶縁膜ＧＩは窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）で形成される。

カップリング電極１５３はゲート絶縁膜ＧＩの上に形成され、データ金属層からなる。

第２画素電極１６２は保護膜に形成されたコンタクトホール１７８によって補助電極１５４と接続される。

第２ストレージキャパシタＣｓｔ＿Ｌは、補助電極１５４、維持電極１２０、及びゲート絶縁膜ＧＩで構成される。

第１画素電極１６１及び第２画素電極１６２は保護膜の上に形成され、透明な酸化インジウム錫（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）で形成される。

電荷分配キャパシタＣｂｏｏｓｔは、第１画素電極１６１及び維持電極１２０の上に形成されたカップリング電極１５３によって形成される。

図１０は、第３薄膜トランジスタＴＦＴ３のドレイン電極１３７と維持電極１２０との接続構造であって、図６とほとんど同一である。

本発明の第１の実施形態による液晶表示装置と同様に第２の実施形態による液晶表示装置においても、データ金属線と同じ層の第３薄膜トランジスタＴＦＴ３のドレイン電極は接続電極１６３を通じてゲート金属線と同じ層の維持電極１２０と接続される。接続電極１６３は第３コンタクトホール１７５及び第４コンタクトホール１７６を含む保護膜の上に形成される。第３薄膜トランジスタＴＦＴ３のドレイン電極と維持電極１２０は、第３コンタクトホール１７５及び第４コンタクトホール１７６によって接続電極１６３と接続される。接続電極１６３は第１画素電極１６１及び第２画素電極１６２と同一の透明な金属からなる。

以上、添付した図面を参照して本発明の実施形態について説明したが、本発明が属する技術分野における通常の知識を有する者であれば、本発明がその技術的な思想や本質的特徴を変更せずに他の具体的な形態で実施できることが理解できる。したがって、上述の実施形態は例示的なものであり、限定的なものではない。

３ 液晶層
１００ 下部表示板
１１１、１１２ ゲート線
１２０ 維持電極
１３０ データ線
１４１〜１４４ 半導体層
１５１ 第２補助電極
１５２ 第１補助電極
１５３ カップリング電極
１６１ 第１画素電極
１６２ 第２画素電極
１６３ 結合電極
１７１〜１７７ コンタクトホール

Claims (9)

1. 第１ゲート線及び第２ゲート線と、
   前記第１ゲート線及び前記第２ゲート線と交差するデータ線と、
   前記第１ゲート線及び前記第２ゲート線と前記データ線とに接続されて行列状に配列された複数の画素を有し、
   前記画素の各々は、
   第１画素電極と、
   前記第１ゲート線、前記データ線、及び前記第１画素電極と接続された第１薄膜トランジスタと、
   第２画素電極と、
   前記第１ゲート線、前記データ線、及び第２画素電極と接続された第２薄膜トランジスタと、
   維持電極と、
   前記第１画素電極と重畳して電荷分配キャパシタを形成し、前記維持電極の上に形成されたカップリング電極と、
   前記第１ゲート線、前記維持電極、及び前記カップリング電極と接続された第３薄膜トランジスタと、
   前記第２ゲート線、前記カップリング電極、及び前記第２画素電極と接続された第４薄膜トランジスタと、
   を有することを特徴とする表示装置。
2. 前記第４薄膜トランジスタは、前記カップリング電極と接続されたソース電極と、前記第２画素電極と接続されたドレイン電極とを有することを特徴とする請求項１に記載の表示装置。
3. 前記第３薄膜トランジスタの前記ドレイン電極は、接続電極を介して前記維持電極に接続することを特徴とする請求項２に記載の表示装置。
4. 前記第３薄膜トランジスタの前記ドレイン電極と前記維持電極とは、互いに異なる層に互いに異なる金属で形成されたことを特徴とする請求項３に記載の表示装置。
5. 前記接続電極は前記画素電極の切開部と重畳することを特徴とする請求項３に記載の表示装置。
6. 前記維持電極は、前記第１画素電極と重畳して第１ストレージキャパシタを形成し、前記第２画素電極と重畳して第２ストレージキャパシタを形成することを特徴とする請求項１に記載の表示装置。
7. 前記維持電極と前記第１ストレージキャパシタを形成し、第１コンタクトホールによって前記第１画素電極と接続する第１補助電極と、
   前記維持電極と前記第２ストレージキャパシタを形成し、第２コンタクトホールによって前記第２画素電極と接続する第２補助電極と、を有することを特徴とする請求項６に記載の表示装置。
8. 前記維持電極は、
   前記第２画素電極と重畳して第２ストレージキャパシタを形成する第１部分と、
   前記第１画素電極と重畳して第１ストレージキャパシタを形成し、前記第１部分より幅の狭い第２部分と、を有することを特徴とする請求項１に記載の表示装置。
9. 前記維持電極の前記第１部分と重畳して前記第２ストレージキャパシタを形成する補助電極をさらに有し、
   前記補助電極はコンタクトホールによって前記第２画素電極と接続することを特徴とする請求項８に記載の表示装置。