KR102354531B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR102354531B1
KR102354531B1 KR1020140175210A KR20140175210A KR102354531B1 KR 102354531 B1 KR102354531 B1 KR 102354531B1 KR 1020140175210 A KR1020140175210 A KR 1020140175210A KR 20140175210 A KR20140175210 A KR 20140175210A KR 102354531 B1 KR102354531 B1 KR 102354531B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
transistor
crystal capacitor
voltage
electrode connected
Prior art date
Application number
KR1020140175210A
Other languages
English (en)
Other versions
KR20160069601A (ko
Inventor
김훈
김수정
김희섭
신기철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140175210A priority Critical patent/KR102354531B1/ko
Priority to US14/663,199 priority patent/US9625778B2/en
Publication of KR20160069601A publication Critical patent/KR20160069601A/ko
Application granted granted Critical
Publication of KR102354531B1 publication Critical patent/KR102354531B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 표시 장치를 제공한다. 본 발명의 일 실시예에 따른 액정 표시 장치는, 게이트 전극이 스캔 라인과 연결되고 일 전극이 데이터 라인과 연결되며, 타 전극이 제1 액정 커패시터와 연결되는 제1 트랜지스터, 게이트 전극이 스캔 라인과 연결되고 일 전극이 데이터 라인과 연결되며, 타 전극이 제1 노드를 통해 제2 액정 커패시터와 연결되는 제2 트랜지스터, 게이트 전극이 스캔 라인과 연결되고 일 전극이 데이터 라인과 연결되며, 타 전극이 제2 노드를 통해 제3 액정 커패시터와 연결되는 제3 트랜지스터, 게이트 전극이 스캔 라인과 연결되고 일 전극이 제1 노드와 연결되며, 타 전극이 유지 라인과 연결되는 제1 분배 트랜지스터 및 게이트 전극이 스캔 라인과 연결되고 일 전극이 제2 노드와 연결되며, 타 전극이 유지 라인과 연결되는 제2 분배 트랜지스터를 포함할 수 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 기판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전기장이 인가되지 않은 상태에서 액정 분자를 그 장축이 표시판에 대하여 수직을 이루도록 배열한 수직 배향 방식(Vertically Aligned mode)의 액정 표시 장치가 개발되고 있다.
수직 배향 방식의 액정 표시 장치는 측면 시인성 확보를 위해 하나의 화소를 두 개의 서브(sub) 화소로 구분하는 구조를 포함하여 다양한 구조로 개발되고 있다.
본 발명이 해결하고자 하는 과제는 이중 전극 구조를 도입하지 않고도 개구율 감소가 없는 3 분할 액정 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 게이트 전극이 스캔 라인과 연결되고 일 전극이 데이터 라인과 연결되며, 타 전극이 제1 액정 커패시터와 연결되는 제1 트랜지스터, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며, 타 전극이 제1 노드를 통해 제2 액정 커패시터와 연결되는 제2 트랜지스터, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며, 타 전극이 제2 노드를 통해 제3 액정 커패시터와 연결되는 제3 트랜지스터, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 제1 노드와 연결되며, 타 전극이 유지 라인과 연결되는 제1 분배 트랜지스터 및 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 제2 노드와 연결되며, 타 전극이 상기 유지 라인과 연결되는 제2 분배 트랜지스터를 포함할 수 있다.
또한, 상기 제1 및 제2 분배 트랜지스터는, 채널 사이즈(channel size)가 서로 다를 수 있다.
또한, 상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제2 액정 커패시터에 인가되는 전압의 비는 0.65 내지 0.70이며, 상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제3 액정 커패시터에 인가되는 전압의 비는 0.76 내지 0.82일 수 있다.
또한, 상기 제1 내지 제3 액정 커패시터에 충전되는 전하량이 서로 다를 수 있다.
또한, 상기 제1 액정 커패시터에 충전되는 전하량이 상기 제2 액정 커패시터에 충전되는 전하량보다 크며, 상기 제2 액정 커패시터에 충전되는 전하량이 상기 제3 액정 커패시터에 충전되는 전하량보다 클 수 있다.
또한, 상기 유지 라인으로부터 제공되는 유지 전압과 상기 데이터 전압은 전압 레벨이 서로 다를 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 복수의 데이터 라인에 데이터 전압을 제공하는 데이터 구동부, 복수의 스캔 라인에 스캔 신호를 제공하는 스캔 구동부 및 상기 복수의 데이터 라인 및 상기 복수의 스캔 라인이 교차되는 영역에 위치하며, 상기 스캔 신호에 응답하여 상기 데이터 전압을 제공받는 제1 내지 제3 서브 화소부를 갖는 표시 패널을 포함하고, 상기 제2 서브 화소부는 일 전극이 유지 라인과 연결되는 제1 분배 트랜지스터를 포함하고, 상기 제3 서브 화소부는 일 전극이 상기 유지 라인과 연결되는 제2 분배 트랜지스터를 포함하며, 상기 제1 및 제2 분배 트랜지스터는 채널 사이즈(channel size)가 서로 다를 수 있다.
또한, 상기 제1 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되는 제1 트랜지스터 및 상기 제1 트랜지스터의 타 전극과 연결되는 제1 액정 커패시터를 포함하고, 상기 제2 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며 타 전극이 제1 노드를 통해 상기 제1 분배 트랜지스터의 타 전극과 연결되는 제2 트랜지스터 및 상기 제1 노드와 연결되는 제2 액정 커패시터를 더 포함하며, 상기 제3 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며 타 전극이 제2 노드를 통해 상기 제2 분배 트랜지스터의 타 전극과 연결되는 제3 트랜지스터 및 상기 제2 노드와 연결되는 제3 액정 커패시터를 더 포함할 수 있다.
또한, 상기 제1 서브 화소부는, 상기 제1 트랜지스터의 스위칭 동작을 통해 상기 데이터 전압을 출력하고, 상기 출력된 데이터 전압을 상기 제1 액정 커패시터에 인가할 수 있다.
또한, 상기 제2 트랜지스터는 상기 스캔 신호에 응답하여 상기 데이터 전압을 상기 제1 노드에 출력하고, 상기 제1 분배 트랜지스터는 상기 스캔 신호에 응답하여 상기 유지 라인으로부터 제공받은 유지 전압을 상기 제1 노드에 출력하며, 상기 제2 액정 커패시터는 상기 제2 트랜지스터로부터 출력된 데이터 전압과 상기 제1 분배 트랜지스터로부터 출력된 유지 전압의 차 전압을 충전할 수 있다.
또한, 상기 제3 트랜지스터는 상기 스캔 신호에 응답하여 상기 데이터 전압을 상기 제2 노드에 출력하고, 상기 제2 분배 트랜지스터는 상기 스캔 신호에 응답하여 상기 유지 라인으로부터 제공받은 유지 전압을 상기 제2 노드에 출력하며, 상기 제3 액정 커패시터는 상기 제3 트랜지스터로부터 출력된 데이터 전압과 상기 유지 전압의 차 전압을 충전할 수 있다.
또한, 상기 제1 액정 커패시터에 충전되는 전하량이 상기 제2 액정 커패시터에 충전되는 전하량보다 크며, 상기 제2 액정 커패시터에 충전되는 전하량이 상기 제3 액정 커패시터에 충전되는 전하량보다 클 수 있다.
또한, 상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제2 액정 커패시터에 인가되는 전압의 비는 0.65 내지 0.70이며, 상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제3 액정 커패시터에 인가되는 전압의 비는 0.76 내지 0.82일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 액정 표시 장치는, 복수의 데이터 라인에 데이터 전압을 제공하는 데이터 구동부, 복수의 스캔 라인에 스캔 신호를 제공하는 스캔 구동부 및 상기 복수의 데이터 라인 및 상기 복수의 스캔 라인이 교차되는 영역에 위치하며, 상기 스캔 신호에 응답하여 상기 데이터 전압을 제공받는 제1 내지 제3 서브 화소부를 갖는 표시 패널을 포함하고, 상기 제2 서브 화소부는 일 전극이 제1 유지 라인과 연결되는 제1 분배 트랜지스터를 포함하고, 상기 제3 서브 화소부는 일 전극이 상기 제2 유지 라인과 연결되는 제2 분배 트랜지스터를 포함할 수 있다.
또한, 상기 데이터 전압, 상기 제1 유지 라인으로부터 제공되는 제1 유지 전압 및 상기 제2 유지 라인으로부터 제공되는 제2 유지 전압은 서로 전압 레벨이 다를 수 있다.
또한, 상기 제1 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되는 제1 트랜지스터 및 상기 제1 트랜지스터의 타 전극과 연결되는 제1 액정 커패시터를 포함하고, 상기 제2 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며 타 전극이 제1 노드를 통해 상기 제1 분배 트랜지스터의 타 전극과 연결되는 제2 트랜지스터 및 상기 제1 노드와 연결되는 제2 액정 커패시터를 더 포함하며, 상기 제3 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며 타 전극이 제2 노드를 통해 상기 제2 분배 트랜지스터의 타 전극과 연결되는 제3 트랜지스터 및 상기 제2 노드와 연결되는 제3 액정 커패시터를 더 포함할 수 있다.
또한, 상기 제1 서브 화소부는, 상기 제1 트랜지스터의 스위칭 동작을 통해 상기 데이터 전압을 출력하고, 상기 출력된 데이터 전압을 상기 제1 액정 커패시터에 인가할 수 있다.
또한, 상기 제2 트랜지스터는 상기 스캔 신호에 응답하여 상기 데이터 전압을 상기 제1 노드에 출력하고, 상기 제1 분배 트랜지스터는 상기 스캔 신호에 응답하여 상기 제1 유지 라인으로부터 제공받은 제1 유지 전압을 상기 제1 노드에 출력하며, 상기 제2 액정 커패시터는 상기 제2 트랜지스터로부터 출력된 데이터 전압과 상기 제1 분배 트랜지스터로부터 출력된 제1 유지 전압의 차 전압을 충전하고, 상기 제3 트랜지스터는 상기 스캔 전압에 응답하여 상기 데이터 전압을 상기 제2 노드에 출력하고, 상기 제2 분배 트랜지스터는 상기 스캔 신호에 응답하여 상기 제2 유지 라인으로부터 제공받은 제2 유지 전압을 상기 제2 노드에 출력하며, 상기 제3 액정 커패시터는 상기 제3 트랜지스터로부터 출력된 데이터 전압과 상기 제2 유지 전압의 차 전압을 충전할 수 있다.
또한, 상기 제1 액정 커패시터에 충전되는 전하량이 상기 제2 액정 커패시터에 충전되는 전하량보다 크며, 상기 제2 액정 커패시터에 충전되는 전하량이 상기 제3 액정 커패시터에 충전되는 전하량보다 클 수 있다.
또한, 상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제2 액정 커패시터에 인가되는 전압의 비는 0.65 내지 0.70이며, 상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제3 액정 커패시터에 인가되는 전압의 비는 0.76 내지 0.82일 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
이중 전극 구조를 도입하지 않고도, 개구율 감소를 줄이면서 측면 시인성을 향상시킬 수 있다.
분배 트랜지스터의 채널 사이즈(channel size) 조절을 통해 전압비 조정 자유도를 향상시킬 수 있으며, 이에 따라 화질 최적화에 유리할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타낸 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 평면도이다.
도 4는 도 1의 절단선 A-A'를 따라 자른 단면도의 일 실시예이다.
도 5는 도 1의 절단선 A-A'를 따라 자른 단면도의 다른 실시예이다.
도 6은 본 발명의 다른 실시예에 따른 화소를 나타낸 등가 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이며, 단지 하나의 구성요소를 다른 구성요소와 구별하기 위해 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수 있음은 물론이다.
이하, 첨부된 도면을 참조로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 표시 패널(100), 데이터 구동부(200), 스캔 구동부(300), 타이밍 제어부(400) 및 전압 생성부(도면 미도시)를 포함할 수 있다.
표시 패널(100)은 화상을 표시하는 패널일 수 있다. 표시 패널(100)은 하부 표시판(10, 도 4 참조), 상기 하부 표시판(10, 도 4 참조)에 대향하는 상부 표시판(30, 도 4 참조) 및 하부 표시판(10, 도 4 참조)과 상부 표시판(30, 도 4 참조) 사이에 배치되는 액정층(20)을 포함할 수 있다. 즉, 표시 패널(100)은 액정 패널일 수 있다. 표시 패널(100)은 복수의 스캔 라인(SL1 내지 SLn), 복수의 스캔 라인(SL1 내지 SLn)과 교차하는 복수의 데이터 라인(DL1 내지 DLm)을 포함할 수 있다. 또한, 표시 패널(100)은 복수의 스캔 라인(SL1 내지 SLn) 중 하나와 복수의 데이터 라인(DL1 내지 DLm) 중 하나와 각각 연결되는 복수의 화소(PX)를 포함할 수 있다. 복수의 스캔 라인(SL1 내지 SLn), 복수의 데이터 라인(DL1 내지 DLm) 및 복수의 화소(PX)는 표시 패널(100)의 하부 표시판(10, 도 4 참조) 상에 형성될 수 있으며, 각 라인들은 서로 절연되어 배치될 수 있다. 복수의 화소(PX)는 매트릭스 형상으로 배치될 수 있다. 복수의 데이터 라인(DL1 내지 DLm)은 제1 방향(d1)을 따라 연장될 수 있으며, 복수의 스캔 라인(S1 내지 Sn)은 제1 방향(d1)과 교차되는 제2 방향(d2)을 따라 연장될 수 있다. 도 1을 참조할 때, 제1 방향(d1)은 열 방향일 수 있으며 제2 방향(d2)은 행 방향일 수 있다. 복수의 화소(PX) 각각은 복수의 스캔 라인(SL1 내지 SLn) 중 하나 및 복수의 데이터 라인(DL1 내지 DLm) 중 하나와 연결될 수 있다. 복수의 화소(PX) 각각은 연결된 복수의 스캔 라인(SL1 내지 SLn) 중 하나로부터 제공되는 스캔 신호에 응답하여, 복수의 데이터 라인(DL1 내지 DLm) 중 연결된 데이터 라인으로부터 데이터 전압을 수신할 수 있다. 또한, 복수의 화소(PX) 각각은 복수의 화소(PX)에 공통으로 인가되는 전압(본 실시예에서는 이하 유지 전압이라 함)을 전달하는 복수의 배선(이하 유지 전압선)을 포함할 수 있다. 각 화소(PX)는 유지 전압선으로부터 유지 전압을 인가받을 수 있다.
데이터 구동부(200)는, 쉬프트 레지스터(shift register), 래치(latch) 및 디지털-아날로그 변환부(DAC) 등을 포함할 수 있다. 데이터 구동부(200)는 타이밍 제어부(400)로부터 제1 제어 신호(CONT1) 및 영상 데이터(DATA)를 제공 받을 수 있다. 데이터 구동부(200)는 제1 제어 신호(CONT1)에 대응하여 기준 전압을 선택할 수 있으며, 선택된 기준 전압에 따라 입력되는 디지털 파형의 영상 데이터(DATA)를 복수의 데이터 전압(D1 내지 Dm)로 변환할 수 있다. 데이터 구동부(200)는 생성된 복수의 데이터 전압(D1 내지 Dm)를 표시 패널(100)로 제공할 수 있다.
스캔 구동부(300)는, 타이밍 제어부(100)로부터 제2 제어 신호(CONT2)를 제공 받을 수 있다. 스캔 구동부(300)는 제공받은 제2 제어 신호(CONT2)에 따라, 복수의 스캔 신호(S1 내지 Sn)를 표시 패널(100)에 제공할 수 있다.
타이밍 제어부(400)는, 외부로부터 영상 신호(R, G, B) 및 이의 제어 신호(CS)를 입력 받을 수 있다. 제어 신호(CS)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE) 등을 포함할 수 있다. 타이밍 제어부(400)는 외부로부터 제공받은 신호들을 표시 패널(100)의 동작 조건에 적합하도록 처리한 이후, 영상 데이터(DATA), 제1 제어 신호(CONT1) 및 제2 제어 신호(CONT2)를 생성할 수 있다. 제1 제어 신호(CONT1)는 영상 데이터(DATA)의 입력 시작을 지시하는 수평 동기 시작 신호(STH) 및 복수의 데이터 라인(DL1 내지 DLm)에 데이터 전압의 인가를 제어하는 로드 신호(TP) 등을 포함할 수 있다. 제2 제어 신호(CONT2)는 복수의 스캔 신호(S1 내지 Sn)의 출력 시작을 지시하는 스캔 개시 신호(STV) 및 스캔 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 등을 포함할 수 있다.
전원 제공부(도면 미도시)는 본 발명에 따른 액정 표시 장치의 동작 전원을 공급하고, 표시 패널(120)에 공통 전압(Vcom)을 제공할 수 있다.
표시 패널(100)은 공통 배선(도면 미도시)을 포함할 수 있다. 공통 배선은 전원 제공부로부터 제공되는 공통 전압(Vcom)을 표시 패널(100)의 공통 전극에 공급하기 위한 배선일 수 있다. 공통 배선은 표시 패널(100)의 일측에 일 방향을 따라 연장되어 배치될 수 있다. 여기서 공통 배선은 하부 표시판(10, 도 4 참조) 또는 상부 표시판(30, 도 4 참조)에 형성될 수 있으며, 복수의 스캔 라인(SL1 내지 SLn)과는 절연된 상태일 수 있다. 하부 표시판(10, 도 4 참조) 또는 상부 표시판(30, 도 4 참조)에 공통 전극은 일체로 형성될 수 있으며, 공통 배선을 통해 공통 전압(Vcom)이 제공될 수 있다. 공통 전압(Vcom)은 복수의 화소(PX)에 제공되는 데이터 전압과의 레벨 차이에 따른 전계를 액정층(20, 도 4 참조)에 형성할 수 있다. 즉, 공통 전압(Vcom)은 액정층(20, 도 4 참조)에 기준 전위를 제공할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소(PX)를 나타낸 등가 회로도이다. 이때, 도 2에 도시한 화소(PX)는 제i 스캔 라인(SLi) 및 제j 데이터 라인(DLj)에 연결되는 화소(PXij)를 예시적으로 나타낸 회로도이다. 또한. 도 2에 도시된 제i 스캔 라인(Si) 및 제j 데이터 라인(Dj)은 본 발명의 일 실시예에 따른 액정 표시 장치에 구비되는 복수의 스캔 라인(SL1 내지 SLn) 및 복수의 데이터 라인(DL1 내지 DLm) 중 하나를 나타낼 수 있다.
도 2를 참조하면, 화소(PXij)는 제1 내지 제3 서브 화소부(SPX1, SPX2, SPX3)를 포함할 수 있다.
제1 서브 화소부(SPX1)는 제1 트랜지스터(TR1) 및 제1 액정 커패시터(C1)를 포함할 수 있다. 제1 트랜지스터(TR1)는 게이트 전극이 제i 스캔 라인(SLi)과 연결되고 일 전극이 제j 데이터 라인(Dj)과 연결되며, 타 전극이 제1 액정 커패시터(C1)와 연결될 수 있다. 제1 트랜지스터(TR1)는 제i 스캔 라인(SLi)으로부터 제공받은 제i 스캔 신호(Si)에 응답하여 턴 온 될 수 있으며, 이때 제j 데이터 라인(DLj)으로부터 제공받은 제j 데이터 전압(Dj)을 제1 액정 커패시터(C1)로 제공할 수 있다. 제1 액정 커패시터(C1)는 제1 트랜지스터(TR1)로부터 데이터 전압을 제공받는 제1 화소 전극 및 제1 화소 전극에 대향하는 공통 전극을 포함할 수 있다.
제2 서브 화소부(SPX2)는 제2 트랜지스터(TR2), 제1 분배 트랜지스터(RD1) 및 제2 액정 커패시터(C2)를 포함할 수 있다. 제2 트랜지스터(TR2)는 게이트 전극이 제i 스캔 라인(SLi)과 연결되고 일 전극이 제j 데이터 라인(Dj)과 연결되며, 타 전극이 제1 노드(N1)를 통해 제2 액정 커패시터(C2)와 연결될 수 있다. 제2 트랜지스터(TR2)는 제i 스캔 라인(SLi)으로부터 제공받은 제i 스캔 신호(Si)에 응답하여 턴 온 될 수 있으며, 이때 제j 데이터 라인(DLj)으로부터 제공받은 제j 데이터 전압(Dj)을 제2 액정 커패시터(C2)로 제공할 수 있다. 제1 분배 트랜지스터(RD1)는 게이트 전극이 제i 스캔 라인(SLi)과 연결되고 일 전극이 제1 노드(N1)와 연결되며, 타 전극이 유지 라인(Vcst)과 연결될 수 있다. 제1 분배 트랜지스터(RD1)는 제i 스캔 라인(SLi)으로부터 제공받은 제i 스캔 신호(Si)에 응답하여 턴 온 될 수 있으며, 이때, 유지 라인(Vcst)으로부터 제공받은 유지 전압을 제1 노드(N1)에 제공할 수 있다. 제2 액정 커패시터(C2)는 제2 트랜지스터(TR2) 및 제1 분배 트랜지스터(RD1) 각각으로부터 신호를 제공받는 제2 화소 전극 및 제2 화소 전극에 대향하는 공통 전극을 포함할 수 있다. 이때, 제2 트랜지스터(TR2)로부터 제공되는 제j 데이터 전압(Dj)은 제1 분배 트랜지스터(RD1)의 스위칭 동작에 따라 분압될 수 있다. 보다 상세하게는, 제2 액정 커패시터(C2)에는 제j 데이터 전압(Dj)과 유지 라인(Vcst)으로부터 제공받은 유지 전압의 전압 차이 및 제1 분배 트랜지스터(RD1)가 갖는 저항 값에 따라 분압된 전압이 충전될 수 있다.
제3 서브 화소부(SPX3)는 제3 트랜지스터(TR3), 제2 분배 트랜지스터(RD2) 및 제3 액정 커패시터(C3)를 포함할 수 있다. 제3 트랜지스터(TR3)는 게이트 전극이 제i 스캔 라인(SLi)과 연결되고 일 전극이 제j 데이터 라인(Dj)과 연결되며, 타 전극이 제2 노드(N2)를 통해 제3 액정 커패시터(C3)와 연결될 수 있다. 제3 트랜지스터(TR3)는 제i 스캔 라인(SLi)으로부터 제공받은 제i 스캔 신호(Si)에 응답하여 턴 온 될 수 있으며, 이때 제j 데이터 라인(DLj)으로부터 제공받은 제j 데이터 전압(Dj)을 제3 액정 커패시터(C3)로 제공할 수 있다. 제2 분배 트랜지스터(RD2)는 게이트 전극이 제i 스캔 라인(SLi)과 연결되고 일 전극이 제2 노드(N2)와 연결되며, 타 전극이 유지 라인(Vcst)과 연결될 수 있다. 제2 분배 트랜지스터(RD2)는 제i 스캔 라인(SLi)으로부터 제공받은 제i 스캔 신호(Si)에 응답하여 턴 온 될 수 있으며, 이때, 유지 라인(Vcst)으로부터 제공받은 유지 전압을 제2 노드(N2)에 제공할 수 있다. 제3 액정 커패시터(C3)는 제3 트랜지스터(TR3) 및 제2 분배 트랜지스터(RD2) 각각으로부터 신호를 제공받는 제3 화소 전극 및 제3 화소 전극에 대향하는 공통 전극을 포함할 수 있다. 이때, 제3 트랜지스터(TR3)로부터 제공되는 제j 데이터 전압(Dj)은 제2 분배 트랜지스터(RD2)의 스위칭 동작에 따라 분압될 수 있다. 제3 액정 커패시터(C3)에는 제j 데이터 전압(Dj)과 유지 라인(Vcst)으로부터 제공받은 유지 전압의 전압 차이 및 제2 분배 트랜지스터(RD2)가 갖는 저항 값에 따라 분압된 전압이 충전될 수 있다.
제1 및 제2 분배 트랜지스터(RD1, RD2)는 서로 채널 사이즈(channel size)가 다를 수 있다. 채널 사이즈는 각 트랜지스터의 채널 영역의 길이(L)에 대한 폭(W)의 비율인 종횡비(W/L)에서의 폭(W)을 의미할 수 있다. 일 실시예로, 제1 분배 트랜지스터(RD1)의 채널 사이즈가 제2 분배 트랜지스터(RD2)의 채널 사이즈보다 클 수 있다. 이에 따라 제2 액정 커패시터(C2)에 충전되는 전하량이 제3 액정 커패시터(C3)에 충전되는 전하량보다 상대적으로 클 수 있다. 이에 대해서는 후술하기로 한다. 제1 내지 제3 트랜지스터(TR1 내지 TR3), 제1 및 제2 분배 트랜지스터(RD1, RD2)는 일 실시예로 p-type 트랜지스터일 수 있다. 또한, 유지 라인(Vcst)으로부터 제공받는 유지 전압은 제j 데이터 전압(Dj)과 전압 레벨이 다를 수 있다. 예를 들어, 유지 전압은 제j 데이터 전압(Dj)보다 전압 레벨이 낮을 수 있다. 제1 내지 제3 트랜지스터(TR1 내지 TR3), 제1 및 제2 분배 트랜지스터(RD1, RD2)는 하나의 프레임 구간 중 턴 온 구간(게이트 온 구간)에 로우 레벨을 갖는 제i 스캔 신호(Si)를 제공받아 턴 온 될 수 있다. 만약 본 발명에 따른 액정 표시 장치가 60Hz로 구동되는 경우라면, 하나의 프레임에 대응되는 구간은 1/60초일 수 있다. 하나의 프레임 구간 중 상술한 턴 온 기간은, 하이 레벨을 갖는 제i 스캔 신호(Si)가 인가되는 턴 오프 기간에 비해 상대적으로 짧을 수 있다.
이하, 도 1 및 도 2를 참조하여 도 2에 도시된 등가 회로를 갖는 화소(PX)의 동작에 대해 설명하기로 한다.
하나의 프레임 구간 동안, 복수의 스캔 라인(SL1 내지 SLn)은 스캔 구동부(300)로부터 복수의 스캔 신호(S1 내지 Sn)를 순차적으로 제공받을 수 있다. 즉, 복수의 스캔 라인(SL1 내지 SLn) 각각은 프레임 구간 중 소정의 일 구간 동안에만 로우 레벨을 갖는 스캔 신호를 제공받을 수 있다. 도 2를 참조하면, 화소(PXij)는 하나의 프레임 구간 중 소정의 일 구간 동안에 제i 스캔 라인(SLi)을 통해 로우 레벨을 갖는 스캔 신호(Si)를 제공받을 수 있다. 이에 따라, 제1 내지 제3 트랜지스터(TR1 내지 TR3), 제1 및 제2 분배 트랜지스터(RD1, RD2)는 모두 턴 온 될 수 있다. 제1 액정 커패시터(C1)는 제1 트랜지스터(TR1)를 통해 제j 데이터 전압(Dj)이 충전될 수 있다. 제2 액정 커패시터(C2)는 제2 트랜지스터(TR2)를 통해 제공받은 제j 데이터 전압(Dj)은 제1 분배 트랜지스터(RD1)를 통해 분압될 수 있다. 즉, 제2 액정 커패시터(C2)에는 제j 데이터 전압(Dj)과 유지 라인(Vcst)으로부터 제공받은 유지 전압의 전압 차이 및 제1 분배 트랜지스터(RD1)가 갖는 저항 값에 따라 분압된 전압이 충전될 수 있다. 제3 액정 커패시터(C3)에는 제3 트랜지스터(TR3)를 통해 제공받은 제j 데이터 전압(Dj)이 제2 분배 트랜지스터(RD2)를 통해 분압될 수 있다. 즉, 제3 액정 커패시터(C3)에는 제j 데이터 전압(Dj)과 유지 라인(Vcst)으로부터 제공받은 유지 전압의 전압 차이 및 제2 분배 트랜지스터(RD2)가 갖는 저항 값에 따라 분압된 전압이 충전될 수 있다. 따라서, 제2 및 제3 액정 커패시터(C2, C3)에 충전되는 전하량은 제1 액정 커패시터(C1)에 충전되는 전하량과 다를 수 있다. 또한, 제1 및 제2 분배 트랜지스터(RD1, RD2)가 서로 다른 채널 사이즈(channel size)로 구성됨에 따라, 제2 액정 커패시터(C2)에 충전되는 전하량은 제3 액정 커패시터(C3)에 충전되는 전하량과 다를 수 있다. 결국 제1 내지 제3 액정 커패시터(C1 내지 C3)에 충전되는 전하량은 서로 다를 수 있다. 일 실시예로, 제j 데이터 전압(Dj)이 제1 또는 제2 분배 트랜지스터(RD1, RD2)에 의해 분압되어 제2 및 제3 액정 커패시터(C2, C3)에 제공됨에 따라, 제1 액정 커패시터(C1)에 충전되는 전하량이 제2 및 제3 액정 커패시터(C2)에 충전되는 전하량보다 클 수 있다. 또한, 제1 분배 트랜지스터(RD1)의 채널 사이즈가 제2 분배 트랜지스터(RD2)의 채널 사이즈보다 큼에 따라, 제2 액정 커패시터(C2)에 충전되는 전하량이 제3 액정 커패시터(C3)에 충전되는 전하량보다 클 수 있다. 구체적으로, 제1 액정 커패시터(C1)에 인가되는 전압에 대한 제2 액정 커패시터(C2)에 인가되는 전압의 비는 0.65 내지 0.70, 보다 구체적으로 0.65일 수 있다. 또한, 제1 액정 커패시터(C1)에 인가되는 전압에 대한 제3 액정 커패시터(C3)에 인가되는 전압의 비는 0.76 내지 0.82, 보다 구체적으로 0.82일 수 있다. 이에 따라, 제1 내지 제3 서브 화소부(SPX1, SPX2, SPX3)는 제1 내지 제3 액정 커패시터(C1 내지 C3)에 충전된 전하량이 서로 다르므로 액정 분자들의 배열이 서로 상이해질 수 있다. 즉, 제1 서브 화소부(SPX1)를 통과하는 영상과 제2 서브 화소부(SPX2)를 통과하는 영상 및 제3 서브 화소부(SPX3)를 통과하는 영상은 사용자에게 서로 다른 각도로 제공될 수 있으며, 결국 화소(PXij)를 통해 제공되는 영상의 시야각은 넓어질 수 있다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타낸 평면도이다. 도 4는 도 1의 절단선 A-A'를 따라 자른 단면도의 일 실시예이다.
도 2, 도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는, 서로 마주하는 하부 표시판(10), 상부 표시판(30) 및 두 표시판 사이에 배치되는 액정층(20)을 포함할 수 있다.
하부 표시판(10)은 화소 영역을 포함하는 제1 기판(11) 상에 제i 스캔 라인(12)을 포함하는 복수의 스캔 라인 및 유지 라인(Vcst)이 형성될 수 있다. 제1 기판(11)은 투명한 유리 또는 플라스틱 등으로 형성되는 절연 기판일 수 있다. 복수의 스캔 라인은 주로 가로 방향으로 뻗어 있으며, 스캔 신호를 제공할 수 있다. 유지 라인(Vcst)은 가로 방향으로 뻗어 있으며, 유지 전압을 제공할 수 있다. 복수의 스캔 라인, 유지 라인(Vcst) 위에는 게이트 절연막(13)이 형성될 수 있다. 게이트 절연막(13) 위에는 비정질 또는 결정질 규소 등으로 형성될 수 있는 복수의 선형 반도체(14)가 배치될 수 있다. 선형 반도체(14)는 주로 세로 방향으로 뻗을 수 있다. 선형 반도체(14) 위에는 복수의 저항성 접촉 부재(ohmic contact, 도면 미도시)가 형성될 수 있으나, 선형 반도체(14)가 산화물 반도체인 경우 저항성 접촉 부재는 생략될 수 있다. 저항성 접촉 부재 및 게이트 절연막(13) 상에는 소스 전극을 포함하는 데이터 라인(15), 드레인 전극을 갖는 데이터 도전체가 배치될 수 있다. 제i 스캔 라인(12)과 연결되는 게이트 전극, 데이터 라인(15)과 연결되는 소스 전극 및 저항성 접촉 부재 상에 배치되는 드레인 전극은 선형 반도체(14)와 함께 박막 트랜지스터를 형성할 수 있다. 박막 트랜지스터와의 접촉(contact)은 채널 영역(C)에서 형성될 수 있다. 복수의 컬러 필터(16)는 게이트 절연막(13) 상에서 제1 트랜지스터(TR1)가 배치되지 않은 영역, 보다 상세하게는 제1 내지 제3 트랜지스터(TR2, TR3), 제1 및 제2 분배 트랜지스터(RD1, RD2)가 배치되지 않는 영역인 채널 영역(C)에는 배치되지 않을 수 있다. 즉, 복수의 컬러 필터(16)는 채널 영역(C) 이외의 부분인 액티브 영역(A)에 위치할 수 있다. 복수의 컬러 필터(16)는 서로 이격되어 배치되는 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터를 포함할 수 있다. 복수의 컬러 필터(16)는 각각 가로 방향으로 이격되어 배치될 수 있으나 이에 제한되는 것은 아니며, 세로 방향을 따라 스트라이프 형태로 형성될 수도 있다. 이후, 컬러 필터(16)의 상부 및 박막 트랜지스터의 채널 영역(C)에 캡핑 레이어(capping layer)를 이용하여 SiNx 보호막(17)을 형성할 수 있다. SiNx 보호막(17) 위에는 화소 전극(18)이 형성될 수 있다. 화소 전극(18)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 형성될 수 있다. 도 4에 도시된 바와 같이, 채널 영역의 길이 방향의 양 끝에 배치되는 복수의 컬러 필터(16)로 인해 단차가 생길 수 있다. 이때, 본 발명에 따른 유기 발광 표시 장치는 서로 이격되어 배치되는 복수의 컬러 필터(16) 사이에 배치되는 블랙 컬럼 스페이서(BCS, 19a)를 더 포함할 수 있다. 블랙 컬럼 스페이서(19a)는 복수의 컬러 필터(16) 일부와 중첩될 수 있으며, 박막 트랜지스터가 위치하는 영역인 채널 영역(C)을 덮도록 배치될 수 있다. 블랙 컬럼 스페이서(19a)는 빛샘을 막아주는 차광 부재(light blocking member) 역할을 할 수 있으며, 복수의 컬러 필터(16) 사이의 단차를 최소화시킬 수 있다. 또한, 블랙 컬럼 스페이서(19a)는 상부 표시판(30)과 하부 표시판(10) 사이의 간격을 지지하는 간격재 역할을 할 수도 있다.
상부 표시판(30)은 제2 기판(31) 및 제2 기판(31) 상에 배치되는 공통 전극(32)을 포함할 수 있다. 제2 기판(31)은 투명한 유리 또는 플라스틱 등으로 형성되는 절연 기판일 수 있다. 공통 전극(32)은 투명한 도전 물질로 형성될 수 있으며, 공통 전압을 제공할 수 있다. 한편, 공통 전극(32) 위에는 상부 배향막(도면 미도시)이 위치할 수 있다.
하부 및 상부 표시판(10, 30)의 바깥쪽 면에는 편광자(polarizer, 도면 미도시)이 형성될 수 있으며, 두 편광자의 투과축은 직교할 수 있다. 또한, 편광자는 두 표시판(10, 30) 중 하나의 바깥쪽 면에만 배치될 수도 있다.
액정층(20)은 음의 유전율 이방성을 가질 수 있다. 액정층(20)의 액정 분자는 전기장이 없는 상태에서 그 장축이 하부 및 상부 표시판(10, 30)의 표면에 대하여 수직을 이루도록 배향될 수 있다. 따라서 전기장이 없는 상태에서 입사광은 직교 편광자를 통과하지 못하고 차단될 수 있다. 한편, 액정층(20)과 배향막(도면 미도시) 중 적어도 하나는 광 반응성 물질, 보다 상세하게는 반응성 메소겐(reactive mesogen)을 포함할 수 있다. 이에 따라, 액정 분자들은 그것의 장축이 화소 전극(18)의 미세 가지부(도면 미도시)의 길이 방향에 대해 대략 평행하도록 선 경사를 가질 수 있다.
도 5는 도 1의 절단선 A-A'에 따라 자른 단면도의 다른 실시예이다. 다만, 도 4에서 설명한 부분과 중복되는 구성은 설명을 생략하기로 한다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 복수의 컬러 필터(16)의 상부 및 박막 트랜지스터의 채널 영역(C)에 캡핑 레이어(capping layer)를 이용하여 SiNx 보호막(17)을 형성하는 대신, 유기막을 이용하여 보호막(19b)을 형성할 수 있다. 즉, 유기막을 이용하여 형성되는 보호막(19b)을 통해 채널 영역(C)과의 접촉(contact)을 시킬 수 있으며, 이에 따라 막이 평탄화될 수 있어 복수의 컬러 필터(16) 사이의 단차를 최소화 시킬 수 있다. 따라서, 도 4의 경우와는 달리 별도의 블랙 컬럼 스페이서(19a)를 포함하지 않을 수 있다. 이에 따라, 도 5의 경우에는 상부 표시판(30)에 차광 부재(light blocking member)를 더 포함할 수 있다. 보다 상세하게는, 제2 기판(31) 상에 차광 부재(33)가 형성될 수 있으며, 차광 부재(33)는 빛샘을 막아주는 블랙 매트릭스(BM, Black Matrix) 역할을 할 수 있다. 차광 부재(33)는 채널 영역(C)을 덮을 수 있다. 차광 부재(33)가 덮지 않은 영역(액티브 영역(A))은 외부로 빛을 방출시켜 화상을 표시하는 표시 영역이 될 수 있다. 차광 부재(33) 상에는 유기 물질로 형성되어 평탄화된 하부면을 갖는 평탄화층(34)이 형성될 수 있다. 평탄화층(34)의 하부면에는 투명한 도전 물질로 형성되는 공통 전극(32)이 배치될 수 있다. 공통 전극(32)은 공통 전압을 제공할 수 있다.
한편, 도 4 및 도 5에서 설명한 박막 트랜지스터 구조는 하나의 실시예 일 뿐, 박막 트랜지스터 구조를 포함하는 막 구조물은 다양한 형태로 변형될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 화소를 나타낸 등가 회로도이다. 이때, 도 6에 도시한 화소(PXij)는 제i 스캔 라인(SLi) 및 제j 데이터 라인(DLj)에 연결되는 화소(PXij)를 예시적으로 나타낸 회로도이다. 또한. 도 6에 도시된 제i 스캔 라인(Si) 및 제j 데이터 라인(Dj)은 본 발명의 일 실시예에 따른 액정 표시 장치에 구비되는 복수의 스캔 라인(SL1 내지 SLn) 및 복수의 데이터 라인(DL1 내지 DLm) 중 하나를 나타낼 수 있다. 나아가, 도 2의 경우에서 상술한 본 발명의 일 실시예에 따른 화소(PXij)와 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 화소(PXij)는 제1 내지 제3 서브 화소부(SPX1, SPX2, SPX3)를 포함할 수 있다.
제2 서브 화소부(SPX2)의 구성 중 제1 분배 트랜지스터(RD1)는 게이트 전극이 제i 스캔 라인(SLi)과 연결되고 일 전극이 제1 노드(N1)와 연결되며, 타 전극이 제1 유지 라인(Vcst1)과 연결될 수 있다. 제1 분배 트랜지스터(RD1)는 제i 스캔 라인(SLi)으로부터 제공받은 제i 스캔 신호(Si)에 응답하여 턴 온 될 수 있으며, 이때, 제1 유지 라인(Vcst1)으로부터 제공받은 제1 유지 전압을 제1 노드(N1)에 제공할 수 있다. 제2 액정 커패시터(C2)는 제2 트랜지스터(TR2) 및 제1 분배 트랜지스터(RD1) 각각으로부터 전압을 제공받는 제2 화소 전극 및 제2 화소 전극에 대향하는 공통 전극(도면 미도시)을 포함할 수 있다. 이때, 제2 트랜지스터(TR2)로부터 제공되는 제j 데이터 전압(Dj)은 제1 분배 트랜지스터(RD1)의 스위칭 동작에 따라 분압될 수 있다. 보다 상세하게 설명하면, 제2 액정 커패시터(C2)에는 제j 데이터 전압(Dj)과 제1 유지 라인(Vcst1)으로부터 제공받은 제1 유지 전압의 전압 차이 및 제1 분배 트랜지스터(RD1)가 갖는 저항 값에 따라 분압된 전압이 충전될 수 있다. 제3 서브 화소부(SPX3)의 구성 중 제2 분배 트랜지스터(RD2)는 게이트 전극이 제i 스캔 라인(SLi)과 연결되고 일 전극이 제2 노드(N2)와 연결되며, 타 전극이 제2 유지 라인(Vcst2)과 연결될 수 있다. 제2 분배 트랜지스터(RD2)는 제i 스캔 라인(SLi)으로부터 제공받은 제i 스캔 신호(Si)에 응답하여 턴 온 될 수 있으며, 이때, 제2 유지 라인(Vcst2)으로부터 제공받은 제2 유지 전압을 제2 노드(N2)에 제공할 수 있다. 제3 액정 커패시터(C3)는 제3 트랜지스터(TR3) 및 제2 분배 트랜지스터(RD2) 각각으로부터 전압을 제공받는 제3 화소 전극 및 제3 화소 전극에 대향하는 공통 전극을 포함할 수 있다. 이때, 제3 트랜지스터(TR3)로부터 제공되는 제j 데이터 전압(Dj)은 제2 분배 트랜지스터(RD2)의 스위칭 동작에 따라 분압될 수 있다. 보다 상세하게 설명하면, 제3 액정 커패시터(C3)에는 제j 데이터 전압(Dj)과 제2 유지 라인(Vcst2)으로부터 제공받은 제2 유지 전압의 전압 차이 및 제2 분배 트랜지스터(RD2)가 갖는 저항 값에 따라 분압된 전압이 충전될 수 있다.
이때, 제1 유지 전압과 제2 유지 전압은 서로 다른 전압 레벨을 가질 수 있으며, 일 실시예로 제1 유지 전압은 하부 표시판(10, 도 4 참조)에 제공되는 공통 전압과 제1 전압의 합일 수 있다. 또한, 일 실시예로 제2 유지 전압은 하부 표시판(10, 도 4 참조)에 제공되는 공통 전압과 제2 전압의 합일 수 있다. 이때, 제1 전압은 5V의 전압 레벨을, 제2 전압은 1.5V의 전압 레벨을 가질 수 있다. 즉, 제1 전압이 제2 전압보다 전압 레벨이 높을 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 화소(PXij)는 제1 및 제2 분배 트랜지스터(RD1, RD2)의 채널 사이즈가 동일한 경우라도, 제1 및 제2 유지 전압의 레벨이 상이하므로, 제1 내지 제3 액정 커패시터(C1 내지 C3)에 충전되는 전하량은 서로 다를 수 있다. 일 실시예로, 제j 데이터 전압(Dj)이 제1 또는 제2 분배 트랜지스터(RD1, RD2)에 의해 분압되어 제2 및 제3 액정 커패시터(C2, C3)에 제공됨에 따라, 제1 액정 커패시터(C1)에 충전되는 전하량이 제2 및 제3 액정 커패시터(C2)에 충전되는 전하량보다 클 수 있다. 또한, 제1 전압이 제2 전압보다 레벨이 높으므로, 제2 액정 커패시터(C2)에 충전되는 전하량이 제3 액정 커패시터(C3)에 충전되는 전하량보다 클 수 있다. 즉, 제1 내지 제3 액정 커패시터(C1 내지 C3)에 충전된 전하량이 서로 다르므로 액정 분자들의 배열이 서로 상이해질 수 있다. 따라서, 제1 서브 화소부(SPX1)를 통과하는 영상과 제2 서브 화소부(SPX2)를 통과하는 영상 및 제3 서브 화소부(SPX3)를 통과하는 영상은 사용자에게 서로 다른 각도로 제공될 수 있으며, 결국 화소(PXij)를 통해 제공되는 영상의 시야각은 넓어질 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이지 않는 것으로 이해해야 한다.
10: 하부 표시판
20: 액정층
30: 상부 표시판
100: 표시 패널
200: 데이터 구동부
300: 스캔 구동부
400: 타이밍 제어부

Claims (20)

  1. 게이트 전극이 스캔 라인과 연결되고 일 전극이 데이터 라인과 연결되며, 타 전극이 제1 액정 커패시터와 연결되는 제1 트랜지스터;
    게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며, 타 전극이 제1 노드를 통해 제2 액정 커패시터와 연결되는 제2 트랜지스터;
    게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며, 타 전극이 제2 노드를 통해 제3 액정 커패시터와 연결되는 제3 트랜지스터;
    게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 제1 노드와 연결되며, 타 전극이 유지 라인과 연결되는 제1 분배 트랜지스터; 및
    게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 제2 노드와 연결되며, 타 전극이 상기 유지 라인과 연결되는 제2 분배 트랜지스터;를 포함하는 액정 표시 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 분배 트랜지스터는,
    채널 사이즈(channel size)가 서로 다른 액정 표시 장치.
  3. 제1항에 있어서,
    상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제2 액정 커패시터에 인가되는 전압의 비는 0.65 내지 0.70이며,
    상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제3 액정 커패시터에 인가되는 전압의 비는 0.76 내지 0.82인 액정 표시 장치.
  4. 제1항에 있어서,
    상기 제1 내지 제3 액정 커패시터에 충전되는 전하량이 서로 다른 액정 표시 장치.
  5. 제4항에 있어서,
    상기 제1 액정 커패시터에 충전되는 전하량이 상기 제2 액정 커패시터에 충전되는 전하량보다 크며, 상기 제2 액정 커패시터에 충전되는 전하량이 상기 제3 액정 커패시터에 충전되는 전하량보다 큰 액정 표시 장치.
  6. 제1항에 있어서,
    데이터 전압과 상기 유지 라인으로부터 제공되는 유지 전압은 전압 레벨이 서로 다른 액정 표시 장치.
  7. 복수의 데이터 라인에 데이터 전압을 제공하는 데이터 구동부;
    복수의 스캔 라인에 스캔 신호를 제공하는 스캔 구동부; 및
    상기 복수의 데이터 라인 및 상기 복수의 스캔 라인이 교차되는 영역에 위치하며, 상기 스캔 신호에 응답하여 상기 데이터 전압을 제공받는 제1 내지 제3 서브 화소부를 갖는 표시 패널;을 포함하고,
    상기 제2 서브 화소부는 일 전극이 유지 라인과 연결되는 제1 분배 트랜지스터를 포함하고, 상기 제3 서브 화소부는 일 전극이 상기 유지 라인과 연결되는 제2 분배 트랜지스터를 포함하며,
    상기 제1 및 제2 분배 트랜지스터는 채널 사이즈(channel size)가 서로 다르며,
    상기 제2 서브 화소부는 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며 타 전극이 제1 노드를 통해 상기 제1 분배 트랜지스터의 타 전극과 연결되는 제2 트랜지스터 및 상기 제1 노드와 연결되는 제2 액정 커패시터를 더 포함하고,
    상기 제3 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며 타 전극이 제2 노드를 통해 상기 제2 분배 트랜지스터의 타 전극과 연결되는 제3 트랜지스터 및 상기 제2 노드와 연결되는 제3 액정 커패시터를 더 포함하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 제1 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되는 제1 트랜지스터 및 상기 제1 트랜지스터의 타 전극과 연결되는 제1 액정 커패시터를 포함하는 액정 표시 장치.
  9. 제8항에 있어서, 상기 제1 서브 화소부는,
    상기 제1 트랜지스터의 스위칭 동작을 통해 상기 데이터 전압을 출력하고, 상기 출력된 데이터 전압을 상기 제1 액정 커패시터에 인가하는 액정 표시 장치.
  10. 제8항에 있어서,
    상기 제2 트랜지스터는 상기 스캔 신호에 응답하여 상기 데이터 전압을 상기 제1 노드에 출력하고, 상기 제1 분배 트랜지스터는 상기 스캔 신호에 응답하여 상기 유지 라인으로부터 제공받은 유지 전압을 상기 제1 노드에 출력하며,
    상기 제2 액정 커패시터는 상기 제2 트랜지스터로부터 출력된 데이터 전압과 상기 제1 분배 트랜지스터로부터 출력된 유지 전압의 차 전압을 충전하는 액정 표시 장치.
  11. 제8항에 있어서,
    상기 제3 트랜지스터는 상기 스캔 신호에 응답하여 상기 데이터 전압을 상기 제2 노드에 출력하고, 상기 제2 분배 트랜지스터는 상기 스캔 신호에 응답하여 상기 유지 라인으로부터 제공받은 유지 전압을 상기 제2 노드에 출력하며,
    상기 제3 액정 커패시터는 상기 제3 트랜지스터로부터 출력된 데이터 전압과 상기 유지 전압의 차 전압을 충전하는 액정 표시 장치.
  12. 제8항에 있어서,
    상기 제1 액정 커패시터에 충전되는 전하량이 상기 제2 액정 커패시터에 충전되는 전하량보다 크며, 상기 제2 액정 커패시터에 충전되는 전하량이 상기 제3 액정 커패시터에 충전되는 전하량보다 큰 액정 표시 장치.
  13. 제8항에 있어서,
    상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제2 액정 커패시터에 인가되는 전압의 비는 0.65 내지 0.70이며,
    상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제3 액정 커패시터에 인가되는 전압의 비는 0.76 내지 0.82인 액정 표시 장치.
  14. 복수의 데이터 라인에 데이터 전압을 제공하는 데이터 구동부;
    복수의 스캔 라인에 스캔 신호를 제공하는 스캔 구동부; 및
    상기 복수의 데이터 라인 및 상기 복수의 스캔 라인이 교차되는 영역에 위치하며, 상기 스캔 신호에 응답하여 상기 데이터 전압을 제공받는 제1 내지 제3 서브 화소부를 갖는 표시 패널;을 포함하고,
    상기 제2 서브 화소부는 일 전극이 제1 유지 라인과 연결되는 제1 분배 트랜지스터를 포함하고, 상기 제3 서브 화소부는 일 전극이 제2 유지 라인과 연결되는 제2 분배 트랜지스터를 포함하되,
    상기 제2 서브 화소부는 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며 타 전극이 제1 노드를 통해 상기 제1 분배 트랜지스터의 타 전극과 연결되는 제2 트랜지스터 및 상기 제1 노드와 연결되는 제2 액정 커패시터를 더 포함하며,
    상기 제3 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되며 타 전극이 제2 노드를 통해 상기 제2 분배 트랜지스터의 타 전극과 연결되는 제3 트랜지스터 및 상기 제2 노드와 연결되는 제3 액정 커패시터를 더 포함하는 액정 표시 장치.
  15. 제14항에 있어서,
    상기 데이터 전압, 상기 제1 유지 라인으로부터 제공되는 제1 유지 전압 및 상기 제2 유지 라인으로부터 제공되는 제2 유지 전압은 서로 전압 레벨이 다른 액정 표시 장치.
  16. 제14항에 있어서,
    상기 제1 서브 화소부는, 게이트 전극이 상기 스캔 라인과 연결되고 일 전극이 상기 데이터 라인과 연결되는 제1 트랜지스터 및 상기 제1 트랜지스터의 타 전극과 연결되는 제1 액정 커패시터를 포함하는 액정 표시 장치.
  17. 제16항에 있어서, 상기 제1 서브 화소부는,
    상기 제1 트랜지스터의 스위칭 동작을 통해 상기 데이터 전압을 출력하고, 상기 출력된 데이터 전압을 상기 제1 액정 커패시터에 인가하는 액정 표시 장치.
  18. 제16항에 있어서,
    상기 제2 트랜지스터는 상기 스캔 신호에 응답하여 상기 데이터 전압을 상기 제1 노드에 출력하고, 상기 제1 분배 트랜지스터는 상기 스캔 신호에 응답하여 상기 제1 유지 라인으로부터 제공받은 제1 유지 전압을 상기 제1 노드에 출력하며, 상기 제2 액정 커패시터는 상기 제2 트랜지스터로부터 출력된 데이터 전압과 상기 제1 분배 트랜지스터로부터 출력된 제1 유지 전압의 차 전압을 충전하고,
    상기 제3 트랜지스터는 상기 스캔 신호에 응답하여 상기 데이터 전압을 상기 제2 노드에 출력하고, 상기 제2 분배 트랜지스터는 상기 스캔 신호에 응답하여 상기 제2 유지 라인으로부터 제공받은 제2 유지 전압을 상기 제2 노드에 출력하며, 상기 제3 액정 커패시터는 상기 제3 트랜지스터로부터 출력된 데이터 전압과 상기 제2 유지 전압의 차 전압을 충전하는 액정 표시 장치.
  19. 제16항에 있어서,
    상기 제1 액정 커패시터에 충전되는 전하량이 상기 제2 액정 커패시터에 충전되는 전하량보다 크며, 상기 제2 액정 커패시터에 충전되는 전하량이 상기 제3 액정 커패시터에 충전되는 전하량보다 큰 액정 표시 장치.
  20. 제16항에 있어서,
    상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제2 액정 커패시터에 인가되는 전압의 비는 0.65 내지 0.70이며,
    상기 제1 액정 커패시터에 인가되는 전압에 대한 상기 제3 액정 커패시터에 인가되는 전압의 비는 0.76 내지 0.82인 액정 표시 장치.
KR1020140175210A 2014-12-08 2014-12-08 액정 표시 장치 KR102354531B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140175210A KR102354531B1 (ko) 2014-12-08 2014-12-08 액정 표시 장치
US14/663,199 US9625778B2 (en) 2014-12-08 2015-03-19 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140175210A KR102354531B1 (ko) 2014-12-08 2014-12-08 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20160069601A KR20160069601A (ko) 2016-06-17
KR102354531B1 true KR102354531B1 (ko) 2022-01-24

Family

ID=56094212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140175210A KR102354531B1 (ko) 2014-12-08 2014-12-08 액정 표시 장치

Country Status (2)

Country Link
US (1) US9625778B2 (ko)
KR (1) KR102354531B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662348B (zh) * 2018-01-05 2019-06-11 友達光電股份有限公司 像素電路及顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284931A1 (en) 2007-05-17 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US20090153759A1 (en) 2007-12-12 2009-06-18 Samsung Electronics Co., Ltd. Display panel and liquid crystal display including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060008538A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 액정 표시 장치
KR101659831B1 (ko) * 2010-04-22 2016-09-27 삼성디스플레이 주식회사 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법
KR20130025066A (ko) * 2011-09-01 2013-03-11 삼성디스플레이 주식회사 액정 표시 장치
KR101941984B1 (ko) 2011-09-27 2019-04-12 삼성디스플레이 주식회사 액정표시장치
KR101929363B1 (ko) * 2011-11-30 2018-12-17 삼성디스플레이 주식회사 액정 표시 장치
KR101995919B1 (ko) 2013-01-30 2019-07-04 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284931A1 (en) 2007-05-17 2008-11-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2008287021A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
US20090153759A1 (en) 2007-12-12 2009-06-18 Samsung Electronics Co., Ltd. Display panel and liquid crystal display including the same

Also Published As

Publication number Publication date
US20160161790A1 (en) 2016-06-09
US9625778B2 (en) 2017-04-18
KR20160069601A (ko) 2016-06-17

Similar Documents

Publication Publication Date Title
KR101354406B1 (ko) 액정표시장치
JP5368125B2 (ja) 表示装置
KR102279353B1 (ko) 표시패널
KR102283806B1 (ko) 표시 장치
KR20090010764A (ko) 액정 표시 장치 및 그 구동 방법
KR102490451B1 (ko) 액정 표시 장치
KR102354726B1 (ko) 액정 표시 장치
US9230469B2 (en) Display device using plural gamma curves and driving method thereof
US20100045884A1 (en) Liquid Crystal Display
US20170115522A1 (en) Liquid crystal display having increased resistance to short circuits and method of manufacturing the same
KR102421145B1 (ko) 표시 장치
KR20130005546A (ko) 영상표시장치
KR102039410B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR102270257B1 (ko) 표시장치 및 이를 이용한 표시장치의 구동방법
KR102210677B1 (ko) 표시장치
KR102354531B1 (ko) 액정 표시 장치
KR102520147B1 (ko) 표시장치와 이의 구동방법
KR20150076348A (ko) 액정표시패널
KR102364793B1 (ko) 표시 장치
KR100895307B1 (ko) 복수의 부화소로 이루어진 화소를 구비한 액정 표시 장치
KR102099963B1 (ko) 표시 장치
KR102524416B1 (ko) 표시장치
KR102022525B1 (ko) 액정표시장치
KR101949384B1 (ko) 액정표시장치 및 그 구동방법
KR20170126089A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant