KR102520147B1

KR102520147B1 - 표시장치와 이의 구동방법

Info

Publication number: KR102520147B1
Application number: KR1020160095468A
Authority: KR
Inventors: 이세응; 박찬수; 류승석
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-07-27
Filing date: 2016-07-27
Publication date: 2023-04-11
Also published as: KR20180012900A

Abstract

본 발명은 표시패널, 데이터 구동부 및 멀티플렉서 회로를 포함하는 표시장치를 제공한다. 표시패널은 저온 폴리 실리콘 박막 트랜지스터를 갖는다. 데이터 구동부는 표시패널에 배치된 데이터라인들을 통해 데이터신호를 공급한다. 멀티플렉서 회로는 데이터 구동부의 출력채널과 데이터라인들 사이에 배치되고 외부로부터 공급된 선택신호들에 대응하여 턴온 및 턴오프 제어된다. 멀티플렉서 회로는 데이터 구동부의 채널마다 연결된 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터를 포함한다. 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터 중 가장 나중에 턴온되는 스위칭 트랜지스터는 턴온 시간이 가장 길다.

Description

표시장치와 이의 구동방법{Display Device and Driving Method thereof}

본 발명은 표시장치와 이의 구동방법에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광표시장치(Organic Light Emitting Diode Display: OLED) 및 플라즈마액정패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 서브 픽셀들을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 게이트신호(또는 스캔신호)를 공급하는 게이트 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.

서브 픽셀들은 아몰포스(Amorphous) 실리콘을 이용한 아모퍼스형 박막 트랜지스터 또는 저온 폴리 실리콘(LTPS : Low Temperature Poly-Silicon)을 이용한 폴리 실리콘형 박막 트랜지스터 등을 포함한다.

폴리 실리콘형 박막 트랜지스터는 아몰포스 실리콘보다 전하 이동도가 높기 때문에 빠른 응답 속도가 요구되는 고해상도 표시장치에 이용된다. 이와 같은 특징이 있어, 폴리 실리콘형 박막 트랜지스터는 데이터 구동부로부터 출력된 데이터신호를 다수의 데이터라인으로 분배하기 위한 멀티플렉서 회로가 이용된다.

종래 표시장치는 동일한 펄스폭을 갖는 선택신호를 기반으로 멀티플렉서 회로를 동작시킨다. 그런데 이와 같은 구동방식을 따르면, 가장 나중에 데이터신호를 공급받게 되는 서브 픽셀은 데이터신호를 전압으로 충전하기 위한 시간 확보에 어려움이 있어 이의 개선이 요구된다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 저온 폴리 실리콘을 이용한 폴리 실리콘형 박막 트랜지스터를 갖는 표시패널로 고해상도/대면적 표시장치 구현 시 표시패널의 특정 영역에 줄무늬 형태의 휘도 저하 영역이 생기는 등 표시품질의 저하를 방지하여 표시품질을 향상하는 것이다.

상술한 과제 해결 수단으로 본 발명은 표시패널, 데이터 구동부 및 멀티플렉서 회로를 포함하는 표시장치를 제공한다. 표시패널은 저온 폴리 실리콘 박막 트랜지스터를 갖는다. 데이터 구동부는 표시패널에 배치된 데이터라인들을 통해 데이터신호를 공급한다. 멀티플렉서 회로는 데이터 구동부의 출력채널과 데이터라인들 사이에 배치되고 외부로부터 공급된 선택신호들에 대응하여 턴온 및 턴오프 제어된다. 멀티플렉서 회로는 데이터 구동부의 채널마다 연결된 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터를 포함한다. 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터 중 가장 나중에 턴온되는 스위칭 트랜지스터는 턴온 시간이 가장 길다.

제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터는 모두 다른 턴온 시간을 가질 수 있다.

제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터는 동일한 턴온 시간을 갖는 적어도 두 개의 스위칭 트랜지스터와, 적어도 두 개의 스위칭 트랜지스터 각각의 턴온 시간보다 긴 턴온 시간을 갖는 하나의 스위칭 트랜지스터를 포함할 수 있다.

제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터는 턴온 되는 시기가 늦어질수록 턴온 시간이 길어질 수 있다.

제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터는 가장 먼저 턴온되는 제1스위칭 트랜지스터의 턴온 시간이 다음에 턴온되는 제2스위칭 트랜지스터의 턴온 시간보다 길고, 제2스위칭 트랜지스터 다음에 턴온되는 제3스위칭 트랜지스터의 턴온 시간이 제1스위칭 트랜지스터의 턴온 시간보다 길 수 있다.

다른 측면에서 본 발명은 저온 폴리 실리콘 박막 트랜지스터를 갖는 표시패널과, 표시패널에 배치된 데이터라인들을 통해 데이터신호를 공급하는 데이터 구동부와, 데이터 구동부의 출력채널과 데이터라인들 사이에 배치되고 외부로부터 공급된 선택신호들에 대응하여 턴온 및 턴오프 제어되는 멀티플렉서 회로를 포함하는 표시장치의 구동방법을 제공한다. 선택신호들은 가장 나중에 출력되는 선택신호의 펄스폭이 다른 선택신호들의 펄스폭보다 넓은 로직하이 구간을 가질 수 있다.

선택신호들은 모두 다른 펄스폭의 로직하이 구간을 가질 수 있다.

선택신호들은 동일한 펄스폭의 로직하이 구간을 갖는 적어도 두 개의 선택신호를 포함할 수 있다.

선택신호들은 출력 순서가 늦어질수록 펄스폭의 로직하이 구간이 넓을 수 있다.

선택신호들은 가장 먼저 출력되는 제1선택신호의 제1펄스폭이 다음에 출력되는 제2선택신호의 제2펄스폭보다 넓고, 제2선택신호 다음에 출력되는 제3선택신호의 제3펄스폭이 제1선택신호의 제1펄스폭보다 넓을 수 있다.

본 발명은 저온 폴리 실리콘을 이용한 폴리 실리콘형 박막 트랜지스터를 갖는 표시패널로 고해상도/대면적 표시장치 구현 시 서브 픽셀들의 충전 시간을 충분히 확보하여 표시품질을 향상할 수 있는 효과가 있다. 또한, 본 발명은 서브 픽셀들의 충분한 충전 시간 확보로 표시패널의 특정 영역에 줄무늬 형태의 휘도 저하 영역이 생기는 등 표시품질의 저하를 방지할 수 있다.

도 1은 표시장치를 개략적으로 나타낸 블록도.
도 2는 서브 픽셀을 개략적으로 나타낸 회로도.
도 3은 폴리 실리콘형 박막 트랜지스터를 기반으로 제작된 표시패널을 나타낸 평면도.
도 4는 데이터 구동부와 멀티플렉서 회로를 개략적으로 나타낸 블록도.
도 5는 제1멀티플렉서 회로와 관계된 구성을 개략적으로 나타낸 도면.
도 6은 종래에 제안된 멀티플렉서 회로의 구동방법을 나타낸 파형도.
도 7은 종래 구동방법의 문제점을 보여주기 위한 시뮬레이션 파형도.
도 8은 제1멀티플렉서 회로와 관계된 구성을 개략적으로 나타낸 도면.
도 9는 제1실시예에 따른 멀티플렉서 회로의 구동방법을 나타낸 파형도.
도 10은 제1실시예에 따른 구동방법의 개선점을 보여주기 위한 시뮬레이션 파형도.
도 11은 제1멀티플렉서 회로와 관계된 구성을 개략적으로 나타낸 도면.
도 12는 제2실시예에 따른 멀티플렉서 회로의 구동방법을 나타낸 파형도.
도 13은 제1멀티플렉서 회로와 관계된 구성을 개략적으로 나타낸 도면.
도 14는 제3실시예에 따른 멀티플렉서 회로의 구동방법을 나타낸 파형도.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD)나 유기전계발광표시장치(Organic Light Emitting Diode Display: OLED) 등과 같은 표시장치의 사용이 증가하고 있다.

액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 게이트신호(또는 스캔신호)를 공급하는 게이트 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다. 위와 같은 표시장치는 서브 픽셀들에 게이트신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.

이하에서는 액정표시장치를 일례로 본 발명에 대해 설명한다. 그러나 본 발명은 액정표시장치뿐만 아니라 유기전계발광표시장치 등에 적용될 수 있음은 물론이다. 아울러, 이하에서 설명되는 박막 트랜지스터는 게이트전극을 제외하고 타입에 따라 소오스전극과 드레인전극 또는 드레인전극과 소오스전극으로 명명될 수 있는바, 이를 한정하지 않기 위해 제1전극과 제2전극으로 설명한다.

도 1은 표시장치를 개략적으로 나타낸 블록도이고, 도 2는 서브 픽셀을 개략적으로 나타낸 회로도이며, 도 3은 폴리 실리콘형 박막 트랜지스터를 기반으로 제작된 표시패널을 나타낸 평면도이고, 도 4는 데이터 구동부와 멀티플렉서 회로를 개략적으로 나타낸 블록도이다.

도 1 및 도 2에 도시된 바와 같이 액정표시장치에는 타이밍 제어부(130), 게이트 구동부(140), 데이터 구동부(150), 액정패널(160) 및 백라이트유닛(170)이 포함된다.

타이밍 제어부(130)는 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(150)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(130)는 데이터 타이밍 제어신호(DDC)와 함께 영상처리부(110)로부터 공급된 데이터신호(DATA)를 데이터 구동부(150)에 공급한다.

게이트 구동부(140)는 타이밍 제어부(130)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트신호를 출력한다. 게이트 구동부(140)는 게이트라인들(GL)을 통해 액정패널(160)에 포함된 서브 픽셀들(SP)에 게이트신호를 공급한다. 게이트 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 액정패널(160)에 게이트인패널(Gate In Panel) 방식으로 형성된다.

데이터 구동부(150)는 타이밍 제어부(130)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 샘플링하고 래치하며 감마 기준전압에 대응하여 변환한 후 출력한다. 데이터 구동부(150)는 1 프레임 주기로 데이터전압의 극성을 반전하여 출력할 수 있다. 데이터 구동부(150)는 데이터라인들(DL)을 통해 액정패널(160)에 포함된 서브 픽셀들(SP)에 데이터전압(또는 데이터신호)을 공급한다. 데이터 구동부(150)는 IC(Integrated Circuit) 형태로 형성된다.

액정패널(160)은 게이트 구동부(140)와 데이터 구동부(150)를 포함하는 구동부로부터 공급된 게이트신호와 데이터전압에 대응하여 영상을 표시한다. 액정패널(160)은 백라이트유닛(170)을 통해 제공된 광을 제어하는 서브 픽셀들(SP)이 포함된다.

서브 픽셀들(SP)은 아몰포스(Amorphous) 실리콘을 이용한 아모퍼스형 박막 트랜지스터 또는 저온 폴리 실리콘(LTPS : Low Temperature Poly-Silicon)을 이용한 폴리 실리콘형 박막 트랜지스터 등을 포함한다.

하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 스토리지 커패시터(Cst) 및 액정층(Clc)이 포함된다. 스위칭 트랜지스터(SW)의 게이트전극은 게이트라인(GL1)에 연결되고 소스전극은 데이터라인(DL1)에 연결된다. 스토리지 커패시터(Cst)는 스위칭 트랜지스터(SW)의 드레인전극에 일단이 연결되고 공통전압라인(Vcom)에 타단이 연결된다. 액정층(Clc)은 스위칭 트랜지스터(SW)의 드레인전극에 연결된 화소전극(1)과 공통전압라인(Vcom)에 연결된 공통전극(2) 사이에 형성된다.

액정패널(160)은 화소전극(1) 및 공통전극(2)의 구조에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다. 액정패널(160)은 적색, 녹색 및 청색의 서브 픽셀로 구현되거나 소비전류 절감 등을 위해 적색, 녹색, 청색의 서브 픽셀과 더불어 백색의 서브 픽셀로 구현되기도 한다.

백라이트유닛(170)은 빛을 출사하는 광원 등을 이용하여 액정패널(160)에 빛을 제공한다. 백라이트유닛(170)은 발광다이오드(이하 LED), LED를 구동하는 LED구동부, LED가 실장된 LED기판, LED로부터 출사된 빛을 면광원으로 변환시키는 도광판, 도광판의 하부에서 광을 반사시키는 반사판, 도광판으로부터 출사된 빛을 집광 및 확산하는 광학시트류 등이 포함된다.

도 3에 도시된 바와 같이, 폴리 실리콘형 박막 트랜지스터는 아몰포스 실리콘보다 전하 이동도가 높기 때문에 빠른 응답 속도가 요구되는 고해상도 표시장치에 이용된다. 이와 같은 특징이 있어, 폴리 실리콘형 박막 트랜지스터는 데이터 구동부(150a, 150b)로부터 출력된 데이터신호를 다수의 데이터라인으로 분배하기 위한 멀티플렉서 회로(180)가 이용된다.

멀티플렉서 회로(180)는 액정패널(160)의 상단 비표시영역 상에 배치된다. 한편, 액정패널(160)의 좌측 및 우측 비표시영역 상에는 게이트인패널 방식으로 구현된 게이트 구동부(140a, 140b)가 배치될 수 있으나 이에 한정되지 않는다.

도 4에 도시된 바와 같이, 멀티플렉서 회로(180)에 포함된 제1멀티플렉서 회로(180a)는 제1데이터 구동부(150a)의 제1채널(CH1)로부터 출력된 데이터신호를 제1 내지 제3데이터라인(DL1 ~ DL3)으로 분배하도록 구현된다. 멀티플렉서 회로(180)에 포함된 제n멀티플렉서 회로(180n)는 제1데이터 구동부(150a)의 제n채널(CHn)로부터 출력된 데이터신호를 제n-2 내지 제n데이터라인(DLn-2 ~ DLn)으로 분배하도록 구현 된다.

위의 예는 하나의 단위 픽셀이 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 구현된 경우를 예로 든 것이다. 그러나 하나의 단위 픽셀은 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 구현될 수도 있다. 이 경우, 제1멀티플렉서 회로(180a)는 제1데이터 구동부(150a)의 제1채널(CH1)로부터 출력된 데이터신호를 3개의 데이터라인이 아닌 4개의 데이터라인으로 분배하도록 구현된다.

이하, 종래 표시장치의 문제점에 대해 고찰하고 이를 해결하기 위한 본 발명의 실시예들에 대해 설명한다.

<종래 기술>

도 5는 제1멀티플렉서 회로와 관계된 구성을 개략적으로 나타낸 도면이고, 도 6은 종래에 제안된 멀티플렉서 회로의 구동방법을 나타낸 파형도이며, 도 7은 종래 구동방법의 문제점을 보여주기 위한 시뮬레이션 파형도이다.

도 5 내지 도 7에 도시된 바와 같이, 제1멀티플렉서 회로(180a)는 데이터 구동부의 제1채널(CH1)로부터 출력된 데이터신호를 제1 내지 제3서브 픽셀(SP1 ~ SP3)로 분배한다. 제1멀티플렉서 회로(180a)는 제1 내지 제3스위칭 트랜지스터(M1 ~ M3)를 포함한다. 제1 내지 제3스위칭 트랜지스터(M1 ~ M3)는 N타입으로 구성된 것을 일례로 도시하였으나 이에 한정되지 않고 P타입으로 구성될 수도 있다.

제1 내지 제3스위칭 트랜지스터(M1 ~ M3)는 선택신호들(Mux_Enable1 ~ Mux_Enable3)의 논리 상태에 대응하여 턴온 또는 턴오프된다. 예컨대, 제1스위칭 트랜지스터(M1)는 제1선택신호(Mux_Enable1)가 로직로우에서 로직하이로 변경되면 턴온된다. 제2스위칭 트랜지스터(M2)는 제2선택신호(Mux_Enable2)가 로직로우에서 로직하이로 변경되면 턴온된다. 제3스위칭 트랜지스터(M3)는 제3선택신호(Mux_Enable3)가 로직로우에서 로직하이로 변경되면 턴온된다.

선택신호들(Mux_Enable1 ~ Mux_Enable3)은 게이트신호(Gate)가 게이트하이전압(또는 로직하이)을 유지하는 제1수평시간(1H) 내에서 논리값이 변경된다. 이때, 선택신호들(Mux_Enable1 ~ Mux_Enable3)의 논리값은 제1 내지 제3스위칭 트랜지스터(M1 ~ M3)의 턴온 또는 턴오프 구동시간(dt)을 고려하여 일정 간격을 두고 변경된다.

즉, 선택신호들(Mux_Enable1 ~ Mux_Enable3)은 동일한 펄스폭(M1 = M2 = M3)으로 로직하이를 유지하는 Symmetric Mux On Time으로 출력된다. 하지만, 이 신호에 대응하여 데이터신호를 데이터전압으로 충전해야 하는 서브 픽셀 측에서는 뒤로 갈수록 점차 짧아지는 충전 시간(A1 > A2 > A3)을 갖게 된다.

종래에는 동일한 펄스폭(M1 ~ M3)을 갖는 로직하이로 선택신호들(Mux_Enable1 ~ Mux_Enable3)을 구성하고 이를 제1멀티플렉서 회로(180a)에 공급한다. 이 때문에, 가장 먼저 로직하이로 변하는 제1선택신호(Mux_Enable1)는 A1만큼의 데이터 충전 시간을 갖게 된다. 반면 가장 나중에 로직하이로 변하는 제3선택신호(Mux_Enable3)는 A1 또는 A2보다 더 적은 A3만큼의 데이터 충전 시간을 갖게 된다.

도 7의 예와 같이, 가장 먼저 데이터신호를 공급받게 되는 제1서브 픽셀(M1 PXL)은 데이터신호를 전압으로 충전하기 위한 시간이 충분하지만, 가장 나중에 데이터신호를 공급받게 되는 제3서브 픽셀(M3 PXL)은 데이터신호를 전압으로 충전하기 위한 시간 확보에 어려움이 있다. 도 7에서 Data는 데이터신호이고, Vcom은 공통전압이고, Gate는 게이트신호이다.

그러므로 종래에 제안된 구동방식을 따르면, 가장 먼저 데이터신호를 공급받게 되는 서브 픽셀과 가장 나중에 데이터신호를 공급받게 되는 서브 픽셀 간에 충전 편차가 발생하게 된다. 이 문제는 고해상도/대면적 표시장치 구현 시, Last Mux On Time의 미확보(PXL 저온 충전율 미확보)로 이어지고 결국 표시패널의 특정 영역에 줄무늬 형태의 휘도 저하 영역이 생기는 등 표시품질의 저하를 유발하므로 이의 개선이 요구된다.

<제1실시예>

도 8은 제1멀티플렉서 회로와 관계된 구성을 개략적으로 나타낸 도면이고, 도 9는 제1실시예에 따른 멀티플렉서 회로의 구동방법을 나타낸 파형도이며, 도 10은 제1실시예에 따른 구동방법의 개선점을 보여주기 위한 시뮬레이션 파형도이다.

도 8 내지 도 10에 도시된 바와 같이, 제1멀티플렉서 회로(180a)는 데이터 구동부의 제1채널(CH1)로부터 출력된 데이터신호를 제1 내지 제3서브 픽셀(SP1 ~ SP3)로 분배한다. 제1 내지 제3서브 픽셀(SP1 ~ SP3)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 정의될 수 있으나 순서는 이에 한정되지 않는다.

제1멀티플렉서 회로(180a)는 제1 내지 제3스위칭 트랜지스터(M1 ~ M3)를 포함한다. 제1 내지 제3스위칭 트랜지스터(M1 ~ M3)는 N타입으로 구성된 것을 일례로 도시하였으나 이에 한정되지 않고 P타입으로 구성될 수도 있다. 한편, 제1멀티플렉서 회로(180a)는 픽셀의 구성에 따라 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터로 구성될 수 있으나 이하에서는 3개의 스위칭 트랜지스터로 구성된 것을 예로 한다.

제1스위칭 트랜지스터(M1)는 제1선택신호라인에 게이트전극이 연결되고 데이터 구동부의 제1채널(CH1)에 제1전극이 연결되고 제1데이터라인(DL1)에 제2전극이 연결된다. 제2스위칭 트랜지스터(M2)는 제2선택신호라인에 게이트전극이 연결되고 데이터 구동부의 제1채널(CH1)에 제1전극이 연결되고 제2데이터라인(DL2)에 제2전극이 연결된다. 제3스위칭 트랜지스터(M3)는 제3선택신호라인에 게이트전극이 연결되고 데이터 구동부의 제1채널(CH1)에 제1전극이 연결되고 제3데이터라인(DL3)에 제2전극이 연결된다.

선택신호들(Mux_Enable1 ~ Mux_Enable3)은 데이터 구동부로부터 출력되거나 타이밍 제어부로부터 출력될 수 있다. 선택신호들(Mux_Enable1 ~ Mux_Enable3)은 게이트신호(Gate)가 게이트하이전압(또는 로직하이)을 유지하는 제1수평시간(1H) 내에서 논리값이 변경된다. 이때, 선택신호들(Mux_Enable1 ~ Mux_Enable3)의 논리값은 제1 내지 제3스위칭 트랜지스터(M1 ~ M3)의 턴온 또는 턴오프 구동시간(dt)을 고려하여 일정 간격을 두고 변경된다. 따라서, 구동시간(dt)은 도시된 간격에 한정되지 않는다.

제1실시예는 제1펄스폭(M1)을 갖는 로직하이로 제1선택신호(Mux_Enable1)를 구성하고, 제2펄스폭(M2)을 갖는 로직하이로 제2선택신호(Mux_Enable2)를 구성하고, 제3펄스폭(M3)을 갖는 로직하이로 제3선택신호(Mux_Enable1)를 구성하고 이를 제1멀티플렉서 회로(180a)에 공급한다. 제2선택신호(Mux_Enable2)의 제2펄스폭(M2)은 제1선택신호(Mux_Enable1)의 제1펄스폭(M1)보다 넓다. 제3선택신호(Mux_Enable3)의 제3펄스폭(M3)은 제2선택신호(Mux_Enable2)의 제2펄스폭(M2)보다 넓다. 달리 설명하면, 제2스위칭 트랜지스터(M2)의 턴온 시간은 제1스위칭 트랜지스터(M1)의 턴온 시간보다 길다. 제3스위칭 트랜지스터(M3)의 턴온 시간은 제2스위칭 트랜지스터(M2)의 턴온 시간보다 길다.

즉, 선택신호들(Mux_Enable1 ~ Mux_Enable3)은 점차 증가하는 펄스폭(M1 < M2 < M3)으로 로직하이를 유지하는 Asymmetric Mux On Time으로 출력된다. 하지만, 이 신호에 대응하여 데이터신호를 데이터전압으로 충전해야 하는 서브 픽셀 측에서는 뒤로 갈수록 점차 짧아지는 충전 시간(A1 > A2 > A3)을 갖게 된다.

이 때문에, 가장 처음에 로직하이로 변하는 제1선택신호(Mux_Enable1)는 A1만큼의 데이터 충전 시간을 갖게 된다. 반면 가장 나중에 로직하이로 변하는 제3선택신호(Mux_Enable3)는 A1 또는 A2보다 더 적은 A3만큼의 데이터 충전 시간을 갖게 된다.

그러나 제1실시예와 같은 형태의 Asymmetric Mux On Time으로 선택신호들(Mux_Enable1 ~ Mux_Enable3)을 출력하면 종래 기술 대비 제3선택신호(Mux_Enable3)의 로직하이 구간을 앞당길 수 있고 또한 일정 시간 더 연장할 수 있어 해당 서브 픽셀의 유효 충전 시간을 확보 또는 개선할 수 있게 된다.

그 이유는 데이터신호의 경우 선택신호들(Mux_Enable1 ~ Mux_Enable3)의 로직하이 구간(Mux On 구간) 내에 데이터라인들에 충전되고 제1수평시간(1H)이 종료되는 시점(Gate Off) 전까지 유지되기 때문이다. 따라서, 제1실시예와 같은 형태의 Asymmetric Mux On Time으로 제3선택신호(Mux_Enable3)의 로직하이 구간을 앞당기고 또한 시간을 더 연장하면 종래 기술에서 발생하는 문제를 해결할 수 있게 된다.

도 10의 예와 같이, 가장 먼저 데이터신호를 공급받게 되는 제1서브 픽셀(M1 PXL)뿐만 아니라 가장 나중에 데이터신호를 공급받게 되는 제3서브 픽셀(M3 PXL) 또한 데이터신호를 전압으로 충전하기 위한 시간을 확보할 수 있다. 도 10에서 Data는 데이터신호이고, Vcom은 공통전압이고, Gate는 게이트신호이다.

그러므로 제1실시예를 따르면, 표시패널의 특성 손실 없이 가장 나중에 데이터신호를 공급받게 되는 서브 픽셀((Last Mux On Time PXL)의 유효 충전 시간을 증가시킬 수 있다. 또한, 제1실시예를 따르면, 가장 나중에 데이터신호를 공급받게 되는 서브 픽셀((Last Mux On Time PXL)과 가장 먼저 데이터신호를 공급받게 되는 서브 픽셀(First Mux On Time PXL)을 유사/동일하게 충전할 수 있다.

이에 따라, 제1실시예는 고해상도/대면적 표시장치 구현 시, Last Mux On Time의 확보(PXL 저온 충전율 미확보)할 수 있어 표시패널의 특정 영역에 줄무늬 형태의 휘도 저하 영역이 생기는 등 표시품질의 저하를 방지할 수 있게 된다.

한편, Last Mux On Time을 확보하는 방식은 이하에서 설명되는 제2 및 제3실시예의 방식으로도 가능하며, 그 효과 및 특성 또한 도 10의 시뮬레이션과 유사/동일하게 나타나는 것으로 확인되었다.

<제2실시예>

도 11은 제1멀티플렉서 회로와 관계된 구성을 개략적으로 나타낸 도면이고, 도 12는 제2실시예에 따른 멀티플렉서 회로의 구동방법을 나타낸 파형도이다.

도 11 및 도 12에 도시된 바와 같이, 제1멀티플렉서 회로(180a)는 데이터 구동부의 제1채널(CH1)로부터 출력된 데이터신호를 제1 내지 제3서브 픽셀(SP1 ~ SP3)로 분배한다. 제1 내지 제3서브 픽셀(SP1 ~ SP3)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 정의될 수 있으나 순서는 이에 한정되지 않는다.

제1멀티플렉서 회로(180a)는 제1 내지 제3스위칭 트랜지스터(M1 ~ M3)를 포함한다. 제1 내지 제3스위칭 트랜지스터(M1 ~ M3)는 N타입으로 구성된 것을 일례로 도시하였으나 이에 한정되지 않고 P타입으로 구성될 수도 있다. 또한, 제1멀티플렉서 회로(180a)는 픽셀의 구성에 따라 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터로 구성될 수 있다.

제2실시예는 제1펄스폭(M1)을 갖는 로직하이로 제1선택신호(Mux_Enable1)를 구성하고, 제2펄스폭(M2)을 갖는 로직하이로 제2선택신호(Mux_Enable2)를 구성하고, 제3펄스폭(M3)을 갖는 로직하이로 제3선택신호(Mux_Enable1)를 구성하고 이를 제1멀티플렉서 회로(180a)에 공급한다. 제1선택신호(Mux_Enable1)의 제1펄스폭(M1)과 제2선택신호(Mux_Enable2)의 제2펄스폭(M2)은 동일한 넓이를 갖는다. 제3선택신호(Mux_Enable3)의 제3펄스폭(M3)은 제1선택신호(Mux_Enable1)의 제1펄스폭(M1) 또는 제2선택신호(Mux_Enable2)의 제2펄스폭(M2)보다 넓다. 달리 설명하면, 제1 및 제2스위칭 트랜지스터(M1, M2)의 턴온 시간은 동일하지만, 제3스위칭 트랜지스터(M3)의 턴온 시간은 제1 및 제2스위칭 트랜지스터(M1, M2) 각각의 턴온 시간보다 길다.

즉, 선택신호들(Mux_Enable1 ~ Mux_Enable3)은 첫 번째 및 두 번째를 동일하게 하고 이들보다 마지막 세 번째가 넓은 펄스폭(M1 = M2 < M3)으로 로직하이를 유지하는 Asymmetric Mux On Time으로 출력된다. 하지만, 이 신호에 대응하여 데이터신호를 데이터전압으로 충전해야 하는 서브 픽셀 측에서는 뒤로 갈수록 점차 짧아지는 충전 시간(A1 > A2 > A3)을 갖게 된다.

그러나 제2실시예와 같은 형태의 Asymmetric Mux On Time으로 선택신호들(Mux_Enable1 ~ Mux_Enable3)을 출력하면 종래 기술 대비 제3선택신호(Mux_Enable3)의 로직하이 구간을 앞당길 수 있고 또한 일정 시간 더 연장할 수 있어 해당 서브 픽셀의 유효 충전 시간을 확보 또는 개선할 수 있게 된다.

그 이유는 데이터신호의 경우 선택신호들(Mux_Enable1 ~ Mux_Enable3)의 로직하이 구간(Mux On 구간) 내에 데이터라인들에 충전되고 제1수평시간(1H)이 종료되는 시점(Gate Off) 전까지 유지되기 때문이다. 따라서, 제2실시예와 같은 형태의 Asymmetric Mux On Time으로 제3선택신호(Mux_Enable3)의 로직하이 구간을 앞당기고 또한 시간을 더 연장하면 종래 기술에서 발생하는 문제를 해결할 수 있게 된다.

그러므로 제2실시예를 따르면, 표시패널의 특성 손실 없이 가장 나중에 데이터신호를 공급받게 되는 서브 픽셀((Last Mux On Time PXL)의 유효 충전 시간을 증가시킬 수 있다. 또한, 제2실시예를 따르면, 가장 나중에 데이터신호를 공급받게 되는 서브 픽셀((Last Mux On Time PXL)과 가장 먼저 데이터신호를 공급받게 되는 서브 픽셀(First Mux On Time PXL)을 유사/동일하게 충전할 수 있다.

이에 따라, 제2실시예는 고해상도/대면적 표시장치 구현 시, Last Mux On Time의 확보(PXL 저온 충전율 미확보)할 수 있어 표시패널의 특정 영역에 줄무늬 형태의 휘도 저하 영역이 생기는 등 표시품질의 저하를 방지할 수 있게 된다.

<제3실시예>

도 13은 제1멀티플렉서 회로와 관계된 구성을 개략적으로 나타낸 도면이고, 도 14는 제3실시예에 따른 멀티플렉서 회로의 구동방법을 나타낸 파형도이다.

도 13 및 도 14에 도시된 바와 같이, 제1멀티플렉서 회로(180a)는 데이터 구동부의 제1채널(CH1)로부터 출력된 데이터신호를 제1 내지 제3서브 픽셀(SP1 ~ SP3)로 분배한다. 제1 내지 제3서브 픽셀(SP1 ~ SP3)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 정의될 수 있으나 순서는 이에 한정되지 않는다.

제3실시예는 제1펄스폭(M1)을 갖는 로직하이로 제1선택신호(Mux_Enable1)를 구성하고, 제2펄스폭(M2)을 갖는 로직하이로 제2선택신호(Mux_Enable2)를 구성하고, 제3펄스폭(M3)을 갖는 로직하이로 제3선택신호(Mux_Enable1)를 구성하고 이를 제1멀티플렉서 회로(180a)에 공급한다. 제1선택신호(Mux_Enable1)의 제1펄스폭(M1)은 제2선택신호(Mux_Enable2)의 제2펄스폭(M2)보다 넓다. 제3선택신호(Mux_Enable3)의 제3펄스폭(M3)은 제1선택신호(Mux_Enable1)의 제1펄스폭(M1)보다 넓다. 달리 설명하면, 제1스위칭 트랜지스터(M1)의 턴온 시간은 제2스위칭 트랜지스터(M2)의 턴온 시간보다 길다. 제3스위칭 트랜지스터(M3)의 턴온 시간은 제1스위칭 트랜지스터(M1)의 턴온 시간보다 길다. 요약하면, 스위칭 트랜지스터의 턴온 되는 시기가 늦어질수록 턴온 시간이 길어진다.

즉, 선택신호들(Mux_Enable1 ~ Mux_Enable3)은 두 번째보다 첫 번째가 넓고 첫 번째보다 마지막 세 번째가 넓은 펄스폭(M2 < M1 < M3)으로 로직하이를 유지하는 Asymmetric Mux On Time으로 출력된다. 하지만, 이 신호에 대응하여 데이터신호를 데이터전압으로 충전해야 하는 서브 픽셀 측에서는 뒤로 갈수록 점차 짧아지는 충전 시간(A1 > A2 > A3)을 갖게 된다.

그러나 제3실시예와 같은 형태의 Asymmetric Mux On Time으로 선택신호들(Mux_Enable1 ~ Mux_Enable3)을 출력하면 종래 기술 대비 제3선택신호(Mux_Enable3)의 로직하이 구간을 앞당길 수 있고 또한 일정 시간 더 연장할 수 있어 해당 서브 픽셀의 유효 충전 시간을 확보 또는 개선할 수 있게 된다.

그 이유는 데이터신호의 경우 선택신호들(Mux_Enable1 ~ Mux_Enable3)의 로직하이 구간(Mux On 구간) 내에 데이터라인들에 충전되고 제1수평시간(1H)이 종료되는 시점(Gate Off) 전까지 유지되기 때문이다. 따라서, 제3실시예와 같은 형태의 Asymmetric Mux On Time으로 제3선택신호(Mux_Enable3)의 로직하이 구간을 앞당기고 또한 시간을 더 연장하면 종래 기술에서 발생하는 문제를 해결할 수 있게 된다.

그러므로 제3실시예를 따르면, 표시패널의 특성 손실 없이 가장 나중에 데이터신호를 공급받게 되는 서브 픽셀((Last Mux On Time PXL)의 유효 충전 시간을 증가시킬 수 있다. 또한, 제3실시예를 따르면, 가장 나중에 데이터신호를 공급받게 되는 서브 픽셀((Last Mux On Time PXL)과 가장 먼저 데이터신호를 공급받게 되는 서브 픽셀(First Mux On Time PXL)을 유사/동일하게 충전할 수 있다.

이에 따라, 제3실시예는 고해상도/대면적 표시장치 구현 시, Last Mux On Time의 확보(PXL 저온 충전율 미확보)할 수 있어 표시패널의 특정 영역에 줄무늬 형태의 휘도 저하 영역이 생기는 등 표시품질의 저하를 방지할 수 있게 된다.

이상 본 발명은 저온 폴리 실리콘을 이용한 폴리 실리콘형 박막 트랜지스터를 갖는 표시패널로 고해상도/대면적 표시장치 구현 시 서브 픽셀들의 충전 시간을 충분히 확보하여 표시품질을 향상할 수 있는 효과가 있다. 또한, 본 발명은 서브 픽셀들의 충분한 충전 시간 확보로 표시패널의 특정 영역에 줄무늬 형태의 휘도 저하 영역이 생기는 등 표시품질의 저하를 방지할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

130: 타이밍 제어부 140: 게이트 구동부
150: 데이터 구동부 160: 액정패널
170: 백라이트유닛 180: 멀티플렉서 회로
M1 ~ M3: 제1 내지 제3스위칭 트랜지스터
Mux_Enable1 ~ Mux_Enable3: 선택신호들

Claims

저온 폴리 실리콘 박막 트랜지스터를 갖는 표시패널;
상기 표시패널에 배치된 데이터라인들을 통해 데이터신호를 공급하는 데이터 구동부; 및
상기 데이터 구동부의 출력채널과 상기 데이터라인들 사이에 배치되고 외부로부터 공급된 선택신호들에 대응하여 턴온 및 턴오프 제어되는 멀티플렉서 회로를 포함하고,
상기 멀티플렉서 회로는 1수평기간 동안 상기 데이터 구동부의 채널마다 연결된 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터를 선택적으로 턴온시키고,
상기 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터 중 가장 나중에 턴온되는 스위칭 트랜지스터는 턴온 시간이 가장 길고,
상기 가장 나중에 턴온되는 스위칭 트랜지스터의 턴오프 시점은 상기 1수평기간이 종료되는 시점과 소정 간격으로 이격된 표시장치.
제1항에 있어서,
상기 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터는 모두 다른 턴온 시간을 갖는 표시장치.
제1항에 있어서,
상기 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터는 동일한 턴온 시간을 갖는 적어도 두 개의 스위칭 트랜지스터와,
상기 적어도 두 개의 스위칭 트랜지스터 각각의 턴온 시간보다 긴 턴온 시간을 갖는 하나의 스위칭 트랜지스터를 포함하는 표시장치.
제1항에 있어서,
상기 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터는 턴온 되는 시기가 늦어질수록 턴온 시간이 길어지는 표시장치.
제1항에 있어서,
상기 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터는
가장 먼저 턴온되는 제1스위칭 트랜지스터의 턴온 시간이 다음에 턴온되는 제2스위칭 트랜지스터의 턴온 시간보다 길고,
상기 제2스위칭 트랜지스터 다음에 턴온되는 제3스위칭 트랜지스터의 턴온 시간이 상기 제1스위칭 트랜지스터의 턴온 시간보다 긴 표시장치.
저온 폴리 실리콘 박막 트랜지스터를 갖는 표시패널과, 상기 표시패널에 배치된 데이터라인들을 통해 데이터신호를 공급하는 데이터 구동부와, 상기 데이터 구동부의 출력채널과 상기 데이터라인들 사이에 배치되고 외부로부터 공급된 선택신호들에 대응하여 턴온 및 턴오프 제어되는 멀티플렉서 회로를 포함하는 표시장치의 구동방법에 있어서,
상기 선택신호들은 가장 나중에 출력되는 선택신호의 펄스폭이 다른 선택신호들의 펄스폭보다 넓은 로직하이 구간을 갖고,
상기 가장 나중에 출력되는 선택신호의 종료 시점은 1수평기간이 종료되는 시점과 소정 간격으로 이격된 표시장치의 구동방법.
제6항에 있어서,
상기 선택신호들은
모두 다른 펄스폭의 로직하이 구간을 갖는 표시장치의 구동방법.
제6항에 있어서,
상기 선택신호들은
동일한 펄스폭의 로직하이 구간을 갖는 적어도 두 개의 선택신호를 포함하는 표시장치의 구동방법.
제6항에 있어서,
상기 선택신호들은
출력 순서가 늦어질수록 펄스폭의 로직하이 구간이 넓은 표시장치의 구동방법.
제6항에 있어서,
상기 선택신호들은
가장 먼저 출력되는 제1선택신호의 제1펄스폭이 다음에 출력되는 제2선택신호의 제2펄스폭보다 넓고,
상기 제2선택신호 다음에 출력되는 제3선택신호의 제3펄스폭이 상기 제1선택신호의 제1펄스폭보다 넓은 표시장치의 구동방법.
제1항에 있어서,
상기 제1 내지 제M(M은 2 이상 정수)개의 스위칭 트랜지스터의 턴온 시간들은 일정 간격으로 이격된 표시장치.