KR20120008149A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20120008149A
KR20120008149A KR1020100068834A KR20100068834A KR20120008149A KR 20120008149 A KR20120008149 A KR 20120008149A KR 1020100068834 A KR1020100068834 A KR 1020100068834A KR 20100068834 A KR20100068834 A KR 20100068834A KR 20120008149 A KR20120008149 A KR 20120008149A
Authority
KR
South Korea
Prior art keywords
data
still mode
driving circuit
control signal
gate
Prior art date
Application number
KR1020100068834A
Other languages
English (en)
Other versions
KR101696474B1 (ko
Inventor
최종성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100068834A priority Critical patent/KR101696474B1/ko
Publication of KR20120008149A publication Critical patent/KR20120008149A/ko
Application granted granted Critical
Publication of KR101696474B1 publication Critical patent/KR101696474B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 메모리인픽셀(MIP) 구동이 가능한 액정표시장치에 관한 것으로, 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 메모리회로가 내장되고 화소전극과 공통전극이 형성된 픽셀들을 포함하는 액정표시패널; 정상 모드와 프리 스틸 모드에서 데이터전압을 상기 데이터라인들에 공급하고, 스틸 모드에서 디스에이블되는 데이터 구동회로; 상기 정상 모드와 상기 프리 스틸 모드에서 게이트펄스를 순차적으로 공급하고, 상기 스틸 모드에서 디스에이블되는 게이트 구동회로; 상기 스틸 모드에서 상기 데이터라인들에 고전위 전원전압과 저전위 전원전압을 공급하는 저전력 구동회로; 및 상기 정상 모드, 상기 프리 스틸 모드 및 상기 스틸 모드에서 상기 데이터 구동회로, 상기 게이트 구동회로, 및 상기 저전력 구동회로의 동작 타이밍을 제어하고, 상기 스틸 모드에서 일부 기능이 디스에이블되는 타이밍 콘트롤러를 구비한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은 메모리인픽셀(Memory In Pixel, 이하 "MIP"라 함) 구동이 가능한 액정표시장치에 관한 것이다.
음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치(Flat Panel Display, FPD)가 개발되고 있다. 이러한 평판 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전계 방출 표시장치(Field Emission Display), 전기영동 표시장치(Electrophoresis Display) 등이 있다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터, 텔레비젼 등 대부분의 표시소자 분야에서 음극선관을 대체하고 있다.
액정표시장치는 동영상이나 정지영상의 입력 영상이 입력되면 매 프레임기간마다 그 입력 영상의 데이터전압을 각 픽셀들에 어드레싱하여 비디오 데이터를 표시한다. 매 프레임기간마다 각 픽셀들에 데이터를 기입하기 때문에 액정표시장치의 데이터 구동회로와 게이트 구동회로(또는 스캔 구동회로)의 전력 소비를 일정 수준 이하로 떨어 뜨릴 수 없다. 액정표시장치의 전력 소비를 줄이기 위하여, 최근에 MIP 기술이 제안된 바 있다. MIP 기술은 매 픽셀마다 메모리 회로를 내장하여 정지 영상이 입력될 때 데이터 구동회로를 비활성화(disable)한 상태에서 메모리에 내장된 데이터전압으로 데이터를 재기입하여 데이터 구동회로의 소비전력을 줄인다. 이러한 MIP 기술은 저소비전력 친환경 기술로 각광 받고 있으나, 정지 영상에서 메모리 회로만으로 데이터를 표시할 때에도 데이터 구동회로와 게이트 구동회로 그리고 그 구동회로들을 제어하기 위한 타이밍 콘트롤러에서 소비전력을 더 줄일 필요가 있다.
본 발명은 소비전력을 최소화할 수 있는 액정표시장치를 제공한다.
본 발명의 액정표시장치는 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 메모리회로가 내장되고 화소전극과 공통전극이 형성된 픽셀들을 포함하는 액정표시패널; 정상 모드와 프리 스틸 모드에서 데이터전압을 상기 데이터라인들에 공급하고, 스틸 모드에서 디스에이블되는 데이터 구동회로; 상기 정상 모드와 상기 프리 스틸 모드에서 게이트펄스를 순차적으로 공급하고, 상기 스틸 모드에서 디스에이블되는 게이트 구동회로; 상기 스틸 모드에서 상기 데이터라인들에 고전위 전원전압과 저전위 전원전압을 공급하는 저전력 구동회로; 상기 정상 모드, 상기 프리 스틸 모드 및 상기 스틸 모드에서 상기 데이터 구동회로, 상기 게이트 구동회로, 및 상기 저전력 구동회로의 동작 타이밍을 제어하고, 상기 스틸 모드에서 일부 기능이 디스에이블되는 타이밍 콘트롤러; 및 상기 액정표시패널에 인가되는 구동전압들을 발생하고, 상기 데이터 구동회로, 상기 게이트 구동회로, 상기 저전력 구동회로, 및 상기 타이밍 콘트롤러를 인에이블시키는 로직 전원전압을 발생하는 전원 발생부를 구비한다.
본 발명은 스틸 모드 기간 동안 타이밍 콘트롤러 내의 불필요한 회로 구성 모두를 디스에이블시켜 스틸 모드에서 액정표시장치의 소비전력을 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다.
도 2는 도 1에 도시된 메모리회로와 저전력 구동회로를 상세히 보여 주는 회로도이다.
도 3은 메모리 제어신호와 전원 제어신호를 보여 주는 파형도이다.
도 4 및 도 5는 스틸 모드에서 데이터전압과 공통전압을 보여 주는 파형도들이다.
도 6은 도 1에 도시된 타이밍 콘트롤러의 회로 구성을 상세히 보여 주는 블록도이다.
도 7은 도 6에 도시된 전원 스위칭부(101)를 상세히 보여 주는 도면이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1 및 도 2는 본 발명의 실시예에 따른 액정표시장치를 나타낸다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(200), 타이밍 콘트롤러(100), 데이터 구동회로(320), 게이트 구동회로(310), 저전력 구동회로(500), 전원 발생부(600)를 구비한다.
본 발명의 액정표시장치는 동영상을 표시하는 경우에 정상 모드(normal mode)로 구동된다. 액정표시장치는 정상 모드에서 데이터 구동회로(320)를 이용하여 동영상 데이터를 표시한다. 본 발명의 액정표시장치는 정지영상을 표시하는 경우에 스틸 모드(Still mode)로 구동된다. 액정표시장치는 스틸 모드에서 저전력 구동회로(500)를 이용하여 정지영상을 표시할 수 있다.
액정표시패널(200)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(200)은 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들(P)을 포함한다. 픽셀들(P) 각각은 R(Red), G(Green), 및 B(Blue)의 3원색 서브 픽셀들을 포함하거나 RGB 서브픽셀에 더하여 화이트 서브픽셀을 더 포함할 수 있다. 픽셀들(P) 각각은 액정셀, 액정셀(LC)의 화소전극에 데이터전압을 공급하기 위한 스위칭 TFT(T), 메모리회로(MC) 등을 포함한다.
액정표시패널(200)의 하부기판에는 데이터라인들(DL), 게이트라인들(GL), 데이터라인들(DL)과 게이트라인들(GL)의 교차부에 형성된 스위칭 TFT들(T), 액정셀(LC)의 화소전극, 스토리지 커패시터(Storage Capacitor, Cst), 메모리회로(MC) 등을 포함한 화소 어레이가 형성된다. 스위칭 TFT(T)는 n 타입 MOSFET(metal-oxide semiconductor field-effect transistor)로 구현될 수 있다. 스위칭 TFT(T)의 게이트전극은 게이트라인(GL)에 접속된다. 스위칭 TFT(T)의 드레인전극은 데이터라인(DL)에 접속되고, 그 소스전극은 액정셀(LC)의 화소전극과 스토리지 커패시터(Cst)의 일측 전극에 접속된다. 스토리지 커패시터(Cst)의 일측 전극은 액정셀(LC)의 화소전극에 연결되고, 스토리지 커패시터(Cst)의 타측 전극에는 공통배선(CML)을 통해 공통전압(Vcom)이 인가된다. 메모리회로(MC)는 스틸 모드에서 픽셀들(P)의 데이터를 저장하고, 주기적으로 극성이 반전되는 데이터를 생성하여 화소전극에 인가한다. 액정표시패널(200)의 상부기판 상에는 블랙매트릭스, 컬러필터 등을 포함한 화소 어레이가 형성된다. 공통전극은 액정층을 사이에 두고 액정셀(LC)의 화소전극과 대향하며 공통전압(Vcom)이 인가된다. 공통전극은 TN(Twisted Nematic), VA(Vertical Alignment) 등과 같은 수직 전계 모드에서 상부기판에 형성되고, IPS(In Plane Switching), FFS(Fringe Field Switching) 등과 같은 수평 전계 모드에서 하부기판 상에 형성된다. 액정표시패널(200)의 상부기판과 하부기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 하부기판과 상부기판 사이에는 액정셀(LC)의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서(Column spacer)가 형성될 수 있다. 이러한 액정표시패널(200)은 화소전극과 공통전극 사이의 전계에 의해 구동되는 액정셀(LC)의 액정분자들과 편광판들의 광 흡수축의 상호 관계를 이용하여 입력 영상 데이터의 계조값에 따라 광 투과율을 조절한다.
메모리회로(MC)는 제1 스위치 회로(SSW), 인버터(INV), 및 제2 스위치회로(SW)를 포함한다. 제1 및 제2 스위치 회로(SSW, SW)는 제어라인(CL)을 통해 공급되는 메모리 제어신호(SC)에 의해 제어된다.
제1 스위치 회로(SSW)는 메모리 제어신호(SC)에 응답하여 N1 노드와 인버터(INV) 사이의 전류패스를 절환(switching)한다. 제1 스위치 회로(SSW)는 제1 및 제2 TFT(T1, T2)를 포함한다. 제1 TFT(T1)는 n 타입 MOSFET로 구현될 수 있다. 제2 TFT(T2)는 p 타입 MOSFET로 구현될 수 있다. 제1 TFT(T1)는 메모리 제어신호(SC)의 하이 로직 전압(high logic voltage)에 따라 턴-온되어 N1 노드를 인버터(INV)의 입력 노드에 접속시키는 반면, 메모리 제어신호(SC)의 로우 로직 전압(low logic voltage)에 따라 턴-오프되어 N1 노드와 인버터(INV)의 입력 노드 사이의 전류패스를 개방(open)시킨다. 제1 TFT(T1)의 게이트전극에는 메모리 제어신호(SC)가 공급된다. 제1 TFT(T1)의 드레인전극은 N1 노드에 접속되고, 그 소스전극은 인버터(INV)의 입력 노드에 접속된다. 제2 TFT(T2)는 메모리 제어신호(SC)의 로우 로직 전압에 따라 턴-온되어 N1 노드를 인버터(INV)의 출력 노드에 접속시키는 반면, 메모리 제어신호(SC)의 하이 로직 전압에 따라 턴-오프되어 N1 노드와 인버터(INV)의 출력 노드 사이의 전류패스를 개방시킨다. 제2 TFT(T2)의 게이트전극에는 메모리 제어신호(SC)가 공급된다. 제2 TFT(T2)의 드레인전극은 인버터(INV)의 출력 노드에 접속되고, 그 소스전극은 N1 노드에 접속된다.
인버터(INV)는 스틸 모드에서 N1 노드 전압을 1 프레임기간 단위로 반전시킨다. 인버터(INV)는 제3 및 제4 TFT(T3, T4)를 포함할 수 있다. 제3 TFT(T3)는 n 타입 MOSFET로 구현될 수 있다. 제4 TFT(T5)는 p 타입 MOSFET로 구현될 수 있다. 제3 TFT(T3)는 인버터(INV)의 입력 노드 전압이 하이 로직 전압일 때 턴-온되어 제2 데이터라인의 전압을 인버터(INV)의 출력 노드에 공급하는 반면, 인버터(INV)의 입력 노드 전압이 로우 로직 전압일 때 턴-오프되어 제2 데이터라인과 인버터(INV)의 출력 노드 사이의 전류패스를 개방시킨다. 제3 TFT(T3)의 게이트전극은 인버터(INV)의 입력 노드에 접속된다. 제3 TFT(T3)의 드레인전극은 제2 데이터라인에 접속되고, 그 소스전극은 인버터(INV)의 출력 노드에 접속된다. 여기서, 제2 데이터라인은 제1 데이터라인과 이웃하는 데이터라인이다. 제1 데이터라인은 기수 번째 데이터라인일 수 있고, 제2 데이터라인은 우수 번째 데이터라인일 수 있다. 또한, 제1 데이터라인은 우수 번째 데이터라인일 수 있고, 제2 데이터라인은 기수 데이터라인일 수 있다. 제4 TFT(T4)는 인버터(INV)의 입력 노드 전압이 로우 로직 전압일 때 턴-온되어 제2 스위치회로(SW)를 경유하여 입력되는 제1 데이터라인으로부터의 전원전압을 인버터(INV)의 출력 노드에 공급하는 반면, 인버터(INV)의 입력 노드 전압이 하이 로직 전압일 때 턴-오프되어 제2 스위치 회로(SW)와 인버터(INV)의 출력 노드 사이의 전류패스를 개방시킨다. 제4 TFT(T4)의 게이트전극은 인버터(INV)의 입력 노드에 접속된다. 제4 TFT(T4)의 드레인전극은 제2 스위치 회로(SW)에 접속되고, 그 소스전극은 인버터(INV)의 출력 노드에 접속된다.
제2 스위치 회로(SW)는 메모리 제어신호(SC)의 하이 로직 전압에 응답하여 노말 모드와 프리 스틸 모드에서 제1 데이터라인과 인버터(INV)의 제4 TFT(T4) 사이의 전류패스를 차단한다. 제2 스위치 회로(SW)는 스틸 모드에서 1 프레임기간 주기로 반전되는 메모리 제어신호(SC)에 응답하여 제1 데이터라인과 인버터(INV)의 제4 TFT(T4) 사이의 전류패스를 온/오프한다. 제2 스위치 회로(SW)는 제5 TFT(T5)를 포함할 수 있다. 제5 TFT(T5)는 p 타입 MOSFET로 구현될 수 있다. 제5 TFT(T5)는 메모리 제어신호(SC)가 로우 로직 전압일 때 턴-온되어 제1 데이터라인을 제4 TFT(T4)의 드레인전극에 접속시키는 반면, 메모리 제어신호(SC)가 하이 로직 전압일 때 턴-오프되어 제1 데이터라인과 제4 TFT(T4)의 드레인전극 사이의 전류패스를 개방시킨다. 제5 TFT(T5)의 게이트전극에는 메모리 제어신호(SC)가 공급된다. 제5 TFT(T5)의 드레인전극은 제1 데이터라인에 접속되고, 그 소스전극은 제4 TFT(T4)의 드레인전극에 접속된다.
액정표시패널(200)이 투과형인 경우에 액정표시패널(200)에 빛을 조사하기 위한 백라이트 유닛(400)이 필요하다. 백라이트 유닛(400)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
타이밍 콘트롤러(100)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스 수신회로를 통해 도시하지 않은 외부의 시스템 보드로부터 디지털 비디오 데이터(RGB)를 입력 받는다. 타이밍 콘트롤러(100)는 정상 모드에서 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)의 풀 비트(Full Bit)를 그대로 데이터 구동회로(320)에 전송한다. 타이밍 콘트롤러(100)는 시스템 보드로부터 입력되는 모드신호(도시하지 않음)에 따라 정상 모드, 프리 스틸 모드, 스틸 모드를 판단할 수 있다. 타이밍 콘트롤러(100)는 프리 스틸 구동 모드에서 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)의 최상위 비트(Most Significant Bit, MSB)만으로 이루어진 디지털 데이터를 데이터 구동회로(320)에 전송한다. 예를 들어, 프리 스틸 모드에서 입력 영상의 8 Bit 데이터가 "1×××××××2"이면, 타이밍 콘트롤러(100)는 그 입력 데이터를 "11111111"로 변환하여 데이터 구동회로(320)에 전송한다. 프리 스틸 모드에서 입력 영상의 8 Bit 데이터가 "0×××××××2"이면, 타이밍 콘롤러(101)는 그 입력 데이터를 "00000000"로 변환하여 데이터 구동회로(320)에 전송한다. 여기서, '×'는 '1' 또는 '0'의 Bit이다. 타이밍 콘트롤러(100)는 스틸 모드에서 디지털 비디오 데이터(RGB)를 전송하지 않는다.
타이밍 콘트롤러(100)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 시스템 보드로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 외부 타이밍신호를 입력받는다. 타이밍 콘트롤러(100)는 정상 모드에서 외부 타이밍 신호를 이용하여 데이터 구동회로(320)와 게이트 구동회로(310)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동회로(310)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와, 데이터 구동회로(320)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE), GPM(Gate Pulse Modulation) 제어신호(FLK) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생화는 게이트 드라이브 IC(Integrated Circuit)에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. GPM 제어신호(FLK)는 플리커의 원인이되는 액정셀(LC)의 ΔVp를 줄이기 위하여 게이트 하이 전압(Vgh)을 하향 변조할 때, 그 하향 변조 시간을 정의한다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(320) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 데이터 구동회로(320)로부터 출력되는 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(320)의 출력 타이밍을 제어한다. 데이터 구동회로(320)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
타이밍 콘트롤러(100)는 데이터 구동회로(320)와 게이트 구동회로(310)를 미리 설정된 소정 시간 동안 프리 스틸 모드로 제어한 후에, 스틸 모드로 그 구동회로들(320, 310)을 제어한다. 이를 위하여, 타이밍 콘트롤러(100)는 외부 타이밍 신호를 카운트하여 도 3과 같은 메모리 제어신호(SC)와 전원 제어신호(PSC)를 발생한다.
데이터 구동회로(320)는 하나 이상의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들 각각은 쉬프트 레지스터, 래치, 디지털-아날로그 변환기, 출력 버퍼 등을 포함한다. 데이터 구동회로(320)는 정상 모드에서 타이밍 콘트롤러(100)의 제어 하에 디지털 비디오 데이터(RGB)를 샘플링하고 래치한다. 데이터 구동회로(320)는 정상 모드에서 디지털 비디오 데이터(RGB)를 정극성/부극성 감마보상전압(Vgamma1~n)으로 변환한다. 그리고 데이터 구동회로(320)는 정상 모드에서 극성제어신호(POL)에 응답하여 데이터라인들(DL)로 출력되는 데이터전압들의 극성을 반전시킨다.
데이터 구동회로(320)는 로직 전원전압(Vcc)이 공급되면 인에이블된다. 데이터 구동회로(320)는 프리 스틸 모드에서 타이밍 콘트롤러(100)의 제어 하에 타이밍 콘트롤러(100)로부 입력되는 디지털 데이터 즉, "11111111" 또는 "00000000"를 화이트 계조 전압이나 블랙 계조 전압으로 변환하여 데이터라인들(DL)로 출력한다. 데이터 구동회로(320)는 프리 스틸 모드에서 출력하는 화이트 계조 전압이나 블랙 계조 전압을 동일 극성의 전압으로 출력한다.
데이터 구동회로(320)는 스틸 모드에서 디스에이블되어 타이밍 콘트롤러(100)의 제어 하에 출력 채널들과 데이터라인들 사이의 전류패스를 차단하여 즉, 출력 채널들 모두를 플로팅(Floating)시킨다. 따라서, 스틸 모드에서 데이터 구동회로(320)는 출력을 발생하지 않으므로 소비 전류가 없다.
게이트 구동회로(310)는 로직 전원전압(Vcc)이 공급되면 인에이블된다. 게이트 구동회로(310)는 노말 모드와 프리 스틸 모드에서 타이밍 콘트롤러(100)의 제어 하에 게이트 하이 전압(Vgh)으로 게이트펄스를 발생하고 그 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다. 게이트 구동회로(310)는 스틸 모드에서 타이밍 콘트롤러(100)의 제어 하에 디스에이블되어 게이트 로우 전압(Vgl)만을 게이트라인들(G1~Gn)에 공급한다. 게이트 하이 전압(Vgh)은 화소 어레이에 형성된 스위칭 TFT(T)의 문턱 전압 이상의 전압이며, 게이트 로우 전압(Vgl)은 스위칭 TFT(T)의 문턱전압보다 낮은 전압이다. 따라서, 화소 어레이에 형성된 스위칭 TFT들(T)은 정상 모드와 프리 스틸 모드에서 게이트펄스에 따라 턴-온되어 데이터라인들(DL)로부터의 데이터전압을 액정셀(LC)의 화소전극에 공급하는 반면, 스틸 모드에서 오프 상태를 유지한다.
저전력 구동회로(500)는 로직 전원전압(Vcc)이 공급되면 인에이블된다. 저전력 구동회로(500)는 전원 제어신호(PSC)의 로우 로직 전압에 응답하여 노말 모드와 프리 스틸 모드에서 자신의 출력 채널들을 플로팅시켜 그 출력 채널들과 데이터라인들(DL) 사이의 전류패스를 차단한다. 반면에, 저전력 구동회로(500)는 전원 제어신호(PSC)의 하이 로직 전압에 응답하여 스틸 모드에서 고전위 전원전압(VDD)을 기수 번째 데이터라인들에 공급하고, 저전위 전원전압(VSS)을 우수 번째 데이터라인들에 공급한다. 저전력 구동회로(500)는 전원 제어신호(PSC)의 하이 로직 전압에 응답하여 기수 번째 데이터라인들에 고전위 전원전압(VDD)을 공급하기 위한 제1 스위치 어레이와, 전원 제어신호(PSC)의 하이 로직 전압에 응답하여 우수 번째 데이터라인들에 저전위 전원전압(VSS)을 공급하기 위한 제2 스위치 어레이를 포함한다. 제1 스위치 어레이의 TFT들(TP1) 각각의 게이트전극은 전원 제어신호(PSC)가 공급되는 전원 제어라인(CPL)에 접속된다. 제1 스위치 어레이의 TFT들(TP1) 각각의 드레인전극은 고전위 전원전압(VDD)이 공급되는 제1 전원라인(PL1)에 접속되고, 제1 스위치 어레이의 TFT들(TP1) 각각의 소스전극은 기수 번째 데이터라인에 접속된다. 제2 스위치 어레이의 TFT들(TP2) 각각의 게이트전극은 전원 제어라인(CPL)에 접속된다. 제2 스위치 어레이의 TFT들(TP2) 각각의 드레인전극은저전위 전원전압(VSS)이 공급되는 제2 전원라인(PL2)에 접속되고, 제2 스위치 어레이의 TFT들(TP1) 각각의 소스전극은 우수 번째 데이터라인에 접속된다.
전원 발생부(600)는 PWM(Pulse Width Modulation) 변조회로, 부스트 컨버터(Boost converter), 레귤레이터(Regulater), 차지펌프(Charge pump), 분압회로 , 연산 증폭기(Operation Amplifier) 등을 포함한 DC-DC 컨버터(Convertor)를 포함한다. 전원 발생부(600)는 시스템 보드로부터 입력되는 입력 전압을 조절하여 액정표시패널(200)의 구동 전압들을 발생한다. 액정표시패널(200)의 구동전압은 로직 전원전압(Vcc), 고전위 전원전압(VDD), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl), 공통전압(Vcom), 정극성/부극성 감마기준전압(Vgamma1~n) 등을 포함한다. 정극성/부극성 감마기준전압들(Vgamma1~n)은 분압 회로에 의해 고전위 전원전압(VDD)과 저전위 전원전압(VSS) 사이에서 분압된 전압들이다. 로직 전원전압(Vcc)은 타이밍 콘트롤러(100), 데이터 구동회로(320), 게이트 구동회로(310), 저전력 구동회로(500)의 구동전원으로써, 일반적으로 3.3V이다.
전원 발생부(600)는 전원 제어신호(PSC)의 로우 로직 전압에 응답하여 정상 모드와 프리 스틸 모드에서 공통전압(Vcom)을 일정한 직류 전압으로 출력하거나, 액정표시패널(200)이 라인 인버젼(Line inversion)으로 구동될 때 1 수평기간 단위로 반전하는 교류 공통전압으로 공통전압(Vcom)을 출력한다. 전원 발생부(600)는 전원 제어신호(PSC)의 하이 로직 전압에 응답하여 스틸 모드에서 소정의 고전위 전압(VCH)과 소정의 저전위 전압(VCL) 사이에서 스윙하는 공통전압을 출력한다. 공통전압(Vcom)은 스틸 모드에서 2 프레임기간 주기로 스윙된다.
도 3은 메모리 제어신호(SC)와 전원 제어신호(PSC)를 보여 주는 파형도이다.
도 3을 참조하면, 전원 제어신호(PSC)는 정상 모드에서 로우 로직 전압을 유지한다. 따라서, 저전력 구동회로(500)의 스위치 어레이(TP1, TP2)는 정상 모드에서 오프 상태를 유지하여 저전력 구동회로(500)의 출력 채널들과 데이터라인들(DL) 사이의 전류 패스는 개방된다. 메모리 제어신호(SC)는 정상 모드에서 하이 로직 전압을 유지한다. 따라서, 메모리회로(MC)의 제1 TFT(T1)와 제5 TFT(T5)는 정상 모드에서 오프 상태를 유지하므로 인버터(INV)는 동작하지 않는다.
게이트 구동회로(310)는 정상 모드에서 게이트펄스를 게이트라인들(GL)에 순차적으로 공급하여 스위칭 TFT들을 턴-온시키고, 데이터 구동회로(320)는 게이트펄스에 동기되는 데이터전압(VDH,VDL)을 데이터라인들에 공급한다. 따라서, 픽셀들(P)에는 데이터가 기입된다. 입력 영상의 데이터가 N(N은 6 이상의 양의 정수) 비트일때 정상 모드에서 픽셀들은 23N 개의 컬러를 표현할 수 있다.
정상 모드에서 공통전압(Vcom)은 1 수평기간마다 반전될 수 있다. 이 경우에 액정표시패널(200)의 액정셀들(LC)은 라인 인버젼 형태로 데이터전압을 충전할 수 있다.
프리 스틸 모드에서, 데이터 구동회로(320)와 게이트 구동회로(310)는 정상 모드와 같은 방법으로 출력을 발생한다. 픽셀들(P)에는 스틸 모드 구동을 위하여 프리 스틸 모드에서 정지 영상 데이터가 기입된다. 프리 스틸 모드에서 픽셀들(P)에 기입되는 데이터는 입력 영상의 최상위 비트만을 포함하기 때문에 화이트 계조 데이터와 블랙 계조 데이터를 포함하여 2 색을 표현한다. 프리 스틸 모드에서 픽셀들(P)에 데이터가 기입된 후에 스틸 모드로 이행된다.
스틸 모드에서, 데이터 구동회로(320)와 게이트 구동회로는 디스에이블된다. 데이터 구동회로(320)는 스틸 모드에서 출력을 발생하지 않고, 게이트 구동회로(310)는 게이트 로우 전압(Vgl) 만을 출력한다. 스틸 모드에서, 전원 제어신호(PSC)는 하이 로직 전압을 유지한다. 따라서, 저전력 구동회로(500)의 스위치 어레이(TP1, TP2)는 모두 턴-온되고, 데이터라인들(DL)에는 저전력 구동회로(500)로부터의 전원전압(VDD, VSS)이 인가된다.
메모리 제어신호(SC)는 스틸 모드에서 하이 로직 전압과 로우 로직 전압 사이에서 주기적으로 스윙한다. 메모리회로(MC)의 인버터(INV)는 스틸 모드에서 스토리지 커패시터(Cst)에 충전되는 데이터전압의 극성을 주기적으로 반전시킨다. 따라서, 액정셀들(LC)은 스틸 모드에서 데이터 구동회로(320)와 게이트 구동회로(310)와 무관하게 메모리회로(MC)로부터 반전되는 데이터전압을 충전하여 스틸 모드 동안 데이터를 재생한다.
도 4와 도 5는 스틸 모드에서 데이터와 공통전압을 보여 주는 파형도들이다. 도 4의 경우에, 액정셀들(LC)에 충전될 데이터전압이 하이전압(VDH)과 로우전압(VDL)으로 반전하며, 공통전압(Vcom)은 데이터전압과 역 위상으로 스윙한다. 액정표시패널(200)이 노말리 블랙 모드(Normally black mode)로 동작하면, 액정셀들(LC)은 도 4의 경우에 화이트 계조를 표현한다. 액정표시패널(200)이 노말리 화이트 모드(Normally white mode)로 동작하면, 액정셀들(LC)은 도 4의 경우에 블랙 계조를 표현한다. 도 5의 경우에, 액정셀들(LC)에 충전될 데이터전압과 공통전압(Vcom)이 동위상으로 스윙한다. 액정표시패널(200)이 노말리 블랙 모드로 동작하면, 액정셀들(LC)은 도 5의 경우에 블랙 계조를 표현한다. 액정표시패널(200)이 노말리 화이트 모드로 동작하면, 액정셀들(LC)은 도 5의 경우에 화이트 계조를 표현한다.
이하에서, 도 6 및 도 7을 결부하여 스틸 모드에서 타이밍 콘트롤러(100)의 소비전력을 최소화할 수 있는 방안을 설명하기로 한다.
도 6 및 도 7을 참조하면, 타이밍 콘트롤러(100)는 전원 스위칭부(101), 데이터 전송부(102), 데이터 타이밍 제어신호 발생부(103), 게이트 타이밍 제어신호 발생부(104), 및 스틸 모드 제어신호 발생부(105)를 포함한다.
데이터 전송부(102), 데이터 타이밍 제어신호 발생부(103), 게이트 타이밍 제어신호 발생부(104), 및 스틸 모드 제어신호 발생부(105) 각각은 로직 전원전압(Vcc)으로 구동되어 출력을 발생한다.
데이터 전송부(102)는 스틸 모드와 프리 스틸 모드 기간 동안 전원 스위칭부(101)를 통해 입력되는 로직 전원전압(Vcc)에 의해 인에이블되고, 스틸 모드에서 디스에이블된다. 데이터 전송부(102)는 스틸 모드와 프리 스틸 모드 기간 동안LVDS 혹은 TMDS 인터페이스 규격의 디지털 비디오 데이터(RGB)를 입력 받아 오드 픽셀 데이터와 이븐 픽셀 데이터로 분리한다. 그리고 데이터 전송부(102)는 오드 픽셀 데이터와 이븐 픽셀 데이터로 분리된 디지털 비디오 데이터들을 mini-LVDS 인터페이스 규격의 데이터전압으로 변환하여 6 버스의 데이터전송라인들을 통해 데이터 구동회로(320)로 전송한다.
데이터 타이밍 제어신호 발생부(103)는 스틸 모드와 프리 스틸 모드 기간 동안 전원 스위칭부(101)를 통해 입력되는 로직 전원전압(Vcc)에 의해 인에이블되고, 스틸 모드에서 디스에이블된다. 데이터 타이밍 제어신호 발생부(103)는 스틸 모드와 프리 스틸 모드 기간 동안, 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 카운트하여 데이터 타이밍 제어신호들(POL, SOE, SSC, SSP)를 발생한다.
게이트 타이밍 제어신호 발생부(104)는 스틸 모드와 프리 스틸 모드 기간 동안 전원 스위칭부(101)를 통해 입력되는 로직 전원전압(Vcc)에 의해 인에이블되고, 스틸 모드에서 디스에이블된다. 게이트 타이밍 제어신호 발생부(104)는 스틸 모드와 프리 스틸 모드 기간 동안, 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 카운트하여 게이트 타이밍 제어신호들(GSP, GSC, GOE, FLK)를 발생한다.
스틸 모드 제어신호 발생부(105)는 스틸 모드, 프리 스틸 모드 및 스틸 모드 기간 동안 인에이블되어 도 3과 같은 메모리 제어신호(SC)와 전원 제어신호(PSC)를 발생한다. 전원 발생부(600)는 로직 전원전압(Vcc)을 스틸 모드 제어신호 발생부(105)에 직접 공급한다.
전원 스위칭부(101)는 도 7과 같은 하나의 전원 스위치로 구현되어 전원 발생부(600)로부터 입력된 로직 전원전압(Vcc)을 스위칭한다. 전원 스위칭부(101)는 스틸 모드와 프리 스틸 모드 기간 동안 전원 발생부(600)로부터 입력된 로직 전원전압(Vcc)을 데이터 전송부(102), 데이터 타이밍 제어신호 발생부(103), 및 게이트 타이밍 제어신호 발생부(104)에 공급한다. 반면에, 전원 스위칭부(101)는 스틸 모드 기간 동안, 데이터 전송부(102), 데이터 타이밍 제어신호 발생부(103), 및 게이트 타이밍 제어신호 발생부(104)에 공급되는 로직 전원전압(Vcc)을 차단하여 그 회로들(102~104)의 소비전력을 최소화한다. 전원 스위칭부(101)는 스틸 모드의 스타트 시점에서 트리거되는 메모리 제어신호(SC)와 전원 제어신호(PSC) 중 어느 하나에 응답하여 로직 전원전압(Vcc)을 차단한다. 이를 상세히 설명하면, 전원 스위칭부(101)는 도 3과 같이 메모리 제어신호(SC)가 로우 로직 전압으로 트리거되는 시점이나 전원 제어신호(PSC)가 하이 로직 전압으로 트리거되는 시점에 턴-오프된다. 반면에, 전원 스위칭부(101)는 도 3과 같이 하이 로직 전압을 유지하는 메모리 제어신호(SC)나 로우 로직 전압을 유지하는 전원 제어신호(PSC)에 응답하여 정상 모드와 프리 스틸 모드 기간 동안 온 상태를 유지한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 타이밍 콘트롤러 101 : 전원 스위칭부
102 : 데이터 전송부 103 : 데이터 타이밍 제어신호 발생부
104 : 게이트 타이밍 제어신호 발생부
105 : 스틸 모드 제어신호 발생부
200 : 액정표시패널 310 : 게이트 구동회로
320 : 데이터 구동회로 400 : 백라이트 유닛
500 : 저전력 구동회로 600 : 전원 발생부

Claims (4)

  1. 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 메모리회로가 내장되고 화소전극과 공통전극이 형성된 픽셀들을 포함하는 액정표시패널;
    정상 모드와 프리 스틸 모드에서 데이터전압을 상기 데이터라인들에 공급하고, 스틸 모드에서 디스에이블되는 데이터 구동회로;
    상기 정상 모드와 상기 프리 스틸 모드에서 게이트펄스를 순차적으로 공급하고, 상기 스틸 모드에서 디스에이블되는 게이트 구동회로;
    상기 스틸 모드에서 상기 데이터라인들에 고전위 전원전압과 저전위 전원전압을 공급하는 저전력 구동회로;
    상기 정상 모드, 상기 프리 스틸 모드 및 상기 스틸 모드에서 상기 데이터 구동회로, 상기 게이트 구동회로, 및 상기 저전력 구동회로의 동작 타이밍을 제어하고, 상기 스틸 모드에서 일부 기능이 디스에이블되는 타이밍 콘트롤러; 및
    상기 액정표시패널에 인가되는 구동전압들을 발생하고, 상기 데이터 구동회로, 상기 게이트 구동회로, 상기 저전력 구동회로, 및 상기 타이밍 콘트롤러를 인에이블시키는 로직 전원전압을 발생하는 전원 발생부를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 정상 모드에서 입력 영상의 풀비트 데이터를 상기 데이터 구동회로에 전송하고, 상기 프리 스틸 모드에서 입력 영상의 데이터에서 최상위 비트(MSB)를 복사한 데이터를 상기 데이터 구동회로에 전송하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 정상 모드와 상기 스틸 모드에서 상기 게이트 구동회로의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호들과, 상기 데이터 구동회로의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호들을 발생하고,
    상기 스틸 모드에서 상기 데이터 구동회로와 상기 게이트 구동회로를 디스에이블시키고, 상기 스틸 모드에서 상기 저전력 구동회로를 제어하기 위한 전원 제어신호와 상기 메모리회로를 구동하기 위한 메모리 제어신호를 발생하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 스틸 모드와 상기 프리 스틸 모드에서, 외부로부터 입력되는 데이터의 인터페이스 규격을 변환하고 상기 데이터를 오드 픽셀 데이터와 이븐 픽셀 데이터로 분리하여 상기 데이터 구동회로로 전송하는 데이터 전송부;
    상기 스틸 모드와 상기 프리 스틸 모드에서, 상기 데이터 타이밍 제어신호들을 발생하는 데이터 타이밍 제어신호 발생부;
    상기 스틸 모드와 상기 프리 스틸 모드 기간에서, 상기 게이트 타이밍 제어신호들을 발생하는 게이트 타이밍 제어신호 발생부;
    상기 스틸 모드, 상기 프리 스틸 모드 및 상기 스틸 모드에서, 상기 전원 제어신호와 상기 메모리 제어신호를 발생하는 스틸 모드 제어신호 발생부; 및
    상기 스틸 모드와 상기 프리 스틸 모드에서, 상기 전원 발생부로부터 입력된 상기 로직 전원전압을 상기 데이터 전송부, 상기 데이터 타이밍 제어신호 발생부, 및 상기 게이트 타이밍 제어신호 발생부에 전달하고, 상기 스틸 모드에서 상기 데이터 전송부, 상기 데이터 타이밍 제어신호 발생부, 및 상기 게이트 타이밍 제어신호 발생부에 공급되는 상기 로직 전원전압을 차단하는 전원 스위칭부를 구비하는 것을 특징으로 하는 액정표시장치.
KR1020100068834A 2010-07-16 2010-07-16 액정표시장치 KR101696474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100068834A KR101696474B1 (ko) 2010-07-16 2010-07-16 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100068834A KR101696474B1 (ko) 2010-07-16 2010-07-16 액정표시장치

Publications (2)

Publication Number Publication Date
KR20120008149A true KR20120008149A (ko) 2012-01-30
KR101696474B1 KR101696474B1 (ko) 2017-01-24

Family

ID=45613209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100068834A KR101696474B1 (ko) 2010-07-16 2010-07-16 액정표시장치

Country Status (1)

Country Link
KR (1) KR101696474B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303412B1 (ko) * 2012-03-02 2013-09-05 금오공과대학교 산학협력단 액정표시장치
KR101354356B1 (ko) * 2012-03-02 2014-01-27 금오공과대학교 산학협력단 액정표시장치
KR20150078714A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
US9153196B2 (en) 2012-12-12 2015-10-06 Samsung Display Co., Ltd. Display device and driving method thereof
US9424805B2 (en) 2013-03-07 2016-08-23 Samsung Electronics Co., Ltd. Display drive integrated circuit and image display system capable of controlling a self-refresh display
US9966007B2 (en) 2015-06-30 2018-05-08 Lg Display Co., Ltd. Organic light emitting display and method for controlling emission thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083482A (ja) * 1999-09-09 2001-03-30 Citizen Watch Co Ltd 液晶表示装置
KR20020050018A (ko) * 2000-12-20 2002-06-26 윤종용 저전력 액정 표시 장치
JP2003150132A (ja) * 2001-11-16 2003-05-23 Toshiba Corp 表示装置
KR20050000012A (ko) * 2003-06-23 2005-01-03 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로 및 그 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083482A (ja) * 1999-09-09 2001-03-30 Citizen Watch Co Ltd 液晶表示装置
KR20020050018A (ko) * 2000-12-20 2002-06-26 윤종용 저전력 액정 표시 장치
JP2003150132A (ja) * 2001-11-16 2003-05-23 Toshiba Corp 表示装置
KR20050000012A (ko) * 2003-06-23 2005-01-03 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로 및 그 구동방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303412B1 (ko) * 2012-03-02 2013-09-05 금오공과대학교 산학협력단 액정표시장치
KR101354356B1 (ko) * 2012-03-02 2014-01-27 금오공과대학교 산학협력단 액정표시장치
US9153196B2 (en) 2012-12-12 2015-10-06 Samsung Display Co., Ltd. Display device and driving method thereof
EP2743910B1 (en) * 2012-12-12 2020-09-09 Samsung Display Co., Ltd. Display device and driving method thereof
US9424805B2 (en) 2013-03-07 2016-08-23 Samsung Electronics Co., Ltd. Display drive integrated circuit and image display system capable of controlling a self-refresh display
KR20150078714A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
US9966007B2 (en) 2015-06-30 2018-05-08 Lg Display Co., Ltd. Organic light emitting display and method for controlling emission thereof

Also Published As

Publication number Publication date
KR101696474B1 (ko) 2017-01-24

Similar Documents

Publication Publication Date Title
US9870749B2 (en) Display device
US9548031B2 (en) Display device capable of driving at low speed
KR102279353B1 (ko) 표시패널
KR102538875B1 (ko) 표시 장치
US10049629B2 (en) Display device capable of low-speed driving and method of driving the same
US20140320465A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR20150077807A (ko) 저속 구동이 가능한 표시장치
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
KR101585687B1 (ko) 액정표시장치
KR101696474B1 (ko) 액정표시장치
KR20130071206A (ko) 액정표시장치 및 그 구동방법
KR101970800B1 (ko) 액정표시장치
KR101510905B1 (ko) 액정표시장치
KR101696459B1 (ko) 액정표시장치와 그 구동 방법
KR20150078816A (ko) 저속 구동용 표시장치
KR100909775B1 (ko) 액정표시장치
KR101988526B1 (ko) 저속 구동용 표시장치와 그 구동방법
KR101985245B1 (ko) 액정표시장치
KR102250951B1 (ko) 액정표시장치와 이의 구동방법
KR20180014337A (ko) 액정표시장치
US10395610B2 (en) Display device and driving method thereof
KR20160044177A (ko) 게이트신호의 딜레이 편차를 경감할 수 있는 액정표시장치
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR102029435B1 (ko) 액정표시장치
KR102138593B1 (ko) 액정표시장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant