KR101696459B1

KR101696459B1 - 액정표시장치와 그 구동 방법

Info

Publication number: KR101696459B1
Application number: KR1020090124054A
Authority: KR
Inventors: 유재성
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-12-14
Filing date: 2009-12-14
Publication date: 2017-01-13
Also published as: KR20110067450A

Abstract

본 발명은 액정표시장치와 그 구동 방법에 관한 것으로, 노말 구동 모드에서 입력 영상의 데이터 계조에 대응하는 정극성/부극성 아날로그 데이터전압을 출력하고, 프리 MIP 구동 모드에서 화이트 계조 전압과 블랙 계조 전압 중 어느 하나를 동일 극성의 전압으로 액정표시패널의 데이터라인들에 공급한 후에, MIP 구동 모드에서 상기 데이터 라인들과 연결되는 출력 채널들을 플로팅시키는 데이터 구동회로; 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 액정표시패널의 게이트라인들에 게이트 하이전압의 게이트펄스를 순차적으로 공급한 후에, 상기 MIP 구동 모드에서 상기 게이트 하이 전압보다 낮은 게이트 로우 전압을 상기 게이트라인들에 공급하는 게이트 구동회로; 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 데이터 라인들과 연결되지 않고, 상기 MIP 구동 모드에서 상기 데이터 라인들과 연결되어 상기 데이터라인들에 고전위 전원전압과 저전위 전원전압을 공급하는 MIP 구동회로; 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 공통전압을 상기 공통전극에 공급한 후에, 상기 MIP 구동 모드에서 소정 시간 단위로 상기 공통전압의 전위를 반전시키는 공통전압 콘트롤러; 및 상기 데이터 구동회로, 상기 게이트 구동회로, 상기 MIP 구동회로, 및 상기 공통전압 콘트롤러를 제어하는 콘트롤러를 포함한다.

Description

액정표시장치와 그 구동 방법{LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}

본 발명은 메모리인픽셀(Memory In Pixel, 이하 "MIP"라 함) 구동이 가능한 액정표시장치와 그 구동 방법에 관한 것이다.

음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치(Flat Panel Display, FPD)가 개발되고 있다. 이러한 평판 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 플라즈마 디스플레이 패널(Plasma Display Panel), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전계 방출 표시장치(Field Emission Display), 전기영동 표시장치(Electrophoresis Display) 등이 있으며, 대부분 상용화되어 기존 CRT 시장을 대체하고 있다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터, 텔레비젼 등 대부분의 표시소자 분야에서 음극선관을 대체하고 있다.

액정표시장치는 동영상이나 정지영상의 입력 영상이 입력되면 매 프레임기간마다 그 입력 영상의 데이터전압을 각 픽셀들에 어드레싱하여 비디오 데이터를 표시한다. 매 프레임마다 각 픽셀들에 데이터를 기입하기 때문에 액정표시장치의 데이터 구동회로와 게이트 구동회로(또는 스캔 구동회로)의 전력 소비를 일정 수준 이하로 떨어 뜨릴 수 없다. 액정표시장치의 전력 소비를 줄이기 위하여, 최근에 MIP 기술이 제안된 바 있다. MIP 기술은 매 픽셀마다 메모리 회로를 내장하여 정지 영상이 입력될 때 데이터 구동회로를 비활성화(disable)한 상태에서 메모리에 내장된 데이터전압으로 데이터를 재기입하여 데이터 구동회로의 소비전력을 줄인다. 이러한 MIP 기술은 저소비전력 친환경 기술로 각광 받고 있으나, 동작의 신뢰성을 확보하기 위하여 구동 방법을 최적화할 필요가 있다.

본 발명은 MIP 구동을 최적화하도록 한 액정표시장치와 그 구동 방법을 제공한다.

본 발명의 액정표시장치는 노말 구동 모드에서 입력 영상의 데이터 계조에 대응하는 정극성/부극성 아날로그 데이터전압을 출력하고, 프리 MIP 구동 모드에서 화이트 계조 전압과 블랙 계조 전압 중 어느 하나를 동일 극성의 전압으로 상기 데이터라인들에 공급한 후에, MIP 구동 모드에서 상기 데이터 라인들과 연결되는 출력 채널들을 플로팅시키는 데이터 구동회로; 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 게이트라인들에 게이트 하이전압의 게이트펄스를 순차적으로 공급한 후에, 상기 MIP 구동 모드에서 상기 게이트 하이 전압보다 낮은 게이트 로우 전압을 상기 게이트라인들에 공급하는 게이트 구동회로; 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 데이터 라인들과 연결되지 않고, 상기 MIP 구동 모드에서 상기 데이터 라인들과 연결되어 상기 데이터라인들에 고전위 전원전압과 저전위 전원전압을 공급하는 MIP 구동회로; 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 공통전압을 상기 공통전극에 공급한 후에, 상기 MIP 구동 모드에서 소정 시간 단위로 상기 공통전압의 전위를 반전시키는 공통전압 콘트롤러; 및 상기 데이터 구동회로, 상기 게이트 구동회로, 상기 MIP 구동회로, 및 상기 공통전압 콘트롤러를 제어하는 콘트롤러를 포함한다. 상기 콘트롤러는 상기 노말 구동 모드에서 입력 영상의 데이터를 상기 데이터 구동회로에 전송하고, 상기 프리 MIP 구동 모드에서 상기 입력 영상의 데이터 각각을 최상위 비트(MSB)만으로 이루어진 데이터로 변환하여 상기 데이터 구동회로로 전송한 후, 상기 MIP 구동 모드에서 상기 입력 영상의 데이터를 상기 데이터 구동회로로 전송하는 않는다.

상기 액정표시장치의 구동 방법은 노말 구동 모드에서 입력 영상의 데이터를 상기 데이터 구동회로에 전송하고, 상기 프리 MIP 구동 모드에서 상기 입력 영상의 데이터 각각을 최상위 비트(MSB)만으로 이루어진 데이터로 변환하여 상기 데이터 구동회로로 전송한 후, 상기 MIP 구동 모드에서 상기 입력 영상의 데이터를 상기 데이터 구동회로로 전송하는 않는 단계; 상기 노말 구동 모드에서 입력 영상의 데이터 계조에 대응하는 정극성/부극성 아날로그 데이터전압을 출력하고, 프리 MIP 구동 모드에서 화이트 계조 전압과 블랙 계조 전압 중 어느 하나를 동일 극성의 전압으로 상기 데이터라인들에 공급한 후에, MIP 구동 모드에서 상기 데이터 라인들과 연결되는 데이터 구동회로의 출력 채널들을 플로팅시키는 단계; 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 게이트라인들에 게이트 하이전압의 게이트펄스를 순차적으로 공급한 후에, 상기 MIP 구동 모드에서 상기 게이트 하이 전압보다 낮은 게이트 로우 전압을 상기 게이트라인들에 공급하는 단계; 상기 데이터 라인들과 연결되는 MIP 구동 회로가 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 데이터 라인들과 연결되지 않고, 상기 MIP 구동 모드에서 상기 데이터 라인들과 연결되어 상기 데이터라인들에 고전위 전원전압과 저전위 전원전압을 공급하는 단계; 및 상기 공통전압 콘트롤러를 이용하여 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 공통전압을 상기 공통전극에 공급한 후에, 상기 MIP 구동 모드에서 소정 시간 단위로 상기 공통전압의 전위를 반전시키는 단계를 포함한다.

본 발명은 프리 MIP 구동 모드에서 픽셀들 내의 메모리 구동 회로를 동일 극성의 전압들로 초기화한 후에 MIP 구동 모드로 메모리 구동회로를 구동하여 MIP 구동을 최적화할 수 있다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

본 발명의 액정표시장치는 노말 모드(Normal mode)와 MIP 모드로 구동된다. 노말 모드는 노말 구동 모드와 대기 모드(stand-by mode)로 다시 나뉘어질 수 있 다.

노말 구동 모드는 입력 영상의 데이터를 매 프레임마다 액정표시패널의 픽셀들 각각에 기입하여 액정표시패널에 데이터를 표시한다. 노말 구동 모드에서 데이터 구동회로의 출력은 입력 영상의 데이터 계조에 대응하는 정극성/부극성 아날로그 데이터전압을 출력하고, 게이트 구동회로는 게이트펄스(또는 스캔펄스)를 매 프레임마다 순차적으로 출력한다. 대기 모드는 액정표시장치에 전원이 공급되지만 액정표시패널을 구동하지 않기 때문에 입력 영상의 데이터를 표시하지 않는다. 대기 모드에서 데이터 구동회로의 출력은 고전위 전원전압(VDD)이나 저전위 전원전압(VSS)만을 출력하고, 게이트 구동회로는 게이트 로우 전압(VGL)을 출력한다. 노말 구동 모드로부터 대기 모드로 또는, 대기 모드로부터 노말 구동 모드의 전환은 도 1과 같이 파워 오프/파워 온 시퀀스 모드를 거쳐 전환된다. 액정표시장치는 파워 오프 시퀀스 모드에서 미리 설정된 일련의 파워 오프 시퀀스에 따라 액정표시장치의 구동전압들을 기저전압까지 방전시키며, 파워 온 시퀀스 모드에서 미리 설정된 파워 온 시퀀스에 따라 액정표시패널의 구동 전압들을 발생한다.

MIP 모드는 프리 MIP 구동 모드와 MIP 구동 모드로 나뉘어진다. 액정표시장치는 도 2와 같이 노말 구동 모드로부터 MIP 구동 모드로 전환되기 전에 프리 MIP 구동 모드로 동작한다. 프리 MIP 구동 모드는 MIP 구동의 안정화를 위하여 액정표시패널의 픽셀들 각각의 상태를 MIP 구동에 적합한 상태로 초기화한다. 이 프리 MIP 구동 모드에서, 액정표시패널의 픽셀들 각각에는 최상위 계조 전압이나 최하위 계조 전압을 포함한 디지털 데이터가 공급되고 액정표시패널의 데이터라인들에는 픽셀들 각각에 내장된 MIP 회로의 구동에 필요한 전원이 인가된다. MIP 구동모드는 픽셀들 각각에 내장된 MIP 회로를 이용하여 화소전극에 데이터전압을 인가한다. MIP 구동 모드에서, 데이터 구동회로의 출력은 비활성되고 게이트 구동회로는 게이트 로우 전압(VGL)을 출력한다. MIP 구동 모드로부터 노말 구동 모드로 전환될 때, 액정표시장치는 도 2와 같이 프리 MIP 구동 모드를 거치지 않고 MIP 구동 모드로부터 노말 구동 모드로 바로 전환된다.

도 3 및 도 4는 본 발명의 실시예에 따른 액정표시장치를 나타낸다.

도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), 시스템 보드(104), 모드 콘트롤러(110), 데이터 구동회로(102), 게이트 구동회로(103), MIP 구동회로(105), 파워 집적회로(Power Integrated Circuit, 이하 "파워 IC"라 함)(106), 공통전압 콘트롤러(107)를 구비한다.

액정표시패널(100)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(100)은 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 픽셀들 각각에는 도 4 내지 도 6과 같은 액정셀(Clc), TFT(T), 메모리 구동회로(MC) 등이 내장된다.

액정표시패널(100)의 하부기판에는 데이터라인들(D1~Dm), 게이트라인들(G1~Gn), 제1 TFT들(T1), 액정셀(Clc)의 화소전극, 공통전극, 스토리지 커패시터(Storage Capacitor, Cst), 메모리 구동회로(MC) 등을 포함한 화소 어레이가 형성된다. 액정표시패널(100)의 상부기판 상에는 블랙매트릭스, 컬러필터 등을 포함 한 화소 어레이가 형성된다. 하부기판과 상부기판 사이에는 액정셀(Clc)의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서(Column spacer)가 형성될 수 있다.

액정표시패널(100)의 상부기판과 하부기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

액정표시패널(100)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(101)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스 수신회로를 통해 시스템 보드(104)로부터 디지털 비디오 데이터(RGB)를 입력 받는다.

타이밍 콘트롤러(101)는 노말 구동 모드에서 시스템 보드(104)로부터 입력되는 디지털 비디오 데이터(RGB)를 풀 비트(Full Bit)로 데이터 구동회로(102)에 전송한다. 타이밍 콘트롤러(101)는 모드 콘트롤러(110) 또는 시스템 보드(104)로부터 입력되는 모드신호(MODE) 신호에 따라 동작 모드를 전환할 수 있다.

타이밍 콘트롤러(101)는 프리 MIP 구동 모드에서 시스템 보드(104)로부터 입 력되는 디지털 비디오 데이터(RGB)의 최상위 비트(Most Significant Bit, MSB)만으로 이루어진 디지털 데이터를 데이터 구동회로(102)에 전송한다. 예를 들어, 프리 MIP 구동 모드에서 입력 영상의 8 Bit 데이터가 "1×××××××₂"이면, 타이밍 콘트롤러(101)는 그 입력 데이터를 "11111111"로 변환하여 데이터 구동회로(102)에 전송한다. 프리 MIP 구동 모드에서 입력 영상의 8 Bit 데이터가 "0×××××××₂"이면, 타이밍 콘롤러(101)는 그 입력 데이터를 "00000000"로 변환하여 데이터 구동회로(102)에 전송한다. 여기서, '×'는 '1' 또는 '0'의 Bit이다. 타이밍 콘트롤러(101)는 MIP 구동 모드에서 디지털 비디오 데이터(RGB)를 전송하지 않는다.

타이밍 콘트롤러(101)는 LVDS 또는 TMDS 인터페이스 수신회로를 통해 시스템 보드(104)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 외부 타이밍신호를 입력받는다. 타이밍 콘트롤러(101)는 외부 타이밍 신호를 이용하여 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 구동회로(103)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로(102)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생화는 게이트 드라이브 IC(Integrated Circuit)에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(102) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 데이터 구동회로(102)로부터 출력되는 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(102)의 출력 타이밍을 제어한다. 데이터 구동회로(102)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

시스템 보드(104) 또는 타이밍 콘트롤러(101)는 프레임 주파수를 60×i(i는 2 이상의 정수)Hz 으로 체배하여 액정표시패널(100)을 60×iHz의 프레임 주파수로 구동시킬 수 있다.

타이밍 콘트롤러(101)는 모드신호(MODE)에 응답하여 데이터 타이밍 제어신호 와 게이트 타이밍 제어신호를 각 모드에 적합한 제어 신호 포맷으로 변환하여 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 모드를 전환시킨다. 타이밍 콘트롤러(101)는 MIP 모드에서 데이터 구동회로(102)와 게이트 구동회로(103)를 미리 설정된 소정 시간 동안 프리 MIP 구동 모드로 제어한 후에, MIP 구동 모드로 그 구동회로들(102, 103)을 제어한다.

시스템 보드(104)는 LVDS 인터페이스, TMDS 인터페이스 등의 인터페이스를 통해 디지털 비디오 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 전송한다. 시스템 보드(104)는 사용자 입력장치(109)를 통해 입력되는 사용자 입력 데이터에 따라 모드신호(MODE)를 발생할 수 있다. 사용자 입력장치(109)는 액정표시패널(100) 상에 부착되거나 내장된 터치 스크린, 터치 패드, 온 스크린 디스플레이(On screen display, OSD), 키보드, 키패드, 마우스, 리모트 콘트롤러(Remote controller) 등을 포함한다. 따라서, 사용자는 사용자 입력장치(109)를 통해 노말 모드와 MIP 모드로 액정표시장치를 제어할 수 있다.

모드 콘트롤러(110)는 시스템 보드(104)로부터 디지털 비디오 데이터(RGB)와 외부 타이밍 신호를 입력받아 입력 영상 데이터를 분석한다. 모드 콘트롤러(110)는 입력 영상이 동영상이면 모드신호(MODE)를 제1 논리값으로 출력하고, 입력 영상이 정지영상이면 모드신호(MODE)를 제2 논리값으로 출력한다. 또한, 모드 콘트롤러(110)는 노말 구동 모드와 프리 MIP 구동 모드에서 모드신호(MODE)를 제1 논리값으로 출력하고, MIP 구동 모드에서 제2 논리값으로 모드신호(MODE)를 출력한다. 이하에서, 모드신호(MODE)의 제1 논리값을 저전위 전압 값으로, 모드신호(MODE)의 제2 논리값을 고전위 전압 값으로 각각 가정하여 설명하기로 한다.

모드 콘트롤러(110)는 노말 구동 모드와 프리 MIP 구동모드에서 메모리 구동회로(MC)를 비활성화시키기 위하여 메모리 제어신호(Cmem)를 제1 논리값으로 출력한다. 모드 콘트롤러(110)는 MIP 구동 모드에서 메모리 제어신호(Cmem)를 제1 논리값과 제2 논리값 사이에서 스윙시킨다. 메모리 제어신호(Cmem)는 1 프레임기간 주기로 스윙된다. 이하에서, 메모리 제어신호(Cmem)의 제1 논리값을 고전위 전압 값으로, 메모리 제어신호(Cmem)의 제2 논리값을 저전위 전압 값으로 각각 가정하여 설명하기로 한다.

모드 콘트롤러(110)는 다른 실시예로서 시스템 보드(104)로부터 모드신호(MODE)를 입력 받는 경우, 시스템 보드(104)로부터 입력 받은 모드신호(MODE)를 타이밍 콘트롤러(101), MIP 구동회로(105), 공통전압 콘트롤러(107)에 전송하고, 모드신호(MODE)가 지시하는 모드에 적합한 메모리 제어신호(Cmem)를 출력한다. 모드 콘트롤러(110)와 타이밍 콘트롤러(101)는 원칩 콘트롤러로 일체화될 수 있다.

모드 콘트롤러(110)는 MIP 구동 모드에서 메모리 제어신호(Cmem)의 전압을 "Vdh+α"과 "Vdl-(Vch-Vcl)" 사이에서 스윙시킨다. 여기서, "Vdh"는 MIP 구동 모드에서 데이터라인들(D1~Dm)에 공급되는 고전위 전원전압이고, "Vdh+α"는 그 고전위 전원전압보다 α 만큼 높은 전압이다. "Vdl"은 MIP 구동 모드에서 데이터라인들(D1~Dm)에 공급되는 저전위 전원전압이고, "Vch"와 "Vcl"은 각각 MIP 구동 모드에서 공통전극에 공급되는 공통전압(Vcom)의 고전위 전압과 저전위 전압이다.

데이터 구동회로(102)는 하나 이상의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들 각각은 쉬프트 레지스터, 래치, 디지털-아날로그 변환기, 출력 버퍼 등을 포함한다. 데이터 구동회로(102)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGB)를 샘플링하고 래치한다. 데이터 구동회로(102)는 디지털 비디오 데이터(RGB)를 정극성/부극성 감마보상전압(VGMA1~VGMAi)으로 변환하여 데이터전압의 극성을 반전시킨다. 그리고 데이터 구동회로(102)는 제2 극성제어신호(POL2)에 응답하여 데이터라인들(D1~Dm)로 출력되는 데이터전압들의 극성을 반전시킨다. 소스 드라이브 IC들 각각은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(100)의 데이터라인들(D1~Dm)에 접속될 수 있다. 소스 드라이브 IC는 타이밍 콘트롤러(101) 내에 집적되어 타이밍 콘트롤러(101)와 함께 원칩 IC로 구현될 수도 있다.

데이터 구동회로(102)는 프리 MIP 구동 모드에서 타이밍 콘트롤러(101)의 제어 하에 타이밍 콘트롤러(101)로부 입력되는 디지털 데이터 즉, "11111111" 또는 "00000000"를 화이트 계조 전압이나 블랙 계조 전압으로 변환하여 데이터라인들(D1~Dm)로 출력한다. 데이터 구동회로(102)는 프리 MIP 구동 모드에서 출력하는 화이트 계조 전압이나 블랙 계조 전압을 동일 극성의 전압으로 출력한다.

데이터 구동회로(102)는 MIP 구동 모드에서 타이밍 콘트롤러(101)의 제어 하에 출력 채널들과 데이터라인들 사이의 전류패스를 차단하여 즉, 출력 채널들 모두를 플로팅(Floating)시킨다. 따라서, MIP 구동 모드에서 데이터 구동회로(102)는 출력을 발생하지 않아 소비 전류가 없으므로 그 소비 전류가 최소화된다.

게이트 구동회로(103)는 노말 구동 모드와 프리 MIP 구동 모드에서 타이밍 콘트롤러(101)의 제어 하에 게이트 하이 전압(VGH)으로 게이트펄스를 발생하고 그 게이트펄스를 게이트라인들(G1~Gn)에 순차적으로 공급한다. 게이트 구동회로(103)는 MIP 구동 모드에서 게이트 로우 전압(VGL)만을 게이트라인들(G1~Gn)에 공급한다. 게이트 하이 전압(VGH)은 화소 어레이에 형성된 제1 TFT(T1)의 문턱 전압 이상의 전압이며, 게이트 로우 전압(VGL)은 제1 TFT(T1)의 문턱전압보다 낮은 전압이다. 따라서, 화소 어레이에 형성된 제1 TFT들(T1)은 노말 구동 모드와 프리 MIP 구동 모드에서 게이트펄스에 따라 턴-온되어 데이터라인들(D1~Dm)로부터의 데이터전압을 액정셀(Clc)의 화소전극에 공급하는 반면, MIP 구동 모드에서 오프 상태를 유지한다. 게이트 구동회로(103)의 게이트 드라이브 IC들은 TAP 공정을 통해 액정표시패널(100)의 하부기판의 게이트라인들(G1~Gn)에 연결되거나 GIP(Gate In Panel) 공정으로 화소 어레이와 함께 액정표시패널(100)의 하부기판 상에 직접 형성될 수 있다.

MIP 구동회로(105)는 모드신호(MODE)의 제1 논리값에 응답하여 노말 구동 모드와 프리 MIP 구동 모드에서 자신의 출력 채널들을 플로팅시켜 그 출력 채널들과 데이터라인들(D1~Dm) 사이의 전류패스를 차단한다. 반면에, MIP 구동회로(105)는 모드신호(MODE)의 제2 논리값에 응답하여 MIP 구동 모드에서 고전위 전원전압(Vdh)을 기수 데이터라인들(D1, D3... Dm-1)에 공급하고, 저전위 전원전압(Vdl)을 우수 데이터라인들(D2, D4... Dm)에 공급한다.

MIP 구동회로(105)는 도 4와 같이 모드신호(MODE)의 고전위 전압에 응답하여 기수 데이터라인들(D1, D3,...Dm-1)에 고전위 전원전압(Vdh)을 공급하기 위한 기수 TFT 그룹들과, 모드신호(MODE)의 고전위 전압에 응답하여 우수 데이터라인들(D1, D3,...Dm-1)에 저전위 전원전압(Vdl)을 공급하기 위한 우수 TFT 그룹들을 포함한다. 기수 TFT 그룹의 TFT들 각각의 게이트전극에는 모드신호(MODE)가 공급되고, 그 드레인전극에는 고전위 전원전압(Vdh)이 공급된다. 기수 TFT 그룹의 TFT들 각각의 소스전극은 기수 데이터라인(D1, D3,...Dm-1)에 접속된다. 우수 TFT 그룹의 TFT들 각각의 게이트전극에는 모드신호(MODE)가 공급되고, 그 소스전극에는 저전위 전원전압(Vdl)이 공급된다. 우수 TFT 그룹의 TFT들 각각의 드레인전극은 우수 데이터라인(D2, D4,...Dm)에 접속된다.

도 4에서 "CPL"은 모드신호(MODE)를 TFT들의 게이트전압으로 공급하기 위하여 화소 어레이의 아래에 형성된 모드신호 공급라인이다. "PL1"은 화소 어레이의 아래에 형성되어 고전위 전원전압(Vdh)을 기수 TFT들에 공급하는 제1 전원라인이다. "PL2"는 화소 어레이에 형성되어 저전위 전원전압(Vdl)을 우수 TFT들에 공급하는 제2 전원라인이다. '41'은 화소 어레이 내에서 형성되어 메모리 제어신호(Cmem)를 픽셀들 각각에 공급하는 메모리 제어신호 공급라인이다. '42'는 화소 어레이 내에서 형성되어 공통전압(Vcom)을 픽셀들 각각의 공통전극들에 공급하는 공통전압 공급라인이다.

파워 IC(106)는 PWM(Pulse Width Modulation) 변조회로, 부스트 컨버 터(Boost converter), 레귤레이터(Regulater), 차지펌프(Charge pump), 분압회로 , 연산 증폭기(Operation Amplifier) 등을 포함한 DC-DC 컨버터(Convertor)를 내장한다. 파워 IC(106)는 시스템 보드(104)로부터 입력되는 입력 전압(Vin)을 조정하여 액정표시패널(100)의 구동 전압들을 발생한다. 액정표시패널(100)의 구동전압은 로직 전원전압(Vcc), 고전위 전원전압(VDD), 게이트 하이전압(VGH), 게이트 로우전압(VGL), 공통전압(Vcom), 정극성/부극성 감마기준전압들(VGMA1∼VGMAi), MIP 구동 모드의 구동전압들{Vdh, Vdl, Vch, Vcl, Vdh+α, Vdl-(Vch-Vcl)}을 포함한다. Vdh 전압은 MIP 구동 모드에서 픽셀에 충전되는 화이트 계조 전압이고 고전위 전원전압(VDD)과 등전위 전압일 수 있다. Vdl은 MIP 구동 모드에서 픽셀에 충전되는 화이트 계조 전압이고 1/2 VDD 전압과 등전위 전압일 수 있다. 정극성/부극성 감마기준전압들(VGMA1∼VGMAi)은 분압 회로에 의해 고전위 전원전압(Vdd)과 저전위 전원전압(VSS) 사이에서 분압된 전압들이다. 로직 전원전압(Vcc)은 타이밍 콘트롤러(101), 모드 콘트롤러(110), 데이터 구동회로(102), 게이트 구동회로(103), MIP 구동회로(105) 및 공통전압 콘트롤러(107)의 구동전원이다.

공통전압 콘트롤러(107)는 파워 IC(106)로부터 공통전압(Vcom)을 입력받아 모드신호(MODE)에 따라 그 공통전압(Vcom)을 조정한다. 공통전압 콘트롤러(107)는 모드신호(MODE)의 제1 논리값에 응답하여 노말 구동 모드와 프리 MIP 구동 모드에서 공통전압(Vcom)을 일정한 직류 전압으로 출력하거나, 액정표시패널(100)이 라인 인버젼(Line inversion)으로 구동될 때 1 수평기간 단위로 반전하는 교류 공통전압으로 출력한다. 공통전압 콘트롤러(107)는 모드신호(MODE)의 제2 논리값에 응답하 여 MIP 구동모드에서 고전위 전압(Vch)과 저전위 전압(Vch) 사이에서 스윙하는 공통전압(Vcom)을 출력한다. 공통전압(Vcom)은 MIP 구동 모드에서 2 프레임기간 주기로 스윙된다.

도 4 및 도 5는 액정표시패널(100)의 픽셀을 상세히 보여 주는 회로도들이다.

도 4 및 도 5를 참조하면, 픽셀들 각각은 액정셀(Clc), 스토리지 커패시터(Cst), 제1 TFT(T1), 메모리 구동회로(MC)를 구비한다. 도 5에서 "Col1"과 "Col2"는 이웃하는 데이터라인들이다. 예컨대, Col1은 기수 데이터라인(D1, D3,... Dm-1)일 수 있고, Col2는 우수 데이터라인(D2, D4,... Dm)일 수 있다. 이하에서, "Col1"을 제1 데이터라인으로 칭하고, Col2를 제2 데이터라인으로 칭하기로 한다.

액정셀(Clc)은 화소전극에 인가되는 데이터전압과 공통전극에 공급되는 공통전압(Vcom) 사이의 전계에 따라 광의 투과율을 조정하여 데이터를 표시한다. 스토리지 커패시터(Cst)의 일측 전극은 N1 노드를 통해 액정셀(Clc)의 화소전극에 접속되고, 타측 전극은 공통전압(Vcom)이 공급되는 공통전극에 접속되어 액정셀(Clc)의 전압을 일정하게 유지시킨다. 스토리지 커패시터(Cst)는 MIP 구동 모드에서 고전위 전원 전압(Vdh)과 저전위 전원 전압(Vdl)을 1 프레임기간 단위로 교대로 저장하는 메모리 역할을 한다. 제1 TFT(T1)는 게이트펄스(SCAN)의 게이트 하이 전압(VGH)에 따라 턴-온되어 제1 데이터라인(Col1)으로부터의 데이터전압을 액정셀(Clc)의 화소전극에 공급한다. 제1 TFT(T1)는 n 타입 MOSFET(metal-oxide semiconductor field-effect transistor)로 구현될 수 있다. 제1 TFT(T1)의 게이트전극은 게이트라인에 접속된다. 제1 TFT(T1)의 드레인전극은 제1 데이터라인(Col1)에 접속되고, 그 소스전극은 N1 노드를 경유하여 액정셀(Clc)의 화소전극과 스토리지 커패시터(Cst)의 일측 전극에 접속된다.

메모리 구동회로(MC)는 제1 데이터라인(Col1), 제2 데이터라인 및 N1 노드에 접속된다. 메모리 구동회로(MC)는 메모리 제어신호(Cmem)의 제1 논리값에 응답하여 노말 구동 모드와 프리 MIP 구동 모드에서 비활성화되어 액정셀(Clc)과 스토리지 커패시터(Cst)에 영향을 주지 않는다. 메모리 구동회로(MC)는 MIP 구동 모드에서 1 프레임기간 주기로 반전되는 메모리 제어신호(Cmem)에 응답하여 N1 노드의 전압을 1 프레임기간마다 반전시킨다.

메모리 구동회로(MC)는 제1 스위치 회로(SSW), 인버터(INV), 및 제2 스위치회로(SW)를 구비한다.

제1 스위치 회로(SSW)는 메모리 제어신호(Cmem)에 응답하여 N1 노드와 인버터(INV) 사이의 전류패스를 절환(switching)한다. 제1 스위치 회로(SSW)는 제1 실시예로서 도 5와 같이 제2 및 제3 TFT(T2, T3)를 포함할 수 있다. 제2 TFT(T2)는 n 타입 MOSFET로 구현될 수 있다. 제3 TFT(T3)는 p 타입 MOSFET로 구현될 수 있다.

제2 TFT(T2)는 메모리 제어신호(Cmem)의 고전위 전압에 따라 턴-온되어 N1 노드를 인버터(INV)의 입력 노드에 접속시키는 반면, 메모리 제어신호(Cmem)의 저전위 전압에 따라 턴-오프되어 N1 노드와 인버터(INV)의 입력 노드 사이의 전류패 스를 개방(open)시킨다. 제2 TFT(T2)의 게이트전극에는 메모리 제어신호(Cmem)가 공급된다. 제2 TFT(T2)의 드레인전극은 N1 노드에 접속되고, 그 소스전극은 인버터(INV)의 입력 노드에 접속된다.

제3 TFT(T3)는 메모리 제어신호(Cmem)의 저전위 전압에 따라 턴-온되어 N1 노드를 인버터(INV)의 출력 노드에 접속시키는 반면, 메모리 제어신호(Cmem)의 고전위 전압에 따라 턴-오프되어 N1 노드와 인버터(INV)의 출력 노드 사이의 전류패스를 개방시킨다. 제3 TFT(T3)의 게이트전극에는 메모리 제어신호(Cmem)가 공급된다. 제3 TFT(T3)의 드레인전극은 인버터(INV)의 출력 노드에 접속되고, 그 소스전극은 N1 노드에 접속된다.

제1 스위치 회로(SSW)는 제2 실시예로서 도 6과 같이 제2 TFT(T2), 제3-1 TFT(T31), 및 제3-2 TFT(T32)를 포함할 수 있다. 제3-1 및 제3-2 TFT(T31, T32) 각각은 p 타입 MOSFET로 구현될 수 있다. 제3-1 및 제3-2 TFT(T31, T32)는 도 5에 도시된 제3 TFT(T3)와 실질적으로 동일한 기능을 한다. 제3-1 및 제3-2 TFT(T31, T32)는 제3 TFT(T3)에 비하여 오프 상태에서 흐르는 누설전류 차단 효과가 더 크다. 제3-1 및 제3-2 TFT(T31, T32)의 게이트전극들 각각에는 메모리 제어신호(Cmem)가 공급된다. 제3-1 TFT(T31)의 드레인전극은 인버터(INV)의 출력 노드에 접속되고, 그 소스전극은 제3-2 TFT(T32)의 드레인전극에 접속된다. 제3-2 TFT(T32)의 소스전극은 N1 노드에 접속된다.

인버터(INV)는 MIP 구동 모드에서 N1 노드 전압을 1 프레임기간 단위로 반전시킨다. 인버터(INV)는 제4 및 제5 TFT(T4, T5)를 포함할 수 있다. 제4 TFT(T4) 는 n 타입 MOSFET로 구현될 수 있다. 제5 TFT(T5)는 p 타입 MOSFET로 구현될 수 있다.

제4 TFT(T4)는 인버터(INV)의 입력 노드 전압이 고전위 전압일 때 턴-온되어 제2 데이터라인(Col2)의 전압을 인버터(INV)의 출력 노드에 공급하는 반면, 인버터(INV)의 입력 노드 전압이 고전위 전압일 때 턴-오프되어 제2 데이터라인(Col2)과 인버터(INV)의 출력 노드 사이의 전류패스를 개방시킨다. 제4 TFT(T4)의 게이트전극은 인버터(INV)의 입력 노드에 접속된다. 제4 TFT(T4)의 드레인전극은 제2 데이터라인(Col2)에 접속되고, 그 소스전극은 인버터(INV)의 출력 노드에 접속된다.

제5 TFT(T5)는 인버터(INV)의 입력 노드 전압이 저전위 전압일 때 턴-온되어 제2 스위치회로(SW)를 경유하여 입력되는 제1 데이터라인(Col1)으로부터의 전원전압을 인버터(INV)의 출력 노드에 공급하는 반면, 인버터(INV)의 입력 노드 전압이 고전위 전압일 때 턴-오프되어 제2 스위치 회로(SW)와 인버터(INV)의 출력 노드 사이의 전류패스를 개방시킨다. 제5 TFT(T5)의 게이트전극은 인버터(INV)의 입력 노드에 접속된다. 제5 TFT(T5)의 드레인전극은 제2 스위치 회로(SW)에 접속되고, 그 소스전극은 인버터(INV)의 출력 노드에 접속된다.

제2 스위치 회로(SW)는 메모리 제어신호(Cmem)의 고전위 전압에 응답하여 노말 구동 모드와 프리 MIP 구동 모드에서 제1 데이터라인(Col1)과 인버터(INV)의 제5 TFT(T5) 사이의 전류패스를 차단한다. 제2 스위치 회로(SW)는 MIP 구동 모드에서 1 프레임기간 주기로 반전되는 메모리 제어신호(Cmem)에 응답하여 제1 데이터라 인(Col1)을 인버터(INV)의 제5 TFT(T5) 사이의 전류패스를 온/오프한다. 제2 스위치 회로(SW)는 제6 TFT(T6)를 포함할 수 있다. 제6 TFT(T6)는 p 타입 MOSFET로 구현될 수 있다.

제6 TFT(T6)는 메모리 제어신호(Cmem)가 저전위 전압일 때 턴-온되어 제1 데이터라인(Col1)을 제5 TFT(T5)의 드레인전극에 접속시키는 반면, 메모리 제어신호(Cmem)가 고전위 전압일 때 턴-오프되어 제1 데이터라인(Col1)과 제5 TFT(T5)의 드레인전극 사이의 전류패스를 개방시킨다. 제6 TFT(T6)의 게이트전극에는 메모리 제어신호(Cmem)가 공급된다. 제6 TFT(T6)의 드레인전극은 제1 데이터라인(Col1)에 접속되고, 그 소스전극은 제5 TFT(T5)의 드레인전극에 접속된다.

본 발명의 액정표시장치는 MIP 모드의 제1 실시예로서 프레임 인버젼으로 구동될 수 있고 MIP 모드의 제2 실시예로서 라인 인버젼으로 구동될 수 있다.

MIP 모드에서 액정표시장치를 프레임 인버젼으로 구동하기 위하여, 메모리 제어신호 공급라인은 도 7과 같이 액정표시패널(100)의 기수 라인들(LINE#1, LINE#3)과 우수 라인들(LINE#2, LINE#4)에 공통으로 연결되어 동일한 메모리 제어신호(Cmem)를 기수 라인들(LINE#1, LINE#3)과 우수 라인들(LINE#2, LINE#4)에 공급한다. 프레임 인버젼으로 구동되는 액정표시장치에서, 픽셀들 모두는 기수 프레임 기간 동안 제1 극성의 전압을 충전하고 우수 프레임 기간 동안 인버터(INV)에 의해 전극 극성이 반전되어 제2 극성의 전압을 충전한다.

MIP 모드에서 액정표시장치를 라인 인버젼으로 구동하기 위하여, 메모리 제어신호 공급라인은 도 8과 같이 액정표시패널(100)의 기수 라인들(LINE#1, LINE#3) 에 제1 메모리 제어신호(Cmem+)를 공급하기 위한 제1 메모리 제어신호 공급라인(411)과, 우수 라인들(LINE#2, LINE#4)에 제2 메모리 제어신호(Cmem-)를 공급하기 위한 제2 메모리 제어신호 공급라인(412)으로 나뉘어진다. 라인 인버젼으로 구동되는 액정표시장치에서, 기수 프레임기간 동안 기수 라인들의 픽셀들은 제1 극성의 전압을 충전하는 반면, 우수 라인들의 픽셀들은 제2 극성의 전압을 충전한다. 라인 인버젼으로 구동되는 액정표시장치에서, 우수 프레임기간 동안 기수 라인들의 픽셀들은 제2 극성의 전압을 충전하는 반면, 우수 라인들의 픽셀들은 제1 극성의 전압을 충전한다.

도 9는 MIP 모드에서 프레임 인버젼으로 액정표시장치를 구동하기 위한 구동신호들을 보여 주는 파형도이다.

도 9를 참조하면, 본 발명의 액정표시장치는 1 프레임 기간 동안 프리 MIP 구동 모드로 구동된 후에, MIP 구동 모드로 구동된다.

프리 MIP 구동 모드에서 프레임 인버젼으로 액정표시장치를 구동할 때, 공통전압(Vcom)은 프리 MIP 구동 모드 동안 직류 전압으로 발생된다.

프리 MIP 구동 모드에서, 모드 제어신호(MODE)는 저전위 전압으로 발생되고, 메모리 제어신호(Cmem)는 고전위 전압으로 발생된다. 따라서, MIP 구동회로(105)의 출력 채널들과 데이터라인들(D1~Dm) 사이의 전류패스는 개방된다. 메모리 구동회로(MC)는 고전위 전압의 메모리 제어신호(Cmem)에 의해 프리 MIP 구동 모드에서 비활성화(disable)된다.

데이터 구동회로(102)는 프리 MIP 구동 모드에서 매 수평기간마다 동일 극성 의 화이트 계조 전압이나 블랙 계조 데이터 전압만을 제1 및 제2 데이터라이들(Col1, Col2)에 공급한다. 이 경우, 모든 라인들의 픽셀들에는 도 11과 같이 동일 극성의 데이터전압들이 기입된다.

데이터 구동회로(102)는 프리 MIP 구동 모드의 다른 실시예로서 기수 수평기간마다 제1 극성의 화이트 계조 전압이나 블랙 계조 데이터 전압만을 제1 및 제2 데이터라이들(Col1, Col2)에 공급하고, 우수 수평기간마다 제2 극성의 화이트 계조 전압이나 블랙 계조 데이터 전압만을 제1 및 제2 데이터라이들(Col1, Col2)에 공급할 수 있다. 이 경우, 기수 라인들의 픽셀들에는 도 12와 같이 제1 극성(정극성 또는 부극성)의 데이터전압들이 기입되고, 우수 라인들의 픽셀들에는 제2 극성(부극성 또는 정극성)의 데이터전압들이 기입된다.

데이터전압의 극성은 도 13과 같이 데이터전압이 공통전압(Vcom) 보다 높을 때 정극성이며, 데이터전압이 공통전압(Vcom) 보다 낮을 때 부극성이다.

프리 MIP 구동 모드에서 모든 픽셀들에 화이트 계조 전압이나 블랙 계조 전압을 기입하는 이유는 MIP 구동 모드에서 디지털 구동하는 메모리 구동회로(MC)의 오동작과 소비전력 증가를 방지하기 위함이다. 예컨대, 프리 MIP 구동 모드에서 픽셀에 중간 계조 전압을 기입하면, MIP 구동 모드에서 인버터(INV)의 입력 노드에 중간 계조 전압이 인가되고 이 경우에, 제5 및 제6 TFT(T5, T6)가 동시에 턴-온(또는 턴-오프)되어 오동작하고 제5 및 제6 TFT(T5, T6)에서 누설 전류가 증가된다.

도 9에서 'Vck'는 게이트 쉬프트 클럭(GSC)의 전압 파형이고 'Vst'는 게이트 스타트 펄스(GSP)의 전압 파형이다. 게이트 구동회로(103)는 노말 구동 모드와 프 리 MIP 구동 모드에서 게이트 타이밍 제어신호에 응답하여 게이트펄스를 게이트라인들(G1~Gn)에 순차적으로 공급한다.

한편, 제1 및 제2 데이터라인들(Col1, Col2)은 노말 구동 모드와 프리 MIP 구동 모드에서 데이터 구동회로(102)로부터 데이터전압이 입력되는 비디오 데이터라인 역할을 하고, MIP 구동 모드에서 전원 전압이 입력되는 전원 라인 역할을 한다.

MIP 구동 모드에서 프레임 인버젼으로 액정표시장치를 구동하기 위한 동작 설명은 도 14를 결부하여 상세히 설명하기로 한다.

도 10은 MIP 모드에서 라인 인버젼으로 액정표시장치를 구동하기 위한 구동신호들을 보여 주는 파형도이다.

도 10을 참조하면, 본 발명의 액정표시장치는 1 프레임 기간 동안 프리 MIP 구동 모드로 구동된 후에, MIP 구동 모드로 구동된다.

프리 MIP 구동 모드에서 라인 인버젼으로 액정표시장치를 구동할 때, 공통전압(Vcom)은 프리 MIP 구동 모드 동안 1 수평기간마다 전위가 반전되는 교류 전압으로 발생된다.

프리 MIP 구동 모드에서, 모드 제어신호(MODE)는 저전위 전압으로 발생되고, 제1 및 제2 메모리 제어신호(Cmem+, Cmem-)는 고전위 전압으로 발생된다. 따라서, MIP 구동회로(105)의 출력 채널들과 데이터라인들(D1~Dm) 사이의 전류패스는 개방된다. 메모리 구동회로(MC)는 고전위 전압의 제1 및 제2 메모리 제어신호(Cmem+, Cmem-)에 의해 프리 MIP 구동 모드에서 비활성화된다.

데이터 구동회로(102)는 프리 MIP 구동 모드에서 매 수평기간마다 동일 극성의 화이트 계조 전압이나 블랙 계조 데이터 전압만을 제1 및 제2 데이터라이들(Col1, Col2)에 공급한다. 이 경우, 모든 라인들의 픽셀들에는 도 11과 같이 동일 극성의 데이터전압들이 기입된다.

MIP 구동 모드에서 라인 인버젼으로 액정표시장치를 구동하기 위한 동작 설명은 도 15를 결부하여 상세히 설명하기로 한다.

도 14는 MIP 구동 모드에서 프레임 인버젼으로 액정표시장치를 구동하기 위한 구동신호들을 보여 주는 파형도이다.

도 14를 참조하면, MIP 구동 모드에서 공통전압(Vcom)은 2 프레임기간 주기로 스윙된다. MIP 구동 모드에서, 메모리 제어신호(Cmem)는 1 프레임기간 주기로 스윙되고, 모드신호(MODE)는 고전위 전압으로 발생된다. 따라서, MIP 구동회로(105)는 고전위 전압의 모드신호(MODE)에 응답하여 제1 및 제2 데이터라인들(Col1, Col2)에 전원전압(Vdh, Vdl)을 공급한다.

메모리 구동회로(MC)는 저전위 전압의 메모리 제어신호(Cmem)에 응답하여 N1 노드에 화이트 계조 전압이나 블랙 계조 전압을 기입(Writing 동작)하고 고전위 전압의 메모리 제어신호(Cmem)에 응답하여 N1 노드의 전압을 인버터(INV)의 입력 노드에 공급(reading 동작)한다.

데이터 구동회로(102)는 타이밍 콘트롤러(101)의 제어 하에 출력 채널들 모두를 플로팅시켜 그 출력 채널들과 데이터라인들(Col1, Col2) 사이의 전류 패스를 차단한다. 게이트 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 게이트라인들에 게이트 로우 전압(VGL)만을 공급한다. 따라서, 화소 어레이의 제1 TFT들(T1)은 MIP 구동 모드에서 오프 상태를 유지한다.

t11 시간의 시작 시점에 메모리 제어신호(Cmem)는 저전위 전압{Vdl-(Vch-Vcl)}으로 반전되고, 픽셀 전압(Vpxl)은 제1 및 제2 데이터라인들(Col1, Col2)을 통해 공급되는 저전위 전원전압(Vdl)이나 고전위 전원전압(Vdh)으로 반전된다. t11 및 t12 시간 내에서 공통전압(Vcom)은 저전위 전압(Vcl)으로부터 고전위 전압(Vch)으로 변한다. t11 및 t12 시간 동안, 메모리 구동회로(MC)는 저전위 전압{Vdl-(Vch-Vcl)}의 메모리 제어신호(Cmem)에 응답하여 제3 및 제6 TFT(T3, T6)를 턴-온시켜 N1 노드에 인버터(INV)로부터 출력되는 픽셀 전압(Vpxl)을 기입한다.

픽셀 전압(Vpxl)의 계조는 제1 및 제2 데이터라인들(Col1, Col2)로부터 공급되는 전원 전압(Vdh, Vdl)에 따라 결정된다. 공통전압(Vcom)이 고전위 전압(Vch)이고 인버터(INV)의 출력 전압이 저전위 전압(Vdl)이면, N1 노드에 충전된 픽셀 전압(Vpxl)은 화이트 계조 전압이다. 공통전압(Vcom)이 저전위 전압(Vch)이고 인버 터(INV)의 출력 전압이 고전위 전압(Vdh)이면, N1 노드에 충전된 픽셀 전압(Vpxl)은 화이트 계조 전압이다. 공통전압(Vcom)이 고전위 전압(Vch)이고 인버터(INV)의 출력 전압이 고전위 전압(Vdh)이면, N1 노드에 충전된 픽셀 전압(Vpxl)은 블랙 계조 전압이다. 공통전압(Vcom)이 저전위 전압(Vch)이고 인버터(INV)의 출력 전압이 저전위 전압(Vdl)이면, N1 노드에 충전된 픽셀 전압(Vpxl)은 블랙 계조 전압이다.

공통전압(Vcom)의 천이(transion) 시점은 메모리 제어신호(Cmem)가 저전위 전압{Vdl-(Vch-Vcl)}을 유지하고 있는 데이터 기입(data writing) 구간 내에 존재하여야 한다. 이는 메모리 제어신호(Cmem)가 고전위 전압(Vdh+α)이면 제2 TFT(T2)가 턴-온되므로 공통전압(Vcom)과의 커플링 영향으로 인하여 인버터(INV)의 입력 노드 전압이 변동하여 인버터(INV)가 오동작될 수 있기 때문이다.

메모리 제어신호(Cmem)가 저전위 전압{Vdl-(Vch-Vcl)}을 유지하는 t11 및 t12 시간은 최소화되어야 한다. 이는 t11 및 t12 시간이 길어지면 제2 TFT(T2)의 오프 커런트(Off current) 즉, 누설전류에 의해 인버터(INV)의 입력 노드 전압이 변하여 인버터(INV)가 오동작될 수 있기 때문이다. 메모리 제어신호(Cmem)의

t13 시간 동안, 메모리 제어신호(Cmem)는 고전위 전압(Vdh+α)을 유지하고, 공통전압(Vcom)은 고전위 전압(Vch)을 유지한다. t13 시간 동안, 메모리 구동회로(MC)는 고전위 전압(Vch)의 메모리 제어신호(Cmem)에 응답하여 제2 TFT(T2)를 턴-온시켜 N1 노드의 픽셀 전압(Vpxl)을 인버터(INV)의 입력 노드에 전달한다.

t14 시간의 시작 시점에 메모리 제어신호(Cmem)는 저전위 전압{Vdl-(Vch-Vcl)}으로 반전되고, 픽셀 전압(Vpxl)은 인버터(INV)의 출력 전압으로 반전된다. t14 및 t15 시간 내에서 공통전압(Vcom)은 저전위 전압(Vcl)으로 반전된다. t14 및 t15 시간 동안, 메모리 구동회로(MC)는 저전위 전압{Vdl-(Vch-Vcl)}의 메모리 제어신호(Cmem)에 응답하여 제3 및 제6 TFT(T2, T6)를 턴-온시켜 N1 노드에 인버터(INV)에 의해 반전된 픽셀 전압(Vpxl)을 기입한다.

메모리 제어신호(Cmem)의 저전위 전압은 Vdl-(Vch-Vcl) 수준으로 설정된다. 이는 공통전압(Vcom)이 저전위 전압(Vcl)으로 낮아질 때 N1 노드의 픽셀 전압(Vpxl)이 공통전압(Vcom)과의 커플링으로 인하여 낮아져 제2 TFT(T2)가 턴-온되는 현상을 방지하기 위함이다.

도 15는 MIP 구동 모드에서 라인 인버젼으로 액정표시장치를 구동하기 위한 구동신호들을 보여 주는 파형도이다.

도 15를 참조하면, MIP 구동 모드에서 공통전압(Vcom)은 2 프레임기간 주기로 스윙된다. MIP 구동 모드에서, 제1 및 제2 메모리 제어신호(Cmem+, Cmem-)는 1 프레임기간 주기로 스윙되고, 모드신호(MODE)는 고전위 전압으로 발생된다. 따라서, MIP 구동회로(105)는 고전위 전압의 모드신호(MODE)에 응답하여 제1 및 제2 데이터라인들(Col1, Col2)에 전원전압(Vdh, Vdl)을 공급한다.

메모리 구동회로(MC)는 저전위 전압의 제1 및 제2 메모리 제어신호(Cmem+, Cmem-)에 응답하여 N1 노드에 화이트 계조 전압이나 블랙 계조 전압을 기입(Writing 동작)하고, 고전위 전압의 제1 및 제2 메모리 제어신호(Cmem+, Cmem-)에 응답하여 N1 노드의 전압을 인버터(INV)의 입력 노드에 공급(reading 동작)한다.

MIP 구동 모드의 초기(t21 내지 t25) 동안, 공통전압(Vcom)은 일정 시간(t21~t23) 동안 고전위 전압으로 발생된 후, 일정 시간(t24~t25) 동안 저전위 전압으로 반전된다. 공통전압(Vcom)이 하이 레벨 전압을 유지하는 시간(t21 내지 t23) 내에서 제2 메모리 제어신호(Cmem-)는 고전위 전압으로부터 저전위 전압으로 변한다. 부극성 데이터를 충전하는 기수 라인(또는 우수 라인)의 메모리 구동회로(MC)는 저전위 전압의 메모리 제어신호(Cmem)에 응답하여 t23 시간의 시작시점에 제3 및 제6 TFT(T3, T6)를 턴-온시켜 N1 노드에 인버터(INV)로부터 출력되는 부극성 픽셀 전압(Vpxl-)을 기입한다. 공통전압(Vcom)이 로우 레벨 전압을 유지하는 시간(t24 내지 t25) 내에서 제1 메모리 제어신호(Cmem+)는 하이 레벨 전압으로부터 로우 레벨 전압으로 변한다. 정극성 데이터를 충전하는 우수 라인(또는 기수 라인)의 메모리 구동회로(MC)는 저전위 전압의 메모리 제어신호(Cmem)에 응답하여 t25 시간의 시작시점에 제3 및 제6 TFT(T3, T6)를 턴-온시켜 N1 노드에 인버터(INV)로부터 출력되는 정극성 픽셀 전압(Vpxl+)을 기입한다.

정극성 픽셀 전압(Vpxl+)은 공통전압(Vcom)이 저전위 전압일 때 N1 노드에 기입되어야 하고, 부극성 픽셀 전압(Vpxl-)은 공통전압(Vcom)이 고전위 전압일 때 N1 노드에 기입되어야 한다. 만약, 부극성 픽셀 전압(Vpxl-)을 공통전압(Vcom)이 저전위 전압일 때 N1 노드에 기입하거나, 정극성 픽셀 전압(Vpxl+)을 공통전압(Vcom)이 고전위 전압일 때 N1 노드에 기입하면 기수 라인과 우수 라인의 픽셀들에 기입된 초기 데이터는 동일하게 된다.

t26 내지 t32 시간 동안, 제1 및 제2 메모리 제어신호(Cmem+, Cmem-)의 전압이 반전되면서 메모리 구동회로(MC)는 초기 기입된 픽셀 데이터전압의 극성을 1 프레임기간 단위로 반전시키면서 N1 노드에 반복 기입한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 본 발명의 실시예에 따른 액정표시장치의 노말 모드 동작을 보여 주는 도면이다.

도 2는 본 발명의 실시예에 따른 액정표시장치에서 노말 모드와 MIP 모드 사이의 모드 전환 동작을 보여 주는 도면이다.

도 3은 본 발명의 실시예에 따른 영상표시장치를 보여 주는 블록도이다.

도 4는 도 3에 도시된 액정표시패널의 픽셀을 상세히 보여 주는 회로도이다.

도 5는 도 3에 도시된 메모리회로의 제1 실시예를 보여 주는 회로도이다.

도 6은 도 3에 도시된 메모리회로의 제2 실시예를 보여 주는 회로도이다.

도 7은 모드 제어신호 공급라인의 제1 실시예를 보여 주는 도면이다.

도 8은 모드 제어신호 공급라인의 제2 실시예를 보여 주는 도면이다.

도 11은 프리 MIP 구동 모드에서 모든 라인들의 픽셀들에 동일 극성의 데이터전압이 인가되는 예를 보여 주는 도면이다.

도 12는 프리 MIP 구동 모드에서 기수 라인들의 픽셀들에 제1 극성의 데이터전압이 인가되고 우수 라인들의 픽셀들에 제2 극성의 데이터 전압이 인가되는 예를 보여 주는 도면이다.

도 13은 데이터 전압의 극성 구분을 보여 주는 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 액정표시패널 101 : 타이밍 콘트롤러

102 : 데이터 구동회로 103 : 게이트 구동회로

104 : 시스템 보드 105 : MIP 구동회로

106 : 파워 IC 107 : 공통전압 콘트롤러

Claims

데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 메모리 구동회로가 내장되고 화소전극과 공통전극이 형성된 픽셀들을 포함하는 액정표시패널;

노말 구동 모드에서 입력 영상의 데이터 계조에 대응하는 정극성/부극성 아날로그 데이터전압을 출력하고, 프리 MIP 구동 모드에서 화이트 계조 전압과 블랙 계조 전압 중 어느 하나를 동일 극성의 전압으로 상기 데이터라인들에 공급한 후에, MIP 구동 모드에서 상기 데이터 라인들과 연결되는 출력 채널들을 플로팅시키는 데이터 구동회로;

상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 게이트라인들에 게이트 하이전압의 게이트펄스를 순차적으로 공급한 후에, 상기 MIP 구동 모드에서 상기 게이트 하이 전압보다 낮은 게이트 로우 전압을 상기 게이트라인들에 공급하는 게이트 구동회로;

상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 데이터 라인들과 연결되지 않고, 상기 MIP 구동 모드에서 상기 데이터 라인들과 연결되어 상기 데이터라인들에 고전위 전원전압과 저전위 전원전압을 공급하는 MIP 구동회로;

상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 공통전압을 상기 공통전극에 공급한 후에, 상기 MIP 구동 모드에서 소정 시간 단위로 상기 공통전압의 전위를 반전시키는 공통전압 콘트롤러; 및

상기 데이터 구동회로, 상기 게이트 구동회로, 상기 MIP 구동회로, 및 상기 공통전압 콘트롤러를 제어하는 콘트롤러를 포함하고,

상기 콘트롤러는 상기 노말 구동 모드에서 입력 영상의 데이터를 상기 데이터 구동회로에 전송하고, 상기 프리 MIP 구동 모드에서 상기 입력 영상의 데이터 각각을 최상위 비트(MSB)만으로 이루어진 데이터로 변환하여 상기 데이터 구동회로로 전송한 후, 상기 MIP 구동 모드에서 상기 입력 영상의 데이터를 상기 데이터 구동회로로 전송하는 않는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 콘트롤러는,

상기 프리 MIP 구동 모드와 상기 MIP 구동 모드에서 서로 다른 논리값을 갖는 메모리 제어신호를 발생하고,

상기 메모리 제어신호를 상기 노말 구동 모드에서 상기 프리 MIP 구동 모드와 동일한 논리값으로 발생하며,

상기 메모리 제어신호로 상기 메모리 구동회로를 제어하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 콘트롤러는,

상기 프리 MIP 구동 모드와 상기 MIP 구동 모드에서 서로 다른 논리값을 갖는 모드신호를 발생하고,

상기 모드 신호를 상기 노말 구동 모드에서 상기 프리 MIP 구동 모드와 동일한 논리값으로 발생하며,

상기 모드신호로 상기 MIP 구동회로를 제어하는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 픽셀들 각각은,

상기 화소전극과 상기 공통전극 사이에 형성된 액정셀;

N1 노드를 경유하여 상기 액정셀과 상기 메모리 구동회로에 접속된 스토리지 커패시터; 및

상기 게이트 하이 전압에 응답하여 턴-온되어 제1 데이터라인으로부터의 데이터전압을 상기 화소전극에 공급하는 제1 TFT를 구비하는 것을 특징으로 하는 액정표시장치.
제 4 항에 있어서,

상기 메모리 구동회로는,

상기 N1 노드의 전압을 반전시키기 위한 인버터;

상기 메모리 제어신호의 제1 논리값에 응답하여 상기 N1 노드와 상기 인버터의 입력 노드 사이의 전류패스를 차단하고, 상기 메모리 제어신호의 제2 논리값에 응답하여 상기 N1 노드를 상기 인버터의 입력 노드에 접속하는 제2 TFT; 및

상기 메모리 제어신호의 제1 논리값에 응답하여 상기 N1 노드를 상기 인버터의 출력 노드에 접속하고, 상기 메모리 제어신호의 제2 논리값에 응답하여 상기 N1 노드와 상기 인버터의 출력 노드 사이의 전류패스를 차단하는 제3 TFT를 구비하는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 제3 TFT는,

상기 메모리 제어신호가 공급되는 게이트전극, 상기 인버터의 출력 노드에 접속된 드레인전극, 및 소스전극을 포함한 제3-1 TFT; 및

상기 메모리 제어신호가 공급되는 게이트전극, 상기 N1 노드에 접속된 소스전극, 및 상기 제3-1 TFT의 소스전극에 접속된 드레인전극을 포함한 제3-2 TFT를 구비하는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 인버터는,

상기 인버터의 입력 노드에 접속된 게이트전극, 제2 데이터라인에 접속된 드레인전극, 상기 인버터의 출력 노드에 접속된 소스전극을 포함한 제4 TFT; 및

상기 인버터입력 노드에 접속된 게이트전극, 상기 인버터의 출력 노드에 접속된 소스전극, 및 드래인 전극을 포함한 제5 TFT를 더 구비하는 것을 특징으로 하는 액정표시장치.
제 7 항에 있어서,

상기 메모리 구동회로는,

상기 메모리 제어신호의 제1 논리값에 응답하여 상기 제1 데이터라인을 상기 제5 TFT의 드레인전극에 접속하고, 상기 메모리 제어신호의 제2 논리값에 응답하여 상기 제1 데이터라인과 상기 제5 TFT의 드레인전극 사이의 전류패스를 차단하는 제6 TFT를 더 구비하는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 액정표시패널은,

기수 라인들과 우수 라인들의 메모리 구동회로들에 공통으로 연결되어 상기 메모리 제어신호를 상기 기수 라인들과 우수 라인들의 메모리 구동회로들에 공급하는 메모리 제어신호 공급라인을 구비하는 것을 특징으로 하는 액정표시장치.
제 9 항에 있어서,

상기 프리 MIP 구동 모드에서 상기 기수 라인들의 픽셀들과 상기 우수 라인들의 픽셀들에는 상기 동일 극성의 데이터전압이 기입되는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,

상기 메모리 제어신호는 제1 메모리 제어신호와 제2 메모리 제어신호를 포함하고,

상기 액정표시패널은,

기수 라인들의 메모리 구동회로들에 공통으로 연결되어 상기 제1 메모리 제어신호를 상기 기수 라인들의 메모리 구동회로들에 공급하는 제1 메모리 제어신호 공급라인; 및

우수 라인들의 메모리 구동회로들에 공통으로 연결되어 상기 제2 메모리 제어신호를 상기 우수 라인들의 메모리 구동회로들에 공급하는 제2 메모리 제어신호 공급라인을 구비하는 것을 특징으로 하는 액정표시장치.
제 10 항에 있어서,

상기 프리 MIP 구동 모드에서 상기 기수 라인들의 픽셀들에는 제1 극성의 데 이터전압이 기입되고, 상기 우수 라인들의 픽셀들에는 제2 극성의 데이터전압이 기입되는 것을 특징으로 하는 액정표시장치.
제 10 항에 있어서,

상기 MIP 구동 모드에서,

상기 공통전압은 2 프레임 기간 주기로 제1 고전위 전압과 제1 저전위 전압 사이에서 스윙하고,

상기 메모리 제어신호는 1 프레임기간 주기로 제2 고전위 전압과 제2 저전위 전압 사이에서 스윙하는 것을 특징으로 하는 액정표시장치.
제 13 항에 있어서,

상기 MIP 구동 모드에서,

상기 공통전압의 천이는 상기 메모리 제어신호의 전압이 상기 제2 저전위 전압을 유지하는 시간 내에서 발생되는 것을 특징으로 하는 액정표시장치.
제 14 항에 있어서,

상기 제2 저전위 전압은,

상기 MIP 구동 모드에서 상기 데이터라인들에 공급되는 상기 저전위 전원전압을 "Vdl", 상기 제1 고전위 전원 전압을 "Vch", 그리고 상기 제1 저전위 전압을 "Vcl"이라 할 때, Vdl-(Vch-Vcl)인 것을 특징으로 하는 액정표시장치.
제 15 항에 있어서,

상기 제2 고전위 전원 전압은,

상기 MIP 구동 모드에서 상기 데이터라인들에 공급되는 상기 고전위 전원전압보다 높은 것을 특징으로 하는 액정표시장치.
제 11 항에 있어서,

상기 MIP 구동 모드의 초기에 상기 공통전압은 소정의 시간 내에서 제1 고전위 전압과 제1 저전위 전압 사이에서 1 차례 스윙한 후에 2 프레임기간 주기로 스윙하고,

상기 제1 메모리 제어신호는 상기 MIP 구동 모드의 초기에서 상기 공통전압이 상기 제1 저전위 전압을 유지할 때 제2 저전위 전압으로 변한 후에 1 프레임기간 주기로 제2 고전위 전원전압과 상기 제2 저전위 전압 사이에서 스윙하고,

상기 제2 메모리 제어신호는 상기 MIP 구동 모드의 초기에서 상기 공통전압이 상기 제1 고전위 전압을 유지할 때 제2 저전위 전압으로 변한 후에 1 프레임기간 주기로 상기 제2 고전위 전원전압과 상기 제2 저전위 전압 사이에서 스윙하는 것을 특징으로 하는 액정표시장치.
데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 메모리 구동회로가 내장되고 화소전극과 공통전극이 형성된 픽셀들, 상기 데이터라인들을 구동하기 위한 데이터 구동회로, 및 상기 게이트라인들을 구동하기 위한 게이트 구동회로를 포함하는 액정표시장치의 구동 방법에 있어서,

노말 구동 모드에서 입력 영상의 데이터를 상기 데이터 구동회로에 전송하고, 프리 MIP 구동 모드에서 상기 입력 영상의 데이터 각각을 최상위 비트(MSB)만으로 이루어진 데이터로 변환하여 상기 데이터 구동회로로 전송한 후, MIP 구동 모드에서 상기 입력 영상의 데이터를 상기 데이터 구동회로로 전송하는 않는 단계;

상기 데이터 구동회로가 상기 노말 구동 모드에서 입력 영상의 데이터 계조에 대응하는 정극성/부극성 아날로그 데이터전압을 출력하고, 상기 프리 MIP 구동 모드에서 화이트 계조 전압과 블랙 계조 전압 중 어느 하나를 동일 극성의 전압으로 상기 데이터라인들에 공급한 후에, 상기 MIP 구동 모드에서 상기 데이터 라인들과 연결되는 출력 채널들을 플로팅시키는 단계;

상기 게이트 구동회로가 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 게이트라인들에 게이트 하이전압의 게이트펄스를 순차적으로 공급한 후에, 상기 MIP 구동 모드에서 상기 게이트 하이 전압보다 낮은 게이트 로우 전압을 상기 게이트라인들에 공급하는 단계;

상기 데이터 라인들과 연결되는 MIP 구동 회로가 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 상기 데이터 라인들과 연결되지 않고, 상기 MIP 구동 모드에서 상기 데이터 라인들과 연결되어 상기 데이터라인들에 고전위 전원전압과 저전위 전원전압을 공급하는 단계; 및

상기 공통전압 콘트롤러를 이용하여 상기 노말 구동 모드와 상기 프리 MIP 구동 모드에서 공통전압을 상기 공통전극에 공급한 후에, 상기 MIP 구동 모드에서 소정 시간 단위로 상기 공통전압의 전위를 반전시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법.