KR102507332B1

KR102507332B1 - 게이트 구동부 및 이를 포함하는 표시장치

Info

Publication number: KR102507332B1
Application number: KR1020170172234A
Authority: KR
Inventors: 정재헌; 김학수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-12-14
Filing date: 2017-12-14
Publication date: 2023-03-07
Also published as: KR20190071296A

Abstract

본 발명에 의한 표시장치는 표시패널, 게이트 구동부 및 모드 제어부를 포함한다. 표시패널은 픽셀들에 연결된 게이트라인들 및 데이터라인들이 배치되고, 제1 표시영역 및 제2 표시영역으로 구분된 표시부를 갖는다. 게이트 구동부는 복수의 스테이지들로 이루어지고, 스테이지들 각각은 Q 노드의 전압에 응답하여, 출력단을 통해서 게이트라인들에 인가되는 게이트펄스를 출력한다. 모드 제어부는 제1 구동모드에서 제1 및 제2 표시영역에 영상을 표시하고, 제2 구동모드에서 제1 표시영역에 미리 설정된 정보를 표시하되, 제2 구동모드에서 제2 표시영역을 구동하는 스테이지들 중에서 적어도 어느 하나의 스테이지의 Q 노드를 턴-오프 전압으로 초기화한다.

Description

게이트 구동부 및 이를 포함하는 표시장치{GATE DRIVER AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 게이트 구동부 및 이를 포함하는 표시장치에 관한 것이다.

표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고 픽셀들이 매트릭스 형태로 배치된다. 데이터라인들에는 표시하고자 하는 비디오 데이터전압이 공급되고 게이트라인들에는 게이트펄스가 순차적으로 공급된다. 게이트펄스가 공급되는 표시라인의 픽셀들에 비디오 데이터전압이 공급되며, 모든 표시라인들이 게이트펄스에 의해 순차적으로 스캐닝되면서 비디오 데이터를 표시한다.

표시장치는 휴대폰, 스마트폰, 태블릿 컴퓨터, 노트북 컴퓨터, 웨어리블(wearable) 기기 등의 모바일 단말기에 적용되기도 한다. 모바일 단말기는 대기 모드에서 소비 전력을 줄이기 위하여, 표시장치의 구동을 멈추고 있다. 사용자는 시계와 같이 단순한 정보를 볼 때 모바일 단말기를 재가동(restart)하기 때문에 모바일 단말기의 온/오프를 빈번하게 반복하고 있다. 이러한 사용자의 불편함을 줄이기 위하여, 시계, 달력 등 사용자가 지정한 정보를 화면에 항상 표시해 주는 AOD(Alaways On Diplay) 기능이 모바일 단말기에 추가되고 있다. AOD 기능에서 지정된 정보는 표시패널의 일부만을 사용하고, 정보가 표시되지 않는 영역은 블랙을 표시하는 것이 일반적이다. AOD 기능에서 영상을 표시하지 않는 블랙영역에 블랙을 표시하는 방법으로는 블랙데이터를 표시하거나, 아예 해당 블랙영역의 픽셀을 구동하지 않는 방법이 있다.

블랙 영역에 블랙데이터를 기입하는 방법을 이용하기 위해서는 게이트펄스를 생성하는 게이트 구동부와 데이터전압을 생성하는 데이터 구동부가 모두 동작하여야 하기 때문에 소비전력의 낭비가 발생한다.

소비전력을 줄이기 위해서 AOD 기능을 사용할 때에 블랙영역을 구동하지 않기 위해서는 AOD 정보가 표시되는 영역만을 별도로 구동하기 위한 게이트 구동부를 추가로 구성하여야 하는 단점이 있다.

본 발명은 AOD 정보가 표시되는 영역을 구동하기 위한 게이트 구동부를 별도로 구성하지 않으면서, AOD 정보가 표시되지 않는 영역의 구동을 중지시킬 수 있는 게이트 구동부 및 이를 포함한 표시장치를 제공하기 위한 것이다.

본 발명은 게이트 구동부가 배치되는 베젤 영역의 사이지를 키우지 않으면서, AOD 기능이 동작할 때에는 표시패널의 일부 영역만을 구동하기 때문에 소비전력을 줄일 수 있다.

특히, 본 발명은 AOD 기능이 동작하는 제2 표시영역을 구동하는 스테이지의 Q 노드를 턴-오프 전압으로 리셋하기 때문에 스테이지가 게이트펄스를 출력하는 동작을 방지할 수 있다.

도 1은 본 발명에 의한 표시장치를 나타내는 도면이다.
도 2는 본 발명에 의한 드라이브 IC의 구성을 나타내는 블록도이다.
도 3은 대기모드에서 표시부의 구분을 나타내는 도면이다.
도 4는 본 발명에 의한 게이트 구동부의 시프트레지스터를 나타내는 도면이다.
도 5는 본 발명에 의한 시프트레지스터의 스테이지를 나타내는 도면이다.
도 6은 제1 구동모드에서 시프트레지스터에 인가되는 클럭신호의 타이밍을 나타내는 도면이다.
도 7은 제2 구동모드에서 시프트레지스터에 인가되는 클럭신호의 타이밍 및을 나데이터전압을 나타내는 도면이다.
도 8은 비정상 전원오프 감지부의 동작과 이에 따른 데이터전압의 출력 변화를 나타내는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

본 명세서의 게이트 구동회로에서 스위치 소자들은 n 타입 또는 p 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 이하의 실시예에서 n 타입 트랜지스터를 예시하였지만, 본 명세서는 이에 한정되지 않는다. 트랜지스터는 게이트(gate), 소스(source), 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 타입 MOSFET(NMOS)의 경우, 캐리어 가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. MOSFET의 소스와 드레인은 고정된 것이 아니다. 예컨대, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지는 않는다.

도 1은 본 발명의 실시예에 따른 표시장치를 개략적으로 보여 주는 도면이다. 도 2는 도 1에 도시된 드라이브 IC(Drive Integrated Circuit)(DIC)의 구성을 보여 주는 블록도이다. 도 3은 구동모드에 따라 표시패널의 표시부가 구분되는 것을 나타내는 도면이다.

도 1 내지 도 3을 참조하면, 본 발명의 표시장치는 표시패널(PNL)과, 표시패널(PNL)을 구동하기 위한 드라이브 IC(DIC)을 구비한다.

표시패널(PNL)의 표시부(AA)는 데이터라인들(DL), 데이터라인들(DL)과 직교하는 게이트라인들(GL), 및 데이터라인들(DL)과 게이트라인들(GL)에 의해 정의된 매트릭스 형태로 픽셀(P)들을 포함한다. 표시패널(PNL)의 표시부(AA)는 TFT 어레이와 컬러 필터 어레이로 나뉘어질 수 있다. 표시패널(PNL)의 상판 또는 하판에 TFT 어레이가 형성될 수 있다. TFT 어레이는 데이터라인들(DL)과 게이트라인들(GL)의 교차부들에 형성된 TFT들(Thin Film Transistor, T), 데이터 신호의 전압을 충전하는 액정셀(Clc)의 픽셀 전극, 공통전압(Vcom)이 공급되는 액정셀(Clc)의 공통전극, 픽셀전극에 접속되어 데이터 전압을 유지하는 스토리지 커패시터(Storage Capacitor, Cst)(미도시) 등을 포함하여 입력 영상을 표시한다. 스토리지 커패시터는 도면에서 생략되어 있다.

표시패널(PNL)의 상판 또는 하판에 컬러 필터 어레이가 형성될 수 있다. 컬러 필터 어레이는 블랙매트릭스(black matrix), 컬러 필터(color filter) 등을 포함한다. COT(Color Filter on TFT)　또는 TOC(TFT on Color Filter)　모델의 경우에, TFT 어레이와 함께 컬러 필터와 블랙 매트릭스가 하나의 기판 상에 배치될 수 있다.

표시패널(PNL)에는 게이트 구동부(120)가 형성될 수 있다. 게이트 구동부(120)는 드라이브 IC(DIC)를 통해 입력되는 게이트 타이밍 제어신호에 응답하여 데이터 신호에 동기되는 게이트펄스를 출력하는 시프트 레지스터(shift register)를 포함한다. 게이트 타이밍 제어신호는 스타트펄스와 시프트 클럭을 포함한다. 시프트 레지스터는 스타트펄스를 시프트 클럭 타이밍에 맞추어 게이트펄스를 시프트함으로써 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다.

표시패널(PNL)의 TFT들(T)은 게이트펄스에 따라 턴-온되어 입력 영상의 데이터가 기입되는 표시패널(PNL)의 라인을 선택한다. 시프트 레지스터는 픽셀 어레이의 TFT 어레이와 함께 동일 공정으로 표시패널(PNL)의 기판 상에 직접 형성될 수 있다.

드라이브 IC(DIC)는 입력 영상의 데이터 신호를 데이터라인들(DL)에 공급하고, 게이트 구동부(120)에 클럭신호(CLK)들을 포함하는 게이트 타이밍 제어신호를 공급한다. 드라이브 IC(DIC)는 전원부(10), 모드 제어부(20), 비정상 전원오프 감지부(30), 타이밍 신호 발생부(100) 및 데이터 구동부(110)를 포함한다.

전원부(10)는 직류-직류 변환기(DC-DC converter)를 이용하여 표시패널(PNL)의 구동에 필요한 직류 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함한다. 전원부(10)는 표시패널(PNL)의 픽셀들과 터치 센서들을 구동하기 위하여 필요한 전원 예를 들어, 외부 전원으로부터 AVDD, AVEE, VDDI 등의 직류 입력 전원을 입력 받는다. AVDD와 AVEE는 모바일 기기에서 각각 +5.5V, -5.5V의 전압으로 발생될 수 있으나 이에 한정되지 않는다. 전원부(10)는 레귤레이터와 차지 펌프를 이용하여 AVDD와 AVEE를 액정 구동 전압, TFT(T)의 온/오프 전압(VGH, VGL), 감마 보상 전압, 터치 구동 신호의 전압 등을 발생한다. VDDI는 드라이브 IC의 로직(Logic) 회로부의 구동 전압으로서 드라이브 IC(DIC)를 제어하는 전압 예를 들어, 1.8V로 발생될 수 있다.

모드 제어부(20)는 표시패널(PNL)이 제1 구동모드 또는 제2 구동모드로 동작하도록 제어한다. 제1 구동모드는 노멀 구동모드에 해당하고, 제1 구동모드에서 모드 제어부(20)는 표시부(AA)의 전체 영역에 영상을 표시하도록 제어한다. 제2 구동모드는 AOD 모드 등의 대기모드가 동작하는 구동모드에 해당하고, 제2 구동모드에서 모드 제어부(20)는 표시부(AA)의 일부 영역에 한해서 영상을 표시한다.

도 3은 제2 구동모드 동작의 일례를 나타내는 도면이다.

도 3을 참조하면, 표시부(AA)는 제2 구동모드에서 영상을 표시하는 제1 표시영역(AA1) 및 제2 구동모드에서 영상을 표시하지 않는 제2 표시영역(AA2)으로 구분될 수 있다. 제2 구동모드에서 제1 표시영역(AA1)에 표시되는 영상은 미리 설정된 정보로써, 시간이나 문자 알림 등의 간단한 메시지 정보일 수 있다. 도 3에서 제1 표시영역(AA1)은 제1 내지 제(k-1)(k는 자연수) 픽셀라인들(HL1~HL[k-1])이 배치된 영역이고, 제2 표시영역(AA2)은 제k 내지 제n(n은 k 보다 큰 자연수) 픽셀라인들(HL[k]~hl[n])이 배치된 영역이다. 하나의 픽셀라인은 동일한 게이트라인(GL)에 연결되어 동시에 게이트펄스를 인가받는 픽셀(P)들로 정의될 수 있다.

모드 제어부(20)는 제1 구동모드일 때, 제1 APO 신호(APO1) 및 제2 APO 신호(APO2)를 생성하지 않는다. 즉, 모드 제어부(20)는 노멀 구동모드에 따라 표시부(AA) 전체에 영상을 표시할 때에, 제1 APO 신호(APO1) 및 제2 APO 신호(APO2)들을 턴-오프 전압으로 유지한다.

모드 제어부(20)는 제2 구동모드일 때, 제2 표시영역(AA2)을 구동하는 타이밍에 제1 APO 신호(APO1)를 출력한다. 예컨대, 제k 픽셀라인(HL[k])에 인가되는 제k 게이트펄스가 인가되는 시점에 제1 APO 신호(APO1)를 출력한다.

비정상 전원오프 감지부(30)는 AVDD, AVEE, VDDI 등의 직류 입력 전원(Vin)을 모니터(monitor)하여 이 직류 입력 전원(Vin)이 비정상적으로 낮아질 때 제1 및 제2 APO 신호를 발생한다. 모바일 기기의 경우에, 배터리가 갑자기 분리될 때 제1 및 제2 APO 신호가 발생될 수 있다.

타이밍 신호 발생부(100)는 도시하지 않은 호스트 시스템으로부터 수신되는 입력 영상의 픽셀 데이터를 데이터 구동부(110)로 전송한다. 타이밍 신호 발생부(100)는 픽셀 데이터에 동기하여 수신되는 타이밍신호를 입력 받아 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동부(120)의 동작 타이밍을 제어시키기 위한 게이트 타이밍 제어신호를 발생한다. 드라이브 IC(DIC)와 데이터라인들(DL) 사이에 디멀티플렉서(Demultiplexer, MUX)가 배치될 수 있다. 이 경우, 타이밍 신호 발생부(100)는 디멀티플렉서(Demultiplexer, MUX)를 제어하기 위한 MUX 제어 신호를 발생한다.

데이터 구동부(110)는 디스플레이 구간 동안 타이밍 신호 발생부(100) 로부터 입력 영상의 픽셀 데이터(디지털 데이터)를 수신하고, 래치(latch)하여 디지털 아날로그 변환기(Digital-to- Analog Converter, 이하 "DAC"라 함)에 공급한다. DAC는 픽셀 데이터를 감마보상전압으로 변환하여 데이터 신호의 전압을 발생한다.

도 4는 게이트 구동부에 포함되는 시프트레지스터를 나타내는 도면이다.

도 4를 참조하면, 본 발명에 의한 시프트레지스터는 서로 종속적으로 연결되는 제1 내지 제n 스테이지들(STG1~STG[n])을 포함한다. 제1 스테이지(STG)는 제1 게이트펄스(Gout1)를 생성하여 제1 게이트라인(GL1)에 인가한다. 제n 스테이지(STG[n])는 제n 게이트펄스(Gout[n])를 생성하여 제n 게이트라인(GL[n])에 인가한다.

제1 스테이지(STG1)는 스타트펄스(VST)에 응답하여 Q 노드가 세팅되고, 제2 스테이지(STG2)는 제1 게이트펄스(Gout1)에 응답하여 Q 노드가 세팅된다. 마찬가지로, 제k 스테이지(STG[k])는 제(k-1) 게이트펄스(Gout[k-1])에 응답하여 Q 노드가 세팅되고, 제n 스테이지(STG[n])는 제(n-1) 게이트펄스(Gout[n-1])에 응답하여 Q 노드가 세팅된다. Q 노드가 세팅되는 것은 Q 노드가 턴-온 전압으로 프리챠지되는 것을 의미한다.

각 스테이지들의 Q 노드를 턴-오프 전압으로 방전시키는 동작은 클럭신호들을 이용한다.

도 5는 도 4에 도시된 스테이지들 중에서 제k 스테이지를 나타내는 도면이고, 도 6은 스테이지들에 인가되는 클럭신호들과 이에 따른 게이트펄스의 출력 타이밍을 나타내는 도면이다. 도 6은 제k 스테이지의 풀업 트랜지스터(Tpu)에 인가되는 클럭신호가 제1 클럭신호(CLK1)인 실시 예를 도시하고 있다.

도 5 및 도 6을 참조하면, 쉬프트레지스터의 제k(k는 n-2 미만의 자연수) 스테이지는 스타트 제어부(T1), 리셋부(T2), 제3 및 제4 트랜지스터(T4), Q 노드 방전부T5, 이하 제5 트랜지스터), QB 노드 방전부(T6, 이하 제6 트랜지스터), 출력단 방전부(T7, 이하 제7 트랜지스터), 풀업 트랜지스터(Tpu) 및 풀다운 트랜지스터(Tpd)를 포함한다.

스타트 제어부(T1)는 스타트펄스(VST) 또는 제(k-1) 스캔펄스(Gout[k-1])를 입력받는 게이트전극, 고전위전압(VDD) 입력단에 연결된 드레인전극 및 Q 노드에 연결된 소스전극을 포함한다. 스타트 제어부(T1)는 스타트펄스(VST) 또는 제(k-1) 스캔펄스(Gout[k-1])에 응답하여, Q 노드를 충전시킨다. 스타트 제어부(T1)에 인가되는 신호는 제(k-1) 스캔펄스(Gout[k-1])에 한정되지 않고, 이전단 스캔펄스들 중에서 어느 하나일 수 있다.

리셋부(T2)는 QB 노드에 연결된 게이트전극, Q 노드에 연결된 드레인전극 및 저전위전압(VGL) 입력단에 연결된 소스전극으로 이루어진다. 리셋부(T2)는 QB 노드에 응답하여, Q 노드를 저전위전압(VGL)으로 방전시킨다.

제3 트랜지스터(T3)는 제3 클럭신호(CLK3)의 입력단에 연결된 게이트전극과 드레인전극, 및 QB 노드에 연결되는 소스전극을 포함한다. 제3 트랜지스터(T3)는 제3 클럭신호(CLK3)가 인가되는 타이밍에 QB 노드에 턴-온 전압을 인가한다.

제4 트랜지스터(T4)는 스타트펄스(VST) 또는 제(k-1) 스캔펄스(Gout[k-1])를 입력받는 게이트전극, QB 노드에 연결된 드레인전극, 저전위전압(VGL)의 입력단에 연결된 소스전극을 포함한다. 제4 트랜지스터(T4)는 스타트펄스(VST) 또는 제(k-1) 스캔펄스(Gout[k-1])에 의해서 Q 노드가 프리챠지되는 타이밍에 QB 노드를 저전위전압(VGL)으로 방전시킨다.

제5 트랜지스터(T5)는 제1 APO 신호(APO1)의 입력단에 연결된 게이트전극, Q 노드에 연결된 드레인전극, 및 저전위전압(VGL)의 입력단에 연결된 소스전극을 포함한다. 제5 트랜지스터(T5)는 제1 APO 신호(APO1)에 응답하여, Q 노드를 저전위전압(VGL)으로 방전시킨다.

제6 트랜지스터(T6)는 제1 APO 신호(APO1)의 입력단에 연결된 게이트전극, QB노드에 연결된 드레인전극, 및 저전위전압(VGL)의 입력단에 연결된 소스전극을 포함한다. 제6 트랜지스터(T6)는 제1 APO 신호(APO1)에 응답하여, QB 노드를 저전위전압(VGL)으로 방전시킨다.

제7 트랜지스터(T7)는 제2 APO 신호(APO2)의 입력단에 연결된 게이트전극과 드레인전극, 출력단(Nout)에 연결된 소스전극을 포함한다. 제7 트랜지스터(T7)는 제2 APO 신호(APO2)에 응답하여, 출력단(Nout)에 턴-온 전압을 인가한다.

풀업 트랜지스터(Tpu)는 Q 노드에 연결된 게이트전극, 제1 클럭신호(CLK1) 입력단에 연결된 드레인전극 및 출력단(Nout)에 연결된 소스전극을 포함한다.

풀다운 트랜지스터(Tpd)는 QB 노드에 연결된 게이트전극, 출력단(Nout)에 연결된 드레인전극 및 저전위전압(VGL)의 입력단에 연결된 소스전극을 포함한다.

제1 커패시터(CQ)는 Q 노드의 전압을 안정적으로 유지하고, 제2 커패시터(CQB)는 QB 노드의 전압을 안정적으로 유지한다.

이하, 도 5에 도시된 스테이지들로 구성되는 게이트 구동부의 각 구동모드에서의 동작과, 비정상 전원오프 상황에서의 동작을 살펴보면 다음과 같다.

< 제1 구동모드에서의 게이트 구동부의 동작 >

도 6은 제1 구동모드에서, 스테이지에 입력되는 클럭신호 및 이에 따른 게이트펄스의 출력 타이밍을 나타내는 타이밍도이다. 이하, 제1 클럭신호(CLK1)의 출력기간에 제1 게이트펄스(Gout1)를 출력하는 스테이지를 중심으로 설명하기로 한다.

도 5 및 도 6을 참조하여 제k 스테이지(STG[k])의 동작을 살펴보면 다음과 같다.

제1 타이밍(t1) 이전까지, QB 노드는 고전위전압을 상태이고, 제2 커패시터(CQB)는 QB 노드가 턴-온 전압인 것을 안정적으로 유지한다.

제1 타이밍(t1)에서 스타트 제어부(T1)는 스타트신호(VST)에 응답하여 Q 노드를 프리챠지시킨다. 제k 스테이지(STG[k])가 제2 스테이지의 후단 스테이지들 중에서 하나일 경우에, 제k 스테이지(STG[k])의 스타트 제어부(T1)는 제(k-1) 게이트펄스(Gout[k-1)에 응답하여 턴-온된다.

제2 타이밍(t2)에서, 제1 클럭신호(CLK1)가 풀업 트랜지스터(Tpu)의 드레인전극에 입력되면, Q 노드는 풀업 트랜지스터(Tpu)의 드레인전극의 전압 상승에 따라 부트스트래핑(bootstrapping)된다. Q 노드가 부트스트래핑되면서 풀업 트랜지스터(Tpu)의 게이트-소스 간의 전위차는 커지면서 풀업 트랜지스터(Tpu)는 턴-온된다. 그 결과 풀업 트랜지스터(Tpu)는 제1 클럭신호(CLK1)을 이용하여 출력단(Nout)을 충전시킨다.

제3 타이밍(t3)에서, 제1 클럭신호(CLK1)는 저전위전압이 되고, 출력단(Nout)은 턴-오프 전압이 된다.

제3 타이밍(t4)에서, 제3 트랜지스터(T3)는 제3 클럭신호(CLK3)에 응답하여, QB 노드를 턴-온 전압으로 충전시킨다. 리셋부(T2)는 QB 노드 전압에 응답하여, Q 노드를 저전위전압(VSS)으로 방전시킨다.

< 제2 구동모드에서의 게이트 구동부의 동작 >

도 7은 제2 구동모드에서의 구동신호들을 나타내는 도면이다. 도 7에서 제1 수평기간(1st H)은 제1 픽셀라인(HL1)에 데이터전압이 공급되는 기간이고, 제n 수평기간(nth H)은 제n 픽셀라인(HL[n])에 데이터전압이 공급되는 기간이다.

도 5 및 도 7을 참조하여, 제2 구동모드에서의 동작을 살펴보면 다음과 같다.

제2 구동모드에서 제2 APO 신호(APO2)는 턴-오프 전압을 유지한다. 그 결과 제7 트랜지스터(T7)는 동작하지 않고, 턴-오프 상태를 유지한다.

제1 스테이지(STG1)의 스타트 제어부(T1)는 스타트신호(VST)에 응답하여 Q 노드를 프리챠지시킨다. 제1 수평기간(1st H) 동안, 제1 스테이지(STG1)는 제1 클럭신호(CLK1)의 출력기간 동안 제1 게이트펄스(Gout1)를 출력한다. 제1 스테이지(STG1)가 제1 게이트펄스(Gout1)를 출력하는 동작은 전술한 제k 스테이지(STG[k])의 동작과 동일하다.

마찬가지로, 제2 수평기간(2nd H) 동안 제2 스테이지(STG2)는 제2 클럭신호(CLK2)의 출력기간 동안 제2 게이트펄스(Gout2)를 출력한다.

이와 같이, 제1 내지 제(k-1) 스테이지(STG1~STG[k-1])들은 각각 제1 내지 제(k-1) 수평기간(1st H~[k-1]th H) 동안 제1 내지 제(k-1) 게이트펄스(Gout1~Gout[k-1])를 순차적으로 출력한다. 그 결과, 제1 내지 제(k-1) 수평기간(1st H~[k-1]th H) 동안, 제1 내지 제(k-1) 픽셀라인들(HL1~HL[k-2])은 영상을 표시한다.

모드 제어부(20)는 제(k-1) 수평기간([k-1]th H)에 게이트 정지신호(Gstop)를 생성한다. 타이밍 신호 발생부(100)는 게이트 정지신호(Gstop)에 응답하여, 클럭신호(CLK)의 출력을 정지시킨다. 그 결과, 게이트 구동부(120)는 클럭신호(CLK)를 인가받지 않는다.

이어서, 모드 제어부(20)는 제k 수평기간(kth H)에 제1 APO 신호(APO1)를 생성한다. 제k 스테이지(STG[k])의 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제1 APO 신호(APO1)에 응답하여 턴-온된다. 그 결과, 제k 스테이지(STG[k])의 Q 노드 및 QB 노드는 턴-오프 전압으로 방전되고, 제k 스테이지(STG[k])에 속하는 트랜지스터들은 리셋되고, 동작이 중지된다. 제k 스테이지(STG[k])가 동작을 중지하기 때문에, 제(k+1) 스테이지(STG[k+1])부터 제n 스테이지(STG[n])들은 게이트펄스를 생성하지 않는다.

제k 수평기간(kth H)부터 타이밍 신호 발생부(100)는 영상 데이터를 데이터 구동부(110)에 공급하지 않는다. 그 결과 제k 수평기간(kth H)부터 데이터 구동부(110)는 데이터전압을 생성하지 않는다.

이와 같이, 본 발명은 제2 구동모드에서 제2 표시영역(AA2)에 속하는 픽셀들을 구동하지 않는다. 본 발명은 제2 표시영역(AA2)에 블랙 화면을 표시하기 위해서 블랙 영상데이터를 기입하는 것이 아니라, 영상 표시기능을 아예 정지시킨다. 즉, 본 발명은 게이트 구동부(120)에 인가되는 클럭신호 및 데이터 구동부(110)에 인가되는 데이터전압의 출력을 중지시키기 때문에 소비전력을 줄일 수 있다.

특히, 본 발명은 게이트 구동부(120)의 클럭신호를 중지시키는 것 이외에도 제k 스테이지(STG[k])의 Q 노드 및 QB 노드를 턴-오프 전압으로 초기화함으로써 게이트 구동부(120)의 동작을 안정적으로 정지시킬 수 있다. 만약 Q 노드 및 QB 노드의 전압이 모드 턴-오프 전압으로 초기화되지 않으면 스테이지의 주요 노드 전압이 불안정한 상태가 되고, 그 결과 스테이지에 클럭신호가 인가되지 않을지라도 게이트펄스가 출력될 수 있다. 이에 반해서, 본 발명은 제2 표시영역(AA2)의 첫 번째 픽셀라인을 구동하는 스테이지(STG[k])의 Q 노드 및 QB 노드를 턴-오프 전압으로 리셋하기 때문에 스테이지가 게이트펄스를 출력하는 동작을 방지할 수 있다.

또한, 본 발명은 게이트 구동부를 구성하는 시프트레지스터를 하나만 이용하면서도, 제1 구동모드와 제2 구동모드를 구분하여 표시부(AA) 전체를 구동하거나 표시부(AA)의 일부 영역만을 구동할 수 있다.

< 비정상 전원오프 상황에서의 동작 >

도 8은 비정상 전원오프 감지신호의 생성을 나타내는 도면이다.

도 5 및 도 8을 참조하면, 비정상 전원오프 감지부(30)는 입력 전원들 중에서 어느 하나 이상의 전압레벨을 감지한다. 비정상 전원오프 감지부(30)는 입력전원이 미리 설정된 임계치(Vr) 이하가 될 때, 제1 및 제2 APO 신호들(APO1, APO2)을 생성한다.

게이트 구동부(120)는 제1 및 제2 APO 신호들(APO1, APO2)에 응답하여 게이트라인들(GL)을 방전시킨다. 구체적으로, 제1 내지 제n 스테이지들(STG1~STG[n])의 제5 내지 제7 트랜지스터들(T5~T7)은 턴-온 된다. 제5 트랜지스터(T5)는 제1 APO 신호(APO1)에 응답하여 Q 노드를 턴-오프 전압으로 리셋하고, 제6 트랜지스터(T6)는 제1 APO 신호(APO1)에 응답하여 QB 노드를 턴-오프 전압으로 리셋한다. 즉, Q 노드 및 QB 노드는 제1 APO 신호(APO1)에 의해서 턴-오프 전압으로 방전된다. 제7 트랜지스터(T7)는 제2 APO 신호(APO2)에 응답하여, 출력단(Nout)에 고전위전압을 인가한다. 그 결과, 픽셀(P)들에서 게이트라인(GL)과 연결되는 트랜지스터들은 턴-온 되고, 픽셀(P)들에 충전되어 있는 전압은 방전된다.

데이터 구동부(110)는 제1 APO 신호 또는 제2 APO 신호에 응답하여 데이터라인들(DL)을 방전시킨다.

전원부(10)는 제1 APO 신호 또는 제2 APO 신호가 발생될 때 출력 단자들을 방전시킨다.

AVDD, AVEE, VDDI 등의 직류 입력 전원(Vin)이 비정상적으로 낮아질 때 공통 전압(Vcom), TFT(T)의 온/오프 전압(VGH, VGL) 등이 기저 전압(GND-0V)으로 변하여 픽셀들의 전압이 방전된다.

결과적으로 본 발명의 표시장치는 입력 전원(Vin)이 비정상적으로 차단된 것으로 판단될 때 픽셀들에 연결된 모든 배선들을 방전시켜 잔상과 얼룩을 방지한다. 만약 게이트 구동부(120) 및 픽셀(P)들에 전압이 남아있으면 표시장치가 정상적인 구동을 재개할 때, 픽셀(P)들이 원치 않는 순간에 발광하여 플리커(flicker) 현상이 발생할 수 있다. 이에 반해서, 본 발명은 비정상 전원오프 감지부(30)를 이용하여 게이트 구동부(120)와 표시패널(PNL)의 전압을 방전시킴으로써, 표시장치의 재구동시에 발생할 수 있는 플리커 현상을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

PNL: 표시패널 DIC: 드라이브IC
10: 전원부 20: 모드 제어부
30: 비정상 전원오프 감지부 100: 타이밍 신호 발생부
110: 데이터 구동부 120: 게이트 구동부

Claims

픽셀들에 연결된 게이트라인들 및 데이터라인들이 배치되고, 제1 표시영역 및 제2 표시영역으로 구분된 표시부를 갖는 표시패널;
복수의 스테이지들로 이루어지고, 상기 스테이지들 각각은 Q 노드의 전압에 응답하여, 출력단을 통해서 상기 게이트라인들에 인가되는 게이트펄스를 출력하는 게이트 구동부; 및
제1 구동모드에서 상기 제1 및 제2 표시영역에 영상을 표시하고, 제2 구동모드에서 상기 제1 표시영역에 미리 설정된 정보를 표시하되, 상기 제2 구동모드에서 제1 APO 신호에 응답하여 상기 제2 표시영역을 구동하는 스테이지들 중에서 적어도 어느 하나의 스테이지의 상기 Q 노드를 턴-오프 전압으로 초기화하는 모드 제어부를 포함하는 표시장치.
제 1 항에 있어서,
상기 게이트 구동부는
상기 제1 표시영역에 게이트펄스를 공급하는 제1 내지 제(k-1)(k는 자연수) 스테이지; 및
상기 제2 표시영역에 게이트펄스를 공급하는 제k 내지 제n(n은 k보다 큰 자연수) 스테이지를 포함하고,
상기 모드 제어부는 상기 제k 스테이지의 상기 Q 노드의 전압을 초기화하는 표시장치.
제 2 항에 있어서,
상기 모드 제어부는 상기 제k 스테이지가 구동되는 시점에 상기 제1 APO 신호를 출력하고,
상기 스테이지들 각각은
상기 제1 APO 신호를 입력받는 게이트전극, 상기 Q 노드에 연결된 드레인 전극, 및 턴-오프 전압의 입력단에 연결된 소스전극으로 이루어지는 Q 노드 방전부를 포함하는 표시장치.
제 3 항에 있어서,
상기 스테이지들 각각은
상기 Q 노드와 반대 전압레벨을 갖는 QB 노드 전압에 응답하여, 상기 출력단에 턴-오프 전압을 인가하는 풀다운 트랜지스터; 및
상기 제1 APO 신호를 입력받는 게이트전극, 상기 QB 노드에 연결된 드레인 전극, 및 턴-오프 전압의 입력단에 연결된 소스전극으로 이루어지는 QB 노드 방전부를 더 포함하는 표시장치.
제 1 항에 있어서,
입력전원을 모니터링하고, 상기 입력전원이 미리 설정된 임계치 이하일 때, 상기 제1 APO 신호, 및 제2 APO 신호를 생성하는 비정상 전원오프 감지부; 및
상기 제2 APO 신호에 응답하여, 상기 출력단에 턴-온 전압을 인가하는 출력단 방전부를 더 포함하는 표시장치.
제 2 항에 있어서,
상기 제1 내지 제n 스테이지들은, 동일한 위상을 갖고 동일한 시간으로 지연되는 클럭신호들을 순차적으로 입력받는 표시장치.
제 6 항에 있어서,
상기 모드 제어부는
상기 제k 스테이지 내지 제n 스테이지에 인가되는 상기 클럭신호들을 턴-오프 전압레벨로 유지하는 표시장치.
제 7 항에 있어서,
상기 게이트펄스에 동기되어 데이터전압을 상기 데이터라인에 공급하는 데이터 구동부를 더 포함하고,
상기 데이터 구동부는 상기 제2 구동모드에서 상기 제2 표시영역에 기입되는 데이터전압을 그라운드 전압으로 유지하는 표시장치.
복수의 스테이지들로 이루어지며, 표시패널의 게이트라인에 공급되는 게이트펄스를 생성하는 게이트 구동부에 있어서,
Q 노드를 충전하는 스타트 제어부;
상기 Q 노드의 전압에 응답하여, 출력단에 턴-온 전압을 인가하는 풀업 트랜지스터; 및
제1 APO 신호에 응답하여, 상기 Q 노드를 턴-오프 전압으로 방전시키는 Q 노드 방전부를 포함하며,
상기 제1 APO 신호는, 구동모드에 따라서 상기 게이트펄스의 출력을 중지시킬 때에 턴-온 전압으로 인가되고,
제1 구동모드에서 상기 표시 패널의 제1 및 제2 표시영역에 대응하는 스테이지들이 상기 게이트 펄스를 출력하도록 제어되고,
제2 구동모드에서 상기 제1 표시영역에 대응하는 스테이지들이 상기 게이트 펄스를 출력하도록 제어하고 상기 제2 표시영역에 대응하는 스테이지들이 상기 제1 APO 신호에 응답하여 상기 Q 노드를 상기 턴-오프 전압으로 방전시켜 상기 게이트펄스의 출력을 중전시키도록 상기 Q 노드 방전부가 구동되는 표시장치의 게이트 구동부.
제 9 항에 있어서,
상기 Q 노드와 반대의 전압레벨을 갖는 QB 노드 전압에 응답하여, 상기 출력단에 턴-오프 전압을 인가하는 풀다운 트랜지스터; 및
상기 제1 APO 신호를 입력받는 게이트전극, 상기 QB 노드에 연결된 드레인 전극, 및 턴-오프 전압의 입력단에 연결된 소스전극으로 이루어지는 QB 노드 방전부를 더 포함하는 표시장치의 게이트 구동부.
제 9 항에 있어서,
상기 제1 APO 신호는 입력전원이 미리 설정된 임계치 이하일 때, 턴-온 전압으로 인가되는 표시장치의 게이트 구동부.
제 11 항에 있어서,
제2 APO 신호에 응답하여, 상기 출력단에 턴-온 전압을 인가하는 출력단 방전부를 더 포함하고,
상기 제2 APO 신호는 상기 입력전원이 상기 임계치 이하일 때, 턴-온 전압이 되는 표시장치의 게이트 구동부.