CN113808519B - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板。所述像素电路包括数据写入模块、驱动模块、第一存储模块和第一发光控制模块；所述像素电路还包括：第二存储模块，所述第二存储模块连接在所述数据写入模块与所述驱动模块间的连接线上；补偿控制模块，所述补偿控制模块与所述第二存储模块、所述数据线、第三电源线及补偿控制扫描线电连接，用于在补偿控制扫描线的控制下将所述第三电源线与所述第二存储模块的第一端导通，以及将所述数据线与所述第二存储模块的第二端导通；其中，所述第三电源线上电位的绝对值小于所述数据线上电位的绝对值。本发明实施例能够提高驱动模块的驱动电流，改善显示偏暗的问题。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明实施例涉及显示技术，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的发展，显示面板的应用越来越广泛，相应地对显示面板的要求也越来越高。

显示面板通过像素电路来驱动发光单元发光显示，然而，现有的发光单元在显示时容易出现偏暗的问题，从而影响显示效果。

发明内容

本发明提供一种像素电路及其驱动方法、显示面板，以提高像素电路驱动模块的驱动电流，改善显示偏暗的问题。

第一方面，本发明实施例提供了一种像素电路，所述像素电路包括数据写入模块、驱动模块、第一存储模块和第一发光控制模块；所述驱动模块与发光单元连接于第一电源线与第二电源线之间；所述数据写入模块连接于数据线与所述驱动模块之间，所述数据写入模块的控制端与第一扫描线电连接；所述第一存储模块连接于所述驱动模块的控制端与所述第一电源线之间；所述第一发光控制模块连接于所述发光单元与所述驱动模块之间；所述像素电路还包括：第二存储模块，所述第二存储模块连接在所述数据写入模块与所述驱动模块间的连接线上，其中，所述第二存储模块的第一端与所述数据写入模块电连接，所述第二存储模块的第二端与所述驱动模块电连接；补偿控制模块，所述补偿控制模块与所述第二存储模块、所述数据线、第三电源线及补偿控制扫描线电连接，用于在补偿控制扫描线的控制下将所述第三电源线与所述第二存储模块的第一端导通，以及将所述数据线与所述第二存储模块的第二端导通；其中，所述第三电源线上电位的绝对值小于所述数据线上电位的绝对值。

可选地，所述补偿控制模块包括：第一开关模块，所述第一开关模块的控制端与所述补偿控制扫描线电连接，所述第一开关模块的第一端与所述第三电源线电连接，所述第一开关模块的第二端与所述第二存储模块的第一端电连接；第二开关模块，所述第二开关模块的控制端与所述补偿控制扫描线电连接，所述第二开关模块的第一端与所述数据线电连接，所述第二开关模块的第二端与所述第二存储模块的第二端电连接。

可选地，所述第一电源线复用为所述第三电源线。

可选地，所述数据写入模块的第一端与所述数据线电连接，所述数据写入模块的控制端与所述第一扫描线电连接，所述数据写入模块的第二端与所述第二存储模块的第一端电连接；所述驱动模块的控制端与所述第二存储模块的第二端电连接，所述驱动模块的第一端与所述第一电源线电连接，所述驱动模块的第二端与所述发光单元的第一端电连接；所述发光单元的第二端与所述第二电源线电连接；所述第一发光控制模块的第一端与所述驱动模块的第二端电连接，所述第一发光控制模块的第二端与所述发光单元的第一端电连接，所述第一发光控制模块的控制端与使能信号线电连接。

可选地，所述第二存储模块的电荷存储容量为所述第一存储模块电荷存储容量的十倍以上。

可选地，在发光阶段，所述驱动模块控制端的电位为：VN2＝Vdata+((Vdata-VDD1)*C)/(C+CS)；其中，所述VN2为所述驱动模块控制端的电位，所述Vdata为所述数据线上的数据电压，所述VDD1为所述第一电源线上的电位，所述CS为所述第一存储模块的电荷存储容量，所述C为所述第二存储模块的电荷存储容量。

可选地，所述像素电路还包括第一晶体管和第二晶体管，所述第一晶体管与所述第二晶体管类型不同；所述第一晶体管与所述第二晶体管并联，且所述第一晶体管与所述第二存储模块串联之后连接在所述数据写入模块与所述驱动模块间的连接线上。

可选地，所述像素电路还包括：阈值补偿模块、初始化模块、旁路模块和第二发光控制模块；所述第二发光控制模块的第一端与所述第一电源线电连接，所述第二发光控制模块的第二端与所述驱动模块的第一端电连接，所述第二发光控制模块的控制端与使能信号线电连接；所述第一发光控制模块的第一端与所述驱动模块的第二端电连接，所述第一发光控制模块的第二端与所述发光单元的第一端电连接，所述第一发光控制模块的控制端与使能信号线电连接；所述发光单元的第二端与所述第二电源线电连接；所述第二存储模块的第二端与所述驱动模块的第一端电连接；所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述驱动模块的第二端电连接，所述阈值补偿模块的控制端与所述第一扫描线电连接；所述旁路模块的第一端与参考信号线电连接，所述旁路模块的第二端与所述发光单元的第一端电连接，所述旁路模块的控制端与第二扫描线电连接；所述初始化模块的第一端与所述驱动模块的控制端电连接，所述初始化模块的第二端与所述参考信号线电连接，所述初始化模块的控制端与第三扫描线电连接。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，所述像素电路包括数据写入模块、驱动模块、第一存储模块和第一发光控制模块；所述驱动模块与发光单元连接于第一电源线与第二电源线之间；所述数据写入模块连接于数据线与所述驱动模块之间，所述数据写入模块的控制端与第一扫描线电连接；所述第一存储模块连接于所述驱动模块的控制端与所述第一电源线之间；第一发光控制模块，所述第一发光控制模块连接于所述发光单元与所述驱动模块之间；所述像素电路还包括：第二存储模块，所述第二存储模块连接在所述数据写入模块与所述驱动模块间的连接线上，其中，所述第二存储模块的第一端与所述数据写入模块电连接，所述第二存储模块的第二端与所述驱动模块电连接；补偿控制模块，所述补偿控制模块与所述第二存储模块、所述数据线、第三电源线及补偿控制扫描线电连接；所述第三电源线上电位的绝对值小于所述数据线上电位的绝对值；所述方法包括：在预充电阶段，所述补偿控制扫描线控制所述补偿控制模块导通，所述第二存储模块的两端分别写入所述第三电源线的电位及所述数据线的电位；在主充电阶段，所述补偿控制扫描线控制所述补偿控制模块关断，所述第一扫描线控制所述数据写入模块导通，所述数据线向所述第二存储模块的第一端写入所述数据线的电位，以使所述第二存储模块第二端的电位大于所述数据线的电位；在发光阶段，所述使能信号线控制所述第一发光控制模块导通，所述驱动模块根据所述第二存储模块第二端的电位驱动所述发光单元发光。

第三方面，本发明实施例还提供了一种显示面板，包括第一方面所述的像素电路和与所述像素电路一一对应的发光单元，所述显示面板还包括所述数据线、所述第一扫描线、所述补偿控制扫描线、所述第一电源线以及所述第二电源线。

本发明实施例的技术方案，采用的像素电路包括数据写入模块、驱动模块、第一存储模块和第一发光控制模块；驱动模块与发光单元连接于第一电源线与第二电源线之间；数据写入模块连接于数据线与驱动模块之间，数据写入模块的控制端与第一扫描线电连接；第一存储模块连接于驱动模块的控制端与第一电源线之间；第一发光控制模块连接于发光单元与驱动模块之间；像素电路还包括：第二存储模块，第二存储模块连接在数据写入模块与驱动模块间的连接线上，其中，第二存储模块的第一端与数据写入模块电连接，第二存储模块的第二端与驱动模块电连接；补偿控制模块，补偿控制模块与第二存储模块、数据线、第三电源线及补偿控制扫描线电连接，用于在补偿控制扫描线的控制下将第三电源线与第二存储模块的第一端导通，以及将数据线与第二存储模块的第二端导通；其中，第三电源线上的电位小于数据线上的电位。传统的像素电路在数据写入完成后，驱动模块控制端的电位等于数据写入阶段数据线上的电位，当充电率不高时容易出现驱动电流较小的问题，本实施例的像素电路即使充电率不高，数据写入阶段(即充电阶段)充入驱动模块控制端的电位也要高于传统的像素电路，从而提高驱动模块的驱动电流，提高发光单元的显示亮度，提升显示效果。

附图说明

图1为本发明实施例提供的一种像素电路的电路结构示意图；

图2为本发明实施例提供的一种像素电路的时序图；

图3为本发明实施例提供的又一种像素电路的电路结构示意图；

图4为本发明实施例提供的又一种像素电路的电路结构示意图；

图5为本发明实施例提供的一种像素电路的驱动方法的流程图；

图6为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中提到的现有的像素电路在驱动发光单元显示时，发光单元显示偏暗的问题，发明人经过仔细研究发现，现有像素电路的驱动模块存在驱动电流不足的问题，如在数字驱动的低灰阶显示、或是在数字驱动及模拟驱动高刷新频率时，存储模块的数据写入时间较短，从而使得数据电压写入不充分，在发光阶段驱动模块的驱动电流不足，进而导致发光单元发光偏暗。

基于上述技术问题，本发明提出如下解决方案：

图1为本发明实施例提供的一种像素电路的电路结构示意图，参考图1，像素电路包括数据写入模块101、驱动模块102、第一存储模块103和第一发光控制模块104；驱动模块102与发光单元D连接于第一电源线VDD和第二电源线VSS之间；数据写入模块101连接于数据线Data与驱动模块102之间，数据写入模块101的控制端与第一扫描线S1电连接；第一存储模块103连接于驱动模块102的控制端与第一电源线VDD之间；第一发光控制模块104连接于发光单元D与驱动模块102之间；像素电路还包括：第二存储模块105，第二存储模块105连接在数据写入模块101与驱动模块102间的连接线上，其中，第二存储模块105的第一端N1与数据写入模块101电连接，第二存储模块105的第二端N2与驱动模块102电连接；补偿控制模块106，补偿控制模块106与第二存储模块105、数据线Data、第三电源线V3及补偿控制扫描线Clr电连接，用于在补偿控制扫描线Clr的控制下将第三电源线与第二存储模块105的第一端N1导通，以及将数据线Data与第二存储模块105的第二端N2导通，其中，第三电源线V3上电位的绝对值小于数据线Data上电位的绝对值。

具体地，发光单元D例如可以是OLED(Organic Light-Emitting Diode，有机发光二极管)，其具有自发光、广视角等优势，作为电流驱动型器件，驱动模块102用于向发光单元D输出驱动电流，以驱动发光单元D发光；第一电源线VDD与第二电源线VSS分别具有高低不同的电位，以使驱动模块102正常工作，例如第一电源线VDD上的电位高于第二电源线VSS上的电位；第一存储模块103和第二存储模块105均具有存储电荷的能力，如均为电容器，以在发光阶段维持驱动模块102控制端的电位，控制发光单元D实现稳定的发光显示。

在本实施例中，补偿控制模块106可将第三电源线V3上的电位写入第二存储模块105的第一端N1，而将数据线Data上的电位写入第二存储模块105的第二端N2，在第一扫描线S1控制数据写入模块101导通之前，先让补偿控制扫描线Clr控制补偿控制模块导通，以使第二存储模块105的第二端N2写入数据线Data上的电位，而第二存储模块105的第一端N1写入第三电源线V3上的电位，由于第三电源线V3上的电位小于数据线Data上的电位(第三电源线V3与数据线Data上的电位一般均为正或均为负，以两者均为正为例说明)，也即此时第二存储模块105第二端N2的电位高于第二存储模块105第一端N1的电位，需要说明的是，数据线Data上的有效电位一般为5V左右，可设置第三电源线V3上的电位小于5V；随后补偿控制扫描线Clr控制补偿控制模块106关断，第一扫描线S1控制数据写入模块101导通，此时第二存储模块105的第一端N1电位由第三电源线V3上的电位变为数据线Data上的电位，即第二存储模块105第一端N1电位升高，由于第二存储模块105两端电压不能够突变，那么第二存储模块105第二端N2的电位也随之升高，即此时第二存储模块105第二端N2的电位大于数据线Data上的电位，最终电位与第一存储模块105及第二存储模块106的电荷存储能力相关，且第二存储模块105第二端N2最终的电位大于数据线Data上的电位，也即第一存储模块103上的电位大于数据线Data上的电位，在发光阶段驱动模块102控制端的电位大于数据写入阶段数据线Data上的电位；而传统的像素电路在数据写入完成后，驱动模块控制端的电位等于数据写入阶段数据线上的电位，当充电率不高时容易出现驱动电流较小的问题，本实施例的像素电路即使充电率不高，数据写入阶段(即充电阶段)充入驱动模块控制端的电位也要高于传统的像素电路，从而提高驱动模块的驱动电流，提高发光单元的显示亮度，提升显示效果。

本实施例的技术方案，采用的像素电路包括数据写入模块、驱动模块、第一存储模块和第一发光控制模块；驱动模块与发光单元连接于第一电源线与第二电源线之间；数据写入模块连接于数据线与驱动模块之间，数据写入模块的控制端与第一扫描线电连接；第一存储模块连接于驱动模块的控制端与第一电源线之间；第一发光控制模块连接于发光单元与驱动模块之间；像素电路还包括：第二存储模块，第二存储模块连接在数据写入模块与驱动模块间的连接线上，其中，第二存储模块的第一端与数据写入模块电连接，第二存储模块的第二端与驱动模块电连接；补偿控制模块，补偿控制模块与第二存储模块、数据线、第三电源线及补偿控制扫描线电连接，用于在补偿控制扫描线的控制下将第三电源线与第二存储模块的第一端导通，以及将数据线与第二存储模块的第二端导通；其中，第三电源线上的电位小于数据线上的电位。传统的像素电路在数据写入完成后，驱动模块控制端的电位等于数据写入阶段数据线上的电位，当充电率不高时容易出现驱动电流较小的问题，本实施例的像素电路即使充电率不高，数据写入阶段(即充电阶段)充入驱动模块控制端的电位也要高于传统的像素电路，从而提高驱动模块的驱动电流，提高发光单元的显示亮度，提升显示效果。

优选地，第一电源线VDD复用为第三电源线V3，第一电源线VDD上的电位一般为4.5V左右，小于数据线Data上的电位，将第一电源线VDD复用为第三电源线V3，能够减少电源线的数量，一方面节约成本，简化电路，另一方面采用本实施例的像素电路的显示面板也因为电源线较少而能够达到窄边框的效果。

可选地，继续参考图1，补偿控制模块106包括：第一开关模块1061，第一开关模块1061的控制端与补偿控制扫描线Clr电连接，第一开关模块1061的第一端与第三电源线V3电连接，第一开关模块1061的第二端与第二存储模块105的第一端N1电连接；第二开关模块1062，第二开关模块1062的控制端与补偿控制扫描线Clr电连接，第二开关模块1062的第二端与第二存储模块105的第二端电连接。

具体地，第一开关模块1061和第二开关模块1062均可采用薄膜晶体管，如P型晶体管，在补偿控制扫描线Clr为低电平时导通，补偿控制模块106采用两个开关模块，电路结构简单，易于实现，有利于降低成本，且P型晶体管为显示面板中普遍使用的晶体管，制作工艺成熟，进一步降低制作难度。在其他一些实施例中，第一开关模块1061和第二开关模块1062也可采用N型晶体管。

可选地，继续参考图1，数据写入模块101的第一端与数据线Data电连接，数据写入模块101的控制端与第一扫描线S1电连接，数据写入模块101的第二端与第二存储模块105的第一端N1电连接；驱动模块102的控制端与第二存储模块105的第二端N2电连接，驱动模块102的第一端与第一电源线VDD电连接，驱动模块102的第二端与发光单元D的第一端电连接；发光单元D的第二端与第二电源线VSS电连接；第一发光控制模块104的第一端与驱动模块102的第二端电连接，第一发光控制模块104的第二端与发光单元D的第一端电连接，第一发光控制模块104的控制端与使能信号线EM电连接。

具体地，图2为本发明实施例提供的一种像素电路的时序图，其可对应图1所示的像素电路，结合图1和图2，以像素电路用P型晶体管和电容器构成为例进行说明，在t1阶段(预充电阶段)，补偿控制扫描线Clr提供低电平信号，第一开关模块1061和第二开关模块1062导通，第二存储模块105的第一端的电位VN1＝VDD1，第二存储模块105的第二端的电位VN2＝Vdata；在t2阶段(主充电阶段)，第一扫描线S1输出低电平，第二存储模块105的第一端的电位VN1变为Vdata，设t2阶段电量变化为ΔQ，则第一存储模块103上的电压变化为ΔQ/CS；第二存储模块105上电压变化为ΔQ/C；其中CS为第一存储模块103的电容值，C为第二存储模块105的电容值；此时整个电路电压变化：ΔQ/CS+ΔQ/C＝VDD1-VData，也即ΔQ＝((VData–VDD1)*C*CS)/(C+CS)，又VDD1-VN2＝VDD1-Vdata+ΔQ/CS；此时VN2＝Vdata+((VData–VDD1)*C)/(C+CS)，也即在t2阶段充入驱动模块控制端的电位也要高于传统的像素电路，提高驱动模块的驱动电流，从而在t3阶段，使能信号线EM输出低电平时，提高发光单元的显示亮度。其中，VN2为驱动模块控制端的电位，Vdata为数据线上的数据电压，VDD1为第一电源线上的电位，CS为第一存储模块的电荷存储容量(电容值)，C为所述第二存储模块的电荷存储容量(电容值)。需要说明的是，可通过控制使能信号线EM上低电平持续时间，以控制发光单元D的发光时间，进而实现数字驱动显示。

可选地，第二存储模块105的电荷存储容量为第一存储模块103电荷存储容量的十倍以上。

具体地，由VN2＝Vdata+((VData–VDD1)*C)/(C+CS)，可以看出，当C较大时VN2相比于Vdata增加的越多，也即驱动模块驱动电流增加的也越多，从而能够有效地提高显示亮度；设置第二存储模块105的电荷存储容量为第一存储模块103电荷存储容量的十倍以上，可使得C/(C+CS)接近于1，进而使得驱动模块驱动电流增加的也越多，有效地提高显示亮度。

可选地，如图3所示，图3为本发明实施例提供的又一种像素电路的电路结构示意图，像素电路还包括第一晶体管T1和第二晶体管T2，第一晶体管T1和第二晶体管T2类型不同；第一晶体管T1与第二晶体管T2并联，且第一晶体管T1与第二存储模块105串联之后连接在数据写入模块101与驱动模块102间的连接线上。

示例性地，以第一晶体管T1为N型晶体管，第二晶体管T2为P型晶体管为例说明，第一晶体管T1的栅极与第二晶体管T2的栅极电连接，第一晶体管T1的第一极与第二晶体管T2的第一极电连接，第一晶体管T1的第二极与第二晶体管T2的第二极电连接，且第一晶体管T1的第一极与数据写入模块101的第二端电连接，第一晶体管T1的第二极与第二存储模块105的第一端电连接。现有的像素电路，数据写入模块两端可能会存在2*Vdata压差，高压差下，数据写入模块漏电流比较大，长时间使用会造成第一存储模块上的电压减少，驱动模块导通率也会变小。本实施例中相当于在像素电路中添加了一个二极管，当数据线上的电压VData电压为负时，第二晶体管T2导通，把数据电压存储在第一存储模块103上，当数据线上的电压VData为正时第一晶体管T1导通，把数据电压存储在第一存储模块103上。当数据写入模块关断，第一存储模块103的电流就相当于经过一个反相二极管与数据写入模块连接，这样数据写入模块上的漏电流就会很少，从而避免对发光单元的显示造成影响。

可选地，图4为本发明实施例提供的又一种像素电路的电路结构示意图，参考图4，像素电路还包括阈值补偿模块107、初始化模块108、旁路模块109和第二发光控制模块110；第二发光控制模块110的第一端与第一电源线VDD电连接，第二发光控制模块110的第二端与驱动模块102的第一端电连接，第二发光控制模块110的控制端与使能信号线EM电连接；第一发光控制模块104的第一端与驱动模块102的第二端电连接，第一发光控制模块104的第二端与发光单元D的第一端电连接，第一发光控制模块104的控制端与使能信号线EM电连接；发光单元D的第二端与所述第二电源线VSS电连接；第二存储模块105的第二端与驱动模块102的第一端电连接；阈值补偿模块107的第一端与驱动模块102的控制端电连接，阈值补偿模块107的第二端与驱动模块102的第二端电连接，阈值补偿模块107的控制端与第一扫描线S1电连接；旁路模块109的第一端与参考信号线Vref电连接，旁路模块109的第二端与发光单元D的第一端电连接，旁路模块109的控制端与第二扫描线S2电连接；初始化模块108的第一端与驱动模块102的控制端电连接，初始化模块108的第二端与参考信号线Vref电连接，初始化模块108的控制端与第三扫描线S3电连接。

具体地，本实施例中，为在具有阈值补偿功能的像素电路中添加补偿第二存储模块105以及补偿控制模块106，带有阈值补偿功能的像素电路也常称为“7T1C”像素电路，其模拟驱动时的阈值补偿过程为本领域所熟知，在此不再赘述。在本实施例中，可通过在一个行周期内，控制第二扫描线S2提供两次低电平，第一次低电平时对发光单元D的阳极进行初始化，为发光单元D发光做准备，第二次开启时，同样对发光单元D的阳极进行初始化，此时发光单元D不再发光，通过调整第二扫描线S2上两次低电平之间的时间间隔，即可控制发光单元D的发光时间，以完成数字驱动。并且，由于第二存储模块105以及补偿控制模块的作用，数据写入阶段(即充电阶段)充入驱动模块控制端的电位也要高于传统的像素电路(其具体补偿过程参考上述实施例，在此不再赘述)，从而提高驱动模块的驱动电流，提高发光单元的显示亮度，提升显示效果。

图5为本发明实施例提供的一种像素电路的驱动方法的流程图，参考图5，像素电路包括数据写入模块、驱动模块、第一存储模块和第一发光控制模块；驱动模块与发光单元连接于第一电源线与第二电源线之间；数据写入模块连接于数据线与驱动模块之间，数据写入模块的控制端与第一扫描线电连接；第一存储模块连接于驱动模块的控制端与第一电源线之间；第一发光控制模块，第一发光控制模块连接于发光单元与驱动模块之间；像素电路还包括：第二存储模块，第二存储模块连接在所述数据写入模块与驱动模块间的连接线上，其中，第二存储模块的第一端与数据写入模块电连接，第二存储模块的第二端与驱动模块电连接；补偿控制模块，补偿控制模块与第二存储模块、数据线、第三电源线及补偿控制扫描线电连接；第三电源线上电位的绝对值小于数据线上电位的绝对值；

方法包括：

步骤S201，在预充电阶段，补偿控制扫描线控制补偿控制模块导通，第二存储模块的两端分别写入第三电源线的电位及数据线的电位；

步骤S202，在主充电阶段，补偿控制扫描线控制补偿控制模块关断，第一扫描线控制数据写入模块导通，数据线向所述第二存储模块的第一端写入数据线的电位，以使第二存储模块第二端的电位大于数据线的电位；

步骤S203，在发光阶段，使能信号线控制第一发光控制模块导通，驱动模块根据第二存储模块第二端的电位驱动发光单元发光。

具体地，在t1阶段(预充电阶段)，补偿控制扫描线Clr提供低电平信号，第一开关模块1061和第二开关模块1062导通，第二存储模块105的第一端电位VN1＝VDD1，第二存储模块105的第二端的电位VN2＝Vdata；在t2阶段(主充电阶段)，第一扫描线S1输出低电平，第二存储模块105的第一端的电位VN1变为Vdata，设t2阶段电量变化为ΔQ，则第一存储模块103上的电压变化为ΔQ/CS；第二存储模块105上电压变化为ΔQ/C；其中CS为第一存储模块103的电容值，C为第二存储模块105的电容值；此时整个电路电压变化：ΔQ/CS+ΔQ/C＝VDD1-VData，也即ΔQ＝((VData–VDD1)*C*CS)/(C+CS)，又VDD1-VN2＝VDD1-Vdata+ΔQ/CS；此时VN2＝Vdata+((VData–VDD1)*C)/(C+CS)，也即在t2阶段充入驱动模块控制端的电位也要高于传统的像素电路，提高驱动模块的驱动电流，从而在t3阶段，使能信号线EM输出低电平时，提高发光单元的显示亮度，其中，可通过调整使能信号线EM上低电平的持续时间，以调整发光单元D的发光时间，实现数字驱动。

图6为本发明实施例提供的一种显示面板的结构示意图，参考图6，显示面板包括本发明任意实施例提供的像素电路10和与像素电路一一对应的发光单元D，显示面板还包括数据线Data、第一扫描线S1、补偿控制扫描线Clr、第一电源线VDD以及第二电源线(未示出)。像素电路10和发光单元位于显示区AA，第一电源线VDD和第二电源线位于非显示区NAA，显示面板可为手机、平板、显示器、智能手表或其他可穿戴设备上的显示面板，因其包括本发明任意实施例提供的像素电路，因此也具有相同的有益效果，在此不再赘述。显示面板的扫描方式例如可以是子场扫描，从而提高扫描利用率，提升显示效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种像素电路，其特征在于，所述像素电路包括数据写入模块、驱动模块、第一存储模块和第一发光控制模块；所述驱动模块与发光单元连接于第一电源线与第二电源线之间；所述数据写入模块连接于数据线与所述驱动模块之间，所述数据写入模块的控制端与第一扫描线电连接；所述第一存储模块连接于所述驱动模块的控制端与所述第一电源线之间；所述第一发光控制模块连接于所述发光单元与所述驱动模块之间；所述像素电路还包括：

第二存储模块，所述第二存储模块连接在所述数据写入模块与所述驱动模块间的连接线上，其中，所述第二存储模块的第一端与所述数据写入模块电连接，所述第二存储模块的第二端与所述驱动模块电连接；

补偿控制模块，所述补偿控制模块与所述第二存储模块、所述数据线、第三电源线及补偿控制扫描线电连接，用于在补偿控制扫描线的控制下将所述第三电源线与所述第二存储模块的第一端导通，以及将所述数据线与所述第二存储模块的第二端导通；其中，所述第三电源线上电位的绝对值小于所述数据线上电位的绝对值；

所述补偿控制模块包括：

第一开关模块，所述第一开关模块的控制端与所述补偿控制扫描线电连接，所述第一开关模块的第一端与所述第三电源线电连接，所述第一开关模块的第二端与所述第二存储模块的第一端电连接；

第二开关模块，所述第二开关模块的控制端与所述补偿控制扫描线电连接，所述第二开关模块的第一端与所述数据线电连接，所述第二开关模块的第二端与所述第二存储模块的第二端电连接。

2.根据权利要求1所述的像素电路，其特征在于，所述第一电源线复用为所述第三电源线。

3.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块的第一端与所述数据线电连接，所述数据写入模块的控制端与所述第一扫描线电连接，所述数据写入模块的第二端与所述第二存储模块的第一端电连接；

所述驱动模块的控制端与所述第二存储模块的第二端电连接，所述驱动模块的第一端与所述第一电源线电连接，所述驱动模块的第二端与所述发光单元的第一端电连接；所述发光单元的第二端与所述第二电源线电连接；

所述第一发光控制模块的第一端与所述驱动模块的第二端电连接，所述第一发光控制模块的第二端与所述发光单元的第一端电连接，所述第一发光控制模块的控制端与使能信号线电连接。

4.根据权利要求3所述的像素电路，其特征在于，所述第二存储模块的电荷存储容量为所述第一存储模块电荷存储容量的十倍以上。

5.根据权利要求3所述的像素电路，其特征在于，在发光阶段，所述驱动模块控制端的电位为：

VN2＝Vdata+((Vdata-VDD1)*C)/(C+CS)；

其中，所述VN2为所述驱动模块控制端的电位，所述Vdata为所述数据线上的数据电压，所述VDD1为所述第一电源线上的电位，所述CS为所述第一存储模块的电荷存储容量，所述C为所述第二存储模块的电荷存储容量。

6.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第一晶体管和第二晶体管，所述第一晶体管与所述第二晶体管类型不同；

所述第一晶体管与所述第二晶体管并联，且所述第一晶体管与所述第二存储模块串联之后连接在所述数据写入模块与所述驱动模块间的连接线上。

7.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：阈值补偿模块、初始化模块、旁路模块和第二发光控制模块；

所述第二发光控制模块的第一端与所述第一电源线电连接，所述第二发光控制模块的第二端与所述驱动模块的第一端电连接，所述第二发光控制模块的控制端与使能信号线电连接；

所述第一发光控制模块的第一端与所述驱动模块的第二端电连接，所述第一发光控制模块的第二端与所述发光单元的第一端电连接，所述第一发光控制模块的控制端与使能信号线电连接；所述发光单元的第二端与所述第二电源线电连接；

所述第二存储模块的第二端与所述驱动模块的第一端电连接；

所述阈值补偿模块的第一端与所述驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述驱动模块的第二端电连接，所述阈值补偿模块的控制端与所述第一扫描线电连接；

所述旁路模块的第一端与参考信号线电连接，所述旁路模块的第二端与所述发光单元的第一端电连接，所述旁路模块的控制端与第二扫描线电连接；

所述初始化模块的第一端与所述驱动模块的控制端电连接，所述初始化模块的第二端与所述参考信号线电连接，所述初始化模块的控制端与第三扫描线电连接。

8.一种像素电路的驱动方法，其特征在于，所述像素电路包括数据写入模块、驱动模块、第一存储模块和第一发光控制模块；所述驱动模块与发光单元连接于第一电源线与第二电源线之间；所述数据写入模块连接于数据线与所述驱动模块之间，所述数据写入模块的控制端与第一扫描线电连接；所述第一存储模块连接于所述驱动模块的控制端与所述第一电源线之间；第一发光控制模块，所述第一发光控制模块连接于所述发光单元与所述驱动模块之间；所述像素电路还包括：第二存储模块，所述第二存储模块连接在所述数据写入模块与所述驱动模块间的连接线上，其中，所述第二存储模块的第一端与所述数据写入模块电连接，所述第二存储模块的第二端与所述驱动模块电连接；补偿控制模块，所述补偿控制模块与所述第二存储模块、所述数据线、第三电源线及补偿控制扫描线电连接；所述第三电源线上电位的绝对值小于所述数据线上电位的绝对值；

所述方法包括：

在预充电阶段，所述补偿控制扫描线控制所述补偿控制模块导通，所述第二存储模块的两端分别写入所述第三电源线的电位及所述数据线的电位；

在主充电阶段，所述补偿控制扫描线控制所述补偿控制模块关断，所述第一扫描线控制所述数据写入模块导通，所述数据线向所述第二存储模块的第一端写入所述数据线的电位，以使所述第二存储模块第二端的电位大于所述数据线的电位；

在发光阶段，使能信号线控制所述第一发光控制模块导通，所述驱动模块根据所述第二存储模块第二端的电位驱动所述发光单元发光。

9.一种显示面板，其特征在于，包括权利要求1-7任一项所述的像素电路和与所述像素电路一一对应的发光单元，所述显示面板还包括所述数据线、所述第一扫描线、所述补偿控制扫描线、所述第一电源线以及所述第二电源线。