KR20170126089A

KR20170126089A - 표시장치

Info

Publication number: KR20170126089A
Application number: KR1020160055779A
Authority: KR
Inventors: 이선화; 이슬
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-05-04
Filing date: 2016-05-04
Publication date: 2017-11-16
Also published as: KR102530894B1

Abstract

본 발명은 표시장치에 관한 것이다. 표시패널의 픽셀들은 서브 픽셀들 중 컬러가 다른 두 개의 서브 픽셀들을 포함한다. 표시패널의 픽셀 어레이에서 교차하는 라인 방향과 컬럼 방향 각각에서 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀이 배치된다. 상기 박막 트랜지스터는 서브 픽셀들 각각에서 하나의 데이터 라인과 하나의 픽셀 전극 사이에 연결된 제1 및 제2 박막 트랜지스터들을 포함한다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 픽셀들 각각이 컬러가 다른 두 개의 서브 픽셀들로 나뉘어지는 표시장치에 관한 것이다.

액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 픽셀들의 광 투과율을 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다.

액정표시장치는 액정표시패널, 액정표시패널에 빛을 조사하는 백라이트 유닛, 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 함), 액정표시패널의 게이트라인들(또는 스캔라인들)에 게이트 펄스(또는 스캔 펄스)를 공급하기 위한 게이트 드라이브 IC, 및 상기 IC들을 제어하는 제어회로, 백라이트 유닛의 광원을 구동하기 위한 광원 구동회로 등을 구비한다.

소비 전력을 줄이기 위하여 도 2와 같이 적색(Red, R) 서브 픽셀, 녹색(Green, G) 서브 픽셀, 및 청색(Blue, B) 서브 픽셀 이외에 W(White) 서브 픽셀이 추가된 RGBW 타입 표시장치가 개발되고 있다.

도 2와 같은 RGBW 타입 표시장치에서, 매 라인마다 R 서브 픽셀, G 서브 픽셀, 및 B 서브 픽셀들 각각은 매 라인마다 분리되어 있다. 이로 인하여, R 컬러 필터, G 컬러 필터 및 B 컬러 필터 각각은 아일랜드 패턴(Island pattern)으로 형성된다. 서브 픽셀 크기의 아일랜드 패턴은 매우 작기 때문에 고해상도, 고 PPI(Pixel per inch)의 표시장치에 적용할 수 없다. 예를 들어, 현재의 공정에서, 제조 가능한 아일랜드 패턴의 최소 가로 길이는 12 μm 이지만 1000 PPI 이상의 고 PPI 모델의 경우에 서브 픽셀의 가로 피치(pitch)가 12 μm 보다 작아지기 때문에 고 PPI 모델에 아일랜드 패턴의 컬러 필터가 적용될 수 없다.

따라서, 본 발명의 목적은 고해상도, 고 PPI에서 아일랜드 패턴의 컬러 필터 적용이 가능한 표시장치를 제공한다.

본 발명의 표시장치는 다수의 데이터 라인들, 다수의 게이트라인들, 및 다수의 적색 서브 픽셀, 다수의 녹색 서브 픽셀, 다수의 청색 서브 픽셀, 및 상기 서브 픽셀들 각각에 배치된 박막트랜지스터들이 배치된 픽셀 어레이를 갖는 표시패널, 및 상기 표시패널의 서브 픽셀들에 입력 영상의 데이터를 기입하는 표시패널 구동회로를 포함한다. 상기 표시패널의 픽셀들은 상기 서브 픽셀들 중 컬러가 다른 두 개의 서브 픽셀들을 포함한다. 상기 픽셀 어레이에서 교차하는 라인 방향과 컬럼 방향 각각에서 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀이 배치된다. 상기 박막 트랜지스터는 상기 서브 픽셀들 각각에서 하나의 데이터 라인과 하나의 픽셀 전극 사이에 연결된 제1 및 제2 박막 트랜지스터들을 포함한다.

본 발명의 다른 표시장치에서, 이웃한 픽셀들 간에 동일 컬러의 서브 픽셀들은 동일한 컬러 필터를 공유한다.

본 발명의 표시장치는 펜타일 렌더링 알고리즘(Pentile rendering algorithm)을 이용하여 백색 서브 픽셀 없이 서로 다른 컬러의 두 개 서브 픽셀들로 하나의 픽셀을 구성하여 서브 픽셀 각각의 크기를 크게 함으로써 고 PPI에서 아일랜드 패턴의 컬러 필터 적용을 가능하게 한다.

본 발명의 표시장치는 라인 방향과 컬럼 방향 각각에서 R 서브 픽셀, G 서브 픽셀, 및 B 서브 픽셀이 이웃하도록 배치되어 고 PPI에서 높은 해상도 인증을 받을 수 있다.

나아가, 본 발명의 표시장치는 이웃한 픽셀들 간에 동일 컬러 필터를 공유하기 때문에 컬러 필터 크기를 더욱 크게 하여 고 PPI에서 제조 공정 상의 문제 없이 아일랜드 패턴의 컬러 필터를 적용할 수 있다.

도 1은 RGBW 타입의 표시장치에서 컬러별 서브 픽셀 배치를 보여 주는 도면이다.
도 2는 본 발명의 실시예에 따른 표시장치를 보여 주는 도면이다.
도 3은 종래 기술의 픽셀과 본 발명의 픽셀을 비교한 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 픽셀 어레이를 보여 주는 도면이다.
도 5는 도 4에 도시된 픽셀 어레이에서 가로선과 세로선 표현을 보여 주는 도면이다.
도 6 내지 도 8은 도 4와 같은 픽셀 어레이에서 데이터 보상 방법의 일 예를 보여 주는 도면들이다.
도 9는 본 발명의 제2 실시예에 따른 픽셀 어레이를 보여 주는 도면이다.
도 10은 도 9에 도시된 픽셀 어레이에서 가로선과 세로선 표현을 보여 주는 도면이다.
도 11 내지 도 14는 도 9와 같은 픽셀 어레이에서 데이터 보상 방법의 일 예를 보여 주는 도면들이다.
도 15 및 도 16은 본 발명의 표시장치에서 하나의 서브 픽셀의 평면 및 단면 구조를 보여 주는 도면들이다.
도 17은 도 4에 도시된 픽셀 어레이에서 2*2 서브 픽셀들의 평면 구조를 보여 주는 평면도이다.
도 18은 도 4에 도시된 픽셀 어레이에서 3*3 서브 픽셀들의 등가 회로도이다.
도 19는 도 9에 도시된 픽셀 어레이에서 2*2 서브 픽셀들의 평면 구조를 보여 주는 평면도이다.
도 20은 도 9에 도시된 픽셀 어레이에서 3*3 서브 픽셀들의 등가 회로도이다.

본 발명의 표시장치는 액정표시장치(LCD), 유기 발광 다이오드 표시장치(OLED Display) 등 컬러 구현이 가능한 평판 표시장치로 구현될 수 있다. 이하에서, 액정표시장치를 중심으로 본 발명의 실시예들을 설명하지만 본 발명은 액정표시장치에 한정되지 않는다는 것에 주의하여야 한다.

본 발명은 W 서브 픽셀이 없는 RGB 타입의 표시장치에서 픽셀들을 컬러가 다른 두 개의 서브 픽셀들로 픽셀들을 구성하는 펜타일 픽셀 구조로 표시장치의 픽셀 어레이를 구성한다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 2 및 도 3을 참조하면, 본 발명의 표시장치는 픽셀 어레이가 형성된 표시패널(100)과, 표시패널(100)에 입력 영상의 데이터를 기입하기 위한 표시패널 구동회로를 구비한다. 표시패널(100)의 아래에는 표시패널(100)에 빛을 균일하게 조사하기 위한 백라이트 유닛이 배치될 수 있다.

표시패널(100)은 액정층을 사이에 두고 대향하는 상부 기판과 하부 기판을 포함한다. 표시패널(100)의 픽셀 어레이는 데이터라인들(S1~Sm)과 게이트라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배열되는 픽셀들을 포함한다.

표시패널(100)의 픽셀 어레이는 W 서브 픽셀 없이 RGB 서브 픽셀들을 포함하고 컬러가 다른 2 개의 서브 픽셀들로 하나의 픽셀들을 구현한다. 본 발명의 표시장치는 펜타일 렌더링 알고리즘(Pentile rendering algorithm)을 RGB 서브 픽셀 구조에 맞게 적용하여 픽셀들 각각에서 부족한 컬러의 데이터 값을 주변에 위치하는 하나 이상의 픽셀들로 분산시켜 컬러를 보상한다.

본 발명의 표시장치는 W 서브 픽셀 없이 RGB 서브 픽셀들만으로 픽셀 어레이가 구성된다. 따라서, 픽셀들 각각이 도 3과 같이 2 개의 RGB 중에서 컬러가 다른 두 개의 컬러 서브 픽셀들만을 포함하기 때문에 픽셀의 개구율을 높일 수 있음은 물론, 고 PPI에서 서브 픽셀의 크기를 크게 할 수 있기 때문에 아무런 문제 없이 현재의 공정 기술로 아일랜드 패턴의 컬러 필터를 제조할 수 있다.

픽셀 어레이에서 교차하는 컬럼(column) 방향(Y축)과 라인(line) 방향(X축) 각각에서 동일 컬러의 서브 픽셀들 사이에 다른 컬러의 서브 픽셀이 배치된다. 예를 들어, 도 4 및 도 9와 같이 라인 방향(X)을 따라 R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀의 순으로 서브 픽셀들이 배치되고 컬럼 방향(Y)을 따라 R 서브 픽셀, B 서브 픽셀 및 G 서브 픽셀 순으로 서브 픽셀들이 배치될 수 있으나 이에 한정되지 않는다. 서브 픽셀들은 가독성이 우수한 구조 즉, 세로 길이가 가로 길이 보다 긴 구조로 제작될 수 있다.

픽셀 어레이는 광이 투과되는 개구부와, 비 개구부 영역을 포함한다. 개구부는 도 4 및 도 9와 같이 서브 픽셀들 각각에서 빛이 투과되는 부분이다. 비 개구부 영역에 데이터 라인, 게이트 라인 등의 신호 라인, TFT, 스페이서, 커패시터 등 빛을 차단하는 구성 요소들이 배치되고, 이러한 구성 요소들이 보이지 않도록 블랙 매트릭스(Black matrix, BM)가 도포된다.

픽셀 어레이의 컬러 필터는 도 4 및 도 9와 같은 형태의 아일랜드 타입(island type)으로 패터닝된다. 동일 컬러의 서브 픽셀들이 픽셀 어레이의 수직 라인(Y축)을 따라 분리되어, 그들 사이에 다른 컬러의 서브 픽셀이 배치된다.

표시패널(100)의 하부 기판에는 데이터라인들(S1~Sm), 게이트라인들(G1~Gn), TFT들, TFT에 접속된 픽셀 전극(1), 및 픽셀 전극(1)에 접속된 스토리지 커패시터(Storage Capacitor, Cst) 등의 TFT 어레이가 형성될 수 있다. RGB 서브 픽셀들 각각은 TFT를 통해 데이터전압을 충전하는 픽셀 전극(PXL)과 공통 전압(Vcom)이 인가되는 공통 전극(COM)의 전압차에 의해 구동되는 액정 분자들을 이용하여 개구부를 통해 투과되는 광양을 조정한다.

표시패널(100)의 하부 기판에 형성된 TFT들은 비정질 실리콘(amorphose Si, a-Si) TFT, LTPS(Low Temperature Poly Silicon) TFT, 산화물 TFT(Oxide TFT) 등으로 구현될 수 있다. TFT의 오프 상태에서 누설전류를 줄이기 위하여, 서브 픽셀들 각각은 직렬로 연결된 두 개의 TFT들을 포함할 수 있다.

표시패널(100)의 상부 기판 상에는 블랙 매트릭스(Black matrix, BM)와 컬러 필터(Color filter)를 포함한 컬러 필터 어레이가 형성될 수 있다. COT(Color Filter On TFT) 구조의 표시패널에서, 블랙 매트릭스와 컬러 필터들은 TFT 어레이 상에 배치될 수 있다. 공통 전극(COM)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식의 경우에 상부 기판 상에 형성되며, IPS(In-Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식의 경우에 픽셀 전극(PXL)과 함께 하부 기판 상에 형성될 수 있다. 표시패널(100)의 상부 기판과 하부 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

본 발명의 표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

표시패널 구동회로는 픽셀들에 입력 영상의 데이터를 기입한다. 픽셀들에 기입되는 데이터는 R 데이터, G 데이터, 및 B 데이터를 포함한다. 표시패널 구동회로는 데이터 구동부(102), 게이트 구동부(104), 및 타이밍 콘트롤러(106)를 포함한다.

데이터 구동부(102)는 다수의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC들의 데이터 출력 채널들은 픽셀 어레이의 데이터라인들(S1~Sm)에 1:1로 연결된다. 소스 드라이브 IC들은 타이밍 콘트롤러(106)로부터 입력 영상의 데이터를 수신한다. 소스 드라이브 IC들로 전송되는 입력 영상의 픽셀 데이터 각각은 R 데이터, G 데이터, 및 B 데이터를 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(106)의 제어 하에 입력 영상의 데이터를 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 출력한다. 소스 드라이브 IC들의 출력 전압은 데이터 라인들(S1~Sm)에 공급된다.

소스 드라이드 IC들 각각은 타이밍 콘트롤러(106)의 제어 하에 픽셀들에 공급될 데이터 전압의 극성을 반전시켜 데이터 라인들(S1~Sm)로 출력한다.

게이트 구동부(104)는 타이밍 콘트롤러(106)의 제어 하에 게이트 라인들(G1~Gn)에 게이트 펄스를 순차적으로 공급한다. 게이트 구동부(104)로부터 출력된 게이트 펄스는 픽셀들에 충전될 데이터 전압에 동기된다. 게이트 구동부(104)는 IC 비용을 줄이기 위하여, 같은 제조 공정에서 픽셀 어레이와 함께 표시패널(100)의 하부 기판 상에 직접 형성될 수 있다.

타이밍 콘트롤러(106)는 호스트 시스템(110)으로부터 수신된 입력 영상의 RGB 데이터를 데이터 구동부(102)의 소스 드라이브 IC들로 전송한다. 타이밍 콘트롤러(106)와 데이터 구동부(102)의 소스 드라이브 IC들 간의 데이터 전송을 위한 인터페이스는 mini LVDS(Low-voltage differential signaling) 인터페이스 또는 EPI(Embedded Panel Interface) 인터페이스를 적용할 수 있다. EPI 인터페이스는 본원 출원인에 의해 출원된 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 알려져 있다.

타이밍 콘트롤러(106)는 입력 영상 데이터와 동기되는 타이밍 신호들을 호스트 시스템(110)으로부터 수신한다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등을 포함한다. 타이밍 콘트롤러(106)는 입력 영상의 픽셀 데이터와 함께 수신되는 타이밍 신호들(Vsync, Hsync, DE, DCLK)을 바탕으로 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어한다. 타이밍 콘트롤러(106)는 픽셀 어레이의 극성을 제어하기 위한 극성제어신호를 데이터 구동부(102)의 소스 드라이브 IC들 각각에 전송할 수 있다. Mini LVDS 인터페이스는 별도의 제어 라인을 통해 극성 제어 신호를 전송한다. EPI 인터페이스는 CDR(Clok and Data Recovery)을 위한 클럭 트레이닝 패턴(clock training pattern)과 RGBW 데이터 패킷 사이에 전송되는 콘트롤 데이터 패킷 내에 극성 제어 정보를 인코딩하여 소스 드라이브 IC들 각각에 전송하는 인터페이스 기술이다.

타이밍 콘트롤러(106) 또는 호스트 시스템(110)은 미리 설정된 펜타일 렌더링 알고리즘을 실행하여 픽셀들 각각에서 부족한 컬러의 데이터 값을 주변 픽셀들로 분산시킬 수 있다.

호스트 시스템(110)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나일 수 있다. 호스트 시스템(110)은 입력 영상의 데이터와 함께 그 데이터와 동기되는 타이밍 신호를 타이밍 콘트롤러(106)로 전송할 수 있다

도 4는 본 발명의 제1 실시예에 따른 픽셀 어레이를 보여 주는 도면이다. 도 5는 도 4에 도시된 픽셀 어레이에서 가로선과 세로선 표현을 보여 주는 도면이다 도 4 및 도 5에서, “R”은 R 서브 픽셀이고, “G”는 G 서브 픽셀이다. 그리고 “B”는 B 서브 픽셀이다. 이 서브 픽셀들에는 아일랜드 패턴의 컬러 필터가 형성된다.

도 4 및 도 5를 참조하면, 픽셀 어레이에서 라인 방향에서 R 서브 픽셀, G 서브 픽셀 및 B 서브 픽셀 순서로 서브 픽셀들이 배치되고, 컬럼 방향 각각에서 R 서브 픽셀, B 서브 픽셀 및 G 서브 픽셀 순서로 서브 픽셀들이 배치된다. 또한, 동일 컬러의 서브 픽셀들이 대각선 방향을 따라 배치된다.

픽셀 어레이에 도 4 (A)와 같은 컬러 배치를 갖는 3*3 개의 픽셀들(P1~P9)이 라인 방향과 컬럼 방향을 따라 반복 배치될 수 있다. 픽셀들(P1~P9) 각각은 컬러가 다른 두 개의 서브 픽셀들로 구성되고 W 서브 픽셀을 포함하지 않는다. 도 4 (B)는 픽셀 어레이의 라인 방향(X)과 컬럼 방향(Y) 각각에서 직선을 따라 배치된 서브 픽셀들의 개구부(AP)를 보여 준다. 도 4 (C)는 비 개구부 영역에 도포된 블랙 매트릭스(BM)를 보여 준다.

제1 라인(L1)에는 제1 내지 제3 픽셀들(P1~P3)이 배치된다. 제1 픽셀(P1)은 R 서브 픽셀과 G 서브 픽셀을 포함한다. 제1 픽셀(P1)의 B 데이터는 제1 픽셀(P1)과 가까운 다른 픽셀의 B 서브 픽셀들에서 분산된다. 제2 픽셀(P2)은 B 서브 픽셀과 R 서브 픽셀을 포함한다. 제2 픽셀(P2)의 G 데이터는 제2 픽셀(P2)과 가까운 다른 픽셀의 B 서브 픽셀들에서 분산된다. 제3 픽셀(P3)은 G 서브 픽셀과 B 서브 픽셀을 포함한다. 제3 픽셀(P3)의 R 데이터는 제3 픽셀(P3)과 가까운 다른 픽셀의 R 서브 픽셀들에서 분산된다.

제2 라인(L2)에는 제4 내지 제6 픽셀들(P4~P6)이 배치된다. 제4 픽셀(P4)은 B 서브 픽셀과 R 서브 픽셀을 포함한다. 제5 픽셀(P5)은 G 서브 픽셀과 B 서브 픽셀을 포함한다. 제6 픽셀(P6)은 R 서브 픽셀과 G 서브 픽셀을 포함한다.

제3 라인(L3)에는 제7 내지 제9 픽셀들(P7~P9)이 배치된다. 제7 픽셀(P7)은 G 서브 픽셀과 B 서브 픽셀을 포함한다. 제8 픽셀(P8)은 R 서브 픽셀과 G 서브 픽셀을 포함한다. 제9 픽셀(P9)은 B 서브 픽셀과 R 서브 픽셀을 포함한다.

도 5는 도 4와 같은 픽셀 어레이에서 화이트 및 블랙 컬러가 라인 방향과 컬럼 방향으로 교번되는 가로선과 세로선을 보여 준다. 도 4와 같은 컬러 배치에 의하면, 라인 방향(x)과 컬럼 방향(Y)을 따라 RGB 순서대로 서브 픽셀들이 배치되기 때문에 라인 방향(x)과 컬럼 방향(Y) 각각에서 화이트를 표현할 수 있다. VESA(Video　Electronics Standards Association)에서 해상도 인증은 가로선과 세로선에서 화이트 패턴과 블랙 패턴이 얼마나 정밀하게 표현될 수 있는지에 따라 결정된다. 따라서, 도 4의 픽셀 어레이에서 1 픽셀 두께의 화이트 및 블랙 가로선이 잘 표현되므로 도 4와 같은 픽셀들의 해상도 인증에 아무런 문제가 없다.

도 6 내지 도 8은 도 4와 같은 픽셀 어레이에서 데이터 보상 방법의 일 예를 보여 주는 도면들이다.

도 6 내지 도 8을 참조하면, 본 발명은 가상의 대각선들(BL)에 의해 구획된 단위 픽셀 그룹 영역(PG) 내에서 세 개의 픽셀들이 점유하는 면적비를 픽셀 별로 동일 컬러 데이터에 곱하고, 그 합으로 보상 데이터를 결정할 수 있다.

가상의 대각선들(BL)은 동일 컬러의 서브 픽셀들 사이의 1/2 지점을 지난다. 대각선들(BL)의 위치는 컬러에 따라 시프트(shift)된다. 도 6 내지 도 8의 예는 R 데이터의 보상 데이터를 결정할 때의 단위 픽셀 영역들(PG)이다.

단위 픽셀 그룹 영역(PG)의 가로 길이는 이웃한 두 개의 대각선들(BL) 사이의 길이로서 세 개의 서브 픽셀들의 가로 길이 합과 같다. 단위 픽셀 그룹 영역(PG)의 세로 길이는 표시패널(100)의 1 라인 폭(W)과 같다. 이 단위 픽셀 그룹 영역(PG) 내에 제1 내지 제3 픽셀들(Pa, Pb, Pc)이 존재한다.

단위 픽셀 그룹 영역(PG) 내에서 픽셀 영역들은 가로 픽셀 경계선들(PL)과 세로 픽셀 경계선들에 의해 정의된다. 가로 픽셀 경계선들(PL)과 세로 픽셀 경계선들이 직선이면 하나의 픽셀 영역에 두 개의 컬러 서브 픽셀들이 존재한다.

도 6에서 원으로 표시된 제2 픽셀(Pb)의 R 서브 픽셀에 기입될 R 데이터는 아래와 같은 방법으로 계산되어 생성될 수 있다.

R = (Ra*A) + (Rb*B)+ (Rc*C)

여기서, Ra는 제1 픽셀(Pa)의 R 데이터이고, Rb는 제2 픽셀(Pb)의 R 데이터이고, Rc는 제3 픽셀(Pc)의 R 데이터이다. A는 단위 픽셀 그룹 영역(PG) 내에서 제1 픽셀(Pa)이 차지하는 면적비율이고, B는 단위 픽셀 그룹 영역(PG) 내에서 제1 픽셀(Pc)이 차지하는 면적비율이다.

도 7 및 도 8에서 숫자는 R 보상 데이터(①, ②, ③)를 계산할 때 픽셀 그룹 영역들(PG) 내에 존재하는 제1 내지 제3 서브 픽셀들의 면적 비율을 나타낸다. 도 8은 도 7에 비하여 세로 픽셀 경계선(PL)이 1 서브 픽셀만큼 시프트된 예이다.

G 및 B 데이터의 보상 데이터를 결정하는 방법도 R 데이터 보상 방법과 실질적으로 동일하다. G 데이터의 보상 데이터를 계산할 때, 가상의 대각선들(BL)은 이웃한 G 서브 픽셀들 사이의 1/2 지점으로 시프트된다. B 데이터의 보상 데이터를 계산할 때, 가상의 대각선들(BL)은 이웃한 B 서브 픽셀들 사이의 1/2 지점으로 시프트된다.

도 9는 본 발명의 제2 실시예에 따른 픽셀 어레이를 보여 주는 도면이다. 도 10은 도 9에 도시된 픽셀 어레이에서 가로선과 세로선 표현을 보여 주는 도면이다 이 실시예 설명에서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다.

도 9 및 도 10을 참조하면, 픽셀 어레이에 도 9 (A)와 같은 컬러 배치를 갖는 픽셀들이 라인 방향과 컬럼 방향을 따라 반복 배치될 수 있다. 픽셀들 각각은 컬러가 다른 두 개의 서브 픽셀들로 구성되고 W 서브 픽셀을 포함하지 않는다. 도 9 (B)는 픽셀 어레이의 라인 방향(X)과 컬럼 방향(Y) 각각에서 직선을 따라 배치된 서브 픽셀들의 개구부(AP1, AP2)를 보여 준다. 도 9 (C)는 비 개구부 영역에 도포된 블랙 매트릭스(BM)를 보여 준다.

이웃한 픽셀들 간에 동일한 컬러의 서브 픽셀들이 만난다. 좌우로 동일 컬러의 서브 픽셀들이 만나기 때문에 그 서브 픽셀들은 동일한 컬러의 컬러 필터를 공유할 수 있다. 이웃한 픽셀들에서 공유되는 아일랜드 패턴의 컬러 필터 크기가 커진다. 이러한 컬러 필터는 도 1의 종래 기술은 물론, 전술한 제1 실시예에 비해서도 더 커진다. 도 9에서 P1~P6는 이러한 특징을 보여 주고 있는 픽셀들이다.

동일 컬러의 서브 픽셀들을 연결하기 위하여, 각 라인들(L1~L3)에서 우수 번째(또는 기수 번째) 서브 픽셀들이 위로(또는 아래로) 1 라인의 폭(W1) 보다 작은 길이(W2) 만큼 시프트되어 이웃한 동일 컬러의 다른 서브 픽셀과 어긋나게 배치되고 서로 연결된다. 도 9는 우수 번째 서브 픽셀들(C2, C4, C6)이 위로 1 라인의 1/2 폭 만큼 시프트된 예이다. 이 경우, 1000 PPI 이상에서 아일랜드 패턴의 컬러 필터의 가로 길이가 종래의 12μm 보다 두 배 커져 24μm 로 된다.

도 9와 같이 이웃한 라인들에서 동일 컬러의 서브 픽셀들이 만나는 구조에서 개구부들(AP1, AP2)을 직선으로 배치하기 위하여, 이웃한 서브 픽셀들에서 개구부의 위치가 비대칭으로 된다. 도 9의 예에서, 기수 번째 서브 픽셀들(C1, C3, C5) 내에서 개구부(AP1)는 해당 서브 픽셀의 중심 보다 위쪽으로 시프트된다. 반면에, 우수 번째 서브 픽셀들(C2, C4, C6) 내에서 개구부(AP2)는 해당 서브 픽셀의 중심 보다 위쪽으로 시프트된다.

도 10은 도 9와 같은 픽셀 어레이에서 화이트 및 블랙 컬러가 라인 방향과 컬럼 방향으로 교번되는 가로선과 세로선을 보여 준다. 도 9와 같은 컬러 배치에 의하면, 라인 방향(x)과 컬럼 방향(Y)을 따라 RGB 순서대로 서브 픽셀들이 배치되기 때문에 라인 방향(x)과 컬럼 방향(Y) 각각에서 화이트를 표현할 수 있다. VESA(Video　Electronics Standards Association)에서 해상도 인증은 가로선과 세로선에서 화이트 패턴과 블랙 패턴이 얼마나 정밀하게 표현될 수 있는지에 따라 결정된다. 따라서, 도 9의 픽셀 어레이에서 1 픽셀 두께의 화이트 및 블랙 가로선이 잘 표현되므로 도 9와 같은 픽셀들의 해상도 인증에 아무런 문제가 없다.

도 11 내지 도 14는 도 9와 같은 픽셀 어레이에서 데이터 보상 방법의 일 예를 보여 주는 도면들이다.

도 11 내지 도 14를 참조하면, 본 발명은 가상의 대각선들(BL)에 의해 구획된 단위 픽셀 그룹 영역(PG) 내에서 세 개의 픽셀들이 점유하는 면적비를 세 개의 픽셀들의 동일 컬러 데이터에 곱하고, 그 합으로 보상 데이터를 결정할 수 있다.

가상의 대각선들(BL)은 동일 컬러의 서브 픽셀들 사이의 1/2 지점을 지난다. 대각선들(BL)의 위치는 컬러에 따라 시프트된다. 도 11 내지 도 14의 예는 R 데이터의 보상 데이터를 결정할 때의 단위 픽셀 영역들(PG)이다.

단위 픽셀 그룹 영역(PG)의 가로 길이는 이웃한 두 개의 대각선들(BL) 사이의 길이로서 세 개의 서브 픽셀들의 가로 길이 합과 같다. 단위 픽셀 그룹 영역(PG)의 세로 길이는 표시패널(100)의 2 라인 폭(W)과 같다. 이 단위 픽셀 그룹 영역(PG) 내에 세 개의 픽셀들이 존재한다. RGB 보상 데이터를 생성하는 방법은 전술한 실시예와 동일하게 단위 픽셀 영역(PG) 내에 존재하는 픽셀들의 동일 컬러 데이터에 면적 비율을 곱한 결과의 합으로 생성될 수 있다.

도 11 내지 도 14에서 숫자는 R 보상 데이터(①, ②, ③)를 계산할 때 픽셀 그룹 영역들(PG) 내에 존재하는 픽셀들의 면적 비율을 나타낸다. 하나의 픽셀 영역은 도 11 내지 도 14에서 가로 픽셀 경계선들(PL)과 세로 픽셀 경계선들에 의해 정의된 두 개의 서브 픽셀 크기이다. 도 11 내지 도 14와 같이 가로 픽셀 경계선들(PL)과 세로 픽셀 경계선들이 직선이면 하나의 픽셀 영역은 실제의 픽셀 형태와 다르게 직사각형이므로 그 픽셀 영역에 세 개의 컬러 서브 픽셀들이 존재한다.

도 11 내지 도 14는 픽셀 그룹 영역(PG)이 동일하고 픽셀 영역을 정의하는 픽셀 경계선들(PL)이 시프트될 때 달라지는 면적 비율을 나타낸다. 따라서, 픽셀 그룹 영역(PG)과 픽셀 영역의 설정 방법이 변경되면 데이터의 보상값이 달라질 수 있다. 데이터의 보상 방법은 화질 실험을 통해 최적화될 수 있다.

이하에서 본 발명의 실시예에 따른 표시장치의 픽셀 구조를 액정표시장치의 FFS(Fringe Field Switching) 모드 중심으로 설명하기로 한다. 한편, 본 발명의 표시장치는 액정표시장치 뿐만 아니라 고 PPI에서 아일랜드 패턴의 컬러 필터를 가지는 어떠한 표시장치에도 적용될 수 있으므로 액정표시장치에 한정되지 않는다는 것에 주의하여야 한다.

도 15는 본 발명의 표시장치에서 하나의 서브 픽셀 구조를 보여 주는 평면도이다. 도 16은 도 15에서 선 “Ⅰ-Ⅰ'를 따라 자른 서브 픽셀의 단면도이다.

도 15 및 도 16을 참조하면, 하부 기판(GLS) 위에 중간 절연막(INT)을 사이에 두고 교차하는 게이트 라인(GL) 및 데이터 라인(DL)에 의해 서브 픽셀이 정의된다. 픽셀 전극(PXL)과 공통 전극(COM) 사이에 프린지 필드(fringe field)가 인가될 수 있도록 픽셀 전극(PXL)과 공통 전극(COM)은 제4 보호막(PA4)을 사이에 두고 중첩된다. 픽셀 전극(PXL)은 서브 픽셀의 개구부(AP)에서 하나 이상으로 분리될 수 있다. 고 PPI 표시장치의 서브 픽셀 크기가 작다. 이 때문에 픽셀 전극(PXL)이 도 15와 같이 개구부(AP)에서 분리되지 않고 하나의 전극 패턴으로 형성될 수 있다.

서브 픽셀 각각에서 데이터 라인(DL)과 픽셀 전극(PXL)은 TFT로 연결된다. TFT는 기본적으로 하나만으로도 구현될 수 있지만, TFT의 오프 상태에서 누설 전류(또는 오프-전류)를 줄여 소비 전력을 줄이기 위하여 도 15 및 도 16에 도시된 바와 같이 서브 픽셀 각각에서 두 개의 TFT들(T1, T2)을 직렬로 연결하는 것이 바람직하다.

제1 TFT(T1)는 데이터 라인(DL)에 연결된 소스, 제2 TFT(T2)의 소스에 연결된 드레인, 및 게이트 라인(GL)과 일체화된 게이트를 포함한다. 제2 TFT(T2)는 데이터 라인(DL)에 연결된 소스, 제1 TFT(T1)의 드레인에 연결된 소스, 및 게이트 라인(GL)과 일체화된 게이트를 포함한다. 제1 TFT(T1)의 드레인과 제2 TFT(T2)의 소스는 반도체 패턴(SEMI)으로 연결된다.

제1 및 제2 TFT(T1, T2)의 게이트들은 서브 픽셀의 개구율(AP)을 크게 하기 위하여, 게이트 라인(GL)으로부터 분기되지 않고, 게이트 라인의 일부로 이용된다. 이를 위하여, 서브 픽셀 내의 반도체 패턴(SEMI)은 같은 게이트 라인(GL)에서 두 개의 TFT 채널 영역(A1, A2)을 가로지르는 패턴으로 형성된다. 이 반도체 패턴(SEMI)은 제1 콘택홀(CN1)을 통해 데이터 라인(DL)과 접촉하고 게이트 라인(GL)과 두 개 지점에서 교차한다.

기판(GLS) 위에는 광 차단층(LS)이 형성된다. TFT들(T1, T2) 각각은 LTPS TFT로 구현될 수 있다. LTPS TFT는 탑 게이트 구조로 형성될 수 있다. 이 경우, 기판(GLS) 하부에서 상부로 유입되는 빛(Back light)에 의해 전류(photo current)가 흐를 수 있다. 이러한 문제를 방지하기 위해, TFT들(T1, T2) 각각의 채널 영역(A1, A2)이 형성될 부분에 광 차단층(LS)이 배치될 수 있다.

버퍼층(BUF)은 광 차단층(LS)을 덮도록 기판(GLS)의 전체 표면 위에 형성된다. 버퍼 층(BUF) 위에는 반도체 패턴(SEMI)이 형성된다.

반도체 패턴(SEMI)이 형성된 기판(GLS) 전체 표면 위에, 게이트 절연 물질이 증착되고 패터닝되어 반도체 패턴(SEMI)을 덮는 게이트 절연막(GI)이 버퍼층(BUF) 상에 형성된다. 게이트 절연막(GI) 위에 게이트 금속이 증착되고 패터닝되어 게이트 금속 패턴이 게이트 절연막(GI) 상에 형성된다. 게이트 금속 패턴은 게이트 라인(GL)을 포함한다.

반도체 패턴(SEMI)은 게이트 라인(GL)과 중첩하는 영역과 그렇지 않고 노출되는 영역으로 구분된다. 게이트 라인(GL)과 중첩하지 않고 반도체 패턴(SEMI)의 노출된 영역의 저항을 낮추기 위하여, 그 노출 부분에 불순물을 주입하여 반도체 패턴(SEMI)의 일부를 도체화할 수 있다. 반도체 패턴(SEMI)에서 도화화된 부분은 소스 콘택 영역과 드레인 콘택 영역을 포함한다. 게이트 라인(GL)과 중첩하는 반도체 패턴(SEMI)은 TFT(T1, T2)의 채널 영역(A1, A2)으로 정의된다.

게이트 라인(GL)이 형성된 기판(GLS) 전체 표면 위에, 중간 절연막(INT)이 증착된다. 중간 절연막(INT)과 게이트 절연막(GI)에 제1 및 제2 콘택홀(CN1, CN2)이 형성된다. 제1 콘택홀(CN1)은 반도체 패턴(SEMI)의 소스 콘택 영역을 노출한다. 제2 콘택홀(CN2)은 반도체 패턴(SEMI)의 드레인 콘택 영역을 노출한다.

중간 절연막(INT) 위에 제1 소스-드레인 금속이 증착되고 패터닝되어 제1 소스-드레인 금속 패턴(SD1)이 중간 절연막(INT) 상에 형성된다. 제1 소스-드레인 금속 패턴(SD1)은 데이터 라인(DL)과, 그 데이터 라인(DL)과 연결된 제1 TFT(T1)의 소스를 포함한다. 제1 소스-드레인 금속 패턴(SD1)은 제1 콘택홀(CN1)을 통해 반도체 패턴(SEMI)의 소스 콘택 영역에 접촉된다. 제1 소스-드레인 금속 패턴(SD1)을 덮도록 중간 절연막(INT) 위에 제1 보호막(PAS1)이 증착된다.

제1 보호막(PAS1) 위에 제2 소스-드레인 금속이 증착되고 패터닝되어 제2 소스-드레인 금속 패턴(SD2)이 제1 보호막(PAS1) 상에 형성된다. 제2 소스-드레인 금속 패턴(SD2)은 제2 TFT(T2)의 드레인을 포함한다. 제2 소스-드레인 금속 패턴(SD2)은 제2 콘택홀(CN2)을 통해 반도체 패턴(SEMI)의 드레인 콘택 영역에 접촉된다. 제2 소스-드레인 금속 패턴(SD2)을 덮도록 제1 보호막(PAS1) 위에 제2 보호막(PAS2)이 증착된다.

고해상도/고 PPI 모델의 서브 픽셀에서, 서브 픽셀의 크기가 작기 때문에 제1 및 제2 소스-드레인 금속 패턴들(SD1, SD2)을 동일 층 상에서 같은 금속 패턴으로 형성하면, 공정 마진(margin)이 작고 단락(short circuit)될 수 있다. 따라서, 고해상도/고 PPI 모델의 경우에 제1 및 제2 소스-드레인 금속 패턴들(SD1, SD2)을 절연층인 제1 보호막(PAS1)을 사이에 두고 분리하는 것이 바람직하다.

제2 보호막(PAS2) 위에 제3 보호막(PAS3)이 형성된다. 제3 보호막(PAS3)은 제2 소스-드레인 금속 패턴(SD2)을 덮도록 제2 보호막(PAS2) 상에 형성된다. 제3 보호막(PAS3)은 제1 보호막 홀(PH1)을 포함한다. 제1 보호막 홀(PH1)은 제2 소스-드레인 금속 패턴(SD2) 상의 픽셀 전극 콘택 영역 위에서 제2 보호막(PAS2)의 일부를 노출한다. 제3 보호막(PAS3)은 포토 아크릴과 같이 유전율이 낮은 유기 절연막으로 형성될 수 있다.

제3 보호막(PAS3) 위에 공통 전극(COM)이 형성된다. 공통 전극(COM)을 덮도록 제3 보호막(PAS3) 위에 제4 보호막(PAS4)이 증착된다. 제2 및 제4 보호막(PAS2, PAS4)이 식각(etch)되어 제4 보호막(PAS4)과 제2 보호막(PAS2)을 관통하는 제2 보호막 홀(PH2)이 형성된다. 제2 보호막 홀(PH2)을 통해 제2 소스-드레인 금속 패턴(SD2)의 픽셀 전극 콘택 영역이 노출된다.

제4 보호막(PA4) 위에 픽셀 전극(PXL)이 형성된다. 픽셀 전극(PXL)은 제2 보호막 홀(PH2)을 통해 제2 소스-드레인 금속 패턴(SD2)의 픽셀 전극 콘택 영역과 접촉된다.

전술한 실시예들 각각에서 하나의 서브 픽셀 구조는 도 15 및 도 16과 같이 구현될 수 있다. 도 17은 도 4에 도시된 픽셀 어레이에서 2*2 서브 픽셀들의 평면 구조를 보여 주는 평면도이다. 도 18은 도 4에 도시된 픽셀 어레이에서 3*3 서브 픽셀들의 등가 회로도이다. 도 19는 도 9에 도시된 픽셀 어레이에서 2*2 서브 픽셀들의 평면 구조를 보여 주는 평면도이다. 도 20은 도 9에 도시된 픽셀 어레이에서 3*3 서브 픽셀들의 등가 회로도이다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 102 : 데이터 구동부
104 : 게이트 구동부 106 : 타이밍 콘트롤러
110 : 호스트 시스템

Claims

다수의 데이터 라인들, 다수의 게이트라인들, 및 다수의 적색 서브 픽셀, 다수의 녹색 서브 픽셀, 다수의 청색 서브 픽셀, 및 상기 서브 픽셀들 각각에 배치된 박막트랜지스터들이 배치된 픽셀 어레이를 갖는 표시패널; 및
상기 표시패널의 서브 픽셀들에 입력 영상의 데이터를 기입하는 표시패널 구동회로를 포함하고,
상기 표시패널의 픽셀들은 상기 서브 픽셀들 중 컬러가 다른 두 개의 서브 픽셀들을 포함하고,
상기 픽셀 어레이에서 교차하는 라인 방향과 컬럼 방향 각각에서 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀이 배치되고,
상기 서브 픽셀들 각각에서, 상기 박막 트랜지스터는 하나의 데이터 라인과 하나의 픽셀 전극 사이에 연결된 제1 및 제2 박막 트랜지스터들을 포함하는 표시장치.
제 1 항에 있어서,
상기 컬럼 방향을 따라 상기 적색 서브 픽셀, 상기 녹색 서브 픽셀 및 상기 청색 서브 픽셀의 순으로 서브 픽셀들이 배치되고,
상기 라인 방향을 따라 상기 적색 서브 픽셀, 상기 청색 서브 픽셀 및 상기 녹색 서브 픽셀 순으로 서브 픽셀들이 배치되며,
동일 컬러의 서브 픽셀들이 대각선 방향을 따라 배치되는 표시장치.
제 2 항에 있어서,
상기 서브 픽셀들의 개구부가 상기 라인 방향과 상기 컬럼 방향 각각에서 직선을 따라 배치된 표시장치.
제 1 항에 있어서,
상기 표시패널의 제1 라인은 상기 적색 서브 픽셀과 상기 녹색 서브 픽셀을 가지는 제1 픽셀, 상기 청색 서브 픽셀과 상기 적색 서브 픽셀을 가지는 제2 픽셀, 및 상기 녹색 서브 픽셀과 상기 청색 서브 픽셀을 가지는 제3 픽셀 순으로 상기 픽셀들이 배치되고,
상기 표시패널의 제2 라인은 상기 청색 서브 픽셀과 상기 적색 서브 픽셀을 가지는 제4 픽셀, 상기 녹색 서브 픽셀과 상기 청색 서브 픽셀을 가지는 제5 픽셀, 및 상기 적색 서브 픽셀과 상기 녹색 서브 픽셀을 가지는 제6 픽셀 순으로 상기 픽셀들이 배치되고,
상기 표시패널의 제3 라인이 상기 녹색 서브 픽셀과 상기 청색 서브 픽셀을 가지는 제7 픽셀, 상기 적색 서브 픽셀과 상기 녹색 서브 픽셀을 가지는 제8 픽셀, 및 상기 청색 서브 픽셀과 상기 적색 서브 픽셀을 가지는 제9 픽셀 순으로 상기 픽셀들이 배치되는 표시장치.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
이웃한 상기 픽셀들 간에 동일 컬러의 서브 픽셀들이 연결되어 동일한 컬러 필터를 공유하는 표시장치.
다수의 데이터 라인들, 다수의 게이트라인들, 및 다수의 적색 서브 픽셀, 다수의 녹색 서브 픽셀, 다수의 청색 서브 픽셀, 및 상기 서브 픽셀들 각각에 배치된 박막트랜지스터들이 배치된 픽셀 어레이를 갖는 표시패널; 및
상기 표시패널의 서브 픽셀들에 입력 영상의 데이터를 기입하는 표시패널 구동회로를 포함하고,
상기 표시패널의 픽셀들은 상기 서브 픽셀들 중 컬러가 다른 두 개의 서브 픽셀들을 포함하고,
상기 픽셀 어레이에서 교차하는 라인 방향과 컬럼 방향 각각에서 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀이 배치되고,
이웃한 픽셀들 간에 동일 컬러의 서브 픽셀들에서 동일한 컬러 필터를 공유하는 표시장치.
제 6 항에 있어서,
상기 서브 픽셀들 각각에서, 상기 박막 트랜지스터는 하나의 데이터 라인과 하나의 픽셀 전극 사이에 연결된 제1 및 제2 박막 트랜지스터들을 포함하는 표시장치.
제 6 항에 있어서,
상기 컬럼 방향을 따라 상기 적색 서브 픽셀, 상기 녹색 서브 픽셀 및 상기 청색 서브 픽셀의 순으로 서브 픽셀들이 배치되고,
상기 라인 방향을 따라 상기 적색 서브 픽셀, 상기 청색 서브 픽셀 및 상기 녹색 서브 픽셀 순으로 서브 픽셀들이 배치되며,
동일 컬러의 서브 픽셀들이 대각선 방향을 따라 배치되는 표시장치.
제 8 항에 있어서,
상기 서브 픽셀들의 개구부가 상기 라인 방향과 상기 컬럼 방향 각각에서 직선을 따라 배치된 표시장치.
제 9 항에 있어서,
상기 표시패널의 라인들 각각에서 우수 번째와 기수 번째 서브 픽셀 중 어느 하나가 1 라인의 폭 보다 작은 길이 만큼 시프트되어 이웃한 동일 컬러의 다른 서브 픽셀과 어긋나고 서로 연결되는 표시장치.
제 10 항에 있어서,
상기 기수 번째 서브 픽셀 내에서 상기 개구부는 서브 픽셀의 중심 보다 위쪽으로 시프트되고,
상기 우수 번째 서브 픽셀 내에서 개구부는 서브 픽셀의 중심 보다 위쪽으로 시프트되는 표시장치.
제 6 항에 있어서,
상기 표시패널의 제1 라인은 상기 적색 서브 픽셀과 상기 녹색 서브 픽셀을 가지는 제1 픽셀, 상기 청색 서브 픽셀과 상기 적색 서브 픽셀을 가지는 제2 픽셀, 및 상기 녹색 서브 픽셀과 상기 청색 서브 픽셀을 가지는 제3 픽셀 순으로 상기 픽셀들이 배치되고,
상기 표시패널의 제2 라인은 상기 청색 서브 픽셀과 상기 적색 서브 픽셀을 가지는 제4 픽셀, 상기 녹색 서브 픽셀과 상기 청색 서브 픽셀을 가지는 제5 픽셀, 및 상기 적색 서브 픽셀과 상기 녹색 서브 픽셀을 가지는 제6 픽셀 순으로 상기 픽셀들이 배치되고,
상기 표시패널의 제3 라인이 상기 녹색 서브 픽셀과 상기 청색 서브 픽셀을 가지는 제7 픽셀, 상기 적색 서브 픽셀과 상기 녹색 서브 픽셀을 가지는 제8 픽셀, 및 상기 청색 서브 픽셀과 상기 적색 서브 픽셀을 가지는 제9 픽셀 순으로 상기 픽셀들이 배치되는 표시장치.
제 1 항 또는 제 6 항에 있어서,
상기 표시패널 구동회로는
미리 설정된 단위 픽셀 그룹 영역 내에서 정의된 세 개의 픽셀들이 점유하는 면적비를 상기 단위 픽셀 그룹 내의 픽셀별로 동일 컬러 데이터에 곱한 결과를 합하여 보상 데이터를 결정하는 표시장치.