KR20120130475A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20120130475A
KR20120130475A KR1020110048429A KR20110048429A KR20120130475A KR 20120130475 A KR20120130475 A KR 20120130475A KR 1020110048429 A KR1020110048429 A KR 1020110048429A KR 20110048429 A KR20110048429 A KR 20110048429A KR 20120130475 A KR20120130475 A KR 20120130475A
Authority
KR
South Korea
Prior art keywords
common wiring
wiring
liquid crystal
vertical
common
Prior art date
Application number
KR1020110048429A
Other languages
English (en)
Other versions
KR101901339B1 (ko
Inventor
이민직
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110048429A priority Critical patent/KR101901339B1/ko
Publication of KR20120130475A publication Critical patent/KR20120130475A/ko
Application granted granted Critical
Publication of KR101901339B1 publication Critical patent/KR101901339B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본발명은, 표시영역과 비표시영역으로 구분되고, 상기 표시영역에는 열 방향으로 연장되는 다수의 세로공통배선이 형성되고, 상기 비표시영역에는 행 방향으로 연장되는 하부공통배선을 포함한 외곽공통배선이 형성되는 액정패널과; 상기 액정패널에 데이터전압을 공급하는 데이터구동회로를 포함하고, 상기 하부공통배선은 상기 다수의 세로공통배선과 동일한 층에 형성되어 서로 연결되는 액정표시장치를 제공한다.

Description

액정표시장치{liquid crystal display device}
본발명은 액정표시장치에 관한 것으로서, 보다 상세하게는, 액정패널 제조 공정 중 발생하는 정전기를 효율적으로 분산하는 액정표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD : liquid crystal display), 플라즈마표시장치(PDP : plasma display panel), 유기전계발광소자 (OLED : organic light emitting diode)와 같은 여러 가지 평판표시장치(flat display device)가 활용되고 있다.
여기서, 액정표시장치는 소형화가 가능하여 휴대용 정보기기, 컴퓨터 등에서 다양하게 활용되고 있다. 이러한 액정표시장치는, 화소전극에 데이터전압이 인가되고, 공통전극에 공통전압이 인가되어, 그 전압차에 의해서 액정을 구동한다.
이하, 도 1을 참조하여 공통전압을 각 대응하는 화소의 공통전극에 전달하는 공통배선에 대해서 살펴본다.
도 1은 종래 액정표시장치(10)에서 형성되는 공통배선을 개략적으로 도시한 도면이다.
도 1에 도시한 바와 같이, 공통전극에 공통전압을 인가하기 위하여, 다수의 세로공통배선(CLV)이 형성된다. 세로공통배선(CLV)은 액정패널(20)의 상단 즉, 데이터구동회로(미도시) 측에 형성된 가로공통배선(CLH)과 서로 연결되어 공통전압을 전달받는다. 또한, 세로공통배선(CLV)을 액정패널(20)의 하부에 형성된 접지전압(GND)과 연결한다.
이러한 세로공통배선(CLV)은 제조 공정 과정 중에 정전기가 축적되는데, 구체적으로 설명하면, 박막트랜지스터 형성 단계 중, 보호층 증착 및 식각 공정 등은 플라즈마(plasma)를 이용할 수 있는데, 이 경우, 금속 배선(예를 들어, 데이터배선 또는 공통배선) 등에 정전기가 축적된다. 이때, 세로공통배선(CLV)에 축전된 정전기가 방전되지 않을 경우, 데이터배선(미도시)과 세로공통배선(CLV)이 서로 단락되는 문제점이 발생한다.
이를 방지하기 위한 차선책으로, 액정패널(20)에 세로공통배선(CLV)을 생성한 후, 세로공통배선(CLV)의 하단에 정전기 방지 회로(21)을 구성한다. 그러나, 이는 제조 공정 중에 발생하는 세로공통배선(CLV)의 합선 문제점을 효율적으로 개선하지 못한다.
또한, 정전기 방지 회로(21)을 더욱 추가해야 하는 바, 제조공정이 복잡해지고, 생산비용이 증가되는 문제점이 있다.
세로공통배선의 하단을 외곽공통배선과 동일한 층에서 서로 연결함으로써, 액정패널 제조 공정 중 발생하는 정전기를 효율적으로 분산시켜, 세로공통배선의 합선을 방지하는 액정표시장치를 제공하는데 그 과제가 있다.
전술한 바와 같은 과제를 달성하기 위해, 본발명은, 표시영역과 비표시영역으로 구분되고, 상기 표시영역에는 열 방향으로 연장되는 다수의 세로공통배선이 형성되고, 상기 비표시영역에는 행 방향으로 연장되는 하부공통배선을 포함한 외곽공통배선이 형성되는 액정패널과; 상기 액정패널에 데이터전압을 공급하는 데이터구동회로를 포함하고, 상기 하부공통배선은 상기 다수의 세로공통배선과 동일한 층에 형성되어 서로 연결되는 액정표시장치를 제공한다.
상기 하부공통배선은 상기 데이터구동회로의 반대쪽에 형성된다.
상기 하부공통배선과 상기 다수의 세로공통배선은 게이트절연막 상부에 형성된다.
상기 하부공통배선과 상기 다수의 세로공통배선의 상부에 보호층이 형성된다.
상기 하부공통배선과 상기 다수의 세로공통배선은 소스전극과 드레인전극이 형성되는 층과 동일한 층에 형성된다.
유리기판에 하부공통배선과 다수의 세로공통배선을 형성하는 액정표시장치 제조방법에 있어서, 상기 유리기판 상부에 게이트절연막을 형성하고, 상기 게이트절연막 상부에 상기 하부공통배선과 상기 다수의 세로공통배선이 서로 연결되도록 형성하고, 상기 하부공통배선과 상기 다수의 세로공통배선 상부에 보호층을 형성하는 액정표시장치 제조방법을 제공한다.
상기 하부공통배선은 데이터구동회로의 반대쪽에 형성된다.
상기 하부공통배선과 상기 다수의 세로공통배선은 소스전극과 드레인전극이 형성되는 층과 동일한 층에 형성된다.
세로공통배선과 하부공통배선을 동일한 층에서 서로 연결하여, 액정패널의 제조 공정 중에 발생하는 정전기를 효율적으로 분산하여 세로공통배선과 데이터배선의 합선을 방지한다.
세로공통배선 하단에 별도의 정전기 방지 회로를 형성 할 필요가 없는 바, 제조공정의 효율성 증가 및 생산비용을 절감 할 수 있는 효과가 있다.
도 1은 종래 공통배선이 형성된 액정표시장치를 개략적으로 도시한 단면도.
도 2는 본발명의 실시예에 따른 액정표시장치를 개략적으로 나타낸 단면도.
도 3은 본발명의 실시예에 따른 부화소의 등가회로도.
도 4는 본발명의 실시예에 따른 액정패널의 일부를 개략적으로 도시한 단면도.
도 5는 본발명의 실시예에 따른 부화소를 개략적으로 도시한 단면도.
도 6은 도 5의 Ⅳ-Ⅳ 선으로 자른 단면도.
도 7은 본발명의 실시예에 따른 공통배선이 형성된 액정표시장치를 개략적으로 도시한 단면도.
도 8은 도 7의 Ⅴ-Ⅴ 선으로 자른 단면도.
이하, 도면을 참조하여 본발명의 실시예를 설명한다.
도 2는 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이고, 도 3은 본발명의 실시예에 따른 부화소의 등가회로도이다.
도시한 바와 같이, 본발명의 실시예에 따른 액정표시장치(100)는 액정패널(200)과 구동회로(700)와, 백라이트(800)를 포함한다.
먼저, 액정패널(200)은 표시영역(DA)과 비표시영역(NDA)으로 구분 될 수 있다. 표시영역(DA)은 영상이 표시되는 영역으로서, 예를 들면 액정패널(200)의 외각 가장자리를 제외한 부분이 될 수 있다. 반면에, 비표시영역(NDA)은 영상이 표시되지 않는 영역으로서, 예를 들면 액정패널(200)의 외각 가장자리가 될 수 있다.
액정패널(200)의 표시영역(DA)에는, 제 1 방향 예를 들면 행 방향으로 다수의 제 1 및 제 2게이트배선(GL11 내지 GLn1 및 GL12 내지 GLn2)이 연장되어 있다. 그리고, 제 1 방향과 교차하는 제 2 방향 예를 들면 열 방향으로 다수의 데이터배선(DL)이 연장되어 있다.
여기서, 다수의 제 1 및 제 2게이트배선(GL11 내지 GLn1 및 제 GL12 내지 GLn2)과 다수의 데이터배선(DL)은 서로 교차하여 매트릭스(matrix) 형태로 배치된 다수의 부화소(SP)를 정의한다. 즉, 하나의 부화소(SP)는 하나의 제 1 게이트배선(GL11 내지 GLn1)과, 하나의 제 2 게이트배선(GL12 내지 GLn2) 및 하나의 데이터배선(DL)으로 정의된다. 부화소(SP)는 예를 들면, 레드(red)를 방출하는 R부화소, 그린(green)을 방출하는 G부화소, 블루(blue)를 방출하는 B부화소를 포함할 수 있다. 이와 같은 R, G, B 부화소(SP) 각각에는, 대응되는 R, G, B 영상데이터가 입력된다. 여기서, 서로 이웃하는 R, G, B 부화소(SP)는 하나의 화소를 구성하게 된다.
도 3을 참조하면, 각 부화소(SP)는, 박막트랜지스터(T)와, 액정커패시터(Clc)와, 스토리지커패시터(Cst)를 포함한다.
박막트랜지스터(T)는, 제 1 게이트배선(GL11 내지 GLn1) 또는 제 2게이트배선(GL12 내지 GLn2)과 데이터배선(DL)의 교차부에 형성된다. 화소전극(미도시)은 박막트랜지스터(T)와 연결되어 있다. 한편, 화소전극에 대응하여 공통전극(미도시)이 형성된다. 화소전극에 데이터전압이 인가되고, 공통전극에 공통전압(Vcom)이 인가되면, 이들 사이에 전기장이 형성되어 액정을 구동하게 된다. 화소전극과 공통전극 그리고 이들 전극 사이에 위치하는 액정은 액정커패시터(Clc)를 구성하게 된다. 한편, 각 부화소(SP)에는, 스토리지커패시터(Cst)가 더욱 구성되며, 이는 화소전극에 인가된 데이터전압을 다음 프레임까지 저장하는 역할을 하게 된다.
다시 도 2를 참조하면, 액정패널(200)의 표시영역(DA)에는, 다수의 데이터배선(DL)과 평행하게 다수의 세로공통배선(VCL)이 연장된다. 이때, 다수의 세로공통배선(VCL)은 예를 들면, 행 방향으로 이웃하는 두 개의 부화소(SP)마다 형성된다.
액정패널(200)의 비표시영역(NDA)에는 외곽공통배선(ACL)이 형성된다. 구체적으로, 외곽공통배선(ACL)은 행 방향으로 연장되는 2개의 가로배선과 열 방향으로 연장되는 2개의 세로배선으로 구성되고, 각각의 가로 및 세로배선들은 서로 연결되어 폐쇄 구조로 형성된다. 즉, 외곽공통배선(ACL)은 액정패널(200)의 비표시영역(NDA)에 4개의 변을 따라 형성된다.
여기서, 행 방향으로 연장되는 외곽공통배선(ACL)의 가로배선은 세로공통배선(VCL)과 연결된다. 구체적으로, 세로공통배선(VCL)의 일 단은 행 방향으로 연장되며 액정패널(200)의 상부에 위치하는 외곽공통배선(ACL)과 연결되고, 세로공통배선(VCL)의 타 단은 행방으로 연장되며 액정패널(200)의 하부에 위치하는 외곽공통배선(ACL)과 연결된다.
또한, 열 방향으로 연장되는 외곽공통배선(ACL)의 세로배선은 공통전압공급회로(600)로부터 공통전압(Vcom)을 인가 받는다. 이에 따라, 공통전압(Vcom)은 액정패널(200)의 상부에 위치하는 외곽공통배선(ACL) 및 세로공통배선(VCL)을 통과하여 대응하는 각 부화소(SP)에 전달된다.
백라이트(800)는, 빛을 액정패널(200)에 공급하는 역할을 하게 된다. 백라이트(800)의 광원으로, 냉음극형광램프(Cold Cathode Fluorescent Lamp : CCFL), 외부전극형광램프(External Electrode Fluorescent Lamp : EEFL), 발광다이오드(Light Emitting Diode : LED) 등이 사용될 수 있다.
구동회로(D)는, 타이밍컨트롤러(300)와, 게이트구동회로(400)와, 데이터구동회로(500)와, 공통전압공급회로(600)를 포함할 수 있다.
여기서, 타이밍컨트롤러(300)는, TV시스템이나 비디오카드와 같은 외부시스템으로부터 영상데이터(RGB)와, 수직동기신호(Vsync)와 수평동기신호(Hsync)와 클럭신호(CLK)와 데이터인에이블신호(DE) 등의 제어신호(TCS)를 입력 받게 된다. 한편, 도시하지는 않았지만, 이와 같은 신호들은, 타이밍컨트롤러(300)에 구성된 인터페이스(interface)를 통해 입력될 수 있다.
타이밍컨트롤러(300)는, 입력된 제어신호(TCS)를 사용하여, 게이트구동회로(400)를 제어하기 위한 게이트제어신호(GCS)와 데이터구동회로(500)를 제어하기 위한 데이터제어신호(DCS)를 생성한다.
게이트제어신호(GCS)는, 게이트스타트펄스(Gate Start Pulse : GSP), 게이트쉬프트클럭(Gate Shift Clock : GSC), 게이트출력인에이블신호(Gate Output Enable : GOE) 등을 포함한다.
데이터제어신호(DCS)는 소스스타트펄스(Source Start Pulse : SSP), 소스샘플링클럭(Source Sampling Clock : SSC), 소스출력인에이블신호(Source Output Enable : SOE), 극성신호(Polarity : POL) 등을 포함할 수 있다.
또한, 타이밍컨트롤러(300)는, 외부의 시스템으로부터 영상데이터(RGB)를 전달받고, 이를 정렬하여 데이터구동회로(500)에 전달하게 된다.
게이트구동회로(400)는, 타이밍컨트롤러(300)로부터 공급되는 게이트제어신호(GCS)에 응답하여, 다수의 제 1 및 제 2 게이트배선(GL11 내지 GLn1 및 GL12 내지 GLn2)을 순차적으로 스캔(scan)한다. 예를 들면, 매 프레임(frame) 동안 다수의 제 1 및 제 2 게이트배선(GL11 내지 GLn1 및 GL12 내지 GLn2)을 순차적으로 선택하고, 선택된 게이트배선(GL)에 대해 게이트하이전압을 출력하게 된다. 보다 구체적으로 예를 들면, 첫 번째 제 1 게이트배선(GL11)을 선택하여 게이트하이전압을 출력한 후, 첫 번째 제 2 게이트배선(GL12)을 선택하여 게이트하이전압을 출력한다. 이어서, 두 번째 제 1 게이트배선(GL21)을 선택한 후, 두 번째 제 2 게이트배선(GL22)를 선택한다. 마찬가지로, 세 번째 제 1 게이트배선(GL13)부터 n 번째 제 2 게이트배선(GLn2)까지 순차적으로 선택되고 게이트하이전압이 출력된다. 게이트하이전압에 의해, 해당 행라인에 위치하는 박막트랜지스터(T)는 턴온(turn on)된다. 한편, 다음 프레임의 스캔시까지는 제 1 및 제 2 게이트배선(GL11 내지 GLn1 및 GL12 내지 GLn2)에 턴오프(turn off) 전압인 게이트로우전압이 공급되어, 박막트랜지스터(도 3의 T)는 턴오프 상태를 유지하게 된다.
데이터구동회로(500)는, 타이밍컨트롤러(300)로부터 공급되는 데이터제어신호(DCS)와 영상데이터(RGB)에 응답하여, 데이터전압을 다수의 데이터배선(DL)에 공급하게 된다. 즉, 감마전압을 사용하여, 영상데이터(RGB)에 대응되는 데이터전압을 생성하고, 생성된 데이터전압을 데이터배선(DL)에 출력하게 된다.
이하, 도 4를 더욱 참조하여 본발명의 실시예에 따른 액정패널(200)의 표시영역(DA)에 대해서 보다 상세하게 살펴본다.
도 4는 본발명의 실시예에 따른 액정패널(200)의 표시영역(DA)을 도시한 도면으로서, 표시영역(DA)에 2개의 제 1 및 제 2 게이트배선(GL11 내지 GL22)과, 세로공통배선(VCL1, VLC2)과, 데이터배선(DL1, DL2)이 형성된 액정패널(200)의 일부를 일예로서 도시한 도면이다.
먼저, 도 4에 도시한 바와 같이, 이웃하는 첫 번째 R 부화소(R1) 및 G 부화소(G1)는 첫 번째 제 1 게이트배선(GL11) 및 첫 번째 제 2 게이트배선(GL12)이 첫 번째 데이터배선(DL1)과 교차하여 정의된다.
이때, 첫 번째 R 부화소(R1)의 박막트랜지스터(T)는 제 1 데이터배선(DL1)의 좌측에 연결되어 첫 번째 R 부화소(R1)의 화소전극(Ep)과 연결되고, 첫 번째 G 부화소(G1)의 박막트랜지스터(T)는 제 1 데이터배선(DL1)의 우측에 연결되어 첫 번째 G 부화소(G1)의 화소전극(Ep)과 연결된다.
또한, 첫 번째 B 부화소(B1)는 이웃하는 R 부화소(R)와 함께, 첫 번째 제 1 게이트배선(GL11) 및 첫 번째 제 2 게이트배선(GL12)이 두 번째 데이터배선(DL2)과 교차하여 정의된다.
이때, 첫 번째 B 부화소(B1)의 박막트랜지스터(T)는 제 2 데이터배선(DL2)의 좌측에 연결되어 첫 번째 B 부화소(B1)의 화소전극(Ep)과 연결되고, 이웃하는 R 부화소(R)의 박막트랜지스터(T)는 제 2 데이터배선(DL2)의 우측에 연결되어 이웃하는 R 부화소(R)의 화소전극(Ep)과 연결된다.
마찬가지로, 이웃하는 두 번째 R 부화소(R2) 및 G 부화소(G2)는 두 번째 제 1 게이트배선(GL21) 및 두 번째 제 2 게이트배선(GL22)이 첫 번째 데이터배선(DL1)과 교차하여 정의된다.
이때, 두 번째 R 부화소(R2)의 박막트랜지스터(T)는 제 1 데이터배선(DL1)의 좌측에 연결되고, 두 번째 G 부화소(G2)의 박막트랜지스터(T)는 제 1 데이터배선(DL1)의 우측에 연결된다.
또한, 두 번째 B 부화소(B2)는 이웃하는 R’ 부화소(R’)와 함께, 두 번째 제 1 게이트배선(GL21) 및 두 번째 제 2 게이트배선(GL22)이 두 번째 데이터배선(DL2)과 교차하여 정의된다.
이때, 두 번째 B 부화소(B2)의 박막트랜지스터(T)는 제 2 데이터배선(DL2)의 좌측에 연결되고, 이웃하는 R’ 부화소(R’)의 박막트랜지스터(T)는 제 2 데이터배선(DL2)의 우측에 연결된다.
즉, 하나의 부화소(SP)는 예를 들면 두 개의 게이트배선과 하나의 데이터배선이 서로 교차하여 정의된다. 구체적으로, 데이터배선은 행 방향으로 이웃하는 두 개의 부화소(SP) 사이에 형성되어, 행 방향으로 이웃하는 두 개의 부화소(SP)는 하나의 데이터배선을 공유하게 된다. 이때, 이웃하는 부화소(SP)의 박막트랜지스터(T)는 데이터배선의 좌/우측에 교번하여 연결되어, 각 대응하는 화소전극(Ep)과 연결된다.
이때, 제 1 세로공통배선(VCL1) 및 제 2 세로공통배선(VLC2)은 제 1 및 제 2 데이터배선(DL1, DL2)과 평행하게 연장되어, 각 대응하는 공통전극(미도시)에 공통전압(도 2의 Vcom)을 전달한다. 여기서, 제 1 세로공통배선(VCL1)과 제 2 세로공통배선(VCL2)은 행 방향으로 이웃하는 두 개의 부화소(SP)(예를 들면, 첫 번째 R 부화소(R1) 및 첫 번째 G 부화소(G1) 또는 두 번째 R 부화소(R2) 및 두 번째 G 부화소(G2))마다 형성된다.
구체적으로 예를 들면, 첫 번째 제 1 게이트배선(GL11)에 게이트하이전압이 출력 될 때, 첫 번째 R 부화소(R1)와 첫 번째 B 부화소(B1)의 박막트랜지스터(T)는 턴온 된다. 이에 따라, 공통전압(도 2의 Vcom)은 제 1 세로공통배선(VCL1) 및 제 2 세로공통배선(VCL2)을 통과하여 각 대응하는 공통전극에 인가된다.
즉, 세로공통배선은 행 방향으로 이웃하는 두 개의 부화소(SP)마다 데이터배선과 평행하게 형성되어, 각 대응하는 부화소(SP)의 공통전극에 공통전압(도 2의 Vcom)을 전달한다. 결국, 세로공통배선과 데이터배선은 서로 교대로 배치된다.
이하, 도 5 및 도 6을 참조하여, 본발명의 실시예에 따른 부화소(SP)의 구조에 대해서 살펴본다.
도 5는 도 4의 점선 부분(BLA)을 나타낸 도면으로서, AH IPS(Advanced High performance In-Plane Switching) 구동모드로 동작되는 부화소(SP)의 일예를 도시한 도면이고, 도 6은 도 5의 Ⅳ-Ⅳ 선으로 자른 단면도이다.
도 5에 도시한 바와 같이, 액정패널(200)에는 첫 번째 제 1 게이트배선(GL11) 및 첫 번째 제 2 게이트배선(GL12)이 제 1 데이터배선(DL1)과 서로 교차되어 첫 번째 R 부화소(R1) 및 G 부화소(G1)가 정의된다. 즉, 제 1 데이터배선(DL1)은 행 방향으로 이웃하는 첫 번째 R 부화소(R1)와 첫 번째 G 부화소(G1) 사이에 형성된다. 이하, 설명의 편의를 위하여 순서 관형사를 생략하도록 한다.
또한, 제 1 게이트배선(GL11) 또는 제 2 게이트배선(GL12)과 제 1 데이터배선(DL1)의 교차영역에는 박막트랜지스터(T)가 형성된다. 이때, R 부화소(R1)의 박막트랜지스터(T)는, 제 1 데이터배선(DL1)의 좌측 하부에 형성되는데, 구체적으로 제 2 게이트배선(GL12)과 제 1 데이터배선(DL1)의 교차영역에 형성된다. 반면에 G 부화소(G1)의 박막트랜지스터(T)는, 제 1 데이터배선(DL1)의 우측 상부에 형성되는데, 구체적으로 제 1 게이트배선(GL11)과 제 1 데이터배선(DL1)의 교차영역에 형성된다.
박막트랜지스터(T)는 게이트전극(201)과, 반도체층(도 6의 SC)과, 오믹컨택층(도 6의 OC)과, 소스전극(202) 및 드레인전극(203)을 포함한다.
여기서, 게이트전극(201)은 제 1 또는 제 2 게이트배선(GL11 또는 GL12)과 연결되어 형성되고, 게이트전극(201) 상부에는 반도체층(도 6의 SC)과 오믹컨택층(도 6의 OC)이 차례대로 형성된다.
또한, 오믹컨택층(도 6의 OC) 상부에는 소스전극(202) 및 드레인전극(203)이 형성된다. 소스전극(202)은 제 1 데이터배선(DL1)과 연결되고, 드레인전극(203)은 게이트전극(201)을 사이에 두고 소스전극(202)과 대응되게 형성되는데, 소스전극(202) 및 드레인전극(203)은 오믹컨택층(도 6의 OC )을 개재하여 반도체층(도 6의 SC)의 양측과 중첩되게 형성된다.
또한, R 부화소(R1) 및 G 부화소(G1)에는 각각 화소전극(Ep)이 형성된다. 화소전극(Ep)은 박막트랜지스터(T)를 통해 제 1 데이터배선(DL1)으로부터 데이터전압이 인가되는 것으로, 게이트절연막(도 6의 GI)에 형성된 제 1 컨택트홀(CH1)을 통해 박막트랜지스터(T)의 드레인전극(224)과 전기적으로 접속된다.
또한, R 부화소(R1) 및 G 부화소(G1)에는 각각 공통전극(Ec)이 형성된다. 여기서, R 부화소(R1)와 G 부화소(G1)는 각각 대응하는 제 1 또는 제 2 세로공통배선(VCL1, VCL2)과 일부 중첩된다. 또한, R 부화소(R1)와 G 부화소(G1) 각각의 공통전극(Ec)은 제 2 컨택트홀(CH2)을 통해 대응하는 제 1 또는 제 2 세로공통배선(VCL1, VCL2)과 전기적으로 접속된다. 구체적으로 예를 들면, R 부화소(R1)의 공통전극(Ec)은 제 1 세로공통배선(VCL1)과 일부 중첩되고, 제 2 컨택트홀(CH2)를 통해 제 1 세로공통배선(VCL1)과 전기적으로 접속된다. G 부화소(G1)는 제 2 세로공통배선(VCL2)과 일부 중첩되고, 제 2 컨택트홀(CH2)를 통해 제 2 세로공통배선(VCL2)과 전기적으로 접속된다.
도 6을 참조하면, 유리기판(GLASS) 상부에 게이트절연막(GI)이 형성되고, 게이트절연막(GI) 상부에 제 2 세로공통배선(VCL2)이 형성된다. 제 2 세로공통배선(VLC2) 상부에는 보호층(PAS)이 형성되고, 제 2 컨택트홀(CH2)를 통하여 공통전극(Ec)은 제 2 세로공통배선(VCL2)과 전기적으로 접속하게 된다.
또한, R 부화소(R1)와 G 부화소(G1)는 서로 수평 방향으로 대향하는 공통전극(Ec)과 화소전극(Ep) 간의 전위차에 의해 구동된다.
즉, 본발명의 실시예에서는 하나의 데이터배선(DL1)을 행 방향으로 이웃하는 2개의 부화소(R1, G1)가 서로 공유하고, 행 방향으로 이웃하는 2개의 부화소(R1, G1)마다 세로공통라인(VCL1, VCL2)를 형성함으로써, 액정패널(200)의 개구율을 향상 할 수 있는 효과가 있다.
이하, 도 7 및 도 8을 더욱 참조하여 본발명의 실시예에 따른 수직공통배선과 외곽공통배선에 보다 상세하게 살펴본다.
도 7은 수직공통배선 및 외곽공통배선이 형성된 액정패널의 평면도를 일예로서 도시한 도면이고, 도 8은 도 7의 Ⅴ-Ⅴ 선으로 자른 단면도이다.
도 7에 도시한 바와 같이, 액정패널(200) 표시영역(DA)과 비표시영역(NDA)으로 구분 될 수 있다.
액정패널(200)의 표시영역(DA)에는, 열 방향으로 다수의 세로공통배선(VCL)이 연장된다. 이때, 다수의 세로공통배선(VCL)은 예를 들면, 행 방향으로 이웃하는 두 개의 부화소(도 2의 SP)마다 형성된다.
액정패널(200)의 비표시영역(NDA)에는 외곽공통배선(ACL)이 형성된다. 구체적으로, 외곽공통배선(ACL)은 행 방향으로 연장되는 2개의 변과 열 방향으로 연장되는 2개의 변으로 구성되고, 각각의 변은 서로 연결되어 폐쇄 구조로 형성된다. 즉, 외곽공통배선(ACL)은 액정패널(200)의 비표시영역(NDA)에 4개의 변을 따라 형성된다.
여기서, 열 방향으로 연장되는 외곽공통배선(ACL)의 세로배선은 공통전압공급회로(도 2의 600)로부터 공통전압(도 2의 Vcom)을 인가 받는다. 이에 따라, 공통전압(Vcom)은 액정패널(200)의 상부에 위치하는 외곽공통배선(ACL) 및 세로공통배선(VCL)을 통과하여 대응하는 각 부화소(SP)에 전달된다.
또한, 행 방향으로 연장되는 외곽공통배선(ACL)의 가로배선은 세로공통배선(VCL)과 연결된다. 구체적으로, 세로공통배선(VCL)의 일 단은 행 방향으로 연장되며 액정패널(200)의 상부에 위치하는 외곽공통배선(ACL)과 연결되고, 세로공통배선(VCL)의 타 단은 행방으로 연장되며 액정패널(200)의 하부에 위치하는 외곽공통배선(ACL)과 연결된다.
이때, 외곽공통배선(ACL)은 예를 들면, 세로공통배선(VCL)보다 큰 폭으로 형성될 수 있다. 이는 외곽공통배선(ACL)과 세로공통배선(VCL)의 저항을 줄임으로써, 대응하는 공통전극에 공통전압(도 2의 Vcom)을 효율적으로 인가하기 위함이다. 또한, 세로공통배선(VCL)은 데이터배선(도 2의 DL)보다 작은 폭으로 형성하여 액정패널(200)의 개구율의 저하를 방지함이 바람직하다.
또한, 도시하지는 않았으나, 예를 들면 데이터배선(도 2의 DL)과 외곽공통배선(ACL)의 가로배선은 서로 교차된다. 이때, 데이터배선(도 2의 DL)과 가로배선은 동일층에서 형성되는 바, 가로배선의 인접 부분의 데이터배선(도 2의 DL)을 단선하고, 가로배선에 인접하는 데이터배선(도 2의 DL)의 끝 단에 점핑홀(jumping hole)을 생성하여, 데이터배선(도 2의 DL)과 가로배선의 전기적 접속을 방지한다. 구체적으로, 가로배선과 데이터배선(도 2의 DL)의 교차부분에 대응하여 데이터배선(도 2의 DL)을 단선한다. 또한, 가로배선에 인접하고 가로배선을 사이에 두는 두 개의 점핑홀을 가로배선에 인접하는 데이터배선(도 2의 DL)의 끝 단에 형성한다. 또한, 가로배선이 형성되지 않는 다른 층에 금속 패턴을 형성하고, 점핑홀을 이용하여 데이터배선(도 2의 DL)과 금속패턴을 연결함으로써, 가로배선과 데이터배선(도 2의 DL)과 전기적 접속을 방지한다.
이하, 도 8을 더욱 참조하여, 행 방향으로 연장되는 외곽공통배선(ACL)의 가로배선 중 데이터구동회로(도 2의 500)의 반대쪽에 형성되는 외곽공통배선(ACL)과 세로공통배선(VCL)의 연결에 대해서 살펴본다.
먼저, 행 방향으로 연장되는 외곽공통배선(ACL)의 가로배선 중 데이터구동회로(도 2의 500)의 반대쪽 즉, 액정패널(200)의 하부에 위치하는 외곽공통배선(ACL)은 예를 들면 세로공통배선(VCL)과 동일한 층에 형성될 수 있다. 이하, 설명의 편의를 위하여, 액정패널(200)의 하부에 위치하는 외곽공통배선(ACL)을 하부공통배선(SCL)이라고 칭한다.
구체적으로 설명하면, 세로공통배선(VCL)과 하부공통배선(SCL)은 데이터배선(도 2의 DL)과 동일한 층에 형성된다.
즉, 세로공통배선(VCL)과 하부공통배선(SCL)은 동일한 층에서 형성되어 연결된다. 예를 들면, 세로공통배선(VCL)과 하부공통배선(SCL)은 소스전극(도 6의 202)과 드레인전극(도 6의 203)이 형성되는 층에서 연결될 수 있다.
이에 따라, 아래와 같은 효과가 있다.
먼저, 폭이 넓은 외곽공통배선과 세로공통배선을 포함하여 액정패널에 공통배선을 형성함으로써, 공통배선의 로드(load)를 줄일 수 있다. 이에 따라, 각 부화소에 전달되는 공통전압의 왜곡을 방지할 수 있다.
또한, 액정패널의 하부에 하부공통배선을 포함하여 외곽공통배선을 형성하고, 하부공통배선을 세로공통배선과 동일한 층에서 서로 연결하여, 액정패널의 제조 공정 중에 발생하는 정전기를 분산한다. 구체적으로 설명하면, 박막트랜지스터를 형성 단계 중, 보호층 증착 및 식각 공정 등은 플라즈마(plasma)를 이용할 수 있는데, 이 경우, 금속 배선(예를 들어, 데이터배선 또는 공통배선) 등에 정전기가 축적된다. 이때, 세로공통배선에 축전된 정전기를 하부공통배선을 통하여 분산시킴으로써, 공통배선과 데이터배선의 합선을 방지한다.
또한, 제조 공정 중에 세로공통배선과 하부공통배선을 동일한 층에서 서로 연결하여 정전기를 분산시키는 바, 공통배선을 완성 한 후에 공통배선 하단에 별도의 정전기 방지 회로를 형성 할 필요가 없는 바, 제조공정의 효율성 증가 및 생산비용을 절감 할 수 있는 효과가 있다.
전술한 본발명의 실시예는 본발명의 일예로서, 본발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본발명의 변형을 포함한다.
100 : 액정표시장치 200 : 액정패널
300 : 타이밍 컨트롤러 400 : 게이트 구동회로
500 : 데이터 구동회로 600 : 공통전압공급구동회로
VCL : 세로공통배선 ACL : 외곽공통배선
SCL : 하부공통배선

Claims (8)

  1. 표시영역과 비표시영역으로 구분되고, 상기 표시영역에는 열 방향으로 연장되는 다수의 세로공통배선이 형성되고, 상기 비표시영역에는 행 방향으로 연장되는 하부공통배선을 포함한 외곽공통배선이 형성되는 액정패널과;
    상기 액정패널에 데이터전압을 공급하는 데이터구동회로를 포함하고,
    상기 하부공통배선은 상기 다수의 세로공통배선과 동일한 층에 형성되어 서로 연결되는
    액정표시장치.
  2. 제 1 항에 있어서,
    상기 하부공통배선은 상기 데이터구동회로의 반대쪽에 형성되는
    액정표시장치.
  3. 제 2 항에 있어서,
    상기 하부공통배선과 상기 다수의 세로공통배선은
    게이트절연막 상부에 형성되는
    액정표시장치.
  4. 제 3 항에 있어서,
    상기 하부공통배선과 상기 다수의 세로공통배선의 상부에 보호층이 형성되는
    액정표시장치.
  5. 제 4 항에 있어서,
    상기 하부공통배선과 상기 다수의 세로공통배선은 소스전극과 드레인전극이 형성되는 층과 동일한 층에 형성되는
    액정표시장치.
  6. 유리기판에 하부공통배선과 다수의 세로공통배선을 형성하는 액정표시장치 제조방법에 있어서,
    상기 유리기판 상부에 게이트절연막을 형성하고,
    상기 게이트절연막 상부에 상기 하부공통배선과 상기 다수의 세로공통배선이 서로 연결되도록 형성하고,
    상기 하부공통배선과 상기 다수의 세로공통배선 상부에 보호층을 형성하는
    액정표시장치 제조방법.
  7. 제 6 항에 있어서,
    상기 하부공통배선은 데이터구동회로의 반대쪽에 형성되는
    액정표시장치 제조방법.
  8. 제 6 항에 있어서,
    상기 하부공통배선과 상기 다수의 세로공통배선은 소스전극과 드레인전극이 형성되는 층과 동일한 층에 형성되는
    액정표시장치 제조방법.
KR1020110048429A 2011-05-23 2011-05-23 액정표시장치 KR101901339B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110048429A KR101901339B1 (ko) 2011-05-23 2011-05-23 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048429A KR101901339B1 (ko) 2011-05-23 2011-05-23 액정표시장치

Publications (2)

Publication Number Publication Date
KR20120130475A true KR20120130475A (ko) 2012-12-03
KR101901339B1 KR101901339B1 (ko) 2018-09-21

Family

ID=47514536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048429A KR101901339B1 (ko) 2011-05-23 2011-05-23 액정표시장치

Country Status (1)

Country Link
KR (1) KR101901339B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042352A (ko) * 2014-10-08 2016-04-19 엘지디스플레이 주식회사 액정표시장치
CN109375431A (zh) * 2018-10-26 2019-02-22 深圳市华星光电技术有限公司 一种显示面板及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882699B1 (ko) * 2007-08-29 2009-02-06 삼성모바일디스플레이주식회사 액정 표시장치 및 그의 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160042352A (ko) * 2014-10-08 2016-04-19 엘지디스플레이 주식회사 액정표시장치
CN109375431A (zh) * 2018-10-26 2019-02-22 深圳市华星光电技术有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
KR101901339B1 (ko) 2018-09-21

Similar Documents

Publication Publication Date Title
US8810490B2 (en) Display apparatus
US8884861B2 (en) Liquid crystal display and driving method thereof
US9905146B2 (en) RGBW TFT LCD having reduced horizontal crosstalk
CN110574097B (zh) 液晶显示器(lcd)面板的分布式驱动
US20160231605A1 (en) Rgbw tft lcd having reduced horizontal crosstalk
US20190131324A1 (en) Array substrate, display panel and method of driving display panel
JP2009265615A (ja) 表示装置
KR20110124915A (ko) 표시 장치
US20200357329A1 (en) Display apparatus
JP2006085131A (ja) 液晶表示装置
US9123599B2 (en) Display device and method of manufacturing the same
KR20190014361A (ko) 표시 패널
KR20160074804A (ko) 백색 화소를 포함하는 액정 표시 장치
KR20200020328A (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
US20220069573A1 (en) Display apparatus
KR101654324B1 (ko) 액정표시장치 및 그의 제조방법
US10891892B2 (en) Display device
CN109599072B (zh) 一种显示装置、驱动方法和显示器
KR102263252B1 (ko) 표시 패널 및 표시 장치
KR101901339B1 (ko) 액정표시장치
KR101830241B1 (ko) 액정표시장치 및 그 구동방법
WO2018128142A1 (ja) 液晶表示装置およびその駆動方法
KR101915067B1 (ko) 액정표시장치 및 그 구동방법
KR102181298B1 (ko) 표시장치
KR101447257B1 (ko) 액정 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant