KR20110089915A - 표시 기판, 이의 제조 방법 및 표시 패널 - Google Patents

표시 기판, 이의 제조 방법 및 표시 패널 Download PDF

Info

Publication number
KR20110089915A
KR20110089915A KR1020100009414A KR20100009414A KR20110089915A KR 20110089915 A KR20110089915 A KR 20110089915A KR 1020100009414 A KR1020100009414 A KR 1020100009414A KR 20100009414 A KR20100009414 A KR 20100009414A KR 20110089915 A KR20110089915 A KR 20110089915A
Authority
KR
South Korea
Prior art keywords
data line
electrode
pixel electrode
width
substrate
Prior art date
Application number
KR1020100009414A
Other languages
English (en)
Inventor
장종웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100009414A priority Critical patent/KR20110089915A/ko
Priority to US12/981,817 priority patent/US8441587B2/en
Publication of KR20110089915A publication Critical patent/KR20110089915A/ko
Priority to US13/886,515 priority patent/US8629946B2/en
Priority to US14/097,663 priority patent/US8836876B2/en
Priority to US14/455,064 priority patent/US9030615B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

소비 전력을 감소시킨 표시 기판, 이의 제조 방법 및 표시 패널에서, 표시 기판은 베이스 기판 상에 형성된 데이터 라인, 데이터 라인의 제1 측에 배치된 제1 화소 전극. 데이터 라인의 제2 측에 배치된 제2 화소 전극 및 데이터 라인과 중첩되고, 제1 화소 전극과 제1 중첩폭으로 중첩되며 제1 중첩폭보다 넓은 제2 중첩폭으로 제2 화소 전극과 중첩되는 스토리지 전극을 포함한다. 표시 패널의 영상 표시에 필요한 전력량을 감소시키고 표시 패널의 개구율을 향상시킬 수 있다.

Description

표시 기판, 이의 제조 방법 및 표시 패널{DISPLAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND DISPLAY PANEL}
본 발명은 표시 기판, 이의 제조 방법 및 표시 패널에 관한 것으로, 더욱 상세하게는 액정표시장치용 표시 기판, 이의 제조 방법 및 표시 패널에 관한 것이다.
일반적으로, 액정표시패널은 서로 대향하는 제1 및 제2 기판들과, 이들 사이에 개재된 액정층을 포함한다. 상기 액정표시패널은 상기 액정표시패널의 하부에 배치된 백라이트 어셈블리에 의해서 광을 제공받는다. 상기 액정표시패널은 상기 액정층에 전압을 인가하여 광의 투과율을 제어하는 방식으로 화상을 표시한다.
상기 제1 기판은 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소 전극 및 스토리지 라인을 포함한다. 상기 데이터 라인은 상기 화소 전극과 인접하게 배치됨에 따라, 상기 데이터 라인과 상기 화소 전극 사이의 전위차에 의해서 상기 데이터 라인과 상기 화소 전극의 경계에서 커플링 커패시턴스가 발생한다. 상기 커플링 커패시턴스는 액정의 방향성을 왜곡하여 상기 데이터 라인과 상기 화소 전극의 경계에서 빛샘 현상을 유발한다. 상기 빛샘 현상은 세로 줄무늬로 시인되어 표시 품질을 저하시킨다. 상기 빛샘 현상을 방지하기 위해서 상기 데이터 라인과 상기 화소 전극 사이에 차광막을 형성하고 있다.
그러나 상기 차광막의 형성으로 인해 상기 화소 전극이 형성된 영역인 화소의 개구율이 저하된다. 또한, 상기 차광막을 스토리지 라인에 연결하여 상기 차광막에 전압이 인가되는 경우에는 상기 차광막과 인접하는 화소 전극에 인가되는 전압에 따라서 신호가 왜곡되는 현상인 크로스 토크(Crosstalk) 불량이 발생하여 표시 품질을 저하시킬 수 있다. 또한, 상기 차광막이 형성됨에 따라, 상기 차광막과 상기 데이터 라인 사이의 커패시턴스가 증가하여 소비 전력을 증가시키는 문제가 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 개구율을 향상시키고 소비 전력을 감소시킨 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 소비 전력을 감소시킨 표시 패널을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은 베이스 기판, 데이터 라인, 제1 화소 전극, 제2 화소 전극 및 스토리지 전극을 포함한다. 상기 데이터 라인은 상기 베이스 기판 상에 형성된다. 상기 제1 화소 전극은 상기 데이터 라인의 제1 측에 배치되고, 상기 제2 화소 전극은 상기 데이터 라인의 제2 측에 배치된다. 상기 스토리지 전극은 상기 데이터 라인과 중첩되고, 상기 제1 화소 전극과 제1 중첩폭으로 중첩되며 상기 제1 중첩폭보다 넓은 제2 중첩폭으로 상기 제2 화소 전극과 중첩된다.
상기 표시 기판은 상기 제1 및 제2 화소 전극들 위에 배치되고 상기 제1 화소 전극이 형성된 영역에서 상기 제2 화소 전극이 형성된 영역으로 진행하는 러빙 방향을 갖는 배향막을 더 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법이 개시된다. 표시 기판의 제조 방법에서, 스토리지 전극을 형성하고, 상기 스토리지 전극과 중첩된 데이터 라인을 형성한다. 상기 데이터 라인을 포함하는 베이스 기판 상에, 상기 데이터 라인의 제1 측에 배치되어 상기 스토리지 전극과 제1 중첩폭으로 중첩되는 제1 화소 전극 및 상기 데이터 라인의 제2 측에 배치되어 상기 스토리지 전극과 상기 제1 중첩폭보다 넓은 제2 중첩폭으로 중첩되는 제2 화소 전극을 형성한다.
상기 제1 및 제2 화소 전극들 상에 상기 제1 화소 전극이 형성된 영역에서 상기 제2 화소 전극이 형성된 영역으로 진행하는 러빙 방향을 갖는 배향막을 형성하는 단계를 더 포함할 수 있다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 표시 패널은 제1 기판 및 제2 기판을 포함한다. 상기 제1 기판은 공통 전극을 포함한다. 상기 제2 기판은 상기 제1 기판과 대향하고, 데이터 라인, 상기 데이터 라인의 하부에 형성되어 상기 데이터 라인과 중첩되고 상기 공통 전극에 인가되는 제1 전압보다 낮은 제2 전압이 인가되는 스토리지 전극 및 상기 데이터 라인의 제1 측에 배치되어 상기 스토리지 전극과 중첩된 제1 화소 전극을 포함한다.
상기 제2 전압은 상기 제1 화소 전극에 인가되는 제3 전압의 최소 레벨 보다 낮을 수 있다.
상기 제2 기판은 상기 데이터 라인의 제2 측에 배치되고 상기 스토리지 전극과 제2 중첩폭으로 중첩된 제2 화소 전극을 더 포함할 수 있다. 상기 제1 및 제2 중첩폭은 서로 동일할 수 있다.
상기 제2 기판은 상기 제1 및 제2 화소 전극들 상에 형성되고 상기 제1 화소 전극이 형성된 영역에서 상기 제2 화소 전극이 형성된 영역으로 진행하는 러빙 방향을 갖는 배향막을 더 포함할 수 있다. 상기 제1 중첩폭은 상기 제2 중첩폭보다 좁을 수 있다.
이와 같은 표시 기판, 이의 제조 방법 및 표시 패널은 개구율을 향상시키고, 스토리지 전극과 데이터 라인 사이의 커패시턴스를 최소화하여 소비 전력을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 3은 도 1의 II-II' 라인을 따라 절단한 단면도이다.
도 4는 도 1의 III-III' 라인을 따라 절단한 단면도이다.
도 5는 도 3에 도시된 제1 데이터 라인의 확대 단면도이다.
도 6은 커패시턴스 측정 실험에서 제1 전극에 인가된 전압에 따른 제1 및 제2 전극들 사이의 커패시턴스 변화를 나타낸 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다.
도 8은 도 6의 IV-IV' 라인을 따라 절단한 단면도이다.
도 9는 도 7에 도시된 제1 및 제2 배향막들의 러빙 방향을 설명하기 위한 개념도들이다.
도 10a 내지 도 10c는 도 8에 도시된 제2 기판의 제조 방법을 설명하기 위한 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 제1 표시 패널(500)은 제1 기판(100), 제2 기판(200) 및 액정층(300)을 포함한다.
상기 제1 기판(100)은 제1 베이스 기판(110) 상에 형성된 공통 전극(CE)을 포함한다. 상기 공통 전극(CE)은 상기 제1 베이스 기판(110)의 전면에 형성될 수 있다. 상기 공통 전극(CE)에는 공통 전압(Vcom)인 제1 전압이 인가된다. 상기 제1 전압은 약 3V 내지 5V일 수 있다. 상기 제1 기판(100)은 컬러필터(CF), 블랙 매트릭스 패턴(BM), 오버 코팅층(OC) 및 제1 배향막(120)을 더 포함할 수 있다.
상기 제2 기판(200)은 상기 제1 기판(100)과 대향하고, 상기 제1 기판(100)과 결합하여 상기 액정층(300)을 정의한다. 상기 제2 기판(200)은 제1 및 제2 게이트 라인들(GL1, GL2), 제1 및 제2 데이터 라인들(DL1, DL2), 박막 트랜지스터(SW), 제1 및 제2 스토리지 전극들(STE1, STE2), 제1 및 제2 스토리지 라인들(STL1, STL2), 제1, 제2 및 제3 화소 전극들(PE1, PE2, PE3) 및 제2 배향막(250)을 포함한다.
상기 제1 및 제2 게이트 라인들(GL1, GL2)은 제1 방향(D1)으로 연장된다. 상기 제1 및 제2 데이터 라인들(DL1, DL2)은 상기 제1 방향(D1)과 다른 제2 방향(D2)으로 연장된다. 상기 제1 방향(D1)과 상기 제2 방향(D2)은 서로 수직할 수 있다.
상기 박막 트랜지스터(SW)는 상기 제1 게이트 라인(GL1) 및 제1 데이터 라인(DL1)과 전기적으로 연결된다. 상기 박막 트랜지스터(SW)는 상기 제1 게이트 라인(GL1)과 연결된 게이트 전극(GE), 상기 제1 데이터 라인(DL1)과 연결된 소스 전극(SE), 상기 소스 전극(SE)과 이격된 드레인 전극(DE) 및 액티브 패턴(AP)을 포함한다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이의 이격부는 I-자형을 가질 수 있다. 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 각각도 바(bar) 형상을 가질 수 있다. 이에 따라, 상기 박막 트랜지스터(SW)가 상기 제1 데이터 라인(DL1)과 상기 제1 게이트 라인(GL1)의 교차점과 가깝게 형성될 수 있다. 상기 박막 트랜지스터(SW)가 상기 제2 베이스 기판(210)에서 차지하는 면적을 최소화할 수 있다. 상기 드레인 전극(DE)은 상기 제1 게이트 라인(GL1)과 상기 제1 화소 전극(PE1)의 경계를 따라 연장된 차광 패턴(BP)과 연결될 수 있다.
상기 제1 스토리지 전극(STE1)은 상기 제2 방향(D2)으로 연장된다. 상기 제1 스토리지 전극(STE1)은 상기 제1 데이터 라인(DL1)과 중첩된다. 상기 제1 스토리지 전극(STE1)은 상기 제1 데이터 라인(DL1)의 하부에 형성될 수 있다.
상기 제2 스토리지 전극(STE2)은 상기 제2 방향(D2)으로 연장되어 상기 제1 스토리지 전극(STE1)의 상기 제1 방향(D1)에 배치된다. 상기 제2 스토리지 전극(STE2)은 상기 제2 데이터 라인(DL2)과 중첩된다. 상기 제2 스토리지 전극(STE2)은 상기 제2 데이터 라인(DL2)의 하부에 형성될 수 있다.
상기 제1 스토리지 라인(STL1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 스토리지 라인(STL1)은 상기 제1 및 제2 스토리지 전극들(STE1, STE2)과 연결된다. 상기 제1 스토리지 라인(STL1)은 상기 제2 게이트 라인(GL2)의 상기 제2 방향(D2)의 반대 방향에 배치될 수 있다. 즉, 상기 제1 및 제2 게이트 라인들(GL1, GL2) 사이에 상기 제1 스토리지 라인(STL1)이 배치될 수 있다. 상기 제1 스토리지 라인(STL1)을 통해서 상기 제1 및 제2 스토리지 전극들(STE1, STE2) 각각에 공통적으로 제2 전압이 인가될 수 있다. 상기 제2 전압은, 상기 제1 전압보다 낮은 전압이다. 또한, 상기 제2 전압은 상기 제1 및 제2 게이트 라인들(GL1, GL2) 각각에 인가되는 전압 및 상기 제1 및 제2 데이터 라인들(DL1, DL2) 각각에 인가되는 전압보다 낮은 전압일 수 있다. 상기 제2 전압은 그라운드 전압 또는 오프 전압일 수 있다. 예를 들어, 상기 제1 전압이 약 3V 내지 5V일 때, 상기 제2 전압은 약 -7V 이상 약 3V 미만일 수 있다. 상기 제2 스토리지 라인(STL2)은 상기 제1 게이트 라인(GL1)의 상기 제2 방향(D2)의 반대 방향에 배치될 수 있다.
상기 제1 화소 전극(PE1)은 상기 박막 트랜지스터(SW)와 전기적으로 연결된다. 상기 제1 화소 전극(PE1)이 형성된 영역이 상기 제2 베이스 기판(210)의 단위 화소(P)로 정의될 수 있다. 상기 제1 화소 전극(PE1)은 상기 제1 데이터 라인(DL1)의 제1 측에 배치된다. 상기 제1 화소 전극(PE1)은 상기 제1 스토리지 라인(STL1)과 중첩된다. 또한, 상기 제1 화소 전극(PE1)은 상기 제1 스토리지 전극(STE1)의 소정 면적으로 중첩된다. 이하, 상기 제1 스토리지 전극(STE1)과 상기 제1 화소 전극(PE1)이 중첩되는 영역에 배치된 상기 제1 스토리지 전극(STE1)의 가장자리를 "제1 단부"로 정의하고, "제1 화소 전극의 단부"는 상기 제1 데이터 라인(DL1) 및 상기 제1 단부와 인접한 상기 제1 화소 전극(PE1)의 가장자리를 지칭한다.
상기 제2 화소 전극(PE2)은 상기 제1 데이터 라인(DL1)의 제2 측에 배치된다. 구체적으로, 상기 제2 화소 전극(PE2)은 상기 제1 화소 전극(PE1)의 상기 제1 방향(D1)의 반대 방향에 배치된다. 상기 제2 화소 전극(PE2)과 상기 제1 화소 전극(PE1) 사이에 상기 제1 데이터 라인(DL1)이 배치된다. 상기 제2 화소 전극(PE2)은 상기 제1 데이터 라인(DL1)의 상기 제1 방향(D1)의 반대 방향에 배치된 제3 데이터 라인(미도시) 및 상기 제1 게이트 라인(GL1)과 전기적으로 연결될 수 있다. 상기 제2 화소 전극(PE1)은 상기 제1 스토리지 전극(STE1)의 제2 단부 영역과 소정 면적으로 중첩된다. 이하, 상기 제1 스토리지 전극(STE1)과 상기 제2 화소 전극(PE2)이 중첩되는 영역에 배치된 상기 제1 스토리지 전극(STE1)의 가장자리를 "제2 단부"로 정의하고, "제2 화소 전극의 단부"는 상기 제1 데이터 라인(DL1) 및 상기 제2 단부와 인접한 상기 제2 화소 전극(PE2)의 가장자리를 지칭한다.
상기 제3 화소 전극(PE3)은 상기 제1 화소 전극(PE1)의 상기 제2 방향(D2)의 반대 방향에 배치된다. 상기 제3 화소 전극(PE3)과 상기 제1 화소 전극(PE1) 사이에 상기 제1 게이트 라인(GL1)이 배치된다. 상기 제3 화소 전극(PE3)은 상기 제2 스토리지 라인(STL2)과 중첩된다.
상기 제2 배향막(250)은 상기 제1, 제2 및 제3 화소 전극들(PE1, PE2, PE3)을 포함하는 상기 제2 베이스 기판(210) 상에 형성된다. 상기 제2 배향막(250)은 상기 제2 베이스 기판(210)의 전면에 형성된다. 상기 제2 배향막(250)은 상기 제1 배향막(120)과 함께 상기 액정층(300)의 액정 분자들에 선경사각을 제공한다.
상기 제2 기판(200)은 제1 절연층(220), 반도체 패턴(SP) 및 제2 절연층(240)을 더 포함할 수 있다.
상기 제1 절연층(220)은 상기 제2 베이스 기판(210) 상에 형성된 제1 금속 패턴 상에 형성될 수 있다. 상기 제1 금속 패턴은 제1 금속층을 패터닝하여 형성된 상기 제1 및 제2 게이트 라인들(GL1, GL2), 상기 게이트 전극(GE), 상기 제1 및 제2 토리지 전극들(STE1, STE2), 상기 제1 및 제2 스토리지 라인들(STL1, STL2)을 포함한다. 상기 제2 절연층(240)은 상기 제1 절연층(230) 상에 형성된 제2 금속 패턴 상에 형성될 수 있다. 상기 제2 금속 패턴은 제2 금속층을 패터닝하여 형성된 상기 제1 및 제2 데이터 라인들(DL1, DL2), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)을 포함할 수 있다. 상기 제2 절연층(240)은 상기 드레인 전극(DE) 상에 배치되는 콘택홀(CNT)을 포함한다. 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)과 상기 제1 화소 전극(PE1)이 전기적으로 연결될 수 있다.
상기 반도체 패턴(SP)은 상기 제1 및 제2 데이터 라인들(DL1, DL2) 각각의 하부에 배치된다. 상기 반도체 패턴(SP)은 상기 액티브 패턴(AP)과 실질적으로 동일한 층들로 형성되고, 상기 액티브 패턴(AP)을 형성하는 공정에서 형성될 수 있다. 상기 반도체 패턴(SP) 및 상기 액티브 패턴(AP) 각각은 반도체층(230a) 및 오믹 콘택층(230b)을 포함한다. 상기 반도체 패턴(SP)과 상기 제1 데이터 라인(DL1) 사이의 관계는 도 3, 도 5 및 도 6을 참조하여 후술하기로 한다.
도 3은 도 1의 II-II' 라인을 따라 절단한 단면도이다.
도 3을 참조하면, 상기 제1 데이터 라인(DL1)은 제1 너비(w1)를 갖는다. 상기 제1 너비(w1)가 약 0.5㎛ 미만인 경우, 상기 제1 데이터 라인(DL1)의 제조 공정에서 상기 제1 데이터 라인(DL1)이 끊어지는 등의 제조 신뢰성이 저하된다. 상기 제1 너비(w1)가 약 3.0㎛ 초과인 경우에는 상기 제1 데이터 라인(DL1)과 상기 제1 스토리지 전극(STE1) 사이의 커패시턴스가 높아져 소비 전력이 증가한다. 따라서 상기 제1 너비(w1)는 약 0.5㎛ 내지 약 3.0㎛일 수 있다. 바람직하게는, 상기 제1 너비(w1)는 약 2.0㎛ 내지 약 2.5㎛일 수 있다.
상기 제1 스토리지 전극(STE1)은 상기 제1 데이터 라인(DL1)의 하부에 배치되고, 상기 제1 데이터 라인(DL1)의 상기 제1 너비(w1)보다 넓은 너비를 갖는다. 상기 제1 스토리지 전극(STE1)의 양단부는 각각 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)과 중첩된다. 상기 제1 스토리지 전극(STE1)은 상기 제1 화소 전극(PE1)과 상기 제1 방향(D1)으로 일정 너비만큼 중첩된다.
상기 제1 스토리지 전극(STE1)의 상기 제1 단부와 상기 제1 화소 전극(PE1) 단부는 제1 거리(d1)만큼 이격된다. 상기 제1 거리(d1)는 상기 제1 스토리지 전극(STE1) 및 상기 제1 화소 전극(PE1)의 "제1 중첩폭"을 정의한다. 상기 제1 거리(d1)가 약 1.0㎛ 미만인 경우 상기 제1 스토리지 전극(STE1)이 상기 제1 데이터 라인(DL1)과 상기 제1 화소 전극(PE1) 사이의 빛샘을 차단하지 못한다. 상기 제1 거리(d1)가 약 3.0㎛ 초과인 경우, 상기 제1 스토리지 전극(STE1)과 상기 제1 화소 전극(PE1) 사이의 커플링 커패시턴스가 쉽게 발생하여 상기 제1 화소 전극(PE1)의 경계에서 크로스토크(cross talk)가 발생하여 표시 품질을 저하시킬 수 있다. 따라서 상기 제1 거리(d1)는 약 1.0㎛ 내지 약 3.0㎛일 수 있다.
상기 제1 스토리지 전극(STE1)의 제2 단부와 상기 제2 화소 전극(PE2)의 단부는 제2 거리(d2)만큼 이격된다. 상기 제2 거리(d2)는 상기 제1 스토리지 전극(STE1) 및 상기 제2 화소 전극(PE2)의 "제2 중첩폭"을 정의한다. 상기 제1 스토리지 전극(STE1)을 기준으로, 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)은 상기 제1 스토리지 전극(STE1)과 대칭적으로 중첩된다. 이에 따라, 상기 제2 거리(d2)는 상기 제1 거리(d1)와 실질적으로 동일하다. 상기 제2 거리(d2)는 약 1.0㎛ 내지 약 3.0㎛일 수 있다.
상기 반도체 패턴(SP)은 상기 제1 데이터 라인(DL1)에 비해 상대적으로 넓은 너비를 가질 수 있다. 상기 반도체 패턴(SP)의 가장자리는 상기 제1 데이터 라인(DL1)의 가장자리보다 돌출될 수 있다. 서로 인접한 상기 반도체 패턴(SP)의 단부와 상기 제1 데이터 라인(DL1) 단부 사이는 제3 거리(d3)만큼 이격될 수 있다. 상기 제3 거리(d3)가 약 3.0㎛ 초과인 경우, 상기 반도체 패턴(SP)이 도체화되어 상기 제1 데이터 라인(DL1)의 면적보다 더 넓은 면적으로 상기 제1 스토리지 전극(STE1)과 커패시터를 형성한다. 상기 커패시터의 커패시턴스는 상기 반도체 패턴(SP)의 면적에 비례하게 되므로, 상기 제1 스토리지 전극(STE1)과 상기 제1 데이터 라인(DL1) 사이의 커패시턴스틀 증가시켜 소비 전력을 증가시킨다. 따라서 상기 제3 거리(d3)는 약 0㎛ 내지 약 3.0㎛일 수 있다. 바람직하게는 상기 제3 거리(d3)는 약 0㎛ 내지 약 1.75㎛일 수 있다. 상기 반도체 패턴(SP)이 상기 제1 데이터 라인(DL1)으로부터 돌출되지 않고, 상기 제3 거리(d3)는 약 0㎛인 것이 가장 바람직하다. 상기 반도체 패턴(SP)과 상기 제1 스토리지 전극(STE1) 사이의 구체적인 관계에 대해서는 도 5를 참조하여 후술하기로 한다.
상기 제1 화소 전극(PE1)의 단부와 상기 반도체 패턴(SP)의 가장자리 사이는 제4 거리(d4)만큼 이격될 수 있다. 상기 제4 거리(d4)가 약 1.0㎛ 미만인 경우 상기 제1 화소 전극(PE1)과 상기 반도체 패턴(SP) 사이에 커플링 커패시턴스가 쉽게 발생하여 상기 제1 화소 전극(PE1)의 경계에서 크로스토크(cross talk)가 발생하여 표시 품질을 저하시킬 수 있다. 상기 제4 거리(d4)가 약 3.0㎛ 초과인 경우에는, 상대적으로 상기 제1 스토리지 전극(STE1)과 상기 제1 화소 전극(PE1) 사이의 상기 제1 거리(d1)가 좁아지므로 빛샘을 방지할 수 없다. 따라서 상기 제4 거리(d4)는 약 1.0㎛ 내지 약 3.0㎛일 수 있다. 상기 제2 화소 전극(PE2)의 단부와 상기 반도체 패턴(SP)의 가장자리 사이의 관계도, 상기 제4 거리(d4)와 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 제1 스토리지 전극(STE1)의 너비는 상기 제1 데이터 라인(DL1)의 상기 제1 너비(w1)보다 넓다. 상기 제1 데이터 라인(DL1)을 기준으로 좌우 대칭이므로, 상기 제1 스토리지 전극(STE1)의 너비는 상기 제1 거리(d1), 상기 제3 거리(d3) 및 상기 제4 거리(d4)의 합의 2배에, 상기 제1 너비(w1)를 더한 값과 실질적으로 동일할 수 있다. 상기 제1 스토리지 전극(STE1)의 너비는 상기 제1 스토리지 전극(STE1)이 형성된 영역의 상기 제1 기판(100) 상에 형성된 상기 블랙 매트릭스 패턴(BM)의 상기 제1 방향(D1)으로의 제2 너비(w2)보다도 넓을 수 있다. 상기 제2 너비(w2)는 예를 들어, 약 15.0㎛ 내지 약 6.0㎛일 수 있다.
상기 제1 스토리지 전극(STE1)에는 상기 공통 전극(CE)에 인가되는 상기 제1 전압보다 낮은 상기 제2 전압이 인가된다. 상기 제2 전압은 그라운드 전압 또는 오프 전압일 수 있다. 예를 들어, 상기 제1 전압이 약 3V 내지 5V일 때, 상기 제2 전압은 약 -7V 이상 약 3V 미만일 수 있다. 상기 제1 스토리지 전극(STE1)에 인가되는 전압에 대해서는 도 6을 참조하여 후술하기로 한다.
이하, 도 4를 참조하여 상기 제1 게이트 라인(GL1), 상기 스토리지 라인(STL), 상기 제1 화소 전극(PE1) 및 제3 화소 전극(PE3) 사이의 관계에 대해서 구체적으로 설명하기로 한다.
도 4는 도 1의 III-III' 라인을 따라 절단한 단면도이다.
도 4를 참조하면, 상기 제1 게이트 라인(GL1)은 제3 너비(w3)를 갖는다. 상기 제3 너비(w3)는 약 1.0㎛ 내지 약 3.0㎛일 수 있다. 상기 제2 스토리지 라인(STL2)은 제4 너비(w4)를 갖는다. 상기 제4 너비(w4)는 약 1.0㎛ 내지 약 3.0㎛일 수 있다. 상기 제1 게이트 라인(GL1)과 상기 제2 스토리지 라인(STL2)은 제5 거리(d5)만큼 이격된다. 상기 제5 거리(d5)는 약 2.5㎛ 내지 약 5.5㎛일 수 있다. 상기 제1 게이트 라인(GL1)은 상기 제1 화소 전극(PE1)과 제6 거리(d6)만큼 이격될 수 있다. 상기 제6 거리(d6)는 약 3.0㎛ 내지 약 1.0㎛일 수 있다.
상기 제1 및 제3 화소 전극들(PE1, PE3) 사이에 배치된 상기 블랙 매트릭스 패턴(BM)은 상기 제1 화소 전극(PE1)과 일부 중첩될 수 있다. 상기 블랙 매트릭스 패턴(BM)의 가장자리와 상기 제1 화소 전극(PE1)의 가장자리 사이의 제7 거리(d7)는 약 4.5㎛ 내지 약 1.5㎛일 수 있다. 상기 제1 및 제3 화소 전극들(PE1, PE3) 사이에 배치된 상기 블랙 매트릭스 패턴(BM)의 상기 제2 방향(D2)으로의 제5 너비(w5)는 예를 들어, 약 20㎛ 내지 약 8㎛일 수 있다.
상기 제1 게이트 라인(GL1) 및 상기 제2 스토리지 라인(STL2)의 폭을 감소시킴으로써 상기 제1 표시 패널(500)의 개구율을 향상시킬 수 있다. 상기 차광 패턴(BP)의 폭이 감소되거나, 상기 차광 패턴(BP)이 생략되어 상기 제1 표시 패널(500)의 개구율을 향상시킬 수 있다.
도 5는 도 3에 도시된 제1 데이터 라인의 확대 단면도이다.
도 5를 참조하면, 상기 제1 스토리지 전극(STE1) 상에 제1 두께(x1)의 상기 제1 절연층(220)이 배치된다. 상기 제1 절연층(220) 상에는 제2 두께(x2)의 상기 반도체 패턴(SP)이 배치되고, 상기 반도체 패턴(SP) 상에 상기 제1 데이터 라인(DL1)이 배치된다.
상기 제1 스토리지 전극(STE1)에 인가되는 전압이 상기 제1 전압보다 높은 전압인 경우에, 상기 높은 전압에 의해 상기 제1 스토리지 전극(STE1)과 인접한 상기 반도체 패턴(SP)의 일측으로 전자가 축척되고, 타측으로는 정공(hole)이 밀려난다. 이후, 상기 전자의 이동에 의해서 상기 반도체 패턴(SP)은 도체의 성질을 갖게 된다. 이때, 상기 제1 스토리지 전극(STE1)과 상기 제1 데이터 라인(DL1) 사이의 커패시턴스는 상기 반도체 패턴(SP)이 실질적으로 도체화되기 때문에 상기 제1 절연층(220)의 제1 두께(x1)에 의존하게 된다. 즉, 상기 제1 스토리지 전극(STE1)에 인가되는 전압은 상기 제1 데이터 라인(DL1)에 인가되는 전압과 문턱 전압(Vth)의 차이보다 큰 경우, 상기 제1 스토리지 전극(STE1)과 상기 제1 데이터 라인(DL1) 사이의 커패시턴스는 상기 제1 절연층(220)의 상기 제1 두께(x1)에 의존한다.
반면, 상기 제1 스토리지 전극(STE1)에 인가되는 전압이 상기 제1 전압보다 낮은 전압인 경우에, 상기 낮은 전압에 의해 상기 제1 스토리지 전극(STE1)과 인접한 상기 반도체 패턴(SP)의 일측으로 정공이 축적되고, 타측으로는 전자가 밀려난다. 이에 따라, 상기 반도체 패턴(SP)은 전자 또는 정공이 이동하지 않는 부도체 성질을 갖게 된다. 이때, 상기 제1 스토리지 전극(STE1)과 상기 제1 데이터 라인(DL1) 사이의 커패시턴스는 제3 두께(x3)에 의존한다. 즉, 상기 제1 스토리지 전극(STE1)에 인가되는 전압은 상기 제1 데이터 라인(DL1)에 인가되는 전압과 문턱 전압(Vth)의 차이보다 작은 경우, 상기 제1 스토리지 전극(STE1)과 상기 제1 데이터 라인(DL1) 사이의 커패시턴스는 상기 제1 절연층(220)의 상기 제3 두께(x3)에 의존한다.
상기 제3 두께(x3)는 상기 제1 및 제2 두께들(x1, x2)의 합과 실질적으로 동일할 수 있고, 상기 제1 및 제2 두께들(x1, x2)의 합보다 얇을 수 있다. 다만, 상기 제3 두께(x3)는 상기 제1 두께(x1)보다는 두껍다. 상기 제1 스토리지 전극(STE1)과 상기 제1 데이터 라인(DL1) 사이의 커패시턴스는 상기 제1 두께(x1) 및 상기 제3 두께(x3)에 반비례한다.
따라서 상기 제1 스토리지 전극(STE1)에 인가되는 전압이 상기 제1 전압보다 낮은 전압인 경우의 커패시턴스가, 상기 제1 스토리지 전극(STE1)에 인가되는 전압이 상기 제1 전압보다 높은 전압인 경우의 커패시턴스보다 낮다. 이에 따라 소비 전력을 감소시키기 위해서는 상기 제1 스토리지 전극(STE1)에 인가되는 제2 전압은 상기 제1 전압보다 낮은 전압인 것이 바람직하다. 더욱 바람직하게는, 상기 제2 전압은 상기 제1 데이터 라인(DL1)에 인가되는 전압, 상기 제1 및 제2 화소 전극들(PE1, PE2) 각각에 인가되는 전압보다 낮을 수 있다.
이하, 도 2, 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 따른 제2 기판(200)의 제조 방법에 대해서 간단히 설명한다. 도 2, 도 3 및 도 4를 참조하면, 상기 제2 베이스 기판(210) 상에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 상기 제1 및 제2 게이트 라인들(GL1, GL2), 상기 제1 및 제2 스토리지 라인들(STL1, STL2), 상기 제1 및 제2 스토리지 전극들(STE1, STE2) 및 상기 게이트 전극(GE)을 포함하는 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴을 포함하는 상기 제2 베이스 기판(210) 상에 상기 제1 절연층(220)을 형성하고, 상기 제1 절연층(220) 상에 상기 반도체층(230a), 상기 오믹 콘택층(230b) 및 제2 금속층을 순차적으로 형성한다. 상기 반도체층(230a), 상기 오믹 콘택층(230b) 및 상기 제2 금속층을 하나의 마스크를 이용하여 패터닝함으로써, 상기 제1 및 제2 데이터 라인들(DL1, DL2), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 차광 패턴(BP)을 포함하는 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴을 포함하는 상기 제2 베이스 기판(210) 상에 상기 제2 절연층(240), 상기 제1 및 제2 화소 전극들(PE1, PE2) 및 상기 제2 배향막(250)을 순차적으로 형성한다.
이하, 제1, 제2 및 제3 모형들의 제조 및 이들에 대한 커패시턴스 측정 실험 결과를 설명한다.
제1 모형의 제조
기판 상에 너비가 약 3.0㎛인 제1 전극 및 약 0.45㎛ 두께의 질화 실리콘층을 형성하고, 비정질 실리콘층 및 n형 불순물이 고농도로 도핑된 비정질 실리콘층을 포함하는 약 0.2㎛ 두께의 반도체 패턴 및 제2 전극을 순차적으로 형성하였다. 상기 반도체 패턴은 상기 제1 전극에 비해 약 1.75㎛만큼 돌출되었다.
제2 모형의 제조
제2 전극의 너비가 약 2.0㎛인 것을 제외하고는 상기 제1 모형과 실질적으로 동일한 제2 모형을 제조하였다.
제3 모형의 제조
반도체 패턴의 가장자리와 상기 제1 전극의 가장자리가 거의 일치한 것을 제외하고는 상기 제2 모형과 실질적으로 동일한 제3 모형을 제조하였다.
커패시턴스 측정 실험
상기 제1, 제2 및 제3 모형들에 대해 상기 제1 전극에 공통 전압인 약 3.0V부터 약 -7.0V까지 전압을 인가하면서 상기 제1 및 제2 전극들 사이의 커패시턴스는 측정하였다. 상기 제1 모형에 대한 그 결과를 도 6에 나타낸다.
도 6은 커패시턴스 측정 실험에서 제1 전극에 인가된 전압에 따른 제1 및 제2 전극들 사이의 커패시턴스 변화를 나타낸 그래프이다.
도 6을 참조하면, 상기 제1 전극에 약 3.0V를 인가했을 때 커패시턴스는 약 6.30×1011F(패럿)이고, 상기 제1 전극에 인가되는 전압이 점점 낮아질수록 상기 커패시턴스 또한 감소하는 것을 알 수 있다. 상기 제1 전극에 약 0V를 인가했을 때 커패시턴스는 약 5.30×1011F이고, 상기 제1 전극에 인가되는 전압이 낮아질수록 상기 커패시턴스 또한 감소하는 것을 알 수 있다. 또한, 상기 제1 전극에 약 -2.0V를 인가했을 때 커패시턴스는 약 4.90×1011F임을 알 수 있다.
따라서 상기 제1 전극에 공통 전압보다 낮은 전압을 걸어주면 상기 제1 및 제2 전극들 사이의 커패시턴스가 상기 공통 전압보다 높은 전압을 걸어준 경우에 비해 상대적으로 낮아짐을 알 수 있다.
상기 제2 모형에 대해, 약 -2.0V의 전압을 상기 제1 전극에 인가하면 약 3.0V의 전압이 인가된 경우보다 상대적으로 상기 제1 및 제2 전극들 사이의 커패시턴스가 감소되었다.
상기 제3 모형에 대해, 약 -2.0V의 전압을 상기 제1 전극에 인가하면 상기 제2 모형의 커패시턴스보다 상대적으로 상기 제1 및 제2 전극들 사이의 커패시턴스가 감소되었다.
상기에서 설명한 바에 따르면, 상기 제1 스토리지 전극(STE1)에 상기 제1 전압보다 낮은 제2 전압을 인가함으로써 소비 전력을 감소시킬 수 있다. 또한, 상기 제1 데이터 라인(DL1)의 상기 제1 너비(w1)를 감소시키고, 상기 반도체 패턴(SP)의 돌출 길이를 감소시킴으로써 소비 전력을 감소시킬 수 있다. 나아가, 상기 제1 스토리지 전극(STE1)과 상기 제1 및 제2 화소 전극들(PE1, PE2)의 거리를 감소시킴으로써 소비 전력을 감소시키고, 크로스토크의 발생을 최소화시킬 수 있다. 또한, 상기 제1 데이터 라인(DL1)의 선폭을 감소시키고, 상기 박막 트랜지스터(SW)의 면적을 최소화함으로써 상기 제1 표시 패널(500)의 개구율을 향상시킬 수 있다.
본 발명에 따르면, 상기 제1 데이터 라인(DL1)과 상기 제1 스토리지 전극(STE1) 사이의 커패시턴스를 감소시키고, 상기 제1 표시 패널(500)의 개구율을 향상시킬 수 있다.
도 7은 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 제2 표시 패널(502)은 제1 기판(100), 제2 기판(202) 및 액정층(300)을 포함한다. 상기 제1 기판(100)은 도 1 및 도 2에서 설명한 것과 실질적으로 동일하므로 중복되는 설명은 생략한다. 상기 제1 기판(100)의 공통 전극(CE)에는 제1 전압이 인가된다.
상기 제2 기판(202)은 상기 제1 기판(100)과 대향하고, 상기 제1 기판(100)과 결합하여 상기 액정층(300)을 정의한다. 상기 제2 기판(200)은 제1 및 제2 게이트 라인들(GL1, GL2), 제1 및 제2 데이터 라인들(DL1, DL2), 박막 트랜지스터(SW), 제3 및 제4 스토리지 전극들(STE3, STE4), 스토리지 라인(STL), 제1, 제2 및 제3 화소 전극들(PE1, PE2, PE3) 및 제2 배향막(250)을 포함한다. 상기 제2 기판(202)은 상기 제3 및 제4 스토리지 전극들(STE3, STE4)을 제외하고는 도 3에서 설명한 것과 실질적으로 동일하므로 중복되는 설명은 생략한다.
상기 제3 스토리지 전극(STE3)은 상기 제1 데이터 라인(DL1)의 연장 방향인 제2 방향(D2)으로 연장된다. 상기 제3 스토리지 전극(STE3)은 상기 제1 데이터 라인(DL1)과 중첩된다. 상기 제3 스토리지 전극(STE3)은 상기 제1 데이터 라인(DL1)의 하부에 형성될 수 있다. 상기 제3 스토리지 전극(STE3)의 양단부는 각각 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)과 중첩된다.
상기 제4 스토리지 전극(STE4)은 상기 제2 방향(D2)으로 연장되어 상기 제3 스토리지 전극(STE3)의 제1 방향(D1)에 배치된다. 상기 제4 스토리지 전극(STE4)은 상기 제2 데이터 라인(DL2)과 중첩된다. 상기 제4 스토리지 전극(STE4)은 상기 제2 데이터 라인(DL2)의 하부에 형성될 수 있다. 상기 제3 및 제4 스토리지 전극들(STE3, STE4)은 상기 제1 방향(D1)으로 연장된 상기 제1 스토리지 라인(STL1)에 의해 서로 연결된다. 상기 제1 스토리지 라인(STL1)을 통해서 상기 제3 및 제4 스토리지 전극들(STE3, STE4) 각각에 공통적으로 제2 전압이 인가될 수 있다. 상기 제2 전압은 상기 제1 전압과 실질적으로 동일하거나, 상기 제1 전압보다 높거나 낮을 수 있다. 바람직하게는, 상기 제2 전압은 상기 제1 전압보다 낮을 수 있다. 예를 들어, 상기 제1 전압이 약 3V 내지 5V일 때, 상기 제2 전압은 약 -7V 이상 약 3V 미만일 수 있다.
이하, 상기 제3 스토리지 전극(STE3)과 상기 제1 화소 전극(PE1)이 중첩되는 영역에 배치된 상기 제3 스토리지 전극(STE3)의 가장자리를 "제3 단부"로 정의하고, "제1 화소 전극의 단부"는 상기 제1 데이터 라인(DL1) 및 상기 제3 단부와 인접한 상기 제1 화소 전극(PE1)의 가장자리를 지칭한다. 또한, 상기 제3 스토리지 전극(STE3)과 상기 제2 화소 전극(PE2)이 중첩되는 영역에 배치된 상기 제3 스토리지 전극(STE3)의 가장자리를 "제4 단부"로 정의하고, "제2 화소 전극의 단부"는 상기 제1 데이터 라인(DL1) 및 상기 제4 단부와 인접한 상기 제2 화소 전극(PE2)의 가장자리를 지칭한다.
상기 제3 스토리지 전극(STE3)의 제3 단부와 상기 제1 화소 전극(PE1)의 단부 사이의 거리는 상기 제3 스토리지 전극(STE4)의 제4 단부와 상기 제2 화소 전극(PE2)의 단부 사이의 거리와 서로 다르다. 이하, 도 7을 참조하여 상기 제3 스토리지 전극(STE3)과 상기 제1 및 제2 화소 전극들(PE1, PE2) 사이의 관계에 대해서 구체적으로 설명한다.
도 8은 도 6의 IV-IV' 라인을 따라 절단한 단면도이다.
도 8을 참조하면, 상기 제1 데이터 라인(DL1)은 제1 너비(w1)를 갖는다. 상기 제1 너비(w1)는 도 3에서 설명한 것과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 제3 스토리지 전극(STE3)은 상기 제1 데이터 라인(DL1)의 하부에 배치되고, 상기 제1 데이터 라인(DL1)의 상기 제1 너비(w1)보다 넓은 너비를 갖는다. 상기 제3 스토리지 전극(STE3)의 양단부는 각각 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)과 중첩된다. 상기 제3 스토리지 전극(STE3)은 상기 제1 화소 전극(PE1)과 상기 제1 방향(D1)으로 일정 너비만큼 중첩된다. 상기 제3 스토리지 전극(STE3)의 상기 제3 단부와 상기 제1 화소 전극(PE1) 단부는 제1 거리(d1)만큼 이격된다. 상기 제1 거리(d1)는 제1 중첩폭으로서, 도 3에서 설명한 것과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 제3 스토리지 전극(STE3)의 제4 단부와 상기 제2 화소 전극(PE2)의 단부는 제2 거리(d2)만큼 이격된다. 상기 제3 스토리지 전극(STE3)을 기준으로, 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)은 상기 제3 스토리지 전극(STE3)과 비대칭적으로 중첩된다. 즉, 상기 제1 거리(d1)는 상기 제2 거리(d2)와 다르다. 다시 말하면, 상기 제1 중접폭과 상기 제1 데이터 라인(DL1)과 상기 제2 화소 전극(PE1)의 제2 중첩폭이 서로 다를 수 있다.
상기 제1 거리(d1) 및 상기 제2 거리(d2)의 상대적인 크기는 상기 제2 배향막(250)의 러빙 방향에 의존한다. 상기 제2 배향막(250)의 러빙 방향이 상기 제2 데이터 라인(DL2)에서 상기 제1 데이터 라인(DL1)을 향하는 방향일 때, 상기 제1 거리(d1)는 상기 제2 거리(d2)보다 짧은 것이 바람직하다. 다시 말하면, 상기 제2 배향막(250)의 러빙 방향이 상기 제1 화소 전극(PE1)이 형성된 영역에서 상기 제2 화소 전극(PE2)이 형성된 영역을 향하는 방향일 때, 상기 제1 중첩폭은 상기 제2 중첩폭보다 좁다.
예를 들어, 상기 제1 거리(d1)와 상기 제2 거리(d2)의 차는 약 1.0㎛ 이상 약 3.0㎛미만이다. 상기 제3 스토리지 전극(STE3)의 너비는 도 1에 도시된 상기 제1 스토리지 전극(STE1)의 너비에 비해 상대적으로 좁을 수 있다. 상기 제1 거리(d1)는 도 3에 도시된 제1 거리(d1)에 비해 약 1.0㎛ 내지 약 3.0㎛ 짧을 수 있다.
상기 제2 배향막(250)은 상기 제1, 제2 및 제3 화소 전극들(PE1, PE2, PE3)을 포함하는 상기 제2 베이스 기판(210) 상에 형성된다. 상기 제2 배향막(250)은 상기 제2 베이스 기판(210)의 전면에 형성된다. 상기 제2 배향막(250)은 상기 제1 배향막(120)과 함께 상기 액정층(300)의 액정 분자들에 선경사각을 제공한다.
도 9는 도 7에 도시된 제1 및 제2 배향막들의 러빙 방향을 설명하기 위한 개념도들이다.
도 9를 참조하면, 상기 제2 배향막(250)은 제1 러빙 방향(RD1)을 갖는다. 상기 제1 러빙 방향(RD1)은 상기 제1 화소 전극(PE1)이 형성된 영역에서 상기 제2 화소 전극(PE2)이 형성된 영역을 향하는 방향일 수 있다. 보다 구체적으로, 상기 제1 러빙 방향(RD1)은 상기 제2 데이터 라인(DL2)의 상부측에서 상기 제1 데이터 라인(DL1)을 하부측을 향하는 방향으로, 상기 제1 게이트 라인(GL1)을 기준으로 사선 방향일 수 있다.
상기 러빙하는 공정에서, 러빙포(미도시)는 화소(P)를 기준으로 상기 화소(P)의 외곽을 정의하는 상기 제2 데이터 라인(DL2)의 일측에서 상기 제2 데이터 라인(DL2)의 타측으로 넘어와 상기 화소(P)를 지나게 되고, 다시 상기 화소(P)에서 상기 제1 데이터 라인(DL1)의 일측에서 상기 제1 데이터 라인(DL1)의 타측으로 넘어가 상기 화소(P)의 외부를 지나게 된다.
이러한 과정에서, 상기 러빙포가 상기 제2 데이터 라인(DL2)과 상기 제1 화소 전극(PE1) 사이의 단차와, 상기 제1 화소 전극(PE1)과 상기 제1 데이터 라인(DL1) 사이의 단차를 따라 이동하게 된다. 상기 러빙포의 이동에 있어서, 높은 곳에서 낮은 곳으로의 이동은 쉽지만 낮은 곳에서 높은 곳으로의 이동은 상기 단차에 의해서 상대적으로 어렵다.
상기 제1 거리(d1)와 상기 제2 거리(d2)가 실질적으로 동일한 경우, 중첩 면적이 실질적으로 동일하므로 상기 제3 스토리지 전극(STE3)의 제3 단부와 상기 제1 화소 전극(PE1)의 단부 사이에서 러빙에 의해 유발되는 커플링 커패시턴스의 변동이, 상기 제3 스토리지 전극(STE3)의 제4 단부와 상기 제2 화소 전극(PE2)의 단부 사이의 커플링 커패시턴스의 변동보다 크다.
반면, 본 발명의 실시예와 같이 상기 제1 거리(d1)를, 상기 제2 거리(d2)보다 짧게 함으로써 상기 제3 스토리지 전극(STE3)의 제3 단부와 상기 제1 화소 전극(PE1)의 단부 사이에서 러빙에 의해 유발되는 커플링 커패시턴스의 변동을 최소화시킬 수 있다. 이에 따라, 상기 제2 표시 패널(502)에 요구되는 소비 전력을 감소시킬 수 있다.
한편, 상기 제1 배향막(120)은 상기 제1 러빙 방향(RD1)과 다른 제2 러빙 방향(RD2)을 갖는다. 상기 제2 러빙 방향(RD2)은 상기 제2 데이터 라인(DL2)의 하부측에서 상기 제1 데이터 라인(DL1)의 상부측을 향하는 방향과 실질적으로 동일한 방향이다.
본 발명에 따르면, 상기 제1 데이터 라인(DL1)과 상기 제3 스토리지 전극(STE3) 사이의 커패시턴스를 감소시키고, 상기 제1 표시 패널(500)의 개구율을 향상시킬 수 있다.
도 10a 내지 도 10c는 도 8에 도시된 제2 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 10a를 참조하면, 상기 제2 베이스 기판(210) 상에 제3 스토리지 전극(STE3)을 형성하고, 상기 제3 스토리지 전극(STE3)을 포함하는 상기 제2 베이스 기판(210) 상에 제1 절연층(220), 비정질 실리콘층(230a), n형 불순물이 고농도로 도핑된 비정질 실리콘층(230b) 및 금속층(ML)을 순차적으로 형성한다. 상기 금속층(ML)을 포함하는 상기 제2 베이스 기판(210) 상에 포토레지스트 패턴(PR)을 형성한다.
상기 포토레지스트 패턴(PR)을 식각 방지막으로 이용하여 상기 비정질 실리콘층(230a), n형 불순물이 고농도로 도핑된 상기 비정질 실리콘층(230b) 및 상기 금속층(ML)을 패터닝한다.
도 10b를 참조하면, 상기 포토레지스트 패턴(PR)의 하부에 상기 제1 데이터 라인(DL1) 및 상기 반도체 패턴(SP)이 형성된다.
이어서, 상기 포토레지스트 패턴(PR)을 소정 두께 제거하여 상기 제1 데이터 라인(DL1) 상에 잔류 패턴(RPR)을 형성한다. 상기 잔류 패턴(RPR)을 형성하는 단계에서, 상기 제1 데이터 라인(DL1)과 연결된 금속 패턴(미도시)의 일부가 노출된다.
도 10c를 참조하면, 상기 잔류 패턴(RPR)을 식각 방지막으로 이용하여 상기 금속 패턴의 일부를 제거한다. 이에 따라, 상기 제1 데이터 라인(DL1)과 연결된 상기 박막 트랜지스터(SW)의 소스 전극(SE) 및 드레인 전극(DE)이 형성된다. 상기 금속 패턴의 일부를 제거하는 공정에서, 상기 제1 데이터 라인(DL1)의 가장자리의 일부가 제거된다. 이에 따라, 상기 제1 데이터 라인(DL1)의 가장자리가 상기 반도체 패턴(SP)의 가장자리보다 함입되고, 상기 반도체 패턴(SP)이 상기 제1 데이터 라인(DL1)보다 돌출되게 된다.
이어서, 상기 제1 데이터 라인(DL1)을 포함하는 상기 제2 베이스 기판(210) 상에 제2 절연층(240)을 형성하고, 상기 제2 절연층(240) 상에 투명 전극층을 형성한다. 상기 투명 전극층을 패터닝하여 상기 제1 및 제2 화소 전극들(PE1, PE2)을 형성한다. 상기 제1 화소 전극(PE1)은 상기 제3 스토리지 전극(STE3)의 제3 단부와 중첩되고, 상기 제2 화소 전극(PE2)은 상기 제3 스토리지 전극(STE3)의 제4 단부와 중첩된다. 상기 제3 스토리지 전극(STE3)을 기준으로, 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)은 상기 제3 스토리지 전극(STE3)과 비대칭적으로 중첩된다. 상기 제3 단부와 상기 제1 화소 전극(PE1)의 단부 사이의 거리가 상기 제4 단부와 상기 제2 화소 전극(PE2)의 단부 사이의 거리보다 짧다.
상기 제1 및 제2 화소 전극들(PE1, PE2)을 포함하는 상기 제2 베이스 기판(210) 상에 배향막 원료 물질(251)을 도포한다. 도포된 상기 배향막 원료 물질(251) 상에서 제3 방향(D3)으로 러빙한다. 상기 제3 방향(D3)은 도 3에 도시된 제1 러빙 방향(RD1)과 실질적으로 동일하다.
이에 따라, 상기 제3 스토리지 전극(STE3)의 제3 단부와 상기 제1 화소 전극(PE1)의 단부 사이에서 러빙에 의해 유발되는 커플링 커패시턴스의 변동을 최소화시킬 수 있다. 이에 따라, 상기 제2 표시 패널(502)에 요구되는 소비 전력을 감소시킬 수 있다.
본 발명에 따르면, 개구율을 향상시키고, 스토리지 전극과 데이터 라인 사이의 커패시턴스를 최소화하여 소비 전력을 감소시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
500, 502: 제1, 제2 표시 패널 100, 102: 제1 기판
200, 202: 제2 기판 300: 액정층
GL1, GL2: 제1, 제2 게이트 라인 STL: 스토리지 라인
DL1, DL2: 제1, 제2 데이터 라인 SW: 박막 트랜지스터
STE1, STE2, STE3, STE4: 제1, 제2, 제3, 제4 스토리지 전극
PE1, PE2, PE3: 제1, 제2, 제3 화소 전극
AP: 액티브 패턴 SP: 반도체 패턴

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 형성된 데이터 라인;
    상기 데이터 라인의 제1 측에 배치된 제1 화소 전극;
    상기 데이터 라인의 제2 측에 배치된 제2 화소 전극; 및
    상기 데이터 라인과 중첩되고, 상기 제1 화소 전극과 제1 중첩폭으로 중첩되며 상기 제1 중첩폭보다 넓은 제2 중첩폭으로 상기 제2 화소 전극과 중첩되는 스토리지 전극을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 제1 및 제2 화소 전극들 위에 배치되고 상기 제1 화소 전극이 형성된 영역에서 상기 제2 화소 전극이 형성된 영역으로 진행하는 러빙 방향을 갖는 배향막을 더 포함하는 것을 특징으로 하는 표시 기판.
  3. 제1항에 있어서, 상기 데이터 라인과 교차하는 방향으로 연장되어 상기 스토리지 전극과 연결된 스토리지 라인을 더 포함하는 것을 특징으로 하는 표시 기판.
  4. 제1항에 있어서, 상기 제1 중첩폭과 상기 제2 중첩폭의 차이는 1.0㎛ 이상 3.0㎛미만인 것을 특징으로 하는 표시 기판.
  5. 제1항에 있어서, 상기 제1 중첩폭 및 제2 중첩폭 각각은 1.0㎛ 내지 3.0㎛인 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 데이터 라인의 너비는 0.5㎛ 내지 3.0㎛인 것을 특징으로 하는 표시 기판.
  7. 제1항에 있어서, 상기 데이터 라인의 하부에 형성된 반도체 패턴을 더 포함하고, 상기 반도체 패턴은 상기 데이터 라인에 비해 0㎛ 내지 0.3㎛ 만큼 돌출된 것을 특징으로 하는 표시 기판.
  8. 베이스 기판 상에 스토리지 전극을 형성하는 단계;
    상기 스토리지 전극과 중첩된 데이터 라인을 형성하는 단계; 및
    상기 데이터 라인의 제1 측에 배치되어 상기 스토리지 전극과 제1 중첩폭으로 중첩되는 제1 화소 전극 및 상기 데이터 라인의 제2 측에 배치되어 상기 스토리지 전극과 상기 제1 중첩폭보다 넓은 제2 중첩폭으로 중첩되는 제2 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 제1 및 제2 화소 전극들 상에 상기 제1 화소 전극이 형성된 영역에서 상기 제2 화소 전극이 형성된 영역으로 진행하는 러빙 방향을 갖는 배향막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제9항에 있어서, 상기 제1 중첩폭과 상기 제2 중첩폭의 차이는 1.0㎛ 이상 3.0㎛미만인 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 공통 전극을 포함하는 제1 기판; 및
    상기 제1 기판과 대향하고, 데이터 라인, 상기 데이터 라인의 하부에 형성되어 상기 데이터 라인과 중첩되고 상기 공통 전극에 인가되는 제1 전압보다 낮은 제2 전압이 인가되는 스토리지 전극 및 상기 데이터 라인의 제1 측에 배치되어 상기 스토리지 전극과 중첩된 제1 화소 전극을 포함하는 제2 기판을 포함하는 표시 패널.
  12. 제11항에 있어서, 상기 제2 전압은 상기 제1 화소 전극에 인가되는 제3 전압의 최소 레벨 보다 낮은 것을 특징으로 하는 표시 패널.
  13. 제11항에 있어서, 상기 스토리지 전극의 너비는 상기 데이터 라인의 너비보다 넓은 것을 특징으로 하는 표시 패널.
  14. 제11항에 있어서, 상기 제1 화소 전극과 상기 스토리지 전극의 제1 중첩폭은 1.0㎛ 내지 3.0㎛인 것을 특징으로 하는 표시 패널.
  15. 제11항에 있어서, 상기 제2 기판은
    상기 데이터 라인의 제2 측에 배치되고 상기 스토리지 전극과 제2 중첩폭으로 중첩된 제2 화소 전극을 더 포함하는 것을 특징으로 하는 표시 패널.
  16. 제15항에 있어서, 상기 제2 기판은
    상기 제1 및 제2 화소 전극들 상에 형성되고 상기 제1 화소 전극이 형성된 영역에서 상기 제2 화소 전극이 형성된 영역으로 진행하는 러빙 방향을 갖는 배향막을 더 포함하는 것을 특징으로 하는 표시 패널.
  17. 제15항에 있어서, 상기 제1 중첩폭과 상기 제2 중첩폭의 차이는 1.0㎛ 이상 3.0㎛미만인 것을 특징으로 하는 표시 패널.
  18. 제15항에 있어서, 상기 제1 중첩폭 및 제2 중첩폭 각각은 1.0㎛ 내지 3.0㎛인 것을 특징으로 하는 표시 패널.
  19. 제11항에 있어서, 상기 데이터 라인의 너비는 0.5㎛ 내지 3.0㎛인 것을 특징으로 하는 표시 패널.
  20. 제11항에 있어서, 상기 제2 기판은 상기 데이터 라인의 하부에 형성된 반도체 패턴을 더 포함하고,
    상기 반도체 패턴은 상기 데이터 라인에 비해 0㎛ 내지 0.3㎛ 만큼 돌출된 것을 특징으로 하는 표시 패널.
KR1020100009414A 2010-02-02 2010-02-02 표시 기판, 이의 제조 방법 및 표시 패널 KR20110089915A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100009414A KR20110089915A (ko) 2010-02-02 2010-02-02 표시 기판, 이의 제조 방법 및 표시 패널
US12/981,817 US8441587B2 (en) 2010-02-02 2010-12-30 Display substrate, method of manufacturing the same and display panel having the same
US13/886,515 US8629946B2 (en) 2010-02-02 2013-05-03 Display substrate, method of manufacturing the same and display panel having the same
US14/097,663 US8836876B2 (en) 2010-02-02 2013-12-05 Display substrate, method of manufacturing the same and display panel having the same
US14/455,064 US9030615B2 (en) 2010-02-02 2014-08-08 Display substrate, method of manufacturing the same and display panel having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100009414A KR20110089915A (ko) 2010-02-02 2010-02-02 표시 기판, 이의 제조 방법 및 표시 패널

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170108832A Division KR20170102838A (ko) 2017-08-28 2017-08-28 표시 기판, 이의 제조 방법 및 표시 패널

Publications (1)

Publication Number Publication Date
KR20110089915A true KR20110089915A (ko) 2011-08-10

Family

ID=44341359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100009414A KR20110089915A (ko) 2010-02-02 2010-02-02 표시 기판, 이의 제조 방법 및 표시 패널

Country Status (2)

Country Link
US (4) US8441587B2 (ko)
KR (1) KR20110089915A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230062317A (ko) * 2021-10-27 2023-05-09 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판 및 디스플레이 패널

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110089915A (ko) * 2010-02-02 2011-08-10 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시 패널
KR101774484B1 (ko) * 2011-02-15 2017-09-05 삼성디스플레이 주식회사 인듐 산화막의 비할로겐성 식각액 및 이를 이용한 표시 기판의 제조 방법
US9235103B2 (en) * 2012-10-25 2016-01-12 Au Optronics Corporation 3D liquid crystal display comprising four electrodes alternately arrange between a first and second substrate
KR20150098278A (ko) * 2014-02-19 2015-08-28 삼성디스플레이 주식회사 표시 장치
TWI545381B (zh) * 2014-05-21 2016-08-11 群創光電股份有限公司 顯示裝置
KR102611213B1 (ko) * 2016-06-22 2023-12-07 삼성디스플레이 주식회사 표시 장치
CN105975963B (zh) * 2016-06-30 2019-06-07 京东方科技集团股份有限公司 一种指纹识别基板及其制备方法、显示面板和显示装置
TWI634375B (zh) * 2017-07-10 2018-09-01 友達光電股份有限公司 畫素結構及其顯示面板
JP6673386B2 (ja) * 2018-02-26 2020-03-25 セイコーエプソン株式会社 電気光学装置および電子機器
US10739649B2 (en) * 2018-10-22 2020-08-11 Chongqing Hkc Optoelectronics Technology Co., Ltd. Liquid crystal display device reducing kick back to improve display quality
CN113376895B (zh) * 2021-05-27 2023-01-24 惠科股份有限公司 一种液晶显示面板及液晶显示器

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09101545A (ja) 1995-10-06 1997-04-15 Toshiba Electron Eng Corp 液晶表示装置およびその製造方法
CN100409088C (zh) * 1997-11-03 2008-08-06 三星电子株式会社 具有改变的电极排列的液晶显示器
KR19990080392A (ko) 1998-04-16 1999-11-05 김영환 액정 표시 소자
TWI254159B (en) * 2000-09-29 2006-05-01 Au Optronics Corp Liquid crystal display with a wide angle of view
US7209192B2 (en) 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR101133751B1 (ko) * 2003-09-05 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
KR101202530B1 (ko) * 2005-12-27 2012-11-16 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
JP2006126867A (ja) 2006-01-11 2006-05-18 Seiko Epson Corp アクティブマトリクス基板及び電気光学装置及び電子機器
KR20070080469A (ko) 2006-02-07 2007-08-10 삼성전자주식회사 박막 트랜지스터 기판, 액정 표시 패널 및 이의 제조방법
KR101306206B1 (ko) 2006-04-24 2013-09-10 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
TWM303386U (en) * 2006-05-19 2006-12-21 Wintek Corp Multi-domain vertically aligned liquid crystal display
KR101233356B1 (ko) 2006-10-19 2013-02-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 리페어 방법
KR101306239B1 (ko) * 2006-11-03 2013-09-17 삼성디스플레이 주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
JP2008134407A (ja) 2006-11-28 2008-06-12 Hitachi Displays Ltd 表示装置
KR101415563B1 (ko) * 2007-12-07 2014-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101384142B1 (ko) 2007-12-28 2014-04-14 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR101538320B1 (ko) * 2008-04-23 2015-07-23 삼성디스플레이 주식회사 표시 장치
KR20090118391A (ko) * 2008-05-13 2009-11-18 삼성전자주식회사 어레이기판 및 이를 갖는 표시장치
JP4702424B2 (ja) * 2008-10-08 2011-06-15 カシオ計算機株式会社 液晶表示素子
KR101612480B1 (ko) * 2008-12-22 2016-04-27 삼성디스플레이 주식회사 배향기판, 이를 포함하는 액정표시패널 및 배향기판의 제조방법
CN102023434B (zh) * 2009-09-18 2013-01-23 北京京东方光电科技有限公司 阵列基板及其驱动方法
US8259249B2 (en) * 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
TWI386743B (zh) * 2009-12-01 2013-02-21 Au Optronics Corp 顯示面板
KR20110089915A (ko) * 2010-02-02 2011-08-10 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시 패널
JP5619783B2 (ja) * 2010-02-04 2014-11-05 シャープ株式会社 液晶表示装置
KR20110092389A (ko) * 2010-02-09 2011-08-18 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
US9081237B2 (en) * 2010-04-02 2015-07-14 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
KR101698803B1 (ko) * 2010-06-11 2017-02-02 삼성디스플레이 주식회사 액정표시장치
JP5651415B2 (ja) * 2010-09-21 2015-01-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
TW201217858A (en) * 2010-10-29 2012-05-01 Au Optronics Corp Liquid crystal display integrated with solar cell module
KR101820428B1 (ko) * 2010-12-13 2018-01-22 삼성디스플레이 주식회사 액정 표시 장치
KR101941547B1 (ko) * 2012-01-06 2019-04-15 삼성디스플레이 주식회사 광 배향 방법, 이를 수행하기 위한 노광 장치 및 액정 표시 패널
KR101973061B1 (ko) * 2012-02-27 2019-04-29 삼성디스플레이 주식회사 표시 기판, 이를 포함하는 표시 패널, 이의 제조 방법 및 표시 패널의 제조 방법
KR20130106219A (ko) * 2012-03-19 2013-09-27 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230062317A (ko) * 2021-10-27 2023-05-09 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판 및 디스플레이 패널
US12038658B2 (en) 2021-10-27 2024-07-16 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel

Also Published As

Publication number Publication date
US20140092148A1 (en) 2014-04-03
US20130240890A1 (en) 2013-09-19
US20140347592A1 (en) 2014-11-27
US8836876B2 (en) 2014-09-16
US8441587B2 (en) 2013-05-14
US8629946B2 (en) 2014-01-14
US9030615B2 (en) 2015-05-12
US20110187949A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
KR20110089915A (ko) 표시 기판, 이의 제조 방법 및 표시 패널
US7643112B2 (en) Color filter substrate and manufacturing method thereof
US9570472B2 (en) Array substrate and manufacturing method thereof, and liquid crystal display
US8767158B2 (en) Array substrate, liquid crystal panel, liquid crystal display and driving method thereof
US7548295B2 (en) Active matrix substrate, liquid crystal display device, and method of manufacturing liquid crystal display device
KR20090129774A (ko) 표시 기판 및 이를 포함하는 액정표시패널
JP2007328210A (ja) 液晶表示装置
US8071406B2 (en) Array substrate and method of manufacturing the same
JP2009037189A (ja) 表示装置
US20030043329A1 (en) Array substrate for in-plane switching liquid crystal display device and manufacturing method of the same
US7884912B2 (en) Liquid crystal display device
JP5865088B2 (ja) 液晶表示装置およびその製造方法
US8378944B2 (en) Array substrate for in-plane switching mode liquid crystal display device
JP4449958B2 (ja) Ｆｆｓ方式の液晶表示パネル
US7532294B2 (en) Display apparatus and method of manufacturing the same
US8547515B2 (en) Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same
KR101551303B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
KR101197763B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR20150031387A (ko) 액정 표시 장치
JP5194186B2 (ja) 表示装置
KR20170102838A (ko) 표시 기판, 이의 제조 방법 및 표시 패널
KR20120022210A (ko) 액정표시장치 및 그의 제조방법
JPWO2009133595A1 (ja) アクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法
KR102145279B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment