KR102611213B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102611213B1
KR102611213B1 KR1020160078003A KR20160078003A KR102611213B1 KR 102611213 B1 KR102611213 B1 KR 102611213B1 KR 1020160078003 A KR1020160078003 A KR 1020160078003A KR 20160078003 A KR20160078003 A KR 20160078003A KR 102611213 B1 KR102611213 B1 KR 102611213B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
common voltage
display device
short
Prior art date
Application number
KR1020160078003A
Other languages
English (en)
Other versions
KR20180000378A (ko
Inventor
박형준
이성영
김경호
장환영
박기원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160078003A priority Critical patent/KR102611213B1/ko
Priority to US15/622,597 priority patent/US11410596B2/en
Priority to CN201710479909.3A priority patent/CN107526221A/zh
Publication of KR20180000378A publication Critical patent/KR20180000378A/ko
Application granted granted Critical
Publication of KR102611213B1 publication Critical patent/KR102611213B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Abstract

표시 장치는 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판과 마주하는 상기 제1 기판의 전면에 위치하는 제1 전극, 상기 제1 기판과 마주하는 상기 제2 기판의 가장자리를 따라 위치하며 상기 제1 전극과 마주하는 제2 전극, 및 상기 제1 전극과 상기 제2 전극을 전기적으로 연결하는 적어도 하나의 쇼트 전극을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 정전기를 방지할 수 있는 표시 장치에 관한 것이다.
최근에는 액정 표시 장치(liquid crystal display), 및 유기 발광 표시 장치(organic light emitting diode display) 등의 다양한 표시 장치가 상용화되어 있다.
이러한 표시 장치는 절연 기판 상에 복수의 화소 및 배선들이 배치되어 있는 표시 패널을 포함한다. 표시 패널은 복수의 화소가 배치되어 영상이 표시되는 표시 영역과 표시 영역으로 전원을 공급하기 위한 패드와 배선들이 배치되는 주변 영역을 포함한다.
복수의 화소, 및 전원 공급을 위한 패드와 배선들이 절연 기판 상에 형성되어 있음에 따라, 순간적으로 발생하는 정전기는 절연 기판 밖으로 분산될 수 없으며, 주변 영역에 배치되어 있는 배선들을 통해 표시 영역으로 유입되어 화소의 절연막이나 박막 트랜지스터 등을 손상시킬 수 있다. 즉, 표시 패널은 정전기에 매우 취약할 수 있으며, 정전기에 의해 표시 패널의 불량이 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 정전기를 방지할 수 있는 표시 장치를 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판과 마주하는 상기 제1 기판의 전면에 위치하는 제1 전극, 상기 제1 기판과 마주하는 상기 제2 기판의 가장자리를 따라 위치하며 상기 제1 전극과 마주하는 제2 전극, 및 상기 제1 전극과 상기 제2 전극을 전기적으로 연결하는 적어도 하나의 쇼트 전극을 포함한다.
상기 제1 전극의 최외곽은 상기 제2 전극의 최외곽과 중첩할 수 있다.
상기 제1 전극의 최외곽은 상기 제1 기판의 최외곽과 중첩할 수 있다.
상기 제2 기판에 위치하는 공통 전압 배선을 더 포함하고, 상기 적어도 하나의 쇼트 전극은 상기 공통 전압 배선에 연결되어 있을 수 있다.
상기 제2 기판의 제1 변에 인접한 패드 영역에 연결되어 있는 적어도 하나의 구동 회로부를 더 포함하고, 상기 공통 전압 배선은 상기 적어도 하나의 구동 회로부에 연결되어 있을 수 있다.
상기 적어도 하나의 쇼트 전극은, 상기 공통 전압 배선과 상기 제2 전극을 전기적으로 연결하는 제1 쇼트 전극, 및 상기 공통 전압 배선과 상기 제2 전극을 전기적으로 연결하지 않는 제2 쇼트 전극을 포함할 수 있다.
상기 공통 전압 배선은 상기 제2 전극에 인접하여 상기 제1 기판과 마주하는 면의 가장자리를 따라 위치하고, 상기 적어도 하나의 쇼트 전극은 상기 제2 기판의 제1 변 및 상기 제1 변과 마주하는 제2 변에 인접하여 위치할 수 있다.
상기 적어도 하나의 쇼트 전극은 상기 제2 기판의 제3 변 및 상기 제3 변과 마주하는 제4 변에 인접하여 위치할 수 있다.
상기 제2 기판 위에 위치하고, 상기 적어도 하나의 구동 회로부에 연결되어 있는 전원 전압선, 및 상기 제2 기판 위에 위치하여 상기 제1 전극과 마주하며, 상기 전원 전압선에 연결되어 있는 제3 전극을 더 포함할 수 있다.
복수의 화소, 및 상기 제2 기판 위에 위치하고 상기 복수의 화소에 게이트 신호를 인가하는 게이트 회로부를 더 포함하고, 상기 전원 전압선은 상기 게이트 회로부에 연결되어 있을 수 있다.
상기 전원 전압선에는 상기 게이트 회로부의 구동을 위한 낮은 레벨의 전원 전압이 인가될 수 있다.
상기 제3 전극은 상기 제2 전극과 상기 게이트 회로부의 사이에 위치할 수 있다.
상기 제2 전극과 상기 공통 전압 배선을 직접 연결하는 연결부를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 공통 전압 배선, 상기 공통 전압 배선에 연결되어 미리 정해진 레벨의 공통 전압을 인가하는 구동 회로부, 상기 공통 전압 배선에 연결되어 있는 제1 전극, 및 상기 공통 전압 배선에 연결되고 상기 제1 전극과 마주하는 제2 전극을 포함하고, 상기 제1 전극은 상기 제2 전극과 마주하는 면의 전체에 위치하고, 상기 제2 전극은 상기 제1 전극과 마주하는 면의 가장자리에 위치하여 상기 제1 전극과 마주한다.
상기 제1 전극이 위치되어 있는 제1 기판을 더 포함하고, 상기 제1 전극의 최외곽은 상기 제1 기판의 최외곽과 중첩할 수 있다.
상기 제1 전극의 최외곽은 상기 제2 전극의 최외곽과 중첩할 수 있다.
상기 공통 전압 배선과 상기 제1 전극을 서로 연결하는 적어도 하나의 쇼트 전극을 더 포함할 수 있다.
상기 적어도 하나의 쇼트 전극은 상기 공통 전압 배선과 상기 제2 전극을 서로 연결할 수 있다.
상기 공통 전압 배선과 상기 제2 전극을 직접 연결하는 연결부를 더 포함할 수 있다.
복수의 화소, 상기 복수의 화소에 게이트 신호를 인가하는 게이트 회로부, 상기 구동 회로부 및 상기 게이트 회로부에 연결되어 있는 전원 전압선, 및 상기 전원 전압선에 연결되고 상기 제1 전극과 마주하는 제3 전극을 더 포함하고, 상기 제3 전극은 인접한 상기 제2 전극과 상기 게이트 회로부의 사이에 위치할 수 있다.
정전기가 표시 장치로 유입되지 않도록 하여 표시 장치의 불량 발생을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 II-II 선을 따라 자른 표시 장치의 단면도이다.
도 3은 도 1의 III-III 선을 따라 자른 표시 장치의 단면도이다.
도 4는 도 1의 IV-IV 선을 따라 자른 표시 장치의 단면도이다.
도 5는 도 1의 실시예에 따른 표시 장치의 제1 기판 및 제1 전극을 도시한 사시도이다.
도 6은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 7은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 8은 도 7의 VIII-VIII 선을 따라 자른 표시 장치의 단면도이다.
도 9는 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 10은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "중첩된다"고 할 때, 이는 단면상에서 상하 중첩되는 것을 의미한다.
이하, 도 1 내지 5를 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다. 도 2는 도 1의 II-II 선을 따라 자른 표시 장치의 단면도이다. 도 3은 도 1의 III-III 선을 따라 자른 표시 장치의 단면도이다. 도 4는 도 1의 IV-IV 선을 따라 자른 표시 장치의 단면도이다. 도 5는 도 1의 실시예에 따른 표시 장치의 제1 기판 및 제1 전극을 도시한 사시도이다.
도 1 내지 5를 참조하면, 표시 장치(10)는 제1 기판(100), 제2 기판(200), 제1 전극(110), 제2 전극(230), 쇼트 전극(320, 321), 및 구동 회로부(400, 401, 402)를 포함한다.
제1 기판(100)은 제2 기판(200)과 마주하며, 제1 기판(100)과 제2 기판(200)은 서로 중첩한다. 제1 기판(100)은 상부 기판이고, 제2 기판(200)은 하부 기판일 수 있다. 제1 기판(100) 및 제2 기판(200)은 유리 또는 플라스틱으로 이루어진 투명한 절연체일 수 있다.
제1 기판(100)은 4개의 변(S1a, S2, S3, S4)을 포함할 수 있다. 그리고 제2 기판(100)은 4개의 변(S1b, S2, S3, S4)을 포함할 수 있다. 제1 변(S1a, S1b)은 제2 변(S2)과 마주하고, 제3 변(S3)은 제4 변(S4)과 마주할 수 있다. 제1 기판(100)의 개의 변(S2, S3, S4) 및 이에 대응하는 제2 기판(200)의 3개의 변(S2, S3, S4)은 서로 중첩하며, 제2 기판(200)의 제3 변(S3) 및 제4 변(S4)은 제1 기판(100)의 제3 변(S3) 및 제4 변(S4)보다 더 길게 형성되어 있을 수 있다. 따라서, 제2 기판(200)의 제1 변(S1b)은 제1 기판(100)의 제1 변(S1a)보다 돌출되어 제2 기판(200)은 제1 기판(100)보다 제1 변(S1b)의 인접 영역이 더 넓게 형성되어 있을 수 있다. 제1 기판(100)보다 넓게 형성되어 있는 제2 기판(200)의 제1 변(S1b)의 인접 영역은 구동 회로부(400, 401, 402)와의 연결을 위한 패드 영역(PA)이다. 즉, 제1 기판(100)은 평면상에 제2 기판(200)과 중첩하는 영역만을 포함하지만, 제2 기판(200)은 평면상에서 제1 기판(100)과 중첩하지 않는 패드 영역(PA)을 더 포함할 수 있다.
제1 전극(110)은 제1 기판(100) 아래에 위치한다. 도 5에 도시한 바와 같이, 제1 전극(110)은 제2 기판(200)과 마주하는 제1 기판(100)의 전면에 위치할 수 있다. 제1 전극(110)의 최외곽(110a)은 제1 기판(100)의 최외곽(100a)과 중첩할 수 있다. 제1 전극(110)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등의 투명한 도전체로 이루어질 수 있다.
제2 전극(230)은 제2 기판(200) 위에 위치한다. 제2 전극(230)은 제1 기판(100)과 마주하는 제2 기판(200)의 가장자리를 따라 위치하여 제1 전극(110)과 마주할 수 있다. 즉, 제2 전극(230)은 제2 기판(200)의 가장자리를 따라 위치하고, 패드 영역(PA) 내에는 위치하지 않으며, 제1 기판(100)의 가장자리와 중첩한다. 다시 말해, 평면상에서 제2 전극(230)의 최외곽(230a)과 제1 전극(110)의 최외곽(110a)이 서로 중첩하며 정렬되어 있을 수 있다. 제2 전극(230)은 ITO나 IZO 등의 투명한 도전체로 이루어질 수 있다. 또는, 실시예에 따라 제2 전극(230)은 금속 물질을 포함하는 도전체로 이루어질 수도 있다.
제1 기판(100)의 가장자리와 중첩하는 제2 전극(230) 위에 제1 기판(100)과 제2 기판(200)을 합착하기 위한 실런트(310)가 위치할 수 있다. 실런트(310)는 제2 전극(230)에 인접하며 제2 전극(230)을 따라 연장될 수 있다. 실런트(310)는 제1 기판(100)과 제2 기판(200) 사이의 내부를 밀봉하는 역할을 한다. 실런트(310)는 전기가 통하지 않는 절연체를 포함할 수 있다. 또는, 실시예에 따라, 실런트(310)는 전기가 통하는 도전체를 포함할 수도 있다.
실런트(310)로 둘러싸여 있는 영역 내에 복수의 화소(PX)가 위치한다. 복수의 화소(PX) 각각은 제2 기판(200) 위에 위치되는 적어도 하나의 트랜지스터 및 화소 전극을 포함할 수 있다. 복수의 화소(PX)는 대략 행렬 형태로 배열될 수 있다. 복수의 화소(PX)가 위치되어 있는 영역을 표시 영역(DA)이라 한다.
구동 회로부(400, 401, 402)는 제2 기판(200)의 패드 영역(PA)에 연결되어 있으며, 패드 영역(PA)에서 제2 기판(200)에 위치하는 있는 공통 전압 배선(210)에 연결될 수 있다. 공통 전압 배선(210)에는 미리 정해진 레벨의 공통 전압이 인가된다. 공통 전압은 화소(PX)의 계조 표시를 위한 기준이 되는 전압일 수 있다. 예를 들어, 공통 전압은 0 계조의 데이터 전압과 동일한 레벨의 전압일 수 있다.
구동 회로부(400, 401, 402)는 FPC(Flexible Printed Circuit)를 포함할 수 있으며, 이방성 도전체(Anisotropic Conductive Film; ACF)에 의해 제2 기판(200)의 패드 영역(PA)에 연결될 수 있다. 도 1에서는 구동 회로부(400, 401, 402)가 3개인 경우를 예시하였으나, 구동 회로부(400, 401, 402)의 개수는 이에 제한되지 않으며, 실시예에 따라 구동 회로부(400, 401, 402)는 하나 또는 둘 이상으로 마련될 수도 있다.
도 1에 도시한 평면상으로 볼 때, 공통 전압 배선(210)은 대체로 제2 기판(200)의 가장자리를 따라 연장되어 있을 수 있다. 예를 들어, 공통 전압 배선(210)은 제2 전극(230)에 인접하여 제2 기판(200)의 제2 내지 제4 변(S2 내지 S4)을 따라 연장될 수 있다. 이때, 공통 전압 배선(210)은 제2 전극(230)과 실런트(310) 사이에 위치할 수 있다. 제3 변(S3)을 따라 뻗은 공통 전압 배선(210)은 제3 변(S3)에 가장 가까이 위치하는 제1 구동 회로부(400)로 연장된다. 제4 변(S4)을 따라 뻗은 공통 전압 배선(210)은 제4 변(S4)에 가장 가까이 위치하는 제3 구동 회로부(402)로 연장된다. 제1 구동 회로부(400) 및 제3 구동 회로부(402) 쪽으로 뻗는 공통 전압 배선(210)은 제2 전극(230)과 교차하지만, 교차하는 부분에서 공통 전압 배선(210)은 절연층(220)에 의해 제2 전극(230)과 절연되어 있을 수 있다.
제3 변(S3) 또는 제4 변(S4)에 인접하지 않는 제2 구동 회로부(401)에 연결되어 있는 공통 전압 배선(210)은 인접한 제1 구동 회로부(400) 또는 제2 구동 회로부(401)에 연결된다. 이때, 공통 전압 배선(210)의 일부는 제2 전극(230)과 실런트(310) 사이에서 제1 변(S1b) 방향으로 연장된다.
쇼트 전극(320, 321)은 제1 기판(100)과 제2 기판(200) 사이에 위치하고, 쇼트 전극(320, 321)을 통해 공통 전압 배선(210)과 제1 전극(110)이 서로 연결된다. 쇼트 전극(320, 321)은 공통 전압 배선(210)과 제1 전극(110)을 전기적으로 연결할 수 있는 이방성 도전체를 포함할 수 있다.
쇼트 전극(320, 321)은 제1 쇼트 전극(320) 및 제2 쇼트 전극(321)을 포함한다. 제1 쇼트 전극(320)과 제2 쇼트 전극(321)은 제1 기판(100)의 제1 변(S1a) 측 및 제2 변(S2) 측에 위치할 수 있다. 예를 들어, 제1 쇼트 전극(320)은 제1 기판(100)의 제1 변(S1a) 측에서 모서리에 인접한 부분 및 제2 변(S2) 측에서 모서리에 인접한 부분에 위치할 수 있다. 제2 쇼트 전극(321)은 제1 기판(100)의 제1 변(S1a)과 제2 변(S2)에 위치할 수 있다. 제1 기판(100)의 제1 변(S1a)에 위치하는 제2 쇼트 전극(321)은 구동 회로부(400, 401, 402)의 사이에 위치할 수 있다. 그리고 제2 변(S2)에 위치하는 제2 쇼트 전극(321)은 제1 변(S1a)에 위치한 제2 쇼트 전극(321)과 각각 마주할 수 있다.
실시예에 따라, 제1 쇼트 전극(320)과 제2 쇼트 전극(321)의 위치는 다양하게 변경될 수 있으며, 제1 쇼트 전극(320)과 제2 쇼트 전극(321)의 위치는 제한되지 않는다.
도 2를 참조하여 제1 기판(100)의 제2 변(S2) 측에 위치한 제1 쇼트 전극(320)에 대하여 설명한다.
도 2에 예시한 바와 같이, 공통 전압 배선(210)은 제2 기판(200) 위에 위치하고, 공통 전압 배선(210) 위에 절연층(220) 및 제2 전극(230)이 위치한다. 절연층(220)은 공통 전압 배선(210)과 제2 전극(230) 사이에 위치한다. 절연층(220)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 여기서 절연층(220)은 하나의 층으로 도시하였으나, 절연층(220)은 서로 다른 절연 물질로 이루어진 다층 구조일 수 있다.
제1 쇼트 전극(320)은 쇼트부(240)를 통해 공통 전압 배선(210)과 전기적으로 연결될 수 있다. 쇼트부(240)는 공통 전압 배선(210)을 노출시키는 제1 컨택홀(241) 및 제1 컨택홀(241)을 통해 공통 전압 배선(210)에 접촉하는 패드 전극(242)을 포함할 수 있다. 제1 컨택홀(241)은 절연층(220)에 형성되어 있다. 패드 전극(242)은 제2 전극(230)과 분리되어 있을 수 있다. 공통 전압 배선(210)은 금속 물질을 포함하는 도전체를 포함할 수 있다. 패드 전극(242)은 제2 전극(230)과 동일한 물질의 도전체를 포함할 수 있다.
제1 쇼트 전극(320)은 공통 전압 배선(210) 및 제2 전극(230) 위에 위치한다. 즉, 제1 쇼트 전극(320)은 공통 전압 배선(210) 및 제2 전극(230)과 중첩한다. 제1 쇼트 전극(320)은 쇼트부(240)를 통해 제1 공통 전압 배선(210)과 전기적으로 연결되고, 제2 전극(230)과 직접 연결되어 공통 전압 배선(210)과 제2 전극(230)을 전기적으로 연결할 수 있다. 또한, 제1 쇼트 전극(320)은 제1 기판(100)의 제1 전극(110)과 직접 연결되어 제1 전극(110)과 제2 전극(230)을 전기적으로 연결할 수 있다.
한편, 쇼트부(240)가 패드 전극(242)을 포함하는 것으로 예시하였으나, 패드 전극(242)은 생략될 수 있으며, 제1 쇼트 전극(320)이 제1 컨택홀(241)을 통해 공통 전압 배선(210)에 직접 연결되어 있을 수도 있다. 또는, 쇼트부(240)에 포함되는 패드 전극(242)이 제2 전극(230)과 분리되어 있지 않고 제2 전극(230)에 직접 연결되어 있을 수 있다. 즉, 쇼트부(240)의 패드 전극(242)이 제2 전극(230)과 일체화되어 있을 수 있다. 또한, 하나의 제1 쇼트 전극(320)에 대하여 하나의 쇼트부(240)가 마련되어 있는 것으로 예시하였으나, 하나의 제1 쇼트 전극(320)에 대하여 복수의 쇼트부(240)가 마련되어 제1 공통 전압 배선(210)과 제1 쇼트 전극(320)을 전기적으로 연결할 수 있다. 이러한 쇼트부(240)의 변형 실시예는 후술하는 도 3의 제2 쇼트 전극(321) 및 도 4의 제1 쇼트 전극(320)에도 동일하게 적용될 수 있다.
다음, 도 3을 참조하여 제2 쇼트 전극(321)에 대하여 설명한다.
도 3에 예시한 바와 같이, 제2 쇼트 전극(321)은 쇼트부(240)를 통해 공통 전압 배선(210)과 전기적으로 연결된다. 제2 쇼트 전극(321)은 공통 전압 배선(210) 위에 위치하고, 제2 전극(230) 위에는 위치하지 않는다. 즉, 제2 쇼트 전극(321)은 공통 전압 배선(210)과 중첩하고, 제2 전극(230)과는 중첩하지 않으며, 제2 쇼트 전극(321)을 통해 공통 전압 배선(210)과 제2 전극(230)은 전기적으로 연결되지 않는다. 제2 쇼트 전극(321)은 제1 기판(100)의 제1 전극(110)과 직접 연결되어, 제1 전극(110)과 공통 전압 배선(210)이 전기적으로 연결될 수 있다. 반면, 제2 쇼트 전극(321)을 통해 제1 전극(110)과 제2 전극(230)은 직접 연결되지 않는다.
이제, 도 4를 참조하여 제1 기판(100)의 제1 변(S1a) 측에 위치한 제1 쇼트 전극(320)에 대하여 설명한다.
도 4에 예시한 바와 같이, 제1 기판(100)에 비하여 제2 기판(200)은 패드 영역(PA)만큼 확장되어 있으며, 패드 영역(PA)에는 절연층(220)이 위치하지만 제2 전극(230)은 위치하지 않는다. 즉, 제2 전극(230)의 최외곽(230a)은 제1 전극(110)의 최외곽(110a)과 중첩할 수 있다. 또한, 제1 쇼트 전극(320)도 패드 영역(PA)에 위치되지 않을 수 있다.
상술한 바와 같이, 제1 전극(110)의 최외곽(110a)이 제1 기판(100)의 최외곽(100a)과 중첩하도록 제1 기판(100) 위에 제1 전극(110)이 위치하고, 제2 전극(230)의 최외곽(230a)이 제1 전극(110)의 최외곽(110a)과 중첩하도록 제2 기판(200) 위에 제2 전극(230)이 위치되어 제1 전극(110)과 마주한다. 이에 따라, 제1 기판(100)의 외부 표면에서 발생한 정전기는 제1 기판(100)의 외부 표면을 따라 제1 전극(110)으로 흐른다. 뾰족한 구조물 또는 각진 구조물에서 쉽게 방전되는 특성을 가진 정전기는 제1 전극(110)의 최외곽(110a)에서 방전되어 제2 전극(230)으로 가게 되고, 제1 쇼트 전극(320) 및 공통 전압 배선(210)을 통해 제1 구동 회로부(400) 및 제3 구동 회로부(402)로 빠져나갈 수 있다. 제1 전극(110)의 최외곽(110a)에서 제2 전극(230)으로 방전되지 않은 정전기는 제1 쇼트 전극(320), 제2 쇼트 전극(321) 및 공통 전압 배선(210)을 통해 제1 구동 회로부(400) 및 제3 구동 회로부(402)로 빠져나갈 수 있다.
구동 회로부(400, 401, 402)는 공통 전압 배선(210)에 인가되는 미리 정해진 레벨의 공통 전압을 생성하는 PMIC(Power Management Integrated Circuit)(미도시)에 연결되어 있으며, 구동 회로부(400, 401, 402)를 통해 PMIC로 빠져나간 정전기는 PMIC에서 상쇄될 수 있다.
이와 같이, 표시 장치(10)의 외부에서 발생한 정전기는 실런트(310)의 외부에 위치하는 제1 전극(110), 제2 전극(230), 쇼트 전극(320, 321), 및 공통 전압 배선(210)에 의해 표시 영역(DA) 주변의 구동 회로부(400, 401, 402)로 이동할 수 있다. 이에 따라, 표시 장치(10)의 외부에서 발생한 정전기는 실런트(310)로 둘러싸여 있는 즉 표시 영역(DA) 측으로 이동하지 않게 된다.
이하, 도 6을 참조하여 다른 실시예에 따른 표시 장치에 대하여 설명한다. 도 1 내지 5에서 설명한 표시 장치와 비교하여 차이점 위주로 설명한다.
도 6은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 6을 참조하면, 표시 장치(10)는 제2 기판(200) 위에 위치하며 제1 전극(110)과 마주하는 제3 전극(260) 및 제4 전극(261)을 더 포함할 수 있다.
제3 전극(260)은 제1 구동 회로부(400)에 연결되어 있는 제1 전원 전압선(250)에 연결되어 있다. 제1 전원 전압선(250)은 제2 기판(200) 위에 위치하고 복수의 화소(PX)에 게이트 신호를 인가하는 게이트 회로부(270)에 연결되어 있다.
게이트 회로부(270)는 실런트(310)로 둘러싸여 있는 표시 영역(DA)에 인접하여 제2 기판(200)의 제3 변(S3)에 대략 평행한 방향으로 연장되어 위치할 수 있다. 게이트 회로부(270)는 표시 영역(DA)에 위치되어 있는 복수의 화소(PX)에 연결된 복수의 게이트선(G1 내지 Gn)에 연결되어 있다. 복수의 게이트선(G1 내지 Gn)은 게이트 회로부(270)로부터 제2 기판(200)의 제1 변(S1b)에 대략 평행한 방향으로 뻗어 복수의 화소(PX)에 연결되어 있을 수 있다. 게이트 회로부(270)는 게이트 온 전압 및 게이트 오프 전압의 조합으로 이루어진 게이트 신호를 생성하며, 복수의 게이트선(G1 내지 Gn)을 통해 복수의 화소(PX)에 게이트 신호를 인가할 수 있다.
제3 전극(260)은 게이트 회로부(270)에 인접하여 게이트 회로부(270)와 대략 평행한 방향으로 연장되어 있으며, 제2 전극(230)과 게이트 회로부(270)의 사이에 위치할 수 있다. 제3 전극(260)은 실런트(310) 중에서 제3 변(S3)에 인접한 부분과 일부 중첩할 수 있으며, 실런트(310)가 둘러싸는 영역을 벗어나지 않도록 실런트(310)의 제3 변(S3)에 인접한 부분을 따라 형성되어 있을 수 있다.
제1 전원 전압선(250)은 패드 영역(PA)에서 제3 변(S3)과 가장 가까이 위치하는 제1 구동 회로부(400)에 연결되어 있으며, 제3 전극(260)과 게이트 회로부(270) 사이에서 제3 변(S3)에 평행한 방향으로 뻗어 있을 수 있다. 제1 전원 전압선(250)은 제3 전극(260) 및 게이트 회로부(270)에 연결되어 있다. 제1 전원 전압선(250)에는 게이트 신호의 생성을 위한 제1 전원 전압이 인가된다. 게이트 신호의 생성을 위해 게이트 회로부(270)에는 높은 레벨의 전원 전압 및 낮은 레벨의 전원 전압이 인가될 수 있는데, 제1 전원 전압선(250)에 인가되는 제1 전원 전압은 낮은 레벨의 전원 전압일 수 있다. 즉, 제1 전원 전압선(250)에는 게이트 회로부(270)의 구동을 위한 낮은 레벨의 전원 전압이 인가된다. 제1 전원 전압선(250)에 인가되는 낮은 레벨의 전원 전압은 제2 전극(230)에 인가되는 공통 전압과 다른 레벨의 전압일 수 있다.
제1 전극(110)과 제3 전극(260)은 실런트(310)를 사이에 두고 하나의 정전기 커패시터를 형성하며, 정전기 커패시터에 의해 표시 장치(10)의 외부에서 발생한 정전기가 게이트 회로부(270) 측으로 흐르는 것이 방지될 수 있다.
제4 전극(261)은 제4 변(S4)과 가장 가까이 위치하는 제3 구동 회로부(402)에 연결되어 있는 제2 전원 전압선(251)에 연결되어 있다. 제4 전극(261)은 실런트(310) 중에서 제4 변(S4)에 인접한 부분과 일부 중첩할 수 있으며, 실런트(310)가 둘러싸는 영역을 벗어나지 않도록 실런트(310)의 제4 변(S4)에 인접한 부분을 따라 형성되어 있을 수 있다. 제4 전극(261)은 표시 영역(DA)을 사이에 두고 제3 전극(260)과 마주할 수 있다.
제2 전원 전압선(251)은 패드 영역(PA)에서 제4 변(S4)과 가장 가까이 위치하는 제3 구동 회로부(402)에 연결되어 있으며, 제4 전극(261)에 인접하여 제4 변(S4)에 평행한 방향으로 연장되어 있을 수 있다. 제2 전원 전압선(251)에는 게이트 회로부(270)의 구동을 위한 낮은 레벨의 전원 전압이 인가될 수 있다.
제1 전극(110)과 제4 전극(261)은 실런트(310)를 사이에 두고 다른 하나의 정전기 커패시터를 형성하게 되며, 다른 하나의 정전기 커패시터에 의해 표시 장치(10)의 외부에서 발생한 정전기가 실런트(310)로 둘러싸인 표시 영역(DA) 측으로 흐르는 것이 방지될 수 있다.
도 6에서는 게이트 회로부(270)가 제3 변(S3) 측에만 위치되어 있는 것으로 예시하였으나, 실시예에 따라 제4 변(S4) 측에서 제4 전극(261)에 인접하여 다른 하나의 게이트 회로부가 추가로 위치되어 있을 수 있다. 이때, 제2 전원 전압선(251)은 다른 하나의 게이트 회로부와 제4 전극(261) 사이에 위치할 수 있으며, 다른 하나의 게이트 회로부 및 제4 전극(261)에 연결되어 있을 수 있다.
앞서 도 1 내지 도 5를 참고로 설명한 실시예의 많은 특징들은 도 6을 참고로 설명한 실시예에 모두 적용 가능하다.
이하, 도 7 및 8을 참조하여 다른 실시예에 따른 표시 장치에 대하여 설명한다. 도 1 내지 5에서 설명한 표시 장치와 비교하여 차이점 위주로 설명한다.
도 7은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다. 도 8은 도 7의 VIII-VIII 선을 따라 자른 표시 장치의 단면도이다.
도 7 및 8을 참조하면, 표시 장치(10)는 제2 전극(230)과 공통 전압 배선(210)을 직접 연결하는 연결부(280)를 더 포함할 수 있다.
연결부(280)는 제2 전극(230)과 공통 전압 배선(210)이 중첩하는 지점에 위치할 수 있다. 즉, 제2 전극(230)과 실런트(310) 사이에 위치하는 공통 전압 배선(210)이 구동 회로부(400, 401, 402) 측으로 연장되어 제2 전극(230)과 중첩하는 위치에 연결부(280)가 위치할 수 있다. 연결부(280)는 절연층(220)에 형성되어 공통 전압 배선(210)을 노출시키는 제2 컨택홀(281)을 포함한다. 제2 전극(230)은 절연층(220) 및 노출된 공통 전압 배선(210) 위에 위치되어 공통 전압 배선(210)과 직접 연결될 수 있다.
이와 같이, 제2 전극(230)과 공통 전압 배선(210)이 직접 연결됨에 따라, 표시 장치(10)의 외부에서 발생한 정전기는 제1 전극(110)에서 방전되어 제2 전극(230)으로 이동하여 공통 전압 배선(210)을 통해 제1 구동 회로부(400) 및 제3 구동 회로부(402)로 빠져나갈 수 있다. 즉, 정전기가 제1 쇼트 전극(320)을 거치지 않고 제1 구동 회로부(400) 및 제3 구동 회로부(402)로 빠져나갈 수 있고, 이에 따라 정전기의 유입 경로를 단축시킬 수 있다.
제2 전극(230)과 공통 전압 배선(210)이 연결부(280)로 직접 연결되어 있는 경우에는 제1 쇼트 전극(320)은 생략되거나, 제1 쇼트 전극(320) 대신에 제2 쇼트 전극(321)이 위치될 수 있다.
앞서 도 1 내지 도 5를 참고로 설명한 실시예의 많은 특징들은 도 7 및 8을 참고로 설명한 실시예에 모두 적용 가능하다.
이하, 도 9 및 10을 참조하여 또 다른 실시예에 따른 표시 장치에 대하여 설명한다. 도 1 내지 5에서 설명한 표시 장치와 비교하여 차이점 위주로 설명한다.
도 9는 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 9를 참조하면, 표시 장치(10)는 제1 쇼트 전극(320)만으로 공통 전압 배선(210)과 제1 전극(110)을 서로 연결할 수 있다. 즉, 제2 쇼트 전극(321) 대신에 제1 쇼트 전극(320)이 위치될 수 있다.
제2 쇼트 전극(321) 대신에 제1 쇼트 전극(320)을 위치하게 되면, 제1 전극(110)과 제2 전극(230)이 직접 연결되는 면적이 증가하게 되므로, 제1 전극(110)으로부터 제2 전극(230)으로 정전기가 더욱 효과적으로 이동할 수 있다. 또한, 제3 변(S3)에 가장 가까이 인접한 제1 구동 회로부(400) 및 제4 변(S4)에 가장 가까이 인접한 제3 구동 회로부(402) 뿐만 아니라 제3 변(S3) 또는 제4 변(S4)에 인접하지 않은 제2 구동 회로부(401)를 통해서도 정전기가 빠져나갈 수 있다.
따라서, 표시 장치(10)의 외부에서 발생한 정전기가 제1 전극(110)으로부터 구동 회로부(400, 401, 402)로 더욱 효과적으로 빠져나갈 수 있게 된다.
도 10은 본 발명의 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 10을 참조하면, 표시 장치(10)는 제1 쇼트 전극(320)만으로 공통 전압 배선(210)과 제1 전극(110)을 서로 연결하며, 제1 쇼트 전극(320)이 제1 변(S1a) 및 제2 변(S2)뿐만 아니라 제3 변(S3) 및 제4 변(S4) 측에도 위치할 수 있다.
제1 쇼트 전극(320)이 제3 변(S3) 및 제4 변(S4) 측에도 위치함에 따라 제1 전극(110)과 제2 전극(230)이 직접 연결되는 더욱 면적이 증가하게 되고, 제1 전극(110)으로부터 제2 전극(230)으로 정전기가 더욱 효과적으로 이동할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 제1 기판
110: 제1 전극
200: 제2 기판
210: 공통 전압 배선
220: 절연층
230: 제2 전극
240: 쇼트부
320, 321: 쇼트 전극
400, 401, 402: 구동 회로부

Claims (20)

  1. 제1 기판;
    상기 제1 기판과 마주하는 제2 기판;
    상기 제2 기판과 마주하는 상기 제1 기판의 전면에 위치하는 제1 전극;
    상기 제1 기판과 마주하는 상기 제2 기판의 가장자리를 따라 위치하며 상기 제1 전극과 마주하는 제2 전극;
    상기 제2 기판에 위치하는 공통 전압 배선; 및
    상기 제1 전극과 상기 제2 전극을 전기적으로 연결하는 적어도 하나의 쇼트 전극을 포함하고,
    상기 제2 전극은 상기 제1 전극과 대향하는 4개의 부분을 포함하고, 상기 4개의 부분은 직사각 형태로 서로 연결되고, 상기 4개의 부분 중 3개의 부분은 상기 제2 기판의 3개의 가장자리와 중첩하도록 각각 배치되며,
    상기 적어도 하나의 쇼트 전극은,
    상기 공통 전압 배선과 상기 제2 전극을 전기적으로 연결하는 제1 쇼트 전극; 및
    상기 공통 전압 배선과 상기 제2 전극을 전기적으로 연결하지 않는 제2 쇼트 전극을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극의 최외곽은 상기 제2 전극의 최외곽과 중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극의 최외곽은 상기 제1 기판의 최외곽과 중첩하는 표시 장치.
  4. 삭제
  5. 제1 항에 있어서,
    상기 제2 기판의 제1 변에 인접한 패드 영역에 연결되어 있는 적어도 하나의 구동 회로부를 더 포함하고,
    상기 공통 전압 배선은 상기 적어도 하나의 구동 회로부에 연결되어 있는 표시 장치.
  6. 삭제
  7. 제5 항에 있어서,
    상기 공통 전압 배선은 상기 제2 전극에 인접하여 상기 제1 기판과 마주하는 면의 가장자리를 따라 위치하고,
    상기 적어도 하나의 쇼트 전극은 상기 제2 기판의 제1 변 및 상기 제1 변과 마주하는 제2 변에 인접하여 위치하는 표시 장치.
  8. 제7 항에 있어서,
    상기 적어도 하나의 쇼트 전극은 상기 제2 기판의 제3 변 및 상기 제3 변과 마주하는 제4 변에 인접하여 위치하는 표시 장치.
  9. 제5 항에 있어서,
    상기 제2 기판 위에 위치하고, 상기 적어도 하나의 구동 회로부에 연결되어 있는 전원 전압선; 및
    상기 제2 기판 위에 위치하여 상기 제1 전극과 마주하며, 상기 전원 전압선에 연결되어 있는 제3 전극을 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    복수의 화소; 및
    상기 제2 기판 위에 위치하고 상기 복수의 화소에 게이트 신호를 인가하는 게이트 회로부를 더 포함하고,
    상기 전원 전압선은 상기 게이트 회로부에 연결되어 있는 표시 장치.
  11. 제10 항에 있어서,
    상기 전원 전압선에는 상기 게이트 회로부의 구동을 위한 낮은 레벨의 전원 전압이 인가되는 표시 장치.
  12. 제10 항에 있어서,
    상기 제3 전극은 상기 제2 전극과 상기 게이트 회로부의 사이에 위치하는 표시 장치.
  13. 제5 항에 있어서,
    상기 제2 전극과 상기 공통 전압 배선을 직접 연결하는 연결부를 더 포함하는 표시 장치.
  14. 공통 전압 배선;
    상기 공통 전압 배선에 연결되어 미리 정해진 레벨의 공통 전압을 인가하는 구동 회로부;
    상기 공통 전압 배선에 연결되어 있는 제1 전극;
    상기 공통 전압 배선에 연결되고 상기 제1 전극과 마주하는 제2 전극;
    복수의 화소;
    상기 복수의 화소에 게이트 신호를 인가하는 게이트 회로부;
    상기 구동 회로부 및 상기 게이트 회로부에 연결되어 있는 전원 전압선; 및
    상기 전원 전압선에 연결되고 상기 제1 전극과 마주하는 제3 전극을 포함하고,
    상기 제1 전극은 상기 제2 전극과 마주하는 면의 전체에 위치하고, 상기 제2 전극은 상기 제1 전극과 마주하는 면의 가장자리에 위치하여 상기 제1 전극과 마주하고,
    상기 제2 전극은 상기 제1 전극과 대향하는 4개의 부분을 포함하고, 상기 4개의 부분은 직사각 형태로 서로 연결되고, 상기 4개의 부분 중 3개의 부분은 상기 제1 전극의 3개의 가장자리와 중첩하도록 각각 배치되고,
    상기 제3 전극은 인접한 상기 제2 전극과 상기 게이트 회로부의 사이에 위치하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 전극이 위치되어 있는 제1 기판을 더 포함하고,
    상기 제1 전극의 최외곽은 상기 제1 기판의 최외곽과 중첩하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 전극의 최외곽은 상기 제2 전극의 최외곽과 중첩하는 표시 장치.
  17. 제14 항에 있어서,
    상기 공통 전압 배선과 상기 제1 전극을 서로 연결하는 적어도 하나의 쇼트 전극을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 적어도 하나의 쇼트 전극은 상기 공통 전압 배선과 상기 제2 전극을 서로 연결하는 표시 장치.
  19. 제17 항에 있어서,
    상기 공통 전압 배선과 상기 제2 전극을 직접 연결하는 연결부를 더 포함하는 표시 장치.
  20. 삭제
KR1020160078003A 2016-06-22 2016-06-22 표시 장치 KR102611213B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160078003A KR102611213B1 (ko) 2016-06-22 2016-06-22 표시 장치
US15/622,597 US11410596B2 (en) 2016-06-22 2017-06-14 Display device preventing a flow of static electricity
CN201710479909.3A CN107526221A (zh) 2016-06-22 2017-06-22 防止静电流动的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160078003A KR102611213B1 (ko) 2016-06-22 2016-06-22 표시 장치

Publications (2)

Publication Number Publication Date
KR20180000378A KR20180000378A (ko) 2018-01-03
KR102611213B1 true KR102611213B1 (ko) 2023-12-07

Family

ID=60676805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160078003A KR102611213B1 (ko) 2016-06-22 2016-06-22 표시 장치

Country Status (3)

Country Link
US (1) US11410596B2 (ko)
KR (1) KR102611213B1 (ko)
CN (1) CN107526221A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109557704A (zh) * 2019-01-16 2019-04-02 合肥诚辉电子有限公司 一种抗静电的液晶显示屏
KR20210085999A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 패널 및 이를 이용한 대면적 표시 장치
KR20210089276A (ko) * 2020-01-07 2021-07-16 삼성디스플레이 주식회사 표시 장치

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091086A (ja) 1996-09-11 1998-04-10 Toshiba Corp 表示装置用アレイ基板及びその製造方法及び液晶表示装置
KR101275905B1 (ko) 2006-03-07 2013-06-14 엘지디스플레이 주식회사 액정표시장치
KR101254029B1 (ko) * 2006-05-19 2013-04-12 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치
KR101298693B1 (ko) * 2006-07-19 2013-08-21 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
KR101306860B1 (ko) 2006-11-07 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2008164787A (ja) * 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
KR101373500B1 (ko) * 2007-07-23 2014-03-12 엘지디스플레이 주식회사 정전기 방지 기능의 액정 패널
CN101393343B (zh) * 2007-09-21 2010-09-29 群康科技(深圳)有限公司 液晶面板
KR101413577B1 (ko) * 2007-10-31 2014-07-01 삼성디스플레이 주식회사 표시패널
CN101424828A (zh) 2007-11-02 2009-05-06 上海广电Nec液晶显示器有限公司 液晶显示面板
CN101630078B (zh) 2008-07-17 2010-12-15 胜华科技股份有限公司 液晶显示面板
JP5790968B2 (ja) * 2008-08-18 2015-10-07 Ｎｌｔテクノロジー株式会社 表示装置及びその製造方法
CN101676776B (zh) 2008-09-16 2012-02-29 北京京东方光电科技有限公司 面板及面板的制造方法
US8310609B2 (en) 2008-09-30 2012-11-13 Sony Corporation Liquid crystal device, electronic apparatus, and method of manufacturing liquid crystal device
KR20100055709A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
KR101542395B1 (ko) * 2008-12-30 2015-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101614900B1 (ko) * 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
KR20110089915A (ko) * 2010-02-02 2011-08-10 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시 패널
KR101097333B1 (ko) * 2010-02-11 2011-12-23 삼성모바일디스플레이주식회사 액정표시장치
JP2011170200A (ja) * 2010-02-19 2011-09-01 Seiko Instruments Inc 液晶表示装置及び液晶表示装置の製造方法
KR101975140B1 (ko) * 2010-03-12 2019-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5530987B2 (ja) * 2011-08-09 2014-06-25 株式会社ジャパンディスプレイ 液晶表示装置
JP5667960B2 (ja) * 2011-10-14 2015-02-12 株式会社ジャパンディスプレイ 表示装置、タッチ検出装置、および電子機器
KR101945866B1 (ko) * 2012-03-19 2019-02-11 삼성디스플레이 주식회사 차폐 도전체를 가지는 액정 표시 장치
JP2013213899A (ja) * 2012-04-02 2013-10-17 Seiko Epson Corp 電気光学装置及び電子機器
KR101382837B1 (ko) 2012-09-07 2014-04-08 하이디스 테크놀로지 주식회사 정전기 방지 기능을 구비한 액정표시장치
KR102019066B1 (ko) * 2013-03-27 2019-09-06 엘지디스플레이 주식회사 베젤이 최소화된 액정표시소자
KR102113607B1 (ko) * 2013-08-30 2020-05-21 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
US9489019B2 (en) 2013-09-09 2016-11-08 Apple Inc. Electrostatic discharge protection in consumer electronic products
KR102200800B1 (ko) * 2014-09-23 2021-01-11 엘지디스플레이 주식회사 액정표시장치
TWI551927B (zh) * 2014-12-09 2016-10-01 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
CN107526221A (zh) 2017-12-29
US20170372653A1 (en) 2017-12-28
KR20180000378A (ko) 2018-01-03
US11410596B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
KR102470042B1 (ko) 표시 장치
KR102597014B1 (ko) 플렉서블 디스플레이 디바이스
KR102363464B1 (ko) 보강된 부분을 갖는 배선을 포함하는 플렉서블 디스플레이 디바이스 및 이의 제조 방법
CN106716642B (zh) 具有分开的配线图案的显示装置
CN108695369B (zh) 具有微盖层的显示装置及其制造方法
JP6322555B2 (ja) 検出装置及び検出機能付き表示装置
KR101728787B1 (ko) 디스플레이 장치
KR20170050653A (ko) 플렉서블 디스플레이 및 이의 제조 방법
JP5454872B2 (ja) 液晶装置、電子機器
JP6324098B2 (ja) 表示装置及びその製造方法
JP2016021103A (ja) 表示装置
JP2018200377A (ja) 表示装置
JP2018017978A (ja) 表示装置
TW201506710A (zh) 觸控顯示模組
KR102611213B1 (ko) 표시 장치
WO2014129272A1 (ja) 表示装置
KR102534053B1 (ko) 표시 장치
JP2020012869A (ja) 表示装置及び表示装置の基板
KR20130105163A (ko) 반도체 패키지 및 이를 포함하는 표시 장치
JP2019184721A (ja) 表示装置
KR20160053460A (ko) 센서 일체형 표시장치
JP2019212299A (ja) 電気回路基板
JP2019008062A (ja) 表示装置
JP2008046277A (ja) 液晶パネル
JP2019135514A (ja) 表示装置及び表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant