JP6324098B2 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP6324098B2
JP6324098B2 JP2014021746A JP2014021746A JP6324098B2 JP 6324098 B2 JP6324098 B2 JP 6324098B2 JP 2014021746 A JP2014021746 A JP 2014021746A JP 2014021746 A JP2014021746 A JP 2014021746A JP 6324098 B2 JP6324098 B2 JP 6324098B2
Authority
JP
Japan
Prior art keywords
insulating film
terminal
film
display device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014021746A
Other languages
English (en)
Other versions
JP2015148728A5 (ja
JP2015148728A (ja
Inventor
和浩 小高
和浩 小高
佐藤　敏浩
敏浩 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014021746A priority Critical patent/JP6324098B2/ja
Priority to TW103143939A priority patent/TWI597837B/zh
Priority to KR1020150009126A priority patent/KR101701021B1/ko
Priority to CN201510031570.1A priority patent/CN104835420B/zh
Priority to US14/608,036 priority patent/US9263479B2/en
Publication of JP2015148728A publication Critical patent/JP2015148728A/ja
Priority to US14/985,310 priority patent/US9508752B2/en
Publication of JP2015148728A5 publication Critical patent/JP2015148728A5/ja
Application granted granted Critical
Publication of JP6324098B2 publication Critical patent/JP6324098B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Description

本発明は、複数の端子が配置された端子部を備える表示装置及びその製造方法に関する。
近年、液晶表示装置や、有機ＥＬ（Organic Electroluminescence）表示装置など、薄膜トランジスタ（ＴＦＴ）を用いて各画素の表示階調を制御する表示装置が開発されている。このような表示装置は、薄膜トランジスタを備える複数の画素の各々に電流を供給する必要があることから、外部回路等に接続されて電流の供給を受ける複数の端子の配置された端子部及び複数の端子に接続される複数の配線を含む配線部を備える。これらの表示装置は、端子部及び配線部の劣化を防止し、端子部における接続の信頼性を向上させることが重要な課題となっている。
このため、従来の表示装置には、ＴＦＴ基板上の端子部において、絶縁膜を用いて突起を形成し、突起上に形成された端子用導電膜と、フレキシブル配線基板に形成されたバンプとの間に熱硬化性の絶縁性フィルムを配置し、絶縁性フィルムを押しのけさせて端子用導電膜とバンプとを接触させることにより導通させるものが提案されている（例えば、特許文献１参照）。
特開２００８−０６５１３５号公報
しかしながら、上述した従来の表示装置のように、端子部に形成された突起部分と外部回路に形成されたバンプとで接続箇所が限定される場合には、絶縁性フィルムにより信頼性は確保されるものの、接続抵抗が高くなる虞があり、また、複数の微細な突起を形成する必要があるため、製造プロセスへの負荷が高くなる虞があった。
そこで、本発明は上述した課題に鑑みてなされたものであり、外部回路を実装する際に、実装歩留りを悪化させることなく、高信頼性を確保することの可能な表示装置及びその製造方法を提供することを目的とする。また、このような表示装置を、製造プロセスを大幅に変更することなく、簡易な製造工程で実現することを目的とする。
本発明の一実施形態に係る表示装置の製造方法は、基板上に、薄膜トランジスタを備える画素を複数配置した表示部と、複数の前記薄膜トランジスタの動作を制御するための信号が入力される複数の端子が配列された端子部と、を有する表示装置の製造方法であって、前記基板上に第１絶縁膜を形成し、前記第１絶縁膜上に前記複数の薄膜トランジスタを形成し、前記薄膜トランジスタの形成後に前記表示部と前記端子部とに第２絶縁膜を形成し、前記第２絶縁膜に、前記複数の薄膜トランジスタの少なくとも一部を露出させるコンタクトホールを形成し、前記端子部においては前記複数の端子の間に開口部を形成し、前記第２絶縁膜上に、前記複数の薄膜トランジスタに前記コンタクトホールを介して接続される複数の信号線と、前記複数の信号線と同層の複数の端子配線を形成し、前記複数の信号線及び前記複数の端子配線上に有機膜からなる第３絶縁膜を形成することを含むことを特徴とする。
前記端子部において、前記第３絶縁膜を一部除去して前記複数の端子配線を露出させ、前記複数の端子配線の前記露出された部分を覆う導電膜を形成することをさらに含んでもよい。
本発明の他の実施形態に係る表示装置の製造方法は、基板上に、薄膜トランジスタを備える画素を複数配置した表示部と、複数の前記薄膜トランジスタの動作を制御するための信号が入力される複数の端子が配列された端子部と、を有する表示装置の製造方法であって、前記基板上に第１絶縁膜を形成し、前記第１絶縁膜上に前記複数の薄膜トランジスタを形成し、前記薄膜トランジスタの形成後に前記表示部と前記端子部とに第２絶縁膜を形成し、前記第２絶縁膜に、前記複数の薄膜トランジスタの少なくとも一部を露出させるコンタクトホールを形成し、前記端子部においては前記複数の端子の間に開口部を形成し、前記第２絶縁膜上に、前記複数の薄膜トランジスタに前記コンタクトホールを介して接続される複数の信号線と、前記複数の信号線と同層の複数の端子配線を形成し、前記複数の信号線上に有機膜からなる第３絶縁膜を形成し、前記第３絶縁膜及び前記複数の端子配線上に、無機膜からなる第４絶縁膜を形成し、前記端子部において、前記第４絶縁膜を一部除去して前記複数の端子配線を露出させ、前記複数の端子配線の前記露出された部分を覆う導電膜を形成し、前記導電膜上に、第５絶縁膜を形成することを含み、前記第５絶縁膜を一部除去して前記導電膜を露出させることをさらに含むこと特徴とする。
前記導電膜を、透光性を有する導電膜を用いて形成してもよい。
また、前記第３絶縁膜を、アクリルまたはポリイミドを用いて形成してもよい。
本発明の一実施形態に係る表示装置は、基板上に、薄膜トランジスタを備える画素を複数配置した表示部と、複数の前記薄膜トランジスタの動作を制御するための信号が入力される複数の端子が配列された端子部と、を有する表示装置であって、前記基板上に配置された第１絶縁膜と、前記第１絶縁膜上に配置された前記複数の薄膜トランジスタと、前記表示部及び前記端子部に配置され、前記複数の薄膜トランジスタの少なくとも一部を露出させるコンタクトホールと、前記複数の端子の間に配置される開口部とを備える第２絶縁膜と、前記第２絶縁膜上に配置され、前記複数の薄膜トランジスタに前記コンタクトホールを介して接続される複数の信号線と、前記端子部に配置される複数の端子配線と、前記複数の信号線及び前記複数の端子配線上に配置される有機膜からなる第３絶縁膜と、を備えることを特徴とする。
前記複数の端子は、前記第３絶縁膜上に配置され、前記第３絶縁膜に形成された複数の貫通孔を介してそれぞれ前記複数の端子配線と接続されてもよい。
本発明の他の実施形態に係る表示装置は、基板上に、薄膜トランジスタを備える画素を複数配置した表示部と、複数の前記薄膜トランジスタの動作を制御するための信号が入力される複数の端子が配列された端子部と、を有する表示装置であって、前記基板上に配置された第１絶縁膜と、前記第１絶縁膜上に配置された複数の前記薄膜トランジスタと、前記表示部及び前記端子部に配置され、前記複数の薄膜トランジスタの少なくとも一部を露出させるコンタクトホールと、前記複数の端子の間に配置される開口部とを備える第２絶縁膜と、前記第２絶縁膜上に配置され、前記複数の薄膜トランジスタに前記コンタクトホールを介して接続される複数の信号線と、前記端子部に配置される複数の端子配線と、前記複数の信号線上に配置される有機膜からなる第３絶縁膜と、前記第３絶縁膜及び前記複数の端子配線上に配置される無機膜からなり、前記複数の端子配線の一部を露出させる複数の貫通孔を備える第４絶縁膜と、前記第４絶縁膜上に配置され、前記複数の貫通孔を介してそれぞれ前記複数の端子配線に接続される前記複数の端子と、前記複数の端子上に、前記複数の端子の一部を露出させて配置される第５絶縁膜と、を備えること特徴とする。
前記複数の端子は、透光性を有する導電膜を用いて形成されるものであってもよい。
また、前記第３絶縁膜は、アクリルまたはポリイミドを用いて形成されるものであってもよい。
本発明の一実施形態に係る表示装置の概略構成を示す平面図である。 本発明の一実施形態に係る表示装置の概略構成を示す縦断面図である。 本発明の一実施形態に係る表示装置の概略構成を示す図であり、（ａ）は表示装置の平面図であり、（ｂ）は表示装置の断面図である。 本発明の一実施形態に係る表示装置の概略構成を示す斜視図である。 本発明の第１の実施形態に係る表示装置の概略構成を示す断面図である。 本発明の第１の実施形態に係る表示装置の端子部の概略構成を示す図であり、（ａ）は端子部の平面図であり、（ｂ）は端子部の断面図である。 本発明の第１の実施形態に係る表示装置の配線部の概略構成を示す断面図である。 本発明の第２の実施形態に係る表示装置の概略構成を示す断面図である。 本発明の第２の実施形態に係る表示装置の端子部の概略構成を示す図であり、（ａ）は端子部の平面図であり、（ｂ）は端子部の断面図である。 本発明の第２の実施形態に係る表示装置の配線部の概略構成を示す断面図である。 従来の表示装置の概略構成を示す断面図である。
以下、図面を参照しながら、本発明の表示装置の実施形態について説明する。なお、本発明の表示装置は、以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。
図１に、本発明の一実施形態に係る表示装置１０の概略構成を示す。本実施形態に係る表示装置１０は、基板７上に形成された、複数の画素１０１の配置される表示部９、ドライバＩＣ１０２、外部回路１０３、及び走査線駆動回路１０４を備える。表示部９には、図中の横方向に走る複数の制御信号線ｇ１−１〜ｇ１−３と縦方法に走る複数のデータ信号線ｄ１〜ｄ３とが互いに交差して配置され、制御信号線ｇ１−１〜ｇ１−３とデータ信号線ｄ１〜ｄ３との交差部に対応する位置に、複数の画素１０１がマトリクス状に配置される。
図１には、一例として、一画素１０１あたり３本の制御信号線ｇ１−１〜ｇ１−３と１本のデータ信号線ｄ１とが交差して配置される構成を図示しているが、この構成に限定されるものではない。電源線等の一定の電圧を供給する配線が表示部９に配置されてもよい。各画素１０１には、制御信号線ｇ１−１〜ｇ１−３から供給される制御信号に応じて画素１０１に供給されるデータ電圧の書き込みを制御することにより画素１０１の発光を制御する薄膜トランジスタと、データ信号線ｄ１〜ｄ３から供給されるデータ電圧を保持する容量素子等を備える画素回路が配置される。
基板７上には、駆動回路１０４に導通して駆動回路１０４に対して電源電圧や駆動信号を供給するとともにグランドへの接地を行うための多数の配線パターンが形成される。なお、図１に示す表示装置１０は、一つの駆動回路１０４を備える構成として図示されているが、表示部９の周辺領域に、複数の駆動回路１０４が配置されていてもよい。各配線パターンの端部は、基板７上に形成された複数の端子にそれぞれ接続され、複数の端子は、外部から駆動電力、駆動信号及びアース電位等を供給する外部回路１０３に接続される。外部回路１０３は、フレキシブルプリント回路基板（ＦＰＣ:Flexible printed circuits）であってもよい。
以下、図２、図３Ａ及び図３Ｂを参照し、本発明の一実施形態に係る表示装置１０の構成をより詳細に説明する。図２は、本発明の一実施形態に係る表示装置１０を示す縦断面図である。図３Ａ（ａ）は表示装置１０の平面図であり、図３Ａ（ｂ）は表示装置１０の断面図である。図３Ｂは、本発明の一実施形態に係る表示装置１０の概略構成を示す斜視図である。
なお、以下では、本発明の一実施形態に係る表示装置の開示例として、有機ＥＬ発光層１を備える有機ＥＬ表示装置を例に挙げて説明するが、本実施形態に係る表示装置１０は、液晶表示装置、その他の自発光型表示装置、電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置についても同様に適用可能である。例えば、表示装置１０は、基板７と対向して配置される対向基板との間に画素１０１ごとに配置される液晶層と、液晶層に光を供給するバックライトとを備える液晶表示装置であってもよい。
本発明の一実施形態に係る表示装置１０は、図２に示すように、ガラス等の硬質な基板２上に、表示部９の各画素１０１を構成する有機ＥＬ発光層１を備えて形成されてもよい。図２では詳細な図示を省略しているが、有機ＥＬ発光層１は、基板２側から順に、例えば、ＴＦＴ駆動回路層、反射電極、有機ＥＬ層、透明電極が積層されることにより構成される。有機ＥＬ層は、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層が積層されて構成される。
有機ＥＬ発光層１は、雰囲気中の水分に曝されると急速に劣化するため、外気から密閉される必要がある。このため、有機ＥＬ発光層１の表面は、例えば、ＣＶＤ成膜された窒化シリコン膜等からなる透明な封止膜３によって覆われるとともに、ガラス等の硬質透明部材からなる基板６によって覆われる。以下、基板２上に有機ＥＬ発光層１及び封止膜３が形成された構成を「第１基板７」といい、これに合わせて、対向して配置される対向基板６を「第２基板６」という。第２基板６は、カラーフィルタを含んでもよく、表示装置１０の仕様によってはタッチパネル機能を備えた薄膜デバイス等を備えるものであってもよい。
図２に示すように、表示装置１０は、第１基板７と第２基板６との間隙において、両者間の距離を一定に保つことにより有機ＥＬ発光層１の表面と第２基板６の表面とを平行に保つとともに、両者の界面における反射や屈折を防止するために、例えば、エポキシ樹脂等の透明な樹脂４、５が充填される。また、樹脂４、５以外にも、シール材等の公知の材料を用いて第１基板７と第２基板６との間隙を維持してもよい。また、第１基板７と第２基板６との間隙がシール材等を用いて維持される構成であれば、第１基板７と第２基板６との間に空隙を有する構成としてもよい。このように第１基板７上に第２基板６が接合されることにより表示装置１０が構成される。
このような構成を備える表示装置１０は、図３Ａ及び図３Ｂに示すように、画像を表示するための領域であって複数の画素１０１が配置される表示部９と、外部回路と電気的な接続を行うための複数の端子ＴＭが配置される領域である端子部８とを備える。
図３Ａ及び図３Ｂに示すように、端子部８において、複数の端子ＴＭは、図２に示す封止膜３、樹脂４、５及び第２基板６に覆われずに露出されて形成される。複数の端子ＴＭの露出された端部は、例えば、駆動信号を供給する外部回路１０３（図１に図示）に接続される。また、複数の端子ＴＭは、基板２上に形成された配線及びドライバＤＲ等を介して有機ＥＬ発光層１の薄膜トランジスタ等に接続される。なお、図３Ａ及び図３Ｂに示すドライバＤＲが、図１に示すドライバＩＣ１０２に対応する。
このような表示装置１０の製造工程上、有機ＥＬ発光層１を覆う封止膜３を、パターニングせずに基板２の全面を覆って成膜した場合、端子部８においては、複数の端子ＴＭを封止膜３から露出させる処理を行う必要がある。複数の端子ＴＭを露出させる方法としては、端子部８上に封止膜３を形成した後、テープ剥離やエッチング（ドライまたはウェット）により端子部８上の封止膜３を除去する方法が知られている。
また、端子部８の劣化を防止するために、複数の端子ＴＭ及び配線上に窒化シリコン膜等の無機膜を用いて保護膜を形成することがある。しかし、端子部８の保護膜に無機膜を用いてしまうと、保護膜が封止膜３と同じ無機膜となってしまうことから、端子部８上の封止膜３をエッチングにより除去する際に保護膜まで除去してしまう虞がある。
そこで、従来の表示装置には、複数の端子および配線上に保護膜を形成しない構成とするものがある。このような従来の表示装置の端子部の構成を、図１０を参照して説明する。
図１０は、従来の表示装置の端子部の概略構成を示す断面図であり、図３Ｂに示すＡ−Ａ´線で端子部を切断した場合の二つの端子ＴＭの断面構成を示したものである。端子ＴＭは、基板２上に形成された第１絶縁膜１９上に、各端子ＴＭが第２絶縁膜２０によって絶縁されるように第２絶縁膜２０の間に形成される。第１絶縁膜１９及び第２絶縁膜２０は酸化シリコン膜や窒化シリコン膜等を用いて形成されてもよく、第１絶縁膜１９及び第２絶縁膜２０はそれぞれ各画素１０１の薄膜トランジスタを形成する際に形成する、アンダーコート膜または層間絶縁膜と呼ばれる絶縁膜と同じ層に同じ材料を用いて形成されてもよい。また、第１絶縁膜１９及び第２絶縁膜２０は複数層を含み得る。
端子ＴＭ及び端子ＴＭに接続される配線は、アルミニウム等の金属を用いて第２絶縁膜２０の高さよりも高い凸部２７を形成した後、ＩＴＯ等の透明導電膜２６により凸部２７を覆って形成される。封止膜３は、このように最表面がＩＴＯ等の透明導電膜２６で覆われた端子ＴＭ及び配線上に形成される。しかし、このような従来の表示装置の端子ＴＭ及び配線は、封止膜３を除去する際などに、凸部２７のエッジ部分上に形成された透明導電膜２６から凸部２７を構成するアルミニウム等の金属が露出するといった信頼性の問題を発生させる虞があった。
このため、複数の端子ＴＭの保護膜として有機膜を用いる場合がある。有機膜は、例えば、アクリル、ポリイミド等の有機材料を用いて形成される。しかし、このような有機膜は膜厚を制御することが難しく、端子ＴＭの接触面と保護膜との間に段差を生じさせてしまう虞があった。また、有機膜を端子ＴＭの保護膜として用いる場合、有機膜の厚さによっては外部回路１０３の実装時に使用される異方性導電膜（ＡＣＦ）の導電粒子の形状に制約が生じ、実装不良を引き起こす虞があった。
そこで、本発明者は、端子部８において外部回路１０３等の実装に影響を与えることなく、複数の端子ＴＭを保護可能な方法を検討し、本発明に至った。
（第１の実施形態）
以下、図４乃至図６を参照し、本発明の第１の実施形態に係る表示装置１０の概略構成について説明する。図４は、本発明の第１の実施形態に係る表示装置１０の概略構成を示す断面図である。図５は、本発明の第１の実施形態に係る表示装置１０の端子部の概略構成を示す図であり、（ａ）は端子部の平面図であり、（ｂ）は端子部の断面図である。図６は、本発明の第１の実施形態に係る表示装置１０の配線部の概略構成を示す断面図である。
なお、以下では本実施形態に係る表示装置１０の開示例として、有機ＥＬ発光層１を備える有機ＥＬ表示装置を例に挙げて説明するが、本実施形態に係る表示装置１０は、薄膜トランジスタを用いて各画素の表示階調を制御する表示装置であれば、上述したように、液晶表示装置、その他の自発光型表示装置、電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置について同様に適用可能である。また、以下、図１乃至図３に示して上述した構成と同様の構成については同じ符号を付し、その詳細な説明について省略する。
図４は、本発明の第１の実施形態に係る表示装置１０の端子部８のうち、一つの端子に対応する領域と、表示部９のうち、一つの画素１０１に対応する領域の断面構成を図示したものである。図４に示すように、表示部９の一つの画素１０１に対応する領域は、薄膜トランジスタを含むトランジスタ部３０、信号線１２からの電圧を保持する容量素子を含む容量部３１、各画素１０１の発光領域である画素部３２を含む。
図４に示すように、基板２上には、薄膜トランジスタ下に酸化シリコン膜や窒化シリコン膜等を用いて形成された２層の絶縁膜２１、２２からなる第１絶縁膜１９が形成される。この第１絶縁膜１９の上にはポリシリコン層３３、ゲート絶縁膜２３、ゲート電極層３４が形成される。ポリシリコン層３３は一部に不純物がドープされ、ドレイン電極やソース電極が接続されて、薄膜トランジスタが構成されている。薄膜トランジスタ上には層間絶縁膜として酸化シリコン膜や窒化シリコン膜等を用いて形成された２層の絶縁膜２４、２５が形成される。端子部８や表示部９の一部ではゲート絶縁膜２３と２層の絶縁膜２４，２５によって第２絶縁膜２０が形成される。なお、図４には、第１絶縁膜１９及び第２絶縁膜２０が複数層からなる構成の一例として、２層または３層からなる第１絶縁膜１９及び第２絶縁膜２０を図示しているが、図示した構成に限定されるものではない。例えば、第２絶縁膜２０は薄膜トランジスタ上に形成された絶縁膜で構成され、ゲート絶縁膜２３を含まなくてもよい。この場合、ゲート絶縁膜２３はポリシリコン層３３上のみに形成されている。
第２絶縁膜２０には、複数の薄膜トランジスタの少なくとも一部を開口するコンタクトホールが形成される。表示部９の第２絶縁膜２０上には複数の信号線１２が形成され、複数の信号線１２はコンタクトホールを介して薄膜トランジスタに接続される。薄膜トランジスタに接続された信号線１２は、有機膜からなる第３絶縁膜１３によって覆われる。第３絶縁膜１３上には、第３絶縁膜１３に形成されたコンタクトホールにより信号線１２に接続された第１導電膜１４、第１導電膜１４上に形成された第４絶縁膜１５、及び第４絶縁膜１５上に形成された第２導電膜１７が形成される。第１導電膜１４、第４絶縁膜１５、及び第２導電膜１７により、容量部３１に並列な容量素子が形成される。第１導電膜１４はＩＴＯ等の透光性を有する導電膜を用いて形成され、第４絶縁膜１５は窒化シリコン等の無機膜を用いて形成され、第２導電膜１７はＩＴＯ等の透光性を有する導電膜を用いて形成される。
また、図４に示す画素部３２において、第２導電膜１７下に、アルミニウム等からなる反射電極１６が配置されて有機ＥＬ発光層１のアノード電極（陽極、反射電極）を構成してもよい。図４には図示していないが、第２導電膜１７上に有機ＥＬ層及び透明電極（陰極）が形成されて有機ＥＬ発光層１を構成してもよい。また、第２導電膜１７上には、各画素１０１を区画するバンク層として有機膜からなる第５絶縁膜１８が形成される。
一方、図４に示す端子部８において、第２絶縁膜２０上には複数の端子配線１２２が形成される。端子配線１２２は第３絶縁膜１３によって覆われている。、端子配線１２２上の第３絶縁膜１３の一部が除去され、端子配線１２２の一部が第３絶縁膜１３から露出されて形成される。露出された端子配線１２２上に、第３絶縁膜１３の上面までを一部覆って、ＩＴＯ等の透明導電膜からなる第１導電膜１４が形成される。第１導電膜１４は、上述したように表示部９においては容量素子を構成する層である。このように、端子部８には、図２Ａ乃至図３に示して上述した複数の端子ＴＭを構成する第１導電膜１４が形成される。
以下、図５及び図６を参照し、端子部８に形成される複数の端子ＴＭ及び配線の製造工程について詳細に説明する。
図５（ｂ）は、図３Ｂに示すＡ−Ａ´線で表示装置１０の端子部８を切断した場合の二つの端子ＴＭの断面構成を示す図であり、図５（ａ）は、図５（ｂ）に示す二つの端子ＴＭの平面構成を示す図である。図６は、図３Ｂに示すＢ−Ｂ´線で表示装置１０の配線部を切断した場合の二つの端子配線１２２の断面構成を示す図である。
図５（ｂ）及び図６に示す基板１１は、図４に示す基板２上に第１絶縁膜１９が配置された構成を図示したものである。端子部８において、基板１１上に、上述したように、層間絶縁膜と同層に同じ材料を用いて第２絶縁膜２０を形成する。基板１１上に形成された第２絶縁膜２０は、図５（ｂ）に点線２０Ａで囲む範囲に図示したように、端子配線１２２の配置されない領域をエッチング等の公知の方法を用いて除去して開口部を形成する。このような端子部８における第２絶縁膜２０のエッチング工程は、表示部９における薄膜トランジスタの層間絶縁膜（第２絶縁膜２０）のエッチング工程と同時に、一つのマスクを用いて実施することができる。このとき、表示部９においては、複数の薄膜トランジスタの複数の電極上の第２絶縁膜２０をエッチングして第２絶縁膜２０に複数のコンタクトホールを形成する。第２絶縁膜２０にこのような複数のコンタクトホールを形成することにより、後述する接続工程において複数の信号線１２が形成されると、第２絶縁膜２０の複数のコンタクトホールを介して複数の信号線１２と複数の薄膜トランジスタとをそれぞれ接続させることができる。
なお、第２絶縁膜２０をパターニングにより除去することにより形成される開口部の形状は、図５（ｂ）に点線２０Ａで示す範囲及び開口部の形状に限らず、後述する製造工程において第２絶縁膜２０上に塗布される第３絶縁膜１３を所望の膜厚とする塗布量に応じて決定される。従って、端子部８の第２絶縁膜２０は、第３絶縁膜１３の塗布量によっては、端子配線１２２の配置されない領域に第２絶縁膜２０を除去しない部分があってもよく、図５（ｂ）に図示した構成に限定されるものではない。
次に、第２絶縁膜２０上に、アルミニウム等の金属材料を用いて信号線１２及び端子配線１２２を形成する。信号線１２及び端子配線１２２は、第２絶縁膜２０上に成膜された金属膜をパターニングすることにより表示部９及び端子部８において一つのマスクを用いて同時に形成する。これにより、表示部９においては、図４に示すように、第２絶縁膜２０のコンタクトホールを介して薄膜トランジスタのソース／ドレイン電極と接続される信号線１２が形成されてもよく、端子部８においては、図５（ｂ）及び図６に示すように、第２絶縁膜２０上に端子配線１２２が形成される。
次に、表示部９及び端子部８において、信号線１２及び端子配線１２２上に、信号線１２及び端子配線１２２を覆う第３絶縁膜１３を形成する。第３絶縁膜１３は、アクリル、ポリイミド等の有機材料を用いて形成する。このとき、端子部８においては第２絶縁膜２０が除去された開口部に、第３絶縁膜１３の有機材料が充填される。このとき、第２絶縁膜２０の開口部の開口面積を最適化することにより、端子配線１２２上に形成される第３絶縁膜１３の膜厚を、所望の膜厚に制御することが可能となる。
つまり、端子配線１２２上に形成される第３絶縁膜１３の膜厚を例えば１μｍ以下の薄い膜厚とする場合、第２絶縁膜２０の一部を除去することなく、第３絶縁膜１３の有機材料の塗布量を微調整することのみで膜厚を制御する工程は、本実施形態のように第２絶縁膜２０を所望の面積で除去した後に有機材料を塗布して膜厚を制御する工程よりも、膜厚の制御に高い精度が要求される。従って、本実施形態によると、予め第２絶縁膜２０を一部除去しておくことにより、第３絶縁膜１３の膜厚の制御を容易なものすることができ、また、第２絶縁膜２０を一部除去する工程は、表示部９における薄膜トランジスタの層間絶縁膜（第２絶縁膜２０）のパターニングと同時に行うことができるため、既存の製造プロセスを大幅に変更することなく、簡易な製造方法で、端子配線１２２上に所望の膜厚の第３絶縁膜１３を形成することが可能となる。
このような製造工程により、端子配線１２２を覆う保護膜として第３絶縁膜１３が形成される。また、図５（ｂ）に示すように、端子部８において、第３絶縁膜１３をエッチングにより一部除去して端子配線１２２を露出させる貫通孔を形成する。貫通孔によって端子配線１２２が露出された領域上に、ＩＴＯ等の透明導電膜からなる第１導電膜１４を塗布してパターニングすることにより、複数の端子ＴＭが形成される。このとき、第１導電膜１４の端子配線１２２との接触面から第３絶縁膜１３の上面上に延長された部分に段差が形成される。しかし、本実施形態によれば、このような第１導電膜１４に形成される段差を約１μｍ以下に形成することができる。
このように、本実施形態によれば、端子ＴＭを構成する第１導電膜１４に形成される段差を約１μｍ以下と小さくすることができる。これにより、端子部８に外部回路１０３を実装する際に用いられる異方性導電膜（ＡＣＦ）について、導電粒子径の小さなものを選択することができ、端子ＴＭの接続抵抗を低減させることが可能となる。すなわち、端子ＴＭに形成される段差が１μｍ以上であると、異方性導電膜（ＡＣＦ）の導電粒子をうまく潰せない状態が発生し、線欠陥等の不具合が発生する虞があることから、導電粒子径の大きなものを選択する必要があった。しかし、導電粒子径の大きな異方性導電膜（ＡＣＦ）を選択すると、配線ピッチを狭められなくなる問題や、単位面積当たりの粒子数が少なくなることにより接続面積が小さくなり、接続抵抗が上昇する問題を生じさせる虞があった。このため、本実施形態のように、第３絶縁膜１３の膜厚を制御して第１導電膜１４に形成される段差を約１μｍ以下とすることにより、導電粒子径の小さな異方性導電膜（ＡＣＦ）を選択することが可能となるため、接続抵抗を低減させることが可能となり、実装不良が生じることを防ぐことが可能となる。
また、本実施形態によると、端子ＴＭ間及び端子配線１２２上に保護膜として形成される第３絶縁膜１３が有機材料を用いて形成されることから、有機膜からなる保護膜によって耐水性を向上させ、端子ＴＭ及び端子配線１２２の腐食を防止することができる。従って、端子部８における接続の信頼性を向上させることが可能となる。
以上のとおり、本実施形態によると、端子部８の各端子ＴＭ及び端子配線１２２を有機膜からなる第３絶縁膜１３によって保護しつつ、第３絶縁膜１３を所望の膜厚に形成することができるため、外部回路１０３を実装する際に、実装歩留りを悪化させることなく、表示装置の高信頼性を確保することが可能となる。また、このような表示装置を、製造プロセスを大幅に変更することなく、簡易な製造工程により実現することができる。
（第２の実施形態）
以下、図７乃至図９を参照し、本発明の第２の実施形態に係る表示装置の概略構成について説明する。図７は、本発明の第２の実施形態に係る表示装置の概略構成を示す断面図である。図８は、本発明の第２の実施形態に係る表示装置の端子部の概略構成を示す図であり、（ａ）は端子部の平面図であり、（ｂ）は端子部の断面図である。図９は、本発明の第２の実施形態に係る表示装置の配線部の概略構成を示す断面図である。
なお、本発明の第２の実施形態に係る表示装置１０は、本発明の第１の実施形態に係る表示装置１０とは、保護膜として第３絶縁膜１３のような有機膜のみならず、有機膜下に無機膜からなる保護膜を配置した点においてその構成が異なる。従って、以下、図４乃至図６に示して上述した構成と同様の構成については同じ符号を付し、その詳細な説明を省略する。
図７に示すように、本発明の第２の実施形態に係る表示装置１０は、基板２上に、本発明の第１の実施形態に係る表示装置１０と同様に、第１絶縁膜１９及び第２絶縁膜２０が形成される。端子部８の第２絶縁膜２０は、図８（ｂ）に点線２０Ｂで囲む範囲に図示したように、本発明の第１の実施形態に係る表示装置１０と同様に、端子配線１２２の配置されない領域をエッチング等の公知の方法を用いて除去して開口部を形成する。このエッチング工程は、表示部９における薄膜トランジスタの層間絶縁膜（第２絶縁膜２０）のエッチング工程と同時に行うことができる。
第２絶縁膜２０上に金属膜をパターニングして信号線１２及び端子配線１２２を形成した後、第２絶縁膜２０並びに信号線１２及び端子配線１２２を覆う、無機膜からなる第４絶縁膜１５を形成する。第４絶縁膜１５は、表示部９において容量部３１の容量素子を構成する層であり、窒化シリコン等の無機膜を用いて形成する。
次に、端子配線１２２上の第４絶縁膜１５をエッチングにより一部除去して端子配線１２２を露出させ、端子配線１２２の露出された領域上に、ＩＴＯ等の透明導電膜からなる第２導電膜１７を塗布してパターニングすることにより、複数の端子ＴＭを形成する。第２導電膜１７は、端子配線１２２の露出された領域とその周辺領域である第４絶縁膜１５の上面を一部覆って形成される。第２導電膜１７は、有機ＥＬ発光層１のアノード電極（陽極）を構成する層であってもよい。
このように形成された第４絶縁膜１５及び第２導電膜１７上に、アクリル、ポリイミド等の有機材料を用いて第５絶縁膜１８を形成する。第５絶縁膜１８は、表示部９においては、各画素１０１の領域を区画するバンク層として機能する層である。第５絶縁膜１８は、端子部８において、端子ＴＭを構成する部分の第２導電膜１７が露出されるようにパターニングされて形成される。このような第５絶縁膜１８のパターニングの工程は、表示部９においてバンク層を形成する際のパターニングと同時に行うことができる
また、第５絶縁膜１８は、端子部８において第２絶縁膜２０が除去されることにより形成された、図８（ｂ）に点線２０Ｂで囲む範囲に示す開口部に充填される。従って、本実施形態においても、第１の実施形態に係る表示装置１０の製造工程と同様に、第２絶縁膜２０の開口部の開口面積を最適化することにより、第２導電膜１７上に形成される第５絶縁膜１８の膜厚を、所望の膜厚に制御することが可能となる。従って、既存の製造プロセスを大幅に変更することなく、簡易な製造方法で、端子ＴＭを構成する第２導電膜１７と第２導電膜１７上の第５絶縁膜１８との間に形成される段差を、外部回路１０３の実装に影響を与えることがない程度に小さくすることができる。
また、本実施形態によると、窒化シリコン等の無機膜からなる第４絶縁膜１５によって端子配線１２２を保護する構成を備えている上、この第４絶縁膜１５上に有機膜である第５絶縁膜１８が形成される構成を備えていることから、耐水性を向上させることができ、腐食を防止し、より高い信頼性を有する表示装置１０を製造することが可能となる。
以上のとおり、本発明の第１及び第２の実施形態によると、端子部８の各端子ＴＭ及び端子配線１２２を有機膜からなる第３絶縁膜１３または第５絶縁膜１８によって保護しつつ、第３絶縁膜１３または第５絶縁膜１８を所望の膜厚に形成することができるため、外部回路１０３を実装する際に、実装歩留りを悪化させることなく、表示装置の高信頼性を確保することが可能となる。また、このような表示装置を、製造プロセスを大幅に変更することなく、簡易な製造工程により実現することができる。
１…有機ＥＬ発光層、２…基板、３…封止膜、４、５…樹脂、６…第２基板、７…第１基板、８…端子部、９…表示部、１０…表示装置、１１…基板、１２…信号線、１３…第３絶縁膜、１４…第１導電膜、１５…第４絶縁膜、１７…第２導電膜、１８…第５絶縁膜、１９…第１絶縁膜、２０…第２絶縁膜、３０…トランジスタ部、３１…容量部、３２…画素部、１０１…画素、１０３…外部回路、１０４…駆動回路、１２２…端子配線、ＴＭ…端子

Claims (10)

  1. 基板上に、薄膜トランジスタを備える画素を複数配置した表示部と、
    前記薄膜トランジスタの動作を制御するための信号が入力される複数の端子が配列された端子部と、を有する表示装置の製造方法であって、
    前記基板上に第１絶縁膜を形成し、
    前記第１絶縁膜上に前記薄膜トランジスタを形成し、
    前記薄膜トランジスタの形成後に前記表示部と前記端子部とに第２絶縁膜を形成し、
    前記第２絶縁膜に、前記薄膜トランジスタの少なくとも一部を露出させるコンタクトホールを形成するとともに、前記端子部において複数の開口部を形成し、
    前記第２絶縁膜上に、前記薄膜トランジスタに前記コンタクトホールを介して接続される複数の信号線と、前記複数の信号線の形成と同時に、前記開口部を間に挟むように複数の端子配線を形成し、
    前記複数の信号線及び前記複数の端子配線上に有機絶縁膜からなる第３絶縁膜を形成することを含むことを特徴とする表示装置の製造方法。
  2. 前記端子部において、前記第３絶縁膜を一部除去して前記複数の端子配線を露出させ、
    前記複数の端子配線の前記露出された部分を覆う導電膜を形成することをさらに含むことを特徴とする請求項１に記載の表示装置の製造方法。
  3. 基板上に、薄膜トランジスタを備える画素を複数配置した表示部と、
    前記薄膜トランジスタの動作を制御するための信号が入力される複数の端子が配列された端子部と、を有する表示装置の製造方法であって、
    前記基板上に第１絶縁膜を形成し、
    前記第１絶縁膜上に前記薄膜トランジスタを形成し、
    前記薄膜トランジスタの形成後に前記表示部と前記端子部とに第２絶縁膜を形成し、
    前記第２絶縁膜に、前記薄膜トランジスタの少なくとも一部を露出させるコンタクトホールを形成するとともに、前記端子部において複数の開口部を形成し、
    前記第２絶縁膜上に、前記薄膜トランジスタに前記コンタクトホールを介して接続される複数の信号線と、前記複数の信号線の形成と同時に、前記開口部を間に挟むように複数
    の端子配線を形成し、
    前記複数の信号線上に有機絶縁膜からなる第３絶縁膜を形成し、
    前記第３絶縁膜及び前記複数の端子配線上に、無機絶縁膜からなる第４絶縁膜を形成し、
    前記端子部において、前記第４絶縁膜を一部除去して前記複数の端子配線を露出させ、
    前記複数の端子配線の前記露出された部分を覆う導電膜を形成し、
    前記導電膜上に、第５絶縁膜を形成することを含み、
    前記第５絶縁膜を一部除去して前記導電膜を露出させることをさらに含むこと特徴とする表示装置の製造方法。
  4. 前記導電膜を、透光性を有する導電膜を用いて形成することを特徴とする請求項２または３に記載の表示装置の製造方法。
  5. 前記第３絶縁膜を、アクリルまたはポリイミドを用いて形成することを特徴とする請求項１乃至４のいずれか一項に記載の表示装置の製造方法。
  6. 基板上に、薄膜トランジスタを備える画素を複数配置した表示部と、
    前記薄膜トランジスタの動作を制御するための信号が入力される複数の端子が配列された端子部と、を有する表示装置であって、
    前記基板上に配置された第１絶縁膜と、
    前記第１絶縁膜上に配置された前記薄膜トランジスタと、
    前記表示部及び前記端子部に配置され、前記薄膜トランジスタの少なくとも一部を露出させるコンタクトホールと、前記複数の端子の間に配置される開口部と、を備える第２絶縁膜と、
    前記第２絶縁膜上に配置され、前記コンタクトホールを介して前記薄膜トランジスタに接続される複数の信号線と、前記端子部に配置される複数の端子配線と、
    前記複数の信号線上に配置される有機絶縁膜からなる第３絶縁膜と、
    前記第３絶縁膜及び前記複数の端子配線上に配置される無機絶縁膜からなり、前記複数の端子配線の一部を露出させる複数の貫通孔を備える第４絶縁膜と、
    前記第４絶縁膜上に配置され、前記複数の貫通孔を介してそれぞれ前記複数の端子配線に接続される前記複数の端子と、
    前記複数の端子上に、前記複数の端子の一部を露出させて配置される第５絶縁膜と、を備えること特徴とする表示装置。
  7. 前記複数の端子は、前記第３絶縁膜上に配置され、前記第３絶縁膜に形成された複数の貫通孔を介してそれぞれ前記複数の端子配線と接続されることを特徴とする請求項６に記載の表示装置。
  8. 前記複数の端子は、透光性を有する導電膜を用いて形成されることを特徴とする請求項
    ６又は請求項７に記載の表示装置。
  9. 前記第３絶縁膜は、アクリルまたはポリイミドを用いて形成されることを特徴とする請求項６乃至８のいずれか一項に記載の表示装置。
  10. 前記第４絶縁膜及び前記第５絶縁膜は、前記開口部に重畳するように形成されることを特徴とする請求項６乃至９のいずれか一項に記載の表示装置。
JP2014021746A 2014-02-06 2014-02-06 表示装置及びその製造方法 Active JP6324098B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014021746A JP6324098B2 (ja) 2014-02-06 2014-02-06 表示装置及びその製造方法
TW103143939A TWI597837B (zh) 2014-02-06 2014-12-16 Display device and method of manufacturing the same
KR1020150009126A KR101701021B1 (ko) 2014-02-06 2015-01-20 표시 장치 및 그의 제조 방법
CN201510031570.1A CN104835420B (zh) 2014-02-06 2015-01-22 显示装置及其制造方法
US14/608,036 US9263479B2 (en) 2014-02-06 2015-01-28 Display device and method of manufacturing the same
US14/985,310 US9508752B2 (en) 2014-02-06 2015-12-30 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014021746A JP6324098B2 (ja) 2014-02-06 2014-02-06 表示装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015148728A JP2015148728A (ja) 2015-08-20
JP2015148728A5 JP2015148728A5 (ja) 2017-02-16
JP6324098B2 true JP6324098B2 (ja) 2018-05-16

Family

ID=53755505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014021746A Active JP6324098B2 (ja) 2014-02-06 2014-02-06 表示装置及びその製造方法

Country Status (5)

Country Link
US (2) US9263479B2 (ja)
JP (1) JP6324098B2 (ja)
KR (1) KR101701021B1 (ja)
CN (1) CN104835420B (ja)
TW (1) TWI597837B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6454250B2 (ja) * 2015-09-18 2019-01-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP6486291B2 (ja) * 2016-02-24 2019-03-20 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置
JP2017152231A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
JP2018005003A (ja) 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2018005004A (ja) 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ 表示装置
KR101951939B1 (ko) 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치
JP6935244B2 (ja) * 2017-06-27 2021-09-15 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
JP7109982B2 (ja) * 2018-04-27 2022-08-01 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110528A (ja) * 1994-10-12 1996-04-30 Casio Comput Co Ltd アクティブマトリックスパネルおよびその製造方法
JP3484307B2 (ja) * 1996-12-06 2004-01-06 株式会社 日立ディスプレイズ 液晶表示装置
JPH11327465A (ja) * 1998-05-13 1999-11-26 Toshiba Corp 表示装置用アレイ基板
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6885110B1 (en) * 1999-09-08 2005-04-26 Matsushita Electric Industrial Co., Ltd. Electrical circuit board and TFT array substrate and liquid crystal display device utilizing the same
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP4352834B2 (ja) * 2003-09-24 2009-10-28 セイコーエプソン株式会社 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP4444042B2 (ja) * 2004-08-26 2010-03-31 三菱電機株式会社 表示装置
JP4333574B2 (ja) * 2004-12-17 2009-09-16 三菱電機株式会社 液晶表示装置ならびにその製造方法
JP2006202722A (ja) * 2004-12-21 2006-08-03 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置の製造方法
JP2006235929A (ja) * 2005-02-24 2006-09-07 Fujitsu Ltd 健康診断管理装置
JP4576558B2 (ja) * 2005-03-15 2010-11-10 カシオ計算機株式会社 回路基板への半導体装置の実装方法及び液晶表示装置の製造方法
JP2006309028A (ja) * 2005-04-28 2006-11-09 Sanyo Epson Imaging Devices Corp 表示装置および表示装置の製造方法
KR100730151B1 (ko) * 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
US7957151B2 (en) * 2005-12-01 2011-06-07 Sharp Kabushiki Kaisha Circuit component, electrode connection structure and display device including the same
KR101219047B1 (ko) * 2005-12-13 2013-01-07 삼성디스플레이 주식회사 표시장치와 이의 제조방법
KR101157262B1 (ko) * 2005-12-14 2012-06-15 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
KR100688791B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법.
JP2008065135A (ja) 2006-09-08 2008-03-21 Hitachi Displays Ltd 表示装置
JP2008110528A (ja) * 2006-10-30 2008-05-15 Sony Corp 搬送ローラ及び画像形成装置
KR101279317B1 (ko) * 2008-06-04 2013-06-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
RU2492598C2 (ru) * 2009-02-10 2013-09-10 Шарп Кабусики Кайся Соединительный вывод и устройство отображения с соединительным выводом
JP5492516B2 (ja) * 2009-10-01 2014-05-14 株式会社ジャパンディスプレイ 液晶表示装置
KR20110111747A (ko) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP2014145857A (ja) * 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器

Also Published As

Publication number Publication date
TWI597837B (zh) 2017-09-01
KR101701021B1 (ko) 2017-01-31
KR20150093101A (ko) 2015-08-17
US9508752B2 (en) 2016-11-29
US20150221683A1 (en) 2015-08-06
CN104835420A (zh) 2015-08-12
TW201532265A (zh) 2015-08-16
US9263479B2 (en) 2016-02-16
US20160181282A1 (en) 2016-06-23
CN104835420B (zh) 2017-11-21
JP2015148728A (ja) 2015-08-20

Similar Documents

Publication Publication Date Title
JP6324098B2 (ja) 表示装置及びその製造方法
JP6253541B2 (ja) 表示装置
JP6211873B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US20180076269A1 (en) Method for manufacturing display device
KR102504073B1 (ko) 유기발광 표시장치
US10276812B2 (en) Display device and manufacturing method thereof
JP2008070873A (ja) 平板表示装置
KR102449984B1 (ko) 터치센서를 포함하는 표시장치 및 그의 제조방법
US20220075479A1 (en) Touch substrate and manufacturing method therefor, touch display substrate, and touch display device
WO2019030887A1 (ja) 電気光学装置およびその製造方法
US11139363B2 (en) Display device for preventing cracks caused by bending stress and apparatus for manufacturing the same for reducing number of mask process
JP2018116236A (ja) 表示装置
JP2016206393A (ja) 表示装置及びその製造方法
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP2019003040A (ja) 表示装置
CN111699757A (zh) 有机el显示装置
KR20170079901A (ko) 표시 장치와 그의 제조 방법
WO2019130739A1 (ja) 表示装置及び表示装置の製造方法
JP6056073B2 (ja) 表示装置
CN114270527A (zh) 显示面板及其制作方法和显示装置
KR101148500B1 (ko) 전기영동 표시장치 및 그 제조방법
JP2019174609A (ja) 表示装置および表示装置の製造方法
KR102278159B1 (ko) 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
US10978521B2 (en) Display device
US20220173201A1 (en) Display Apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180410

R150 Certificate of patent or registration of utility model

Ref document number: 6324098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250