JP6486291B2 - 表示装置の製造方法、及び、表示装置 - Google Patents
表示装置の製造方法、及び、表示装置 Download PDFInfo
- Publication number
- JP6486291B2 JP6486291B2 JP2016032861A JP2016032861A JP6486291B2 JP 6486291 B2 JP6486291 B2 JP 6486291B2 JP 2016032861 A JP2016032861 A JP 2016032861A JP 2016032861 A JP2016032861 A JP 2016032861A JP 6486291 B2 JP6486291 B2 JP 6486291B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- region
- display device
- connection terminal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims description 250
- 239000000758 substrate Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 12
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000011342 resin composition Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
- H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、表示装置の製造方法、及び、表示装置に関する。
有機エレクトロルミネセンス（以下、「有機ＥＬ」ともいう。）材料を用いた発光素子で画素が構成された表示装置の封止膜として、特許文献１では、有機ＥＬ層を被覆する保護層として複数の絶縁層（無機絶縁膜／有機絶縁膜／無機絶縁膜の３層）が積層された構成が開示されている。
有機ＥＬ層の上面に設ける複数の絶縁層は、無機絶縁層であればスパッタリング法により、有機絶縁層であれば塗布法により形成されるので、表示装置の画素領域（表示領域）のみならず、表示装置の端子領域（非表示領域）まで延びて形成される。そのため、端子領域の接続端子の部位では絶縁層を除去して導通可能な状態にする必要がある。
端子部における絶縁層を除去するためには、ドライエッチングやウェットエッチングが適用される。しかし、無機絶縁膜／有機絶縁膜／無機絶縁膜が積層された絶縁層を除去するには、各々の絶縁膜に適したエッチング条件を設定する必要がある。そのために、プロセスの複雑化、マージンの減少、タクトの増加、場合によっては複数の処理室が必要等の課題がある。
本発明は、上記実情に鑑み、表示装置の接続端子の部位にて、導電面を露出させる工程を簡略化することを目的の一つとする。
本発明の一態様は、発光素子が設けられた画素が配列される画素領域と、前記画素領域の外側に設けられて配線基板と接続する接続端子が設けられた端子領域と、を備える表示装置の製造方法において、前記接続端子の上面部の一部に凹領域を形成し、前記画素領域から前記端子領域に亘って、第１無機絶縁層、有機絶縁層、第２無機絶縁層を順に形成し、前記接続端子の部位にて、前記凹領域に前記有機絶縁層が集まることで前記凹領域以外の領域に前記第１無機絶縁層と前記第２無機絶縁層が積層される領域をエッチングすることを特徴とする表示装置の製造方法である。
本発明の一態様は、基板と、発光素子が設けられた画素が配列される画素領域と、前記画素領域の外側に位置し、且つ配線基板と接続する接続端子が設けられた端子領域と、前記画素領域から前記端子領域に跨って設けられた多層の絶縁層を有する表示装置において、前記接続端子は、前記接続端子の上面部の一部に、前記基板の側へ窪む窪みを備えた凹領域を有し、前記画素領域にて、前記多層の絶縁層は、第１無機絶縁層と、前記第１無機絶縁層の上に設けられた有機絶縁層と、前記有機絶縁層の上に設けられた第２無機絶縁層と、を有し、前記上面部は前記多層の絶縁層から露出し、前記凹領域の前記窪みには前記第１無機絶縁層及び前記有機絶縁層が位置していることを特徴とする表示装置である。
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本明細書において、ある部材又は領域が、他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限り、これは他の部材又は領域の直上（又は直下）にある場合のみでなく、他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
＜第１実施形態＞
図１は、本実施形態に係る表示装置１００の構成を斜視図で示す。表示装置１００は、第１の基板１０１に画素領域１０６が設けられている。画素領域１０６は、発光素子が設けられた複数の画素１０８が配列することによって構成されている。発光素子は、一対の電極間に発光材料を含む層（発光層）を有する素子であり、ここでは、一例として、発光材料として有機エレクトロルミネセンス材料を含む層を有する発光素子を有機ＥＬ素子が用いられる。画素領域１０６の上面には封止材としての第２の基板１０４が設けられている。
図１は、本実施形態に係る表示装置１００の構成を斜視図で示す。表示装置１００は、第１の基板１０１に画素領域１０６が設けられている。画素領域１０６は、発光素子が設けられた複数の画素１０８が配列することによって構成されている。発光素子は、一対の電極間に発光材料を含む層（発光層）を有する素子であり、ここでは、一例として、発光材料として有機エレクトロルミネセンス材料を含む層を有する発光素子を有機ＥＬ素子が用いられる。画素領域１０６の上面には封止材としての第２の基板１０４が設けられている。
第２の基板１０４は画素領域１０６を囲むシール材１１０によって、第１の基板１０１に固定されている。第１の基板１０１に形成された画素領域１０６は、封止材である第２の基板１０４とシール材１１０によって大気に晒されないように封止されている。このような封止構造により画素１０８に設けられる発光素子の劣化を抑制している。また、後述する（図４参照）絶縁膜による保護層によっても発光素子は封止されている。
第１の基板１０１は、一端部に端子領域１１４が設けられている。端子領域１１４は第２の基板１０４の外側に配置されている。端子領域１１４は、画素領域１０６の外側の領域に設けられてフレキシブルプリント配線基板（以下、「ＦＰＣ８０」（図１０参照）ともいう。）等の配線基板と接続する接続端子２００が設けられた領域である。端子領域１１４は、複数の接続端子２００によって構成されている。
接続端子２００には、映像信号を出力する機器や電源などと表示パネルとを接続する配線基板が配置される。配線基板と接続する接続端子２００の接点は、外部に露出している。第１の基板１０１には端子領域１１４から入力された映像信号を画素領域１０６に出力するドライバＩＣ１１２が設けられている。
本発明の一実施形態に係る表示装置の製造方法を以下に説明する。図２は、基板１０１に、画素領域１０６において画素１０８の一部が形成され、端子領域１１４において接続端子２００が形成された状態を示す。
画素１０８は、トランジスタ５０及び発光素子６０（図３参照）を含んで構成される。トランジスタ５０は、下地絶縁層８上に形成された半導体層５１、ゲート絶縁層５２、ゲート電極５３によって形成される。
トランジスタ５０のソース領域及びドレイン領域に対しては、第１層間絶縁層５４を介して、ソース・ドレイン電極２Ｙａ、２Ｙｂが形成される。第１層間絶縁層５４は、ソース・ドレイン電極２Ｙａ、２Ｙｂを埋設するように形成される。
トランジスタ５０に接続されるソース・ドレイン電極２Ｙａと、ゲート絶縁層５２上に形成される第１容量電極５６によって、第１容量素子５７が形成されている。第１容量素子５７の誘電体層は、第１容量電極５６とソース・ドレイン電極２Ｙａとの間に介在する第１層間絶縁層５４が兼ねている。
図３は、発光素子６０と、第３導電層４Ｙと、第２導電層４が形成された状態を示す断面図である。発光素子６０は、画素電極５Ｙ、有機絶縁層６Ｙ、対向電極７Ｙの積層を有する。画素電極５Ｙは、バンク層７０に囲まれている。
画素電極５Ｙとソース・ドレイン電極２Ｙａ、２Ｙｂとの間には、第２層間絶縁層３Ｙが形成される。第２層間絶縁層３Ｙは、有機絶縁材料で形成される。第２層間絶縁層３Ｙが有機絶縁材料を用いて形成されることで、発光素子６０が形成される表面が平坦化されている。有機絶縁材料としては、アクリル等を含む材料が用いられる。
なお、図３では、発光素子６０に重なるように第２容量素子７１が設けられる態様を示す。第２容量素子７１は、第２容量電極７２、第３絶縁層７３、画素電極５Ｙにより形成される。
発光素子６０と、トランジスタ５０とは、第２層間絶縁層３Ｙに形成されたコンタクトホールを介して接続される。図３では、画素電極５Ｙとソース・ドレイン電極２Ｙａとの間に、第３導電層４Ｙが介在している。第３導電層４Ｙは、例えば、ＩＴＯなどの導電性金属酸化物で形成される。
第１導電層２Ｘは、抵抗率の低いアルミニウム又はアルミニウム合金により形成される。この表面に、アルミニウムより硬質の導電性金属酸化物の層を設けることで、第１導電層２Ｘが保護される。ここで、接続端子２００に関して特に説明していく。
接続端子２００は、基板１０１（基材）上に設けられる。基板１０１の材質は樹脂又はガラスである。基板１０１の上には下地絶縁層８が形成される。下地絶縁層８は、例えば、酸化シリコン、窒化シリコン等により形成される。
下地絶縁層８の上には第１導電層２Ｘが形成される。第１導電層２Ｘは、例えばアルミニウムを含む化合物（アルミニウム系の材質）等で形成される。
端子領域１１４において接続端子２００は、第１導電層２Ｘ及び後述の第２導電層４により形成される。第１導電層２Ｘの表面（接続端子の上面部の一部）は、凹部２Ｘ１（凹領域）が設けられている。凹部２Ｘ１は、基板１０１の側へ窪む窪みを備えている。凹部２Ｘ１は、第１導電層２Ｘを貫通する開口部であってもよいし、第１導電層２Ｘの膜厚が薄くなった有底状の凹部であってもよい。このことから、接続端子２００の部位の第１導電層２Ｘの一部（接続端子２００の一部）が除去されて凹部２Ｘ１が形成されることにもなる。
第２導電層４は、第１導電層２Ｘの表面及び凹部２Ｘ１に沿って設けられている。第１導電層２Ｘの形成後で第２導電層４の形成前に、第１導電層２Ｘの幅方向Ｍの両端部には、平坦化膜３Ｘが積層される。接続端子２００の部位の第１導電層２Ｘの幅方向Ｍの両端部に平坦化膜３Ｘが積層される。
平坦化膜３Ｘの幅方向Ｍの中央側、第１導電層２Ｘの表面、凹部２Ｘ１、凹部２Ｘ１の底の下地絶縁層８の上には、第２導電層４が形成される。第２導電層４には、例えば酸化インジウムスズ（ＩＴＯ）等の導電性を有する金属酸化物が用いられる。
第１導電層２Ｘは、例えば、画素１０８（図１参照）に於けるソース・ドレイン電極２Ｙａ、２Ｙｂと同じ層により形成される。または、第１導電層２Ｘは、ゲート電極５３と同じ層により形成される。いずれの場合でも、第１導電層２Ｘは、第２層間絶縁層３Ｙと平坦化膜３Ｘが基板１０１の全面に形成されることにより、一旦埋設される。
しかし、第２層間絶縁層３Ｙを形成した後、発光素子６０の画素電極５Ｙとトランジスタ５０とを接続するために、コンタクトホールを形成する工程が必要となる。コンタクトホールを形成する工程は、第２層間絶縁層３Ｙの一部を除去する工程である。
この工程と同時に、画素領域１０６における第２層間絶縁層３Ｙを除去すると同時に、端子領域１１４における平坦化膜３Ｘを除去することで、第１導電層２Ｘの表面を露出させることができる。
この場合、端子領域１１４に存在する平坦化膜３Ｘの全部を除去するようにしてもよいが、図３で示すように、第１導電層２Ｘの周縁部を囲むように残存させてもよい。平坦化膜３Ｘで第１導電層２Ｘを囲むように設けることで、第２導電層４の段差被覆性を改善することができる。すなわち、第１導電層２Ｘの上面及び側面を第２導電層４で覆う場合、段差部（側面）において十分被覆されなくなってしまう。なお、第２層間絶縁層３Ｙ及び平坦化膜３Ｘは感光性樹脂で形成されてもよい。
図４は、画素領域１０６に画素電極５Ｙ、有機層６Ｙ、対向電極７Ｙを設け、その後、画素領域１０６と端子領域１１４とに、第１無機絶縁層５Ｘ、有機絶縁層６Ｘ、第２無機絶縁層７Ｘが積層された保護層を設ける段階を示す。保護層は、無機絶縁層（５Ｘ、７Ｘ）であればスパッタリング法により、有機絶縁層６Ｘであれば塗布法により形成されるので、基板１０１の略全面に形成される。そのため、端子領域１１４においては、有機絶縁層６Ｘが凹部に集まって溜まる。画素領域１０６においては、第１無機絶縁層５Ｘ、有機絶縁層６Ｘ、第２無機絶縁層７Ｘが積層された保護層は、対向電極７Ｙ上に位置し発光素子６０を保護、封止している。具体的には、以下の工程となる。
図４に示すように、画素領域１０６から端子領域１１４に亘って第１無機絶縁層５Ｘが形成されている。特に、端子領域１１４では、第１導電層２Ｘ、第２導電層４の積層の上と、平坦化膜３Ｘの上に第１無機絶縁層５Ｘが位置している。第１無機絶縁層５Ｘの積層の表面には、凹部５Ｘ１や凹み部５Ｘ２が形成される。
そして、画素領域１０６から端子領域１１４に亘って有機絶縁層６Ｘが形成されている。特に、端子領域１１４では、第１無機絶縁層５Ｘの上に有機絶縁層６Ｘが位置している。有機絶縁層６Ｘは、流動性のある樹脂組成物を塗布し、焼成することで形成される。
一方、樹脂組成物を塗布すると、接続端子２００の部位では、第１導電層２Ｘの凹部２Ｘ１の部位に流入し、その周辺には残存しない。このため有機絶縁層６Ｘは、凹部２Ｘ１の形状に基づいて形成される。すなわち、樹脂組成物は、第１無機絶縁層５Ｘの凹部５Ｘ１に集まって溜まり、また、第１無機絶縁層５Ｘの凹み部５Ｘ２に溜まる。なお、有機絶縁層６Ｘとしては、アクリル、ポリイミドなどの樹脂絶縁が用いられる。
前述のような有機絶縁層６Ｘが形成された第１無機絶縁層５Ｘの上に第２無機絶縁層７Ｘが形成される。これらの第１無機絶縁層５Ｘ、有機絶縁層６Ｘ、第２無機絶縁層７Ｘを有して、多層の絶縁層が形成されている。
また、接続端子２００の部位にて、幅方向Ｍで凹部２Ｘ１以外の領域に第１無機絶縁層５Ｘと第２無機絶縁層７Ｘが上下に隣接して積層を形成する。ここでは、第１無機絶縁層５Ｘと第２無機絶縁層７Ｘとが同一材質で形成されている。こうしたことから、第１無機絶縁層５Ｘと第２無機絶縁層７Ｘとが同時にエッチングされる。その結果、第１無機絶縁層５Ｘ、有機絶縁層６Ｘ、第２無機絶縁層７Ｘが積層する構成をエッチングする工程に比べて、エッチングする工程の低減（３回から１回への低減）が実現できる。
なお、第１無機絶縁層５Ｘと第２無機絶縁層７Ｘとが異質の材質で形成される場合であっても、第２無機絶縁層７Ｘをエッチングした後に第１無機絶縁層５Ｘをエッチングする工程となる。その結果、第１無機絶縁層５Ｘ、有機絶縁層６Ｘ、第２無機絶縁層７Ｘが積層する構成をエッチングする工程に比べて、エッチング工程の低減（２回から１回への低減）が実現される。
図５は、画素領域１０６に、図１で示すような第２の基板１０４を設けた状態を示す。この状態で、端子領域１１４における第１無機絶縁層５Ｘ、第２無機絶縁層７Ｘをエッチングする。
凹部２Ｘ１の内部では、第２導電層４、第１無機絶縁層５Ｘが凹部２Ｘ１の形状に沿って形成され、その第１無機絶縁層５Ｘの内部に有機絶縁層６Ｘ（有機樹脂層）が形成される。有機絶縁層６Ｘには、例えばアクリル等が用いられる。
また、基板１０１の面が広がる方向と直交する方向から見て、第２導電層４の面積は第１導電層２Ｘの面積の５０％以上が良い。
こうして、前述のようにして、画素領域１０６から端子領域１１４に跨って、第１無機絶縁層５Ｘ、有機絶縁層６Ｘ、第２無機絶縁層７Ｘの多層の絶縁層が形成される。同時に、接続端子２００の部位にて、第２導電層４はその多層の絶縁層から露出すると共に、凹部２Ｘ１に第１無機絶縁層５Ｘと有機絶縁層６Ｘが含まれる構成ができあがる。
図６は、変形例１に係る接続端子２０１の平面図である。接続端子２０１は、第１導電層２Ｘの上に縦方向Ｎに延びる第１無機絶縁層５Ｘと有機絶縁層６Ｘの単位領域を有し、この単位領域が、縦方向Ｎで１個、幅方向Ｍで４個、という状態で配列されている。
図７は、変形例２に係る接続端子２０２の平面図である。接続端子２０２は、第１導電層２Ｘの上に縦方向Ｎに延びる第１無機絶縁層５Ｘと有機絶縁層６Ｘの単位領域を有し、この単位領域が、縦方向Ｎで４個、幅方向Ｍで４個、という状態で配列されている。
図８は、変形例３に係る接続端子２０３の平面図である。接続端子２０３は、第１導電層２Ｘの上に縦方向Ｎに延びる第１無機絶縁層５Ｘと有機絶縁層６Ｘの単位領域を有し、この単位領域が、幅方向Ｍで４個の部位と３個の部位とが交互に配列され、縦方向Ｎで５個という状態で配列されている。
図９は、変形例４に係る接続端子２０４の平面図である。接続端子２０４は、第１導電層２Ｘの上で、第１無機絶縁層５Ｘと有機絶縁層６Ｘの領域が縦方向Ｎに延びる部位と幅方向Ｍに延びる部位とを有し、これがホール形状（四角形の帯状）に延びる。
図６〜図８に示される凹部２Ｘ１の数は問わないし、図９の帯状の形状でも良いが、露出する第２導電層４の面積は第１導電層２Ｘの面積の５０％以上である方が良い。
図１０は、端子領域１１４において、ＦＰＣ８０を設けた状態を示す。ＦＰＣ８０との接続部は、例えば異方性導電接着剤８１によりなされる。導電性ビーズ８２は、矢印Ｊの部分に形成されてしまった第１無機絶縁層５Ｘより大きいので、第２導電層４上にその矢印Ｊの部位が残存していても影響を与えない。むしろ、導電性ビーズ８２のストッパとして作用する可能性もある。
＜第２実施形態＞
次いで、本実施形態に係る接続端子５００の構成について、図１１を参照して説明する。図１１は、本実施形態に係る接続端子５００の絶縁層のエッチングが完了した状態を示す断面図である。第２実施形態の接続端子５００が第１実施形態の接続端子２００と異なる点は、凹領域が、接続端子５００の部位の下地絶縁層８の一部が除去されて形成される点である。基板１０１の上に下地絶縁層８と第１導電層２Ｘが形成されてから、凹部８Ｘと凹部２Ｘ１とが連通する凹領域を形成される。
次いで、本実施形態に係る接続端子５００の構成について、図１１を参照して説明する。図１１は、本実施形態に係る接続端子５００の絶縁層のエッチングが完了した状態を示す断面図である。第２実施形態の接続端子５００が第１実施形態の接続端子２００と異なる点は、凹領域が、接続端子５００の部位の下地絶縁層８の一部が除去されて形成される点である。基板１０１の上に下地絶縁層８と第１導電層２Ｘが形成されてから、凹部８Ｘと凹部２Ｘ１とが連通する凹領域を形成される。
なお、下地絶縁層８に凹部８Ｘが形成され、その上に第１導電層２Ｘが形成されてから、第１導電層２Ｘの一部が除去されて凹部２Ｘ１が形成される方法でも良い。
＜第３実施形態＞
次いで、本実施形態に係る接続端子６００の構成について、図１２を参照して説明する。図１２は、本実施形態に係る接続端子６００の絶縁層のエッチングが完了した状態を示す断面図である。第３実施形態の接続端子６００が第１実施形態の接続端子２００と異なる点は、凹領域が、接続端子６００の部位の基板１０１の一部が除去されてから下地絶縁層８が形成される点である。基板１０１に凹部１０１Ｘが形成され、下地絶縁層８と第１導電層２Ｘが形成されて凹部８Ｘと凹部２Ｘ１が形成される。
次いで、本実施形態に係る接続端子６００の構成について、図１２を参照して説明する。図１２は、本実施形態に係る接続端子６００の絶縁層のエッチングが完了した状態を示す断面図である。第３実施形態の接続端子６００が第１実施形態の接続端子２００と異なる点は、凹領域が、接続端子６００の部位の基板１０１の一部が除去されてから下地絶縁層８が形成される点である。基板１０１に凹部１０１Ｘが形成され、下地絶縁層８と第１導電層２Ｘが形成されて凹部８Ｘと凹部２Ｘ１が形成される。
なお、基板１０１の上に下地絶縁層８が形成されてから凹領域が基板１０１の凹部１０１Ｘと下地絶縁層８の凹部８Ｘとが連通するように形成され、その上に第１導電層２Ｘが形成されてから、第１導電層２Ｘの一部が除去されて凹部２Ｘ１が形成されても良い。または、基板１０１の上に下地絶縁層８と第１導電層２Ｘが形成されてから、凹部１０１Ｘ、凹部８Ｘ、凹部２Ｘ１が連通する凹領域を形成する方法でも良い。
実施例１〜３のいずれかの方法によれば、凹部２Ｘ１の中に生成される第１無機絶縁層５Ｘの中に有機絶縁層６Ｘが溜まる。そのために、基板１０１の上の第１導電層２Ｘの上に複数の絶縁層（第１無機絶縁層５Ｘ、有機絶縁層６Ｘ、第２無機絶縁層７Ｘ）を積層する製造工程の後に、接続端子の部位で第１導電層２Ｘの上の複数の絶縁層を従来よりも容易に除去することができる。
その結果、各々の実施形態の接続端子の製造のプロセスの単純化、処理時間の短縮化、加工の安定性向上等が実現される。また、凹部２Ｘ１を有する第１導電層２Ｘは、平坦な第１導電層２Ｘと比較して、ＡＣＦによるＩＣやＦＰＣ８０の接続をより確実に行うことができ、製品の高信頼性が実現される。
１ 基板
２Ｘ 第１導電層
２Ｘ１ 凹部
５Ｘ 第１無機絶縁層
６Ｘ 有機絶縁層
７Ｘ 第２無機絶縁層
１０６ 画素領域
１１４ 端子領域
２Ｘ 第１導電層
２Ｘ１ 凹部
５Ｘ 第１無機絶縁層
６Ｘ 有機絶縁層
７Ｘ 第２無機絶縁層
１０６ 画素領域
１１４ 端子領域
Claims (14)
- 発光素子が設けられた画素が配列される画素領域と、前記画素領域の外側に設けられて配線基板と接続する接続端子が設けられた端子領域と、を備える表示装置の製造方法において、
前記接続端子の上面部の一部に凹領域を形成し、
前記画素領域から前記端子領域に亘って、第１無機絶縁層、有機絶縁層、第２無機絶縁層を順に形成し、
前記接続端子の部位にて、前記凹領域に前記有機絶縁層が集まることで前記凹領域以外の領域に前記第１無機絶縁層と前記第２無機絶縁層が積層される領域をエッチングすることを特徴とする表示装置の製造方法。 - 前記第１無機絶縁層と前記第２無機絶縁層とを同一の材質で形成し、前記端子領域の前記第１無機絶縁層と前記第２無機絶縁層とを同時にエッチングすることを特徴とする請求項１に記載の表示装置の製造方法。
- 前記凹領域は、前記接続端子の一部を除去して形成することを特徴とする請求項１又は請求項２に記載の表示装置の製造方法。
- 前記画素領域から前記端子領域に亘って導電層を形成し、
前記凹領域は、前記接続端子の部位の前記導電層の一部を除去して形成することを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置の製造方法。 - 前記導電層は、一枚の層であり、
前記凹領域は、前記接続端子の部位の前記導電層の一部を除去して形成することを特徴とする請求項４に記載の表示装置の製造方法。 - 前記導電層は、第１導電層、及び、前記第１導電層の上に形成された第２導電層の積層であり、
前記凹領域は、前記接続端子の部位の前記第１導電層と前記第２導電層の前記積層の一部を除去して形成することを特徴とする請求項４に記載の表示装置の製造方法。 - 前記第２導電層の面積は、前記第１導電層の面積の５０％以上であることを特徴とする請求項６に記載の表示装置の製造方法。
- 前記画素領域及び前記端子領域は、基板、及び、前記基板の上に形成される下地絶縁層の積層の上に設けられ、
前記凹領域は、前記接続端子の部位の前記下地絶縁層の一部を除去して形成することを特徴とする請求項１乃至請求項７のいずれか１項に記載の表示装置の製造方法。 - 前記画素領域及び前記端子領域は、基板、及び、前記基板の上に形成される下地絶縁層の積層の上に設けられ、
前記凹領域は、前記接続端子の部位の前記基板と前記下地絶縁層の前記積層の一部を除去して形成することを特徴とする請求項１乃至請求項７のいずれか１項に記載の表示装置の製造方法。 - 前記基板を、樹脂又はガラスで形成することを特徴とする請求項８又は請求項９に記載の表示装置の製造方法。
- 基板と、
発光素子が設けられた画素が配列される画素領域と、
前記画素領域の外側に位置し、且つ配線基板と接続する接続端子が設けられた端子領域と、
前記画素領域から前記端子領域に跨って設けられた多層の絶縁層を有する表示装置において、
前記接続端子は、上面部と、前記上面部の一部が前記基板の側へ窪む凹領域と、を有し、
前記画素領域にて、前記多層の絶縁層は、第１無機絶縁層と、前記第１無機絶縁層の上に設けられた有機絶縁層と、前記有機絶縁層の上に設けられた第２無機絶縁層と、を有し、
前記接続端子は、前記上面部が前記多層の絶縁層から露出し、
前記凹領域には、前記多層の絶縁層のうち、前記第１無機絶縁層及び前記有機絶縁層が設けられていることを特徴とする表示装置。 - 前記凹領域は、前記接続端子の一部が除去された領域であることを特徴とする請求項１１に記載の表示装置。
- 前記凹領域は、前記接続端子の部位にて、前記基板の一部が除去された領域であることを特徴とする請求項１１又は請求項１２に記載の表示装置。
- 前記画素領域及び前記端子領域は、前記基板の上に設けられた下地絶縁層の積層の上に設けられ、
前記凹領域は、前記接続端子の部位にて、前記基板及び前記下地絶縁層の一部が除去された領域であることを特徴とする請求項１１乃至請求項１３のいずれか１項に記載の表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016032861A JP6486291B2 (ja) | 2016-02-24 | 2016-02-24 | 表示装置の製造方法、及び、表示装置 |
| US15/279,540 US10068959B2 (en) | 2016-02-24 | 2016-09-29 | Manufacturing method of display device and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016032861A JP6486291B2 (ja) | 2016-02-24 | 2016-02-24 | 表示装置の製造方法、及び、表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017152178A JP2017152178A (ja) | 2017-08-31 |
| JP6486291B2 true JP6486291B2 (ja) | 2019-03-20 |
Family
ID=59630649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016032861A Active JP6486291B2 (ja) | 2016-02-24 | 2016-02-24 | 表示装置の製造方法、及び、表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10068959B2 (ja) |
| JP (1) | JP6486291B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6967371B2 (ja) * | 2017-05-26 | 2021-11-17 | 株式会社ジャパンディスプレイ | アクティブマトリクス基板 |
| KR102533660B1 (ko) * | 2018-07-04 | 2023-05-17 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109638057B (zh) * | 2018-12-19 | 2021-06-04 | 上海天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
| CN109742091B (zh) * | 2019-01-10 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN110444681B (zh) | 2019-07-22 | 2020-12-08 | 武汉华星光电半导体显示技术有限公司 | 发光面板及显示设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050093606A (ko) * | 2004-03-20 | 2005-09-23 | 삼성에스디아이 주식회사 | 전계 발광 디스플레이 장치 및 이의 제조 방법 |
| JP2011009427A (ja) * | 2009-06-25 | 2011-01-13 | Panasonic Corp | 端子接続構造体および表示装置 |
| KR101677266B1 (ko) * | 2010-02-12 | 2016-11-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| JP6186697B2 (ja) | 2012-10-29 | 2017-08-30 | セイコーエプソン株式会社 | 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器 |
| KR102184673B1 (ko) * | 2013-08-14 | 2020-12-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR102117612B1 (ko) * | 2013-08-28 | 2020-06-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| JP6220208B2 (ja) * | 2013-09-30 | 2017-10-25 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネッセンス表示装置及びその製造方法 |
| JP6324098B2 (ja) * | 2014-02-06 | 2018-05-16 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
-
2016
- 2016-02-24 JP JP2016032861A patent/JP6486291B2/ja active Active
- 2016-09-29 US US15/279,540 patent/US10068959B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017152178A (ja) | 2017-08-31 |
| US20170243933A1 (en) | 2017-08-24 |
| US10068959B2 (en) | 2018-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10707429B2 (en) | Flexible display panel and flexible display apparatus | |
| JP6486291B2 (ja) | 表示装置の製造方法、及び、表示装置 | |
| JP5746313B2 (ja) | フレキシブル表示装置及びその製造方法 | |
| KR101980962B1 (ko) | 표시 장치 | |
| CN109638061B (zh) | 显示面板及其制造方法 | |
| JP4934394B2 (ja) | 表示装置 | |
| US9911933B2 (en) | Display device | |
| JP5253686B2 (ja) | アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法 | |
| TWI625855B (zh) | Display device | |
| TW201734592A (zh) | 顯示裝置 | |
| CN105720079A (zh) | 有机电致发光显示装置 | |
| JP5241966B2 (ja) | 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法 | |
| KR102081103B1 (ko) | 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법 | |
| WO2018193681A1 (ja) | 表示装置、および表示装置の製造方法 | |
| KR101893844B1 (ko) | 표시장치 및 그 제조방법 | |
| JP2016085376A (ja) | 表示装置 | |
| JP6454250B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008275940A (ja) | 電気光学装置、及びその製造方法、電子機器 | |
| KR20160013399A (ko) | 유기전계발광 표시장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6486291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |