CN104835420A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN104835420A
CN104835420A CN201510031570.1A CN201510031570A CN104835420A CN 104835420 A CN104835420 A CN 104835420A CN 201510031570 A CN201510031570 A CN 201510031570A CN 104835420 A CN104835420 A CN 104835420A
Authority
CN
China
Prior art keywords
terminal
dielectric film
display device
tft
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510031570.1A
Other languages
English (en)
Other versions
CN104835420B (zh
Inventor
小高和浩
佐藤敏浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Japan Display Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Publication of CN104835420A publication Critical patent/CN104835420A/zh
Application granted granted Critical
Publication of CN104835420B publication Critical patent/CN104835420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Abstract

本发明涉及显示装置及其制造方法。显示装置具有配置有多个具有薄膜晶体管的像素的显示部、和排列有多个端子的端子部，显示装置包括：配置于基板上的第1绝缘膜；配置于第1绝缘膜上的薄膜晶体管；配置于显示部及端子部、且具有配置在多个端子之间的开口部的第2绝缘膜；配置于第2绝缘膜上、且与薄膜晶体管连接的多个信号线；配置于端子部的多个端子布线；以及由配置于多个信号线及多个端子布线上的有机绝缘膜形成的第3绝缘膜。

Description

显示装置及其制造方法
技术领域
本发明涉及具备配置有多个端子的端子部的显示装置及其制造方法。
背景技术
近年，开发出液晶显示装置、有机EL(OrganicElectroluminescence，有机电致发光)显示装置等使用薄膜晶体管(TFT)来控制各像素的显示灰度的显示装置。这样的显示装置需要向具备薄膜晶体管的多个像素分别供给电流。因此，具备：端子部，其配置有与外部电路等连接而接受电流供给的多个端子；以及包括与这些多个端子连接的多个布线的布线部。这些显示装置中，防止端子部及布线部的劣化、提高端子部的连接可靠性成为重要课题。
为此，在以往的显示装置中提出如下技术：在形成有TFT的基板上的端子部，使用绝缘膜而形成突起，利用该突起来确保端子部与挠性布线基板的导通(日本特开2008－065135号公报)。该技术是在形成于突起上的端子用导电膜与形成于挠性布线基板的凸块之间配置热固性的绝缘性膜，通过刺破绝缘性膜使端子用导电膜与凸块接触来确保导通。
然而，在如上述的以往的显示装置这样由形成于端子部的突起与形成于外部电路(挠性布线基板)的凸块限定连接部位的情况下，虽然利用绝缘性膜确保了可靠性，但存在连接电阻变高的隐患。而且，由于需要形成多个微细突起，因此存在对制造工艺的负担变重的隐患。
发明内容
发明所要解决的技术问题
因此，本发明是为解决上述课题而做出的，其目的在于提供一种在安装外部电路时、不使成品率变差就成确保高可靠性的显示装置及其制造方法。此外，另一目的在于无需大幅改变制造工艺而用简单的制造工序就能实现这样的显示装置。
用于解决技术问题的手段
本发明的一实施方式的显示装置的制造方法，所述显示装置具备：显示部，其在基板上配置有多个具有薄膜晶体管的像素；以及端子部，其排列有多个端子，所述多个端子被输入用于控制所述薄膜晶体管的工作的信号，所述显示装置的制造方法的特征在于，包括：在所述基板上形成第1绝缘膜，在所述第1绝缘膜上形成所述薄膜晶体管，在形成所述薄膜晶体管后，在所述显示部和所述端子部形成第2绝缘膜，在所述第2绝缘膜形成使所述薄膜晶体管的至少一部分露出的接触孔，并在所述端子部形成多个开口部，在所述第2绝缘膜上形成经由所述接触孔与所述薄膜晶体管连接的多个信号线，并在形成所述信号线的同时夹着所述开口部地形成多个端子布线，在所述多个信号线及所述多个端子布线上形成由有机绝缘膜形成的第3绝缘膜。
所述显示装置的制造方法还可以包括：在所述端子部中，将所述第3绝缘膜的一部分除去而使所述多个端子布线的一部分露出，形成将所述多个端子布线的所述露出的部分覆盖的导电膜。
本发明的另一实施方式的显示装置的制造方法，所述显示装置具备：显示部，其在基板上配置有多个具有薄膜晶体管的像素；以及端子部，其排列有多个端子，所述多个端子被输入用于控制所述薄膜晶体管的工作的信号，所述显示装置的制造方法的特征在于，包括：在所述基板上形成第1绝缘膜，在所述第1绝缘膜上形成所述薄膜晶体管，在形成所述薄膜晶体管后，在所述显示部和所述端子部形成第2绝缘膜，在所述第2绝缘膜形成使所述薄膜晶体管的至少一部分露出的接触孔，并在所述端子部形成多个开口部，在所述第2绝缘膜上形成经由所述接触孔与所述薄膜晶体管连接的多个信号线，并在形成所述信号线的同时夹着所述开口部地形成多个端子布线，在所述多个信号线上形成由有机绝缘膜形成的第3绝缘膜，在所述第3绝缘膜及所述多个端子布线上形成由无机绝缘膜形成的第4绝缘膜，在所述端子部中除去所述第4绝缘膜的一部分而使所述多个端子布线的一部分露出，形成将所述多个端子布线的所述露出的部分覆盖的导电膜，在所述导电膜上形成由有机绝缘膜形成的第5绝缘膜，除去所述第5绝缘膜的一部分而使所述导电膜的一部分露出。
可以使用具有透光性的导电膜形成所述导电膜。
此外，可以使用丙烯酸或聚酰亚胺形成所述第3绝缘膜。
本发明的一实施方式的显示装置包括：显示部，其在基板上配置有多个具有薄膜晶体管的像素；以及端子部，其排列有多个端子，所述多个端子被输入用于控制所述薄膜晶体管的工作的信号，所述显示装置的特征在于，具备：配置于所述基板上的第1绝缘膜；配置于所述第1绝缘膜上的所述薄膜晶体管；第2绝缘膜，其配置于所述显示部及所述端子部，且具有配置于所述多个端子之间的开口部；配置于所述第2绝缘膜上、且与所述薄膜晶体管连接的多个信号线；配置于所述端子部的多个端子布线；以及第3绝缘膜，由配置于所述多个信号线及所述多个端子布线上的有机绝缘膜形成。
可以是，所述多个端子经由设于所述第3绝缘膜的多个接触孔而分别与所述多个端子布线连接。
本发明的另一实施方式的显示装置，包括：显示部，其在基板上配置有多个具有薄膜晶体管的像素；以及端子部，其排列有多个端子，所述多个端子被输入用于控制所述薄膜晶体管的工作的信号，所述显示装置的特征在于，具备：配置于所述基板上的第1绝缘膜；配置于所述第1绝缘膜上的所述薄膜晶体管；第2绝缘膜，其配置于所述显示部及所述端子部，且具有配置于所述多个端子之间的开口部；配置于所述第2绝缘膜上、且与所述薄膜晶体管连接的多个信号线；配置于所述端子部的多个端子布线；第3绝缘膜，由配置于所述多个信号线上的有机绝缘膜形成；第4绝缘膜，由配置于所述第3绝缘膜及所述多个端子布线上的无机绝缘膜形成，具有使所述多个端子布线的一部分露出的多个接触孔；所述多个端子，配置于所述第4绝缘膜上，并经由所述多个接触孔分别与所述多个端子布线连接；以及第5绝缘膜，使所述多个端子的一部分露出地配置在所述多个端子上。
可以由具有透光性的导电膜形成所述多个端子。
此外，所述第3绝缘膜可以包含丙烯酸或聚酰亚胺。
附图说明
图1是表示本发明的一实施方式的显示装置的概略结构的俯视图。
图2是表示本发明的一实施方式的显示装置的概略结构的纵剖视图。
图3A是表示本发明的一实施方式的显示装置的概略结构的图，(a)是显示装置的俯视图，(b)是显示装置的剖视图。
图3B是表示本发明的一实施方式的显示装置的概略结构的立体图。
图4是表示本发明的第一实施方式的显示装置的概略结构的剖视图。
图5是表示本发明的第一实施方式的显示装置的端子部的概略结构的图，(a)是端子部的俯视图，(b)是端子部的剖视图。
图6是表示本发明的第一实施方式的显示装置的布线部的概略结构的剖视图。
图7是表示本发明的第二实施方式的显示装置的概略结构的剖视图。
图8是表示本发明的第二实施方式的显示装置的端子部的概略结构的图，(a)是端子部的俯视图，(b)是端子部的剖视图。
图9是表示本发明的第二实施方式的显示装置的布线部的概略结构的剖视图。
图10是表示以往的显示装置的概略结构的剖视图。
具体实施方式
以下，参照附图，说明本发明的显示装置的实施方式。需要说明的是，本发明的显示装置不限于以下的实施方式，可以加以各种变形而实施。
图1表示本发明的一实施方式的显示装置10的概略结构。本实施方式的显示装置10中，在基板7上具备：包括多个像素101的显示部9、驱动IC102、外部电路103、及扫描线驱动电路104。在显示部9中，沿图中的横方向的多个控制信号线g1－1～g1－3和沿纵方向的多个数据信号线d1～d3相互交叉配置。在与控制信号线g1－1～g1－3和数据信号线d1～d3的交叉部对应的位置，呈矩阵状地配置有多个像素101。
图1中作为一例而示出了每一像素101中3根控制信号线g1－1～g1－3和1根数据信号线d1交叉配置的结构，但并不限定于该结构。可以将电源线等供给恒定电压的布线配置于显示部9。在各像素101配置有像素电路。像素电路具备：根据从控制信号线g1－1～g1－3供给的控制信号来控制数据电压的写入、控制像素101的发光的薄膜晶体管；以及保持从数据信号线d1～d3供给的数据电压的电容元件等。
在基板7上形成有向驱动电路104供给电源电压和/或驱动信号、并用于进行与地线的接地的许多布线图案。需要说明的是，图1所示的显示装置10中，示出了具备一个驱动电路104的结构，但在显示部9的周边区域可以配置多个驱动电路104。各布线图案的端部分别与形成于基板7上的多个端子连接。多个端子与从外部供给驱动电力、驱动信号及接地电位等的外部电路103连接。外部电路103可以是挠性印刷电路(FPC:Flexible printed circuits)。
以下，参照图2、图3A及图3B更详细说明本发明的一实施方式的显示装置10的结构。图2是表示本发明的一实施方式的显示装置10的纵剖视图。图3A的(a)是显示装置10的俯视图，图3A的(b)是显示装置10的剖视图。图3B是表示本发明的一实施方式的显示装置10的概略结构的立体图。
需要说明的是，以下，作为本发明的一实施方式的显示装置的一例，说明了具备有机EL发光层1的有机EL显示装置。但是，本实施方式的显示装置10同样可以适用于液晶显示装置、自发光型显示装置、具有电泳元件等的电子纸型显示装置等所有平板式显示装置。例如，显示装置10可以是具备液晶层和向液晶层供给光的背光源的液晶显示装置，所述液晶层在基板7与同基板7相对配置的对置基板之间按像素101配置。
如图2所示，本发明的一实施方式的显示装置10可以在玻璃等硬质基板2上具备构成显示部9的各像素101的有机EL发光层1。在图2中省略了详细图示，有机EL发光层1通过自基板2侧依次层叠例如TFT驱动电路层、反射电极、有机EL层、透明电极而构成。有机EL层中除了发光层之外，例如还可以适当层叠空穴注入层、空穴输送层、电子输送层、电子注入层这些功能层而构成。
由于有机EL发光层1若暴露于水分则会急速劣化，因此需要相对于外部气体阻隔有机EL发光层1。为此，有机EL发光层1的表面例如被透明的封固膜3覆盖，并被由玻璃等硬质透明部件形成的基板6覆盖，所述封固膜3是由通过CVD成膜的氮化硅膜等形成。以下，将在基板2上形成了有机EL发光层1及封固膜3的构造体称为“第1基板7”，与其向对应地，将与该构造体相对配置的对置基板6为“第2基板6”。第2基板6可以包括彩色滤光片，根据显示装置10的规格也可以包括具备触摸面板功能的薄膜器件等。
如图2所示，显示装置10中，在第1基板7与第2基板6之间的间隙具有例如环氧树脂等的透明树脂4、5。利用这些透明的树脂4、5将第1基板7与第2基板6之间的距离保持恒定，由此将有机EL发光层1的表面与第2基板6的表面保持平行。此外，也起到防止有机EL发光层1的表面和/或第2基板6的表面处的光的反射、折射的作用。而且，除了树脂4、5以外，也可以使用密封材料等公知材料来维持第1基板7与第2基板6之间的距离。此外，若是使用密封材料等来维持第1基板7与第2基板6之间的距离的结构，则可以做成在第1基板7与第2基板6之间具有空隙的结构。通过这样在第1基板7上接合第2基板6，由此构成显示装置10。
如图3A及图3B所示，具备这样结构的显示装置10具备：显示部9，其是用于显示图像的区域，并配置有多个像素101；端子部8，其是配置有用于与外部电路进行电连接的多个端子TM的区域。
如图3A及图3B所示，在端子部8，多个端子TM露出而未被图2所示的封固膜3、树脂4、5及第2基板6覆盖。多个端子TM的露出端部例如与供给驱动信号的外部电路103(图1所示)连接。此外，多个端子TM经由形成于基板2上的布线及驱动电路DR等而与有机EL发光层1所含的薄膜晶体管等连接。需要说明的是，图3A及图3B所示的驱动电路DR与图1所示的驱动IC102对应。
在这样的显示装置10的制造工序中，在将覆盖有机EL发光层1的封固膜3不形成图案而覆盖基板2的整个面地成膜的情况下，在端子部8，需要进行使多个端子TM从封固膜3露出的处理。作为使多个端子TM露出的方法，公知有如下方法：在端子部8上形成了封固膜3之后，通过带剥离和/或蚀刻(干式蚀刻或湿式蚀刻)而除去端子部8上的封固膜3。
此外，为了防止端子部8的劣化，有时在多个端子TM及布线上使用氮化硅膜等无机绝缘膜而形成保护膜。但是，若端子部8的保护膜使用无机绝缘膜，则保护膜与封固膜3相同都为无机绝缘膜，因此在通过蚀刻除去端子部8上的封固膜3时可能连同保护膜都除去。
因此，在以往的显示装置中有时做成在多个端子和布线上不形成保护膜的结构。参照图10说明这样的以往的显示装置的端子部的结构。
图10是表示以往的显示装置的端子部的概略结构的剖视图，表示用图3B所示的A－A′线剖切端子部时的两个端子TM的截面结构。端子TM在形成于基板2上的第1绝缘膜19上、形成于第2绝缘膜20之间，从而使各端子TM借助第2绝缘膜20而绝缘。第1绝缘膜19及第2绝缘膜20可以使用氧化硅膜和/或氮化硅膜等形成。此外，第1绝缘膜19及第2绝缘膜20也可以分别使用在形成各像素101的薄膜晶体管时所形成的、称为底涂膜或层间绝缘膜的绝缘膜来形成。此外，第1绝缘膜19及第2绝缘膜20可以是层叠膜。
关于端子TM及连接于端子TM的布线，在使用铝等电阻率低的金属形成了比第2绝缘膜20的高度高的凸部(布线图案)27之后，通过ITO等透明导电膜26覆盖凸部27而形成。封固膜3形成在如上所述最外表面被透明导电膜26覆盖的端子TM及布线上。但是，这样的以往的显示装置的端子TM及布线中，在除去封固膜3时，构成凸部27的铝等金属从形成于凸部27的边缘部分上的透明导电膜26露出，存在有损可靠性的隐患。
为了，有时使用有机绝缘膜作为多个端子TM的保护膜。有机绝缘膜例如使用丙烯酸、聚酰亚胺等有机材料形成。但是，对于这样的有机绝缘膜难以控制膜厚，可能在端子TM的接触面与保护膜之间产生层差。而且，在将有机绝缘膜用作端子TM的保护膜的情况下，由于有机绝缘膜的厚度，对外部电路103安装时所使用的各向异性导电膜(ACF)的导电粒子的形状产生限制，可能引起安装问题。
因此，本发明者对在端子部8不对外部电路103等安装带来影响、可保护多个端子TM的方法进行了研究，完成了本发明。
(第一实施方式)
以下，参照图4至图6，说明本发明的第一实施方式的显示装置10的概略结构。图4是表示本发明的第一实施方式的显示装置10的概略结构的剖视图。图5是表示本发明的第一实施方式的显示装置10的端子部的概略结构的图，(a)是端子部的俯视图，(b)是端子部的剖视图。图6是表示本发明的第一实施方式的显示装置10的布线部的概略结构的剖视图。
需要说明的是，以下，作为本实施方式的显示装置10的一例，说明了具备有机EL发光层1的有机EL显示装置，但本实施方式的显示装置10只要是使用薄膜晶体管控制各像素的显示灰度的显示装置即可。例如，如上所述，本发明可以适用于液晶显示装置、自发光型显示装置、具有电泳元件等的电子纸型显示装置等所有平板式显示装置。此外，以下，对于与图1至图3所示的上述结构相同的结构，标注相同符号，省略其详细说明。
图4图示了本发明的第一实施方式的显示装置10的与端子部8中的一个端子对应的区域、和与显示部9中的一个像素101对应的区域的截面结构。但是，实际上，在端子部8设有多个端子，在显示部9设有多个像素101。如图4所示，与显示部9的一个像素101对应的区域包括：包括薄膜晶体管的晶体管部30；包括保持来自信号线12的电压的电容元件的电容部31；及作为各像素101的发光区域的像素部32。
如图4所示，在基板2上，在薄膜晶体管之下形成有由使用氧化硅膜和/或氮化硅膜等形成的2层绝缘膜21、22形成的第1绝缘膜19。在该第1绝缘膜19之上形成有多晶硅层33、栅极绝缘膜23及栅电极层34。多晶硅层33的一部分掺杂有杂质，在该掺杂区域连接漏电极、源电极，构成薄膜晶体管。在薄膜晶体管之上形成有使用氧化硅膜和/或氮化硅膜等形成的2层的绝缘膜24、25而作为层间绝缘膜。在端子部8和/或显示部9的一部分，由栅极绝缘膜23和2层的绝缘膜24、25而形成第2绝缘膜20。需要说明的是，在图4示出用2层或3层构成第1绝缘膜19及第2绝缘膜20的例子，但不限定于图示的结构。例如，第2绝缘膜20可以由形成于薄膜晶体管之上的绝缘膜24、25构成而不包括栅极绝缘膜23。在该情况下，栅极绝缘膜23仅形成于多晶硅层33之上。
在第2绝缘膜20形成有使薄膜晶体管的至少一部分露出的接触孔。在显示部9的第2绝缘膜20上形成信号线12，信号线12经由接触孔而与薄膜晶体管连接。连接于薄膜晶体管的信号线12被由有机绝缘膜形成的第3绝缘膜13覆盖。在第3绝缘膜13上形成有通过形成于第3绝缘膜13的接触孔而与信号线12连接的第1导电膜14、形成于第1导电膜14上的第4绝缘膜15、形成于第4绝缘膜15上的反射电极16、及形成于第4绝缘膜15上的第2导电膜17。由第1导电膜14、第4绝缘膜15及第2导电膜17形成与电容部31并联连接的电容元件。第1导电膜14使用ITO等具有透光性的导电膜形成，第4绝缘膜15使用氮化硅等无机膜形成，第2导电膜17使用ITO等具有透光性的导电膜形成。第4绝缘膜15至少在接触孔的内部具有开口，第1导电膜14与第2导电膜17经由该开口而电连接。
需要说明的是，示出了在图4所示的像素部32中，在第2导电膜17之下配置含有铝或银等的反射电极16而构成有机EL发光层1的阳极电极(阳极、反射电极)的例子，但不限定于图示的结构。虽然在图4中未图示，但实际上在第2导电膜17上形成有机EL层及透明电极(阴极)而构成有机EL发光层1。此外，在第2导电膜17上形成由有机绝缘膜形成的第5绝缘膜18，作为划分各像素101的堤坝(bank)层。
另一方面，在图4所示的端子部8，在第2绝缘膜20上形成有端子布线122。端子布线122由第3绝缘膜13覆盖。端子布线122上的第3绝缘膜13的一部分被除去，端子布线122的一部分从第3绝缘膜13露出。在露出的端子布线122上以覆盖第3绝缘膜13的上表面的一部分的方式形成由ITO等透明导电膜形成的第1导电膜14。如上所述，第1导电膜14在显示部9中构成电容元件。如此，在端子部8形成构成如图3A及图3B所示上述的多个端子TM的第1导电膜14。
以下，参照图5及图6，详细说明在端子部8形成的多个端子TM及布线的制造工序。
图5(b)是表示用图3B所示的A－A′线剖切显示装置10的端子部8时的两个端子TM的截面结构的图，图5(a)是表示图5(b)所示的两个端子TM的平面结构的图。图6是表示用图3B所示的B－B′线剖切显示装置10的布线部时的两个端子布线122的截面结构的图。
图5(b)及图6所示的基板11，图示了在图4所示的基板2上配置有第1绝缘膜19的结构。在端子部8中，在基板11上如上所述在与层间绝缘膜相同的层使用相同材料而形成第2绝缘膜20。对于形成于基板11上的第2绝缘膜20，如图5(b)的虚线20A所包围的范围如图示那样使用蚀刻等公知方法而除去，形成未配置端子布线122的开口部。这样的端子部8中的第2绝缘膜20的蚀刻工序，可以在进行显示部9的薄膜晶体管的层间绝缘膜(第2绝缘膜20)的蚀刻工序的同时，使用一个掩模来实施。此时，在显示部9，多个薄膜晶体管的电极上的第2绝缘膜20被蚀刻，在第2绝缘膜20形成多个接触孔。通过在第2绝缘膜20形成这样的多个接触孔，由此当在后述的连接工序中形成多个信号线12时，能够经由多个接触孔而使多个信号线12与多个薄膜晶体管分别连接。
需要说明的是，通过对第2绝缘膜20形成图案而将其除去，由此形成的开口部的形状，不限于图5(b)中虚线20A所示范围的形状。例如，在后述的制造工序中，可以根据用于将形成于第2绝缘膜20上的第3绝缘膜13做成所希望膜厚的溶液的涂覆量来决定。因而，根据形成第3绝缘膜13的溶液的涂覆量，端子部8的第2绝缘膜20可以是在未配置端子布线122的区域存在不除去第2绝缘膜20的部分，不限于图5(b)图示的结构。
接着，在第2绝缘膜20上使用铝等金属材料形成信号线12及端子布线122。信号线12及端子布线122通过对成膜于第2绝缘膜20上的金属膜进行图案形成而在显示部9及端子部8中使用一个掩模同时形成。由此，在显示部9如图4所示形成经由第2绝缘膜20的接触孔而与薄膜晶体管的源电极/漏电极连接的信号线12，在端子部8如图5(b)及图6所示，在第2绝缘膜20上形成端子布线122。
接着，在显示部9及端子部8，在信号线12及端子布线122上形成覆盖信号线12及端子布线122的第3绝缘膜13。第3绝缘膜13使用丙烯酸、聚酰亚胺等有机材料形成。此时，在端子部8中，在除去了第2绝缘膜20的开口部填充第3绝缘膜13的有机材料。此时，通过使第2绝缘膜20的开口部的面积(基板11通过开口而露出的区域的面积)最优化，由此能够将形成于端子布线122上的第3绝缘膜13的膜厚控制为所希望的膜厚。
在将形成于端子布线122上的第3绝缘膜13的膜厚做成例如1μm以下的薄膜厚的情况下，与如本实施方式这样在将第2绝缘膜20除去所希望的面积之后涂覆有机材料来控制膜厚的工序相比，不需除去第2绝缘膜20的一部分而仅是对第3绝缘膜13的有机材料的涂覆量进行微调整来控制膜厚的工序，在膜厚的控制上要求高精度。因而，根据本实施方式，通过预先将第2绝缘膜20除去一部分，能够使第3绝缘膜13的膜厚控制变容易。此外，将第2绝缘膜20除去一部分的工序，可以在对显示部9的薄膜晶体管的层间绝缘膜(第2绝缘膜20)进行图案形成时同时进行，因此不需要大幅改变现有的制造工艺，能够以简单的制造方法，在端子布线122上形成所希望膜厚的第3绝缘膜13。
通过这样的制造工序，形成第3绝缘膜13作为覆盖端子布线122的保护膜。此外，如图5(b)所示，在端子部8，通过蚀刻除去第3绝缘膜13的一部分而形成使端子布线122露出的接触孔(贯通孔)。在通过接触孔使端子布线122露出的区域上，形成ITO等透明导电膜并进行图案形成，由此形成由第1导电膜14构成的多个端子TM。此时，在从第1导电膜14的与端子布线122接触的接触面延伸到第3绝缘膜13的上表面上的部分形成层差。但是，根据本实施方式，可以将这样的形成于第1导电膜14的层差形成为约1μm以下。
如此，根据本实施方式，可以将在构成端子TM的第1导电膜14形成的层差形成得较小约为1μm以下。由此，关于在端子部8安装外部电路103时所使用的各向异性导电膜(ACF)，能够选择导电粒子径小的导电膜，能够降低端子TM的连接电阻。即，若形成于端子TM的层差为1μm以上，则可能发生不能将各向异性导电膜(ACF)的导电粒子顺利压扁的状态，产生线缺陷等问题，因此，必须要选择导电粒子径大的导电膜。但是，若选择导电粒子径大的各向异性导电膜(ACF)，则可能存在无法缩窄布线间距的问题、由于单位面积的粒子数变少而引起连接面积变小、连接电阻上升的问题。因此，如本实施方式这样，通过控制第3绝缘膜13的膜厚而使形成于第1导电膜14的层差为约1μm以下，从而能够选择导电粒子径小的各向异性导电膜(ACF)，因此能够降低连接电阻，能够防止发生安装不良。
此外，根据本实施方式，由于在端子TM之间及端子布线122上作为保护膜形成的第3绝缘膜13是使用有机材料形成，因此，能够利用由有机绝缘膜形成的保护膜提高耐水性，防止端子TM及端子布线122的腐蚀。因而，可以提高端子部8处的连接可靠性。
如上所述，根据本实施方式，通过由有机绝缘膜形成的第3绝缘膜13保护端子部8的各端子TM及端子布线122，并能够将第3绝缘膜13形成为所希望的膜厚，因此，在安装外部电路103时，不会使安装成品率变差，能够确保显示装置的可靠性。而且，不需大幅改变制造工艺，能够通过简单的制造工序实现这样的显示装置。
(第二实施方式)
以下，参照图7至图9，说明本发明的第二实施方式的显示装置的概略结构。图7是表示本发明的第二实施方式的显示装置的概略结构的剖视图。图8是表示本发明的第二实施方式的显示装置的端子部的概略结构的图。图8(a)是端子部的俯视图，图8(b)是端子部的剖视图。图9是表示本发明的第二实施方式的显示装置的布线部的概略结构的剖视图。
需要说明的是，本发明的第二实施方式的显示装置40与本发明的第一实施方式的显示装置10的结构不同点在于，作为保护膜而不仅配置第3绝缘膜13这样的有机绝缘膜，在有机绝缘膜下还配置由无机绝缘膜形成的保护膜。因而，以下，对与图4至图6所示上述的结构相同的结构标注相同符号，省略其详细说明。
如图7所示，本发明的第二实施方式的显示装置40中，与本发明的第一实施方式的显示装置10同样，在基板2上形成第1绝缘膜19及第2绝缘膜20。端子部8的第2绝缘膜20，如图8(b)中虚线20B所包围的范围所示，与本发明的第一实施方式的显示装置10同样，使用蚀刻等公知的方法将未配置端子布线122的区域除去而形成开口部。该蚀刻工序可以在显示部9的薄膜晶体管的层间绝缘膜(第2绝缘膜20)的蚀刻工序同时进行。
对形成于第2绝缘膜20上的金属膜进行图案形成而形成了信号线12及端子布线122之后，形成将第2绝缘膜20以及信号线12和端子布线122覆盖的、由无机绝缘膜形成的第4绝缘膜15。第4绝缘膜15是在显示部9中构成电容部31的电容元件的层，使用氮化硅等无机绝缘膜形成。
接着，通过蚀刻将端子布线122上的第4绝缘膜15除去一部分而使端子布线122露出，在端子布线122露出的区域上形成由ITO等透明导电膜形成的第2导电膜17并进行图案形成，由此形成多个端子TM。第2导电膜17形成为将端子布线122露出的区域和其周边区域即第4绝缘膜15的上表面的一部分覆盖。第2导电膜17可以是构成有机EL发光层1的阳极电极(阳极)的层。
在这样形成的第4绝缘膜15及第2导电膜17上使用丙烯酸、聚酰亚胺等有机材料而形成第5绝缘膜18。第5绝缘膜18是在显示部9中作为划分各像素101的区域的堤坝层发挥作用的层。第5绝缘膜18被图案形成为使得在端子部8中、第2导电膜17中的构成端子TM的部分露出。这样的第5绝缘膜18的图案形成工序可以与在显示部9中形成堤坝层时的图案形成同时进行。
此外，第5绝缘膜18被填充于在端子部8中除去第2绝缘膜20而形成的开口部(在图8(b)中由虚线20B所包围的范围)。因而，在本实施方式中，与第一实施方式的显示装置10的制造工序同样，通过将第2绝缘膜20的开口部的面积最优化，能够将形成于第2导电膜17上的第5绝缘膜18的膜厚控制为所希望的膜厚。因而，不需大幅改变现有的制造工艺，就能以简单的制造方法，将在构成端子TM的第2导电膜17与第2导电膜17上的第5绝缘膜18之间形成的层差，减小为不会对外部电路103的安装造成影响的程度。
此外，根据本实施方式，具备通过由氮化硅等无机绝缘膜形成的第4绝缘膜15来保护端子布线122的结构，并且具备在该第4绝缘膜15上形成作为有机绝缘膜的第5绝缘膜18的结构。因此，能够制造可提高耐水性、防止腐蚀、具有更高可靠性的显示装置。
如以上所示，根据本发明的第一及第二实施方式，通过由有机绝缘膜形成的第3绝缘膜13或第5绝缘膜18保护端子部8的各端子TM及端子布线122，并能够将第3绝缘膜13或第5绝缘膜18形成为所希望的膜厚，因此，在安装外部电路103时，不会使安装成品率变差，能够确保显示装置的高可靠性。而且，不需大幅改变制造工艺，能够通过简单的制造工序实现这样的显示装置。

Claims (11)

1.一种显示装置的制造方法，所述显示装置具备：显示部，其在基板上配置有多个具有薄膜晶体管的像素；以及端子部，其排列有多个端子，所述多个端子被输入用于控制所述薄膜晶体管的工作的信号，所述显示装置的制造方法的特征在于，包括：
在所述基板上形成第1绝缘膜，
在所述第1绝缘膜上形成所述薄膜晶体管，
在形成所述薄膜晶体管后，在所述显示部和所述端子部形成第2绝缘膜，
在所述第2绝缘膜形成使所述薄膜晶体管的至少一部分露出的接触孔，并在所述端子部形成多个开口部，
在所述第2绝缘膜上形成经由所述接触孔与所述薄膜晶体管连接的多个信号线，并在形成所述信号线的同时夹着所述开口部地形成多个端子布线，
在所述多个信号线及所述多个端子布线上形成由有机绝缘膜形成的第3绝缘膜。
2.根据权利要求1所述的显示装置的制造方法，其特征在于，
还包括：在所述端子部中，将所述第3绝缘膜的一部分除去而使所述多个端子布线的一部分露出，形成将所述多个端子布线的所述露出的部分覆盖的导电膜。
3.根据权利要求2所述的显示装置的制造方法，其特征在于，
作为所述导电膜，形成具有透光性的导电膜。
4.根据权利要求1所述的显示装置的制造方法，其特征在于，
使用丙烯酸或聚酰亚胺形成所述第3绝缘膜。
5.一种显示装置，包括：显示部，其在基板上配置有多个具有薄膜晶体管的像素；以及端子部，其排列有多个端子，所述多个端子被输入用于控制所述薄膜晶体管的工作的信号，所述显示装置的特征在于，具备：
配置于所述基板上的第1绝缘膜；
配置于所述第1绝缘膜上的所述薄膜晶体管；
第2绝缘膜，其配置于所述显示部及所述端子部，且具有配置于所述多个端子之间的开口部；
配置于所述第2绝缘膜上、且与所述薄膜晶体管连接的多个信号线；
配置于所述端子部的多个端子布线；以及
第3绝缘膜，由配置于所述多个信号线及所述多个端子布线上的有机绝缘膜形成。
6.根据权利要求5所述的显示装置，其特征在于，
所述多个端子经由设于所述第3绝缘膜的多个接触孔而分别与所述多个端子布线连接。
7.根据权利要求5所述的显示装置，其特征在于，
所述多个端子由具有透光性的导电膜构成。
8.根据权利要求5所述的显示装置，其特征在于，
所述第3绝缘膜包含丙烯酸或聚酰亚胺。
9.一种显示装置，包括：显示部，其在基板上配置有多个具有薄膜晶体管的像素；以及端子部，其排列有多个端子，所述多个端子被输入用于控制所述薄膜晶体管的工作的信号，所述显示装置的特征在于，具备：
配置于所述基板上的第1绝缘膜；
配置于所述第1绝缘膜上的所述薄膜晶体管；
第2绝缘膜，其配置于所述显示部及所述端子部，且具有配置于所述多个端子之间的开口部；
配置于所述第2绝缘膜上、且与所述薄膜晶体管连接的多个信号线；
配置于所述端子部的多个端子布线；
第3绝缘膜，由配置于所述多个信号线上的有机绝缘膜形成；
第4绝缘膜，由配置于所述第3绝缘膜及所述多个端子布线上的无机绝缘膜形成，具有使所述多个端子布线的一部分露出的多个接触孔；
所述多个端子，配置于所述第4绝缘膜上，并经由所述多个接触孔分别与所述多个端子布线连接；以及
第5绝缘膜，使所述多个端子的一部分露出地配置在所述多个端子上。
10.根据权利要求9所述的显示装置，其特征在于，
所述多个端子由具有透光性的导电膜构成。
11.根据权利要求9所述的显示装置，其特征在于，
所述第3绝缘膜包含丙烯酸或聚酰亚胺。
CN201510031570.1A 2014-02-06 2015-01-22 显示装置及其制造方法 Active CN104835420B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014021746A JP6324098B2 (ja) 2014-02-06 2014-02-06 表示装置及びその製造方法
JP2014-021746 2014-02-06

Publications (2)

Publication Number Publication Date
CN104835420A true CN104835420A (zh) 2015-08-12
CN104835420B CN104835420B (zh) 2017-11-21

Family

ID=53755505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510031570.1A Active CN104835420B (zh) 2014-02-06 2015-01-22 显示装置及其制造方法

Country Status (5)

Country Link
US (2) US9263479B2 (zh)
JP (1) JP6324098B2 (zh)
KR (1) KR101701021B1 (zh)
CN (1) CN104835420B (zh)
TW (1) TWI597837B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6454250B2 (ja) * 2015-09-18 2019-01-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP6486291B2 (ja) * 2016-02-24 2019-03-20 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置
JP2017152231A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
JP2018005004A (ja) 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ 表示装置
JP2018005003A (ja) 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR101951939B1 (ko) * 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치
JP6935244B2 (ja) * 2017-06-27 2021-09-15 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
JP7109982B2 (ja) 2018-04-27 2022-08-01 株式会社ジャパンディスプレイ 表示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373886A (zh) * 1999-09-08 2002-10-09 松下电器产业株式会社 电路基板、使用该基板的tft阵列基板及液晶显示装置
JP2006235929A (ja) * 2005-02-24 2006-09-07 Fujitsu Ltd 健康診断管理装置
CN1835219A (zh) * 2005-03-15 2006-09-20 卡西欧计算机株式会社 半导体器件的安装构造以及安装方法和液晶显示装置
US20070075313A1 (en) * 2005-09-30 2007-04-05 Won-Kyu Kwak Flat panel display device
CN1992293A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板系统及其制造方法
JP2008110528A (ja) * 2006-10-30 2008-05-15 Sony Corp 搬送ローラ及び画像形成装置
CN100559247C (zh) * 2004-12-17 2009-11-11 三菱电机株式会社 液晶显示装置的制造方法及用该方法制造的液晶显示装置
CN102280582A (zh) * 2005-12-13 2011-12-14 三星电子株式会社 显示装置的制造方法
CN102308330A (zh) * 2009-02-10 2012-01-04 夏普株式会社 连接端子和具备该连接端子的显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110528A (ja) * 1994-10-12 1996-04-30 Casio Comput Co Ltd アクティブマトリックスパネルおよびその製造方法
JP3484307B2 (ja) * 1996-12-06 2004-01-06 株式会社 日立ディスプレイズ 液晶表示装置
JPH11327465A (ja) * 1998-05-13 1999-11-26 Toshiba Corp 表示装置用アレイ基板
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP4352834B2 (ja) * 2003-09-24 2009-10-28 セイコーエプソン株式会社 実装構造体、電気光学装置、電子機器、および実装構造体の製造方法
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP4444042B2 (ja) * 2004-08-26 2010-03-31 三菱電機株式会社 表示装置
JP2006202722A (ja) * 2004-12-21 2006-08-03 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置の製造方法
JP2006309028A (ja) * 2005-04-28 2006-11-09 Sanyo Epson Imaging Devices Corp 表示装置および表示装置の製造方法
CN100594759C (zh) * 2005-12-01 2010-03-17 夏普株式会社 电路部件、电极连接构造以及具备它们的显示装置
KR101157262B1 (ko) * 2005-12-14 2012-06-15 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR100688791B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법.
JP2008065135A (ja) 2006-09-08 2008-03-21 Hitachi Displays Ltd 表示装置
KR101279317B1 (ko) * 2008-06-04 2013-06-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP5492516B2 (ja) * 2009-10-01 2014-05-14 株式会社ジャパンディスプレイ 液晶表示装置
KR20110111747A (ko) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP2014145857A (ja) * 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373886A (zh) * 1999-09-08 2002-10-09 松下电器产业株式会社 电路基板、使用该基板的tft阵列基板及液晶显示装置
CN100559247C (zh) * 2004-12-17 2009-11-11 三菱电机株式会社 液晶显示装置的制造方法及用该方法制造的液晶显示装置
JP2006235929A (ja) * 2005-02-24 2006-09-07 Fujitsu Ltd 健康診断管理装置
CN1835219A (zh) * 2005-03-15 2006-09-20 卡西欧计算机株式会社 半导体器件的安装构造以及安装方法和液晶显示装置
US20070075313A1 (en) * 2005-09-30 2007-04-05 Won-Kyu Kwak Flat panel display device
CN102280582A (zh) * 2005-12-13 2011-12-14 三星电子株式会社 显示装置的制造方法
CN1992293A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板系统及其制造方法
JP2008110528A (ja) * 2006-10-30 2008-05-15 Sony Corp 搬送ローラ及び画像形成装置
CN102308330A (zh) * 2009-02-10 2012-01-04 夏普株式会社 连接端子和具备该连接端子的显示装置

Also Published As

Publication number Publication date
US20160181282A1 (en) 2016-06-23
US20150221683A1 (en) 2015-08-06
TW201532265A (zh) 2015-08-16
CN104835420B (zh) 2017-11-21
JP2015148728A (ja) 2015-08-20
KR20150093101A (ko) 2015-08-17
TWI597837B (zh) 2017-09-01
JP6324098B2 (ja) 2018-05-16
US9263479B2 (en) 2016-02-16
KR101701021B1 (ko) 2017-01-31
US9508752B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
CN104835420A (zh) 显示装置及其制造方法
CN107978627B (zh) 具有微盖层的显示装置及其制造方法
CN101231435B (zh) 薄膜晶体管阵列面板
CN107275337A (zh) 显示装置
CN105182646B (zh) 阵列基板、显示装置
CN111381411B (zh) 阵列基板、显示面板和显示装置
CN107968099A (zh) 包括具有增强部分的配线的柔性显示装置及其制造方法
KR102579383B1 (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널
CN103901641A (zh) 用于显示装置的阵列基板
CN104460155B (zh) 一种显示面板、显示面板的制造方法及显示器
CN101872092B (zh) 液晶显示面板
CN107479277A (zh) 显示装置及其显示衬底
CN109935516A (zh) 一种阵列基板、其制备方法及显示装置
WO2019205433A1 (zh) 阵列基板的制作方法
CN100378560C (zh) 有源矩阵基板及其制造方法
KR20120050147A (ko) 박막 트랜지스터 표시판
CN109148485B (zh) 阵列基板及其制作方法和显示装置
WO2019130739A1 (ja) 表示装置及び表示装置の製造方法
KR102050384B1 (ko) 협 베젤 구조를 갖는 평판 표시 패널
CN113380863B (zh) 显示面板及电子设备
CN109659310A (zh) 像素结构以及像素结构的制作方法
CN115210878A (zh) 显示基板及显示装置
EP3819705A1 (en) Display device
US8928968B2 (en) Electrophoretic display panel and manufacturing method thereof and electrophoretic display apparatus
JP4451692B2 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant