KR20120050147A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20120050147A
KR20120050147A KR1020100111513A KR20100111513A KR20120050147A KR 20120050147 A KR20120050147 A KR 20120050147A KR 1020100111513 A KR1020100111513 A KR 1020100111513A KR 20100111513 A KR20100111513 A KR 20100111513A KR 20120050147 A KR20120050147 A KR 20120050147A
Authority
KR
South Korea
Prior art keywords
data
line
layer
thin film
film transistor
Prior art date
Application number
KR1020100111513A
Other languages
English (en)
Other versions
KR101750431B1 (ko
Inventor
손승석
박재화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100111513A priority Critical patent/KR101750431B1/ko
Priority to US13/243,903 priority patent/US20120112199A1/en
Publication of KR20120050147A publication Critical patent/KR20120050147A/ko
Application granted granted Critical
Publication of KR101750431B1 publication Critical patent/KR101750431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 모든 데이터선을 데이터 패드 연결선과 분리하여 따로 형성한 후, 접촉 구멍 및 연결 부재를 통해 서로 연결함으로써, 제조 공정 중 모든 데이터선이 플로팅되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있다. 따라서, 식각 속도 차이에 따른, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있다.

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치를 이루는 두 표시판 중 하나인, 박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.
박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
한편, 표시 장치의 크기가 커짐에 따라서, 박막 트랜지스터 표시판의 크기도 커지게 된다. 박막 트랜지스터 표시판의 크기가 커질 수록, 제조 공정에서 발생하는 정전기의 영향은 커지게 된다. 따라서, 박막 트랜지스터 표시판을 제조할 때 발생할 수 있는 정전기에 의한 영향을 줄이기 위하여, 홀수 번째 위치하는 데이터 배선과 짝수 번째 위치하는 데이터 배선 중 어느 하나의 배선들을 표시 영역 밖에서 서로 연결시킨 상태로 형성한 후, 연결부를 잘라내게 된다. 그러나, 이 경우 데이터선을 형성하기 위한 식각 공정에서, 서로 묶여 있는 데이터 배선과 그렇지 않은 데이터 배선 사이의 식각 속도 차이가 발생하여, 데이터 배선 하부 막의 두께 차이가 발생할 수 있고, 이에 의하여, 박막 트랜지스터 표시판의 박막 트랜지스터의 성능이 저하되거나, 세로 줄 등의 표시 품질 저하가 발생할 수 있게 된다.
따라서, 본 발명이 해결하고자 하는 과제는, 데이터선을 형성하기 위한 식각 공정에서, 데이터 배선 사이의 식각 속도 차이를 없애, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하며, 상기 표시 영역에 배치되어 있으며, 절연 기판 위에 배치되어 있는 복수의 게이트선 및 복수의 데이터선, 상기 주변 영역에 배치되어 있으며, 상기 절연 기판 위에 배치되어 있는 복수의 데이터 패드 연결선, 그리고 상기 기판 위에 배치되어 있으며, 상기 복수의 데이터선과 상기 복수의 데이터 패드 연결선을 서로 전기적으로 연결하는 복수의 연결 부재를 포함하고, 상기 복수의 데이터 패드 연결선은 모두 동일한 층으로 이루어져 있다.
상기 데이터 패드 연결선은 상기 게이트선과 동일한 층으로 이루어질 수 있다.
상기 박막 트랜지스터 표시판은 상기 게이트선을 덮고 있는 게이트 절연막, 그리고 상기 데이터선을 덮고 있는 보호막을 더 포함하고, 상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍을 가지고, 상기 게이트 절연막 및 상기 보호막은 상기 데이터 패드 연결선을 드러내는 제2 접촉 구멍을 가지고, 상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮고 있을 수 있다.
상기 박막 트랜지스터 표시판은 상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터와 전기적으로 연결되어 있으며, 상기 보호막 위에 배치되어 있는 화소 전극을 더 포함하고, 상기 연결 부재와 상기 화소 전극은 동일한 층으로 이루어질 수 있다.
상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조일 수 있다.
상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함할 수 있다.
상기 데이터 패드 연결선은 상기 데이터선과 동일한 층으로 이루어질 수 있다.
상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍, 그리고 상기 데이터 패드 연결선을 드러내는 제2 접촉 구멍을 가지고, 상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮고 있을 수 있다.
상기 데이터 패드 연결선은 상기 게이트선과 동일한 층으로 이루어진 하부막과 상기 데이터선과 동일한 층으로 이루어진 상부막을 포함할 수 있다.
상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍 및 상기 데이터 패드 연결선의 상부막을 드러내는 제2 접촉 구멍을 가지고, 상기 게이트 절연막 및 상기 보호막은 상기 데이터 패드 연결선의 하부막을 드러내는 상기 제2 접촉 구멍을 가지고, 상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮을 수 있다.
본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판은 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하며, 상기 표시 영역에 배치되어 있으며, 절연 기판 위에 배치되어 있는 복수의 게이트선 및 복수의 데이터선, 상기 주변 영역에 배치되어 있으며, 상기 절연 기판 위에 배치되어 있는 복수의 데이터 패드 연결선, 그리고 상기 기판 위에 배치되어 있으며, 상기 복수의 데이터선과 상기 복수의 데이터 패드 연결선을 서로 전기적으로 연결하는 복수의 연결 부재를 포함하고, 상기 복수의 데이터 패드 연결선은 둘씩 쌍을 지어 교대로 배치되어 있는 제1 쌍의 데이터 패드 연결선과 제2 쌍의 데이터 패드 연결선을 포함하고, 상기 제1 쌍의 데이터 패드 연결선은 서로 동일한 층으로 이루어지고, 상기 제2 쌍의 데이터 패드 연결선은 서로 동일한 층으로 이루어지고, 상기 제1 쌍의 데이터 패드 연결선과 상기 제2 쌍의 데이터 패드 연결선은 서로 다른 층으로 이루어져 있다.
상기 제1 쌍의 데이터 패드 연결선은 상기 게이트선과 동일한 층으로 이루어질 수 있다.
상기 박막 트랜지스터 표시판은 상기 게이트선을 덮고 있는 게이트 절연막, 그리고 상기 데이터선을 덮고 있는 보호막을 더 포함하고, 상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍을 가지고, 상기 게이트 절연막 및 상기 보호막은 상기 제1 쌍의 데이터 패드 연결선을 드러내는 제2 접촉 구멍을 가지고, 상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮을 수 있다.
상기 제2 쌍의 데이터 패드 연결선은 상기 데이터선과 동일한 층으로 이루어질 수 있다.
상기 박막 트랜지스터 표시판은 상기 게이트선을 덮고 있는 게이트 절연막, 그리고 상기 데이터선을 덮고 있는 보호막을 더 포함하고, 상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍, 그리고 상기 제2 쌍의 데이터 패드 연결선을 드러내는 제2 접촉 구멍을 가지고, 상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮을 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 데이터선과 데이터 패드 연결선을 개별적으로 형성한 후, 접촉 구멍 및 연결 부재를 통해 서로 연결함으로써, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있다. 따라서, 식각 속도 차이에 따른, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 II-II 선을 따라 잘라 도시한 단면도이다.
도 3a는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 III-III 선을 따라 잘라 도시한 단면도이다.
도 3b는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 III-III 선을 따라 잘라 도시한 단면도이다.
도 3c는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 III-III 선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 5는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 4의 V-V'-V"-V'" 선을 따라 잘라 도시한 단면도이다.
도 6은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 4의 VI-VI'-VI"-VI"' 선을 따라 잘라 도시한 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1을 참고하여, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 1을 참고하면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 복수의 화소를 포함하여, 영상을 표시하는 표시 영역(DA)과, 그 주변에 배치되어 있는 주변 영역(PA)을 포함한다.
표시 영역(DA)은 복수의 게이트선(GL), 복수의 데이터선(DL), 복수의 트랜지스터(T), 그리고 트랜지스터(T)에 연결되어 있는 복수의 화소 전극(P)을 포함한다.
주변 영역(PA)에는 데이터 패드 연결선(DLL) 및 데이터 패드부(DP)를 포함한다. 표시 영역(DA)에 배치되어 있는 데이터선(DL)과 주변 영역(PA)에 배치되어 있는 데이터 패드 연결선(DLL)은 제1 연결 부재(IB1)를 통해 서로 전기적으로 연결되어 있다. 데이터선(DL)과 데이터 패드 연결선(DLL)은 서로 같은 층에 배치될 수 있고, 서로 다른 층에 배치될 수도 있다. 제1 연결 부재(IB1)는 데이터선(DL)의 끝 부분을 드러내는 제1 접촉 구멍(CH1)과 데이터 패드 연결선(DLL)을 드러내는 제2 접촉 구멍(CH2)를 덮어, 데이터선(DL)과 데이터 패드 연결선(DLL)을 서로 연결한다.
데이터 패드부(DP)는 외부의 구동 회로(도시하지 않음)와 제2 연결 부재(IB2)를 통해 전기적으로 연결된다. 구체적으로, 데이터 패드부(DP)를 드러내는 제3 접촉 구멍(CH3)과 외부의 구동 회로 중 일부분을 덮고 있는 제2 연결 부재(IB2)를 통해, 데이터 패드부(DP)는 외부의 구동 회로와 전기적으로 연결된다.
그러면, 도 2 및 도 3a를 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 층 구조에 대하여 설명한다. 도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 II-II 선을 따라 잘라 도시한 단면도이고, 도 3a는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 III-III 선을 따라 잘라 도시한 단면도이다.
도 2 및 도 3a과 함께 도 1을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(GL) 및 데이터 패드 연결선(DLL)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트선(121) 및 데이터 패드 연결선(DLL) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 반도체(154), 저항성 접촉 부재(ohmic contact)(163, 165), 소스 전극(173)을 포함하는 데이터선(DL), 그리고 드레인 전극(175)이 형성되어 있다.
데이터선(DL)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(GL)과 교차한다. 데이터선(DL)은 게이트 전극(124)을 향해 뻗은 소스 전극(source electrode)(173)을 포함한다. 드레인 전극(175)은 데이터선(DL)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(DL) 및 드레인 전극(175)은 하부막(171p, 173p, 175p)과 상부막(171q, 173q, 175q)을 포함하는 이중막 구조이다. 하부막(171p, 173p, 175p)은 티타늄(Ti)을 포함할 수 있고, 상부막(171q, 173q, 175q)은 구리(Cu)를 포함할 수 있다.
반도체(154)는 데이터선(DL), 드레인 전극(175) 및 그 아래의 저항성접촉 부재(163, 165)와 실질적으로 동일한 평면 모양이다. 그러나, 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(DL) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이있다.
데이트선(DL) 아래에는 선형 반도체층(151) 및 선형 저항성 접촉 부재(161)이 배치되어 있고, 선형 반도체층(151) 및 선형 저항성 접촉 부재(161)는 데이터선(DL)과 동일한 평면 모양을 가질 수 있다.
데이터선(DL), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감 광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(DL)의 끝 부분을 드러내는 제1 접촉 구멍(CH1)이 형성되어 있고, 보호막(180)과 게이트 절연막(140)에는 데이터 패드 연결선(DLL)을 드러내는 제2 접촉 구멍(CH2)과 데이터 패드부(DL)를 드러내는 제3 접촉 구멍(CH3)이 형성 되어 있다.
보호막(180) 위에는 화소 전극(pixel electrode)(P), 제1 연결 부재(IB1) 및 제2 연결 부재(IB2)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
제1 연결 부재(IB1)를 통해서, 제1 접촉 구멍(CH1)으로 드러나 있는 데이터선(DL)의 끝 부분과 제2 접촉 구멍(CH2)을 통해서 드러나 있는 데이터 패드 연결선(DLL)이 전기적으로 연결된다. 유사하게, 제2 연결 부재(IB2)를 통해서, 제3 접촉 구멍(CH3)으로 드러나 있는 데이터 패드부(DP)와 데이터 구동 회로(도시하지 않음)과 연결된다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다.
본 실시예에 따른 박막 트랜지스터 표시판은 모든 데이터선(DL)을 데이터 패드 연결선(DLL)과 분리하여 따로 형성한 후, 접촉 구멍 및 연결 부재를 통해 서로 연결함으로써, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있다. 따라서, 식각 속도 차이에 따른, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있다.
그러면, 도 2 및 도 3b과 함께, 도 1을 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 층 구조에 대하여 설명한다. 도 3b는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 III-III 선을 따라 잘라 도시한 단면도이다.
도 3b에 도시한 실시예에 따른 박막 트랜지스터 표시판의 층 구조는 도 3a에 도시한 박막 트랜지스터 표시판과 유사하다.
표시 영역의 경우, 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(GL)이 형성되어 있고, 게이트선(GL) 위에 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에 반도체(154), 저항성 접촉 부재(ohmic contact)(163, 165), 소스 전극(173)을 포함하는 데이터선(DL), 드레인 전극(175), 그리고 데이터 패드 연결선(DLL)이 형성되어 있다.
데이터선(DL), 드레인 전극(175), 노출된 반도체(154), 그리고 데이터 패드 연결선(DLL) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 데이터선(DL)의 끝 부분을 드러내는 제1 접촉 구멍(CH1), 데이터 패드 연결선(DLL)의 끝 부분을 드러내는 제2 접촉 구멍(CH2)과 데이터 패드부(DL)를 드러내는 제3 접촉 구멍(CH3)이 형성 되어 있다.
보호막(180) 위에는 화소 전극(P), 제1 연결 부재(IB1) 및 제2 연결 부재(IB2)가 형성되어 있다.
제1 연결 부재(IB1)를 통해서, 제1 접촉 구멍(CH1)으로 드러나 있는 데이터선(DL)의 끝 부분과 제2 접촉 구멍(CH2)을 통해서 드러나 있는 데이터 패드 연결선(DLL)이 전기적으로 연결된다. 유사하게, 제2 연결 부재(IB2)를 통해서, 제3 접촉 구멍(CH3)으로 드러나 있는 데이터 패드부(DP)와 데이터 구동 회로(도시하지 않음)과 연결된다.
그러나, 도 3a에 도시한 실시예에 따른 박막 트랜지스터 표시판과는 달리, 데이터 패드 연결선(DLL)이 데이터선(DL)과 동일한 층으로 이루어진다. 도시한 실시예에서는 데이터 패드 연결선(DLL)이 단일 층(single-layered structure)으로 이루어져 있으나, 데이터선(DL)과 같이, 하부막과 상부막을 포함하는 이중막 구조일 수 있고, 그 아래에는 반도체층과 저항성 접촉 부재층이 동일한 평면 모양을 가지며, 배치될 수도 있다.
본 실시예에 따른 박막 트랜지스터 표시판은 모든 데이터선(DL)을 데이터 패드 연결선(DLL)과 분리하여 따로 형성한 후, 접촉 구멍 및 연결 부재를 통해 서로 연결함으로써, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있다. 따라서, 식각 속도 차이에 따른, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있다.
그러면, 도 2 및 도 3c과 함께, 도 1을 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 층 구조에 대하여 설명한다. 도 3c는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 III-III 선을 따라 잘라 도시한 단면도이다.
도 3c에 도시한 실시예에 따른 박막 트랜지스터 표시판의 층 구조는 도 3a 또는 도 3b에 도시한 박막 트랜지스터 표시판과 유사하다.
표시 영역의 경우, 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(GL), 데이터 패드 연결선(DLL)의 하부막(126)이 형성되어 있고, 게이트선(GL) 위에 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에 반도체(154), 저항성 접촉 부재(ohmic contact)(163, 165), 소스 전극(173)을 포함하는 데이터선(DL), 드레인 전극(175), 그리고 데이터 패드 연결선(DLL)의 상부막(176)이 형성되어 있다.
데이터선(DL), 드레인 전극(175), 노출된 반도체(154), 그리고 데이터 패드 연결선(DLL)의 상부막(176) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 데이터선(DL)의 끝 부분을 드러내는 제1 접촉 구멍(CH1)과 데이터 패드부(DL)를 드러내는 제3 접촉 구멍(CH3)이 형성 되어 있고, 보호막(180)과 게이트 절연막(140)에는 데이터 패드 연결선(DLL)의 상부막(176)의 끝 부분과, 데이터 패드 연결선(DLL)의 하부막(126)을 드러내는 제2 접촉 구멍(CH2)이 형성되어 있다.
보호막(180) 위에는 화소 전극(P), 제1 연결 부재(IB1) 및 제2 연결 부재(IB2)가 형성되어 있다.
제1 연결 부재(IB1)를 통해서, 제1 접촉 구멍(CH1)으로 드러나 있는 데이터선(DL)의 끝 부분과 제2 접촉 구멍(CH2)을 통해서 드러나 있는 데이터 패드 연결선(DLL)이 전기적으로 연결된다. 유사하게, 제2 연결 부재(IB2)를 통해서, 제3 접촉 구멍(CH3)으로 드러나 있는 데이터 패드부(DP)와 데이터 구동 회로(도시하지 않음)과 연결된다.
그러나, 도 3a에 도시한 실시예에 따른 박막 트랜지스터 표시판과는 달리, 데이터 패드 연결선(DLL)은 게이트선(GL)과 동일한 층으로 이루어진 하부막(126)과 데이터선(DL)과 동일한 층으로 이루어진 상부막(176)을 포함한다. 도시한 실시예에서는 데이터 패드 연결선(DLL)의 상부막(176)이 단일 층으로 이루어져 있으나, 데이터선(DL)과 같이, 하부막과 상부막을 포함하는 이중막 구조일 수 있고, 그 아래에는 반도체층과 저항성 접촉 부재층이 동일한 평면 모양을 가지며, 배치될 수도 있다.
그러면, 도 4를 참고하여, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 4는 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 4를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판과 거의 유사하다. 도 4를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 복수의 화소를 포함하여, 영상을 표시하는 표시 영역(DA)과, 그 주변에 배치되어 있는 주변 영역(PA)을 포함한다.
표시 영역(DA)은 복수의 게이트선(GL), 복수의 데이터선(DL), 복수의 트랜지스터(T), 그리고 트랜지스터(T)에 연결되어 있는 복수의 화소 전극(P)을 포함한다.
주변 영역(PA)에는 데이터 패드 연결선(DLL) 및 데이터 패드부(DP)를 포함한다. 표시 영역(DA)에 배치되어 있는 데이터선(DL)과 주변 영역(PA)에 배치되어 있는 데이터 패드 연결선(DLL)은 제1 연결 부재(IB1)를 통해 서로 전기적으로 연결되어 있다. 데이터선(DL)과 데이터 패드 연결선(DLL)은 서로 같은 층에 배치될 수 있고, 서로 다른 층에 배치될 수도 있다. 제1 연결 부재(IB1)는 데이터선(DL)의 끝 부분을 드러내는 제1 접촉 구멍(CH1)과 데이터 패드 연결선(DLL)을 드러내는 제2 접촉 구멍(CH2)를 덮어, 데이터선(DL)과 데이터 패드 연결선(DLL)을 서로 연결한다.
데이터 패드부(DP)는 외부의 구동 회로(도시하지 않음)와 제2 연결 부재(IB2)를 통해 전기적으로 연결된다. 구체적으로, 데이터 패드부(DP)를 드러내는 제3 접촉 구멍(CH3)과 외부의 구동 회로 중 일부분을 덮고 있는 제2 연결 부재(IB2)를 통해, 데이터 패드부(DP)는 외부의 구동 회로와 전기적으로 연결된다.
그러나, 본 실시예에 따른 박막 트랜지스터 표시판은 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판과는 달리, 각 화소 열(pixel column), 각 화소 열에 연결되어 있는 데이터선(DL) 및 데이터 패드 연결선(DLL)은 둘씩 쌍을 지어 배치된다. 구체적으로, 제1 쌍의 화소 열(PA1)에 연결되어 있는 제1 쌍의 데이터 패드 연결선(DLL)과 제2 쌍의 화소 열(PA2)에 연결되어 있는 제2 쌍의 데이터 패드 연결선(DLL)이 교대로 배치되어 있고, 제1 쌍의 데이터 패드 연결선(DLL)이 포함하는 두 데이터 패드 연결선(DLL)은 서로 동일한 층으로 이루어지고, 제2 쌍의 데이터 패드 연결선(DLL)이 포함하는 두 데이터 패드 연결선(DLL)은 서로 동일한 층으로 이루어지며, 제1 쌍의 데이터 패드 연결선(DLL)과 제2 쌍의 데이터 패드 연결선(DLL)은 서로 다른 층으로 이루어질 수 있다.
그러면 도 2 및 도 4과 함께 도 5 및 도 6을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 층 구조에 대하여 설명한다. 본 실시예에 따른 박막 트랜지스터 표시판의 층 구조는 앞서 설명한 박막 트랜지스터 표시판과 유사하다.
표시 영역의 경우, 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(GL) 및 제1 쌍의 데이트 패드부 연결선(DLL)이 형성되어 있고, 게이트선(GL) 위에 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에 반도체(154), 저항성 접촉 부재(ohmic contact)(163, 165), 소스 전극(173)을 포함하는 데이터선(DL), 드레인 전극(175), 그리고 제2 쌍의 데이터 패드 연결선(DLL)이 형성되어 있다.
데이터선(DL), 드레인 전극(175), 노출된 반도체(154), 그리고 제2 쌍의 데이터 패드 연결선(DLL) 위에는 보호막(180)이 형성되어 있다.
보호막(180) 및 게이트 절연막(140)에는 데이터선(DL)의 끝 부분을 드러내는 제1 접촉 구멍(CH1), 데이터 패드 연결선(DLL)의 끝 부분을 드러내는 제2 접촉 구멍(CH2)과 데이터 패드부(DL)를 드러내는 제3 접촉 구멍(CH3)이 형성 되어 있다.
보호막(180) 위에는 화소 전극(P), 제1 연결 부재(IB1) 및 제2 연결 부재(IB2)가 형성되어 있다.
제1 연결 부재(IB1)를 통해서, 제1 접촉 구멍(CH1)으로 드러나 있는 데이터선(DL)의 끝 부분과 제2 접촉 구멍(CH2)을 통해서 드러나 있는 데이터 패드 연결선(DLL)이 전기적으로 연결된다. 유사하게, 제2 연결 부재(IB2)를 통해서, 제3 접촉 구멍(CH3)으로 드러나 있는 데이터 패드부(DP)와 데이터 구동 회로(도시하지 않음)과 연결된다.
그러나, 앞서 설명한 실시예에 따른 박막 트랜지스터 표시판과는 달리, 본 실시예에 따른 박막 트랜지스터 표시판의 경우, 제1 쌍의 데이터 패드 연결선(DLL)을 이루는 두 데이터 패드 연결선(DLL)은 게이트선(GL)과 동일한 층으로 이루어져 있고, 제2 쌍의 데이터 패드 연결선(DLL)을 이루는 두 데이터 패드 연결선(DLL)은 데이터선(DL)과 동일한 층으로 이루어진다. 도시한 실시예에서는 제2 쌍의 데이터 패드 연결선(DLL)이 단일 층(single-layered structure)으로 이루어져 있으나, 데이터선(DL)과 같이, 하부막과 상부막을 포함하는 이중막 구조일 수 있고, 그 아래에는 반도체층과 저항성 접촉 부재층이 동일한 평면 모양을 가지며, 배치될 수도 있다.
본 실시예에 따른 박막 트랜지스터 표시판은 모든 데이터선(DL)을 데이터 패드 연결선(DLL)과 분리하여 따로 형성한 후, 접촉 구멍 및 연결 부재를 통해 서로 연결함으로써, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있다. 따라서, 식각 속도 차이에 따른, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있다.
또한, 본 실시예에 따른 박막 트랜지스터 표시판의 데이터 패드 연결선(DLL)은 둘씩 쌍을 지어 동일한 층으로 이루어지며, 서로 교대로 배치되어 있는 제1 쌍의 데이터 패드 연결선(DLL)과 제2 쌍의 데이터 패드 연결선(DLL)은 서로 다른 층으로 이루어진다. 예를 들어, 제1 쌍의 데이터 패드 연결선(DLL)을 이루는 두 데이터 패드 연결선(DLL)은 게이트선(GL)과 동일한 층으로 이루어져 있고, 제2 쌍의 데이터 패드 연결선(DLL)을 이루는 두 데이터 패드 연결선(DLL)은 데이터선(DL)과 동일한 층으로 이루어진다. 이처럼, 본 실시예에 따른 박막 트랜지스터 표시판과 같이 데이터 패드 연결선(DLL)은 둘씩 쌍을 지어 동일한 층으로 형성하고, 서로 교대로 배치되어 있는 제1 쌍의 데이터 패드 연결선(DLL)과 제2 쌍의 데이터 패드 연결선(DLL)은 서로 다른 층으로 형성하게 되면, 예를 들어 네 개의 화소 전극이 하나의 화소를 형성하는 경우, 한 화소를 이루는 네 개의 화소 전극 중 두 개의 화소 전극에 연결되어 있는 두 데이터 패드 연결선(DLL)과 나머지 두 개의 화소 전극에 연결되어 있는 두 데이터 패드 연결선(DLL)이 각기 서로 다른 층에 배치할 수 있게되어, 좁은 영역에 많은 수의 화소 전극이 배치되더라도, 데이터 패드 연결선(DLL)을 형성할 수 있는 영역 마진을 확보할 수 있다.
본 실시예에 따른 박막 트랜지스터 표시판은 모든 데이터선(DL)을 데이터 패드 연결선(DLL)과 분리하여 따로 형성한 후, 접촉 구멍 및 연결 부재를 통해 서로 연결함으로써, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있다. 따라서, 식각 속도 차이에 따른, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있다.
도시하지는 않았지만, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판은 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판 또는 도 4에 도시한 실시예에 따른 박막 트랜지스터 표시판과는 달리, 각 화소 열에 연결되어 있는 데이터 패드 연결선(DLL)은 하나씩 교대로 배치될 수 있다. 구체적으로 서로 교대로 배치되어 있는 복수의 제1 데이터 패드 연결선(DLL)과 복수의 제2 데이터 패드 연결선(DLL)을 포함하고, 제1 데이터 패드 연결선(DLL)과 제2 데이터 패드 연결선(DLL)은 서로 다른 층으로 이루어질 수 있는데, 예를 들어, 제1 데이터 패드 연결선(DLL)은 게이트선과 동일한 층으로 이루어지고, 제2 데이터 패드 연결선(DLL)은 데이터선과 동일한 층으로 이루어질 수 있다. 또한, 복수의 제1 데이터 패드 연결선(DLL)은 서로 동일한 층으로 이루어지고, 복수의 제2 데이터 패드 연결선(DLL)은 서로 동일한 층으로 이루어질 수 있다.
본 실시예에 따른 박막 트랜지스터 표시판과 같이 데이터 패드 연결선(DLL)은 하나씩 교대로 서로 다른 층으로 형성함으로써 좁은 영역에 많은 수의 화소 전극이 배치되더라도, 데이터 패드 연결선(DLL)을 형성할 수 있는 영역 마진을 확보할 수 있다.
본 실시예에 따른 박막 트랜지스터 표시판 역시, 앞서 설명한 실시예에 따른 박막 트랜지스터 표시판과 같이, 모든 데이터선(DL)을 데이터 패드 연결선(DLL)과 분리하여 따로 형성한 후, 접촉 구멍 및 연결 부재를 통해 서로 연결함으로써, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있다. 따라서, 식각 속도 차이에 따른, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (34)

  1. 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판에서,
    상기 표시 영역에 배치되어 있으며, 절연 기판 위에 배치되어 있는 복수의 게이트선 및 복수의 데이터선,
    상기 주변 영역에 배치되어 있으며, 상기 절연 기판 위에 배치되어 있는 복수의 데이터 패드 연결선, 그리고
    상기 기판 위에 배치되어 있으며, 상기 복수의 데이터선과 상기 복수의 데이터 패드 연결선을 서로 전기적으로 연결하는 복수의 연결 부재를 포함하고,
    상기 복수의 데이터 패드 연결선은 모두 동일한 층으로 이루어져 있는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 데이터 패드 연결선은 상기 게이트선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 게이트선을 덮고 있는 게이트 절연막, 그리고
    상기 데이터선을 덮고 있는 보호막을 더 포함하고,
    상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍을 가지고,
    상기 게이트 절연막 및 상기 보호막은 상기 데이터 패드 연결선을 드러내는 제2 접촉 구멍을 가지고,
    상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮고 있는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터와 전기적으로 연결되어 있으며, 상기 보호막 위에 배치되어 있는 화소 전극을 더 포함하고,
    상기 연결 부재와 상기 화소 전극은 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조인 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함하는 박막 트랜지스터 표시판.
  7. 제2항에서,
    상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조인 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 데이터 패드 연결선은 상기 데이터선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 게이트선을 덮고 있는 게이트 절연막, 그리고
    상기 데이터선을 덮고 있는 보호막을 더 포함하고,
    상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍, 그리고 상기 데이터 패드 연결선을 드러내는 제2 접촉 구멍을 가지고,
    상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮고 있는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터와 전기적으로 연결되어 있으며, 상기 보호막 위에 배치되어 있는 화소 전극을 더 포함하고,
    상기 연결 부재와 상기 화소 전극은 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조인 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함하는 박막 트랜지스터 표시판.
  14. 제9항에서,
    상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조인 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함하는 박막 트랜지스터 표시판.
  16. 제1항에서,
    상기 데이터 패드 연결선은 상기 게이트선과 동일한 층으로 이루어진 하부막과 상기 데이터선과 동일한 층으로 이루어진 상부막을 포함하는 박막 트랜지스터 표시판.
  17. 제16항에서,
    상기 게이트선을 덮고 있는 게이트 절연막, 그리고
    상기 데이터선을 덮고 있는 보호막을 더 포함하고,
    상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍 및 상기 데이터 패드 연결선의 상부막을 드러내는 제2 접촉 구멍을 가지고,
    상기 게이트 절연막 및 상기 보호막은 상기 데이터 패드 연결선의 하부막을 드러내는 상기 제2 접촉 구멍을 가지고,
    상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮고 있는 박막 트랜지스터 표시판.
  18. 제17항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터와 전기적으로 연결되어 있으며, 상기 보호막 위에 배치되어 있는 화소 전극을 더 포함하고,
    상기 연결 부재와 상기 화소 전극은 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  19. 제18항에서,
    상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조인 박막 트랜지스터 표시판.
  20. 제19항에서,
    상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함하는 박막 트랜지스터 표시판.
  21. 제16항에서,
    상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조인 박막 트랜지스터 표시판.
  22. 제21항에서,
    상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함하는 박막 트랜지스터 표시판.
  23. 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판에서,
    상기 표시 영역에 배치되어 있으며, 절연 기판 위에 배치되어 있는 복수의 게이트선 및 복수의 데이터선,
    상기 주변 영역에 배치되어 있으며, 상기 절연 기판 위에 배치되어 있는 복수의 데이터 패드 연결선, 그리고
    상기 기판 위에 배치되어 있으며, 상기 복수의 데이터선과 상기 복수의 데이터 패드 연결선을 서로 전기적으로 연결하는 복수의 연결 부재를 포함하고,
    상기 복수의 데이터 패드 연결선은 둘씩 쌍을 지어 교대로 배치되어 있는 제1 쌍의 데이터 패드 연결선과 제2 쌍의 데이터 패드 연결선을 포함하고, 상기 제1 쌍의 데이터 패드 연결선은 서로 동일한 층으로 이루어지고, 상기 제2 쌍의 데이터 패드 연결선은 서로 동일한 층으로 이루어지고, 상기 제1 쌍의 데이터 패드 연결선과 상기 제2 쌍의 데이터 패드 연결선은 서로 다른 층으로 이루어져 있는 박막 트랜지스터 표시판.
  24. 제23항에서,
    상기 제1 쌍의 데이터 패드 연결선은 상기 게이트선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  25. 제24항에서,
    상기 게이트선을 덮고 있는 게이트 절연막, 그리고
    상기 데이터선을 덮고 있는 보호막을 더 포함하고,
    상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍을 가지고,
    상기 게이트 절연막 및 상기 보호막은 상기 제1 쌍의 데이터 패드 연결선을 드러내는 제2 접촉 구멍을 가지고,
    상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮고 있는 박막 트랜지스터 표시판.
  26. 제25항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터와 전기적으로 연결되어 있으며, 상기 보호막 위에 배치되어 있는 화소 전극을 더 포함하고,
    상기 연결 부재와 상기 화소 전극은 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  27. 제26항에서,
    상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조인 박막 트랜지스터 표시판.
  28. 제27항에서,
    상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함하는 박막 트랜지스터 표시판.
  29. 제24항에서,
    상기 제2 쌍의 데이터 패드 연결선은 상기 데이터선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  30. 제23항에서,
    상기 제2 쌍의 데이터 패드 연결선은 상기 데이터선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  31. 제30항에서,
    상기 게이트선을 덮고 있는 게이트 절연막, 그리고
    상기 데이터선을 덮고 있는 보호막을 더 포함하고,
    상기 보호막은 상기 데이터선을 드러내는 제1 접촉 구멍, 그리고 상기 제2 쌍의 데이터 패드 연결선을 드러내는 제2 접촉 구멍을 가지고,
    상기 연결 부재는 상기 제1 접촉 구멍 및 상기 제2 접촉 구멍을 덮고 있는 박막 트랜지스터 표시판.
  32. 제31항에서,
    상기 게이트선 및 상기 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터와 전기적으로 연결되어 있으며, 상기 보호막 위에 배치되어 있는 화소 전극을 더 포함하고,
    상기 연결 부재와 상기 화소 전극은 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  33. 제32항에서,
    상기 데이터선은 하부막 및 상부막을 포함하는 이중막 구조인 박막 트랜지스터 표시판.
  34. 제33항에서,
    상기 하부막은 티타늄(Ti)을 포함하고, 상기 상부막은 구리(Cu)를 포함하는 박막 트랜지스터 표시판.
KR1020100111513A 2010-11-10 2010-11-10 박막 트랜지스터 표시판 KR101750431B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100111513A KR101750431B1 (ko) 2010-11-10 2010-11-10 박막 트랜지스터 표시판
US13/243,903 US20120112199A1 (en) 2010-11-10 2011-09-23 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111513A KR101750431B1 (ko) 2010-11-10 2010-11-10 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20120050147A true KR20120050147A (ko) 2012-05-18
KR101750431B1 KR101750431B1 (ko) 2017-06-26

Family

ID=46018755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111513A KR101750431B1 (ko) 2010-11-10 2010-11-10 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US20120112199A1 (ko)
KR (1) KR101750431B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741745B2 (en) * 2013-08-30 2017-08-22 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN103500744B (zh) * 2013-08-30 2016-12-28 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
JP2015108765A (ja) * 2013-12-05 2015-06-11 パナソニック液晶ディスプレイ株式会社 表示装置
KR20160102644A (ko) * 2015-02-23 2016-08-31 삼성전자주식회사 불량 검출 방법과 이를 운용하는 디스플레이 모듈 및 전자 장치
KR102535209B1 (ko) * 2016-07-04 2023-05-22 삼성디스플레이 주식회사 인쇄회로기판 패키지 및 이를 포함하는 표시 장치
KR102518426B1 (ko) * 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
CN106681067B (zh) * 2016-12-20 2019-01-22 深圳市华星光电技术有限公司 显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3974305B2 (ja) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
KR101085142B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101159399B1 (ko) * 2009-02-18 2012-06-28 엘지디스플레이 주식회사 박막트랜지스터 어레이기판 및 그의 제조방법

Also Published As

Publication number Publication date
KR101750431B1 (ko) 2017-06-26
US20120112199A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
US11825713B2 (en) Display device
US11740721B2 (en) Display device with sensor
US9791749B2 (en) Display device
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
JP5029670B2 (ja) 表示装置
KR101994971B1 (ko) 표시 장치
KR20070117268A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시판
KR101750431B1 (ko) 박막 트랜지스터 표시판
US8575617B2 (en) Thin film transistor array having improved connectivity between shorting bar and data lines
US10608018B2 (en) Display device
US11380235B2 (en) Pixel array substrate with narrow peripheral area and narrow bezel design of display panel
JP2008064961A (ja) 配線構造、及び表示装置
CN112071206B (zh) 显示面板及显示装置
KR20200113065A (ko) 표시 장치
KR20080102730A (ko) 표시장치
KR20060084147A (ko) 박막트랜지스터 기판
KR20140057726A (ko) 액정 표시 장치
KR20080038538A (ko) 액정 표시 장치
US11644733B2 (en) Display panel, display apparatus and method of fabricating display panel
KR20120002884A (ko) 어레이 기판 및 이를 포함하는 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant