KR101159399B1 - 박막트랜지스터 어레이기판 및 그의 제조방법 - Google Patents

박막트랜지스터 어레이기판 및 그의 제조방법 Download PDF

Info

Publication number
KR101159399B1
KR101159399B1 KR1020090013612A KR20090013612A KR101159399B1 KR 101159399 B1 KR101159399 B1 KR 101159399B1 KR 1020090013612 A KR1020090013612 A KR 1020090013612A KR 20090013612 A KR20090013612 A KR 20090013612A KR 101159399 B1 KR101159399 B1 KR 101159399B1
Authority
KR
South Korea
Prior art keywords
gate
pattern
data
contact hole
thin film
Prior art date
Application number
KR1020090013612A
Other languages
English (en)
Other versions
KR20100094273A (ko
Inventor
오충완
김동억
권재창
심유리
신창엽
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090013612A priority Critical patent/KR101159399B1/ko
Priority to US12/591,839 priority patent/US8368078B2/en
Publication of KR20100094273A publication Critical patent/KR20100094273A/ko
Application granted granted Critical
Publication of KR101159399B1 publication Critical patent/KR101159399B1/ko
Priority to US13/733,637 priority patent/US8610127B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터 어레이기판 및 그의 제조방법에 관한 것으로, 본 발명에 따른 박막트랜지스터 어레이기판은 기판상에 게이트 절연막을 사이에 두고 교차형성되어 화소영역을 정의하는 게이트라인과 데이터라인과, 상기 교차영역마다 형성된 박막 트랜지스터와, 상기 박막 트랜지스터 상부에 형성된 보호막과, 상기 화소영역에 형성되며 상기 보호막을 관통하여 박막트랜지스터에 접속된 화소전극과, 상기 게이트라인과 접속된 게이트 패드와, 데이터링크배선을 통해 상기 데이터라인과 접속된 데이터패드를 구비하며, 상기 데이터 패드는 게이트용 패턴으로 형성되고, 상기 데이터라인은 데이터용 패턴으로 형성되고, 상기 데이터링크배선은 점핑부를 통해 상기 게이트용 패턴으로 형성된 데이터 패드와 상기 데이터용 패턴으로 형성된 데이터라인을 연결하고, 상기 점핑부는 상기 데이터 패드과 연결된 상기 게이트용 패턴과, 상기 게이트 절연막을 사이에 두고 상기 게이트용 패턴 상에 형성된 상기 데이터용 패턴과, 상기 게이트 절연막 및 보호막을 관통하여 데이터용 패턴 및 게이트용 패턴을 노출하는 제1 콘택홀과, 상기 제1 콘택홀을 경유하여 상기 게이트용 패턴과 데이터용 패턴을 연결시키는 연결배선을 포함한다.
점핑부, 콘택저항

Description

박막트랜지스터 어레이기판 및 그의 제조방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 박막트랜지스터 어레이기판 및 그의 제조방법에 관한 것이다.
액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다.
액정표시장치는 주로 칼라 필터 어레이가 형성된 칼라 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판이 액정을 사이에 두고 합착되어 형성된다. 박막 트랜지스터 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한 박막 트랜지스터 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터와, 박막 트랜지스터를 제어하는 게이트 라인과, 박막 트랜지스터로 데이터 신호를 공급하는 데이터 라인이 형성된다.
여기서 박막 트랜지스터 기판은 다수의 도전층과 절연층이 적층된 구조를 갖는다. 예를 들면 박막 트랜지스터 기판은 게이트 라인과 박막 트랜지스터의 게이트 전극 등을 형성하는 제1 도전층, 데이터 라인과 박막 트랜지스터의 소스 전극 및 드레인 전극 등을 형성하는 제2 도전층, 화소 전극 등을 형성하는 제3 도전층이 각 절연층을 사이에 두고 적층된 구조를 갖는다.
그리고 박막 트랜지스터 기판에는 제1 및 제2 도전층을 제3 도전층으로 형성된 연결배선을 이용하여 접속시켜야 하는 점핑(jumping)부가 다수 존재한다. 연결배선은 2개의 절연막을 관통하여 제1 도전층을 노출시키는 제1 콘택홀과 1개의 절연막을 관통하여 제2 도전층을 노출시키는 제2 콘택홀을 경유하여 제1 및 제2 도전층을 접속시킨다.
그러나, 화소전극등을 형성하는 제3 도전층은 면저항이 큰 투명전극막인 ITO(Indium Tin Oxide)등으로 형성하게 되는 데, 이는 제3 도전층의 콘택저항특성을 저하시키고, 더불어, 점핑부의 콘택저항특성까지 저하시키는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명에 따른 목적은 점핑부의 콘택저항 특성을 향상시킬 수 있도록 하는 박막트랜지스터 어레이기판 및 그의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 어레이기판은 기판상에 게이트 절연막을 사이에 두고 교차형성되어 화소영역을 정의하는 게이트라인과 데이터라인과, 상기 교차영역마다 형성된 박막 트랜지스터와, 상기 박막 트랜지스터 상부에 형성된 보호막과, 상기 화소영역에 형성되며 상기 보호막을 관통하여 박막트랜지스터에 접속된 화소전극과, 게이트링크배선을 통해 상기 게이트라인과 접속된 게이트 패드와, 데이터링크배선을 통해 상기 데이터라인과 접속된 데이터패드를 구비하며, 상기 데이터 패드는 게이트용 패턴으로 형성되고, 상기 데이터라인은 데이터용 패턴으로 형성되고, 상기 데이터링크배선은 점핑부를 통해 상기 게이트용 패턴으로 형성된 데이터 패드와 상기 데이터용 패턴으로 형성된 데이터라인을 연결하고, 상기 점핑부는 상기 데이터 패드과 연결된 상기 게이트용 패턴과, 상기 게이트 절연막을 사이에 두고 상기 게이트용 패턴 상에 형성된 상기 데이터용 패턴과, 상기 게이트 절연막 및 보호막을 관통하여 데이터용 패턴 및 게이트용 패턴을 노출하는 제1 콘택홀과, 상기 제1 콘택홀을 경유하여 상기 게이트용 패턴과 데이터용 패턴을 연결시키는 연결배선을 포함한다.
상기 제1 콘택홀의 양측벽은 상기 데이터용 패턴을 노출하고, 상기 제1 콘택홀의 저면은 상기 게이트용 패턴을 노출하거나, 상기 제1 콘택홀의 양측벽 중 어느 하나의 측벽은 상기 데이터용 패턴을 노출하고, 상기 제1 콘택홀의 저면은 상기 게이트용 패턴을 노출한다.
상기 게이트 절연막 및 보호막을 관통하여 상기 게이트용 패턴만을 노출하는 제2 콘택홀을 더 포함하고, 상기 연결배선은 상기 제1 및 제2 콘택홀 각각을 경유한다. 상술한 문제점을 해결하기 위한 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 라인, 게이트 전극, 게이트용 패턴을 형성하는 단계와, 상기 게이트 라인, 게이트 전극, 게이트용 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막이 형성된 기판 상에 소스/드레인전극, 데이터라인 및 데이터용 패턴을 형성하는 단계와, 상기 소스/드레인전극, 데이터라인 및 데이터용 패턴이 형성된 기판 상에 보호막을 형성하고, 상기 보호막을 패터닝하여, 상기 드레인전극을 노출하는 제1 콘택홀을 형성하고, 상기 게이트 절연막 및 보호막을 패터닝하여, 게이트용 패턴 및 데이터용 패턴을 노출하는 제2 콘택홀을 형성하는 단계와, 상기 제1 콘택홀에 화소전극을 형성하고, 상기 제2 콘택홀에 연결배선을 형성하는 단계를 포함한다.
상기 제1 및 제2 콘택홀을 형성하는 단계는 상기 게이트 절연막 및 보호막을 패터닝하여 상기 게이트용 패턴만을 노출하는 제3 콘택홀을 형성하는 단계를 더 포함하고, 상기 연결배선은 상기 제2 콘택홀 및 제3 콘택홀 각각을 경유한다.
상기 제2 콘택홀의 양측벽은 상기 데이터용 패턴을 노출하고, 상기 제2 콘택 홀의 저면은 상기 게이트용 패턴을 노출하거나, 상기 제2 콘택홀의 양측벽 중 어느 하나의 측벽은 상기 데이터용 패턴을 노출하고, 상기 제2 콘택홀의 저면은 상기 게이트용 패턴을 노출한다.
상술한 바와 같이 본 발명에 따른 박막트랜지스터 어레이기판 및 그의 제조방법은 데이터용 패턴 및 그 하부에 위치한 게이트용 패턴까지 노출하는, 콘택홀을 경유하는 연결배선의 면적이 종래의 1개의 절연막을 관통하여 데이터용 패턴만 노출하는, 콘택홀을 경유하는 연결배선의 면적보다 넓어지게 되어, 연결배선의 콘택저항이 감소하게 됨으로써, 점핑부의 콘택저항특성이 향상되는 효과가 있다.
상기와 같은 특징을 갖는 본 발명에 따른 박막트랜지스터 어레이기판 및 그의 제조방법에 대한 실시예를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
이하, 첨부된 도면들은 본 발명에 따른 박막트랜지스터 어레이기판 및 그의 제조방법에 관한 도면들이다.
도 1a는 본 발명의 제1 실시예에 따른 박막트랜지스터 어레이기판을 나타낸 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'선상의 단면도이다.
도 1a 및 도 1b에 도시된 바와 같이, 본 발명에 따른 박막트랜지스터 어레이기판은 하부 기판(10)상에 게이트 절연막(20)을 두고 교차 형성되어 화소영역(P)을 정의하는 게이트 라인(16) 및 데이터라인(18)와, 그 교차부마다 형성된 박막 트랜 지스터(T)와, 그 교차구조로 마련된 화소영역에 형성된 화소전극(22a)와, 상기 게이트 라인과 접속된 게이트 패드(40)과, 데이터라인(18)와 접속된 데이터 패드(50)를 구비한다.
상기 박막트랜지스터(30)은 게이트 라인(16)의 게이트 신호에 응답하여 데이터 라인(18)의 화소 신호가 화소전극(22a)에 충전되어 유지되게 한다. 이를 위하여, 상기 박막 트랜지스터(30)은 게이트 라인(16)에 접속된 게이트 전극(16a)과, 데이터 라인(18)에 접속된 소스 전극(18)과 화소전극(22a)에 접속된 드레인 전극(18b)을 구비하고, 게이트 전극(16a)과 게이트 절연막(20)을 사이에 두고 중첩되면서 소스 전극(18)과 드레인 전극(18b) 사이에 채널을 형성하는 활성층(17)을 구비한다.
상기 활성층(17) 상에는 소스 전극(18a) 및 드레인 전극(18b)과 오믹 접촉을 위한 오믹 콘택층(21)이 형성된다.
상기 화소전극(22a)은 보호막(15)을 관통하는 제1 콘택홀(11a)을 통해 박막 트랜지스터(T)의 드레인 전극(18b)과 접속되어 화소영역(P)에 형성된다.
이에 따라 상기 박막 트랜지스터(T)를 통해 화소 신호가 공급된 화소전극(22a)과 기준전압이 공급된 공통전극(미도시) 사이에는 전계가 형성된다.
상기 게이트 패드(40)는 게이트 링크배선(미도시)를 통해 게이트 드라이버(미도시)와 접속되어 게이트 라인(16)에 게이트 신호를 공급한다.
이러한 게이트 패드(40)는 게이트 링크배선(미도시)과 게이트 라인(16)으로부터 연장되는 게이트패드 하부전극(40a)과, 게이트 절연막(20), 보호막(15)을 관 통하는 제2 콘택홀(11b)을 통해 게이트 패드 하부전극(40a)과 접속된 게이트 패드 상부전극(40b)으로 구성된다.
상기 데이터 패드(50)는 데이터 링크배선(60)을 통해 데이터 드라이버(미도시)와 접속되어 데이터 라인(18)에 데이터 신호를 공급한다.
이러한 데이터 패드(50)는 게이트전극, 게이트라인등과 같은 게이트용 패턴으로 형성되고, 데이터 라인(18)은 데이터전극, 데이터라인등과 같은 데이터 패턴으로 형성되고, 데이터 링크배선(60)은 점핑부를 통해 게이트용 패턴으로 형성된 데이터 패드(50)과 데이터용 패턴으로 형성된 데이터 라인(18)을 연결한다.
데이터 링크배선(60)의 점핑부는 데이터 패드(50)과 연결된 게이트용 패턴(16b)과, 게이트 절연막(20)을 사이에 두고 상기 게이트용 패턴(16b)의 일부영역 상에 오버랩되도록 형성된 데이터용 패턴(18c)과, 게이트 절연막(20)과 보호막(15)을 관통하여 게이트용 패턴(16b)을 노출하는 제3 콘택홀(11c)과, 게이트 절연막(20), 보호막(15)을 관통하여 데이터용 패턴(18c) 및 게이트용 패턴(16b)을 노출하는 제4 콘택홀(11d)과, 상기 제3 및 제4 콘택홀(11c, 11d) 각각을 경유하여 게이트용 패턴(16b)과 데이터용 패턴(18c)을 연결시키는 연결배선(22b)을 포함한다.
이때, 제4 콘택홀(11d)의 양측벽에는 데이터용 패턴(18c)이 노출되고, 제4 콘택홀(11d)의 저면에는 데이터용 패턴(18c) 하부에 위치한 게이트용 패턴(16b)이 노출된다.
따라서, 데이터용 패턴(18c) 및 그 하부에 위치한 게이트용 패턴(16b)까지 노출하는, 제4 콘택홀(11d)을 경유하는 연결배선(22b)의 면적은 종래와 같이, 1개 의 절연막을 관통하여 데이터용 패턴만 노출하는, 콘택홀을 경유하는 연결배선의 면적보다 넓어지게 되어, 연결배선의 콘택저항이 감소하게 됨으로써, 점핑부의 콘택저항특성이 향상된다.
이러한 구성을 가지는 액정표시장치의 박막 트랜지스터 어레이기판 제조방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 제1 실시예에 따른 박막트랜지스터 어레이기판의 제조방법을 순차적으로 도시한 공정순서도이다.
도 2a에 도시된 바와 같이, 하부 기판(10)상에 게이트 라인(도 1a의 16), 게이트 전극(16a), 게이트용 패턴(16b), 게이트 패드 하부전극(도 1a의 40a)을 형성한다.
이때, 상기 게이트용 패턴(16b)은 데이터 패드(도 1a의 50)과 데이터 링크배선(도 1a의 60)이 정의될 영역이다.
상기 게이트 라인(도 1a의 16), 게이트 전극(16a), 게이트용 패턴(16b), 게이트 패드 하부전극(도 1a의 40a)는 기판(10) 상에 제1 금속층 및 포토 레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 금속막을 식각함으로써 형성된다.
이어, 상기 게이트 라인, 게이트 전극(16a), 게이트용 패턴(16b), 게이트 패드 하부전극이 형성된 기판(10)상에 게이트 절연막(20)을 형성한다.
이어, 도 2b에 도시된 바와 같이, 게이트 절연막(20)이 형성된 기판(10)상에 액티브층(17), 오믹콘택층(21), 소스/드레인전극(18a, 18b) 및 데이터라인(도 1a의 18), 데이터용 패턴(18c)을 형성한다.
이때, 데이터용 패턴(18c)는 상기 게이트용 패턴(16b)의 일부 영역 상에 형성된다.
상기 액티브층(17), 오믹콘택층(21), 소스/드레인전극(18a, 18b) 및 데이터라인(도 1a의 18), 데이터용 패턴(18c)은 게이트 절연막(20)가 형성된 기판(10) 전면에 비정질실리콘막, n+ 비정질 실리콘막, 데이터용 금속막 및 포토레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 비정질실리콘막, n+ 비정질 실리콘막, 데이터용 금속막을 식각함으로써 형성된다.
상기 소스/드레인전극(18a, 18b), 데이터라인, 데이터용 패턴(18c)는 제2 도전막이 패터닝됨으로써 형성되고, 액티브층(17)은 소스/드레인전극(18a, 18b)의 하부에 비정질 실리콘막이 패터닝됨으로써 형성되고, 소스/드레인전극(18a, 18b)과 동일한 형태로 패터닝된 오믹콘택층(21)은 n+비정질 실리콘막이 패터닝됨으로써 형성된다.
또한, 상기 데이터라인(도 1a의 18), 데이터용 패턴(18c) 하부 각각에는 상기 데이터라인(도 1a의 18), 데이터용 패턴(18c)과 동일한 형태로 패터닝된 비정질 실리콘패턴(17)과 n+ 비정질 실리콘패턴(21)이 적층 형성된다.
한편, 액티브층(17), 오믹콘택층(21), 소스/드레인전극(18a, 18b) 및 데이터라인(도 1a의 18), 데이터용 패턴(18c)은 회절마스크를 이용하여 하나의 마스크공 정으로 동시에 형성할 수도 있고, 두 장의 마스크공정(액티브층(17) 및 오믹콘택층(21)을 형성하는 하나의 마스크공정과 소스/드레인전극(18a, 18b), 데이터라인(도 1a의 18), 데이터용 패턴(18c)을 형성하는 하나의 마스크공정)으로 형성할 수도 있다.
이어, 도 2c에 도시된 바와 같이, 소스/드레인전극(18a, 18b) 및 데이터라인(도 1a의 18), 데이터용 패턴(18c)이 형성된 기판(10)상에 보호막(15)을 형성하고, 상기 보호막(15)에 제1 콘택홀(도 1a의 11a), 제2 콘택홀(11b), 제3 콘택홀(11c), 제4 콘택홀(11d)을 형성한다.
상기 제1 콘택홀(11a)은 게이트 절연막(20) 및 보호막(15)을 패터닝하여 게이트 패드 하부전극(도 1a의 40a)의 일부를 노출시키고, 제2 콘택홀(11b)은 보호막(15)을 패터닝하여 드레인전극(18b)의 일부를 노출시키고, 제3 및 제4 콘택홀(11c, 11d) 각각은 게이트 절연막(20) 및 보호막(15)을 패터닝하여 게이트용 패턴(16b)의 일부를 노출시킨다.
이때, 제4 콘택홀(11d)의 양측벽에는 데이터용 패턴(18c)이 노출되고, 제4 콘택홀(11d)의 저면에는 데이터용 패턴(18c) 하부에 위치한 게이트용 패턴(16b)이 노출된다.
제1 콘택홀(11a), 제2 콘택홀(11b), 제3 콘택홀(11c) 및 제4 콘택홀(11d)은 보호막(15)상에 포토레지스트를 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 보호막(15) 및 게이트 절연막(20) 또는 보호막(15)을 식각함으로써 형성된다.
다음으로, 도 2d에 도시된 바와 같이, 제1 콘택홀(도 1a의 11a), 제2 콘택홀(11b), 제3 콘택홀(11c), 제4 콘택홀(11d)이 형성된 기판(10) 상에 화소전극(22a), 연결배선(22b), 게이트 패드 상부전극(40b)을 형성함으로써, 본 공정을 완료한다.
상기 화소전극(22a)은 제2 콘택홀(11b)을 통해 드레인 전극(18b)와 접속되고, 게이트 패드 상부전극(40b)은 제1 콘택홀(11a)을 통해 게이트 패드 하부전극(도 1a의 40a)과 접속되고, 연결배선(22b)은 제3 및 제4 콘택홀(11c, 11d)을 통해 게이트용 패턴(16b) 및 데이터용 패턴(18c)과 접속된다.
상기 화소전극(22a), 연결배선(22b), 게이트 패드 상부전극(40b)은 제1, 제2, 제3 및 제4 콘택홀(11a, 11b, 11c, 11d)이 형성된 기판(10) 전면에 투명 금속막 및 포토레지스트를 형성하고, 상기 포토레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 투명금속막을 식각함으로써 형성된다.
이와 같이, 제4 콘택홀(11d)의 양측벽에는 데이터용 패턴(18c)이 노출되고, 제4 콘택홀(11d)의 저면에는 데이터용 패턴(18c) 하부에 위치한 게이트용 패턴(16b)이 노출됨으로써, 데이터용 패턴(18c) 및 그 하부에 위치한 게이트용 패턴(16b)까지 노출하는 제4 콘택홀(11d)을 경유하는 연결배선(22b)의 면적은 종래와 같이, 1개의 절연막을 관통하여 데이터용 패턴만 노출하는 콘택홀을 경유하는 연결배선의 면적보다 넓어지게 되어, 연결배선의 콘택저항이 감소하게 됨으로써, 점핑부의 콘택저항특성이 향상된다.
다음은 본 발명의 제2 실시예에 따른 액정표시장치 및 그의 제조방법에 대해 설명하고자 한다.
도 3a는 본 발명의 제2 실시예에 따른 액정표시장치의 박막트랜지스터 어레이 기판을 도시한 평면도이고, 도 3b는 도 3a의 Ⅲ-Ⅲ'선상의 단면도이다.
한편, 도 3a 및 도 3b에는 본 발명의 제2 실시예에 따른 액정표시장치의 박막 트랜지스터 기판을 구성하는 구성요소 중에서 데이터 링크배선의 평면도 및 단면도에 대해서만 개시하고, 박막트랜지스터기판의 나머지 구성요소 즉, 박막 트랜지스터, 게이트라인, 게이트 패드, 데이터라인, 데이터 패드 등은 제1 실시예의 구성과 동일한 구조를 가지므로 이에 대한 설명은 생략한다.
도 3a 및 도 3b에 도시된 바와 같이, 본 발명에 따른 데이터 링크배선(160)은 점핑부를 통해 게이트 패턴으로 형성된 데이터 패드(50)과 데이터 패턴으로 형성된 데이터라인(18)을 연결한다.
데이터 링크배선(160)의 점핑부는 데이터 패드(50)과 연결된 게이트용 패턴(116)과, 게이트 절연막(120)을 사이에 두고 상기 게이트용 패턴(116)의 상부 전영역과 오버랩되도록 형성된 데이터용 패턴(118)과, 게이트 절연막(120)과 보호막(115)을 관통하여 데이터용 패턴(118) 및 게이트용 패턴(116)을 노출하는 콘택홀(111)과, 상기 콘택홀(111)을 경유하여 게이트용 패턴(116)과 데이터용 패턴(118)을 연결시키는 연결배선(122)을 포함한다.
이때, 콘택홀(111)의 양측벽에는 데이터용 패턴(118)이 노출되고, 콘택홀(111)의 저면에는 데이터용 패턴(118) 하부에 위치한 게이트용 패턴(116)이 노출 된다.
따라서, 데이터용 패턴(118) 및 그 하부에 위치한 게이트용 패턴(116)까지 노출하는, 콘택홀(111)을 경유하는 연결배선(122)의 면적은 종래와 같이, 1개의 절연막을 관통하여 데이터용 패턴만 노출하는, 콘택홀을 경유하는 연결배선의 면적보다 넓어지게 되어, 연결배선의 콘택저항이 감소하게 됨으로써, 점핑부의 콘택저항특성이 향상된다.
이러한 구성을 가지는 데이터링크배선의 제조방법을 상세히 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 데이터 링크배선의 제조방법을 순차적으로 도시한 공정순서도이다.
한편, 도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 액정표시장치의 박막 트랜지스터 기판을 구성하는 구성요소 중에서 데이터 링크배선의 제조방법에 대해서만 개시하고, 박막트랜지스터기판의 나머지 구성요소 즉, 박막 트랜지스터, 게이트라인, 게이트 패드, 데이터라인, 데이터 패드 등의 제조방법은 제1 실시예와 동일한 제조방법을 가지므로 이에 대한 설명은 생략한다.
도 4a에 도시된 바와 같이, 하부 기판(10)상에 게이트용 패턴(116)을 형성한다.
이때, 상기 게이트용 패턴(116)은 데이터 패드(도 3a의 50)과 데이터 링크배선(도 3a의 60)이 정의될 영역이다.
상기 게이트용 패턴(116)은 기판(10) 상에 제1 금속층 및 포토 레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 금속막을 식각함으로써 형성된다.
이어, 상기 게이트용 패턴(116)이 형성된 기판(10)상에 게이트 절연막(120)을 형성한다.
이어, 도 4b에 도시된 바와 같이, 게이트 절연막(120)이 형성된 기판(10)상에 데이터용 패턴(118)을 형성한다.
이때, 데이터용 패턴(118)는 상기 게이트용 패턴(116)상에 형성되고, 데이터용 패턴(118) 하부에는 데이터용 패턴(118)과 동일한 형태로 패터닝된 비정질 실리콘패턴(117)과 n+ 비정질 실리콘패턴(121)이 적층 형성된다.
상기 데이터용 패턴(118)은 게이트 절연막(120)가 형성된 기판(10) 전면에 비정질실리콘막, n+ 비정질 실리콘막, 데이터용 금속막 및 포토레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 비정질실리콘막, n+ 비정질 실리콘막, 데이터용 금속막을 식각함으로써 형성된다.
이어, 도 4c에 도시된 바와 같이, 데이터용 패턴(118)이 형성된 기판(10)상에 보호막(115)을 형성하고, 상기 보호막(115)에 콘택홀(111)을 형성한다.
상기 콘택홀(111)은 게이트 절연막(120) 및 보호막(115)을 패터닝하여 게이트용 패턴(116)의 일부를 노출시킨다.
이때, 콘택홀(111)의 양측벽에는 데이터용 패턴(118)이 노출되고, 콘택 홀(111)의 저면에는 데이터용 패턴(118) 하부에 위치한 게이트용 패턴(116)이 노출된다.
상기 콘택홀(111)은 보호막(115)상에 포토레지스트를 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 보호막(115) 및 게이트 절연막(120)을 식각함으로써 형성된다.
다음으로, 도 4d에 도시된 바와 같이, 콘택홀(111)이 형성된 기판(10) 상에 연결배선(122)을 형성한다.
연결배선(122)은 콘택홀(111)을 통해 게이트용 패턴(116) 및 데이터용 패턴(118)과 접속된다.
연결배선(122)은 콘택홀(111)이 형성된 기판(10) 전면에 투명 금속막 및 포토레지스트를 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 투명금속막을 식각함으로써 형성된다.
이와 같이, 콘택홀(111)의 양측벽에는 데이터용 패턴(118)이 노출되고, 콘택홀(111)의 저면에는 데이터용 패턴(118) 하부에 위치한 게이트용 패턴(116)이 노출됨으로써, 데이터용 패턴(118) 및 그 하부에 위치한 게이트용 패턴(116)까지 노출하는, 콘택홀(111)을 경유하는 연결배선(122)의 면적은 종래와 같이, 1개의 절연막을 관통하여 데이터용 패턴만 노출하는, 콘택홀을 경유하는 연결배선의 면적보다 넓어지게 되어, 연결배선의 콘택저항이 감소하게 됨으로써, 점핑부의 콘택저항특성 이 향상된다.
다음은 본 발명의 제3 실시예에 따른 액정표시장치 및 그의 제조방법에 대해 설명하고자 한다.
도 5a는 본 발명의 제3 실시예에 따른 액정표시장치의 박막트랜지스터 어레이 기판을 도시한 평면도이고, 도 5b는 도 3a의 Ⅳ-Ⅳ'선상의 단면도이다.
한편, 도 5a 및 도 5b에는 본 발명의 제3 실시예에 따른 액정표시장치의 박막 트랜지스터 기판을 구성하는 구성요소 중에서 데이터 링크배선의 평면도 및 단면도에 대해서만 개시하고, 박막트랜지스터기판의 나머지 구성요소 즉, 박막 트랜지스터, 게이트라인, 게이트 패드, 데이터라인, 데이터 패드 등은 제1 실시예의 구성과 동일한 구조를 가지므로 이에 대한 설명은 생략한다.
도 5a 및 도 5b에 도시된 바와 같이, 본 발명에 따른 데이터 링크배선(260)은 점핑부를 통해 게이트 패턴으로 형성된 데이터 패드(50)과 데이터 패턴으로 형성된 데이터라인(18)을 연결한다.
데이터 링크배선(260)의 점핑부는 데이터 패드(50)과 연결된 게이트용 패턴(216)과, 게이트 절연막(220)을 사이에 두고 상기 게이트용 패턴(216)의 일부영역 상에 오버랩되도록 형성된 데이터용 패턴(218)과, 게이트 절연막(220)과 보호막(215)을 관통하여 게이트용 패턴(216)의 일부영역을 노출하는 제1 콘택홀(211a)과, 게이트 절연막(220), 보호막(215)을 관통하여 데이터용 패턴(218) 및 게이트용 패턴(216)의 다른 일부영역을 노출하는 제2 콘택홀(211b)과, 상기 제1 및 제2 콘택홀(211a, 211b) 각각을 경유하여 게이트용 패턴(216)과 데이터용 패턴(218)을 연결 시키는 연결배선(222)을 포함한다.
이때, 제2 콘택홀(211b)의 양측벽 중 어느 하나의 측벽에서 데이터용 패턴(218)이 노출되고, 제2 콘택홀(211b)의 저면에는 데이터용 패턴(18c) 하부에 위치한 게이트용 패턴(216)이 노출된다.
따라서, 데이터용 패턴(218) 및 그 하부에 위치한 게이트용 패턴(216)까지 노출하는, 제2 콘택홀(211b)을 경유하는 연결배선(222)의 면적은 종래와 같이, 1개의 절연막을 관통하여 데이터용 패턴만 노출하는 콘택홀을 경유하는 연결배선의 면적보다 넓어지게 되어, 연결배선의 콘택저항이 감소하게 됨으로써, 점핑부의 콘택저항특성이 향상된다.
이러한 구성을 가지는 데이터링크배선의 제조방법을 상세히 설명하면 다음과 같다.
도 6a 내지 도 6d는 본 발명의 제3 실시예에 따른 데이터 링크배선의 제조방법을 순차적으로 도시한 공정순서도이다.
한편, 도 6a 내지 도 6d는 본 발명의 제3 실시예에 따른 액정표시장치의 박막 트랜지스터 기판을 구성하는 구성요소 중에서 데이터 링크배선의 제조방법에 대해서만 개시하고, 박막트랜지스터기판의 나머지 구성요소 즉, 박막 트랜지스터, 게이트라인, 게이트 패드, 데이터라인, 데이터 패드 등의 제조방법은 제1 실시예와 동일한 제조방법을 가지므로 이에 대한 설명은 생략한다.
도 6a에 도시된 바와 같이, 하부 기판(10)상에 게이트용 패턴(216)을 형성한다.
이때, 상기 게이트용 패턴(216)은 데이터 패드(도 5a의 50)과 데이터 링크배선(도 5a의 60)이 정의될 영역이다.
상기 게이트용 패턴(216)은 기판(10) 상에 제1 금속층 및 포토 레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 금속막을 식각함으로써 형성된다.
이어, 상기 게이트용 패턴(216)이 형성된 기판(10)상에 게이트 절연막(220)을 형성한다.
이어, 도 5b에 도시된 바와 같이, 게이트 절연막(220)이 형성된 기판(10)상에 데이터용 패턴(218)을 형성한다.
이때, 데이터용 패턴(218)는 상기 게이트용 패턴(216)의 일부 영역 상에 형성되고, 데이터용 패턴(218) 하부에는 데이터용 패턴(218)과 동일한 형태로 패터닝된 비정질 실리콘패턴(217)과 n+ 비정질 실리콘패턴(221)이 적층 형성된다.
상기 데이터용 패턴(218)은 게이트 절연막(120)가 형성된 기판(10) 전면에 비정질실리콘막, n+ 비정질 실리콘막, 데이터용 금속막 및 포토레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 비정질실리콘막, n+ 비정질 실리콘막, 데이터용 금속막을 식각함으로써 형성된다.
이어, 도 6c에 도시된 바와 같이, 데이터용 패턴(218)이 형성된 기판(10)상에 보호막(215)을 형성하고, 상기 보호막(215)에 제1 및 제2 콘택홀(211a, 211b)을 형성한다.
상기 제1 및 제2 콘택홀(211a, 211b)은 게이트 절연막(220) 및 보호막(215)을 패터닝하여 게이트용 패턴(216)의 일부를 각각 노출시킨다.
이때, 제2 콘택홀(211b)의 양측벽 중 어느하나의 측벽에서 데이터용 패턴(218)이 노출되고, 제2 콘택홀(211b)의 저면에는 데이터용 패턴(18c) 하부에 위치한 게이트용 패턴(216) 이 노출된다.
상기 제1 및 제2 콘택홀(211a, 211b)은 보호막(215)상에 포토레지스트를 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 보호막(215) 및 게이트 절연막(220)을 식각함으로써 형성된다.
다음으로, 도 6d에 도시된 바와 같이, 제1 및 제2 콘택홀(211a, 211b)이 형성된 기판(10) 상에 연결배선(222)을 형성한다.
연결배선(222)은 제1 및 제2 콘택홀(211a, 211b)을 통해 게이트용 패턴(216) 및 데이터용 패턴(218)과 접속된다.
연결배선(222)은 제1 및 제2 콘택홀(211a, 211b)이 형성된 기판(10) 전면에 투명 금속막 및 포토레지스트를 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 투명금속막을 식각함으로써 형성된다.
이와 같이, 제2 콘택홀(211b)의 양측벽 중 어느 하나의 측벽에서 데이터용 패턴(218)이 노출되고, 제2 콘택홀(211b)의 저면에는 데이터용 패턴(18c) 하부에 위치한 게이트용 패턴(216)이 노출됨으로써, 데이터용 패턴(218) 및 그 하부에 위치한 게이트용 패턴(216)까지 노출하는, 제2 콘택홀(211b)을 경유하는 연결배선(222)의 면적은 종래와 같이, 1개의 절연막을 관통하여 데이터용 패턴만 노출하는 콘택홀을 경유하는 연결배선의 면적보다 넓어지게 되어, 연결배선의 콘택저항이 감소하게 됨으로써, 점핑부의 콘택저항특성이 향상된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1a는 본 발명의 제1 실시예에 따른 박막트랜지스터 어레이기판을 나타낸 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'선상의 단면도
도 2a 내지 도 2d는 본 발명의 제1 실시예에 따른 박막트랜지스터 어레이기판의 제조방법을 순차적으로 도시한 공정순서도
도 3a는 본 발명의 제2 실시예에 따른 액정표시장치의 박막트랜지스터 어레이 기판을 도시한 평면도이고, 도 3b는 도 3a의 Ⅲ-Ⅲ'선상의 단면도
도 4a 내지 도 4d는 본 발명의 제2 실시예에 따른 데이터 링크배선의 제조방법을 순차적으로 도시한 공정순서도
도 5a는 본 발명의 제3 실시예에 따른 액정표시장치의 박막트랜지스터 어레이 기판을 도시한 평면도이고, 도 5b는 도 3a의 Ⅳ-Ⅳ'선상의 단면도
도 6a 내지 도 6d는 본 발명의 제3 실시예에 따른 데이터 링크배선의 제조방법을 순차적으로 도시한 공정순서도

Claims (10)

  1. 기판상에 게이트 절연막을 사이에 두고 교차형성되어 화소영역을 정의하는 게이트라인과 데이터라인과,
    상기 화소영역마다 형성된 박막 트랜지스터와,
    상기 박막 트랜지스터 상부에 형성된 보호막과,
    상기 화소영역에 형성되며 상기 보호막을 관통하여 박막트랜지스터에 접속된 화소전극과,
    게이트링크배선을 통해 상기 게이트라인과 접속된 게이트 패드와,
    데이터링크배선을 통해 상기 데이터라인과 접속된 데이터패드를 구비하며,
    상기 데이터 패드는 게이트용 패턴으로 형성되고, 상기 데이터라인은 데이터용 패턴으로 형성되고, 상기 데이터링크배선은 점핑부를 통해 상기 게이트용 패턴으로 형성된 데이터 패드와 상기 데이터용 패턴으로 형성된 데이터라인을 연결하고,
    상기 점핑부는 상기 데이터 패드과 연결된 상기 게이트용 패턴과, 상기 게이트 절연막을 사이에 두고 상기 게이트용 패턴 상에 형성된 상기 데이터용 패턴과, 상기 게이트 절연막 및 보호막을 관통하여 데이터용 패턴 및 게이트용 패턴을 노출하는 제1 콘택홀과, 상기 제1 콘택홀을 경유하여 상기 게이트용 패턴과 데이터용 패턴을 연결시키는 연결배선을 포함하는 박막트랜지스터 어레이 기판.
  2. 제1 항에 있어서, 상기 제1 콘택홀의 양측벽은 상기 데이터용 패턴을 노출하고, 상기 제1 콘택홀의 저면은 상기 게이트용 패턴을 노출하는 것을 특징으로 하는 박막트랜지스터 어레이기판.
  3. 제1 항에 있어서, 상기 제1 콘택홀의 양측벽 중 어느 하나의 측벽은 상기 데이터용 패턴을 노출하고, 상기 제1 콘택홀의 저면은 상기 게이트용 패턴을 노출하는 것을 특징으로 하는 박막트랜지스터 어레이기판.
  4. 제1 항에 있어서,
    상기 게이트 절연막 및 보호막을 관통하여 상기 게이트용 패턴만을 노출하는 제2 콘택홀을 더 포함하는 것을 특징으로 하는 박막트랜지스터 어레이기판.
  5. 제4 항에 있어서, 상기 연결배선은 상기 제1 및 제2 콘택홀 각각을 경유하는 것을 특징으로 하는 박막트랜지스터 어레이기판.
  6. 기판 상에 게이트 라인, 게이트 전극, 게이트용 패턴을 형성하는 단계와,
    상기 게이트 라인, 게이트 전극, 게이트용 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막이 형성된 기판 상에 소스/드레인전극, 데이터라인 및 데이터용 패턴을 형성하는 단계와,
    상기 소스/드레인전극, 데이터라인 및 데이터용 패턴이 형성된 기판 상에 보호막을 형성하고, 상기 보호막을 패터닝하여, 상기 드레인전극을 노출하는 제1 콘택홀을 형성하고, 상기 게이트 절연막 및 보호막을 패터닝하여, 게이트용 패턴 및 데이터용 패턴을 노출하는 제2 콘택홀을 형성하는 단계와,
    상기 제1 콘택홀에 화소전극을 형성하고, 상기 제2 콘택홀에 연결배선을 형성하는 단계를 포함하는 박막트랜지스터 어레이기판의 제조방법.
  7. 제6항에 있어서, 상기 제1 및 제2 콘택홀을 형성하는 단계는
    상기 게이트 절연막 및 보호막을 패터닝하여 상기 게이트용 패턴만을 노출하는 제3 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 어레이기판의 제조방법.
  8. 제7 항에 있어서, 상기 연결배선은 상기 제2 콘택홀 및 제3 콘택홀 각각을 경유하는 것을 특징으로 하는 박막트랜지스터 어레이기판의 제조방법.
  9. 제6 항에 있어서, 상기 제2 콘택홀의 양측벽은 상기 데이터용 패턴을 노출하고, 상기 제2 콘택홀의 저면은 상기 게이트용 패턴을 노출하는 것을 특징으로 하는 박막트랜지스터 어레이기판의 제조방법.
  10. 제6 항에 있어서, 상기 제2 콘택홀의 양측벽 중 어느 하나의 측벽은 상기 데 이터용 패턴을 노출하고, 상기 제2 콘택홀의 저면은 상기 게이트용 패턴을 노출하는 것을 특징으로 하는 박막트랜지스터 어레이기판의 제조방법.
KR1020090013612A 2009-02-18 2009-02-18 박막트랜지스터 어레이기판 및 그의 제조방법 KR101159399B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090013612A KR101159399B1 (ko) 2009-02-18 2009-02-18 박막트랜지스터 어레이기판 및 그의 제조방법
US12/591,839 US8368078B2 (en) 2009-02-18 2009-12-02 Thin film transistor array substrate and manufacturing method thereof
US13/733,637 US8610127B2 (en) 2009-02-18 2013-01-03 Thin film transistor array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090013612A KR101159399B1 (ko) 2009-02-18 2009-02-18 박막트랜지스터 어레이기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20100094273A KR20100094273A (ko) 2010-08-26
KR101159399B1 true KR101159399B1 (ko) 2012-06-28

Family

ID=42559110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013612A KR101159399B1 (ko) 2009-02-18 2009-02-18 박막트랜지스터 어레이기판 및 그의 제조방법

Country Status (2)

Country Link
US (2) US8368078B2 (ko)
KR (1) KR101159399B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159399B1 (ko) * 2009-02-18 2012-06-28 엘지디스플레이 주식회사 박막트랜지스터 어레이기판 및 그의 제조방법
KR101712204B1 (ko) * 2010-08-30 2017-03-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR101750431B1 (ko) * 2010-11-10 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN102629587A (zh) * 2011-11-24 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103413811B (zh) * 2013-07-23 2016-04-13 北京京东方光电科技有限公司 阵列基板及其制造方法、显示装置
KR102178196B1 (ko) * 2013-11-29 2020-11-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102401063B1 (ko) * 2015-11-10 2022-05-24 엘지디스플레이 주식회사 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법
CN205229635U (zh) * 2015-12-18 2016-05-11 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
JP7508336B2 (ja) * 2020-10-26 2024-07-01 株式会社ジャパンディスプレイ 半導体基板及び表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058057A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 액정표시패널의 제조방법
KR20050115746A (ko) * 2004-06-05 2005-12-08 엘지.필립스 엘시디 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR20070068776A (ko) * 2005-12-27 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시소자와 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558714B1 (ko) * 2003-10-14 2006-03-10 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR20070068766A (ko) 2005-12-27 2007-07-02 주식회사 효성 항균성이 우수한 산업용 폴리에스테르 멀티필라멘트사 및이의 제조 방법
KR101245959B1 (ko) * 2006-06-28 2013-03-21 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법
US7947985B2 (en) * 2008-06-13 2011-05-24 Samsung Electronics Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
KR101159399B1 (ko) * 2009-02-18 2012-06-28 엘지디스플레이 주식회사 박막트랜지스터 어레이기판 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050058057A (ko) * 2003-12-11 2005-06-16 엘지.필립스 엘시디 주식회사 액정표시패널의 제조방법
KR20050115746A (ko) * 2004-06-05 2005-12-08 엘지.필립스 엘시디 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR20070068776A (ko) * 2005-12-27 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시소자와 그 제조 방법

Also Published As

Publication number Publication date
US20100207122A1 (en) 2010-08-19
US8368078B2 (en) 2013-02-05
US20130153907A1 (en) 2013-06-20
KR20100094273A (ko) 2010-08-26
US8610127B2 (en) 2013-12-17

Similar Documents

Publication Publication Date Title
KR101159399B1 (ko) 박막트랜지스터 어레이기판 및 그의 제조방법
JP4477603B2 (ja) 液晶表示装置及びその製造方法
JP4117281B2 (ja) 表示素子用薄膜トランジスタ基板及びその製造方法
JP2008203856A (ja) 表示基板、及びその製造方法、表示装置
CN109599362B (zh) 薄膜晶体管基板的制造方法和薄膜晶体管基板
KR101994974B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101392208B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR102081598B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
EP3021166B1 (en) Display device and method for fabricating the same
KR101709346B1 (ko) 횡전계형 액정표시장치 및 그의 제조방법
KR20030094452A (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20140095797A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101148557B1 (ko) 디스플레이 장치용 기판의 제조방법
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
KR100971386B1 (ko) 액정 표시 장치 및 그 제조방법
KR102297897B1 (ko) 다중층의 패드부를 포함하는 기판, 기판을 포함하는 표시패널 및 이를 제조하는 방법
KR20130107647A (ko) 액정표시장치, 액정표시장치 노광용 마스크 및 액정표시장치 제조방법
KR102410396B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR102417818B1 (ko) 표시장치
KR102678191B1 (ko) 표시 장치 및 그 제조 방법
KR100646790B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110053034A (ko) Ｃｏｔ형 액정표시장치 및 그의 제조방법
KR101686094B1 (ko) 액정 표시 장치 및 이의 제조 방법
CN108701432B (zh) 显示面板用基板的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8