JP2014145857A - 表示装置およびその製造方法、並びに電子機器 - Google Patents
表示装置およびその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2014145857A JP2014145857A JP2013013555A JP2013013555A JP2014145857A JP 2014145857 A JP2014145857 A JP 2014145857A JP 2013013555 A JP2013013555 A JP 2013013555A JP 2013013555 A JP2013013555 A JP 2013013555A JP 2014145857 A JP2014145857 A JP 2014145857A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- display device
- film
- conductive layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
- H04M1/026—Details of the structure or mounting of specific components
- H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/3827—Portable transceivers
- H04B1/3833—Hand-held transceivers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/816—Multilayers, e.g. transparent multilayers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/10—Transparent electrodes, e.g. using graphene
- H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
- H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【課題】表示性能のばらつきを抑制することが可能な表示装置およびその製造方法、並びに電子機器を提供する。
【解決手段】本開示の表示装置は、画素電極を有する表示層と、表示層の下層に配設されると共に、画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、半導体層と外部回路とを接続する端子部とを備え、端子部は、配線層と同一材料の第1導電層を含む。
【選択図】図3B
【解決手段】本開示の表示装置は、画素電極を有する表示層と、表示層の下層に配設されると共に、画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、半導体層と外部回路とを接続する端子部とを備え、端子部は、配線層と同一材料の第1導電層を含む。
【選択図】図3B
Description
本技術は、例えば薄膜トランジスタ(Thin Film Transistor:TFT)が設けられた半導体層を有する表示装置、およびその製造方法、並びにこれを備えた電子機器に関する。
表示装置、例えば有機EL(Electro Luminescence)表示装置は有機発光ダイオードに流れる電流によって輝度を制御する表示デバイスである。このためスイッチング素子として一般的に使用されている低温ポリシリコンTFTの特性ムラが表示ムラとして発現しやすいという問題がある。
この問題を解決するために、近年の有機EL表示装置では、駆動回路の工夫によってTFTの特性ムラを解消し、表示性能を改善する方法が報告されている。その一方で、有機EL表示装置は、液晶表示装置よりも用いられるTFTの数や配線回路の本数が増加したり、容量素子を大面積化すること等により回路が複雑になっている。このため、レイアウトが圧迫され、短絡不良が増加し、歩留まりが低下するという問題があった。
短絡不良は、低抵抗化のために比較的厚く形成された配線層をドライエッチング加工する際にダストが飛来することによって引き起こされるため、例えば、特許文献1に示したように配線層の加工としてウェットエッチングを用いる手法が開示されている。
ところで配線層は、例えばフレキシブルプリントサーキット等の外部回路と接続するための端子部としても用いられており、実装部材を介して外部回路と接続されている。しかしながら、配線層は、実装部材を積層するまでは端子部の最表面として曝されているため、他のウェットエッチング工程、例えば表示素子の画素電極を加工する工程において損傷を受け、表示性能にばらつきが生じるという問題があった。
本技術はかかる問題点に鑑みてなされたもので、その目的は、表示性能のばらつきを抑制することが可能な表示装置およびその製造方法、並びに電子機器を提供することにある。
本技術の表示装置は、画素電極を有する表示層と、表示層の下層に配設されると共に、画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、半導体層と外部回路とを電気的に接続する端子部とを備えたものであり、端子部は、配線層と同一材料の第1導電層を含む。
本技術の表示装置の製造方法は、以下のA〜Cの工程を含むものである。
(A)基板上に半導体層を構成する配線層および端子部を構成する配線層と同一材料の第1導電層を形成する工程
(B)半導体層および第1配線層上に連続膜として表示層を構成する、配線層と同じエッチャントによって除去される材料を含む画素電極を形成する工程
(C)第1導電層上の画素電極の少なくとも一部を除去し端子部を形成する工程
(A)基板上に半導体層を構成する配線層および端子部を構成する配線層と同一材料の第1導電層を形成する工程
(B)半導体層および第1配線層上に連続膜として表示層を構成する、配線層と同じエッチャントによって除去される材料を含む画素電極を形成する工程
(C)第1導電層上の画素電極の少なくとも一部を除去し端子部を形成する工程
本技術の電子機器は、上記本技術の表示装置を備えたものである。
本技術の表示装置およびその製造方法、並びに電子機器では、配線層と画素電極とは同じエッチャントによって除去される材料により形成される。端子部は少なくとも配線層と同一工程において形成された第1導電層を含む。端子部は、その形成工程において第1導電層上に画素電極となる金属膜が形成されたのち、この第1導電層上の金属膜の少なくとも一部が除去される。これにより、端子部を構成する導電層のエッチングによる損傷が低減される。
本技術の表示装置およびその製造方法、並びに電子機器によれば、端子部を構成する導電層(第1導電層)を配線層と同一工程において形成し、導電層上に表示層の画素電極となる金属膜を形成したのちこの金属膜の少なくとも一部を除去するようにした。これにより、端子部のエッチングによる損傷が低減され、表示性能のばらつきを抑制することが可能となる。よって信頼性の高い電子機器を提供することができる。
以下、本開示における実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.表示装置の全体構成
2.第1の実施の形態(端子部を配線層から構成し、その端部に保護膜を形成した例)
2−1.端子部の構成
2−2.製造方法
2−3.作用・効果
3.第2の実施の形態(端子部を配線層と画素電極との積層構造とした例)
4.変形例1(多層配線を有する一例)
5.変形例2(多層配線を有する他の例)
6.変形例3(配線層を互いにエッチング性の異なる材料からなる積層構造とした例)
7.適用例(回路基板を備えた表示装置および電子機器の例)
1.表示装置の全体構成
2.第1の実施の形態(端子部を配線層から構成し、その端部に保護膜を形成した例)
2−1.端子部の構成
2−2.製造方法
2−3.作用・効果
3.第2の実施の形態(端子部を配線層と画素電極との積層構造とした例)
4.変形例1(多層配線を有する一例)
5.変形例2(多層配線を有する他の例)
6.変形例3(配線層を互いにエッチング性の異なる材料からなる積層構造とした例)
7.適用例(回路基板を備えた表示装置および電子機器の例)
<1.表示装置の全体構成>
図1は、本開示の表示装置(表示装置1)の平面構成の一例を表したものである。この表示装置1は、例えば検査用のモニター等に用いられるものであり、表示領域110Aに複数の画素(赤画素10R,緑画素10G,青画素10B)を例えば行列状(マトリクス状)に配置した構成を有している。画素部10は、例えば、赤色の単色光を発生する赤色発光素子30R(赤画素10R)と、緑色の単色光を発生する緑色発光素子30G(緑画素10G)と、青色の単色光を発生する青色発光素子30B(青画素10B)とを有している(いずれも図3A参照)。発光素子30R,30G,30Bは、例えば後述する有機EL素子のほか、無機EL素子,半導体レーザ,LED(Light Emitting Diode)等により構成されている。表示領域110Aの周辺(周辺領域110B)には、映像表示用のドライバである信号線駆動回路120および走査線駆動回路130が設けられている。
図1は、本開示の表示装置(表示装置1)の平面構成の一例を表したものである。この表示装置1は、例えば検査用のモニター等に用いられるものであり、表示領域110Aに複数の画素(赤画素10R,緑画素10G,青画素10B)を例えば行列状(マトリクス状)に配置した構成を有している。画素部10は、例えば、赤色の単色光を発生する赤色発光素子30R(赤画素10R)と、緑色の単色光を発生する緑色発光素子30G(緑画素10G)と、青色の単色光を発生する青色発光素子30B(青画素10B)とを有している(いずれも図3A参照)。発光素子30R,30G,30Bは、例えば後述する有機EL素子のほか、無機EL素子,半導体レーザ,LED(Light Emitting Diode)等により構成されている。表示領域110Aの周辺(周辺領域110B)には、映像表示用のドライバである信号線駆動回路120および走査線駆動回路130が設けられている。
表示領域110A内には画素駆動回路140が設けられている。図2は、画素駆動回路140の一例を表したものである。画素駆動回路140は、後述する画素電極31の下層に形成されたアクティブ型の駆動回路である。即ち、この画素駆動回路140は、駆動トランジスタTr1および書き込みトランジスタTr2と、これらトランジスタTr1,Tr2の間のキャパシタ(保持容量)Csと、第1の電源ライン(Vcc)および第2の電源ライン(GND)の間において駆動トランジスタTr1に直列に接続された発光素子30R(または30G,30B)とを有する。駆動トランジスタTr1および書き込みトランジスタTr2は、一般的な薄膜トランジスタにより構成され、その構成は例えば逆スタガ構造(いわゆるボトムゲート型;ゲート電極,チャネル層,一対のソードレイン電極の順に積層された構造)でもよいしスタガ構造(トップゲート型;チャネル層,ゲート電極,一対のソース・ドレイン電極の順に積層された構造)でもよく特に限定されない。
画素駆動回路140において、列方向には信号線120Aが複数配置され、行方向には走査線130Aが複数配置されている。各信号線120Aと各走査線130Aとの交差点が、発光素子30R,30G,30Bのいずれか一つに対応している。各信号線120Aは、信号線駆動回路120に接続され、この信号線駆動回路120から信号線120Aを介して書き込みトランジスタTr2のソース電極に画像信号が供給されるようになっている。各走査線130Aは走査線駆動回路130に接続され、この走査線駆動回路130から走査線130Aを介して書き込みトランジスタTr2のゲート電極に走査信号が順次供給されるようになっている。
図3Aは、後述する第1の実施の形態における画素部10および端子部40の平面構成を表したものである。図3Bは、図3Aに示した画素部10を構成する1つの画素(例えば赤画素10R)および端子部40の一点破線I−Iにおける断面構成を表したものである。半導体層20は、例えば上述した駆動トランジスタTr1および書き込みトランジスタTr2等が設けられたものであり、表示層30は、半導体層20上に設けられると共に、上述した発光素子30を有するものである。
本開示の表示装置1では、端子部40は、例えば駆動トランジスタTr1を構成する配線層、具体的にはゲート電極21または一対のソース・ドレイン電極25(ソース電極25A,ドレイン電極25B)と同一工程において形成された導電層42(第1導電層)によって構成されている。端子部40は、表示装置1における引き出し配線と外部回路(例えば、フレキシブルプリントサーキット)との接続部である。
以下に、画素部10を構成する半導体層20および表示装置30と端子部40とについて説明する。
(半導体層の構成)
基板11上の半導体層20には、上記した駆動用または書き込み用のトランジスタTr1,Tr2が形成されており、これらトランジスタTr1およびTr2上には、平坦化絶縁膜26が設けられている。トランジスタTr1,Tr2(以下、薄膜トランジスタ20Aとする)はトップゲート型およびボトムゲート型のいずれでもよいが、ここではボトムゲート型の薄膜トランジスタ20Aを例に説明する。薄膜トランジスタ20Aでは、基板11側から順に、ゲート電極21,ゲート絶縁膜22,チャネル領域を形成する有機半導体膜(チャネル層23),層間絶縁膜24および一対のソース・ドレイン電極(ソース電極25A,ドレイン電極25B)がこの順に設けられている。
基板11上の半導体層20には、上記した駆動用または書き込み用のトランジスタTr1,Tr2が形成されており、これらトランジスタTr1およびTr2上には、平坦化絶縁膜26が設けられている。トランジスタTr1,Tr2(以下、薄膜トランジスタ20Aとする)はトップゲート型およびボトムゲート型のいずれでもよいが、ここではボトムゲート型の薄膜トランジスタ20Aを例に説明する。薄膜トランジスタ20Aでは、基板11側から順に、ゲート電極21,ゲート絶縁膜22,チャネル領域を形成する有機半導体膜(チャネル層23),層間絶縁膜24および一対のソース・ドレイン電極(ソース電極25A,ドレイン電極25B)がこの順に設けられている。
基板11は、ガラス基板の他、ポリエーテルサルフォン,ポリカーボネート,ポリイミド類,ポリアミド類,ポリアセタール類,ポリエチレンテレフタラート,ポリエチレンナフタレート,ポリエチルエーテルケトン,ポリオレフィンルイ等のプレスチック基板、表面に絶縁処理がされたアルミニウム(Al),ニッケル(Ni),銅(Cu),ステンレス等の金属箔基板または紙等を用いることができる。また、これらの基板上には密着性や平坦性を改善するためのバッファ層やガスバリア性を向上するためのバリア膜等の機能性膜を形成してもよい。更に、スパッタリング法等により、基板11を加熱することなくチャネル層23を成膜することが可能であれば、基板11に安価なプラスチックフィルムを用いることも可能である。
ゲート電極21は、薄膜トランジスタ10にゲート電圧を印加し、このゲート電圧によりチャネル層23中のキャリア密度を制御する役割を有する。ゲート電極21は基板11上の選択的な領域に設けられ、例えば白金(Pt),チタン(Ti),ルテニウム(Ru),モリブデン(Mo),Cu,タングステン(W),ニッケル(Ni),Alおよびタンタル(Ta)等の金属単体または合金により構成されている。また、これらのうちの2種以上を積層させて用いるようにしてもよい。
ゲート絶縁膜22は、ゲート電極21とチャネル層23との間に、例えば、厚み50nm〜1μmの範囲で設けられている。ゲート絶縁膜22は、例えばシリコン酸化膜(SiO),シリコン窒化膜(SiN),シリコン酸窒化膜(SiON),ハフニウム酸化膜(HfO),アルミニウム酸化膜(AlO),窒化アルミニウム膜(AlN),タンタル酸化膜(TaO),ジルコニウム酸化膜(ZrO),ハフニウム酸窒化膜,ハフニウムシリコン酸窒化膜,アルミニウム酸窒化膜,タンタル酸窒化膜およびジルコニウム酸窒化膜のうちの少なくとも1つを含む絶縁膜により形成される。このゲート絶縁膜22は単層構造としてもよく、または例えばSiNとSiO等2種類以上の材料を用いた積層構造としてしてもよい。ゲート絶縁膜22を積層構造とした場合、チャネル層23との界面特性を改善したり、外気からチャネル層23への不純物(例えば、水分)の混入を効果的に抑制することが可能である。ゲート絶縁膜22は、塗布形成後にエッチングによって所定の形状にパターニングされるが、材料によっては、インクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成してもよい。
チャネル層23はゲート絶縁膜22上に島状に設けられ、ソース電極25Aおよびドレイン電極25Bの間のゲート電極21に対向する位置にチャネル領域24Cを有している。チャネル層23の厚みは例えば、5nm〜100nmである。チャネル層23は、例えばperi-Xanthenoxanthene(PXX)誘導体等の有機半導体材料により構成されている。有機半導体材料としては、例えば、ポリチオフェン、ポリチオフェンにヘキシル基を導入したポリ−3−ヘキシルチオフェン[P3HT]、ペンタセン[2,3,6,7−ジベンゾアントラセン]、ポリアントラセン、ナフタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセン、ベンゾピレン、ジベンゾピレン、トリフェニレン、ポリピロール、ポリアニリン、ポリアセチレン、ポリジアセチレン、ポリフェニレン、ポリフラン、ポリインドール、ポリビニルカルバゾール、ポリセレノフェン、ポリテルロフェン、ポリイソチアナフテン、ポリカルバゾール、ポリフェニレンスルフィド、ポリフェニレンビニレン、ポリフェニレンスルフィド、ポリビニレンスルフィド、ポリチエニレンビニレン、ポリナフタレン、ポリピレン、ポリアズレン、銅フタロシアニンで代表されるフタロシアニン、メロシアニン、ヘミシアニン、ポリエチレンジオキシチオフェン、ピリダジン、ナフタレンテトラカルボン酸ジイミド、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]、4,4’−ビフェニルジチオール(BPDT)、4,4’−ジイソシアノビフェニル、4,4’−ジイソシアノ−p−テルフェニル、2,5−ビス(5’−チオアセチル−2’−チオフェニル)チオフェン、2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン、4,4’−ジイソシアノフェニル、ベンジジン(ビフェニル−4,4’−ジアミン)、TCNQ(テトラシアノキノジメタン)、テトラチアフルバレン(TTF)−TCNQ錯体、ビスエチレンテトラチアフルバレン(BEDTTTF)−過塩素酸錯体、BEDTTTF−ヨウ素錯体、TCNQ−ヨウ素錯体に代表される電荷移動錯体、ビフェニル−4,4’−ジカルボン酸、24−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン、24−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン、デンドリマー、C60、C70、C76、C78、C84等のフラーレン、24−ジ(4−チオフェニルエチニル)−2−エチルベンゼン、2,2”−ジヒドロキシ−1,1’:4’,1”−テルフェニル、4,4’−ビフェニルジエタナール、4,4’−ビフェニルジオール、4,4’−ビフェニルジイソシアネート、24−ジアセチニルベンゼン、ジエチルビフェニル−4,4’−ジカルボキシレート、ベンゾ[22−c;3,4−c’;5,6−c”]トリス[22]ジチオール−24,7−トリチオン、アルファ−セキシチオフェン、テトラチオテトラセン、テトラセレノテトラセン、テトラテルルテトラセン、ポリ(3−アルキルチオフェン)、ポリ(3−チオフェン−β−エタンスルホン酸)、ポリ(N−アルキルピロール)ポリ(3−アルキルピロール)、ポリ(3,4−ジアルキルピロール)、ポリ(2,2’−チエニルピロール)、ポリ(ジベンゾチオフェンスルフィド)、キナクリドンが挙げられる。また、この他、縮合多環芳香族化合物、ポルフィリン系誘導体、フェニルビニリデン系の共役系オリゴマーおよびチオフェン系の共役系オリゴマーから成る群から選択された化合物を用いてもよい。更に、有機半導体材料と絶縁性の高分子材料を混合して用いても構わない。
チャネル層23は、真空蒸着法を用いて形成してもよいが、例えば上記材料を例えば有機溶媒に溶解してインク溶液とし、塗布・印刷プロセスを用いて形成することが好ましい。塗布・印刷プロセスは真空蒸着法よりもコストを削減できると共に、スループットの向上に効果的なためである。塗布・印刷プロセスの具体的な例としては、キャストコーティング、スピンコーティング、スプレイコーティング、インクジェット印刷、凸版印刷、フレキソ印刷、スクリーン印刷、グラビア印刷、グラビアオフセット印刷等の方法が挙げられる。
ソース電極25Aおよびドレイン電極25Bは、互いに離間してチャネル層23上に設けられ、チャネル層23と電気的に接続されている。ソース電極25Aおよびドレイン電極25Bを構成する材料としては、金属材料や半金属,無機半導体材料を用いる。具体的には、上記ゲート電極21において列挙した導電膜材料の他、例えばアルミニウム(Al),金(Au),銀(Ag),酸化インジウムスズ(ITO)あるいは酸化モリブデン(MoO)あるいはこれら金属の合金等が挙げられる。ソース電極25Aおよびドレイン電極25Bはこれら金属単体または合金によって構成されており、単層あるいは2種以上を積層させて用いるようにしてもよい。積層構造として、例えばTi/Al/Ti,Mo/Al等の積層構造が挙げられる。
平坦化絶縁膜26は、薄膜トランジスタ20Aが形成された基板11の表面を平坦化するためのものである。平坦化絶縁膜13の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化ケイ素(SiO2)等の無機材料が挙げられる。
(表示層の構成)
表示層30は赤色発光素子30R(または緑色発光素子30Gあるいは青色発光素子30B)を含み、半導体層20、具体的には平坦化絶縁膜26上に設けられている。赤色発光素子30Rは半導体層20側から陽極としての画素電極31、電極間絶縁膜32(隔壁)、発光層を含む有機層33、および陰極としての対向電極34がこの順に積層された発光素子である。対向電極34上には、封止層35を介して封止用基板36が貼り合わされている。薄膜トランジスタ20Aと赤色発光素子30Rは、平坦化絶縁膜26に設けられた接続孔26Aを介して画素電極31に電気的に接続されている。
表示層30は赤色発光素子30R(または緑色発光素子30Gあるいは青色発光素子30B)を含み、半導体層20、具体的には平坦化絶縁膜26上に設けられている。赤色発光素子30Rは半導体層20側から陽極としての画素電極31、電極間絶縁膜32(隔壁)、発光層を含む有機層33、および陰極としての対向電極34がこの順に積層された発光素子である。対向電極34上には、封止層35を介して封止用基板36が貼り合わされている。薄膜トランジスタ20Aと赤色発光素子30Rは、平坦化絶縁膜26に設けられた接続孔26Aを介して画素電極31に電気的に接続されている。
画素電極31は、反射層としての機能も兼ねており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。特に、画素電極31が陽極として使われる場合には、画素電極31は正孔注入性の高い材料により構成されていることが望ましい。このような画素電極31としては、例えば、アルミニウム(Al),クロム(Cr),金(Au),白金(Pt),ニッケル(Ni),銅(Cu),タングステン(W)あるいは銀(Ag)等の金属元素の単体または合金が挙げられる。画素電極31の表面には、仕事関数の大きな透明電極を積層することが好ましい。本開示では、画素電極31が上記Al等の反射機能を有する材料によって形成された層(反射電極膜31A)とインジウムとスズの酸化物(ITO)等の透明導電材料によって形成された層(透明電極膜31B)との積層構造を有する場合を例に挙げて説明する。
電極間絶縁膜32は、画素電極31と対向電極34との絶縁性を確保すると共に発光領域を所望の形状にするためのものであり、例えば感光性樹脂により構成されている。電極間絶縁膜32は画素電極31の周囲のみに設けられており、画素電極31のうち電極間絶縁膜32から露出した領域が発光領域となっている。なお、有機層33および対向電極34は電極間絶縁膜32の上にも設けられているが、発光が生じるのは発光領域だけである。
有機層33は、例えば、画素電極31側から順に、正孔注入層,正孔輸送層,発光層,電子輸送層および電子注入層を積層した構成を有する。これらの層は必要に応じて設ければよい。有機層33を構成する層は、発光素子30R,30G,30Bの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。電子注入層は、電子注入効率を高めるためのものである。
対向電極34は、例えばアルミニウム(Al),マグネシウム(Mg),カルシウム(Ca)またはナトリウム(Na)の合金により構成されている。中でも、マグネシウムと銀との合金(Mg−Ag合金)は、薄膜での導電性と吸収の小ささとを兼ね備えているので好ましい。Mg−Ag合金におけるマグネシウムと銀との比率は特に限定されないが、膜厚比でMg:Ag=20:1〜1:1の範囲であることが望ましい。また、対向電極34の材料は、アルミニウム(Al)とリチウム(Li)との合金(Al−Li合金)でもよい。
封止層35は、例えば、窒化ケイ素(SiNx),酸化ケイ素(SiOx)または金属酸化物等からなる層と、熱硬化型樹脂または紫外線硬化型樹脂等からなる層との積層構造を有する。封止層35上には、例えば、遮光膜およびカラーフィルタが設けられた封止用基板36が貼り合わされている。
(端子部の構成)
端子部40は、上述したように、表示装置1における各種配線と外部回路とを接続するためのものであり、本実施の形態では、半導体層20に設けられた配線層、例えばゲート電極21、またはソース電極25Aおよびドレイン電極25B等と同一工程、即ち同一材料によって形成された導電層42(第1導電層)によって構成されている。あるいは、端子部40は導電層42の上に画素電極31と同一工程において形成された導電層(第2導電層)が積層された構成を有する。
端子部40は、上述したように、表示装置1における各種配線と外部回路とを接続するためのものであり、本実施の形態では、半導体層20に設けられた配線層、例えばゲート電極21、またはソース電極25Aおよびドレイン電極25B等と同一工程、即ち同一材料によって形成された導電層42(第1導電層)によって構成されている。あるいは、端子部40は導電層42の上に画素電極31と同一工程において形成された導電層(第2導電層)が積層された構成を有する。
なお、本開示の表示装置1は、端子部40の導電層42と同一工程において形成された配線層(ゲート電極21またはソース電極25Aおよびドレインドレイン電極25Bの一方)と表示層30の画素電極31とが同じエッチャントによって除去される材料(同じエッチング性を有する材料)を含んでされている。エッチャントの種類としては、例えば、酢酸,リン酸または硝酸系の水溶液、フッ酸または硝酸系の水溶液、あるいはアンモニア過水系の溶液が挙げられる。酢酸,リン酸または硝酸系の水溶液では、例えばアルミニウム(Al),銀(Ag)またはモリブデン(Mo)を除去することができる。フッ酸または硝酸系の水溶液では、例えばタンタル(Ta)またはタングステン(W)を除去することができる。アンモニア過水系の溶液では、例えばチタン(Ti),窒化チタン(TiN)または銅(Cu)を除去することができる。
<2.第1の実施の形態>
(2−1.端子部の構成)
本開示の第1の実施の形態における表示装置1は、図3Bに示したように、端子部40が半導体層20に設けられた配線層、ここではソース電極25Aおよびドレイン電極25Bと同一工程において形成された導電層42によって形成された構成を有する。本実施の形態では、端子部40は基板11側からに絶縁膜41,導電層42および開口43Aを有する絶縁膜43の順に積層されており、導電層42の端部、具体的には上面の周縁部から側面にかけて保護膜44によって覆われている。
(2−1.端子部の構成)
本開示の第1の実施の形態における表示装置1は、図3Bに示したように、端子部40が半導体層20に設けられた配線層、ここではソース電極25Aおよびドレイン電極25Bと同一工程において形成された導電層42によって形成された構成を有する。本実施の形態では、端子部40は基板11側からに絶縁膜41,導電層42および開口43Aを有する絶縁膜43の順に積層されており、導電層42の端部、具体的には上面の周縁部から側面にかけて保護膜44によって覆われている。
本実施の形態における表示装置1の端子部40は以下のようにして製造することができる。
(2−2.製造方法)
図4Aに示したように、一般的な方法を用いて基板11上に半導体層20および端子部40を形成する。まず、基板11の全面に例えばスパッタリング法や真空蒸着法を用いて、ゲート電極21となる金属膜を形成する。次いで、この金属膜を例えばフォトリソグラフィおよびエッチングを用いてパターニングすることにより、ゲート電極21を形成する。続いて、基板11およびゲート電極21の全面に、ゲート絶縁膜22,絶縁膜41およびチャネル層23を順に成膜する。具体的には、基板11上の全面にわたって、例えばスピンコート法により、上述したゲート絶縁膜材料、例えばPVP(Polyvinylpyrrolidone)溶液を塗布し、乾燥させる。これにより、画素部10におけるゲート絶縁膜22および端子部40における絶縁膜41が形成される。次いで、このゲート絶縁膜22上に有機半導体材料、例えばPXX化合物溶液を塗布する。その後、塗布した有機半導体材料を加熱することにより、ゲート絶縁膜22上にチャネル層23が形成される。
図4Aに示したように、一般的な方法を用いて基板11上に半導体層20および端子部40を形成する。まず、基板11の全面に例えばスパッタリング法や真空蒸着法を用いて、ゲート電極21となる金属膜を形成する。次いで、この金属膜を例えばフォトリソグラフィおよびエッチングを用いてパターニングすることにより、ゲート電極21を形成する。続いて、基板11およびゲート電極21の全面に、ゲート絶縁膜22,絶縁膜41およびチャネル層23を順に成膜する。具体的には、基板11上の全面にわたって、例えばスピンコート法により、上述したゲート絶縁膜材料、例えばPVP(Polyvinylpyrrolidone)溶液を塗布し、乾燥させる。これにより、画素部10におけるゲート絶縁膜22および端子部40における絶縁膜41が形成される。次いで、このゲート絶縁膜22上に有機半導体材料、例えばPXX化合物溶液を塗布する。その後、塗布した有機半導体材料を加熱することにより、ゲート絶縁膜22上にチャネル層23が形成される。
続いて、チャネル層23上に層間絶縁膜24を形成したのち、チャネル層23,層間絶縁膜24および絶縁膜41上に金属膜を形成する。具体的には、例えばスパッタリング法を用いて、例えばMo/Al/Moの積層膜を成膜する。次に、例えばフォトリソグラフィ法を用いたエッチングによりソース電極25A,ドレイン電極25Bおよび導電層42を形成する。
次いで、図4Bに示したように、層間絶縁膜24およびソース電極25A,ドレイン電極25Bおよび導電層42上に、例えばSiNをスパッタリング法によってベタ膜44Pとして成膜したのち、図4Cに示したように、画素部10上にドライエッチングにて除去して保護膜44を形成する。続いて、図4Dに示したように、画素部10に、例えばポリイミド等の感光性樹脂を塗布し、露光および現像によって平坦化絶縁膜26を所定の形状にパターニングすると共に、接続孔26Aを形成し、焼成する。次に、平坦化絶縁膜26上および端子部40の保護膜44上に、例えばスパッタ法により、例えばAl/ITOからなる金属膜31Pを形成する。
続いて、図5Aに示したように、ウェットエッチングにより端子部40の全面および画素部10の一部の金属膜31Pを選択的に除去して発光素子30R,30G,30Bごとに分離した画素電極31を形成する。次いで、図5Bに示したように、端子部40上の保護膜42を例えばSF6を用いたドライエッチングによって除去し、外部回路との接続部となる開口43Aを形成する。続いて、図5Cに示したように、画素部10および端子部40上の全面に絶縁膜を成膜したのちこの絶縁膜を加工して、発光領域を規定する窓状の電極間絶縁膜32および絶縁膜43を形成する。この後、画素部10に発光層を含む有機層33および対向電極34を、例えば蒸着法を用いて成膜したのち、封止層35を介して封止用基板36を貼り合わせる。最後に、端子部40に外部回路と接続するためのFPCを実装することにより、表示装置1が完成する。
このような表示装置1は、検査用のモニターの他に、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(2−3.作用・効果)
一般的に、表示装置を構成する駆動トランジスタTr1(または書き込みトランジスタTr2)のゲート電極またはソース電極およびドレイン電極等の配線材料としては体積抵抗率および配線材料の加工性の観点からAlを主体とした金属を用いることが好ましい。また、トップエミッション型有機EL表示装置における発光素子の画素電極の材料としては、AlやAgのような反射率の高い金属材料を用いることにより高い発光効率が得られる。ところが、上記配線層と画素電極とを同一材料あるいは同一のエッチャントに溶解する材料を用い、各種配線と外部回路とを接続する端子部を、画素部を構成する配線層と同一材料によって形成した場合には、配線層の加工工程において端子部を形成する導電層の表面が損傷を受けたりエッチングされてしまう。このため、端子部が正常に形成できずに、実装不良や端子部の抵抗値の上昇等が起こり、製造歩留まりの低下や、性能のばらつきによる信頼性が低下するという問題があった。
一般的に、表示装置を構成する駆動トランジスタTr1(または書き込みトランジスタTr2)のゲート電極またはソース電極およびドレイン電極等の配線材料としては体積抵抗率および配線材料の加工性の観点からAlを主体とした金属を用いることが好ましい。また、トップエミッション型有機EL表示装置における発光素子の画素電極の材料としては、AlやAgのような反射率の高い金属材料を用いることにより高い発光効率が得られる。ところが、上記配線層と画素電極とを同一材料あるいは同一のエッチャントに溶解する材料を用い、各種配線と外部回路とを接続する端子部を、画素部を構成する配線層と同一材料によって形成した場合には、配線層の加工工程において端子部を形成する導電層の表面が損傷を受けたりエッチングされてしまう。このため、端子部が正常に形成できずに、実装不良や端子部の抵抗値の上昇等が起こり、製造歩留まりの低下や、性能のばらつきによる信頼性が低下するという問題があった。
これに対して本実施の形態では、半導体層20に形成する配線層(ここではソース電極25Aおよびドレイン電極25B)と同一工程において形成される金属膜を端子部40の導電層42として形成したのち導電層42上に保護膜44を形成するようにした。この保護膜44は、導電層42をエッチングするエッチャントによって除去されない材料を用いて形成されている。これにより、ソース電極25A,ドレイン電極25Bおよび導電層42と同じエッチャントによって除去される材料、即ち同じエッチング性を有する材料によって形成された画素電極31を加工する工程における導電層42への損傷が防止される。
以上のように、本実施の形態における表示装置1およびその製造方法では、半導体層20に形成する配線層と同一工程、同一材料によって形成された金属膜を端子部40を構成する導電層42として形成したのち、導電層42上に保護膜44を形成するようにした。これにより、のちのエッチング工程において、導電層42の損傷が防止され、正常な端子部40を形成することが可能となる。よって、特性のばらつきが低減されると共に、製造歩留まりが向上する。即ち、信頼性の高い表示装置を提供することが可能となる。
以下、第2の実施の形態および変形例1〜3について説明する。なお、第1の実施の形態と同一の構成要素については同一符号を付してその説明は省略する。
<3.第2の実施の形態>
図6は本開示の第2の実施の形態における表示装置2の端子部50の断面構成を表したものである。この端子部50は、半導体層20に形成された配線層と同一工程において形成された導電層51上に画素電極31と同一工程において形成された導電層52が積層されている点が上記第1の実施の形態と異なる。
図6は本開示の第2の実施の形態における表示装置2の端子部50の断面構成を表したものである。この端子部50は、半導体層20に形成された配線層と同一工程において形成された導電層51上に画素電極31と同一工程において形成された導電層52が積層されている点が上記第1の実施の形態と異なる。
端子部50は、第1の実施の形態と同様に配線層(ここではソース電極25Aおよびドレイン電極25B)と同一工程において形成された導電層51を有し、この導電層51上に画素電極31と同一工程において形成された導電層52が積層されている。本実施の形態における画素電極31は、第1の実施の形態と同様に、配線層、例えばソース電極25Aおよびドレイン電極25Bと同じエッチング性を有する材料(例えば、ともにAlまたはAl合金)によって形成された層(反射電極膜31A)と、ITOのような透明導電材料を用いて形成された層(透明導電膜31B)との積層構造を有する。よって、端子部50の導電層52も画素電極31と同様に、ソース電極25Aおよびドレイン電極25Bと同じエッチング性を有する材料、即ち、導電層51と同じエッチング性を有する材料からなる層(導電層52A)と、透明導電材料からなる層(透明電極層52B)とがこの順に積層された構成を有する。但し、本実施の形態における端子部50は、表面の透明電極材料層52Bの一部、具体的には開口53A内の外部回路との接続面となる部分が除去され、導電層52Aが露出している。
本実施の形態における表示装置1の端子部50は以下のようにして製造することができる。まず、上記第1の実施の形態と同様の方法を用いて図7Aに示したようにソース電極25A,ドレイン電極25Bおよび導電層51まで形成する。続いて、図7Bに示したように、平坦化絶縁膜26を形成したのち、ドレイン電極25Bおよび平坦化絶縁膜26の表面並びに端子部50における導電層51上に例えばAl(52A)/ITO(52B)からなる金属膜31P,52を成膜する。
次いで、図7Cに示したように所定の形状となるように選択的にITOを除去する。このとき、端子部50上のITO(52B)は除去しない。続いて、図8Aに示したように、画素電極31および導電層52(52A,52B)を加工したのち、図8Bに示したように発光領域を規定する窓状の電極間絶縁膜32および開口53Aを有する絶縁膜53を形成する。次に、図8Cに示したように、開口53A内の導電膜52Bをエッチング、具体的には、開口53Aと略同一の開口となるように除去して導電層52と外部回路との導通を図る。この後、画素部10に発光層を含む有機層33を、蒸着法を用いて成膜したのち、封止層35を介して封止用基板36を貼り合わせる。最後に、端子部40に外部回路と接続するためのFPCを実装することにより、表示装置2が完成する。
画素電極が金属膜と透明電極膜との積層構造として構成されている表示装置において、この画素電極を外部回路と接続する端子部として用いた場合には、端子部に当該画素電極を用いない表示装置と比較して平均実装抵抗値が上昇するという問題がある。また、非常にばらつきが大きくなり表示ムラが発生するという問題があった。これは、反射電極膜と透明電極、例えばAl−Ni合金とITOをダイレクトコンタクトさせた場合において、Al3Ni層粒子を介した部分的なオーミック接触部と、Al酸化膜を介した非オーミック接触部とが混在することによる。また、実装部材の導電フィラーと端子部の表面とが点接触になっているためと考えられる。
これに対して、本実施の形態では、端子部50を配線層と同一工程において形成された導電層51と画素電極31と同一工程によって形成された導電層52との積層構造とした。その製造工程において、画素電極31の加工時に、端子部50における導電層52に設けられた透明電極膜52Bをそのまま残し、反射電極膜52Aのエッチング時における保護膜として用いるようにした。これにより、エッチングによる端子部50を構成する導電層51および導電層52(反射電極膜52A)の損傷を防止することが可能となる。また、画素電極31のパターニング後に、端子部50の上面の透明電極膜52Bを除去するようにした。これにより、端子部50における抵抗値の上昇が防止される。
以上のように、本実施の形態における表示装置2およびその製造方法では、反射電極膜52Aの加工時に透明電極膜52Bを保護膜として用いることによって端子部50を正常に形成することが可能となる。また、最終的に端子部50上の透明電極膜52Bを除去することによって、端子部50における抵抗値の上昇を防ぐことが可能となる。よって、特性のばらつきが低減されると共に、製造歩留まりが向上する。即ち、信頼性の高い表示装置を提供することが可能となる。
<4.変形例1>
図9は上記第1の実施の形態の変形例における表示装置3の画素部60および端子部40の断面構成を表したものである。この表示装置3では、画素部60を構成する半導体層20を多層配線とした点が上記第1の実施の形態と異なる。この半導体層20は、薄膜トランジスタ20Aを構成する各層と平坦化絶縁膜26との間に、例えば、ポリイミド等の樹脂材料によって形成された層間絶縁膜61とゲート電極21やソース電極25A,ドレイン電極25Bと同様の金属材料によって形成された配線層62が積層された構成を有する。なお、本変形例における端子部40を構成する導電層42は、ゲート電極21またはソース電極25A,ドレイン電極25Bの形成工程の他に、配線層62を用いてもよい。この場合には、配線層62は画素電極31(特に反射電極膜31A)と同じエッチング性を有する材料によって構成されている。
図9は上記第1の実施の形態の変形例における表示装置3の画素部60および端子部40の断面構成を表したものである。この表示装置3では、画素部60を構成する半導体層20を多層配線とした点が上記第1の実施の形態と異なる。この半導体層20は、薄膜トランジスタ20Aを構成する各層と平坦化絶縁膜26との間に、例えば、ポリイミド等の樹脂材料によって形成された層間絶縁膜61とゲート電極21やソース電極25A,ドレイン電極25Bと同様の金属材料によって形成された配線層62が積層された構成を有する。なお、本変形例における端子部40を構成する導電層42は、ゲート電極21またはソース電極25A,ドレイン電極25Bの形成工程の他に、配線層62を用いてもよい。この場合には、配線層62は画素電極31(特に反射電極膜31A)と同じエッチング性を有する材料によって構成されている。
本変形例における表示装置3は以下のようにして製造することができる。まず、上記第1の実施の形態と同様の方法を用いて図10Aに示したようにソース電極25A,ドレイン電極25Bおよび導電層42を形成したのち、端子部40上に保護膜44を形成する。続いて、図10Bに示したように、層間絶縁膜24,ソース電極25Aおよびドレイン電極25B上に層間絶縁膜61および配線層62を形成したのち、平坦化絶縁膜26および画素電極膜31Pを順に形成する。また、端子部40の保護膜44上にも画素電極膜31Pを形成する。
次に、図10Cに示したように、画素電極膜31Pをウェットエッチングにより端子部40の全面を除去すると共に、画素部10を加工したのち、端子部40上の保護膜44を例えばSF6等を用いたドライエッチングによって外部回路との接続部を選択的に除去する。続いて、図10Cに示したように、発光領域を規定する窓状の電極間絶縁膜32および端子部40上に絶縁膜43を形成する。この後、画素部10に発光層を含む有機層33を、蒸着法を用いて成膜したのち、封止層35を介して封止用基板36を貼り合わせる。最後に、端子部40に外部回路と接続するためのFPCを実装することにより、表示装置1が完成する。
<5.変形例2>
図11は上記第2の実施の形態の変形例における表示装置4の端子部70の断面構成を表したものである。この表示装置4では、上記変形例1と同様に半導体層20が多層配線構造を有すると共に、端子部70を構成する導電層が3層構造を有する点が上記第2の実施の形態と異なる。この導電層は、例えばソース電極25A,ドレイン電極25Bと同一工程において形成された導電層72、配線層62と同一工程において形成された導電層75、画素電極31と同一工程において形成された導電層73をこの順に積層した構成を有する。なお、導電層72はゲート電極21と同一工程において形成しても構わない。
図11は上記第2の実施の形態の変形例における表示装置4の端子部70の断面構成を表したものである。この表示装置4では、上記変形例1と同様に半導体層20が多層配線構造を有すると共に、端子部70を構成する導電層が3層構造を有する点が上記第2の実施の形態と異なる。この導電層は、例えばソース電極25A,ドレイン電極25Bと同一工程において形成された導電層72、配線層62と同一工程において形成された導電層75、画素電極31と同一工程において形成された導電層73をこの順に積層した構成を有する。なお、導電層72はゲート電極21と同一工程において形成しても構わない。
本変形例における表示装置4は以下のようにして製造することができる。まず、上記第2の実施の形態と同様の方法を用いて図12Aに示したようにソース電極25A,ドレイン電極25Bと、絶縁膜71上に導電層72とを形成する。続いて、図12Bに示したように、層間絶縁膜24,ソース電極25A,ドレイン電極25Bおよび導電層51上に層間絶縁膜61および配線層62を、端子部70の導電層72上に導電層75を形成する。
次に、図12Cに示したように、平坦化絶縁膜26および画素電極31および導電層73を形成したのち、図12Dに示したように、発光領域を規定する窓状の電極間絶縁膜32および絶縁膜74を形成する。更に端子部70に画素電極31と同時に成膜した導電層73(反射電極膜73A,透明電極膜73B)のうち、保護膜として機能していた透明電極膜73Bを除去する。その後、画素部10に含む有機層33を、蒸着法を用いて成膜したのち、封止層35を介して封止用基板36を貼り合わせる。最後に、端子部70に外部回路と接続するためのFPCを実装することにより、表示装置1が完成する。
表示装置は更なる大型化および高精細化が求められている。表示装置を大型化した場合には、配線抵抗および寄生容量による負荷により信号遅延が起こる。また、高精細化では画素数の増加に伴い、特に有機EL表示装置においては駆動用の配線や信号線を形成する配線層の密度が高くなり、これによって短絡不良が増加し製造歩留まりが低下するという問題があった。この問題を解決するために、各種配線を形成する層を多層化する方法がある。本発明では配線層を多層化する場合には、信号の遅延を回避するために多層化した配線層間に誘電率の低いポリイミド等の感光性樹脂を用いたが、これら樹脂系材料は耐ドライエッチング性が低い。このため、感光性層間絶縁樹脂上の配線層をドライエッチングで加工すると、絶縁膜に穴が空いて上下配線層がショートしたり、絶縁膜表面の荒れによって外観ムラが発生する等、製造歩留まりの低下および品質のばらつき等が発生しやすくなる。
そこで、多層配線化するために追加した配線層62はウェットエッチングで加工できる
例えばMo/Al積層金属を用いることが好ましい。本変形例1,2によれば、例えば変形例1では、端子部40の導電層42を、ゲート電極21またはソース電極25A,ドレイン電極25Bあるいは配線層62と同一工程によって形成したのち、導電層42上に保護膜44を形成するようにした。変形例2では、端子部70を構成する導電層を3層構造(導電層72,75,73)とし、その形成工程において、最上層に透明電極膜73Bを形成するようにした。このため、半導体層20を感光性の樹脂材料によって形成された層間絶縁膜61を備えた多層配線構造とした場合でも、端子部40(,70)の導電層42(,72,75,73)のエッチングによる損傷を防ぐことができる。よって、製造歩留まりが高く信頼性に優れたより大型且つ高精細な表示装置を提供することが可能となる。
例えばMo/Al積層金属を用いることが好ましい。本変形例1,2によれば、例えば変形例1では、端子部40の導電層42を、ゲート電極21またはソース電極25A,ドレイン電極25Bあるいは配線層62と同一工程によって形成したのち、導電層42上に保護膜44を形成するようにした。変形例2では、端子部70を構成する導電層を3層構造(導電層72,75,73)とし、その形成工程において、最上層に透明電極膜73Bを形成するようにした。このため、半導体層20を感光性の樹脂材料によって形成された層間絶縁膜61を備えた多層配線構造とした場合でも、端子部40(,70)の導電層42(,72,75,73)のエッチングによる損傷を防ぐことができる。よって、製造歩留まりが高く信頼性に優れたより大型且つ高精細な表示装置を提供することが可能となる。
<6.変形例3>
図13は本開示の変形例における表示装置5の端子部80の断面構成を表したものである。この表示装置5は、ソース電極25Aおよびドレイン電極25Bを互いにエッチング性の異なる金属材料を積層した構成を有する。具体的には、ソース電極25Aおよびドレイン電極25Bは基板11側から例えばAl合金,Ti(またはW)の順に積層したものであり、ソース電極25Aおよびドレイン電極25Bと同一工程によって形成された端子部80の導電層もまた、Al合金からなる導電層82AおよびTi(またはW)からなる導電層82Bがこの順に積層されている。
図13は本開示の変形例における表示装置5の端子部80の断面構成を表したものである。この表示装置5は、ソース電極25Aおよびドレイン電極25Bを互いにエッチング性の異なる金属材料を積層した構成を有する。具体的には、ソース電極25Aおよびドレイン電極25Bは基板11側から例えばAl合金,Ti(またはW)の順に積層したものであり、ソース電極25Aおよびドレイン電極25Bと同一工程によって形成された端子部80の導電層もまた、Al合金からなる導電層82AおよびTi(またはW)からなる導電層82Bがこの順に積層されている。
本変形例における表示装置5は以下のようにして製造することができる。まず、上記第1の実施の形態と同様の方法を用いて図14Aに示したようにソース電極25A,ドレイン電極25Bおよび導電層82(導電層82A,82B)を形成する。このとき、ソース電極25A,ドレイン電極25Bおよび導電層82(導電層82A,82B)は、配線層62の材料とはエッチャント性の異なる金属材料、例えばTi/Alの積層構造とする。続いて、図14Bに示したように、層間絶縁膜24,ソース電極25A,ドレイン電極25Bおよび導電層82上に層間絶縁膜61および金属膜62Aを形成する。次に、図14Cに示したように、画素部10における金属膜62Aを加工して配線層62を形成すると共に、端子部80における金属膜62Aを除去する。このとき、導電層82B(Ti/Al積層構造のTi層)がエッチング保護膜として働く。
続いて、図15Aに示したように、平坦化絶縁膜26を形成したのち、画素電極膜31Pを平坦化絶縁膜26および端子部80の全面にわたって成膜する。次に、図15Bに示したように画素電極膜31Pをパターニングして画素電極31を形成すると共に、端子部80上の画素電極膜31Pを除去する。続いて、図15Cに示したように、絶縁膜の成膜および加工によって、発光領域を規定する窓状の電極間絶縁膜32および端子部80上の絶縁膜83を形成する。この後、画素部10に発光層を含む有機層33を、蒸着法を用いて成膜したのち、封止層35を介して封止用基板36を貼り合わせる。最後に、端子部80に外部回路と接続するためのFPCを実装することにより、表示装置1が完成する。
このように、半導体層20に形成された配線層(ゲート電極21,ソース電極25A,ドレイン電極25Bおよび配線層62)のいずれかを互いに異なるエッチング性を有する材料の積層構造、特に、上層に画素電極31とは異なるエッチング性を有する材料を用いることによって上記第1および変形例1のように別途保護膜を形成することなく、端子部80を正常に形成することが可能となる。
<7.適用例>
上記第1、第2の実施の形態および変形例1〜3で説明した表示装置1〜5は、例えば、下記電子機器として好適に用いることができる。
上記第1、第2の実施の形態および変形例1〜3で説明した表示装置1〜5は、例えば、下記電子機器として好適に用いることができる。
(適用例1)
図16Aは、スマートフォンの外観を表側から、図16Bは裏側から表したものである。このスマートフォンは、例えば、表示部610(表示装置1)および非表示部(筐体)620と、操作部630とを備えている。操作部630は、図16Aに示したように非表示部620の前面に設けられていてもよいし、図16Bに示したように上面に設けられていてもよい。
図16Aは、スマートフォンの外観を表側から、図16Bは裏側から表したものである。このスマートフォンは、例えば、表示部610(表示装置1)および非表示部(筐体)620と、操作部630とを備えている。操作部630は、図16Aに示したように非表示部620の前面に設けられていてもよいし、図16Bに示したように上面に設けられていてもよい。
(適用例2)
図17は、適用例1に係るテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル210およびフィルターガラス220を含む映像表示画面部200を有しており、映像表示画面200が、上記表示装置に相当する。
図17は、適用例1に係るテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル210およびフィルターガラス220を含む映像表示画面部200を有しており、映像表示画面200が、上記表示装置に相当する。
(適用例3)
図18Aは、適用例2に係るデジタルカメラの外観を表側から、図18Bは裏側から表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部310、上記表示装置としての表示部320、メニュースイッチ330およびシャッターボタン340を有している。
図18Aは、適用例2に係るデジタルカメラの外観を表側から、図18Bは裏側から表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部310、上記表示装置としての表示部320、メニュースイッチ330およびシャッターボタン340を有している。
(適用例4)
図19は、適用例3に係るノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体410,文字等の入力操作のためのキーボード420および上記表示装置としての表示部430を有している。
図19は、適用例3に係るノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体410,文字等の入力操作のためのキーボード420および上記表示装置としての表示部430を有している。
(適用例6)
図20は、適用例4に係るビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部510,この本体部510の前方側面に設けられた被写体撮影用のレンズ520,撮影時のスタート/ストップスイッチ530および上記表示装置としての表示部540を有している。
図20は、適用例4に係るビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部510,この本体部510の前方側面に設けられた被写体撮影用のレンズ520,撮影時のスタート/ストップスイッチ530および上記表示装置としての表示部540を有している。
(適用例7)
図21Aは、適用例5に係る携帯電話機の閉じた状態における正面図、左側面図、右側面図、上面図および下面図を表したものである。図21Bは、携帯電話機の開いた状態における正面図および側面図を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。ディスプレイ740またはサブディスプレイ750が、上記表示装置に相当する。
図21Aは、適用例5に係る携帯電話機の閉じた状態における正面図、左側面図、右側面図、上面図および下面図を表したものである。図21Bは、携帯電話機の開いた状態における正面図および側面図を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。ディスプレイ740またはサブディスプレイ750が、上記表示装置に相当する。
以上、第1,第2の実施の形態、変形例1〜3および適用例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件等は限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
なお、本技術は以下のような構成をとることも可能である。
(1)画素電極を有する表示層と、前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、前記半導体層と外部回路とを電気的に接続する端子部とを備え、前記端子部は、前記配線層と同一材料の第1導電層を含む表示装置。
(2)前記半導体層はゲート電極および一対のソース・ドレイン電極を含み、前記端子部は前記ゲート電極または前記一対のソース・ドレイン電極と同一材料の第1導電層によって構成されている、前記(1)に記載の表示装置。
(3)前記半導体層は多層配線層を備え、前記端子部は前記多層配線層を構成する金属膜と同一材料の第1導電層によって構成されている、前記(2)に記載の表示装置。
(4)前記端子部は、前記ゲート電極,前記一対のソース・ドレイン電極および前記金属膜の少なくとも1種と同一材料の第1導電層、または前記第1導電層と前記画素電極を構成する材料を含む第2導電層との積層構造によって構成されている、前記(3)に記載の表示装置。
(5)前記画素電極および前記端子部の前記第2導電層は透明電極膜と反射電極膜との積層構造を有し、前記端子部を構成する前記第2導電層の前記透明電極膜は開口を有する、前記(4)に記載の表示装置。
(6)前記端子部は少なくとも両端に保護膜を有する、前記(1)乃至(5)のいずれかに記載の表示装置。
(7)前記エッチャントは、酢酸,リン酸または硝酸系の水溶液、フッ酸または硝酸系の水溶液、あるいはアンモニア過水系の溶液である、前記(1)乃至(6)のいずれかに記載の表示装置。
(8)前記端子部は、アルミニウム(Al),銀(Ag)およびモリブデン(Mo)のうちの少なくとも1種を含む、前記(1)乃至(7)のいずれかに記載の表示装置。
(9)前記端子部は、タンタル(Ta)およびタングステン(W)のうちの少なくとも1種を含む、前記(1)乃至(8)のいずれかに記載の表示装置。
(10)前記端子部は、チタン(Ti),窒化チタン(TiN)および銅(Cu)のうちの少なくとも1種を含む、前記(1)乃至(9)のいずれかに記載の表示装置。
(11)前記画素電極および配線層の少なくとも一方は互いに異なるエッチング性を有する層を積層した構成を有する、前記(1)乃至(10)のいずれかに記載の表示装置。
(12)前記画素電極は、アルミニウム(Al)またはアルミニウム合金と酸化インジウムスズ(ITO)とが積層された構成を有する、前記(1)乃至(11)のいずれかに記載の表示装置。
(13)前記配線層は、Ti/Al/Tiの積層構造を有する、前記(1)乃至(12)のいずれかに記載の表示装置。
(14)前記半導体層は、前記ゲート電極,半導体膜,一対のソードレイン電極の順または半導体膜,ゲート電極,一対のソース・ドレイン電極の順に設けられている、前記(1)乃至(13)のいずれかに記載の表示装置。
(15)基板上の半導体層に配線層を形成すると共に、端子部に前記配線層と同一材料の第1導電層を形成する工程と、表示層を構成する画素電極を前記配線層と同じエッチャントによって除去される材料により前記半導体層および前記第1導電層上に連続膜として形成する工程と、前記半導体層および前記第1配線層上に連続膜として表示層を構成する、前記配線層と同じエッチャントによって除去される材料を含む画素電極を形成する工程と、前記第1導電層上の前記画素電極の少なくとも一部を除去し端子部を形成する工程とを含む表示装置の製造方法。
(16)前記配線層および前記第1導電層の形成工程と前記画素電極の形成工程との間に、前記配線層および前記第1導電層上に連続膜として保護膜を形成する工程と、前記配線層上の前記保護膜を除去する工程とを含む、前記(15)に記載の表示装置の製造方法。
(17)前記第1導電層上に第2導電層として前記画素電極を形成したのち、前記画素電極の少なくとも一部を除去する、前記(15)または(16)に記載の表示装置の製造方法。
(18)前記画素電極を反射電極膜と透明電極膜とから構成し、前記第2導電層は前記画素電極から前記透明電極の少なくとも一部を除去することによって形成する、前記(17)に記載の表示装置の製造方法。
(19)表示装置を備え、前記表示装置は、画素電極を有する表示層と、前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、前記半導体層と外部回路とを電気的に接続する端子部とを備え、前記端子部は、前記配線層と同一材料の第1導電層を含む電子機器。
(1)画素電極を有する表示層と、前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、前記半導体層と外部回路とを電気的に接続する端子部とを備え、前記端子部は、前記配線層と同一材料の第1導電層を含む表示装置。
(2)前記半導体層はゲート電極および一対のソース・ドレイン電極を含み、前記端子部は前記ゲート電極または前記一対のソース・ドレイン電極と同一材料の第1導電層によって構成されている、前記(1)に記載の表示装置。
(3)前記半導体層は多層配線層を備え、前記端子部は前記多層配線層を構成する金属膜と同一材料の第1導電層によって構成されている、前記(2)に記載の表示装置。
(4)前記端子部は、前記ゲート電極,前記一対のソース・ドレイン電極および前記金属膜の少なくとも1種と同一材料の第1導電層、または前記第1導電層と前記画素電極を構成する材料を含む第2導電層との積層構造によって構成されている、前記(3)に記載の表示装置。
(5)前記画素電極および前記端子部の前記第2導電層は透明電極膜と反射電極膜との積層構造を有し、前記端子部を構成する前記第2導電層の前記透明電極膜は開口を有する、前記(4)に記載の表示装置。
(6)前記端子部は少なくとも両端に保護膜を有する、前記(1)乃至(5)のいずれかに記載の表示装置。
(7)前記エッチャントは、酢酸,リン酸または硝酸系の水溶液、フッ酸または硝酸系の水溶液、あるいはアンモニア過水系の溶液である、前記(1)乃至(6)のいずれかに記載の表示装置。
(8)前記端子部は、アルミニウム(Al),銀(Ag)およびモリブデン(Mo)のうちの少なくとも1種を含む、前記(1)乃至(7)のいずれかに記載の表示装置。
(9)前記端子部は、タンタル(Ta)およびタングステン(W)のうちの少なくとも1種を含む、前記(1)乃至(8)のいずれかに記載の表示装置。
(10)前記端子部は、チタン(Ti),窒化チタン(TiN)および銅(Cu)のうちの少なくとも1種を含む、前記(1)乃至(9)のいずれかに記載の表示装置。
(11)前記画素電極および配線層の少なくとも一方は互いに異なるエッチング性を有する層を積層した構成を有する、前記(1)乃至(10)のいずれかに記載の表示装置。
(12)前記画素電極は、アルミニウム(Al)またはアルミニウム合金と酸化インジウムスズ(ITO)とが積層された構成を有する、前記(1)乃至(11)のいずれかに記載の表示装置。
(13)前記配線層は、Ti/Al/Tiの積層構造を有する、前記(1)乃至(12)のいずれかに記載の表示装置。
(14)前記半導体層は、前記ゲート電極,半導体膜,一対のソードレイン電極の順または半導体膜,ゲート電極,一対のソース・ドレイン電極の順に設けられている、前記(1)乃至(13)のいずれかに記載の表示装置。
(15)基板上の半導体層に配線層を形成すると共に、端子部に前記配線層と同一材料の第1導電層を形成する工程と、表示層を構成する画素電極を前記配線層と同じエッチャントによって除去される材料により前記半導体層および前記第1導電層上に連続膜として形成する工程と、前記半導体層および前記第1配線層上に連続膜として表示層を構成する、前記配線層と同じエッチャントによって除去される材料を含む画素電極を形成する工程と、前記第1導電層上の前記画素電極の少なくとも一部を除去し端子部を形成する工程とを含む表示装置の製造方法。
(16)前記配線層および前記第1導電層の形成工程と前記画素電極の形成工程との間に、前記配線層および前記第1導電層上に連続膜として保護膜を形成する工程と、前記配線層上の前記保護膜を除去する工程とを含む、前記(15)に記載の表示装置の製造方法。
(17)前記第1導電層上に第2導電層として前記画素電極を形成したのち、前記画素電極の少なくとも一部を除去する、前記(15)または(16)に記載の表示装置の製造方法。
(18)前記画素電極を反射電極膜と透明電極膜とから構成し、前記第2導電層は前記画素電極から前記透明電極の少なくとも一部を除去することによって形成する、前記(17)に記載の表示装置の製造方法。
(19)表示装置を備え、前記表示装置は、画素電極を有する表示層と、前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、前記半導体層と外部回路とを電気的に接続する端子部とを備え、前記端子部は、前記配線層と同一材料の第1導電層を含む電子機器。
1〜5…表示装置、10…画素部、11…基板、20A…薄膜トランジスタ、21…ゲート電極、22…ゲート絶縁膜、23…半導体膜、24…層間絶縁膜、25A…ソース電極、25B…ドレイン電極層、30…発光素子、40,50,60,70,80…端子部。
Claims (19)
- 画素電極を有する表示層と、
前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、
前記半導体層と外部回路とを電気的に接続する端子部とを備え、
前記端子部は、前記配線層と同一材料の第1導電層を含む
表示装置。 - 前記半導体層はゲート電極および一対のソース・ドレイン電極を含み、前記端子部は前記ゲート電極または前記一対のソース・ドレイン電極と同一材料の第1導電層によって構成されている、請求項1に記載の表示装置。
- 前記半導体層は多層配線層を備え、前記端子部は前記多層配線層を構成する金属膜と同一材料の第1導電層によって構成されている、請求項2に記載の表示装置。
- 前記端子部は、前記ゲート電極,前記一対のソース・ドレイン電極および前記金属膜の少なくとも1種と同一材料の第1導電層、または前記第1導電層と前記画素電極を構成する材料を含む第2導電層との積層構造によって構成されている、請求項3に記載の表示装置。
- 前記画素電極および前記端子部の前記第2導電層は透明電極膜と反射電極膜との積層構造を有し、前記端子部を構成する前記第2導電層の前記透明電極膜は開口を有する、請求項4に記載の表示装置。
- 前記端子部は少なくとも両端に保護膜を有する、請求項1に記載の表示装置。
- 前記エッチャントは、酢酸,リン酸または硝酸系の水溶液、フッ酸または硝酸系の水溶液、あるいはアンモニア過水系の溶液である、請求項1に記載の表示装置。
- 前記端子部は、アルミニウム(Al),銀(Ag)およびモリブデン(Mo)のうちの少なくとも1種を含む、請求項1に記載の表示装置。
- 前記端子部は、タンタル(Ta)およびタングステン(W)のうちの少なくとも1種を含む、請求項1に記載の表示装置。
- 前記端子部は、チタン(Ti),窒化チタン(TiN)および銅(Cu)のうちの少なくとも1種を含む、請求項1に記載の表示装置。
- 前記画素電極および配線層の少なくとも一方は互いに異なるエッチング性を有する層を積層した構成を有する、請求項1に記載の表示装置。
- 前記画素電極は、アルミニウム(Al)またはアルミニウム合金と酸化インジウムスズ(ITO)とが積層された構成を有する、請求項1に記載の表示装置。
- 前記配線層は、Ti/Al/Tiの積層構造を有する、請求項1に記載の表示装置。
- 前記半導体層は、前記ゲート電極,半導体膜,一対のソードレイン電極の順または半導体膜,ゲート電極,一対のソース・ドレイン電極の順に設けられている、請求項1に記載の表示装置。
- 基板上の半導体層に配線層を形成すると共に、端子部に前記配線層と同一材料の第1導電層を形成する工程と、
表示層を構成する画素電極を前記配線層と同じエッチャントによって除去される材料により前記半導体層および前記第1導電層上に連続膜として形成する工程と、
前記半導体層および前記第1配線層上に連続膜として表示層を構成する、前記配線層と同じエッチャントによって除去される材料を含む画素電極を形成する工程と、
前記第1導電層上の前記画素電極の少なくとも一部を除去し端子部を形成する工程と
を含む表示装置の製造方法。 - 前記配線層および前記第1導電層の形成工程と前記画素電極の形成工程との間に、
前記配線層および前記第1導電層上に連続膜として保護膜を形成する工程と、
前記配線層上の前記保護膜を除去する工程とを含む、請求項15に記載の表示装置の製造方法。 - 前記第1導電層上に第2導電層として前記画素電極を形成したのち、前記画素電極の少なくとも一部を除去する、請求項15に記載の表示装置の製造方法。
- 前記画素電極を反射電極膜と透明電極膜とから構成し、前記第2導電層は前記画素電極から前記透明電極の少なくとも一部を除去することによって形成する、請求項17に記載の表示装置の製造方法。
- 表示装置を備え、
前記表示装置は、
画素電極を有する表示層と、
前記表示層の下層に配設されると共に、前記画素電極と同じエッチャントによって除去される材料を含む配線層を有する半導体層と、
前記半導体層と外部回路とを電気的に接続する端子部とを備え、
前記端子部は、前記配線層と同一材料の第1導電層を含む
電子機器。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013013555A JP2014145857A (ja) | 2013-01-28 | 2013-01-28 | 表示装置およびその製造方法、並びに電子機器 |
US14/155,703 US9219081B2 (en) | 2013-01-28 | 2014-01-15 | Display unit, method of manufacturing the same, and electronic apparatus |
CN201810058465.0A CN108109963B (zh) | 2013-01-28 | 2014-01-21 | 显示单元及其制造方法和电子设备 |
CN201410028412.6A CN103972263A (zh) | 2013-01-28 | 2014-01-21 | 显示单元及其制造方法和电子设备 |
CN201710250126.8A CN106952929B (zh) | 2013-01-28 | 2014-01-21 | 显示单元及其制造方法和电子设备 |
US14/884,474 US9548346B2 (en) | 2013-01-28 | 2015-10-15 | Display unit, method of manufacturing the same, and electronic apparatus |
US15/387,114 US9712651B2 (en) | 2013-01-28 | 2016-12-21 | Display unit, method of manufacturing the same, and electronic apparatus |
US15/629,414 US10341475B2 (en) | 2013-01-28 | 2017-06-21 | Display unit, method of manufacturing the same, and electronic apparatus |
US15/909,210 US20180191880A1 (en) | 2013-01-28 | 2018-03-01 | Display unit, method of manufacturing the same, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013013555A JP2014145857A (ja) | 2013-01-28 | 2013-01-28 | 表示装置およびその製造方法、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014145857A true JP2014145857A (ja) | 2014-08-14 |
Family
ID=51221954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013013555A Pending JP2014145857A (ja) | 2013-01-28 | 2013-01-28 | 表示装置およびその製造方法、並びに電子機器 |
Country Status (3)
Country | Link |
---|---|
US (5) | US9219081B2 (ja) |
JP (1) | JP2014145857A (ja) |
CN (3) | CN108109963B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017061226A1 (ja) * | 2015-10-05 | 2017-04-13 | ソニー株式会社 | 発光装置 |
JP2017152231A (ja) * | 2016-02-25 | 2017-08-31 | 株式会社ジャパンディスプレイ | 表示装置、表示装置の製造方法 |
WO2018179132A1 (ja) * | 2017-03-29 | 2018-10-04 | シャープ株式会社 | 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置 |
WO2018179175A1 (ja) * | 2017-03-29 | 2018-10-04 | シャープ株式会社 | 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ |
WO2019073680A1 (ja) * | 2017-10-13 | 2019-04-18 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019191460A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2020526778A (ja) * | 2017-07-17 | 2020-08-31 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | 表示基板、表示基板の製造方法、および表示装置 |
JP2021028911A (ja) * | 2019-08-12 | 2021-02-25 | エルジー ディスプレイ カンパニー リミテッド | 電界発光表示装置およびヘッドマウント表示装置 |
US11309512B2 (en) | 2017-03-30 | 2022-04-19 | Sharp Kabushiki Kaisha | Organic EL display device and method for manufacturing organic EL display device |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015111130A1 (ja) * | 2014-01-21 | 2017-03-23 | パイオニアOledライティングデバイス株式会社 | 発光装置 |
KR20150087617A (ko) * | 2014-01-22 | 2015-07-30 | 삼성디스플레이 주식회사 | 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법 |
JP6324098B2 (ja) * | 2014-02-06 | 2018-05-16 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
US10068825B2 (en) * | 2014-04-28 | 2018-09-04 | Mitsubishi Electric Corporation | Semiconductor device |
JP2016025147A (ja) | 2014-07-17 | 2016-02-08 | ソニー株式会社 | 電子デバイスおよびその製造方法、並びに電子機器 |
GB201412974D0 (en) * | 2014-07-22 | 2014-09-03 | Plastic Logic Ltd | Protecting transistor array elements against degrading species |
JP6454250B2 (ja) * | 2015-09-18 | 2019-01-16 | 株式会社ジャパンディスプレイ | 半導体装置及びその製造方法 |
JP6624917B2 (ja) * | 2015-12-14 | 2019-12-25 | 株式会社ジャパンディスプレイ | 表示装置 |
WO2019064592A1 (ja) * | 2017-09-29 | 2019-04-04 | シャープ株式会社 | 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 |
CN109227036A (zh) * | 2018-08-17 | 2019-01-18 | 基准精密工业(惠州)有限公司 | 非晶合金精密零件的制造方法 |
CN109887983A (zh) * | 2019-03-20 | 2019-06-14 | 京东方科技集团股份有限公司 | 基板、显示面板以及基板的制备方法 |
CN111010468B (zh) * | 2019-12-03 | 2021-02-19 | Oppo广东移动通信有限公司 | 一种显示屏组件以及电子装置 |
US11682692B2 (en) | 2020-02-24 | 2023-06-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask layer below via structure in display device |
DE102020113616A1 (de) | 2020-02-24 | 2021-08-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hartmaskenschicht unter einer durchkontaktierungsstruktur in einer anzeigevorrichtung |
US11639470B2 (en) | 2020-12-28 | 2023-05-02 | Samsung Display Co., Ltd. | Etching composition for thin film containing silver, method for forming pattern and method for manufacturing a display device using the same |
KR20230124155A (ko) * | 2022-02-17 | 2023-08-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127555A (ja) | 1995-11-01 | 1997-05-16 | Sony Corp | 積層配線の形成方法 |
IT1299195B1 (it) | 1998-06-25 | 2000-02-29 | Sigma Tau Healthscience Spa | Composizione ad attivita' neuroprotettiva per la prevenzione ed il trattamento delle alterazioni nervose e comportamentali legate a stati |
US6861670B1 (en) * | 1999-04-01 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multi-layer wiring |
JP4434563B2 (ja) * | 2002-09-12 | 2010-03-17 | パイオニア株式会社 | 有機el表示装置の製造方法 |
JP4062171B2 (ja) * | 2003-05-28 | 2008-03-19 | ソニー株式会社 | 積層構造の製造方法 |
CN1307479C (zh) * | 2003-07-10 | 2007-03-28 | 友达光电股份有限公司 | 电容器装置 |
KR101101456B1 (ko) * | 2004-03-09 | 2012-01-03 | 이데미쓰 고산 가부시키가이샤 | 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법 |
KR100560792B1 (ko) * | 2004-03-23 | 2006-03-13 | 삼성에스디아이 주식회사 | 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법 |
JP2006047827A (ja) * | 2004-08-06 | 2006-02-16 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
KR101090258B1 (ko) * | 2005-01-03 | 2011-12-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법 |
JP2008010440A (ja) * | 2006-06-27 | 2008-01-17 | Mitsubishi Electric Corp | アクティブマトリクス型tftアレイ基板およびその製造方法 |
JP4353237B2 (ja) * | 2006-11-17 | 2009-10-28 | ソニー株式会社 | 画素回路および表示装置、並びに画素回路の製造方法 |
KR100804539B1 (ko) * | 2007-03-07 | 2008-02-20 | 삼성에스디아이 주식회사 | 유기 발광 디스플레이 장치 |
JP4329847B2 (ja) * | 2007-03-27 | 2009-09-09 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電気光学装置製造方法 |
KR100903622B1 (ko) * | 2007-11-27 | 2009-06-18 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
KR100924137B1 (ko) * | 2008-01-31 | 2009-10-29 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
JP5244439B2 (ja) * | 2008-04-08 | 2013-07-24 | 三菱電機株式会社 | 透明導電膜、表示装置、及びこれらの製造方法 |
JP5224242B2 (ja) * | 2008-04-09 | 2013-07-03 | Nltテクノロジー株式会社 | 表示装置、液晶表示装置、電子機器、及び表示装置用製造方法 |
JP5407638B2 (ja) * | 2009-07-28 | 2014-02-05 | セイコーエプソン株式会社 | アクティブマトリクス基板、電気光学装置、及び電子機器 |
KR101048987B1 (ko) * | 2009-12-10 | 2011-07-12 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 그의 제조 방법 |
JP2011221098A (ja) * | 2010-04-05 | 2011-11-04 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、及び電子機器 |
KR101714026B1 (ko) * | 2010-07-02 | 2017-03-09 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
JP5856760B2 (ja) * | 2011-06-03 | 2016-02-10 | ピクストロニクス,インコーポレイテッド | 表示装置及び表示装置の製造方法 |
-
2013
- 2013-01-28 JP JP2013013555A patent/JP2014145857A/ja active Pending
-
2014
- 2014-01-15 US US14/155,703 patent/US9219081B2/en active Active
- 2014-01-21 CN CN201810058465.0A patent/CN108109963B/zh active Active
- 2014-01-21 CN CN201710250126.8A patent/CN106952929B/zh active Active
- 2014-01-21 CN CN201410028412.6A patent/CN103972263A/zh active Pending
-
2015
- 2015-10-15 US US14/884,474 patent/US9548346B2/en active Active
-
2016
- 2016-12-21 US US15/387,114 patent/US9712651B2/en active Active
-
2017
- 2017-06-21 US US15/629,414 patent/US10341475B2/en active Active
-
2018
- 2018-03-01 US US15/909,210 patent/US20180191880A1/en not_active Abandoned
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840226B2 (en) | 2015-10-05 | 2020-11-17 | Sony Semiconductor Solutions Corporation | Light-emitting apparatus |
WO2017061226A1 (ja) * | 2015-10-05 | 2017-04-13 | ソニー株式会社 | 発光装置 |
JP2017152231A (ja) * | 2016-02-25 | 2017-08-31 | 株式会社ジャパンディスプレイ | 表示装置、表示装置の製造方法 |
WO2018179132A1 (ja) * | 2017-03-29 | 2018-10-04 | シャープ株式会社 | 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置 |
WO2018179175A1 (ja) * | 2017-03-29 | 2018-10-04 | シャープ株式会社 | 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ |
US10672854B2 (en) | 2017-03-29 | 2020-06-02 | Sharp Kabushiki Kaisha | Display device |
US11309512B2 (en) | 2017-03-30 | 2022-04-19 | Sharp Kabushiki Kaisha | Organic EL display device and method for manufacturing organic EL display device |
JP7113757B2 (ja) | 2017-07-17 | 2022-08-05 | 京東方科技集團股▲ふん▼有限公司 | 表示基板、表示基板の製造方法、および表示装置 |
JP2020526778A (ja) * | 2017-07-17 | 2020-08-31 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | 表示基板、表示基板の製造方法、および表示装置 |
WO2019073680A1 (ja) * | 2017-10-13 | 2019-04-18 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019075220A (ja) * | 2017-10-13 | 2019-05-16 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019191460A (ja) * | 2018-04-27 | 2019-10-31 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7109982B2 (ja) | 2018-04-27 | 2022-08-01 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2021028911A (ja) * | 2019-08-12 | 2021-02-25 | エルジー ディスプレイ カンパニー リミテッド | 電界発光表示装置およびヘッドマウント表示装置 |
US11335888B2 (en) | 2019-08-12 | 2022-05-17 | Lg Display Co., Ltd. | Electroluminescent display apparatus |
JP7210514B2 (ja) | 2019-08-12 | 2023-01-23 | エルジー ディスプレイ カンパニー リミテッド | 電界発光表示装置およびヘッドマウント表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US10341475B2 (en) | 2019-07-02 |
CN103972263A (zh) | 2014-08-06 |
US20140209914A1 (en) | 2014-07-31 |
CN106952929B (zh) | 2021-08-27 |
US20160035815A1 (en) | 2016-02-04 |
US20170289325A1 (en) | 2017-10-05 |
US9548346B2 (en) | 2017-01-17 |
CN108109963A (zh) | 2018-06-01 |
CN106952929A (zh) | 2017-07-14 |
US20170104857A1 (en) | 2017-04-13 |
CN108109963B (zh) | 2022-07-01 |
US9712651B2 (en) | 2017-07-18 |
US9219081B2 (en) | 2015-12-22 |
US20180191880A1 (en) | 2018-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10341475B2 (en) | Display unit, method of manufacturing the same, and electronic apparatus | |
US10482798B2 (en) | Display unit and electronic apparatus | |
EP1796171B1 (en) | Flat panel display and method of fabricating the same | |
WO2016052151A1 (ja) | 有機el表示装置およびその製造方法、並びに電子機器 | |
JP6031650B2 (ja) | 表示装置およびその製造方法、並びに電子機器 | |
US11374082B2 (en) | Electronic device and method of manufacturing electronic device, and electronic apparatus | |
WO2014027446A1 (en) | Thin film transistor and method of manufacturing the same, and display unit and electronic apparatus | |
JP5655421B2 (ja) | 半導体装置、表示装置、および電子機器 | |
US9634271B2 (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
US20140291687A1 (en) | Display unit, manufacturing method thereof, and electronic apparatus | |
JP2006243127A (ja) | シートディスプレイ | |
JP2012038924A (ja) | 半導体装置、表示装置、および電子機器 | |
JP2012059757A (ja) | 半導体装置の製造方法、半導体装置、表示装置、および電子機器 |