KR101101456B1 - 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법 - Google Patents

박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법 Download PDF

Info

Publication number
KR101101456B1
KR101101456B1 KR1020067018342A KR20067018342A KR101101456B1 KR 101101456 B1 KR101101456 B1 KR 101101456B1 KR 1020067018342 A KR1020067018342 A KR 1020067018342A KR 20067018342 A KR20067018342 A KR 20067018342A KR 101101456 B1 KR101101456 B1 KR 101101456B1
Authority
KR
South Korea
Prior art keywords
metal
oxide
electrode
film
transparent
Prior art date
Application number
KR1020067018342A
Other languages
English (en)
Other versions
KR20070018032A (ko
Inventor
가즈요시 이노우에
시게카즈 도마이
마사토 마쓰바라
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004070113A external-priority patent/JP2005258115A/ja
Priority claimed from JP2004130702A external-priority patent/JP2005317579A/ja
Priority claimed from JP2004132621A external-priority patent/JP4548651B2/ja
Priority claimed from JP2004272951A external-priority patent/JP4660667B2/ja
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20070018032A publication Critical patent/KR20070018032A/ko
Application granted granted Critical
Publication of KR101101456B1 publication Critical patent/KR101101456B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3227—Lanthanum oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3229—Cerium oxides or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3251—Niobium oxides, niobates, tantalum oxides, tantalates, or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3256—Molybdenum oxides, molybdates or oxide forming salts thereof, e.g. cadmium molybdate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3258—Tungsten oxides, tungstates, or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/327—Iron group oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3279—Nickel oxides, nickalates, or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3287—Germanium oxides, germanates or oxide forming salts thereof, e.g. copper germanate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3289—Noble metal oxides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50—Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54—Particle size related information
    • C04B2235/5418—Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5436—Particle size related information expressed by the size of the particles or aggregates thereof micrometer sized, i.e. from 1 to 100 micron
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50—Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54—Particle size related information
    • C04B2235/5418—Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5445—Particle size related information expressed by the size of the particles or aggregates thereof submicron sized, i.e. from 0,1 to 1 micron
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 에칭에 의한 잔사 등의 발생이 거의 없는 투명 도전막을 구비하는 박막 트랜지스터형 기판, 그의 제조 방법 및 이 박막 트랜지스터형 기판을 사용한 액정 표시 장치를 제공한다. 투명 기판, 상기 투명 기판 위에 설치된 소스 전극, 상기 투명 기판 위에 설치된 드레인 전극 및 상기 투명 기판 위에 설치된 투명 화소 전극을 구비하여 이루어지는 박막 트랜지스터형 기판에서, 상기 투명 화소 전극이 산화인듐을 주성분으로서 포함하며, 추가로 산화텅스텐, 산화몰리브덴, 산화니켈 및 산화니오븀으로부터 선택된 1종 또는 2종 이상의 산화물을 포함하는 투명 도전막이고, 상기 투명 화소 전극은 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 접속하고 있는 박막 트랜지스터형 기판, 그의 제조 방법 및 이 박막 트랜지스터형 기판을 사용한 액정 표시 장치이다.
박막 트랜지스터, 스퍼터링 타깃, 투명 도전막, 액정 표시 장치

Description

박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조 방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및 방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명 도전막, 투명 전극, 및 관련된 장치 및 방법 {THIN-FILM TRANSISTOR AND THIN-FILM TRANSISTOR SUBSTRATE AND PRODUCTION METHODS FOR THEM AND LIQUID CRYSTAL DISPLAY UNIT USING THESE AND RELATED DEVICE AND METHOD, AND, SPUTTERING TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED BY USING THIS AND TRANSPARENT ELECTRODE AND RELATED DEVICE AND METHOD}
제1 그룹: 분야
제1 그룹의 본 발명은 액정 표시 장치의 액정을 구동하는 박막 트랜지스터형 기판에 관한 것이다. 또한, 본 발명은 이 박막 트랜지스터형 기판을 제조하는 방법에 관한 것이며, 이 박막 트랜지스터형 기판을 사용한 액정 표시 장치에 관한 것이다.
박막 트랜지스터형 기판은, 박막 트랜지스터의 단축된 통칭을 사용하여 TFT 기판이라고 부르는 경우도 있다.
제2 그룹: 분야
또한 제2 그룹의 본 발명은 비정질 실리콘 박막 트랜지스터(α-SiTFT) 또는 폴리실리콘 박막 트랜지스터(p-SiTFT)를 사용한 액정 표시 장치의 제조 방법에 관 한 것이다. 더욱 상세하게는, 화소 전극 패턴과 소스ㆍ드레인 배선의 접촉 저항 및 게이트 배선 취출부, 소스ㆍ드레인 전극 취출부의 배선 금속과 투명 전극의 접촉 저항을 감소시킬 수 있는 액정 표시 장치 및 그의 제조 방법에 관한 것이다.
특히, 스퍼터링 타깃(sputtering target)에 대한 고안, 이 스퍼터링 타깃을 사용한 제조 방법에 따른 투명 도전막, 및 이 투명 도전막을 구비한 투명 도전 유리 기판에 관한 것이다.
제3 그룹: 분야
제3 그룹의 본 발명은 박막 트랜지스터(Thin Film Transistor: 이하, TFT로 기재하는 경우도 있음) 기판, 특히 TFT에 관한 것이다. 또한, 이 TFT 기판의 제조 방법에 관한 것이다. 또한, 이 TFT 기판을 사용한 액정 표시 장치에 관한 것이다.
제4 그룹: 분야
제4 그룹의 본 발명은 비정질 실리콘 박막 트랜지스터(α-SiTFT) 또는 폴리 실리콘 박막 트랜지스터(p-SiTFT)를 사용한 액정 표시 장치의 제조 방법에 관한 것이다. 더욱 상세하게는, 화소 전극 패턴과 배선과 소스ㆍ드레인 배선의 접촉 저항 및 게이트 배선 취출부, 소스 드레인 전극 취출부의 배선 금속과 투명 전극의 접촉 저항을 감소시킬 수 있는 액정 표시 장치 및 그의 제조 방법에 관한 것이다.
특히, 제4 그룹의 본 발명은 TFT 기판(TFT를 어레이상(狀)으로 배치한 TFT 어레이 기판을 포함함), 액정 구동용 전극 기판 및 스퍼터링 타깃에 관한 것이기도 하다.
제1 그룹: 배경
종래부터, 액정 표시 장치는 예의 연구 개발되었다. 특히, 최근 대형 텔레비전용 액정 표시 장치가 등장한 후, 더욱 활발히 연구 개발되고 있다.
이 액정 표시 장치의 화소 전극의 재료에는 일반적으로, ITO(Indium Tin Oxide: 인듐ㆍ주석 산화물)이 사용되고 있다. 이것은 ITO가 도전성 및 투명성이 우수하며, 강산(왕수(王水), 염산계 에칭제)에 의해 용이하게 에칭할 수 있기 때문이다.
그러나, 스퍼터링에 의해 대형 기판으로 성막되는 ITO는 결정질의 막이기 때문에, 기판 온도 또는 분위기 가스 및 플라즈마 밀도의 상태 등에 따라 결정의 상태가 다양하게 변화되며, 동일한 기판 위에 결정질의 막과 비정질의 막이 혼재되는 경우가 있다. 이 혼재가 원인이 되어, 에칭 불량(인접하는 전극과의 도통, 오버 에칭에 의한 화소 전극의 가늘어짐 및 에칭 잔사에 의한 화소 불량 등)의 문제점이 자주 발생하고 있었다.
에칭시에 생기는 문제점을 해결하기 위해, 예를 들면 일본 특허 공개 (소)63-184726호 공보에는, ITO 화소 전극막을 비정질로 함으로써, HCl-HNO3-H2O계의 에칭액에 대한 ITO/Al 에칭 속도비를 크게 하여, 에칭시에 발생하는 Al의 용출을 개선하는 방법이 개시되어 있다.
또한, 상기 ITO를 포함하는 타깃은 장시간의 연속 성막시에, 타깃 표면에 흑색의 입자(노듈: nodule)를 발생시켜 이상 방전을 야기하거나, 이물질을 발생시켜 화소 불량을 야기하는 경우도 자주 있었다.
따라서, ITO를 성막할 때, 스퍼터 가스 중에 물 또는 수소를 첨가함으로써 비정질 상태의 ITO를 성막하며, 이 성막한 ITO를 에칭한 후, 가열하여 결정화하는 방법이 검토되고 있다. 그러나, 성막시에 물 또는 수소를 첨가하면, 바탕 기판에 대한 밀착성이 저하되거나, ITO 표면이 환원되어 노듈이 대량으로 발생하는 경우가 자주 있었다.
이들의 문제점을 해결하는 목적으로, 상기 ITO 대신에 IZO(등록 상표: 이데미쯔 코산 가부시끼가이샤, Indium Zinc Oxide: 인듐ㆍ아연 산화물)가 사용되고 있다. 이 IZO는 성막시에 거의 완전한 비정질막을 성막할 수 있으며, 약산인 옥살산계 에칭제에 의해 에칭할 수 있고, 인산ㆍ아세트산ㆍ질산의 혼합산 또는 질산 제2 세륨암모늄 수용액 등으로도 에칭할 수 있는 등, 유용성이 풍부하다. 또한, 이 IZO는 ITO에 비해, 보다 약한 산으로 에칭하는 것이 가능하다. 또한, 이 IZO를 포함하는 타깃은 스퍼터링시에 노듈의 발생이 적고, 이물질의 발생도 억제되기 때문에, 유용한 타깃이라고 할 수 있다.
상기 IZO를 포함하는 타깃으로서, 예를 들면 하기 일본 특허 공개 (평)6-234565호 공보에는, 화학식 In2O3(ZnO)m(m=2 내지 20)으로 표시되는 육방정 층상 화합물을 포함하는 산화물의 소결체를 포함하는 타깃이 개시되어 있다. 이 타깃에 따르면, 내습성(내구성)이 우수한 투명 도전막을 성막하는 것이 가능해진다.
또한, 상기 IZO를 포함하는 투명 도전막으로서, 예를 들면 하기 일본 특허 공개 (평)6-187832호 공보에는 인듐 화합물과 아연 화합물을 알칸올아민 존재하에 용해시켜 제조한 코팅 용액을 기판에 도포하여 소성한 후, 환원 처리함으로써 투명 도전막을 제조하는 방법이 개시되어 있다. 이 투명 도전막의 제조 방법에 따르면, 내습성(내구성)이 우수한 투명 도전막을 얻을 수 있다.
또한, 상기 IZO를 포함하는 투명 도전막을 에칭하는 방법으로서, 예를 들면 하기 일본 특허 공개 (평)11-264995호 공보에는, In2O3-ZnO를 포함하는 투명 도전막을 옥살산 수용액로 에칭함으로써, 화소 전극을 형성하는 액정 표시 장치의 제조 방법이 개시되어 있다. 이 액정 표시 장치의 제조 방법에 따르면, 옥살산 용액을 사용하여 에칭을 행하기 때문에, 화소 전극의 패턴을 용이하게 형성할 수 있다. 이 때문에, 수율을 향상시킬 수 있다.
제2 그룹: 배경
액정 표시 장치는 저소비 전력 및 풀 컬러화의 용이 등의 특징을 갖기 때문에 박형 디스플레이 중에서 유망시되며, 최근 표시 화면의 대형화에 대한 개발이 활발하다. 이 중에서도, 각 화소마다 α-SiTFT(TFT: Thin Film Transistor: 박막 트랜지스터) 또는 p-SiTFT를 스위칭 소자로서 매트릭스상으로 배열하여 구동하는 활성 매트릭스 방식 액정 평면 디스플레이는, 800×600 화소 이상의 고정밀화를 행하여도, 콘트라스트비가 열화되지 않기 때문에, 고성능 컬러 표시용 평면 디스플레이로서 주목받고 있다. 이러한 활성 매트릭스 방식 액정 평면 디스플레이에서는, 화소 전극으로서 ITO(Indium Tin Oxide)와 같은 투명 전극, 소스 전극으로서는 Al 계 합금 박막을 사용하는 경우가 많은데, 이것은 ITO가 시트 저항이 낮고 투과율이 높으며, Al은 용이하게 패턴화할 수 있을 뿐만 아니라 저저항이고 밀착성이 높기 때문이다.
도 1은 본 발명에 따른 액정 평면 디스플레이의 제조 공정에서, 화소 전극의 패턴 형성이 종료된 단계의 비정질-SiTFT 근방의 단면을 도시한 것이지만, 종래의 액정 디스플레이도 화소 전극의 소재를 제외하고, 기본적인 구조는 마찬가지이기 때문에 이것을 이용하여 설명한다.
도 1에서, 투광성 유리 기판 (1) 위에 게이트 전극 (2)의 패턴을 형성하고, 이어서 플라즈마 CVD(Chemical Vapor Deposition)법을 이용하여, SiN 게이트 절연막 (3), 비정질-Si:H(i)막 (4), 채널 보호막 (5) 및 비정질-Si:H(n)막 (6)을 연속적으로 형성하여, 원하는 형상으로 패턴화한다.
또한, Al을 주체로 하는 금속막을 진공 증착법 또는 스퍼터법에 의해 퇴적하고, 포토리소그래피 기술에 의해 소스 전극 (7)의 패턴 및 드레인 전극 (8)의 패턴 (8)을 각각 형성하여, α-SiTFT 소자 부분이 완성된다.
이 위에, ITO막을 스퍼터링법으로 퇴적하여, 포토리소그래피 기술에 의해 소스 전극 (7)과 전기적으로 접속된 화소 전극 (9)의 패턴이 형성된다. ITO막을 Al막 이후에 퇴적하는 이유는, 비정질-Si:H막 (4)(및 (6))와 소스 전극 (7) 및 드레인 전극 (8)의 전기적인 콘택트 특성을 열화시키지 않기 때문이다. 또한, Al은 저렴하고 비저항이 낮으며, 게이트 전극 (2) 및 소스 전극 (7)ㆍ드레인 전극 (8)의 배선의 저항 증대에 따른 액정 디스플레이의 표시 성능의 저하를 방지하는 의미에 서 필수적인 재료이다.
상기한 제조 공정에서, Al을 주체로 하는 소스 전극 (7)ㆍ드레인 전극 (8)의 패턴을 형성한 후, ITO 화소 전극 (9)의 패턴을 HCl-HNO3-H2O계 에칭액으로 가공하면, 가공 종료 시점에 Al 패턴이 용출되는 사태가 자주 발생하는 경우가 있다.
이것은 본래, Al도 ITO 에칭액인 HCl-HNO3-H2O계 에칭액에 용해되는 성질을 갖고 있는 것에 기인한다. 에칭액 중의 HNO3은 Al 표면에 얇은 Al 산화막을 형성하며, Al의 용출을 방지하는 의미로 첨가되어 있지만, ITO막의 에칭 시간이 길거나, Al 퇴적 중에 혼입된 Al막 중의 불순물 및 이물질 등의 결함 부분이 존재하면, 국부 전지 반응에 의해, 상기한 Al의 산화 효과가 충분히 작용하지 않는 것이라고 생각된다.
이러한 Al의 용출을 방지하기 위해 ITO막을 비정질로 함으로써, HCl-HNO3-H2O계의 에칭액에 대한 ITO/Al 에칭레이트비를 크게 하는 것이 알려져 있다. 이 것은 예를 들면, 후술하는 일본 특허 공개 (소)63-184726호 공보에 기재되어 있다. 또한 에칭레이트비란, 에칭의 속도비를 말한다.
그러나, ITO막을 비정질로 하여도 HCl-HNO3-H2O계의 에칭액을 사용하기 때문에, Al의 용출은 완전하게는 방지되어 있지 않으므로, 고정밀 액정 디스플레이를 실현하기에는 곤란하였다. 이러한 문제에 감안하여 이루어진 발명으로서 후술하는 일본 특허 공개 (평)6-234565호 공보가 알려져 있다. 이 일본 특허 공개 (평)6- 234565호 공보에는, Al 게이트 전극, 소스 전극ㆍ드레인 전극의 각 패턴 위에서의 투명 전극, 화소 전극 (9)의 패턴화를 옥살산계의 에칭액을 사용함으로써 패턴화를 용이하게 하여, 고정밀 액정 디스플레이의 제조 방법을 제공하는 것을 목적으로 하며, 산화인듐-산화아연을 포함하는 조성의 투명 전극을 사용하는 것이 제안되어 있다.
이러한 구성에서는, Al 게이트선/투명 전극, Al 소스ㆍ드레인 전극/화소 전극 사이에서 접촉 저항이 발생한다고 알려져 있으며, 통상적으로 Al선을 Ti, Cr 및 Mo 등의 배리어 금속으로 덮는 것이 일반적이다. 이러한 배리어 금속에 대해서는, 후술하는 일본 특허 공개 (평)10-65174호 공보, 일본 특허 공개 (평)11-184195호 공보, 일본 특허 공개 (평)11-258625호 공보 및 일본 특허 공개 (평)11-253976호 공보에 기재되어 있다.
제3 그룹: 배경
매트릭스형 액정 표시 장치는 통상적으로, TFT 어레이 기판, 대향 기판, 이 TFT 어레이 기판 및 대향 기판에 협지(狹持)된 액정 등의 표시 재료로 구성되어 있다. 매트릭스형 액정 표시 장치는 이 표시 재료에 대하여, 화소마다 선택적으로 전압을 인가함으로써 소정의 화상을 표시한다.
TFT 어레이 기판 위에는 반도체 박막(이하, 간단히 반도체막으로 기재함) 등이 설치되며, 한편, 대향 기판 위에는 대향 전극, 컬러 필터 및 블랙 매트릭스 등이 설치되어 있다. 이러한 TFT 어레이 기판 등을 사용한 액정 표시 장치(Liquid Crystal Display: 이하, LCD로 기재함)를 이하 TFT-LCD라고 부른다.
상기 TFT 어레이 기판에는 유리 등을 포함하는 절연성 기판 위에, 각 소자마다 어레이상으로 게이트 전극, 소스 전극, 드레인 전극 및 반도체막을 포함하는 TFT와 화소 전극이 적어도 설치되어 있다. 또한, 이외에도 배향막 또는 필요에 따라 축적 용량 등이 설치됨과 동시에, 각 화소 사이에는 게이트 배선 또는 소스 배선 등의 신호선이 설치되어 있다. 이들의 게이트 배선 및 소스 배선은 상기 절연성 기판 위에 각각 서로 직교하도록, 복수개씩 설치되어 표시 영역이 구성되어 있다. 또한, 이 표시 영역의 외측에는 각 신호선에 대응하여, 입력 단자 또는 TFT를 구동하는 구동 회로 등이 각각 설치되어 있다.
또한, 이러한 TFT 어레이 기판을 사용한 액정 표시 장치를 제조하기 위해서는, 유리 기판 위에, TFT에 포함되는 게이트 및 소스/드레인과 그 밖의 공통 배선을 어레이상으로 제조하여, 표시 영역으로 한다. 또한, 이 표시 영역의 주변에 입력 단자, 예비 배선 및 구동 회로 등을 배치한다.
또한 본 특허에서는, 게이트 전극 및 게이트 배선의 총칭을 게이트로 기재하고, 소스 전극 및 소스 배선의 총칭을 소스로 기재한다. 또한, 드레인 전극을 간단히 드레인으로 기재하는 경우도 있다. 또한, 소스 및 드레인의 총칭을 소스/드레인으로 기재한다. 또한 본 특허에서, 제1 도체는 구체적으로 이들의 게이트, 소스 및 드레인이고, 제2 도체는 상기 화소 전극이다.
TFT 어레이 기판의 절연성 기판 위에는 소정의 기능을 발휘시키기 위해, 도전성 박막(이하, 간단히 도전막으로 기재함) 또는 절연성 박막(이하, 간단히 절연막으로 기재함)을 필요에 따라 배치하는 것도 바람직하다. 한편 대향 기판 위에는 상술한 바와 같이, 대향 전극이 설치됨과 동시에, 컬러 필터 또는 블랙 매트릭스가 설치된다.
상술한 바와 같이, TFT 어레이 기판과 대향 전극을 제조한 후, 이들 2매의 기판 사이에 액정 재료를 주입할 수 있도록, 소정의 간극을 설치한다. 이 상태로, 양 기판을 그의 주위에서 접합시킨 후, 이들 기판의 간극에 액정 재료를 주입하여 TFT-LCD를 제조한다.
TFT-LCD에 사용되는 TFT 어레이 기판 또는 대향 기판에는, 공지된 박막 기술을 이용하여 다양한 반도체 소자 등이 설치된다. 예를 들면, TFT 어레이 기판의 반도체 소자를 제조하기 위해서는, 상술한 바와 같이 절연성 기판 위에 게이트, 소스 및 드레인(이하, 이들을 제1 도체로 기재함)과, 반도체막, 절연막 및 화소 전극(이하, 제2 도체로 기재함)을 구성하는 도전막 등이 형성된다. 이때 일반적으로는, 제2 도체는 제1 도체 위에 설치된 절연막의 위에 형성되기 때문에, 제2 도체 및 제1 도체가 직접 접촉하지는 않는다. 이 때문에, 제1 도체와 제2 도체 사이에 전기적인 접속을 취하는 경우에는, 절연막에 콘택트 홀(contact hole)을 형성한다. 즉, 절연막에 형성된 콘택트 홀을 통해, 제1 도체와 제2 도체가 전기적으로 접속하는 것이다.
한편 상기 제1 도체, 특히 게이트 배선 또는 소스 배선의 재료로서는, TFT-LCD의 대형화 또는 고정밀화에 따라, 신호 전달의 지연을 방지하기 위해, 순Al 또는 Al 합금이 그의 특성상 및 공정상의 관점에서 바람직하다고 생각되고 있다. 그 이유는 순Al 또는 Al 합금이 전기적으로 저저항이기 때문이다.
그러나, 투명성의 화소 전극(제2 도체)의 재료로서, ITO(Indium Tin Oxide: 인듐ㆍ주석 산화물) 또는 IZO(등록 상표: 이데미쯔 코산 가부시끼가이샤, Indium Zinc Oxide: 인듐ㆍ아연 산화물) 등을 사용하는 경우에는, 제1 도체의 재료로서 상기 순Al 또는 Al 합금을 사용하는 것은 반드시 바람직하다고는 생각되지 않았다. 그 이유는, 상기 제2 도체와 제1 도체가 접속(이하, 콘택트로 기재하는 경우도 있음)하면, 이 콘택트 저항은 1×E10 내지 1×E12 Ω으로 매우 높아져, 양호한 콘택트 특성을 얻을 수 없기 때문이다.
이 때문에, 절연막에 개구된 콘택트 홀을 통해 순Al 또는 Al 합금을 포함하는 제1 도체와, ITO 또는 IZO 등의 투명 도전막을 포함하는 제2 도체를 직접 콘택트하는 구조의 TFT 어레이 기판에서, 양호한 콘택트 저항을 얻는 것은 곤란하다고 생각되고 있었다.
이 문제를 해결하는 방법으로서, 상기 제1 도체 및 상기 제2 도체가 양호한 콘택트를 얻기 위해, 종래부터 다양한 방법이 검토되었다. 예를 들면, 하기 일본 특허 공개 (평)4-253342호 공보에는, Al을 포함하는 Al층과, 산화되기 어려운 도전성의 금속층을 포함하는 2층 구조의 소스 전극을 갖는 박막 트랜지스터 어레이 기판이며, 화소 전극이 패시베이션막으로 형성된 콘택트 홀을 통해, 소스 전극의 금속층과 접속하고 있는 박막 트랜지스터 어레이 기판이 개시되어 있다. 이와 같이, 화소 전극이 금속층과 접속함으로써, 소스 전극과 화소 전극의 전기적 접촉이 양호해진다.
또한, 하기 일본 특허 공개 (평)4-305627호 공보에는 드레인 전극 위의 콘택 트 홀 내에, 원하는 두께로 금속층을 형성하여, 콘택트 홀에 의한 단차를 효과적으로 감소시킴으로써, 제조 공정이 보다 간략화되고, 화소 전극이 절단되기 어려운 활성 매트릭스 기판의 제조 방법이 개시되어 있다.
또한, 하기 일본 특허 공개 (평)8-18058호 공보에는, 실리사이드를 형성하는 금속을 포함하는 하부층과, 구리를 포함하는 상부층을 포함하는 2층 구조의 드레인 전극을 갖는 박막 트랜지스터 어레이이며, 화소 전극이 보호막으로 형성된 콘택트 홀을 통해, 드레인 전극의 상부층과 접속하고 있는 박막 트랜지스터 어레이가 개시되어 있다. 이와 같이, 화소 전극이 구리를 포함하는 상부층과 접속함으로써, 박막 트랜지스터 어레이는 드레인 전극의 저항이 낮고, 양호한 전기적 콘택트를 유지하면서, 높은 효율로 액정에 대하여 전압을 인가할 수 있다.
또한, 하기 일본 특허 공개 (평)11-284195호 공보에는, 순Al 또는 Al 합금을 포함하는 하층과, 순Al 또는 Al 합금에 N, O, Si 및 C 중으로부터 1종 이상의 원소를 첨가하여 이루어지는 상층을 포함하는 2층 구조의 제1 전극을 갖는 박막 트랜지스터이며, 제2 전극과 제1 전극의 상층이 전기적으로 접속하고 있는 박막 트랜지스터가 개시되어 있다.
하기 일본 특허 공개 (평)4-253342호 공보 내지 일본 특허 공개 (평)11-284195호 공보의 기판에서의 소스 전극 또는 게이트 전극에서, 화소 전극과 접속하는 부분은 모두 2층 구조로 되어 있었다(예를 들면, 일본 특허 공개 (평)4-253342호 공보의 소스 전극은 순Al 또는 Al 합금 위에 Cr, Ti, Mo, Cu 및 Ni 등을 성막한 2층 구조로 되어 있음).
제4 그룹: 배경
액정 표시 장치는 저소비 전력 및 풀 컬러화의 용이 등의 특징을 갖기 때문에 박형 디스플레이 중에서 유망시되며, 최근 표시 화면의 대형화에 따른 개발이 활발하다. 이 중에서도, 각 화소마다 α-SiTFT 또는 p-SiTFT를 스위칭 소자로서 매트릭스 위에 배열하여, 각 화소를 구동하는 활성 매트릭스 방식 액정 평면 디스플레이는 800×600 화소 이상의 고정밀화를 행하여도, 콘트라스트비가 열화되지 않기 때문에, 고성능 컬러 표시용 평면 디스플레이로서 주목받고 있다. 이러한 활성 매트릭스 방식 액정 평면 디스플레이는 화소 전극으로서 ITO(Indium Tin Oxide)와 같은 투명 전극, 소스 전극으로서는 Al계 합금 박막을 사용하는 경우가 많다. 이것은 ITO는 시트 저항이 높고, Al은 용이하게 패턴화할 수 있을 뿐만 아니라 저저항이고 밀착성이 높기 때문이다.
도 10은 본 발명에 따른 액정 평면 디스플레이의 제조 공정에서, 화소 전극의 패턴 형성이 종료된 단계의 α-SiTFT 근방의 단면도를 도시한 것이다. 도 11은 종래의 액정 평면 디스플레이의 제조 공정에서, 화소 전극의 패턴 형성이 종료된 단계의 α-SiTFT 근방의 단면도를 도시한 것이다.
도 11에서, 투광성의 유리 기판 (3001) 위에 게이트 전극 (3002)의 패턴을 형성하고, 이어서 플라즈마 CVD법을 이용하여, SiN을 포함하는 게이트 절연막 (3003), α-Si:H(i)막 (3004) 및 SiN을 포함하는 채널 보호막 (3005)를 연속적으로 형성한다. 이어서 에칭에 의해, 채널 보호막 (3005)를 원하는 형상으로 패턴화한다. 또한, α-Si:H(n)막 (3006) 및 Al을 주체로 하는 금속막을 CVD법, 진공 증착 법 또는 스퍼터법에 의해 퇴적하여, 포토리소그래피 기술에 의해 소스 전극 (3007)(의 패턴) 및 드레인 전극 (3008)(의 패턴)을 형성하며, α-Si:H(n)막 (3006) 및 α-Si:H(i)막 (3004)를 형성하여 α-SiTFT 소자 부분이 완성된다. 그리고 필요에 따라, 투명 수지 레지스트 (3010)을 퇴적하여, 콘택트 홀 (3012)를 설치한다.
이 위에 ITO막을 스퍼터링법을 이용하여 퇴적하여, 포토리소그래피 기술에 의해 소스 전극 (3007)과 전기적으로 접속된 화소 전극 패턴 (3009)를 형성한다. 이때, 게이트 전극 (3002)는 Al/Cr(또는 Al/Mo 및 Al/Ti)의 적층막으로 하고, 소스 전극 (3007), 드레인 전극 (3008)은 Cr/Al/Cr(또는 Mo/Al/Mo 및 Ti/Al/Ti)의 3층 적층막으로 한다. 이것은 ITO막과 게이트 전극 (3002), 소스 전극 (3007) 및 드레인 전극 (3008) 사이의 전기적인 콘택트 특성을 열화시키지 않기 때문이다. 또한, Al은 저렴하고 비저항이 낮으며, 게이트 전극 (3002), 소스 전극 (3007) 및 드레인 전극 (3008)의 배선의 저항 증대에 따른 액정 디스플레이의 표시 성능의 저하를 방지하는 의미에서 필수적인 재료이다.
ITO막을 Al막 이후에 퇴적하는 이유는, α-Si:H(i)막 (3004) 및 α-Si:H(n)막 (3006)과, 소스 전극 (3007) 및 드레인 전극 (3008) 사이의 전기적인 콘택트 특성을 열화시키지 않기 때문이다. 또한, 이 Al이 저렴하고 비저항이 낮은 것은 상술한 바와 같다.
위에서 설명한 제조 공정에서, Al을 주체로 하는 소스 전극 (3007)ㆍ드레인 전극 (3008)의 패턴을 형성한 후, ITO를 포함하는 화소 전극 패턴 (3009)를 HCI- HNO3-H2O계 에칭액으로 가공하면, 가공 종료 시점에서 Al 패턴이 용출되는 사고가 발생하는 경우가 자주 있다.
이것은 본래, Al도 ITO를 에칭하는 에칭액인 HCl-HNO3-H2O계 에칭액에 용해되는 성질을 갖고 있는 것에 기인한다. 에칭액 중의 HNO3은 Al 표면에 얇은 Al산화막을 형성하여, Al의 용출을 방지하는 의미로 첨가되어 있지만, ITO막의 에칭 시간이 길거나, Al 퇴적 중에 혼입된 Al막 중의 불순물 및 이물질 등의 결함 부분이 존재하면, 국부 전지 반응에 의해 상기한 Al의 산화 효과가 충분히 작용하지 않는다고 생각된다.
이러한 Al의 용출을 방지하기 위해 ITO막을 비정질로 함으로써, HCl-HNO3-H2O계의 에칭액에 대한 ITO/Al 에칭 속도비를 크게 하는 것이 하기 일본 특허 공개 (소)63-184726호 공보에 기재되어 있다.
그러나, ITO막을 비정질로 하여도 HCl-HNO3-H2O계의 에칭액을 사용하기 때문에, Al의 용출은 완전하게는 방지되지 않으므로, 고정밀 액정 디스플레이를 실현할 수 없었다.
상술한 문제에 감안하여 이루어진 발명이 하기 일본 특허 공개 (평)11-264995호 공보에 기재되어 있다. 이 일본 특허 공개 (평)11-264995호 공보에는 Al 게이트, 소스ㆍ드레인 전극 패턴 위에서의 투명 전극 및 화소 전극의 패턴화를 옥살산계의 에칭액을 사용함으로써 패턴화를 용이하게 하는 것이 기재되어 있다. 또 한, 일본 특허 공개 (평)11-264995호 공보에는 고정밀 액정 디스플레이의 제조 방법을 제공하는 것을 목적으로서, 산화인듐-산화아연을 포함하는 조성의 투명 전극을 사용하는 것이 제안되어 있다.
일반적으로 이러한 구성을 채용하는 경우, Al 게이트선/투명 전극, Al 소스ㆍ드레인 전극/화소 전극 사이에서 접촉 저항이 발생한다고 알려져 있으며, 통상적으로 Al선을 Ti, Cr 및 Mo 등의 배리어 금속으로 덮는 것이 일반적이다. 이러한 구성은 하기 일본 특허 공개 (평)10-65174호 공보, 일본 특허 공개 (평)11-184195호 공보, 일본 특허 공개 (평)11-258625호 공보 및 일본 특허 공개 (평)11-253976호 공보 등에 기재되어 있다.
이와 같이 Al 배선을 사용하는 경우, 배리어 금속을 사용하지 않을 수 없기 때문에 이 배리어 금속의 성막 및 에칭이 필요하며, 제조 공정을 복잡하게 할 우려가 있다.
또한, Al에 각종 금속을 첨가한 합금의 이용이 보고되어 있지만, 상기 접촉 저항을 작게 하는 것은 매우 곤란할 것으로 예상된다. 그 이유는, Al 자체 표면에 산화 피막을 형성하기 때문이다. 이 산화 피막은 절연체이며, 이 절연체가 접촉 저항을 크게 하고 있다고 생각되기 때문이다. 이러한 기재는, 예를 들면 하기 일본 특허 공개 (평)7-45555호 공보, 일본 특허 공개 (평)7-301705호 공보 및 일본 특허 공개 (평)1-289140호 공보에 기재되어 있다.
이 산화 피막에 의한 접촉 저항을 감소시키기 위해, Al 박막 위에 In 및 Zn 등의 금속의 박막을 설치하는 방법 등이 제안되어 있다. 이 방법에 따르면 접촉 저항은 작아지지만, 이들의 박막을 성막할 필요가 생기기 때문에, 화소 전극의 투과율이 저하되는 등의 문제점이 있었다. 이러한 기재가 하기 일본 특허 공개 제2003-017706호 공보에 기재되어 있다.
특허 문헌 1: 일본 특허 공개 (소)63-184726호 공보
특허 문헌 2: 일본 특허 공개 (평)6-234565호 공보
특허 문헌 3: 일본 특허 공개 (평)6-187832호 공보
특허 문헌 4: 일본 특허 공개 (평)11-264995호 공보
특허 문헌 5: 일본 특허 공개 (평)11-264996호 공보
특허 문헌 6: 일본 특허 공개 (평)10-65174호 공보
특허 문헌 7: 일본 특허 공개 (평)11-184195호 공보
특허 문헌 8: 일본 특허 공개 (평)11-258625호 공보
특허 문헌 9: 일본 특허 공개 (평)11-253976호 공보
특허 문헌 10: 일본 특허 공개 (평)4-253342호 공보
특허 문헌 11: 일본 특허 공개 (평)4-305627호 공보
특허 문헌 12: 일본 특허 공개 (평)8-18058호 공보
특허 문헌 13: 일본 특허 공개 (평)11-284195호 공보
특허 문헌 14: 일본 특허 공개 (평)7-45555호 공보
특허 문헌 15: 일본 특허 공개 (평)7-301705호 공보
특허 문헌 16: 일본 특허 공개 (평)1-289140호 공보
특허 문헌 17: 일본 특허 공개 제2003-017706호 공보(일본 특원 2001- 200710)
[도 1] 본 실시예 1-1 내지 1-3의 α-SiTFT 활성 매트릭스 기판의 근방의 단면도이다.
[도 2] 본 변형 실시예 1-1의 α-SiTFT 활성 매트릭스 기판의 근방의 단면도이다.
[도 3] 본 실시예 2-9에서의 제1회째 성막의 모습을 나타내는 설명도이다.
[도 4] 본 실시예 2-9에서의 제2회째 성막의 모습을 나타내는 설명도이다.
[도 5] 본 실시예 2-9에서의 접촉 저항 측정의 모습을 나타내는 설명도이다.
[도 6] 본 실시예에 따른 TFT 어레이 기판의 제조 공정을 나타내는 단면 설명도이다.
[도 7] 본 실시예에 따른 TFT 어레이 기판의 제조 공정을 나타내는 별도의 단면 설명도이다.
[도 8] 본 실시예에 따른 TFT 어레이 기판의 제조 공정을 나타내는 또 다른 단면 공정도이다.
[도 9] 본 실시예에서의 켈빈 패턴(Kelvin Pattern)의 배선의 외관 및 측정 모습을 나타내는 배선도이다.
[도 10] 본 실시 형태에서의 액정 평면 디스플레이의 제조 공정에서, 화소 전극의 패턴 형성이 종료된 단계의 α-SiTFT근방의 단면도이다.
[도 11] 종래의 기술에서의 액정 평면 디스플레이의 제조 공정에서, 화소 전 극의 패턴 형성이 종료된 단계의 α-SiTFT 근방의 단면도이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
1: 유리 기판
2: 게이트 전극
3: 게이트 절연막
4: α-Si:H(i)막
5: 채널 보호층
6: α-Si:H(n)막
7: 드레인 전극
8: 소스 전극
9: 투명 도전막
10: 투명 수지 레지스트
11: 반사 전극
12: 게이트 전극 배선
100: α-SiTFT 활성 매트릭스 기판
102: 게이트 전극
107: 드레인 전극
108: 소스 전극
200: α-SiTFT 활성 매트릭스 기판
1100: 슬라이드 유리
1102: 제1회째 성막용 마스크
1104: Al 패턴
1106: 제2회째 성막용 마스크
1108: 금속 산화물
1110: 제1 접촉 저항 측정용 기판
1120: 제2 접촉 저항 측정용 기판
2001: 투명 절연성 기판
2002: 게이트 전극
2004: 게이트 절연막
2005: 반도체층 a-Si막
2006: 반도체층 n+a-Si막
2007a: 드레인 전극
2007b: 소스 전극
2009: 층간 절연막
2010: 콘택트 홀
2011: 화소 전극
2021: TFT부
2022: 단자부
2100: TFT 어레이 기판
3001: 유리 기판
3002: 게이트 전극
3002a: 게이트 전극 배선
3003: 게이트 절연막
3004: α-Si:H(i)막
3005: 게이트 절연막
3006: α-Si:H(n)막
3007: 소스 전극
3008: 드레인 전극
3009: 화소 전극 패턴
3010: 투명 수지 레지스트
3012: 콘택트 홀
3014: 게이트선 취출부
3016: 소스ㆍ드레인선 취출부
제1 그룹: 과제
그러나, 투명한 화소 전극의 재료로서 일반적으로 사용되고 있는 ITO는, Al과 접촉하고 있는 경우, 전지 반응을 일으키기 쉽다는 문제점이 있었다. 또한, 결정질의 ITO는, 왕수 또는 염산 등의 강산이 아니면 에칭할 수 없으며, 에칭 중에 예를 들면 TFT의 배선 재료 등을 부식시키는 문제점이 발생하는 경우도 있었다. 한편, 비정질의 ITO인 경우에는, 바탕 기판과의 밀착성의 저하가 종종 관찰되거나, TFT 배선 재료와의 접촉 저항의 증대를 초래한 경우도 있었다. 또한, 에칭시에 잔사를 발생시켜, 전극 간의 쇼트 또는 액정 구동의 문제점이 발생할 우려도 있었다.
이에 대하여, 비정질계의 재료로서 IZ0가 고안되어 있지만, 이 재료는 산화인듐과 산화아연으로부터 특수한 육방정 층상 화합물을 생성시켜야만 하기 때문에, 제조 공정이 번잡해질 뿐만 아니라, 비용이 비싸지는 것이 과제였다.
제1 그룹의 본 발명은 상기 과제에 감안하여 이루어진 것이며, 에칭에 의한 잔사 등의 발생이 거의 없는 투명 도전막을 구비하는 박막 트랜지스터형 기판을 제공하는 것을 목적으로 한다. 또한, 본 발명의 다른 목적은, 상기 박막 트랜지스터형 기판을 이용한 액정 표시 장치를 제공하는 것이다. 또한, 본 발명의 또 다른 목적은 상기 박막 트랜지스터형 기판이 효율적으로 얻어지는 제조 방법을 제공하는 것이다.
제2 그룹: 과제
본 발명의 제2 그룹은 상기 과제에 감안하여 이루어진 것이며, 특정한 금속을 함유하는 투명 도전 재료를 화소 전극 및 투명 전극에 사용함으로써, TFT(박막 트랜지스터) 기판의 제조 방법을 간략화하는 것이다. 바꾸어 말하면, 배리어 금속 등을 퇴적하기 위한 공정이 불필요한 제조 방법을 제공하는 것이 본 발명의 목적이다.
마찬가지로, 본 발명은 이와 같은 화소 전극 및 투명 전극을 스퍼터법으로 성막하기 위한 스퍼터링 타깃을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 특정한 금속을 함유하는 투명 도전 재료를 화소 전극 및 투명 전극에 사용함으로써, Al 게이트/투명 전극, Al 소스ㆍ드레인/화소 전극을 (배리어 금속 없이) 직접 접촉시킨 경우에도, 이 사이의 접촉 저항을 작게 하는 것을 목적으로 한다. 이러한 작은 값의 접촉 저항을 실현함으로써, 이 투명 도전 재료를 화소 전극으로서 사용한 기판을 이용한, 중간조(中間調)의 표시가 가능한 액정 표시 장치를 제공하는 것이 본 발명의 목적이다.
제3 그룹: 과제
상술한 바와 같이 종래의 제조 방법에서는, ITO 또는 IZO 등을 포함하는 제2 도체와, 순Al 또는 Al 합금을 포함하는 제1 도체의 콘택트 저항이 1×El0 내지 1×E12 Ω으로 매우 높았기 때문에, 양호한 콘택트 저항이 얻어지지 않았다.
또한, 양호한(낮은) 콘택트 저항을 얻기 위해, 제1 도체의 구조를 상이한 재료를 포함하는 2층 구조로 한 경우에는, 이 제1 도체를 1 종류의 시약(에칭액)으로 1 번에 에칭하는 것은 곤란하였으며, 이 종류의 시약(에칭액)을 사용하여, 2번 에칭하는 것이 필요하였다. 이 때문에, 제조 공정의 복잡화를 초래하고 있었다.
제3 그룹의 본 발명은 상기 과제를 해결하기 위해 이루어진 것이며, 제2 도체와 제1 도체가 전기적으로 접속할 때, 그의 콘택트 저항이 낮은 박막 트랜지스터 및 박막 트랜지스터 기판을 제공하는 것을 목적으로 한다. 또한, 본 발명은 상기 박막 트랜지스터 기판을 보다 간편하고, 보다 저비용으로 제조할 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하는 것을 목적으로 한다. 또한, 제3 그룹의 본 발명의 목적은, 상기 박막 트랜지스터 기판을 포함하는 액정 표시 장치를 제공하는 것을 목적으로 한다.
제4 그룹: 과제
또한, 상기 제4 그룹의 배경 기술에서 상술한 바와 같이, 특정한 금속을 함유하는 투명 도전 재료를 화소 전극 및 투명 전극에 사용함으로써, 제조 공정이 복잡해지지 않는 TFT(박막 트랜지스터) 기판 및 그의 간편한 제조 방법을 실현하는 것이 제4 그룹의 본 발명의 목적이다. 이러한 TFT 기판의 화소 전극 및 이 화소 전극을 형성하는 데 유용한 스퍼터링 타깃을 제공하는 것도 제4 그룹의 본 발명의 목적이다.
또한, 제4 그룹의 본 발명은, Al을 포함하는 게이트/투명 전극, (Al을 포함하는)소스ㆍ드레인/화소 전극을 직접 접촉시켜도 그 사이의 접촉 저항을 작게 할 수 있으며, 중간조의 표시가 가능한 액정 표시 장치를 제공하는 것을 목적으로 한다.
제1 그룹: 수단
본 발명의 상기 목적은, 투명 화소 전극으로서 산화인듐을 주성분으로서 포함하며, 추가로 산화텅스텐, 산화몰리브덴, 산화니켈 및 산화니오븀으로부터 선택된 1종 또는 2종 이상의 산화물을 포함하는 투명 도전막을 사용함으로써 달성된다. 이 투명 도전막은 산성의 에칭액으로 패턴화함으로써, 투명 화소 전극의 형상으로 형성된다. 구체적으로 설명하면, 본 발명은 하기의 수단을 채용한다.
(1) 우선, 본 발명은 투명 기판, 상기 투명 기판 위에 설치된 소스 전극, 상기 투명 기판 위에 설치된 드레인 전극 및 상기 투명 기판 위에 설치된 투명 화소 전극을 구비하여 이루어지는 박막 트랜지스터형 기판에서, 상기 투명 화소 전극이 산화인듐을 주성분으로서 포함하며, 추가로 산화텅스텐, 산화몰리브덴, 산화니켈 및 산화니오븀으로부터 선택된 1종 또는 2종 이상의 산화물을 포함하는 투명 도전막이고, 상기 투명 화소 전극이 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 접속하고 있는 것을 특징으로 하는 박막 트랜지스터형 기판이다.
또한, 본 특허에서 "산화인듐을 주성분으로서 포함한다"란, 산화인듐을 주요한 성분으로서 포함하는 것을 의미하며, 대체로 원자 조성 비율로 50 ％ 이상인 경우를 의미한다. 또한, 상기 투명 화소 전극을 성막할 때, 산화인듐을 주성분으로 하며, 산화텅스텐, 산화몰리브덴, 산화니켈 및 산화니오븀으로부터 선택된 1종 또는 2종 이상의 산화물로 이루어지는 타깃을 사용하면, 이 타깃에 노듈이 거의 발생하지 않는다.
투명 도전막에 산화텅스텐, 산화몰리브덴, 산화니켈 또는 산화니오븀을 첨가함으로써, 비정질의 투명 도전막을 성막한 후, 성막한 비정질의 투명 도전막을 옥살산을 포함하는 에칭제를 사용하여 에칭하는 것이 가능해진다. 성막 기판 온도는 R.T.(실온) 내지 200 ℃인 것이 바람직하며, 보다 바람직하게는 80 내지 180 ℃이다. 성막시의 기판 온도를 상기 범위로 하는 이유로서는, 기판 온도를 실온 이하로 제어하기 위해서는 냉각이 필요하며, 이것이 에너지의 손실이 되기 때문이고, 한편 기판 온도가 200 ℃를 초과하면, 투명 도전막의 결정화 등에 의해, 옥살산을 포함하는 에칭제에서의 에칭을 행할 수 없게 되는 경우가 있기 때문이다. 또한, 성막시의 분위기 가스 중에 물 또는 수소를 첨가할 수도 있다. 이에 따라, 성막된 투명 도전막을, 옥살산을 포함하는 에칭제를 사용하여 에칭하기 쉬워지기 때문에, 잔사를 보다 감소시킬 수 있다.
또한, 상기 금속 산화물의 첨가에 의해 성막된 상기 투명 도전막을 에칭한 후, 기판의 온도를 200 ℃ 이상으로 가열함으로써, 기판 위의 투명 도전막을 간단하게 결정화할 수 있다. 이 결정화의 온도는 바람직하게는 220 ℃이고, 보다 바람직하게는 230 ℃ 이상이다.
투명 도전막을 결정화시킴으로써, 투명 도전막이 Al과 전기적으로 접속된 상태로 전해질에 접촉하여도, 전지 반응이 억제된다. 이 때문에, Al의 단선 등의 에칭 불량은 거의 발생하지 않는다.
이와 같이 성막된 투명 도전막의 비저항은, ITO와 동일한 정도로 감소되어 있다. 또한, 이 투명 도전막은 투명성이 우수하다.
투명 도전막의 막 두께는 바람직하게는 20 내지 500 ㎚이고, 보다 바람직하게는 30 내지 300 ㎚이고, 더욱 바람직하게는 30 내지 200 ㎚이다. 투명 도전막의 막 두께가 20 ㎚ 미만이면, 투명 도전막의 표면 저항이 상승되는 경우가 있으며, 한편 투명 도전막의 막 두께가 500 ㎚를 초과하면, 투과율이 저하되거나, 가공 정밀도에 문제점이 발생하는 경우가 있다.
투명 도전막 중의 조성은 원자비로서 In의 조성 비율(이하, 원자비로 기재하는 경우도 있음)이, [In]/[전체 금속]의 값이 0.85 내지 0.99인 것이 바람직하다. In의 조성 비율이 0.85 미만이면, 투명 도전막의 저항값이 증대되거나, 투명 도전막이 성막된 기판을 200 ℃ 이상으로 가열하여도, 투명 도전막이 결정화되지 않게 되는 경우가 있다. 또한, In의 조성 비율이 0.99를 초과하면, 투명 도전막의 성막시에 투명 도전막이 결정화되어, 옥살산을 포함하는 에칭제로 에칭할 수 없거나, 잔사가 대량으로 발생하는 경우가 있기 때문이다. 여기서, [In]은 투명 도전막 중의 단위 부피당 인듐 원자의 수를 나타내고, [전체 금속]은 투명 도전막 중의 단위 부피당 전체 금속 원자의 수를 나타낸다.
또한, 제3 원자로서 상기 투명 도전막 중에 Sn 및 Zn을 첨가하는 것도 바람직하다.
또한, 제1 원자란 산화인듐 중의 인듐 원자이고, 제2 원자란, 산화텅스텐, 산화니오븀, 산화니켈 및 산화몰리브덴으로부터 선택된 1종 또는 2종 이상의 산화물 중의 텅스텐 원자, 니오븀 원자, 니켈 원자 및 몰리브덴 원자이다.
Sn을 첨가하는 경우, 원자비로서 Sn의 조성 비율은 [Sn]/[전체 금속]<O.2인 것이 바람직하며, 보다 바람직하게는 [Sn]/[전체 금속]<0.1이다. 투명 도전막 중의[Sn]/[전체 금속]의 값이 0.2 이상이면, 에칭시에 잔사가 발생하는 경우가 있다. 여기서, [Sn]은 투명 도전막 중의 단위 부피당 주석 원자의 수를 나타낸다.
또한, Zn을 첨가하는 경우, 원자비로서 Zn의 조성 비율은 [Zn]/[전체 금속]<0.1인 것이 바람직하며, 보다 바람직하게는 [Zn]/[전체 금속]<0.05이다. 여기서, [Zn]은 투명 도전막 중의 단위 부피당 아연 원자의 수를 나타낸다.
(2) 또한, 본 발명은 투명 기판, 상기 투명 기판 위에 설치된 소스 전극, 상기 투명 기판 위에 설치된 드레인 전극 및 상기 투명 기판 위에 설치된 투명 화소 전극을 구비하여 이루어지는 박막 트랜지스터형 기판, 복수색의 착색 패턴이 설치된 컬러 필터 기판 및 상기 박막 트랜지스터형 기판과 상기 컬러 필터 기판 사이에 끼워진 액정층을 구비하여 이루어지는 박막 트랜지스터형 액정 표시 장치에서, 상기 투명 화소 전극이 산화인듐을 주성분으로서 포함하며, 추가로 산화텅스텐, 산화몰리브덴, 산화니켈 및 산화니오븀으로부터 선택된 1종 또는 2종 이상의 산화물을 포함하는 투명 도전막이고, 상기 투명 화소 전극이 상기 소스 전극 또는 상기 드레인 전극과 전기적으로 접속하고 있는 것을 특징으로 하는 박막 트랜지스터형 액정 표시 장치이다.
상기 박막 트랜지스터형 기판은 그의 제조 공정에서, Al 단선 등의 에칭 불량이 거의 발생하지 않는다. 이 때문에, 이러한 박막 트랜지스터형 기판을 사용하면, 표시 결함이 적은 박막 트랜지스터형 액정 표시 장치를 제조할 수 있다.
(3) 또한, 본 발명은 상기 (1)에 기재된 박막 트랜지스터형 기판을 제조하는 방법에서, 상기 투명 기판 위에 상기 투명 도전막을 퇴적하는 단계와, 상기 퇴적한 상기 투명 도전막을 산성의 에칭제를 사용하여 에칭함으로써, 상기 투명 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터형 기판의 제조 방법이다.
산성의 상기 에칭제는 약산인 것이 바람직하다. 상기 투명 도전막은 약산의 에칭제를 사용하여 에칭한 경우에도, 에칭에 의한 잔사가 거의 발생하지 않는다.
옥살산을 포함하는 에칭제의 옥살산 농도는 1 내지 10 중량％인 것이 바람직하며, 보다 바람직하게는 1 내지 5 중량％이다. 옥살산 농도가 1 중량％ 미만이면, 투명 도전층의 에칭 속도가 늦어지는 경우가 있으며, 10 중량％를 초과하면, 옥살산의 결정이 옥살산을 포함하는 에칭제의 수용액 중에 석출되는 경우가 있기 때문이다.
(4) 상기 (3)에 있어서, 본 발명은 산성의 상기 에칭제가 옥살산, 인산ㆍ아세트산ㆍ질산을 포함하는 혼합산, 또는 질산 제2 세륨암모늄 중 어느 1종 또는 2종 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터형 기판의 제조 방법이다.
제2 그룹: 수단
이하, 본 발명의 제2 그룹의 수단이다.
A. 스퍼터링 타깃
(5) 본 발명은 상기 과제를 해결하기 위해, 산화인듐을 주성분으로 하며, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물과, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 스퍼터링 타깃이다.
이와 같이 본 발명에서는, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물과, 제1 금속군 M1의 W, Mo, Nb, Ni, Pt 및 Pd으로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물을 동시에 첨가하고 있는 것이 특징적인 점이다.
이러한 구성에 의해, 본 발명의 스퍼터링 타깃을 사용하여 스퍼터법으로 투명 도전막을 성막하면, 이 투명 도전막과 다른 Al 부재 사이의 접촉 저항을 작은 값으로 유지할 수 있다.
구체적으로 말하면, 본 발명의 스퍼터링 타깃을 사용하여 스퍼터법으로 투명 전극 또는 화소 전극을 형성한 경우,
ㆍAl 게이트선/투명 전극 사이
ㆍAl 소스ㆍ드레인 전극/화소 전극 사이
ㆍAl 소스ㆍ드레인 배선/투명 전극 사이
에 발생하는 접촉 저항의 값을, 종래 발생하고 있었던 접촉 저항의 값에 비해 작게 하는 것이 가능하다.
또한, 본 특허에서 "주성분"이란, 그의 재료 중의 주요한 성분을 말하며, 대체로 50 ％ 이상의 조성 비율을 갖는 성분을 말한다.
(6) 또한, 본 발명은 상기 과제를 해결하기 위해, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는 청구의 범위 제1항에 기재된 스퍼터링 타깃이다. 여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐의 원자의 수를 나타낸다.
란타노이드계 금속 산화물의 조성
이와 같이 본 발명에서는, 란타노이드계 금속 산화물의 조성은 산화인듐에 대하여, 하기 수학식 1이다.
[M2]/([M2]+[In])=0.005 내지 0.2
이 값은 바람직하게는 0,01 내지 0.15이다. 또한, 보다 바람직하게는 0.01 내지 0.1이다.
또한 본 특허에서는, 란타노이드계 금속군을 제2 금속군이라 부르며, "M2"로 총칭하고 있다. 또한, 이 M2는 어느 하나의 란타노이드계 금속을 나타내는 기호로서도 사용되고 있다.
또한 본 특허에서는, []의 기호를 그의 원자의 단위 중량ㆍ부피당 원자의 수를 나타내는 기호로서 사용하고 있다. 예를 들면, [세륨] 또는 [Ce]는 세륨의 원자의 수를 나타낸다. [인듐] 또는 [In]은 인듐의 원자의 수를 나타내는 것이다.
또한, [] 중에 상기 금속군의 총칭인 M2를 삽입한 [M2]가 되는 기술법도 이용하고 있다. [M2]는 제2 금속군 중으로부터 적절하게 선택된 금속의 원자의 수를 나타낸다.
이 식의 값이 0.005 미만이면, 그의 첨가 효과가 나타나기 어려우며, 이와 같은 스퍼터링 타깃으로 투명 전극 또는 화소 전극을 제조한 경우, Al과 이 투명 전극 사이, Al과 이 화소 전극 사이에 큰 값의 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 이와 같은 스퍼터링 타깃으로 투명 전극 또는 화소 전극을 제조한 경우, 이 투명 전극ㆍ화소 전극 자체의 비저항이 큰 값이 되는 경우가 있다. 또한, 마찬가지로 상기 식의 값이 0.2를 초과하는 경우는, 이 투명 전극 또는 화소 전극 자체의 에칭이 곤란해지는 경우가 있으며, 그 결 과, 액정 표시 장치용의 기판의 제조가 곤란해질 가능성이 있다.
W, Mo, Nb, Ni, Pt 및 Pd 금속 또는 금속 산화물의 조성
또한 본 발명에서는, W, Mo, Nb, Ni, Pt 및 Pd 금속 또는 금속 산화물의 조성(비율)이 산화인듐에 대하여, 하기 수학식 2이다.
[M1]/([M1]+[In])=0.005 내지 0.2
이 식의 보다 바람직한 값은 0.01 내지 0.15이고, 더욱 바람직하게는 0.01 내지 0.1이다. 또한, 이들의 W, Mo, Nb, Ni, Pt 및 Pd는 금속의 상태로 첨가될 수도, 금속 산화물의 상태로 첨가될 수도 있다.
상술한 제2 금속군 M2와 마찬가지로, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 금속군을 제1 금속군 M1로 부르고 있다. 또한, 상기 [M2]와 마찬가지로, [M1]은 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의(단위 부피ㆍ단위 중량당) 원자의 수를 나타낸다.
또한, 상기 식 2의 값이 0.005 미만이면, 그의 첨가 효과가 나타나기 어렵다. 즉, Al과 투명 전극 또는 Al과 화소 전극 사이에서 접촉 저항이 커지는 경우가 있다. 한편, 상기 식 2의 값이 0.2를 초과하면, 투명 전극 및 화소 전극의 비저항이 커지는 경우가 있으며, 이들의 투명 전극ㆍ화소 전극의 에칭이 곤란해지는 경우가 있다.
(7) 상기 (5) 또는 (6)에 있어서, 본 발명은 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er 중으로부터 선택된 어느 1종 이상의 금속의 산화물인 것을 특징으로 하는 스퍼터링 타깃이다.
이와 같이, 란타노이드계 금속 산화물 중에서도, 특히 Ce, Ho 및 Er 중 어느 1종 이상의 금속 산화물을 첨가한 경우, 상술한 작용ㆍ효과가 한층 현저해진다. 또한, 1종 이상이기 때문에, 상기 금속으로부터 2종의 금속을 선택할 수도 있으며, 3종 전부의 금속 산화물을 첨가할 수도 있다.
(8) 또한, 본 발명은 산화인듐을 주성분으로 하며, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물과, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물과, 추가로 Zn, Sn, Zr, Ga 및 Ge을 포함하는 제3 금속군 M3으로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 것을 특징으로 하는 스퍼터링 타깃이다.
이와 같이, 본 발명에서는 란타노이드계 금속을 포함하는 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물과, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물을 동시에 첨가하는 구성을 채용하고 있다.
종래에는, Al 게이트선/투명 전극, Al 소스ㆍ드레인 전극/화소 전극 사이 및 Al 소스ㆍ드레인 배선/투명 전극 사이에, 큰 접촉 저항이 발생하고 있었다.
이에 대하여, 상기 본 발명에 따르면, 상술한 구성에 의해 종래 발생하고 있었던 큰 접촉 저항의 값을 작게 할 수 있다. 말하자면, 접촉 저항을 사실상 무시할 수 있는 정도까지 작게 할 수 있는 것이다.
또한, Zn, Sn, Zr, Ga 및 Ge을 포함하는 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물을 첨가함으로써, 스퍼터링 타깃 자체의 저항값을 개선하여, 노듈의 발생을 억제할 수 있다. 여기서, 저항값의 개선이란, 저항값의 값을 작은 값으로 하는 것이다. 또한, 이 스퍼터링 타깃을 사용하여 스퍼터법으로 제조한 투명 도전막에도, 하기에 나타낸 바와 같은 유익한 영향을 미친다.
ㆍ제조한 투명 도전막의 비저항을 개선할 수 있음
ㆍ제조한 투명 도전막의 에칭 특성을 개선할 수 있음
ㆍ제조한 투명 도전막의 투명성을 개선할 수 있음
여기서, 비저항의 개선이란 비저항값의 감소를 의미한다. 또한, 에칭 특성의 개선이란, 에칭에 사용하는 에칭제에 의해 보다 용이하게 용해하는 것을 의미한다. 또한, 투명성의 개선이란, 투명도의 향상, 나아가서는 광 투과율의 값이 100 ％에 근접하는 것을 의미한다.
(9) 또한, 본 발명은 W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2이고, Zn, Sn, Zr, Ga 및 Ge을 포함하는 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M3]/([M3]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는 상기 (4)에 기재된 스퍼터링 타깃이다. 여기서, 상기 [M1]은 상기 제 1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M3]은 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐 금속의 원자의 수를 나타낸다.
란타노이드계 금속 산화물
이와 같이 본 발명에서는, 란타노이드계 금속 산화물의 조성이 산화인듐에 대하여, [In]/([In]+[M2])=0.005 내지 0.2이다. 여기서, [M2]는 [란타노이드계 금속]으로 기재하는 경우도 있지만, 어느 하나의 란타노이드계 금속 산화물의 원자의 수를 나타낸다.
또한, 본 발명에서 상술한 원자수의 비의 값의 범위 "0.005 내지 0.2"는, 바람직하게는 0.01 내지 0.15이고, 보다 바람직하게는 0.01 내지 0.1이다.
산화인듐에 대한 란타노이드계 금속 산화물의 조성을 나타내는 상기 식의 값이 0.005 미만이면, 그의 첨가 효과가 나타나지 않는 경우도 생각된다. 즉, Al과 투명 전극 및 화소 전극 사이에서 무시할 수 없는 접촉 저항이 발생하는 경우도 있다.
한편, 상기 값이 0,2를 초과하면, 투명 전극 및 화소 전극의 비저항이 커지는 경우나, 제조 공정에서 투명 전극ㆍ화소 전극의 에칭이 곤란해지는 경우, 등이 발생할 우려가 있다.
W, Mo , Nb , Ni , Pt 및 Pd 금속 또는 금속 산화물
또한, 본 발명에서는 W, Mo, Nb, Ni, Pt 및 Pd 금속 또는 금속 산화물의 조 성이 산화인듐에 대하여, [In]/([In]+[M1])=0.005 내지 0.2인 구성을 채용하고 있다. 이 식의 값은 보다 바람직하게는 0.01 내지 0.15이고, 더욱 바람직하게는 0.01 내지 0.1이다. [M1]은 제1 금속군 W, Mo, Nb, Ni, Pt 및 Pd 중으로부터 선택된 1종 또는 2종 이상의 금속의 수를 나타낸다.
제1 금속군 M1 중의 W, Mo, Nb, Ni, Pt 및 Pd는 금속의 상태로 첨가될 수도 있고, 금속 산화물의 상태로 첨가될 수도 있다.
또한, 상기 식의 값이 0.005 미만이면, 상기 W, Mo, Nb, Ni, Pt 및 Pd을 첨가하는 효과가 나타나지 않는 경우가 있다. 구체적으로는, 본 발명의 스퍼터링 타깃을 사용하여 스퍼터법으로 제조한 투명 전극ㆍ화소 전극에 대하여, Al과 이 투명 전극 사이, Al과 이 화소 전극 사이에 무시할 수 없는 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 투명 전극ㆍ화소 전극의 비저항이 커지는 경우가 있다. 또한, 제조 공정에서 투명 전극ㆍ화소 전극의 에칭이 곤란해지는 경우도 있다.
Zn , Sn , Zr , Ga 및 Ge 산화물
본 발명에서는 상술한 바와 같이, 제3 금속군 M3 중의 Zn, Sn, Zr, Ga 및 Ge의 산화물로부터 선택된 1종 또는 2종 이상의 금속 산화물의 조성이 산화인듐에 대하여 [M3]/([In]+[M3])=0.005 내지 0.2이다. 여기서, [M3]은 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 단위 부피ㆍ단위 질량당 수를 나타내고, 상기 식은 인듐에 대한 제3 금속군 중의 금속의 원자 조성비를 나타낸다. 또한, 이 식 의 값은 실질적으로는, 산화인듐에 대한 제3 금속군 M3 중의 금속 산화물의 조성비이기도 하다.
이 식의 값이 0.005 미만이면, 그의 첨가 효과가 나타나기 어렵다. 구체적으로는, 본 발명의 스퍼터링 타깃을 사용하여 스퍼터법으로 제조한 투명 전극ㆍ화소 전극에 대하여, Al과 투명 전극 사이, Al과 화소 전극 사이에 무시할 수 없는 크기의 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 투명 전극 및 화소 전극의 비저항이 커지는 경우나, 제조 공정에서 이들의 투명 전극 등의 에칭이 곤란해지는 경우도 있다.
(10) 상기 (8) 또는 (9)에 있어서, 본 발명은 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er 중 어느 1종 이상의 금속의 산화물인 것을 특징으로 하는 스퍼터링 타깃이다.
란타노이드계 금속 산화물 중에서도, 특히 Ce, Ho 및 Er을 포함하는 산화물이 바람직하기 때문에, 본 발명에서는 이들의 Ce, Ho 및 Er을 포함하는 산화물을 채용한다.
(11) 또한, 본 발명은 산화인듐을 주성분으로 하며, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물과, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 투명 도전막이다.
이와 같이, 본 발명은 이하의 2종의 물질을 산화인듐에 첨가하고 있다.
ㆍ란타노이드계 금속 산화물로부터 선택된 1종 또는 2종 이상의 금속 산화물
ㆍW, Mo, Nb, Ni, Pt 및 Pd으로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물
본 발명에서는 이들을, 투명 도전막에 동시에 첨가하고 있다. 따라서, 본 발명의 투명 도전막을 사용하여 투명 전극 또는 화소 전극을 구성한 경우,
ㆍAl 게이트선/투명 전극 사이
ㆍAl 소스ㆍ드레인 전극/화소 전극 사이
ㆍAl 소스ㆍ드레인 배선/투명 전극 사이
등에 발생하는 접촉 저항을 거의 무시할 수 있는 값으로 감소시킬 수 있다.
이에 대하여, 종래의 투명 도전막을 사용하여 투명 전극ㆍ화소 전극을 구성한 경우, Al 게이트선/투명 전극 사이, Al 소스ㆍ드레인 전극/화소 전극 사이 및 Al 소스ㆍ드레인 배선/투명 전극 사이에는, 무시할 수 없는 크기의 접촉 저항이 발생하고 있다.
(12) 상기 (11)에 있어서, 본 발명은 W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고,
란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는 투명 도전막이다. 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상 기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐의 원자의 수를 나타낸다.
란타노이드계 금속 산화물
이와 같이, 본 발명에서는 란타노이드계 금속 산화물의 조성이 산화인듐에 대하여, [M2]/([In]+[M2])=0.005 내지 0.2가 되도록 설정하고 있다. [M2]는 란타노이드계 금속을 포함하는 제2 금속군 M2 중의 1종 또는 2종 이상의 금속의 원자의 수를 나타낸다. 여기서 이 수는, 단위 질량ㆍ단위 부피당 수이다. [In]은 인듐 원자의 단위 부피ㆍ단위 질량당 수를 나타낸다. 따라서, 상기 식은 원자의 수로부터 본 제2 금속군 M2 중의 금속의 인듐에 대한 조성비이다. 또한, 이 조성비는 제2 금속군 M2 중의 금속 산화물의 산화인듐에 대한 조성비이기도 하다.
또한, 이 값은 바람직하게는 0.01 내지 0.15이고, 보다 바람직하게는 0.01 내지 0.1이다.
산화인듐에 대한 란타노이드계 금속 산화물의 조성을 나타내는 상기 식의 값이 0.005 미만이면, 그의 첨가 효과가 나타나지 않는 경우도 생각된다. 즉, 이 투명 도전막을 사용한 투명 전극 또는 화소 전극에 대하여, 다른 배선의 Al과 이 투명 전극ㆍ화소 전극 사이에서 무시할 수 없는 접촉 저항이 발생하는 경우도 있다.
한편, 상기 값이 0.2를 초과하면, 본 발명의 투명 도전막을 포함하는 투명 전극ㆍ화소 전극의 비저항이 커지는 경우나, 제조 공정에서 이 투명 전극ㆍ화소 전극의 에칭이 곤란해지는 경우가 발생할 우려가 있다.
이와 같이, 본 발명에서는 란타노이드계 금속 산화물의 조성이 산화인듐에 대하여, [M2]/([In]+[M2])=0.005 내지 0.2이지만, 이 조성 비율은 바람직하게는 0.01 내지 0.15이다. 또한, 더욱 바람직하게는 0.01 내지 0.1이다,
W, Mo , Nb , Ni , Pt 및 Pd 금속 또는 금속 산화물
또한, 본 발명에서는 W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 중의 금속 또는 금속 산화물의 조성이 산화인듐에 대하여, [M1]/([In]+[M1])=0.005 내지 0.2인 구성을 채용하고 있다. 이 식의 값은 보다 바람직하게는 0.01 내지 0.15이고, 더욱 바람직하게는 0.01 내지 0.1이다. 이 W, Mo, Nb, Ni, Pt 및 Pd는 금속의 상태로 첨가될 수도 있고, 금속 산화물의 상태로 첨가될 수도 있다.
M1은 W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군의 총칭이고, [M1]은 제1 금속군 중의 1종 또는 2종 이상의 금속의 단위 질량ㆍ단위 부피당 수를 나타낸다. [In]은 상술한 바와 같이, 단위 질량ㆍ단위 부피당 인듐의 원자의 수를 나타낸다.
또한, 상기 식의 값이 0.005 미만이면, 상기 W, Mo, Nb, Ni, Pt 및 Pd을 첨가하는 효과가 나타나지 않는 경우가 있다. 구체적으로는, 본 발명의 투명 도전막을 이용한 투명 전극ㆍ화소 전극에 대하여, Al과 이 투명 전극 사이, Al과 이 화소 전극과의 사이에 무시할 수 없는 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 본 발명의 투명 도전막을 포함하는 투명 전극ㆍ화소 전극의 비저항이 커지는 경우가 있다. 또한, 제조 공정에서 이 투명 전극ㆍ화소 전극의 에칭이 곤란해지는 경우도 있다.
(13) 상기 (11) 또는 (12)에 있어서, 본 발명은 란타노이드계 금속을 포함하 는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er 중 어느 1종 이상의 금속의 산화물인 것을 특징으로 하는 투명 도전막이다.
이와 같이, 란타노이드계 금속 산화물 중에서도 Ce, Ho 및 Er을 포함하는 산화물을 채용하는 것이 바람직하다.
(14) 또한, 본 발명은 산화인듐을 주성분으로 하며, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물과, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물과, 추가로 Zn, Sn, Zr, Ga 및 Ge을 포함하는 제3 금속군 M3으로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 것을 특징으로 하는 투명 도전막이다.
이와 같이, 본 발명에서는 란타노이드계 금속군(제2 금속군)으로부터 선택된 1종 또는 2종 이상의 금속의 산화물과, W, Mo, Nb, Ni, Pt 및 Pd(제1 금속군)으로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물을 동시에 첨가하는 구성을 채용하고 있다.
종래의 투명 도전막을 투명 전극 또는 화소 전극으로서 사용하면,
ㆍAl 게이트선/투명 전극 사이
ㆍAl 소스ㆍ드레인 전극/화소 전극 사이
ㆍAl 소스ㆍ드레인 배선/투명 전극 사이
등에서 큰 접촉 저항이 발생하고 있었다.
이에 대하여, 상기 본 발명에 따른 투명 도전막을 사용하여 투명 전극 또는 화소 전극을 구성하면, 상술한 구성에 의해, 종래 발생하고 있었던 큰 접촉 저항의 값을 작게 할 수 있다. 말하자면, 접촉 저항을 무시할 수 있는 정도까지 작게 할 수 있는 것이다.
또한, Zn, Sn, Zr, Ga 및 Ge(제3 금속군 M3)으로부터 선택된 1종 또는 2종 이상의 금속 산화물을 첨가함으로써, 하기에 나타낸 바와 같은 유익한 영향을 미친다.
ㆍ제조한 투명 도전막의 비저항을 개선할 수 있음
ㆍ제조한 투명 도전막의 에칭 특성을 개선할 수 있음
ㆍ제조한 투명 도전막의 투명성을 개선할 수 있음
여기서, 비저항의 개선이란, 비저항값의 감소를 의미한다. 또한, 에칭 특성의 개선이란, 에칭에 사용하는 에칭제에 의해 보다 용이하게 용해하는 것을 의미한다. 또한, 투명성의 개선이란, 광 투과율의 값이 100 ％에 근접하는 것을 의미한다.
(15) 상기 (14)에 있어서, 본 발명은 W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2이고, Zn, Sn, Zr, Ga 및 Ge을 포함하는 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M3]/([M3]+[In])의 값이 0.005 내 지 0.2인 것을 특징으로 하는 투명 도전막이다. 여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M3]은 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐 원자의 수를 나타낸다.
란타노이드계 금속 산화물
이와 같이, 본 발명에서는 란타노이드계 금속군(제2 금속군)의 산화물의 조성을 산화인듐에 대하여, [M2]/([In]+[M2])=0.005 내지 0.2로 설정하고 있다. M2는 란타노이드계 금속을 포함하는 제2 금속군의 총칭이고, [M2]는 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 수를 나타낸다. 여기서, 이 [M2]는 단위 질량ㆍ단위 중량당 수이다. [In]은 상술한 바와 같이, 단위 질량ㆍ단위 중량당 인듐의 원자의 수이다. 따라서, 상기 식은 제2 금속군 중에 포함되는 금속의 인듐에 대한 원자수의 비를 나타낸다. 또한, 이 식의 값은 동시에 제2 금속군에 포함되는 금속 산화물의 산화인듐에 대한 조성비이기도 하다.
또한, 이값은 바람직하게는 0.01 내지 0.15이고, 보다 바람직하게는 0.01 내지 0.1이다.
산화인듐에 대한 란타노이드계 금속 산화물의 조성을 나타내는 상기 식의 값이 O.005 미만이면, 그의 첨가 효과가 나타나지 않는 경우도 생각된다. 즉, Al과 본 발명의 투명 도전막을 포함하는 투명 전극 또는 화소 전극 사이에서 무시할 수 없는 접촉 저항이 발생하는 경우도 있다.
한편, 상기 값이 0.2를 초과하면, 본 발명의 투명 도전막을 포함하는 투명 전극ㆍ화소 전극의 비저항이 커지는 경우나, 제조 공정에서 이 투명 전극ㆍ화소 전극의 에칭이 곤란해지는 경우가 발생할 우려가 있다.
W, Mo , Nb , Ni , Pt 및 Pd 금속 또는 금속 산화물
또한, 본 발명에서는 W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1에 포함되는 금속 또는 이 금속 산화물의 조성이 산화인듐에 대하여, [M1]/([In]+[M1])=0.005 내지 0.2인 구성을 채용하고 있다. 상술한 바와 같이, [M1]은 제1 금속군 중의 금속의 원자의 수를 나타낸다. 이 수는 단위 질량ㆍ단위 부피당 수이다.
이 식의 값은 보다 바람직하게는 0.01 내지 0.15이고, 더욱 바람직하게는 0.01 내지 0.1이다. 이 W, Mo, Nb, Ni, Pt 및 Pd는 금속의 상태로 첨가될 수도 있고, 금속 산화물의 상태로 첨가될 수도 있다.
또한, 상기 식의 값이 0.005 미만이면, 상기 W, Mo, Nb, Ni, Pt 및 Pd을 첨가하는 효과가 나타나지 않는 경우가 있다. 구체적으로는, 본 발명의 투명 도전막을 포함하는 투명 전극ㆍ화소 전극에 대하여, Al과 이 투명 전극 사이, Al과 이 화소 전극 사이에 무시할 수 없는 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 본 발명의 투명 도전막을 포함하는 투명 전극ㆍ화소 전극의 비저항이 커지는 경우가 있다. 또한, 제조 공정에서 이 투명 전극ㆍ화소 전극의 에칭이 곤란해지는 경우도 있다.
Zn , Sn , Zr , Ga 및 Ge 산화물
본 발명에서는 상술한 바와 같이, Zn, Sn, Zr, Ga 및 Ge을 포함하는 제3 금속군 M3으로부터 선택된 1종 또는 2종 이상의 금속 산화물의 조성이 산화인듐에 대하여, [M3]/([In]+[M3])=0.005 내지 0.2이다. [M3]은 제3 금속군 M3으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타낸다. 그 때문에, 이 식은 제3 금속군 M3 중의 1종 또는 2종 이상의 금속의 인듐에 대한 조성비(원자수)이다. 이 값은 동시에, 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물의 산화인듐에 대한 조성비도 나타낸다.
이 식의 값(조성비)이 0.005 미만이면, 그의 첨가 효과가 나타나기 어렵다. 구체적으로는, 본 발명의 투명 도전막을 포함하는 투명 전극ㆍ화소 전극에 대하여, Al과 이 투명 전극 사이, Al과 이 화소 전극 사이에 무시할 수 없는 크기의 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 본 발명의 투명 도전막을 이용한 투명 전극ㆍ화소 전극의 비저항이 커지는 경우나, 제조 공정에서 이들의 투명 전극ㆍ화소 전극의 에칭이 곤란해지는 경우도 있다.
(16) 상기 (14) 또는 (15)에 있어서, 본 발명은 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er 중 어느 1종 이상의 금속의 산화물인 것을 특징으로 하는 투명 도전막이다.
이와 같이, 란타노이드계 금속 산화물 중에서도, Ce, Ho 및 Er을 포함하는 산화물을 채용하는 것이 바람직하다.
(17) 또한, 본 발명은 유리 기판, 상기 유리 기판 위에 설치되고, 산화인듐 을 주성분으로 하며, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 투명 도전막 및, 상기 유리 기판 위에 설치된 Al 또는 Ag을 주성분으로 하는 금속 박막을 갖는 것을 특징으로 하는 투명 도전 유리 기판이다.
이와 같이 본 발명에서는, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물과, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물을 동시에 첨가하는 구성(동시 첨가 구성이라고 부름)을 채용하고 있다.
또한, 본 발명의 투명 도전 유리는, 투명 도전막을 투명 전극 또는 화소 전극으로서 이용함으로써, 투명 전극 또는 화소 전극을 구비한 기판으로서 이용하는 것이 가능하다. 또한, 본 발명의 금속 박막은 Al을 채용하는 경우, Al 게이트선, Al 소스ㆍ드레인 전극을 구성할 수 있다. 그 때문에, 본 발명의 투명 도전 유리 기판은 배선부의 기판으로서 이용하는 것이 가능하다.
또한, 이러한 경우, 종래의 투명 도전 유리에 따르면,
ㆍAl 게이트선/투명 전극 사이,
ㆍAl 소스ㆍ드레인 전극/화소 전극 사이
ㆍAl 소스ㆍ드레인 배선/투명 전극 사이
등에 큰 접촉 저항이 발생하고 있었다. 이에 대하여, 본 발명의 투명 도전 유리에 따르면, 큰 접촉 저항이 발생하지 않는다.
또한, 금속 박막에 Ag을 사용하는 경우, Ag 게이트선, Ag 소스ㆍ드레인 전극을 구성할 수 있다. 이 경우에도, Al의 경우와 동일한 작용 효과를 발휘한다.
이와 같이, 상기 본 발명에 따르면, 상술한 구성(동시 첨가 구성)에 의해, 종래 발생하고 있었던 큰 접촉 저항의 값을 작게 할 수 있다. 말하자면, 접촉 저항을 사실상 무시할 수 있는 정도까지 작게 할 수 있는 것이다.
또한, Al 또는 Ag으로 적층된 구조를 채용함으로써, 보다 저저항의 투명 도전 유리가 얻어진다. 이러한 투명 도전 유리는 적층 투명 도전 유리라고 불리는 경우도 있다.
Al 또는 Al 합금의 이용
이 (17) 및 후술하는 (20)에서, 게이트선, 소스ㆍ드레인 전극 또는 배선에는 Al 또는 Al 합금이 바람직하게 사용된다. 이 경우, Al 게이트선, Al 소스ㆍ드레인 전극으로 부르고 있지만, Al을 주성분으로 하는 합금이 사용되는 경우도 많다. 이들에 사용되는 Al 또는 Al 합금은 Al을 주성분으로 하고 있지만, 주기율표의 IIIa 내지 VIIIa의 중금속 또는 란타노이드계 금속을 포함할 수도 있다. 예를 들면, Nd, Ni, Co 및 Zr 등을 포함하는 것이 바람직하다. 그의 함유량은 요구되는 Al 게이트선, Al 소스ㆍ드레인 전극의 성능에 따라 상이하지만, 대체로 0.1 내지 5 중량％의 범위가 바람직하다. 보다 바람직한 함유량은 0.5 내지 2.0 중량％이다.
함유량이 0.1 중량％ 미만이면 첨가 효과가 나타나지 않는 경우도 있으며, 0.1 중량％의 함유량에서는 Al 박막 위에 힐록(hillock) 등의 돌기가 발생하는 경우가 있기 때문이다.
한편, 함유량이 0.5 중량％를 초과하면, Al 자체(Al 합금 자체)의 저항값이 커지는 경우가 있다.
또한, 본 발명에서 게이트선, 소스ㆍ드레인 전극 또는 배선에는 Ag 또는 Ag 합금도 바람직하게 사용된다. 또한, 빛을 반사하는 반사 전극이 설치되는 경우도 있지만, 이 반사 전극에도 Ag 또는 Ag 합금이 바람직하게 사용되는 경우가 있다.
또한, Ag이 사용되는 경우는, Ag 게이트선, Ag 소스ㆍ드레인 전극 등으로 부른다. 이들에 사용되는 Ag 또는 Ag 합금은 Ag을 주성분으로 하며, 주기율표의 IIIa 내지 VIIIa의 중금속 또는 란타노이드계 금속을 포함할 수도 있다. 예를 들면, Nd, Ni, Co 및 Zr 등을 포함하는 것이 바람직하다. 그의 함유량은 요구되는 Al 게이트선, Al 소스ㆍ드레인 전극 또는 배선이나 반사 전극의 성능에 따라 상이하지만, 대체로 0.1 내지 5 중량％의 범위가 바람직하다. 보다 바람직한 함유량은 0.5 내지 2.0 중량％이다.
함유량이 O.1 중량％ 미만이면 첨가 효과가 나타나지 않는 경우도 있으며, 0.1 중량％의 함유량에서는 Ag 박막 위에 힐록 등의 돌기가 발생하는 경우 또는 Ag 박막의 밀착성이 저하되는 경우가 있기 때문이다.
한편, 함유량이 0.5 중량％를 초과하면, Ag 자체(Ag 합금 자체)의 저항값이 커지는 경우가 있다.
(18) 상기 (17)에 있어서, 본 발명은 W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고, 란타노이드 계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이, 0.005 내지 0.2인 것을 특징으로 하는 투명 도전 유리 기판이다. 여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타낸다.
란타노이드계 금속 산화물
이와 같이, 본 발명에서는 란타노이드계 금속 산화물의 조성을 산화인듐에 대하여, In/(In+란타노이드계 금속)=0.005 내지 0.2로 하고 있다.
또한, 이값은 바람직하게는 0.01 내지 0.15이고, 보다 바람직하게는 0.01 내지 0.1이다.
산화인듐에 대한 란타노이드계 금속 산화물의 조성을 나타내는 상기 식의 값이 0.005 미만이면, 그의 첨가 효과가 나타나지 않는 경우도 생각된다. 즉, Al 또는 Ag을 주성분으로 하는 금속 박막과, 투명 도전막(예를 들면 투명 전극 또는 화소 전극을 구성하고 있음) 사이에서 무시할 수 없는 접촉 저항이 발생하는 경우도 있다.
한편, 상기 값이 0.2를 초과하면, 본 발명의 투명 도전막(예를 들면, 투명 전극ㆍ화소 전극을 구성하고 있음)의 비저항이 커지는 경우나, 제조 공정에서 이 투명 도전막의 에칭이 곤란해지는 경우 등이 발생할 우려가 있다.
W, Mo , Nb , Ni , Pt 및 Pd 금속 또는 금속 산화물
또한, 본 발명에서는 W, Mo, Nb, Ni, Pt 및 Pd 금속 또는 금속 산화물의 조성이 산화인듐에 대하여, In/(In+(W, Mo, Nb, Ni, Pt 및 Pd))=0.005 내지 0.2인 구성을 채용하고 있다. 이 식의 값은 보다 바람직하게는 0.01 내지 0.15이고, 더욱 바람직하게는 0.01 내지 0.1이다. 이 W, Mo, Nb, Ni, Pt 및 Pd는 금속의 상태로 첨가될 수도 있고, 금속 산화물의 상태로 첨가될 수도 있다.
또한, 상기 식의 값이 0.005 미만이면, 상기 W, Mo, Nb, Ni, Pt 및 Pd을 첨가하는 효과가 나타나지 않는 경우가 있다. 구체적으로는, 본 발명의 투명 도전막(예를 들면 투명 전극ㆍ화소 전극을 구성하고 있음)과 Al 또는 Ag을 주성분으로 하는 금속 박막 사이에 무시할 수 없는 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 본 발명의 투명 도전막(예를 들면, 투명 전극ㆍ화소 전극)의 비저항이 커지는 경우가 있다. 또한, 제조 공정에서 이 투명 도전막의 에칭이 곤란해지는 경우도 있다.
적층
이와 같이, 상기한 바와 같은 조성의 투명 도전막과 금속 박막을 적층함으로써, 보다 저저항의 투명 도전 유리를 제공할 수 있다.
(19) 상기 (17) 또는 (18)에 있어서, 본 발명은 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er 중 어느 1종 이상의 금속의 산화물인 것을 특징으로 하는 투명 도전 유리 기판이다.
이와 같이, 란타노이드계 금속 산화물 중에서도, 특히 Ce, Ho 및 Er 중 어느 1종 이상을 포함하는 산화물을 사용하는 것이 보다 효과적이며, 바람직하게 사용할 수 있다.
(20) 또한, 본 발명은 유리 기판, 상기 유리 기판 위에 설치되고, 산화인듐을 주성분으로 하며, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물과, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물과, 추가로 Zn, Sn, Zr, Ga 및 Ge을 포함하는 제3 금속군 M3으로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 투명 도전막 및, 상기 유리 기판 위에 설치된 Al 또는 Ag을 주성분으로 하는 금속 박막을 갖는 것을 특징으로 하는 투명 도전 유리 기판이다.
이와 같이, 본 발명에서는 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 선택된 1종 또는 2종 이상의 금속의 산화물과, W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물을 동시에 첨가하는 구성(동시 첨가 구성이라고 부름)을 채용하고 있다.
또한, 본 발명의 투명 도전 유리는, 투명 도전막을 투명 전극 또는 화소 전극으로서 사용함으로써, 투명 전극 또는 화소 전극을 구비한 기판으로서 이용하는 것이 가능하다. 또한, 본 발명의 금속 박막은 Al을 채용하는 경우, Al 게이트선, Al 소스ㆍ드레인 전극을 구성할 수 있다. 그 때문에, 본 발명의 투명 도전 유리 기판은 배선이 부착된 기판으로서 이용하는 것이 가능하다.
또한, 이러한 경우, 종래의 투명 도전 유리에 따르면,
ㆍAl 게이트선/투명 전극 사이
ㆍAl 소스ㆍ드레인 전극/화소 전극 사이
ㆍAl 소스ㆍ드레인 배선/투명 전극 사이
등에 큰 접촉 저항이 발생하고 있었다. 이에 대하여, 본 발명의 투명 도전 유리에 따르면, 큰 접촉 저항이 발생하지 않았다.
또한, 금속 박막에 Ag을 사용하는 경우, Ag 게이트선, Ag 소스ㆍ드레인 전극을 구성할 수 있다. 이 경우도, Al의 경우와 동일한 작용 효과를 발휘한다.
이와 같이, 상기 본 발명에 따르면, 상술한 구성(동시 첨가 구성)에 의해, 종래 발생하고 있었던 큰 접촉 저항의 값을 작게 할 수 있다. 말하자면, 접촉 저항을 사실상 무시할 수 있는 정도까지 작게 할 수 있는 것이다.
또한, Zn, Sn, Zr, Ga 및 Ge으로부터 선택된 1종 또는 2종 이상의 금속 산화물을 첨가함으로써 투명 도전 유리 위의 상기 투명 도전막에, 하기에 나타낸 바와 같은 유익한 영향을 미친다.
ㆍ제조한 투명 도전막의 비저항을 개선할 수 있음
ㆍ제조한 투명 도전막의 에칭 특성을 개선할 수 있음
ㆍ제조한 투명 도전막의 투명성을 개선할 수 있음
여기서, 비저항의 개선이란, 비저항값의 감소를 의미한다. 또한, 에칭 특성의 개선이란, 에칭에 사용하는 에칭제에 의해 보다 용이하게 용해되는 것을 의미한다. 또한, 투명성의 개선이란, 광 투과율의 값이 향상되는 것을 의미한다. 또한, Al 또는 Ag으로 적층된 구조를 채용함으로써, 보다 저저항의 투명 도전 유리가 얻어진다.
이러한 투명 도전 유리는 적층 투명 도전 유리로 부르는 경우도 있다.
또한, 이 (20)에서도 상기 (17)에서 설명한 바와 같이, 게이트선, 소스ㆍ드레인 전극 또는 배선에는 Al 또는 Al 합금이 바람직하게 사용된다. 그의 내용은 상기 (13)의 경우와 마찬가지이다.
(21) 상기 (20)에 있어서, 본 발명은 W, Mo, Nb, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고,
란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2이고,
Zn, Sn, Zr, Ga 및 Ge을 포함하는 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M3]/([M3]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는 투명 도전 유리 기판이다. 여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M3]은 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐 원자의 수를 나타낸다.
란타노이드계 금속 산화물
이와 같이, 본 발명에서는 란타노이드계 금속 산화물의 조성을 산화인듐에 대하여, In/(In+란타노이드계 금속)=0.005 내지 0.2로 하고 있다.
또한, 이 값은 바람직하게는 0.01 내지 0.15이고, 보다 바람직하게는 0.01 내지 0.1이다.
산화인듐에 대한 란타노이드계 금속 산화물의 조성을 나타내는 상기 식의 값이 0.005 미만이면, 그의 첨가 효과가 나타나지 않는 경우도 생각된다. 즉, Al 또는 Ag을 주성분으로 하는 금속 박막과, 투명 도전막(예를 들면 투명 전극 또는 화소 전극을 구성하고 있음) 사이에서 무시할 수 없는 접촉 저항이 발생하는 경우도 있다.
한편, 상기 값이 0.2를 초과하면, 본 발명의 투명 도전막(예를 들면, 투명 전극ㆍ화소 전극을 구성하고 있음)의 비저항이 커지는 경우나, 제조 공정에서 이 투명 도전막의 에칭이 곤란해지는 경우 등이 발생할 우려가 있다.
W, Mo , Nb , Ni , Pt 및 Pd 금속 또는 금속 산화물
또한, 본 발명에서는 W, Mo, Nb, Ni, Pt 및 Pd 금속 또는 금속 산화물의 조성이 산화인듐에 대하여, In/(In+(W, Mo, Nb, Ni, Pt 및 Pd))=0.005 내지 0.2인 구성을 채용하고 있다. 이 식의 값은 보다 바람직하게는 0.01 내지 0.15이고, 더욱 바람직하게는 0.01 내지 0.1이다. 이 W, Mo, Nb, Ni, Pt 및 Pd는 금속의 상태로 첨가될 수도 있고, 금속 산화물의 상태로 첨가될 수도 있다.
또한, 상기 식의 값이 0.005 미만이면, 상기 W, Mo, Nb, Ni, Pt 및 Pd을 첨가하는 효과가 나타나지 않는 경우가 있다. 구체적으로는, 본 발명의 투명 도전막(예를 들면 투명 전극ㆍ화소 전극을 구성하고 있음)과, Al 또는 Ag을 주성분으로 하는 금속 박막 사이에 무시할 수 없는 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 본 발명의 투명 도전막(예를 들면, 투명 전극ㆍ화소 전극)의 비저항이 커지는 경우가 있다. 또한, 제조 공정에서 이 투명 도전막의 에칭이 곤란해지는 경우도 있다.
Zn , Sn , Zr , Ga 및 Ge 산화물
본 발명에서는 상술한 바와 같이, Zn, Sn, Zr, Ga 및 Ge 산화물로부터 선택된 1종 또는 2종 이상의 금속 산화물의 조성이 산화인듐에 대하여 In/(In+(Zn, Sn, Zr, Ga 및 Ge))=0.005 내지 0.2이다.
이 식의 값이 0.005 미만이면, 그의 첨가 효과가 나타나기 어렵다. 구체적으로는, 본 발명의 투명 도전막(예를 들면, 투명 전극ㆍ화소 전극을 구성하고 있음)과, Al 또는 Ag을 주성분으로 하는 금속 박막 사이에 무시할 수 없는 크기의 접촉 저항이 발생하는 경우가 있다.
한편, 상기 식의 값이 0.2를 초과하면, 본 발명의 투명 도전막(또는, 투명 도전막을 이용한 투명 전극ㆍ화소 전극)의 비저항이 커지는 경우가 있다. 또한, 상기 식의 값이 0.2를 초과하는 경우, 제조 공정에서 이들의 투명 도전막을 에칭하여, 투명 전극 또는 화소 전극을 형성하고자 한 경우에 그의 에칭이 곤란해지는 경우도 있다.
적층
이와 같이, 상기한 바와 같은 조성의 투명 도전막과 금속 박막을 적층함으로써, 보다 저저항의 투명 도전 유리를 제공할 수 있다.
(22) 상기 (20) 또는 (21)에 있어서, 본 발명은 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이, La, Ce, Ho 및 Er 중 어느 1종 이상의 금속의 산화물인 것을 특징으로 하는 투명 도전 유리 기판이다.
이와 같이, 란타노이드계 금속 산화물 중에서도, 특히 Ce, Ho 및 Er 중 어느 1종 이상을 포함하는 산화물을 사용하는 것이 보다 효과적이며, 바람직하게 사용할 수 있다.
적층의 구체적인 방법
이상 (5) 내지 (22)에서 상술한 바와 같이, 본 발명에서는 금속 산화물 도전막과 금속 박막을 적층하는 구성이 채용되는 경우가 있다. 이하, 이 경우에 대하여 설명한다.
이 금속 산화물 투명 도전막과, Al 또는 Ag을 주성분으로 하는 금속 박막을 적층하는 방법에는 다양한 형태가 있다.
a. 금속 산화물/Al 또는 Ag을 주성분으로 하는 금속 박막/금속 산화물
b. 금속 산화물/Al 또는 Ag을 주성분으로 하는 금속 박막/금속 산화물/Al 또는 Ag을 주성분으로 하는 금속 박막/금속 산화물
상기 a.는 3층이고, 상기 b.는 5층이다. 이외에 7층 구조 등을 채용하는 것도 물론 바람직하다.
이 경우의 Al 또는 Ag을 주성분으로 하는 금속 박막의 막 두께는 1 내지 20 ㎚이다. 막 두께는 바람직하게는 5 내지 15 ㎚이고, 보다 바람직하게는 5 내지 10 ㎚이다. 막 두께가 1 ㎚ 이하이면, 적층된 금속의 막이 "박막"이 되지 않고, 해도 (海島) 구조가 되는 경우가 있으며, 본 발명의 효과가 얻어지지 않는 경우도 있다. 한편, 금속 박막의 막 두께가 20 ㎚ 이상인 경우는, 적층된 금속 박막의 광선 투과율이 저하되는 경우가 있다. 그 결과, 중첩하여 설치되어 있는 투명 도전막의 "투명"성에 사실상 영향을 주는 경우도 있다.
또한, 본 발명에서는 종종 금속 산화물을 포함하는 상기 투명 도전막과, Al 또는 Ag을 주성분으로 하는 금속 박막을 적층하고 있지만, 이 "적층"에는 금속 산화물을 포함하는 투명 도전막의(전부가 아님) 일부가 금속 박막과 접촉하고 있는 경우도 포함된다. 이 경우, 전극 구성으로서는 예를 들면 20 ㎛ 폭의 금속 박막과 일부가 접촉하고, 금속 박막의 전체를 덮도록 투명 도전막이 접촉하고 있는 경우 등을 들 수 있다. 바꾸어 말하면, 평면적으로 두 막은 중첩하고 있지만, 단면도로부터 보면 일부만이 접촉하고 있는 경우이다.
이러한 경우, 금속 박막의 두께는 20 내지 500 ㎚, 바람직하게는 30 내지 300 ㎚, 보다 바람직하게는 50 내지 200 ㎚이다. 막 두께가 20 ㎚ 이하이면, 저항을 감소시키는 효과가 작은 경우도 있다. 한편, 막 두께가 500 ㎚ 이상이면, 그의 박막의 단차가 크기 때문에, 투명 도전막과의 접촉 불량을 발생시키는 경우도 있다.
금속 박막의 폭은 적절하게 선택할 수 있지만, 예를 들면 1 ㎛ 내지 1OO ㎛ 이다. 이 값은 바람직하게는 5 내지 50 ㎛이고, 보다 바람직하게는 10 내지 30 ㎛ 이다.
금속 박막의 폭이 1 ㎛ 이하이면, 저항 감소의 효과가 지나치게 작아지는 경 우가 있다. 한편, 금속 박막의 폭이 1OO ㎛ 이상이면, 광선 투과율(개구율)이 저하되는 경우가 있다. 단, 금속 박막과 투명 도전막을 적층한 것을 반사 전극으로서 사용하는 경우는, 이것으로 한정되지 않는다.
제3 그룹: 수단
A. 박막 트랜지스터 기판의 제조 방법의 발명
(23) 따라서, 상기 과제를 해결하기 위해, 본 발명은 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 Al 합금을 사용하여, 게이트, 소스 및 드레인을 포함하는 도체군 E1에 포함되는 어느 하나의 도체인 제1 도체를, 투명 절연성 기판 위에 형성하는 제1 도체 형성 공정, 형성된 상기 제1 도체 및 상기 투명 절연성 기판을 덮도록 절연막을 성막하는 절연막 성막 공정, 성막된 상기 절연막에 콘택트 홀을 형성하는 콘택트 홀 형성 공정 및, 상기 절연막 위에 투명막 전극을 포함하는 제2 도체를 형성하는 공정이며, 상기 제2 도체와 상기 제1 도체가 상기 콘택트 홀을 통해 전기적으로 접속하는 전극 접속 공정을 적어도 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법이다.
또한, 본 특허에서는 게이트 전극 및 게이트 배선의 총칭을 게이트라고 부르며, 소스 전극 및 소스 배선의 총칭을 소스라고 부른다. 드레인 전극을 간단히 드레인이라고 부른다. 또한, 제1 도체는 구체적으로 게이트, 소스 및 드레인이고, 제2 도체는 화소 전극이다.
제1 도체는 단층 구조이기 때문에, 1 종류의 에칭액으로 1번에 에칭하는 것 이 가능하다.
또한, 제1 도체는 Al을 주성분으로 하며, 이외에 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 층이기 때문에, 제2 도체와의 콘택트 저항이 낮다.
또한, 제1 도체에 대하여, 힐록 발생의 억제 또는 내식성 향상의 관점에서, Al 또는 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 이외에, 제3 금속으로서 Cu, Si 및 희토류 원소 등을 첨가하는 것도 바람직하다. 이때, Al의 전기적 저저항의 특성을 발휘시키기 위해, 제3 금속의 첨가량은 제1 도체의 비저항이 10 μㆍΩㆍ㎝를 초과하지 않는 정도로 억제하는 것이 바람직하다. 또한, 여기서 제1 금속은 Al이고, 제2 금속은 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속이다. 이들에 대한 3번째의 성분이라는 의미로, 상기 첨가하는 Cu, Si 및 희토류 원소 등을 제3 금속이라고 부른다.
또한, 제1 도체 중에 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 첨가한 경우에도, 상기 제3 금속을 첨가한 경우와 마찬가지로, 힐록 발생의 억제 또는 내식성 향상의 효과가 얻어진다. 이 때문에, 특히 상기 제3 금속을 첨가하지 않은 경우에도, 힐록의 발생 또는 내식을 억제할 수 있는 것이다.
또한, 제2 도체는 절연막에 형성된 콘택트 홀을 통해, 제1 도체와 접속하고 있다. 이 때문에, 화소 전극과 게이트 및 소스의 배선이 직접 접촉하지 않기 때문에, 쇼트 등의 결점이 발생하기 어렵다.
제1 도체는 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er으로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 Al 합금 타깃을 사용하여, 스퍼터링에 의해 성막된다. 또한, 이 Al 합금 타깃은 진공 용해법 및 스프레이 포밍법 등에 의해 제조된다. 이 Al 합금 타깃을 사용하여 성막한 Al 합금 박막을 인산-아세트산-질산의 혼합산을 사용한 에칭에 의해 패턴화하여, 제1 도체를 형성한다.
B. 박막 트랜지스터의 발명
(24) 또한, 본 발명은 투명 절연성 기판과, 상기 투명 절연성 기판 위에 설치되어, 게이트, 소스, 및 드레인을 포함하는 도체군 E1에 포함되는 어느 하나의 도체인 제1 도체를 포함하는 박막 트랜지스터이며, 상기 제1 도체가 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 Al 합금을 포함하는 Al층을 포함하고, 상기 제1 도체 위의 절연막에 형성된 콘택트 홀을 통해, 투명막 전극을 포함하는 제2 도체와 접속하는 것을 특징으로 하는 박막 트랜지스터이다.
또한, 제1 도체는 순Al 또는 Al 합금 이외에 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 층을 포함함으로써, 제2 도체와의 콘택트 저항이 낮다.
또한, 제1 도체에 대하여, 힐록 발생의 억제 또는 내식성 향상의 관점에서, Al 또는 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 이외에, 제3 금속으로서 Cu, Si 및 희토류 원소 등을 첨가하는 것도 바람직하다. 이때, Al의 비저항이 지나치게 높아지지 않도록, 제3 금속의 첨가량은 제1 도체의 비저항이 10 μ ㆍΩㆍ㎝를 초과하지 않는 정도로 억제하는 것이 바람직하다. 또한, 여기서 제1 금속은 Al이고, 제2 금속은 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속이다.
제1 도체는 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er으로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 Al 합금 타깃을 사용하여, 스퍼터링에 의해 성막된다. 또한, 이 Al의 합금 타깃은 진공 용해법 및 스프레이 포밍법 등에 의해 제조된다. 이 Al 합금 타깃을 사용하여 성막한 Al 합금 박막을 인산-아세트산-질산의 혼합산을 사용한 에칭에 의해 패턴화하여, 제1 도체를 형성한다.
(25) 상기 (24)에 있어서, 본 발명은 상기 제1 도체가 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 0.5 내지 5 중량％ 갖는 Al층을 포함하는 것을 특징으로 하는 박막 트랜지스터이다.
제1 도체의 Al층에서, 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속의 함유량은 0.5 내지 5 중량％이고, 바람직하게는 1 내지 3 중량％이다. 함유량이 0.5 중량％ 미만인 경우에는, 제1 도체 및 제2 도체의 콘택트 저항을 억제하는 것이 곤란해지는 경우가 있으며, 한편 함유량이 5 중량％를 초과하는 경우에는, 제1 도체 전체의 비저항이 높아지는 경우가 있다.
C. 박막 트랜지스터 기판의 발명
(26) 또한, 본 발명은 투명 절연성 기판과, 상기 투명 절연성 기판 위에 형성되어, 게이트, 소스, 및 드레인을 포함하는 도체군 E1에 포함되는 어느 하나의 도체인 제1 도체를 포함하며, 적어도 상기 투명 절연성 기판을 덮도록 형성된 절연 막과, 상기 절연막 위에 형성된 제2 도체를 적어도 포함하는 박막 트랜지스터 기판이고, 상기 제1 도체는 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 Al 합금을 포함하는 Al층을 포함하며, 상기 절연막은 소정의 상기 제1 도체 및 상기 제2 도체 방향으로 관통하고 있는 콘택트 홀을 구비하고, 상기 제2 도체는 투명막 전극을 포함하여, 상기 제2 도체가 상기 콘택트 홀을 통해, 상기 제1 도체의 상기 Al층과 전기적으로 접속하고 있는 것을 특징으로 하는 박막 트랜지스터 기판이다.
제1 도체는 단층을 포함하기 때문에, 1 종류의 에칭액으로 1 번에 에칭하는 것이 가능하다. 이 때문에, 본 발명의 박막 트랜지스터 기판을 보다 간편하게 제조할 수 있다.
또한, 제2 도체는 절연막에 형성된 콘택트 홀을 통해, 제1 도체와 접속하고 있다. 이 때문에, 화소 전극과 게이트 및 소스의 배선이 직접 접촉하지 않기 때문에, 쇼트 등의 결점이 발생하기 어렵다.
(27) 상기 (26)에 있어서, 본 발명은 상기 투명막 전극이 산화인듐, 산화주석, 산화인듐주석, 산화인듐아연 및 산화아연 중 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판이다.
제2 도체가 산화인듐, 산화주석, 산화인듐주석, 산화인듐아연 및 산화아연 중 어느 하나를 포함하는 경우에도, 제1 도체와의 콘택트 저항은 낮아진다.
(28) 상기 (26) 또는 (27)에 있어서, 본 발명은 상기 제1 도체가 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 0.5 내지 5 중량％ 갖는 Al층을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판이다.
제1 도체의 Al층에서, 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속의 함유량은 0.5 내지 5 중량％이고, 바람직하게는 1 내지 3 중량％이다. 함유량이 0.5 중량％ 미만인 경우에는, 제1 도체 및 제2 도체의 콘택트 저항을 억제하는 것이 곤란해지는 경우가 있으며, 한편 함유량이 5 중량％를 초과하는 경우에는, 제1 도체 전체의 비저항이 높아지는 경우가 있다.
D. 액정 표시 장치의 발명
(29) 또한, 본 발명은 상기 (26) 내지 (28) 중 어느 하나에 기재된 박막 트랜지스터 기판과, 상기 박막 트랜지스터 기판에 의해 구동되는 액정층을 포함하는 것을 특징으로 하는 액정 표시 장치이다.
또한, 광 투과율이 낮은 층을 통과하지 않고, 제2 도체는 절연막에 형성된 콘택트 홀을 통해 제1 도체와 직접 접속하고 있기 때문에, 액정 표시 장치는 높은 개구율을 갖는다.
또한, 본 발명의 액정 표시 장치는 상기 (26) 내지 (28)에 기재된 박막 트랜지스터 기판을 구비하기 때문에, 상기 (26) 내지 (28)과 동일한 작용ㆍ효과를 발휘한다.
제4 그룹: 수단
제4 그룹의 본 발명의 상기 목적은 투명 전극으로서, 산화인듐과 산화아연을 성분으로서 포함하는 비정질 도전성 산화물을 포함하는 투명 도전막을 사용하여, 상기 투명 도전막을 옥살산 수용액 등의 에칭액으로 패턴화함으로써 달성된다. 구 체적으로 설명하면, 본 발명은 하기와 같은 수단을 채용한다.
A. TFT 기판의 발명
(30) 우선, 본 발명은 투명 기판, 상기 투명 기판 위에 설치된 Al을 주성분으로 하는 게이트 전극, 상기 투명 기판 위에 설치된 소스 전극, 상기 투명 기판 위에 설치된 드레인 전극, 상기 투명 기판 위에 설치된 실리콘층 및 상기 투명 기판 위에 설치된 화소 전극을 구비한 액정 표시 장치용 TFT 기판에서, 상기 화소 전극이 산화인듐과 W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드를 포함하는 제1군 M1로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 도전성 산화물이고, 이 상기 화소 전극은 상기 Al을 주성분으로 하는 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 포함하는 군으로부터 선택되는 하나 이상의 전극과 직접 접합하고 있는 것을 특징으로 하는 TFT 기판이다.
Al을 포함하는 게이트선/투명 전극, Al을 포함하는 소스ㆍ드레인 전극/화소 전극 사이에는 지금까지 접촉 저항이 발생하였지만, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드의 첨가에 의해, 접촉 저항을 감소시킬 수 있다. Al을 포함하는 게이트선, Al을 포함하는 소스ㆍ드레인 전극에 사용되는 Al 또는 Al 합금은 Al을 주성분으로 하고 있으면, 주기율표의 IIIa 내지 VIIIa의 중금속 또는 란타노이드계 금속을 포함할 수도 있다. 이 Al에 포함되는 원소로서는 Nd, Ni, Co 및 Zr 등이 바람직하게 사용된다. 그의 함유량은 요구되는 Al 게이트선, Al 소스ㆍ드레인 전극의 성능에 따라서도 상이하지만, 0.1 중량％ 내지 0.5 중량％의 범위가 바람직하다. 보다 바람직하게는 0.5 중량％ 내지 2.0 중량％이다.
0.1 중량％ 미만이면 첨가 효과가 거의 나타나지 않으며, Al 박막 위에 힐록 등의 돌기가 발생하는 경우도 있다. 또한, 5 중량％를 초과하면, Al 자체의 저항이 커지는 경우도 있다.
Al을 포함하는 것은 적어도 게이트일 수 있다. 소스ㆍ드레인이 Al을 포함하고 있는 것도 물론 바람직하며, 게이트와 동일한 작용ㆍ효과가 얻어지는 것은 위에서 상술한 바와 같다.
또한, 본 특허에서 "Al을 주성분으로 한다"란, Al을 주요한 성분으로서 포함하는 것을 의미하며, 대체로 원자 조성 비율로 50 ％ 이상인 경우를 의미한다.
(31) 또한, 본 발명은 상기 (30)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제1군 M1로부터 선택된 금속 산화물의 원자 조성 비율인 [M1]/([In]+[M1])이 0.005 내지 0.2의 범위인 것을 특징으로 하는 TFT 기판이다. 여기서, 상기 식 중의 [M1]은 제1군 M1로부터 선택된 1종 또는 2종 이상의 금속의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다. 또한, 상기 식 중의 [In]은 인듐의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다.
첨가량이 0.005 미만이면 첨가 효과가 작으며, Al을 주성분으로 하는 게이트 전극/투명 전극이 커지는 경우도 있다. 소스ㆍ드레인이 Al을 포함하는 경우에는, Al 소스ㆍ드레인 전극/화소 전극 사이의 접촉 저항이 커지는 경우도 있다. 한편, 첨가량이 0.2를 초과하면, 전극 자체의 저항이 커지는 경우나, 전극의 에칭 가공시에 불량이 발생하는 경우도 있기 때문이다.
(32) 또한, 본 발명은 상기 (30) 또는 (31)에 있어서, 상기 도전성 산화물이 산화인듐 이외에 주석, 아연, 게르마늄 및 갈륨을 포함하는 제2군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 함유하는 것을 특징으로 하는 TFT 기판이다.
산화주석, 산화아연, 산화게르마늄 및 산화갈륨을 첨가함으로써, 목적으로 하는 도전성 산화물의 도전성을 개선할 수 있는 경우가 있다. 또한, 이 첨가에 의해, 에칭 가공성을 개선할 수 있는 경우도 있다. 또한, 이 첨가에 의해, 투과율을 개선할 수 있는 경우도 있다.
(33) 또한, 본 발명은 상기 (32)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제2군 M2로부터 선택된 금속 산화물의 원자 조성 비율인 [M2]/([In]+[M2])가 0.01 내지 0.3의 범위인 것을 특징으로 하는 TFT 기판이다. 여기서, 상기 식 중의 [M2]는 제2군 M2로부터 선택된 1종 또는 2종 이상의 금속, 즉 주석, 아연, 게르마늄 및 갈륨 중 어느 1종 또는 2종 이상의 원자의(단위 부피ㆍ단위 중량당) 수를 나타낸다. 또한, 상기 식 중의 [In]은 인듐의(단위 부피ㆍ단위 중량당) 원자의 수를 나타낸다.
첨가량이 O.01 미만이면, 그의 첨가 효과가 작기 때문에, 오히려 저항이 커지는 경우가 있으며, 한편 첨가량이 0.3을 초과하면, 저항이 커지는 경우나, 목적으로 하는 개선(Al 전극과의 접촉 저항을 작게 함)이 곤란한 경우가 있기 때문이다. 또한, 스퍼터링 타깃 중의 결정 입자의 평균 직경을 10 ㎛ 미만의 크기로 함으로써, 노듈의 발생이 적은 스퍼터링 타깃을 구성할 수 있다. 바람직하게는 직경을 5 ㎛ 이하의 크기로 함으로써, 노듈이 거의 발생하지 않으며, 이상 방전도 생기기 어려운 스퍼터링 타깃이 얻어진다.
이와 같이, 본 발명의 TFT 기판은 Al을 포함하는 전극과 화소 전극의 접촉 저항을 작게 할 수 있으며, 중간조의 표시를 양호하게 행할 수 있는 액정 표시 장치를 구성하는 데 유용하다. 또한, 후술하는 실시 형태에서 설명하는 TFT 어레이 기판은 TFT 기판의 바람직한 일례에 상당한다. 기판 위에 TFT(박막 트랜지스터)를 어레이상으로 배치한 것이 TFT 어레이 기판이다.
B. 스퍼터링 타깃의 발명
(34) 본 발명은 액정 표시 장치용 TFT 기판에 사용되는 화소 전극이며, 액정을 구동하는 상기 화소 전극을 스퍼터링법으로 제조할 때 사용하는 스퍼터링 타깃에서, 산화인듐과, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드를 포함하는 제1군 M1로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 도전성 산화물을 포함하는 것을 특징으로 하는, Al을 주성분으로 하는 전극 또는 배선과 전기적으로 접합 가능한 화소 전극 제조용 스퍼터링 타깃이다.
이러한 스퍼터링 타깃을 사용함으로써, 상기 구성의 TFT 기판을 효율적으로 제조할 수 있다. 또한, 스퍼터링 타깃 중의 결정 입자의 평균 직경을 10 ㎛ 미만의 크기로 함으로써, 노듈의 발생이 거의 없는 스퍼터링 타깃을 실현할 수 있다. 또한, 에칭성을 개선하여, 투과율을 향상시킨 화소 전극을 제조할 수 있다. 바람직하게는 결정 입자의 평균 직경을 5 ㎛ 이하의 크기로 함으로써, 노듈의 발생도 적고, 이상 방전도 생기기 어려운 스퍼터링 타깃이 얻어진다.
(35) 또한, 본 발명은 상기 (34)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제1군 M1로부터 선택된 금속 산화물의 원자 조성 비율인 [M1]/([In]+[M1])이 0.005 내지 0.2의 범위인 것을 특징으로 하는 스퍼터링 타깃이다. 여기서, 상기 식 중의 [M1]은 제1군 M1로부터 선택된 1종 또는 2종 이상의 금속의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다. 또한, 상기 식 중의 [In]은 인듐의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다.
첨가량이 0.005 미만이면 첨가 효과가 작으며, Al을 주성분으로 하는 게이트 전극/투명 전극, Al 소스ㆍ드레인 전극/화소 전극 사이의 접촉 저항이 커지는 경우가 있으며, 0.2를 초과하면, 스퍼터링시에 이상 방전을 일으키는 경우, 전극 자체의 저항이 커지는 경우 또는 전극의 에칭 가공시에 불량이 발생하는 경우도 있기 때문이다.
(36) 또한, 본 발명은 상기 (34) 또는 (35)에 있어서, 상기 도전성 산화물이 산화인듐 이외에 주석, 아연, 게르마늄 및 갈륨을 포함하는 제2군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 것을 특징으로 하는 스퍼터링 타깃이다.
산화주석, 산화아연, 산화게르마늄 및 산화갈륨을 첨가함으로써, 목적으로 하는 도전성 산화물의 도전성을 개선할 수 있는 경우가 있다. 또한, 이 첨가에 의해, 에칭 가공성을 개선할 수 있는 경우도 있다. 또한, 이 첨가에 의해, 투과율을 개선할 수 있는 경우도 있다.
또한, 스퍼터링 타깃 중의 결정 입자의 평균 직경을 10 ㎛ 미만의 크기로 함으로써, 노듈의 발생이 거의 없는 스퍼터링 타깃을 실현할 수 있다. 바람직하게는 결정 입자의 평균 직경을 5 ㎛ 이하의 크기로 함으로써, 노듈의 발생도 적고, 이상 방전도 생기기 어려운 스퍼터링 타깃이 얻어진다.
(37) 또한, 본 발명은 상기 (36)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제2군 M2로부터 선택된 금속 산화물의 원자 조성 비율인 [M2]/([In]+[M2])가 0.01 내지 0.3의 범위인 것을 특징으로 하는 스퍼터링 타깃이다. 여기서, 상기 식 중의 [M2]는 제2군 M2로부터 선택된 1종 또는 2종 이상의 금속, 즉 주석, 아연, 게르마늄 및 갈륨 중 어느 1종 또는 2종 이상의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다. 또한, 상기 식 중의 [In]은 인듐의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다.
첨가량이 O.01 미만이면, 그의 첨가 효과가 작기 때문에, 오히려 저항이 커지는 경우가 있으며, 한편 0.3을 초과하면, 저항이 커지는 경우나, 목적으로 하는 개선(Al을 포함하는 전극과의 접촉 저항을 작게 함)이 곤란한 경우가 있기 때문이다.
C. 액정 표시 장치의 발명
(38) 본 발명은 TFT 기판과 액정을 구비한 액정 표시 장치에서, 상기 TFT 기판은 투명 기판, 상기 투명 기판 위에 설치된 Al을 주성분으로 하는 게이트 전극, 상기 투명 기판 위에 설치된 소스 전극, 상기 투명 기판 위에 설치된 드레인 전극, 상기 투명 기판 위에 설치된 실리콘층, 상기 투명 기판 위에 설치되어, 상기 액정을 구동하는 화소 전극 및 상기 게이트 전극 및 상기 소스 전극ㆍ상기 드레인 전극을 보호하는 투명 전극을 구비하고, 상기 화소 전극 또는 상기 투명 전극은 산화인듐과, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드를 포함하는 제1군 M1로부터 선택 된 1종 또는 2종 이상의 금속의 산화물을 포함하는 도전성 산화물이고, 이 상기 화소 전극 또는 상기 투명 전극은 상기 Al을 주성분으로 하는 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 포함하는 군으로부터 선택되는 하나 이상의 전극과 직접 접합하고 있는 것을 특징으로 하는 액정 표시 장치이다.
Al을 포함하는 게이트선/투명 전극, Al 소스ㆍ드레인 전극 사이에 종래에는 비교적 큰 접촉 저항이 발생하였지만, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드의 첨가에 의해, 접촉 저항의 값을 작게 할 수 있다. 소스ㆍ드레인이 Al을 포함하는 경우에는, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드의 첨가에 의해, Al을 포함하는 소스ㆍ드레인 전극 사이의 접촉 저항의 값을 작게 할 수 있다. 이에 따라, 이 TFT 기판을 사용한 액정 표시 장치는 Al을 포함하는 게이트선/투명 전극, 또는 Al을 포함하는 소스ㆍ드레인 전극/화소 전극 사이의 접촉 저항이 감소되어, 중간조의 표시 품질이 개선된 액정 표시 장치가 얻어진다.
(39) 또한, 본 발명은 상기 (38)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제1군 M1로부터 선택된 금속 산화물의 원자 조성 비율인 [M1]/([In]+[M1])이 0.005 내지 0.2의 범위인 것을 특징으로 하는 청구의 범위 제13항에 기재된 액정 표시 장치이다. 여기서, 상기 식 중의 [M1]은 제1군 M1로부터 선택된 1종 또는 2종 이상의 금속의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다. 또한, 상기 식 중의 [In]은 인듐의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다.
첨가량이 0.005 미만이면 첨가 효과가 작기 때문에, Al을 주성분으로 하는 게이트 전극/투명 전극, Al 소스ㆍ드레인 전극/화소 전극 사이의 접촉 저항이 커지는 경우가 있으며, 첨가량이 0.2를 초과하면, 스퍼터링시에 이상 방전을 일으키는 경우, 전극 자체의 저항이 커지는 경우 또는 전극의 에칭 가공시에 불량이 발생하는 경우도 있기 때문이다. 또한, 첨가량이 0.2를 초과하면, 액정 표시 장치의 구동시에 중간조의 표시 품위가 저하되는 경우가 있기 때문이다.
(40) 또한, 본 발명은 상기 (38) 또는 (39)에 있어서, 상기 도전성 산화물이 산화인듐 이외에 주석, 아연, 게르마늄 및 갈륨을 포함하는 제2군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 것을 특징으로 하는 액정 표시 장치이다.
산화주석, 산화아연, 산화게르마늄 및 산화갈륨을 첨가함으로써, 목적으로 하는 도전성 산화물의 도전성을 개선할 수 있는 경우가 있다. 또한, 이 첨가에 의해, 에칭 가공성을 개선할 수 있는 경우도 있다. 또한, 이 첨가에 의해, 투과율을 개선할 수 있는 경우도 있다.
또한, 스퍼터링 타깃 중의 결정 입자의 평균 직경을 10 ㎛ 미만의 크기로 함으로써, 노듈의 발생이 거의 없는 스퍼터링 타깃을 실현할 수 있기 때문에, 이것을 사용하여 액정 표시 장치를 제조하면, 표시 결함이 적은 액정 표시 장치가 얻어진다. 바람직하게는, 결정 입자의 평균 직경을 5 ㎛ 이하의 크기로 함으로써, 노듈의 발생도 적고, 이상 방전도 생기기 어려운 스퍼터링 타깃이 얻어지며, 이 스퍼터링 타깃을 사용하면, 보다 표시 결함이 적은 액정 표시 장치를 제조할 수 있다.
(41) 또한, 본 발명은 상기 (40)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제2군 M2로부터 선택된 금속 산화물의 원자 조성 비율인 [M2]/([In]+[M2])가 0.01 내지 0.3의 범위인 것을 특징으로 하는 액정 표시 장치이다. 여기서, 상기 식 중의 [M2]는 제2군 M2로부터 선택된 1종 또는 2종 이상의 금속, 즉 주석, 아연, 게르마늄 및 갈륨 중 어느 1종 또는 2종 이상의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다. 또한, 상기 식 중의 [In]은 인듐의 원자의(단위 중량ㆍ단위 부피당) 수를 나타낸다.
첨가량이 0.01 미만이면, 그의 첨가 효과가 작아지기 때문에, 오히려 저항이 커지는 경우가 있으며, 한편 0.3을 초과하면, 저항이 커지는 경우나, 목적으로 하는 개선(Al 전극과의 접촉 저항을 작게 함)이 곤란한 경우가 있기 때문이다.
D-1. 화소 전극의 발명
이어서, 화소 전극의 발명에 대하여 그의 구성을 설명한다. 이하에 나타내는 발명은 상술한 TFT 기판 등에 사용되는 화소 전극이며, 그의 작용ㆍ효과는 상술한 TFT 기판 등과 마찬가지이다.
(42) 본 발명은 투명 기판, 상기 투명 기판 위에 설치된 Al을 주성분으로 하는 게이트 전극, 상기 투명 기판 위에 설치된 소스 전극, 상기 투명 기판 위에 설치된 드레인 전극, 상기 투명 기판 위에 설치된 실리콘층, 상기 투명 기판 위에 설치된 화소 전극 및 상기 게이트 전극 및 상기 소스 전극ㆍ상기 드레인 전극을 보호하는 투명 전극을 구비한 액정 표시 장치용 TFT 기판에 사용되며, 액정을 구동하는 상기 화소 전극에서, 산화인듐과, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드를 포함하는 제1군 M1로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 도 전성 산화물이고, 상기 화소 전극은 상기 Al을 주성분으로 하는 게이트 전극 또는 상기 소스 전극 또는 상기 드레인 전극과 직접 접합하고 있는 것을 특징으로 하는 화소 전극이다.
(43) 또한, 본 발명은 상기 (42)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제1군 M1로부터 선택된 금속 산화물의 원자 조성 비율인 [M1]/([In]+[M1])이 0.005 내지 0.2의 범위인 것을 특징으로 하는 화소 전극이다.
여기서, 상기 식 중의 [M1] 또는 [In]은 이미 설명한 바와 같다.
(44) 또한, 본 발명은 상기 (42)또는 (43)에 있어서, 상기 도전성 산화물이 산화인듐 이외에 주석, 아연, 게르마늄 및 갈륨을 포함하는 제2군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 것을 특징으로 하는 화소 전극이다.
(45) 또한, 본 발명은 상기 (44)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제2군 M2로부터 선택된 금속 산화물의 원자 조성 비율인 [M2]/([In]+[M2])가 0.01 내지 0.3의 범위인 것을 특징으로 하는 화소 전극이다. 여기서, 상기 식 중의 [M2] 또는 [In]은 이미 설명한 바와 같다.
D-2. 투명 전극의 발명
이어서, 투명 전극의 발명에 대하여 그의 구성을 설명한다.
(46) 본 발명은 투명 기판, 상기 투명 기판 위에 설치된 Al을 주성분으로 하는 게이트 전극, 상기 투명 기판 위에 설치된 소스 전극, 상기 투명 기판 위에 설치된 드레인 전극, 상기 투명 기판 위에 설치된 실리콘층, 상기 투명 기판 위에 설 치된 화소 전극 및 상기 게이트 전극 및 상기 소스 전극ㆍ상기 드레인 전극을 보호하는 투명 전극을 구비한 액정 표시 장치용 TFT 기판에 사용되며, 상기 투명 전극에서 산화인듐과, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드를 포함하는 제1군 M1로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 도전성 산화물이고, 상기 투명 전극은 상기 Al을 주성분으로 하는 게이트 전극 또는 상기 소스 전극 또는 상기 드레인 전극과 직접 접합하고 있는 것을 특징으로 하는 투명 전극이다.
(47) 또한, 본 발명은 상기 (46)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제1군 M1로부터 선택된 금속 산화물의 원자 조성 비율인 [M1]/([In]+[M1])이 0.005 내지 0.2의 범위인 것을 특징으로 하는 투명 전극이다. 여기서, 상기 식 중의 [M1] 또는 [In]은 이미 설명한 바와 같다.
(48) 또한, 본 발명은 상기 (46) 또는 (47)에 있어서, 상기 도전성 산화물이 산화인듐 이외에 주석, 아연, 게르마늄 및 갈륨을 포함하는 제2군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 것을 특징으로 하는 투명 전극이다.
(49) 또한, 본 발명은 상기 (48)에 있어서, 상기 도전성 산화물 중, 인듐에 대한 상기 제2군 M2로부터 선택된 금속 산화물의 원자 조성 비율인 [M2]/([In]+[M2])가 0.01 내지 0.3의 범위인 것을 특징으로 하는 투명 전극이다. 여기서, 상기 식 중의 [M2] 또는 [In]은 이미 설명한 바와 같다.
E. TFT 기판의 제조 방법의 발명
(50) 본 발명은 TFT 기판을 제조하는 방법에서, 상기 투명 기판 위에 상기 도전성 산화물을 퇴적하여, 상기 도전성 산화물의 박막을 형성하는 단계와, 상기 형성된 상기 도전성 산화물의 박막을 옥살산을 포함하는 수용액으로 에칭함으로써, 상기 투명 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 TFT 기판의 제조 방법이다.
이러한 구성에 의해, 소스 전극 등이 Al로 구성되어 있는 경우에도, 투명 전극의 성형시(에칭시)에 Al을 포함하는 소스 전극 등이 용출되는 것을 방지할 수 있다. 이러한 작용ㆍ효과는, 다른 에칭액을 사용한 하기 발명에서도 마찬가지이다.
(51) 또한, 본 발명은 TFT 기판을 제조하는 방법에서, 상기 투명 기판 위에 상기 도전성 산화물을 퇴적하여, 상기 도전성 산화물의 박막을 형성하는 단계와, 상기 형성된 상기 도전성 산화물의 박막을 인산ㆍ아세트산ㆍ질산을 포함하는 수용액으로 에칭함으로써, 상기 투명 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 TFT 기판의 제조 방법이다.
(52) 또한, 본 발명은 TFT 기판을 제조하는 방법에서, 상기 투명 기판 위에 상기 도전성 산화물을 퇴적하여, 상기 도전성 산화물의 박막을 형성하는 단계와, 상기 형성된 상기 도전성 산화물의 박막을 질산세륨암모늄염을 포함하는 수용액으로 에칭함으로써, 상기 투명 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 TFT 기판의 제조 방법이다.
또한, 투명 전극(도전성 산화물)의 성막 방법으로서는 증착법, 스퍼터법, CVD법, 분무법 및 디핑법 등을 이용할 수 있다. 특히, 스퍼터법을 채용하는 것이 바람직하다.
F. 란타노이드의 종류
(53) 또한, 본 발명은 상기 란타노이드가 Ce, Nd, Er 및 Ho으로부터 선택된 1종 또는 2종 이상의 란타노이드인 것을 특징으로 하는 상기 (30) 내지 (52) 중 어느 하나에 기재된 TFT 기판, 투명 전극 제조용 스퍼터링 타깃, 액정 표시 장치, 화소 전극, 투명 전극 또는 TFT 기판의 제조 방법이다.
제1 그룹: 효과
상기한 바와 같이, 본 발명의 박막 트랜지스터형 기판에서의 투명 도전막은, 제조시에 약산(유기산 등)을 사용한 에칭에 의한 잔사가 거의 발생하지 않는다. 이 때문에, 본 발명의 박막 트랜지스터형 기판은 가공성이 우수하고, 수율이 향상된다. 또한, 본 발명의 박막 트랜지스터형 액정 표시 장치는, 상기 박막 트랜지스터형 기판을 구비하기 때문에, 제조 효율이 향상된다.
또한, 본 발명의 박막 트랜지스터형 기판의 제조 방법에 따르면, 소정의 산성의 에칭제를 사용한 투명 도전막의 에칭에 의한 잔사 등이 거의 발생하지 않기 때문에, 상기 박막 트랜지스터형 기판을 효율적으로 제조하는 것이 가능해진다.
제2 그룹: 효과
제2 그룹의 본 발명은 상술한 종래의 기술이 갖는 문제점에 감안하여 이루어진 것이며, 특정한 금속을 함유하는 투명 도전 재료를 화소 전극ㆍ투명 전극에 사용함으로써, 배리어 금속 등을 사용하지 않아도, Al 게이트/투명 전극, Al 소스ㆍ드레인/화소 전극 사이의 접촉 저항을 작게 억제할 수 있다.
그 결과, 제조 공정의 수를 감소시킬 수 있기 때문에, TFT(박막 트랜지스터) 기판의 제조 방법을 간략화할 수 있다.
또한, 제2 그룹의 본 발명에 투명 도전(막) 재료를 직접 Al 게이트 또는 Al 소스ㆍ드레인 전극에 접촉시켜도, 이곳에 생기는 접촉 저항을 작은 값으로 할 수 있기 때문에, 중간조의 표시를 양호하게 행할 수 있는 액정 표시 장치를 제공할 수 있다.
또한, 지금까지의 제2 그룹의 본 발명의 설명에 있어서, Al과의 관계로부터 본 발명의 설명을 하고 있는 부분이 있다. 이 설명 부분에서의 Al 대신에, Ag를 사용하여도 거의 동일한 작용ㆍ효과를 발휘한다. 이 점에 대해서는, 실시예에서 상세히 설명하고 있다.
제3 그룹: 효과
상기한 바와 같이, 제3 그룹의 본 발명의 박막 트랜지스터 기판의 제조 방법에 따르면, 제1 도체가 특정한 금속을 포함하는 Al 합금을 포함하기 때문에, 용이하게 에칭할 수 있다. 이 때문에, 박막 트랜지스터 기판을 보다 간편하고, 보다 저비용으로 제조하는 것이 가능해진다.
또한, 제3 그룹의 본 발명의 박막 트랜지스터 및 박막 트랜지스터 기판은, 제1 도체가 특정한 금속을 포함하는 Al 합금을 포함하기 때문에, 제2 도체가 절연막에 형성된 콘택트 홀을 통해, 제1 도체와 접속할 때의 콘택트 저항이 낮다. 또한, 이 제1 도체는 용이하게 에칭 가능하다.
또한, 제3 그룹의 본 발명의 액정 표시 장치는, 제2 도체가 광 투과율이 낮은 층을 통과하지 않고, 절연막에 형성된 콘택트 홀을 통해 제1 도체와 직접 접속 하고 있기 때문에, 높은 개구율을 갖는다.
제4 그룹: 효과
제4 그룹의 본 발명은 상술한 바와 같이, 종래의 기술이 갖는 문제점에 감안하여 이루어진 것이며, 특정한 금속을 함유하는 투명 도전 재료를 화소 전극 및 투명 전극에 사용함으로써, TFT(박막 트랜지스터) 기판의 제조 방법을 간략화하는 것이 가능하다.
또한, 제 4그룹의 본 발명에 따르면, Al을 포함하는 게이트/투명 전극, 또는 Al을 포함하는 소스ㆍ드레인/화소 전극을 직접 접촉ㆍ접합시켜도, 이 사이의 접촉 저항을 종래보다 낮은 값으로 억제할 수 있기 때문에, 중간조의 표시가 가능한 액정 표시 장치를 제공할 수 있다.
제1 그룹: 실시예
이하, 도면을 이용하여, 제1 그룹의 본 실시 형태의 바람직한 예에 대하여 설명한다.
[실시예 1-1]
도 1에는 본 실시예 1-1에서의 α-SiTFT(비정질 실리콘 박막 트랜지스터) 활성 매트릭스 기판 (100) 근방의 단면도가 도시되어 있다. 투광성의 유리 기판 (1) 위에 고주파 스퍼터링에 의해, 그의 막 두께가 1500 옹스트롬이 되도록 금속 Al을 퇴적하였다. 또한, 이 유리 기판 (1)은 특허 청구의 범위에 기재된 투명 기판의 일례에 상당한다.
이어서, 인산ㆍ아세트산ㆍ질산ㆍ수(그의 부피비는 12:6:1:1임)계 수용액을 에칭액으로서 사용한 포토에칭법에 의해, 상기 퇴적한 금속 Al을 도 1에 도시하는 형상으로 에칭하여, 게이트 전극 (2) 및 게이트 전극 배선 (12)를 형성하였다.
이어서, 글로 방전 CVD법에 의해, 상기 유리 기판 (1), 상기 게이트 전극 (2) 및 상기 게이트 전극 배선 (12) 위에, 게이트 절연막 (3)이 되는 질화 실리콘막(이하, SiN막으로 기재하는 경우도 있음)을 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다. 이어서, 이 게이트 절연막 (3) 위에, α-Si:H(i)막 (4)를 그의 막 두께가 3500 옹스트롬이 되도록 퇴적하고, 채널 보호층 (5)가 되는 질화 실리콘막(SiN막)을 상기 α-SiH(i)막 (4) 위에 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다.
이때, 방전 가스로서, SiN막으로 형성되는 게이트 절연막 (3) 및 채널 보호층 (5)에 대해서는 SiH4-NH3-N2계 혼합 가스를 사용하며, 한편 α-Si:H(i)막 (4)에 대해서는 SiH4-N2계 혼합 가스를 각각 사용하였다. 또한, 이 SiN막으로 형성되는 채널 보호층 (5)는 CHF계 가스를 사용한 건식 에칭에 의해 에칭하여, 도 1에 도시하는 형상을 형성하였다.
이어서, α-Si:H(n)막 (6)을 SiH4-H2-PH3계의 혼합 가스를 사용하여, 상기 α-Si:H(i)막 (4)및 상기 채널 보호층 (5) 위에 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다.
이어서, 퇴적한 이 α-Si:H(n)막 (6) 위에, 금속 Mo/금속 Al 2층막을 하층의 금속 Mo의 막 두께가 0.05 ㎛가 되도록, 금속 Al의 막 두께가 0.2 ㎛가 되도록, 순서대로 스퍼터링법에 의해 퇴적하였다.
인산ㆍ아세트산ㆍ질산ㆍ수(그의 부피비는 9:8:1:2임)계 수용액을 에칭액으로서 사용한 포토에칭법에 의해, 이 금속 Mo/금속 Al 2층막을 도 1에 도시하는 형상으로 에칭하여, 드레인 전극 (7)의 패턴 및 소스 전극 (8)의 패턴으로 하였다.
또한, CHF계 가스를 사용한 건식 에칭 및 히드라진(NH2NH2ㆍH2O)수용액을 사용한 습식 에칭을 병용함으로써, α-Si:H막으로 형성되는 α-Si:H(i)막 (4) 및 α-Si:H(n)막 (6)에 대하여 에칭을 행하여, 도 1에 도시하는 형상의 α-Si:H(i)막 (4)의 패턴 및 α-Si:H(n)막 (6)의 패턴으로 하였다. 또한, 도 1에 도시한 바와 같이 투명 수지 레지스트 (10)을 사용하여, 보호막을 형성하고, 관통 홀 등의 패턴을 형성하였다.
이어서, 상기 처리를 행한 기판 위에, 산화인듐과 산화텅스텐을 주성분으로 하는 비정질의 투명 도전막 (9)를 스퍼터링법으로 퇴적하였다. 이 스퍼터링법에 사용하는 타깃은 타깃 중의 In과 W의 원자비인 [In]/([In]+[W])의 값이, 0.97이 되도록 제조한 In2O3-WO3 소결체이다. 여기서, [In]은 투명 도전막 (9) 중의 단위 부피당 인듐 원자의 수를 나타내고, [W]은 투명 도전막 (9) 중의 단위 부피당 텅스텐 원자의 수를 나타낸다.
스퍼터링은 이 In2O3-WO3 소결체를 플래너 마그네트론형의 캐소드에 배치하여 사용하여, 그의 막 두께가 1000 옹스트롬이 되도록 투명 도전막 (9)를 퇴적하였다. 이때, 스퍼터링시의 방전 가스로서, 순아르곤 가스 또는 1 vo1 ％ 정도의 미량의 O2 가스가 혼합된 아르곤 가스를 사용하였다.
상기 텅스텐이 타깃 내에 포함되는 형태는, WO3 및 WO2 등의 산화텅스텐의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있지만, In2W3O12 등의 산화인듐-산화텅스텐 간의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 바람직하게는 텅스텐 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 텅스텐이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태이다. 이와 같이, 텅스텐이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 스퍼터링시에 방전이 안정적이기 때문에, 저저항의 투명 도전막 (9)를 얻기 위해 유효하다.
이 In2O3-WO3 소결체를 포함하는 타깃의 상대 밀도는 96 ％였다. 또한, 별도의 시험에 의해, In2O3-WO3 소결체를 포함하는 타깃의 상대 밀도가 95 ％ 이상인 경우에는, 노듈 또는 이상 방전이 발생하지 않는다는 것을 확인하였다.
또한, 상기 스퍼터링에 의해 성막된 In2O3-WO3막인 투명 도전막 (9)는 X선 회절법으로 분석하면, 피크가 관찰되지 않았기 때문에 비정질막이라는 것이 판명되었다. 또한, 이 In2O3-WO3막인 투명 도전막 (9)의 비저항은 3.8×10-4 Ωㆍ㎝ 정도였으며, 전극으로서 충분히 사용할 수 있는 막이라는 것을 확인할 수 있었다. 또한, In2O3-WO3 소결체를 포함하는 상기 타깃에 산화주석을 1 내지 10 중량％ 첨가함으로써, 성막된 투명 도전막 (9)의 비저항이 1.8×10-4 Ωㆍ㎝ 이하가 되는 것도 판명되었다.
이 In2O3-WO3막인 투명 도전막 (9)에 대하여, 옥살산 3.2 중량％의 수용액을 에칭제로서 사용한 포토에칭법에 의해, 투과 화소 전극의 패턴이 되도록 에칭을 행하였다. 이에 따라, 도 1에 도시하는 투명 도전막 (9)의 비정질 전극으로 이루어지는 투과 화소 전극의 패턴을 형성하였다.
이때, 소스 전극 (8)의 패턴과, 투명 도전막 (9)를 포함하는 투명 화소 전극의 패턴이 전기적으로 접속하도록 원하는 패턴으로 형성하였다. 또한, 이때 금속 Al을 포함하는 드레인 전극 (7) 및 소스 전극 (8)은 에칭액으로 용출되지 않았다. 이어서, 이 유리 기판 (1)을 250 ℃에서 30분간 열 처리하였다. 또한, 이 옥살산 3.2 중량％의 수용액은 특허 청구의 범위에 기재된 옥살산을 포함하는 산성의 에칭제의 일례에 상당한다.
이후, SiN 패시베이션막(도시하지 않음) 및 차광막 패턴(도시하지 않음)을 형성하여, 도 1에 도시하는 α-SiTFT 활성 매트릭스 기판 (100)을 제조하였다. 또한, 이 α-SiTFT 활성 매트릭스 기판 (100)에서의 유리 기판 (1) 위에는, 도 1에 도시하는 화소 부분 등의 패턴이 규칙적으로 형성되어 있다. 즉 실시예 1-1의 α-SiTFT 활성 매트릭스 기판 (100)은 어레이 기판으로 되어 있다. 또한, 이 α-SiTFT 활성 매트릭스 기판 (100)은 특허 청구의 범위에 기재된 박막 트랜지스터형 기판의 바람직한 일례에 상당한다.
이 α-SiTFT 활성 매트릭스 기판 (100) 위에 액정층과 컬러 필터 기판을 설치함으로써, TFT-LCD 방식 평면 디스플레이를 제조하였다. 이 TFT-LCD 방식 평면 디스플레이는, 특허 청구의 범위에 기재된 박막 트랜지스터형 액정 표시 장치의 일례에 상당한다. 이 TFT-LCD 방식 평면 디스플레이에 대하여, 점등(點燈) 검사를 행한 결과, 화소 전극의 불량이 없었기 때문에, 양호한 표시를 행할 수 있었다.
[실시예 1-2]
실시예 1-2에서의 α-SiTFT 활성 매트릭스 기판 (100)은, 상기 실시예 1-1에서의 α-SiTFT 활성 매트릭스 기판 (100)의 투명 도전막 (9)의 조성이 상이할 뿐, 그의 구조는 도 1과 거의 마찬가지이다. 따라서, 실시예 1-2의 α-SiTFT 활성 매트릭스 기판 (100)에 대해서도, 도 1을 이용하여 설명한다.
도 1에 도시한 바와 같이, 투광성의 유리 기판 (1) 위에 고주파 스퍼터링에 의해, 그의 막 두께가 1500 옹스트롬이 되도록 금속 Al을 퇴적하였다. 이어서, 인산ㆍ아세트산ㆍ질산ㆍ수(그의 부피비는 12:6:1:1임)계 수용액을 에칭액으로서 사용한 포토에칭법에 의해, 상기 퇴적된 금속 Al을 도 1에 도시하는 형상으로 에칭하여, 게이트 전극 (2) 및 게이트 전극 배선 (12)를 형성하였다. 또한, 이 유리 기판 (1)은 특허 청구의 범위에 기재된 투명 기판의 일례에 상당한다.
이어서, 글로 방전 CVD법에 의해, 상기 유리 기판 (1), 상기 게이트 전극 (2) 및 상기 게이트 전극 배선 (12) 위에, 게이트 절연막 (3)이 되는 질화 실리콘막(이하, SiN막으로 기재하는 경우도 있음)을 그의 막 두께가 3000 옹스트롬이 되 도록 퇴적하였다. 이어서, 이 게이트 절연막 (3) 위에 α-Si:H(i)막 (4)를 그의 막 두께가 3500 옹스트롬이 되도록 퇴적하고, 채널 보호층 (5)가 되는 질화 실리콘막(SiN막)을 상기 α-SiH(i)막 (4) 위에 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다.
이때, 방전 가스로서, SiN막으로 형성되는 게이트 절연막 (3) 및 채널 보호층 (5)에 대해서는 SiH4-NH3-N2계 혼합 가스를 사용하며, 한편 α-Si:H(i)막 (4)에 대해서는 SiH4-N2계 혼합 가스를 각각 사용하였다. 또한, 이 SiN막으로 형성되는 채널 보호층 (5)는 CHF계 가스를 사용한 건식 에칭에 의해 에칭하여, 도 1에 도시하는 형상을 형성하였다.
이어서, α-Si:H(n)막 (6)을 SiH4-H2-PH3계의 혼합 가스를 사용하여, 상기 α-Si:H(i)막 (4) 및 상기 채널 보호층 (5) 위에 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다.
이어서, 퇴적된 이 α-Si:H(n)막 (6) 위에, 금속 Mo/금속 Al 2층막을 하층의 금속 Mo의 막 두께가 0.05 ㎛가 되도록, 금속 Al의 막 두께가 0.2 ㎛가 되도록, 순서대로 스퍼터링법에 의해 퇴적하였다.
인산ㆍ아세트산ㆍ질산ㆍ수(그의 부피비는 9:8:1:2임)계 수용액을 에칭액으로서 사용한 포토에칭법에 의해, 이 금속 Mo/금속 Al 2층막을 도 1에 도시하는 형상으로 에칭하여, 드레인 전극 (7)의 패턴 및 소스 전극 (8)의 패턴으로 하였다.
또한, CHF계 가스를 사용한 건식 에칭 및 히드라진(NH2NH2ㆍH2O) 수용액을 사용한 습식 에칭을 병용함으로써, α-Si:H막으로 형성되는 α-Si:H(i)막 (4) 및 α-Si:H(n)막 (6)에 대하여 에칭을 행하여, 도 1에 도시하는 형상의 α-Si:H(i)막 (4)의 패턴 및 α-Si:H(n)막 (6)의 패턴으로 하였다. 또한, 도 1에 도시한 바와 같이 투명 수지 레지스트 (10)을 사용하여, 보호막을 형성하고, 관통 홀 등의 패턴을 형성하였다.
이어서, 상기 처리를 행한 기판 위에, 산화인듐과 산화몰리브덴을 주성분으로 하는 비정질의 투명 도전막 (9)를 스퍼터링법으로 퇴적하였다. 이 스퍼터링법에 사용하는 타깃은 타깃 중의 In과 Mo의 원자비인 [In]/([In]+[Mo])의 값이, 0.90이 되도록 제조한 In2O3-MoO3 소결체이다. 여기서, [In]은 투명 도전막 (9) 중의 단위 부피당 인듐 원자의 수를 나타내고, [Mo]는 투명 도전막 (9) 중의 단위 부피당 몰리브덴 원자의 수를 나타낸다.
스퍼터링은 이 In2O3-MoO3 소결체를 플래너 마그네트론형의 캐소드에 배치하여 사용하여, 그의 막 두께가 1000 옹스트롬이 되도록 투명 도전막 (9)를 퇴적하였다. 이때, 스퍼터링시의 방전 가스로서, 순아르곤 가스 또는 1 vo1 ％ 정도의 미량의 O2 가스가 혼합된 아르곤 가스를 사용하였다.
상기 몰리브덴 원소가 타깃 내에 포함되는 형태는, Mo03 및 Mo02 등의 산화몰리브덴의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 그러나, In2Mo406, In2Mo3012 또는 In11Mo4062 등의 인듐과 몰리브덴의 복합 산화물의 형태 로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 바람직하게는 몰리브덴 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 몰리브덴이 산화인듐 결정체 중에 원자 수준으로 분산되고 있는 형태이다. 이와 같이, 몰리브덴이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 스퍼터링시에 방전이 안정적이기 때문에, 저저항의 투명 도전막 (9)를 얻기 위해 유효하다.
이 In2O3-MoO3 소결체를 포함하는 타깃의 상대 밀도는 96 ％였다. 또한, 별도의 시험에 의해, In2O3-MoO3 소결체를 포함하는 타깃의 상대 밀도가 95 ％ 이상인 경우에는, 노듈 또는 이상 방전이 발생하지 않는다는 것을 확인하였다.
또한, 상기 스퍼터링에 의해 성막된 In2O3-MoO3막인 투명 도전막 (9)는 X선 회절법으로 분석하면, 피크가 관찰되지 않았기 때문에 비정질막이라는 것이 판명되었다. 또한, 이 In2O3-MoO3막인 투명 도전막 (9)의 비저항은 3.4×10-4 Ωㆍ㎝ 정도였으며, 전극으로서 충분히 사용할 수 있는 막이라는 것을 확인할 수 있었다. 또한, In2O3-MoO3 소결체를 포함하는 상기 타깃에 산화주석을 1 내지 10 중량％ 첨가함으로써, 성막된 투명 도전막 (9)의 비저항은 1.9×10-4 Ωㆍ㎝ 이하가 되는 것도 판명되었다.
이 In2O3-MoO3막인 투명 도전막 (9)에 대하여, 옥살산 3.2 중량％의 수용액을 에칭제로서 사용한 포토에칭법에 의해, 투과 화소 전극의 패턴이 되도록 에칭을 행 하였다. 이에 따라, 도 1에 도시하는 투명 도전막 (9)의 비정질 전극으로 이루어지는 투과 화소 전극의 패턴을 형성하였다.
이때, 소스 전극 (8)의 패턴과, 투명 도전막 (9)를 포함하는 투명 화소 전극의 패턴이 전기적으로 접속하도록 원하는 패턴으로 형성하였다. 또한, 이때 금속 Al의 드레인 전극 (7) 및 소스 전극 (8)은 에칭액으로 용출되지 않았다. 이어서, 이 유리 기판 (1)을 250 ℃에서 30분간 열 처리하였다. 또한, 이 옥살산 3.2 중량％의 수용액은 특허 청구의 범위에 기재된 옥살산을 포함하는 산성의 에칭제에 상당한다.
이후, SiN 패시베이션막(도시하지 않음) 및 차광막 패턴(도시하지 않음)을 형성하여, 도 1에 도시하는 α-SiTFT 활성 매트릭스 기판 (100)을 제조하였다. 또한, 이 α-SiTFT 활성 매트릭스 기판 (100)에서의 유리 기판 (1) 위에는, 도 1에 도시하는 화소 부분 등의 패턴이 규칙적으로 형성되어 있다. 즉 실시예 1-2의 α-SiTFT 활성 매트릭스 기판 (100)은 어레이 기판으로 되어 있다. 또한, 이 α-SiTFT 활성 매트릭스 기판 (100)은 실시예 1-1과 마찬가지로, 특허 청구의 범위에 기재된 박막 트랜지스터형 기판의 바람직한 일례에 상당한다.
이 α-SiTFT 활성 매트릭스 기판 (100) 위에 액정층과 컬러 필터 기판을 설치함으로써, TFT-LCD 방식 평면 디스플레이를 제조하였다. 이 TFT-LCD 방식 평면 디스플레이는, 특허 청구의 범위에 기재된 박막 트랜지스터형 액정 표시 장치의 일례에 상당한다. 이 TFT-LCD 방식 평면 디스플레이에 대하여, 점등 검사를 행한 결과, 화소 전극의 불량이 없었기 때문에, 양호한 표시를 행할 수 있었다.
[실시예 1-3]
본 실시예 1-3에서의 α-SiTFT 활성 매트릭스 기판 (100)은 상기 실시예 1-1및 2에서의 α-SiTFT 활성 매트릭스 기판 (100)에서의 투명 도전막 (9)의 조성이 상이할 뿐, 그의 구조는 도 1과 거의 마찬가지이다. 따라서, 실시예 1-3의 α-SiTFT 활성 매트릭스 기판 (100)에 대해서도, 도 1을 이용하여 설명한다.
투광성의 유리 기판 (1) 위에 고주파 스퍼터링에 의해, 그의 막 두께가 2000 옹스트롬이 되도록 금속 Al(합금)(그의 조성 중량％는 Al:Ni=99:1임)을 퇴적하였다. 이어서, 인산ㆍ아세트산ㆍ질산ㆍ수(그의 부피비는 9:6:1:2임)계 수용액을 에칭액으로서 사용한 포토에칭법에 의해, 상기 퇴적한 금속 Al을 도 1의 게이트 전극 (2) 및 게이트 전극 배선 (12)와 동일한 형상으로 에칭하여, 게이트 전극 및 게이트 전극 배선을 형성하였다. 또한, 이 유리 기판 (1)은 특허 청구의 범위에 기재된 투명 기판의 일례에 상당한다.
이어서, 글로 방전 CVD법에 의해 상기 유리 기판 (1), 상기 게이트 전극 (2) 및 상기 게이트 전극 배선 (12) 위에, 게이트 절연막 (3)이 되는 질화 실리콘막(이하, SiN막으로 기재하는 경우도 있음)을 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다. 이어서, 이 게이트 절연막 (3) 위에 α-Si:H(i)막 (4)를 그의 막 두께가 3500 옹스트롬이 되도록 퇴적하고, 채널 보호층 (5)가 되는 질화 실리콘(SiN)막을 상기 α-Si:H(i)막 (4) 위에 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다.
이때, 방전 가스로서, SiN막으로 형성되는 게이트 절연막 (3) 및 채널 보호 층 (5)에 대해서는 SiH4-NH3-N2계 혼합 가스를 사용하며, 한편 α-Si:H(i)막 (4)에 대해서는 SiH4-N2계 혼합 가스를 각각 사용하였다. 또한, 이 SiN막으로 형성되는 채널 보호층 (5)는 CHF계 가스를 사용한 건식 에칭에 의해 에칭하여, 도 1에 도시하는 형상을 형성하였다.
이어서, α-Si:H(n)막 (6)을 SiH4-H2-PH3계의 혼합 가스를 사용하여, 상기 α-Si:H(i)막 (4) 및 상기 채널 보호층 (5) 위에 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다.
이어서, 퇴적한 이 α-Si:H(n)막 (6) 위에, 금속 Mo/금속 Al 2층막을 하층의 금속 Mo의 막 두께가 0.05 ㎛가 되도록, 금속 Al의 막 두께가 0.2 ㎛가 되도록, 순서대로 스퍼터링법에 의해 퇴적하였다.
인산ㆍ아세트산ㆍ질산ㆍ수(그의 부피비는 9:6:1:2임)계 수용액을 에칭액으로서 사용한 포토에칭법에 의해, 이 금속 Mo/금속 Al 2층막을 도 1에 도시하는 형상으로 에칭하여, 드레인 전극 (7)의 패턴 및 소스 전극 (8)의 패턴으로 하였다.
또한, CHF계 가스를 사용한 건식 에칭 및 히드라진(NH2NH2ㆍH2O) 수용액을 사용한 습식 에칭을 병용함으로써, α-Si:H막으로 형성되는 α-Si:H(i)막 (4) 및 α-Si:H(n)막 (6)에 대하여 에칭을 행하여, 도 1에 도시하는 형상의 α-Si:H(i)막 (4)의 패턴 및 α-Si:H(n)막 (6)의 패턴으로 하였다. 또한, 도 1에 도시한 바와 같이 투명 수지 레지스트 (10)을 사용하여, 보호막을 형성하고, 관통 홀 등의 패턴을 형성하였다.
이어서, 상기 처리를 행한 기판 위에 도 1에 도시한 바와 같이, 산화인듐과 산화니오븀을 주성분으로 하는 비정질의 투명 도전막 (9)를 스퍼터링법으로 퇴적하였다. 이 스퍼터링법에 사용하는 타깃은 타깃 중의 In과 Nb의 원자비인 [In]/([In]+[Nb])의 값이 0.95가 되도록 제조한 In2O3-Nb2O5 소결체이다. 여기서, [In]은 투명 도전막 (9) 중의 단위 부피당 인듐의 원자의 수를 나타내고, [Nb]는 투명 도전막 (9) 중의 단위 부피당 니오븀의 원자의 수를 나타낸다.
스퍼터링은 이 In2O3-Nb2O5 소결체를 플래너 마그네트론형의 캐소드에 배치하여 사용하여, 그의 막 두께가 1000 옹스트롬이 되도록 투명 도전막 (9)를 퇴적하였다. 이때, 스퍼터링시의 방전 가스는 순아르곤 가스 또는 1 vo1 ％ 정도의 미량의 O2 가스가 혼합된 아르곤 가스를 사용하였다.
상기 니오븀 원소가 타깃 내에 포함되는 형태는, Nb2O5 및 Nb2O3 등의 산화 니오븀의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 그러나, InNbO4 등의 인듐과 니오븀의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 바람직하게는 니오븀 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 니오븀이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태이다. 이와 같이, 니오븀이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 스퍼터링시에 방전이 안정적이기 때문에, 저저항의 투명 도전막 (9)를 얻기 위해 유효하다.
이 In2O3-Nb2O5 소결체를 포함하는 타깃의 상대 밀도는 97 ％였다. 또한, 별도의 시험에 의해, In2O3-Nb2O5 소결체를 포함하는 타깃의 상대 밀도가 95 ％ 이상인 경우에는, 노듈 또는 이상 방전이 발생하지 않는다는 것을 확인하였다.
또한, 상기 스퍼터링에 의해 성막된 In2O3-Nb2O5막인 투명 도전막 (9)는 X선 회절법으로 분석하면, 피크가 관찰되지 않았기 때문에 비정질막이라는 것이 판명되었다. 또한, 이 In2O3-Nb2O5막인 투명 도전막 (9)의 비저항은 3.6×10-4 Ωㆍ㎝ 정도였으며, 전극으로서 충분히 사용할 수 있는 막이라는 것을 확인할 수 있었다. 또한, In2O3-Nb2O5 소결체를 포함하는 상기 타깃에 산화주석을 1 내지 10 ％ 첨가함으로써, 성막된 투명 도전막 (9)의 비저항이 1.7×1O-4 Ωㆍ㎝ 이하가 되는 것도 판명되었다.
이 In2O3-Nb2O5막인 투명 도전막 (9)에 대하여, 옥살산 3.2 중량％의 수용액을 에칭제로서 사용한 포토에칭법에 의해, 투과 화소 전극의 패턴이 되도록 에칭을 행하였다. 이에 따라, 도 1에 도시하는 투명 도전막 (9)의 비정질 전극으로 이루어지는 투과 화소 전극의 패턴을 형성하였다. 또한, 이 옥살산 3.2,중량％의 수용액은 특허 청구의 범위에 기재된 옥살산을 포함하는 산성의 에칭제의 일례에 상당한다.
이때, 소스 전극 (8)의 패턴과, 투과 화소 전극 패턴이 전기적으로 접속하도 록 원하는 패턴으로 형성하였다. 또한, 이때 소스 전극 (8) 및 드레인 전극 (7)이 에칭시에 단선 또는 세선(線細)되지 않았다. 이어서, 이 유리 기판 (1)을 250 ℃에서 30분간 열 처리하였다.
이후, SiN 패시베이션막(도시하지 않음) 및 차광막 패턴(도시하지 않음)을 형성함으로써, 도 1에 도시하는 α-SiTFT 활성 매트릭스 기판 (100)을 제조하였다. 또한, 이 α-SiTFT 활성 매트릭스 기판 (100)에서의 유리 기판 (1) 위에는, 도 1에 도시하는 화소 부분 등의 패턴이 규칙적으로 형성되어 있다. 즉 실시예 1-3의 α-SiTFT 활성 매트릭스 기판 (100)은 어레이 기판으로 되어 있다. 또한, 이 α-SiTFT 활성 매트릭스 기판 (100)은 실시예 1-1및 1-2와 마찬가지로, 특허 청구의 범위에 기재된 박막 트랜지스터형 기판의 바람직한 일례에 상당한다.
이 α-SiTFT 활성 매트릭스 기판 (100) 위에 액정층과 컬러 필터 기판을 설치함으로써, TFT-LCD 방식 평면 디스플레이를 제조하였다. 이 TFT-LCD 방식 평면 디스플레이는, 특허 청구의 범위에 기재된 액정 표시 장치의 일례에 상당한다. 이 TFT-LCD 방식 평면 디스플레이에 대하여, 점등 검사를 행한 결과, 표시가 양호한 것이 판명되었다.
[실시예 1-4]
실시예 1-4에서의 α-SiTFT 활성 매트릭스 기판 (100)은 상기 실시예 1-1 내지 3에서의 α-SiTFT 활성 매트릭스 기판 (100)의 투명 도전막 (9)의 조성이 상이할 뿐, 그의 구조는 도 1과 거의 마찬가지이다. 따라서, 실시예 1-4의 α-SiTFT 활성 매트릭스 기판 (100)에 대해서도, 도 1을 이용하여 설명한다.
도 1에 도시한 바와 같이, 투광성의 유리 기판 (1) 위에 금속 Al(합금)(그의 조성 중량％는 Al:Ni=99:1임)을 고주파 스퍼터에 의해, 그의 막 두께가 2000 옹스트롬이 되도록 퇴적한다. 인산ㆍ아세트산ㆍ질산ㆍ수(그의 부피비는 9:6:1:2임)계 수용액을 에칭액으로서 사용한 포토에칭법에 의해, 이 퇴적한 금속 Al을 포함하는 박막을 도 1에 도시하는 형상으로 에칭하여, 게이트 전극 (2) 및 게이트 전극 배선 (12)를 형성하였다. 또한, 이 유리 기판 (1)은 특허 청구의 범위에 기재된 투명 기판의 일례에 상당한다.
이어서, 글로 방전 CVD법에 의해, 도 1에 도시한 바와 같이 게이트 절연막 (3)이 되는 질화 실리콘막(이하, SiN막으로 기재하는 경우도 있음)을 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다. 이어서, 도 1에 도시한 바와 같이, α-Si:H(i)막 (4)를 그의 막 두께가 3500 옹스트롬이 되도록 퇴적하고, 채널 보호층 (5)가 되는 질화 실리콘막(SiN)을 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다.
이때, 방전 가스로서, SiN막으로 형성되는 게이트 절연막 (3) 및 채널 보호막 (5)는 SIH4-NH3-N2계 혼합 가스를 사용하며, 한편 α-Si:H(i)막 (4)에 대해서는 SiH4-N2계의 혼합 가스를 각각 사용하였다. 또한, 이 SiN막을 포함하는 채널 보호막 (5)는 CHF계 가스를 사용한 건식 에칭에 의해 에칭하여, 도 1에 도시하는 형상을 형성하였다.
이어서 α-Si:H(n)막 (6)을 SiH4-H2-PH3계의 혼합 가스를 사용하여, 도 1에 도시한 바와 같이, 그의 막 두께가 3000 옹스트롬이 되도록 퇴적하였다.
이어서, 퇴적한 이 α-Si:H(n)막 (6) 위에, 금속 Mo/금속 Al(합금)(그의 조성 중량％는 Al:Ni=99:1임) 2층막을 하층의 Mo의 막 두께가 0.05 ㎛가 되도록, 상층의 Al의 막 두께가 0.2 ㎛가 되도록, 순서대로 스퍼터링법에 의해 퇴적하였다.
인산ㆍ아세트산ㆍ질산ㆍ수(그의 퇴적비는 9:6:1:2임)계 에칭액을 사용한 포토에칭법에 의해, 이 금속 Mo/금속 Al 2층막을 도 1에 도시하는 형상으로 에칭하여, 드레인 전극 (7)의 패턴 및 소스 전극 (8)의 패턴으로 하였다.
이어서, CHF계 가스를 사용한 건식 에칭 및 히드라진(NH2NH2ㆍH2O) 수용액을 사용한 습식 에칭을 병용함으로써, α-Si:H막으로 형성되는 α-Si:H(i)막 (4)의 패턴 및 α-Si:H(n)막 (6)의 패턴을 형성하였다. 또한, 도 1에 도시한 바와 같이, 투명 수지 레지스트 (10)을 사용하여 보호막을 형성하고, 그 후, 관통 홀 등의 패턴을 형성하였다.
이어서, 상기 처리를 행한 기판 위에, 산화인듐과 산화니켈을 주성분으로 하는 비정질의 투명 도전막 (9)를 스퍼터링법으로 퇴적하였다. 이 스퍼터링에 사용하는 타깃은 타깃 중의 In과 Ni의 원자비인 [In]/([In]+[Ni])의 값이 0.95가 되도록 제조한 In2O3-NiO 소결체이다. 여기서, [In]은 투명 도전막 (9) 중의 단위 부피당 인듐 원자의 수를 나타내고, [Ni]는 투명 도전막 (9) 중의 단위 부피당 니켈 원자의 수를 나타낸다.
스퍼터링은 이 In2O3-NiO 소결체를 플래너 마그네트론형의 캐소드에 배치하 여 사용하여, 그의 막 두께가 1000 옹스트롬이 되도록 투명 도전막 (9)를 퇴적하였다. 이때, 스퍼터링시의 방전 가스로서, 순아르곤 또는 1 vo1 ％ 정도의 미량의 O2 가스를 혼입한 Ar 가스를 사용하였다.
상기 니켈 원소가 타깃 내에 포함되는 형태는, NiO 등의 산화니켈의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 그러나, In2NiO4 등의 인듐과 니켈의 복합 산화물의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 바람직하게는 니켈 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 니켈이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태이다. 이와 같이, 니켈이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 스퍼터링시에 방전이 안정적이기 때문에, 저저항의 투명 도전막 (9)를 얻기 위해 유효하다. 이 In2O3-NiO 소결체를 포함하는 타깃의 상대 밀도는 97 ％였다. 별도의 시험에 의해, In2O3-NiO 소결체를 포함하는 타깃의 상대 밀도가 95 ％ 이상인 경우에는, 노듈 또는 이상 방전이 발생하지 않는다는 것을 확인하였다.
또한, 상기 스퍼터링에 의해 성막된 In2O3-NiO막인 투명 도전막 (9)는 X선 회절법으로 분석하면, 피크가 관측되지 않았기 때문에 비정질막이라는 것이 판명되었다. 또한, 이 In2O3-NiO막인 투명 도전막 (9)의 비저항은 4.6×10-4 Ωㆍ㎝ 정도였으며, 전극으로서 충분히 사용할 수 있는 막이라는 것을 확인할 수 있었다. 또한, 상기 타깃에 산화주석을 1 내지 10 중량％ 첨가함으로써, 성막된 투명 도전막 (9)의 비저항이 2.2×10-4 Ωㆍ㎝ 이하가 되는 것도 판명되었다.
이 In2O3-NiO막인 투명 도전막 (9)에 대하여, 옥살산 3.2 중량％의 수용액을 에칭제로서 사용한 포토에칭법에 의해, 투과 화소 전극의 패턴이 되도록 에칭을 행하였다. 이에 따라, 도 1에 도시하는 투명 도전막 (9)의 비정질 전극으로 이루어지는 투명 화소 전극의 패턴을 형성하였다.
이때, 소스 전극 (8)의 패턴과, 투명 도전막 (9)를 포함하는 투과 화소 전극 패턴이 전기적으로 접속하도록 원하는 패턴으로 형성하였다. 또한, 이때 금속 Al의 드레인 전극 (7) 및 소스 전극 (8)이 에칭시에, 단선 또는 세선되지 않았다. 이어서, 이 유리 기판 (1)을 250 ℃에서 30분간 열 처리하였다. 또한, 이 옥살산 3.2 중량％의 수용액은 특허 청구의 범위에 기재된 옥살산을 포함하는 산성의 에칭제에 상당한다.
이후, SiN 패시베이션막(도시하지 않음) 및 차광막 패턴(도시하지 않음)을 형성하여, 도 1에 도시하는 α-SiTFT 활성 매트릭스 기판 (100)을 제조하였다. 또한, 이 α-SiTFT 활성 매트릭스 기판 (100)에서의 유리 기판 (1) 위에는, 도 1에 도시하는 화소 부분 등의 패턴이 규칙적으로 형성되어 있다. 즉 실시예 1-4의 α-SiTFT 활성 매트릭스 기판 (100)은 어레이 기판으로 되어 있다. 또한, 이 α-SiTFT 활성 매트릭스 기판 (100)은 실시예 1-1과 마찬가지로, 특허 청구의 범위에 기재된 박막 트랜지스터형 기판의 바람직한 일례에 상당한다.
이 α-SiTFT 활성 매트릭스 기판 (100) 위에 액정층과 컬러 필터 기판을 설 치함으로써, TFT-LCD 방식 평면 디스플레이를 제조하였다. 이 TFT-LCD 방식 평면 디스플레이는, 특허 청구의 범위에 기재된 박막 트랜지스터형 액정 표시 장치의 일례에 상당한다. 이 TFT-LCD 방식 평면 디스플레이에 대하여, 점등 검사를 행한 결과, 화소 전극의 불량이 없었기 때문에, 양호한 표시를 행할 수 있었다.
[실시예 1-5]
상기 실시예 1-1 내지 1-4에서는, 투명 도전막 (9)를 에칭할 때 사용하는 에칭제로, 옥살산 3.2 중량％의 수용액인 예에 대하여 나타내었다. 그러나, 투명 도전막 (9)를 에칭할 때 사용하는 에칭제는 상기 옥살산계 수용액 이외에도, 인산ㆍ아세트산ㆍ질산을 포함하는 혼합산인 것도 바람직하며, 또는 질산 제2 세륨암모늄 수용액인 것도 바람직하다.
[실시예 1-6]
상기 실시예 1-1 내지 1-4에서 상술한 바와 같이, 본 실시 형태에서는 각 투명 도전막 (9)로서 다양한 산화물을 사용하였다. 본 실시예 1-6에서는, 이들의 산화물의 Ag/AgCl 표준 전극에 대한 전극 전위를 측정하였다. 측정은 각종 전해질(액) 중의 전극 전위를 측정함으로써 실행하였다.
표 1에는, 전해질로서 TMAH(테트라메틸암모늄ㆍ히드록시드) 2.8 중량％ 수용액을 사용한 경우의 측정예를 나타내고 있다. 한편 표 2에는, 전해질로서 박리액을 사용한 경우의 측정예를 나타내고 있다.
Figure 112006064964919-pct00001
표 1에 나타낸 바와 같이, 상기 실시예 1-1에서 사용한 In2O3-WO3에 의한 투명 도전막의 전위(대(對) Ag/AgCl 전극)는 -0.352 V였다. Al과의 전위차의 절대값은 0.543 V였다(표 1 참조).
또한, 상기 실시예 1-2에서 사용한 In2O3-MoO3에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.386 V였다(표 1 참조). Al과 전위차의 절대값은 0.509 V였다(표 1 참조).
또한, 상기 실시예 1-3에서 사용한 In2O3-Nb2O5에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.365 V였다(표 1 참조). Al과 전위차의 절대값은 0.530 V였다(표 1 참조).
또한, 상기 실시예 1-4에서 사용한 In2O3-NiO에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.378 V였다(표 1 참조). Al과의 전위차의 절대값은 0.517 V였다(표 1 참조).
한편, ITO에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.238 V였다(표 1 참조). Al과의 전위차의 절대값은 0.657 V였다(표 1 참조).
또한, IZO에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.247 V였다(표 1 참조). Al과의 전위차의 절대값은 0.648 V였다(표 1 참조).
또한, 지금까지 비교의 대상으로 한 Al의 전위(대 Ag/AgCl 전극)는 -0.895 V였으며(표 1 참조), Al-Nd(Nd의 조성 비율: 1 중량％) 합금의 전위(대 Ag/AgCl 전극)는 -0.848 V였다(표 1 참조).
이와 같이, Al과 투명 전극이 전기적으로 접촉하고 있는 상태로 전해질에도 접촉한 경우에는, 표 1에 나타낸 바와 같은 전위차(기전력)가 발생한다. 이 전위차(기전력)에 의해 Al 전극의 부식이 가속된다고 생각된다. 표 1에 나타낸 바와 같이, 본 발명의 투명 전극은 ITO 또는 IZO에 비해, Al과의 전위차(기전력)를 약 0.1 V 이상 작게 할 수 있다. 이와 같이, 본 발명에 따르면, 전위차(기전력)가 작아지기 때문에, 전극의 부식 반응이 억제되는 것이 분명하다.
이어서, 전해질을 박리액으로 한 경우의 측정 결과를 표 2에 나타내고 있다. 이 박리액은 디에탄올아민과 N-메틸피롤리돈을 30 vo1％:70 vo1％로 혼합한 용액이다.
Figure 112006064964919-pct00002
표 2에 나타낸 바와 같이, 상기 실시예 1-1에서 사용한 In2O3-WO3에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.248 V였다. Al과의 전위차의 절대값은 0.472 V였다(표 2 참조).
또한, 상기 실시예 1-2에서 사용한 In2O3-MoO3에 의한 투명 도전막의 전위(대 Ag/Cl 전극)는 -0.268 V였다(표 2 참조). Al과의 전위차의 절대값은 0.452 V였다(표 2 참조).
또한, 상기 실시예 1-3에서 사용한 In2O3-N2bO5에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.256 V였다(표 2 참조). Al과의 전위차의 절대값은 0.464 V였다(표 2 참조).
또한, 상기 실시예 1-4에서 사용한 In2O3-NiO에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.287 V였다(표 2 참조). Al과의 전위차의 절대값은 0.433 V였다(표 2 참조).
한편, ITO에 의한 투명 도전막의 전위(대 Ag/AgCl 전극)는 -0.120 V였다(표 2 참조). Al과의 전위차의 절대값은 0.600 V였다(표 2 참조).
또한, 지금까지 비교의 대상으로 한 Al의 전위(대 Ag/AgCl 전극)는 -0.720 V였다(표 2 참조).
이와 같이, Al과 투명 전극이 전기적으로 접촉하고 있는 상태로 전해질에도 접촉한 경우에는, 표 2에 나타낸 바와 같은 전위차(기전력)가 발생한다. 이 전위차(기전력)에 의해 Al 전극의 부식이 가속된다고 생각된다. 표 2에 나타낸 바와 같이, 본 발명의 투명 전극은 ITO 또는 IZO에 비해, Al과의 전위차(기전력)를 약 0.1 V 이상 작게 할 수 있다. 이와 같이 본 발명에 따르면, 전위차(기전력)가 작아지기 때문에, 전극의 부식 반응이 억제되는 것이 분명하다.
『변형 실시예 1-1』
도 2에는, 본 실시예에서의 별도의 α-SiTFT 활성 매트릭스 기판 (200) 근방의 단면도가 도시되어 있다. 본 변형 실시예 1-1의 α-SiTFT 활성 매트릭스 기판 (200)에서 특징적인 것은 도 2에 도시한 바와 같이, 투명 수지 레지스트를 설치하지 않고, 투명 도전막 (9)를 직접 소스 전극 (108) 위에 설치한 것이다.
또한, 도 2에 도시한 바와 같이, 본 변형 실시예 1-1의 드레인 전극 (7) 및 소스 전극 (8)은 금속 Cr/금속 Al 2층막으로 구성되어 있지만, 상기 실시예 1-1 내지 1-4와 마찬가지로, 드레인 전극 (7) 및 소스 전극 (8)이 금속 Mo/금속 Al 2층막으로 구성되는 것도 바람직하다. 또한, 도 2의 드레인 전극 (7) 및 소스 전극 (8)에서 하층은 금속 Cr을 포함하는 층이고, 상층은 금속 Al을 포함하는 층이다.
또한, 도 2에 도시한 바와 같이, 본 변형 실시예 1-1에서의 게이트 전극 (102)는 금속 Al층으로 구성되는 단층 구조인 예를 나타내었지만, 이 게이트 전극 (102)는 상기 실시예 1-1 및 1-2의 게이트 전극 (2)와 마찬가지로, Al층과 Mo층으로 구성되는 2층 구조인 것도 바람직하다. 또한, 상기 실시예 1-3과 마찬가지로, 금속 Al층이 금속 Al(합금)(그의 조성 중량％는 Al:Ni=99:1임)으로 구성되는 것도 바람직하다.
또한, 도 2에 나타내는 본 변형 실시예 1-1의 α-SiTFT 활성 매트릭스 기판 (200)은, 상기 실시예 1-1 내지 1-4의 α-SiTFT 활성 매트릭스 기판 (100)과 동일한 작용 효과를 발휘한다.
제2 그룹
이하, 제2 그룹의 본 발명을 실시하기 위한 최선의 형태에 대하여 설명한다.
[실시예 2-1]
평균 입경이 1 ㎛ 이하인 In2O3 분말, 평균 입경이 1 ㎛ 이하인 WO3 분말 및 평균 입경이 1 ㎛ 이하인 CeO2를 [텅스텐]/([텅스텐]+[인듐])으로 표시되는 원자수비가 0.02가 되도록, [세륨]/([세륨+인듐])으로 표시되는 원자수비가 0.03의 비율이 되도록 조합하였다.
이러한 원자수비를 표 3에 나타내고 있다. 또한, 본 특허에서는 W, Mo, Nb, Ni, Pt 및 Pd을 제1 금속군이라고 부르며, "M1"로 총칭하고 있다. 또한, 이 M1은 W, Mo, Nb, Ni, Pt 및 Pd 중 어느 1종을 의미하는 기호로서도 사용하고 있다. 표 3 중에서도 M1은 W, Mo, Nb, Ni, Pt 및 Pd 중 어느 하나의 금속을 나타내는 기호로서 사용되고 있다.
Figure 112006064964919-pct00003
또한, 본 특허에서는 란타노이드계 금속군을 제2 금속군이라고 부르며, "M2"로 총칭하고 있다. 또한, 이 M2는 어느 하나의 란타노이드계 금속을 나타내는 기호로서도 사용되고 있다. 표 3 중에서도, M2는 란타노이드계 금속을 나타내고 있으며, 구체적인 란타노이드계 금속으로서 Ce, Ho, Er 및 Ce을 나타내고 있다.
또한, 본 특허에서는 후술하는 바와 같이, Zn, Sn, Zr, Ga 및 Ge을 제3 금속군이라고 부르며, "M3"으로 총칭하고 있다. 또한, 이 M3은 Zn, Sn, Zr, Ga 및 Ge 중 어느 1종을 의미하는 기호로서도 사용하고 있다. 표 3 중에서도 M3은 Zn, Sn, Zr, Ga 및 Ge 중 어느 하나의 금속을 나타내는 기호로서 사용되고 있다.
또한, 본 특허에서는 []의 기호를 그의 원자의 단위 중량ㆍ부피당 원자의 수를 나타내는 기호로서 사용하고 있다. 예를 들면, [텅스텐] 또는 [W]은 텅스텐의 원자의 수를 나타낸다. [인듐] 또는 [In]은 인듐의 원자의 수를 나타내는 것이다. 따라서, 상술한 [텅스텐]/([텅스텐]+[인듐])은 텅스텐의 인듐에 대한 원자수비를 나타낸다. 이것은 [W]/([W]+[In])으로 기재되어 있어도 동일한 내용이다.
마찬가지로, 상기 [세륨]/([세륨]+[인듐])은 인듐에 대한 세륨의 원자수비를 나타낸다. 이것도 [Ce]/([Ce]+[In])으로 기재하여도 동일한 의미이다.
또한, [] 중에 상기 금속군의 총칭인 M1, M2 및 M3을 삽입한 [M1], [M2] 및 [M3]이 되는 기술법도 이용하고 있다. [M1]은 제1 금속군 중으로부터 적절하게 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, [M2]는 제2 금속군 중으로부터 적절하게 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, [M3]은 제3 금속군 중으로부터 적절하게 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타낸다.
상기한 비율로 조합한 후 수지제 포트에 주입하고, 추가로 순수를 첨가하여, 경질 ZrO2 볼밀을 사용한 습식 볼밀 혼합을 행하였다. 혼합 시간은 20 시간으로 하였다. 얻어진 혼합 슬러리를 취출하여 여과, 건조 및 조립을 행하였다. 얻어진 조립물에 294 MPa(3 t/㎠)의 압력을 가하여 냉간 정수압 성형기로 성형하였다.
이어서, 이 성형체를 이하와 같이 소결하였다. 소결로 내에 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 산소를 도입하는 분위기하에, 1500 ℃에서 5 시간 동안 소결하였다. 이때, 1000 ℃까지를 1 ℃/분, 1000 ℃에서 1500 ℃까지를 3 ℃/분으로 승온하였다. 그 후, 산소 도입을 정지하고, 1500 ℃에서 1300 ℃까지를 10 ℃/분으로 강온하였다. 그리고, 화로 내 용적 O.1 ㎥ 당 10 ℓ/분의 비율로 아르곤 가스를 도입하는 분위기하에, 1300 ℃를 3 시간 동안 유지한 후 방냉하였다. 이에 따라, 상대 밀도 95 ％ 이상의 텅스텐 및 세륨 함유 In2O3 소결체가 얻어졌다.
구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이, 96 ％였다. 또한, 이때의 이론 밀도는 산소 결함이 없는 In2O3 결정(빅스바이트형(Bixbite) 구조)과 W의 산화물, Ce의 산화물의 중량 분율로부터 산출하였다.
소결체의 스퍼터면을 컵휠(컵지석)로 연마하여 직경 100 ㎜, 두께 5 ㎜로 가공하고, 인듐계 합금을 사용하여 배킹 플레이트에 접합시켜, 소결체 타깃 (1001)로 제조하였다.
본 실시예 2-1에서는 텅스텐이 분산되고 있는 것, 특히 산화인듐의 인듐 위치에 치환 고체 용융되고 있는 것이 바람직하다. 즉, 상기 텅스텐이 타깃 내에 포함되는 형태는, W03 및 WO2 등의 산화텅스텐의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있지만, In2W3O12 등의 산화인듐-산화텅스텐 간의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다.
또한, 세륨은 산화세륨만이 응집될 수도 있고, 일부가 산화인듐의 인듐 위치에 치환 고체 용융될 수도 있다. 이와 같이 분산됨으로써, 화상 처리에 의해 구한 평균 산화세륨 결정 입자의 직경은 2.1 ㎛였다. 산화세륨의 응집은 5 ㎛ 이하, 바람직하게는 4 ㎛, 보다 바람직하게는 3 ㎛ 이하이다. 분산이 불충분하고, 10 ㎛ 이상의 산화세륨이 존재하는 경우, 스퍼터 방전 중에 이상 방전을 유발하거나, 노듈이 발생하는 원인이 되는 경우가 있다.
또한, 이와 같이 분산됨으로써, 산화인듐의 평균 결정 입자의 직경은 표 3에 나타낸 바와 같이 3.4 ㎛였다. 이 직경은 화상 처리에 의해 구하였다.
또한, 텅스텐 원자는 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 텅스텐이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 바람직하다. 이와 같이 분산됨으로써, 스퍼터링시에 방전이 안정적이기 때문에, 얻어지는 투명 도전성 박막을 저저항으로 하는 효과를 발휘한다.
[실시예 2-2]
평균 입경이 1 ㎛ 이하인 In203 분말, 평균 입경이 1 ㎛ 이하인 Mo03 분말 및 평균 입경이 1 ㎛ 이하인 Ho2O3을 원료 분말로 하였다. In203 분말과 Mo03 분말과 Ho2O3 분말을 소정의 비율로 수지제 포트에 조합하여 주입하고, 습식 볼밀로 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 혼합 슬러리를 취출하여 여과, 건조 및 조립하였다. 조립물을 원형의 형태로 충전하고, 냉간 정수압 성형기를 사용하여, 3 ton/㎠의 압력을 가하여 원반상으로 성형하였다.
이때, 제1 금속군 M1 중 하나인 Mo의 인듐에 대한 조성 비율([Mo]/([Mo]+[In]))은 0.02이고, 제2 금속군 M2 중 하나인 Ho의 인듐에 대한 조성 비율([Ho]/([Ho]+[In]))은 0.04이다. 동일한 내용을 표 3에 나타내고 있다.
이어서, 성형체를 분위기 조정로에 주입하고, 소결하였다. 소결시에 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 화로 내에 산소를 도입하면서, 1500 ℃에서 5 시간 동안 소결하였다. 이때, 1000 ℃까지 1 ℃/분, 1000 ℃에서 1500 ℃까지를 3 ℃/분의 승온 속도로 승온하였다. 소결 종료 후, 산소의 도입을 정지하고, 1500 ℃에서 1300 ℃까지를 10 ℃/분의 비율로 강온하였다. 그리고, 화로 내 용적 O.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 화로 내에 도입하면서, 1300 ℃에서 3 시간 동안 유지한 후 방냉하였다. 이에 따라 밀도 90 ％ 이상의 Mo을 함유하는 소결체 타깃 (2)를 얻었다. 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 96 ％였다. 또한, 이때의 이론 밀도는 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 Mo의 산화물의 중량 분율, Ho의 산화물의 중량 분율로부터 산출하였다.
이어서, 얻어진 소결체의 스퍼터면으로 하는 면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 타깃 (1002)를 얻었다.
상기 몰리브덴 원소가 타깃 내에 포함되는 형태는, Mo03 또는 Mo02 등의 산화몰리브덴의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 그러나, InMo406, In2Mo3012 또는 In11Mo4062 등의 인듐과 몰리브덴의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 바람직하게는, 몰리브덴 원자가 산화인듐의 인듐 위치에 치환 고체 용융되어, 몰리브덴이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 스퍼터링시에 방전도 안정적이기 때문에, 스퍼터링에 의해 제조되는 (투명 도전)막을 저저항으로 하는 효과가 있다.
또한, 홀뮴은 산화홀뮴만이 응집될 수도 있고, 일부가 산화인듐의 인듐 위치에 치환 고체 용융될 수도 있다. 이와 같이 분산됨으로써, 화상 처리에 의해 구한 평균 산화홀뮴 결정 입자의 직경은 1.8 ㎛였다. 산화홀뮴의 응집은 5 ㎛ 이하, 바람직하게는 4 ㎛ 이하, 보다 바람직하게는 3 ㎛ 이하이다. 분산이 충분히 이루어지지 않고, 10 ㎛ 이상의 산화홀뮴이 존재하는 경우, 스퍼터 방전 중에 이상 방전을 유발하거나, 노듈 발생의 원인이 되는 경우가 있다.
이와 같이 분산됨으로써, 산화인듐의 평균 결정 입자의 직경은 표 3에 나타낸 바와 같이 3.6 ㎛였다. 이 직경은 화상 처리에 의해 구하였다.
[실시예 2-3]
원료 분말로서는 모두 평균 입경이 1 ㎛ 이하인 In2O3 분말, SnO2 분말, Nb2O5 분말 및 Er2O3 분말을 사용하였다. 우선, 소정량의 In2O3 분말, SnO2 분말, Nb2O5 분말, Er2O3 분말을 칭량 및 혼합한 후, 수지제 포트에 주입하고 물을 매체로서 습식 볼밀 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 그 후, 혼합 슬러리를 취출하여 여과, 건조 및 조립하였다. 얻어진 조립물을 성형 형(成形型)에 주입하고, 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 소정 형상으로 성형하여 성형체를 얻었다.
이때, 제1 금속군 M1 중 하나인 Nb의 인듐에 대한 조성 비율([Nb]/([Nb]+[In]))은 0.03이고, 제2 금속군 M2 중 하나인 Er의 인듐에 대한 조성 비율([Er]/([Er]+[In]))은 O.05이고, 제3 금속군 M3 중 하나인 Sn의 인듐에 대한 조성 비율([Sn]/([Sn]+[In]))은 0.05이다. 동일한 내용을 표 3에 나타내고 있다.
또한, 본 특허에서는 Zn, Sn, Zr, Ga 및 Ge을 제3 금속군이라고 부르며, M3으로 총칭하고 있다. 또한, 이 M3은 Zn, Sn, Zr, Ga 및 Ge 중 어느 1종을 의미하는 기호로서도 사용하고 있다. 표 3 중에서도, M3은 Zn, Sn, Zr, Ga 및 Ge 중 어느 하나의 금속을 나타내는 기호로서 사용되고 있다.
또한, 본 특허에서는 []의 기호를 그의 원자의 단위 중량ㆍ부피당 원자의 수를 나타내는 기호로서 사용하고 있다. 예를 들면, [니오븀] 또는 [Nb]는 니오븀의 원자의 수를 나타낸다. [인듐] 또는 [In]은 인듐의 원자의 수를 나타내는 것이다. 따라서, 상술한 [Nb]/([Nb]+[In])은 텅스텐의 인듐에 대한 원자수비를 나타낸다. 이것은 [니오븀]/([니오븀]+[인듐])으로 기재되어 있어도 동일한 내용이다.
마찬가지로, 상기 [Sn]/([Sn]+[In])은 인듐에 대한 주석의 원자수비를 나타낸다. 이것도 [주석]/([주석]+[인듐])으로 기재하여도 동일한 의미이다.
또한, 본 특허에서는 [M3]을 제3 금속군 M3 중으로부터 선택한 1종 또는 2종 이상의 금속의 수를 나타내는 기호로서 이용하고 있다.
이어서, 얻어진 성형체를 각각 다음의 방법 순으로 소결하였다.
우선, 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내에 산소를 유입시키고, 1500 ℃에서 5 시간 동안 유지하였다. 이때, 1000 ℃까지는 1 ℃/분으로, 1000 내지 1500 ℃ 사이는 3 ℃/분으로 승온하였다. 그 후, 산소의 유입을 정지하고, 1500 ℃에서 1300 ℃까지를 10 ℃/분으로 강온하였다. 그 후, 화로 내 용적 0.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 유입시키고, 1300 ℃에서 3 시간 동안 유지한 후 방냉하였다. 얻어진 소결체의 밀도는 물을 사용한 아르키메데스법에 따라 측정하여, 이론 밀도로부터 상대 밀도를 산출하였다. 또한, 이때의 이론 밀도는, 산소 결함이 없는 In2O3 결정(빅스바이트형 구조) Sb와 Nb와 Er의 산화물의 중량 분율로부터 산출하였다. 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 97 ％였다.
또한, 소결체 중의 Sn과 Nb와 Er 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다.
이어서, 얻어진 소결체를 그의 스퍼터면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 투명 도전성 박막용 소결체 타깃을 얻었다. 이것을 In계 합금을 사용하여 배킹 플레이트에 접합시켜 스퍼터링용 타깃 (1003)을 구성하였다.
주석, 니오븀 및 에르븀이 스퍼터링 타깃 내에 조합되는 형태는, 산화주석(SnO, SnO2 및 Sn3O4) 또는 산화니오븀(Nb2O5, Nb2O3 및 NbO), 산화에르븀(ErO 및 ErO3)으로서 분산되고 있는 것이 바람직하다. 또한, 산화인듐-산화주석 또는 산화인듐-산화니오븀, 산화인듐-산화에르븀 간의 복합 산화물로서 분산될 수도 있다.
또한, 주석, 니오븀 또는 에르븀 원자가 산화인듐의 인듐 위치에 치환 고체 용융되어, 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태가 매우 바람직하다. 이 분산의 형태에 따르면, 스퍼터링시에 방전도 안정적이기 때문에, 균질한 저저항의 막이 얻어진다. 이와 같이 분산됨으로써, 산화인듐의 평균 결정 입자의 직경은 표 3에 나타낸 바와 같이 3.7 ㎛였다. 이 직경은 화상 처리에 의해 구하였다.
[실시예 2-4]
원료 분말로서는 모두 평균 입경이 1 ㎛ 이하인 In2O3 분말, ZnO 분말, NiO 분말 및 CeO2 분말을 사용하였다. 우선, 소정량의 In2O3 분말, ZnO 분말 및 NiO 분말을 칭량 및 혼합한 후, 수지제 포트에 주입하고 물을 매체로서 습식 볼밀 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 그 후, 혼합 슬러리를 취출하여 여과, 건조 및 조립하였다. 얻어진 조립물을 성형형에 주입하고, 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 소정 형상으로 성형하여 성형체를 얻었다. 이어서, 얻어진 성형체를 각각 다음의 방법 순으로 소결하였다.
우선, 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내에 산소를 유입시키고, 1500 ℃에서 5 시간 동안 유지하였다. 이때, 1000 ℃까지는 1 ℃/분, 1000 내지 1500 ℃ 사이는 3 ℃/분으로 승온하였다. 그 후, 산소의 유입을 정지하고, 1500 ℃에서 1300 ℃까지를 10 ℃/분으로 강온하였다. 그 후, 화로 내 용적 O.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 유입시키고, 1300 ℃에서 3 시간 동안 유지한 후 방냉하였다.
또한, 제1 금속군 M1 중 하나인 Ni의 인듐에 대한 조성 비율([Ni]/([Ni]+[In]))은 0.05이고, 제2 금속군 M2 중 하나인 Ce의 인듐에 대한 조성 비율([Ce]/([Ce]+[In]))은 0.03이고, 제3 금속군 M3 중 하나인 Zn의 인듐에 대한 조성 비율([Zn]/([Zn]+[In]))은 O.10이다. 동일한 내용을 표 3에 나타내고 있다.
또한, 상술한 바와 같이 하여 얻어진 소결체의 밀도는, 물을 사용한 아르키메데스법에 따라 측정하여, 이론 밀도로부터 상대 밀도를 산출하였다. 또한, 이때의 이론 밀도는, 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 Zn과 Ni와 Ce의 산화물의 중량 분율로부터 산출하였다. 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 95 ％였다.
또한, 소결체 중의 Zn과 Ni와 Ce의 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다.
이어서, 얻어진 소결체를 그의 스퍼터면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 투명 도전성 박막용 소결체 타깃을 얻었다. 이것을 In계 합금을 사용하여 배킹 플레이트에 접합시켜 스퍼터링 타깃 (1004)를 구성하였다.
아연, 니켈 및 세륨이 스퍼터링 타깃 (4) 내에 조합되는 형태는, 산화아연(ZnO) 또는 산화니켈(NiO), 산화세륨(CeO4 및 Ce2O3)으로서 분산될 수도 있으며, 산화인듐-산화아연의 복합 산화물(In2Zn2O5, In2Zn5O8, In2Zn7O10, In2Zn3O6 및 In2Zn4O7)로서 분산될 수도 있다.
또한, 니켈 또는 세륨 원자가 산화인듐의 인듐 위치에 치환 고체 용융되어, 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태가 매우 바람직하다. 이 분산의 형태에 따르면, 스퍼터링 중의 방전도 안정적이고, 스퍼터링의 결과, 균질한 저저항의 막이 얻어진다.
이와 같이 분산됨으로써, 산화인듐의 평균 결정 입자의 직경은 표 3에 나타낸 바와 같이 3.4 ㎛였다. 이 직경은 화상 처리에 의해 구하였다.
한편, 본 발명의 소결체 타깃(스퍼터링 타깃)의 제조 방법으로서는, 소정량의 산화인듐, 산화아연 및 산화니켈, 산화세륨을 혼합한 혼합물을 사용하는 것 이외에는 특별히 제한되지 않으며, 공지된 방법을 이용하여, 상기 4 성분을 혼합, 성형 및 소결한 후, 그의 소결체를 성형함으로써 소결체 타깃(스퍼터링 타깃)을 제조할 수 있다. 또한, 소결체 타깃에는 본 발명의 목적을 손상시키지 않는 범위에서, 상기 4 성분 이외의 성분이 첨가될 수도 있다.
[실시예 2-5]
원료 분말로서는 모두 평균 입경이 1 ㎛ 이하인 In2O3 분말, ZnO 분말, PtO2 분말 및 CeO2 분말을 사용하였다. 우선, 소정량의 In2O3 분말, ZnO 분말 및 PtO2 분말을 칭량 및 혼합한 후, 수지제 포트에 주입하고 물을 매체로서 습식 볼밀 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 그 후, 혼합 슬러리를 취출하여 여과, 건조ㆍ조립하였다. 이에 따라 얻어진 조립물을 성형형에 주입하고, 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 소정 형상으로 성형하여 성형체를 얻었다. 이어서, 얻어진 성형체를 (각각)다음의 방법 순으로 소결하였다.
화로 내 용적 0.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내에 산소를 유입시키고, 1450 ℃에서 5 시간 유지하였다, 이때, 1000 ℃까지는 1 ℃/분, 1000 내지 1450 ℃ 사이는 3 ℃/분으로 승온하였다. 그 후, 산소의 유입을 정지하고, 1450 ℃에서 1300 ℃까지를 10 ℃/분으로 강온하였다. 그 후, 화로 내 용적 O.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 유입시키고, 1300 ℃에서 3 시간 동안 유지한 후 방냉하였다.
또한, 제1 금속군 M1 중 하나인 Pt의 인듐에 대한 조성 비율([Pt]/([Pt]+[In]))은 0.02이고, 제2 금속군 M2 중 하나인 Ce의 인듐에 대한 조성 비율([Ce]/([Ce]+[In]))은 0.03이고, 제3 금속군 M3 중 하나인 Zn의 인듐에 대한 조성 비율([Zn]/([Zn]+[In]))은 O.10이다. 동일한 내용을 표 3에 나타내고 있다.
또한, 상술한 바와 같이 얻어진 소결체의 밀도는 물을 사용한 아르키메데스법에 따라 측정하여, 이론 밀도로부터 상대 밀도를 산출하였다. 또한, 이때의 이론 밀도는, 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 Zn과 Pt과 Ce의 산화물의 중량 분율로부터 산출하였다. 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 95 ％였다.
또한, 소결체 중의 Zn과 Pt과 Ce의 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다.
이어서, 얻어진 소결체에 대하여 그의 스퍼터면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 투명 도전성 박막용 소결체 스퍼터링 타깃을 얻었다. 이 스퍼터링 타깃을 In계 합금을 사용하여 배킹 플레이트에 접합시켜 스퍼터링 타깃 (1005)를 형성하였다.
아연 또는 니켈, 세륨이 스퍼터링 타깃 내에 조합되는 형태는, 산화아연(ZnO) 또는 산화백금(PtO2), 산화세륨(CeO4 및 Ce2O3)으로서 분산될 수도 있으며, 산화인듐-산화아연의 복합 산화물(In2Zn2O5, In2Zn5O8, In2Zn7O10, In2Zn3O6 및 In2Zn4O7)로서 분산될 수도 있다.
또한, 백금 또는 세륨 원자가 산화인듐의 인듐 위치에 치환 고체 용융되어, 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태가 스퍼터링시에 방전도 안정적이고, 스퍼터링에 의해 균질한 저저항의 막이 얻어지기 때문에 특히 바람직하다.
이것은 산화세륨이 산화인듐에 고체 용융됨으로써, 산화인듐막 중의 원자가가 3가인 인듐 위치를 원자가가 4가인 세륨이 점유하고, 이에 따라 캐리어 전자를 방출하여 도전율이 증가되기 때문이다.
또한, 산화세륨의 일부는 산화세륨 단체로 존재할 수도 있다. 이와 같이 산화세륨이 단체로 존재함으로써, 산화인듐의 결정의 이상 성장이 억제되고, 따라서 노듈의 발생 또는 이상 방전의 발생도 억제된다.
또한, 이와 같이 분산됨으로써, 산화인듐의 평균 결정 입자의 직경은 표 3에 나타낸 바와 같이 3.7 ㎛였다. 이 평균 직경의 값은 화상 처리에 의해 구하였다.
한편, 본 발명의 소결체(스퍼터링) 타깃의 제조 방법으로서는, 소정량의 산화인듐, 산화아연 및 산화백금, 산화세륨을 혼합한 혼합물을 사용하는 것 이외에는 특별히 제한되지 않으며, 공지된 방법을 이용하여 상기 4 성분을 혼합, 성형 및 소결한 후, 소결체를 성형함으로써 소결체(스퍼터링) 타깃을 제조할 수 있다.
또한, 소결체(스퍼터링) 타깃에는 본 발명의 목적을 손상시키지 않는 범위에서, 상기 4 성분 이외의 성분이 첨가될 수도 있다.
[실시예 2-6]
원료 분말로서 모두 평균 입경이 1 ㎛ 이하인 In2O3 분말, ZnO 분말, PdO 분말 및 CeO2 분말을 사용한다. 우선, 소정량의 In2O3 분말, ZnO 분말 및 PdO 분말을 칭량 및 혼합한 후, 수지제 포트에 주입하고 물을 매체로서 습식 볼밀 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 그 후, 혼합 슬러리를 취출하여 여과, 건조ㆍ조립하였다. 얻어진 조립물을 성형형에 주입하고, 냉간정수압 성형기로 3 ton/㎠의 압력을 가하여 소정 형상으로 성형하여 성형체를 얻었다.
이어서, 얻어진 성형체를 각각 다음의 방법 순으로 소결하였다.
화로 내 용적 0.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내에 산소를 유입시키고, 1450 ℃에서 5 시간 동안 유지하였다. 이때, 1000 ℃까지는 1 ℃/분, 1000 내지 1450 ℃ 사이는 3 ℃/분으로 승온하였다. 그 후, 산소의 유입을 정지하고, 1450 ℃에서 1300 ℃까지를 10 ℃/분으로 강온하였다. 그 후 화로 내 용적 O.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 유입시키고, 1300 ℃에서 3 시간 동안 유지한 후 방냉하였다.
또한, 제1 금속군 M1 중 하나인 Pd의 인듐에 대한 조성 비율([Pd]/([P 산십[In]))은 0.05이고, 제2 금속군 M2 중 하나인 Ce의 인듐에 대한 조성 비율([Ce]/([Ce]+[In]))은 0.03이고, 제3 금속군 M3 중 하나인 Zn의 인듐에 대한 조성 비율([Zn]/([Zn]+[In]))은 O.10이다. 동일한 내용을 표 3에 나타내고 있다.
또한, 상술한 바와 같이 하여 얻어진 소결체의 밀도는 물을 사용한 아르키메데스법에 따라 측정하여, 이론 밀도로부터 상대 밀도를 산출하였다. 또한, 이때의 이론 밀도는, 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 Zn과 Pd와 Ce의 산화물의 중량 분율로부터 산출하였다. 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 95 ％였다.
또한, 소결체 중의 Zn과 Pd와 Ce의 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다. 이어서, 얻어진 소결체의 스퍼터면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 투명 도전성 박막용 소결체(스퍼터링) 타깃을 얻었다. 이 소결체(스퍼터링) 타깃을 In계 합금을 사용하여, 배킹 플레이트에 접합시켜 스퍼터링 타깃 (1006)을 형성하였다.
또한, 아연, 팔라듐 또는 세륨이 스퍼터링 타깃 내에 조합되는 형태는, 산화아연(ZnO), 산화팔라듐(PdO) 또는 산화세륨(CeO4 및 Ce2O3)으로서 분산될 수도 있으며, 산화인듐-산화아연의 복합 산화물(In2Zn2O5, In2Zn5O8, In2Zn7O10, In2Zn3O6 및 In2Zn4O7)로서 분산될 수도 있다. 팔라듐 또는 세륨 원자가 산화인듐의 인듐 위치에 치환 고체 용융되어, 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태가 스퍼터링시에 방전도 안정적이고, 스퍼터링에 의해 균질한 저저항의 막이 얻어지기 때문에 바람직하다.
이와 같이 산화세륨이 산화인듐에 고체 용융됨으로써, 산화인듐막 중의 원자가가 3가인 인듐 위치를 원자가가 4가인 세륨이 점유한다. 이에 따라 (세륨이) 캐리어 전자를 방출하여 도전율이 증가하기 때문이다.
또한, 일부는 산화세륨 단체로 존재할 수도 있다. 이와 같이 산화세륨이 단체로 존재함으로써, 산화인듐의 결정의 이상 성장이 억제되고, 따라서 노듈의 발생 또는 이상 방전의 발생도 억제된다.
이와 같이 분산됨으로써, 산화인듐의 평균 결정 입자의 직경은 표 3에 나타낸 바와 같이 3.6 ㎛였다. 이 평균 직경은 화상 처리에 의해 구하였다.
한편, 본 발명의 소결체(스퍼터링) 타깃의 제조 방법으로서는, 소정량의 산화인듐, 산화아연 및 산화팔라듐, 산화세륨을 혼합한 혼합물을 사용하는 것 이외에는 특별히 제한되지 않으며, 공지된 방법을 이용하여 상기 4 성분을 혼합, 성형 및 소결한 후, 소결체를 성형함으로써 소결체(스퍼터링) 타깃을 제조할 수 있다.
또한, 소결체(스퍼터링) 타깃에는 본 발명의 목적을 손상시키지 않는 범위에서, 상기 4 성분 이외의 성분이 첨가될 수도 있다.
[실시예 2-7]
평균 입경이 1.O ㎛ 이하인 In2O3 분말 및 평균 입경이 1 ㎛ 이하인 GeO2 분말, WO3 분말 및 CeO2 분말을 원료 분말로서 사용한다. 우선, 표 3에 나타내는 [Ge]/[In] 원자비, [W]/[In], [Ce]/[In]의 조성의 소결체를 얻도록, In2O3 분말과 GeO2 분말, WO3 분말 및 CeO2 분말을 소정의 비율로 조합하여 수지제 포트에 주입하고, 습식 볼밀로 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 24 시간으로 하였다. 혼합한 후, 슬러리를 취출하여 여과, 건조 및 조립하였다. 이 조립물을 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 성형하였다.
이어서, 이 성형체를 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내의 대기에 산소를 도입하는 분위기하에, 1300 ℃에서 3 시간 동안 소결하였다. 이때, 1 ℃/분으로 승온하고, 소결 후 냉각을 행할 때는 산소 도입을 정지하여, 1000 ℃까지를 10 ℃/분으로 강온하였다.
또한, 제1 금속군 M1 중 하나인 W의 인듐에 대한 조성 비율([W]/([W]+[In]))은 0.01이고, 제2 금속군 M2 중 하나인 Ce의 인듐에 대한 조성 비율([Ce]/([Ce]+[In]))은 0.03이고, 제3 금속군 M3 중 하나인 Ge의 인듐에 대한 조성 비율([Ge]/([Ge]+[In]))은 0.03이다. 동일한 내용을 표 3에 나타내고 있다.
또한, 상술한 바와 같이하여 얻어진 소결체의 파재(破材)를 분쇄하여, 분말 X선 회절 측정을 실시한 바, 빅스바이트형 구조의 산화인듐상 및 산화세륨에 기인하는 회절 피크만이 관찰되었다. 따라서, 얻어진 상기 소결체는 본 발명의 특징을 갖는 산화물 소결체이다.
얻어진 소결체의 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 97 ％였다.
또한, 이 소결체의 미세 조직의 EPMA 분석으로부터, 산화인듐상에는 게르마늄 및 산화텅스텐이 고체 용융되고 있는 것이 확인되었다. 또한, 산화세륨은 단체로 존재하는 부분과, 산화인듐에 고체 용융되고 있는 부분이 존재하는 것이 확인되었다. 이와 같이 분산됨으로써, 산화인듐의 평균 결정 입자의 직경은 표 3에 나타낸 바와 같이 3.8 ㎛였다. 이 평균 직경은 화상 처리에 의해 구하였다.
이 소결체를 직경 101 ㎜, 두께 5 ㎜의 크기로 가공하고, 그의 스퍼터면을 컵휠로 연마하여 (스퍼터링)타깃으로 하였다. 이것을 무산소 구리제의 배킹 플레이트에 금속 인듐을 사용하여 본딩하여, 스퍼터링 타깃을 형성하였다.
게르마늄
또한, 스퍼터링 타깃 중에 산화게르마늄 입자가 존재하면, 산화게르마늄 입자의 비저항이 높기 때문에, 플라즈마로부터 조사되는 아르곤 이온에서 대전이 발생하여, 아킹(arcing)이 생긴다. 이 경향은 타깃 투입 전력을 높여, 아르곤 이온의 조사량이 증가될수록 현저해진다.
이에 대하여, 본 발명에 따른 (본 실시예의) 스퍼터링 타깃에서는, 게르마늄이 인듐 위치에 치환 고체 용융된 산화인듐과 게르마늄산인듐 화합물 모두 비저항이 낮다. 즉 고저항의 입자가 스퍼터링 타깃 중에 존재하지 않기 때문에, 투입력을 증가시켜도 아킹이 생기기기 어렵다는 특징을 갖는다. 이 때문에, 본 실시예에 따르면, 고투입 전력에 의한 고속 성막이 가능해진다.
본 발명(본 실시예의) 산화물 소결체에 게르마늄(Ge) 원소를 포함시키는 이유는, 게르마늄(Ge) 원소를 포함시킨 스퍼터링 타깃으로 스퍼터법에 의해 박막을 제조한 경우, 그의 박막 중에서는 산화인듐막 중의 원자가가 3가인 인듐 위치를 원자가가 4가인 게르마늄이 점유하고, 이에 따라 캐리어 전자를 방출하므로 박막의 도전율이 증가하기 때문이다.
또한, 상술한 바와 같이 본 발명에서는, 스퍼터링 타깃 중의 게르마늄 원소를 Ge/In 원자비로 0.005 이상 0.2 이하의 범위로 규정하고 있다. 이러한 수치 범위로 규정하는 이유는 상기 범위를 벗어난 경우, 얻어지는 박막의 저항값이 증대되기 때문이다.
텅스텐
또한, 본 실시예의 스퍼터링 타깃에서는, 텅스텐이 분산되고 있는 것이 바람직하다. 특히, 텅스텐이 산화인듐의 인듐 위치에 치환 고체 용융되고 있는 것이 바람직하다.
즉, 상기 텅스텐이 타깃 내에 포함되는 형태는, WO3 및 WO2 등의 산화텅스텐의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 또한, In2W3O12 등의 산화인듐-산화텅스텐 간의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태도 바람직하다. 특히 바람직하게는, 텅스텐 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 텅스텐이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이다. 이와 같이 원자 수준으로 분산됨으로써, 스퍼터링시에 방전이 안정적이다. 또한, 원자 수준으로 분산되고 있는 것은 얻어지는 투명 도전성 박막을 저저항으로 하기 위해 유효하다.
세륨
산화세륨은 산화인듐에 고체 용융됨으로써, 산화인듐막 중의 원자가가 3가인 인듐 위치를 원자가가 4가인 세륨이 점유하고 있다. 그 결과, 본 실시예에서는, 원자가가 4가인 세륨이 캐리어 전자를 방출하여 박막의 도전율이 증가되는 것이다.
또한, 산화세륨의 일부는 산화세륨 단체로 존재할 수도 있다. 이와 같이 산화세륨이 단체로 존재함으로써, 산화인듐의 결정의 이상 성장이 억제되고, 따라서 노듈의 발생 또는 이상 방전의 발생도 억제된다.
[실시예 2-8]
평균 입경이 1 ㎛ 이하인 In2O3 분말, 평균 입경이 1 ㎛ 이하인 Ga2O3 분말, WO3 분말 및 La2O3을 원료 분말로 하였다. 우선, 표 3에 나타내는 Ga/In 원자비, W/In, La/In의 조성 비율의 소결체를 얻기 위해, In2O3 분말과 Ga2O3 분말, WO3 분말 및 La2O3 분말을 소정의 비율로 조합하여 수지제 포트에 주입하고, 습식 볼밀로 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 24 시간으로 하였다. 혼합 후 슬러리를 취출하여 여과, 건조 및 조립하였다. 이 조립물을 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 성형하였다.
이어서, 이 성형체를 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내의 대기에 산소를 도입하는 분위기하에, 1450 ℃에서 3 시간 동안 소결하였다. 이때, 1 ℃/분으로 승온하고, 소결 후 냉각을 행할 때는 산소 도입을 정지하여, 1000 ℃까지를 10 ℃/분으로 강온하였다.
또한, 제1 금속군 M1 중 하나인 W의 인듐에 대한 조성 비율([W]/([W]+[In]))은 0.02이고, 제2 금속군 M2 중 하나인 La의 인듐에 대한 조성 비율([La]/([La]+[In]))은 0.03이고, 제3 금속군 M3 중 하나인 Ga의 인듐에 대한 조성 비율([Ga]/([Ga]+[In]))은 0.03이다. 동일한 내용을 표 3에 나타내고 있다.
이와 같이 하여 얻어진 소결체의 파재를 분쇄하여 분말 X선 회절 측정을 실시한바, 빅스바이트형 구조의 산화인듐상에 기인하는 회절 피크와 산화세륨에 기인하는 회절 피크가 관찰되었다.
따라서, 본 실시예의 산화물 소결체는, 본 발명의 특징을 갖는 산화물 소결체이다. 또한, 소결체의 미세 조직의 EPMA 분석으로부터, 산화인듐상에는 갈륨이 고체 용융되고 있는 것이 확인되었다. 이와 같이 분산됨으로써, 산화인듐의 평균 결정 입자의 직경은 표 3에 나타낸 바와 같이 3.7 ㎛였다. 이 평균 직경은 화상 처리에 의해 구하였다.
또한, 본 실시예의 산화물 소결체의 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 97 ％였다.
이 소결체를 직경 101 ㎜, 두께 5 ㎜의 크기로 가공하고, 그의 스퍼터면을 컵휠로 연마하여 (스퍼터링)타깃으로 하였다. 이것을 무산소 구리제의 배킹 플레이트에 금속 인듐을 사용하여 본딩하여, 스퍼터링 타깃을 형성하였다.
갈륨
또한, 스퍼터링 타깃 중에 산화갈륨 입자가 존재하면, 산화갈륨 입자의 비저항이 높기 때문에, 플라즈마로부터 조사되는 아르곤 이온에서 대전이 발생하여, 아킹이 생기는 경우가 있다. 이 경향은 타깃 투입 전력을 높여, 아르곤 이온의 조사량이 증가될수록 커진다.
이에 대하여, 본 발명에 따른 (본 실시예의) 스퍼터링 타깃에서는, 갈륨이 인듐 위치에 치환 고체 용융된 산화인듐 및 갈륨산인듐 화합물 모두 비저항이 낮기 때문에(즉 고저항의 입자가 존재하지 않기 때문에), 플라즈마에 투입하는 힘을 증가시켜도 아킹이 생기기 어려운 것이다. 이 때문에, 본 실시예에서는 고투입 전력에 의한 고속 성막이 가능해진다.
텅스텐
본 실시예에서는, 텅스텐은 스퍼터링 타깃 중에 분산되고 있다. 또한 특히 텅스텐이 산화인듐의 인듐 위치에 치환 고체 용융되고 있는 것이 바람직하다.
즉, 상기 텅스텐이 스퍼터링 타깃 내에 포함되는 형태는, W03 및 WO2 등의 산화텅스텐의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 또한, In2W3O12 등의 산화인듐-산화텅스텐 간의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다.
특히 바람직하게는, 텅스텐 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 텅스텐이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이다. 이와 같이 원자 수준으로 분산됨으로써, 스퍼터링 중의 방전이 안정적이기 때문에, 스퍼터링에 의해 얻어지는 투명 도전성 박막을 보다 저저항인 것으로 할 수 있다.
란탄
또한, 란탄의 일부는 산화란탄 단체로 존재할 수도 있다. 이와 같이 산화란탄이 단체로 존재함으로써 산화인듐의 결정의 이상 성장이 억제되고, 따라서 노듈의 발생 또는 이상 방전의 발생도 억제된다.
[실시예 2-9]
본 실시예에서는 접촉 저항의 측정 결과를 나타낸다.
유리/ Al /투명 전극의 경우
우선, 도 3(1)에 도시한 바와 같이, 슬라이드 유리 (1100)에 제1회째 성막용 마스크 (1102)(캡톤 테이프)를 부착하고, Al을 200 ㎚ 두께로 성막하였다. 그 후, 상술한 마스크를 제거(liftoff)하여, 소정의 Al 패턴 (1104)를 형성하였다(도 3(2) 참조).
이어서, 상술한 실시예 2-1 내지 실시예 2-8에서 얻어진 스퍼터링 타깃을 DC 스퍼터링 장치에 장착하였다. 그리고, 제2회째 성막용 마스크 (1106)(마찬가지로 캡톤 테이프)를 부착하였다(도 4(1) 참조). 그리고, 상기 실시예 1-8에서 얻어진 각 스퍼터링 타깃을 사용하여 스퍼터링하여, 200 ㎚ 두께로 박막(투명 전극) (108)을 성막하였다. 그 후, 제2회째 성막용 마스크 (1106)을 제거하여, 제1 접촉 저항 측정용 기판 (1110)을 얻었다(도 4(2) 참조). 이 기판은 접촉 저항을 측정하기 위해 제조된 것이기 때문에, 본 실시예 2-9에서는, (제1) 접촉 저항 측정용 기판 (1110)이라고 부른다.
해당 접촉 저항 측정용 기판 (1100)은 대략 직사각형을 이루고 있는데, 이 양쪽 단부에 단자를 설치하여, 유리/Al/투명 전극과 같이 적층한 경우의 표면의 저항을 측정하였다. 이 모습이 도 5(1)에 도시되어 있다. 예를 들면, 실시예 2-1에서 제조한 스퍼터링 타깃을 사용하여 투명 전극을 제조한 경우의 저항값은 32.5 Ω이었다. 다른 실시예 2-2 내지 2-8을 이용한 경우의 수치를 표 3에 나타내고 있다.
또한, 본 실시예 2-9에서는 투명 도전막을 "전극"으로서 사용하였기 때문에, 이것을 투명 전극이라고 부르고 있다.
유리/투명 전극/ Al 의 경우
또한, 성막 순서를 투명 전극/Al의 순으로 한 경우, 즉 유리/투명 전극/Al과 같이 적층한 경우의 접촉 저항을 측정하기 위한 제2 접촉 저항 측정용 기판 (1120)을 얻었다. 이 제2 접촉 저항 측정용 기판 (1120)은, Al 패턴 (1104)와 금속 산화물 (1108)의 적층 순서만이 상이하다. 이 제2 접촉 저항 측정용 기판 (1120)의 측정 결과도 마찬가지로 표 3에 나타내고 있다. 또한, 측정 방법 등은 상기 제1 접촉 저항 측정용 기판 (1110)과 마찬가지이며, 그의 모습이 도 5(2)에 도시되어 있다.
또한, Al 위에 투명 전극을 성막한 경우, Al 표면이 산화되어 Al2O3을 생성하기 때문에, 측정되는 저항값은 일반적으로 커진다.
[실시예 2-10]
본 발명의 바람직한 실시예 2-10을 도 1에 의해 설명한다.
우선, 투광성의 유리 기판 (1) 위에 금속 Al(99 ％ Al 1 ％ Nd)을 고주파 스퍼터에 의해 막 두께 1500 옹스트롬으로 퇴적한다. 이것을 인산-아세트산-질산계 수용액을 에칭액으로서 사용한 포토에칭법에 의해 에칭하여, 원하는 형상의 게이트 전극 (2) 및 게이트 배선을 형성한다. 이어서 글로 방전 CVD법에 의해, 게이트 절연막 (3)을 형성하는 질화 실리콘(SiN)막을 막 두께 3000 옹스트롬으로 퇴적한다. 이어서, 비정질-Si:H(i)막 (4)를 막 두께 3500 옹스트롬으로 퇴적한다. 또한 채널 보호층이 되는 질화 실리콘(SiN)막 (5)를 3000 옹스트롬으로 퇴적한다.
이때, 방전 가스로서, SiN막 (3)과 (5)는 SiH4-NH3-N2계 혼합 가스를 사용하며, 비정질-Si:H(i)막 (4)는 SiH4-N2계의 혼합 가스를 각각 사용하였다. 이 SiN막 (5)는 CHF계 가스를 사용한 건식 에칭에 의해 원하는 채널 보호층 (5)를 형성한다. 이어서 비정질-Si:H(n)막 (6)을 SiH4-H2-PH3계의 혼합 가스를 사용하여 막 두께 3000 옹스트롬으로 퇴적한다.
이어서 이 위에, Cr/Al 2층막을 퇴적하였다. 이 2층막은 막 두께 O.1 ㎛의 Cr과 0.3 ㎛의 Al을 이 순서대로 진공 증착법, 또는 스퍼터링법에 의해 퇴적함으로써 얻는다. 도 1에서는, 소스 전극 (7) 또는 드레인 전극 (8)이 이 2층을 포함하는 것이 도시되어 있다.
이 2층막 중의 Al은 H3PO4-CH3COOH-HNO3-H2O계 에칭액을 사용하여 포토에칭하고, 한편 2층막 중의 Cr은 질산 제2 세륨암모늄 수용액을 사용하여 포토에칭하였다. 이러한 포토에칭에 의해, 원하는 소스 전극 (7)의 패턴 및 드레인 전극 (8)의 패턴을 형성하였다.
또한 비정질-Si:H막을 CHF계 가스를 사용한 건신 에칭 및 히드라진(NH2NH2ㆍH2O) 수용액을 사용한 습식 에칭을 병용함으로써, 원하는 패턴의 비정질SiH(i)막 (4)의 패턴 및 비정질Si:H(n)막 (6)의 패턴을 각각 형성하였다.
이어서, 글로 방전 CVD법에 의해, 절연막 (10)을 형성하는 질화 실리콘(SiN)막을 막 두께 3000 옹스트롬으로 퇴적한다. 이후, CHF계 가스를 사용한 건식 에칭법으로써, 소스 전극 (7) 및 드레인 전극 (8) 사이와 투명 전극, 화소 전극 (9)의 콘택트 홀을 형성한다.
또한, 이 금속 Al을 포함하는 소스 전극 (7) 및 드레인 전극 (8)의 패턴이 형성된 기판 위에, 실시예 4에서 얻어진 산화인듐과 산화아연ㆍ산화니켈 및 산화세륨을 주성분으로 하는 비정질 투명 도전막을 스퍼터링법으로 퇴적한다. 방전 가스는 순아르곤 가스 또는 1 vo1 ％ 정도의 미량의 O2 가스를 혼입시킨 아르곤 가스를 사용하였다. 이러한 방법으로 투명 전극막(투명 도전막) (9)를 막 두께 1200 옹스트롬으로 퇴적하였다. 이 In2O3-ZnO-NiO-CeO2막은 X선 회절법으로 분석하면 피크가 관찰되지 않았기 때문에 비정질막이었다. 또한, 이 막의 비저항은 6.25×10-4 Ωㆍ㎝ 정도이고, 전극으로서 충분히 사용할 수 있는 막이다.
이 투명 도전막을 옥살산 3.5 중량％의 수용액을 에칭제에 사용한 포토에칭법에 의해 에칭하여, 원하는 화소 전극 패턴을 갖는 화소 전극 (9)를 형성하였다. 이 화소 전극 (9)의 패턴은, 화소 전극 (9)가 적어도 소정의 패턴을 갖는 소스 전극 (7)과 전기적으로 접속하는 패턴이다. 이러한 에칭에 의해, 소정의 화소 전극 패턴을 갖는 화소 전극 (9)가 형성된다. 이 화소 전극 (9)는 원하는 비정질 전극이다.
이때, Al의 소스 전극 (7) 및 드레인 전극 (8)은 에칭액으로 용출되지 않았다. 또한, 게이트선, 소스ㆍ드레인선의 전극 취출부도 투명 전극으로 덮여있었다.
또한, 이 단계에서의 기판은 청구의 범위의 투광성 유리 기판의 일례에 상당한다.
이후, 소정의 차광막 패턴을 갖는 차광막을 형성하여, 비정질-SiTFT 활성 매트릭스 기판을 완성하였다.
이 비정질-SiTFT 활성 매트릭스 기판을 사용하여 TFT-LCD 방식 평면 디스플레이를 제조하였다. 이 TFT-LCD 방식 평면 디스플레이는, 중간조의 표시(계조 표시)도 문제없이 가능하며, 양호한 표시 성능을 나타내었다.
또한 상술한 예에서는, 실시예 2-4에서 제조한 스퍼터링 타깃을 사용하였지만, 다른 실시예 2-1 내지 2-3, 2-5 내지 2-8에서 제조한 스퍼터링 타깃을 사용하여도 바람직한 결과가 얻어지기 때문에, 투명 전극으로서 충분히 이용 가능한 것이 확인되었다. 실시예 2-4 이외의 다른 실시예에서의 스퍼터링 타깃을 사용한 경우의 투명 도전막의 비저항값을 표 3에 나타내고 있다.
-제2 그룹 비교예-
이하, 제2 그룹의 비교예를 설명한다. 하기의 각 비교예에서는, 표 3에 나타낸 조성의 스퍼터링 타깃을 제조하여, 실시예 2-9와 동일한 평가를 행하고 있다.
『비교예 2-1』
평균 입경이 1 ㎛ 이하인 In2O3 분말 및 평균 입경이 1 ㎛ 이하인 SnO2 분말을 원료 분말로서 상기 실시예 2-1 내지 2-8과 동일하게 하여 스퍼터링 타깃을 제조하였다.
또한, 제3 금속군 M3 중 하나인 Sn의 인듐에 대한 조성 비율([Sn]/([Sn]+[In]))은 0.10이다. 이것은 표 3에도 나타나 있다.
산화인듐의 평균 결정 입자의 직경은, 표 3에 나타낸 바와 같이 12.8 ㎛였다. 이 평균 직경은 화상 처리에 의해 구하였다. 또한, 본 비교예의 산화물 소결체의 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 99 ％였다.
Al 과의 접촉 저항
본 비교예에서도 상기 실시예 2-9와 동일한 방법으로, 유리/Al/투명 전극, 유리/투명 전극/Al의 구성에서 Al과의 접촉 저항을 측정하였다. 그 결과를 표 3에 나타내고 있다.
투명 전극의 비저항
본 비교예에서도 상기 실시예 10과 동일한 방법으로 액정 표시 장치를 제조하여, 이 과정에서 투명 전극의 비저항을 측정하였다. 그의 측정 결과도 표 3에 나타나 있다.
『비교예 2-2』
평균 입경이 1 ㎛ 이하인 In2O3 분말 및 평균 입경이 1 ㎛ 이하인 ZnO 분말을 원료 분말로서 상기 실시예 2-1 내지 2-8과 동일하게 하여 스퍼터링 타깃을 제조하였다.
또한, 제3 금속군 M3 중 하나인 Zn의 인듐에 대한 조성 비율([Zn]/([Zn]+[In]))은 0.16이다. 이것은 표 3에도 나타나 있다.
산화인듐의 평균 결정 입자의 직경은, 표 3에 나타낸 바와 같이 3.8 ㎛였다. 이 평균 직경은 화상 처리에 의해 구하였다. 또한, 본 비교예의 산화물 소결체의 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 98 ％였다.
Al 과의 접촉 저항
본 비교예에서도 상기 실시예 2-9와 동일한 방법으로, "유리/Al/투명 전극", "유리/투명 전극/Al"의 두 구성에서 Al과의 접촉 저항을 측정하였다. 그 결과를 표 3에 나타내고 있다.
투명 전극의 비저항
본 비교예에서도 상기 실시예 2-10과 동일한 방법으로 액정 표시 장치를 제조하여, 이 과정에서 투명 전극의 비저항을 측정하였다. 그의 측정 결과도 표 3에 나타나 있다.
『비교예 2-3』
평균 입경이 1 ㎛ 이하인 In2O3 분말, 평균 입경이 1 ㎛ 이하인 WO3 분말 및 CeO2 분말을 원료 분말로서 사용하여 상기 실시예 2-1 내지 2-8과 동일하게 하여 스퍼터링 타깃을 제조하였다.
또한, 제1 금속군 M1 중 하나인 W의 인듐에 대한 조성 비율([W]/([W]+[In]))은 0.25이다. 또한, 제2 금속군 M2 중 하나인 Cen의 인듐에 대한 조성 비율([Ce]/([Ce]+[In]))은 0.25이다. 이들은 표 3에도 나타나 있다.
산화인듐의 평균 결정 입자의 직경은, 표 3에 나타낸 바와 같이 15 ㎛였다. 이 평균 직경은 화상 처리에 의해 구하였다. 또한, 본 비교예의 산화물 소결체의 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 84 ％였다.
Al 과의 접촉 저항
본 비교예에서도 상기 실시예 2-9와 동일한 방법으로, "유리/Al/투명 전극", "유리/투명 전극/Al"의 두 구성에서 Al과의 접촉 저항을 측정하였다. 그 결과는 표 3에 나타낸 바와 같이, 모두 1 MΩ 이상이었다.
투명 전극의 비저항
본 비교예에서도, 상기 실시예 2-10과 동일한 방법으로 액정 표시 장치를 제조하여, 그의 과정에서 투명 전극의 비저항을 측정하였다. 그의 측정 결과는 표 3에 나타낸 바와 같이 1 MΩ㎝ 이상이었다.
『비교예 2-4』
평균 입경이 1 ㎛ 이하인 In2O3 분말, 평균 입경이 1 ㎛ 이하인 WO3 분말, CeO2 분말 및 SnO2 분말을 원료 분말로서 상기 실시예 2-1 내지 2-8과 동일하게 하여 스퍼터링 타깃을 제조하였다.
또한, 제1 금속군 M1 중 하나인 W의 인듐에 대한 조성 비율([W]/([W]+[In]))은 0.25이고, 제2 금속군 M2 중 하나인 Ce의 인듐에 대한 조성 비율([Ce]/([Ce]+[In]))은 0.25이고, 제3 금속군 M3 중 하나인 Sn의 인듐에 대한 조성 비율([Sn]/([Sn]+[In]))은 0.4였다. 이들은 표 3에도 나타나 있다.
또한, 본 비교예의 산화물 소결체의 구체적인 상대 밀도의 산출값은 표 3에 나타낸 바와 같이 60 ％였다.
Al 과의 접촉 저항
본 비교예에서도 상기 실시예 2-9와 동일한 방법으로, "유리/Al/투명 전극", "유리/투명 전극/Al"의 두 구성에서 Al과의 접촉 저항을 측정하였다. 그 결과는 표 3에 나타낸 바와 같이, 모두 1 MΩ 이상이었다.
투명 전극의 비저항
본 비교예에서도, 상기 실시예 2-10과 동일한 방법으로 액정 표시 장치를 제조하여, 그의 과정에서 투명 전극의 비저항을 측정하였다. 그 측정 결과는 표 3에 나타낸 바와 같이 1 MΩ㎝ 이상이었다.
[실시예 2-11](변형예 2-1)
상술한 실시예에서는, 제1 금속군 M1의 W, Mo, Nb, Ni, Pt 및 Pd의 산화물을 구성 요소로 하는 예에 대하여 설명하였지만, 제1 금속군의 금속 그 자체(산화물이 아님)를 그대로 사용하는 것도 바람직하며, 상기 각 실시예와 동일한 작용 효과가 얻어진다.
[실시예 2-12](변형예 2-2)
상술한 실시예 2-9, 2-10에서는, Al을 사용한 예를 나타내고 있다. 그러나, Al 대신에 Ag을 사용하는 것도 물론 바람직하다. Ag을 사용한 경우도, Al의 경우 와 동일한 작용ㆍ효과가 얻어진다.
정리
이상, 본 발명의 바람직한 실시예 2-1 내지 2-12 및 비교예 2-1 내지 2-4에 대하여 설명하였다.
이와 같이, 제2 그룹의 본 실시 형태에 따른 투명 도전막을 투명 전극 또는 화소 전극으로서 사용하면, Al 게이트 전극과 투명 전극 사이, Al 소스ㆍ드레인 전극과 화소 전극 사이의 접촉 저항을 작게 억제할 수 있다. 그 결과, 이 투명 전극 또는 화소 전극을 사용하면, 중간조를 양호하게 표시 가능한 액정 표시 장치가 얻어진다.
제3 그룹: 실시예
이하, 제3 그룹의 본 발명의 바람직한 실시 형태를 도면에 기초하여 설명한다.
[실시예 3-1]
도 6 내지 도 8은 본 실시예 3-1에서의 TFT 어레이 기판 (2100)(TFT 및 단자부)의 제조 공정을 나타내는 단면 설명도이다. 또한, 이들의 도 6 내지 도 8에서, (2001)은 투명 절연성 기판이고, (2002)는 게이트 전극이고, (2004)는 게이트 절연막이고, (2005)는 반도체층 a-Si막이고, (2006)은 반도체층 n+a-Si막이고, (2007a)는 드레인 전극이고, (2007b)는 소스 전극이고, (2009)는 층간 절연막이고, (2010)은 콘택트 홀이고, (2011)은 화소 전극이고, (2021)은 TFT부이고, (2022)는 단자부이고, (2100)은 TFT 어레이 기판이다.
또한, 상기 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)는 특허 청구의 범위에 기재된 제1 도체의 일례에 상당하며, 상기 화소 전극 (2011)은 특허 청구의 범위에 기재된 제2 도체의 일례에 상당한다.
또한, TFT부 (2021)은 TFT 어레이 기판 (2100) 위에 서로 직교하도록 설치된 게이트 배선 및 소스 배선(함께 도시하지 않음)의 교차부 근방에 설치되어, 액정을 구동하는 스위칭 소자로서 기능한다. 한편, 단자부 (2022)는 상기 TFT부 (2021)과 게이트 배선을 통해 전기적으로 접속하고 있다. 이 단자부 (2022)는 표시 영역의 외측에 배치되어 있으며, 게이트 전극에 외부로부터의 신호를 입력하는 기능을 갖는다.
이하, 도 6 내지 도 8에 기초하여 본 실시예 3-1의 TFT 어레이 기판 (2100)의 제조 공정을 순서대로 설명한다. 우선, 스퍼터링법에 의해 순Al 분위기 중, 투명 절연성 기판 (2001) 위에 W을 1.2 중량％ 포함하는 Al 합금(제1 도체의 재료임)을 포함하는 박막을, 그의 두께가 약 2000 Å가 되도록 성막하였다. 또한, 이 박막은 특허 청구의 범위에 기재된 Al층의 일례에 상당한다. 포토리소그래피법에 의해, 이 박막에 대하여 레지스트 패턴화를 행한 후, 도 6(a)에 도시한 바와 같이, 인산, 질산 및 아세트산계의 에칭액을 사용하여 에칭하여, 게이트 배선(도시하지 않음) 및 게이트 전극 (2002)를 형성하였다.
또한, 본 실시예 3-1에서, 스퍼터링법에 의해 상기 게이트 전극 (2002), 후술하는 드레인 전극 (2007a) 및 소스 전극 (2007b)를 성막할 때, 스퍼터링 타깃으로서 W을 포함하는 Al 합금을 포함하는 스퍼터링 타깃을 사용하는 것은 물론이다. 또한, 이와 같이 게이트 전극 (2002) 등을 형성하는 동작은, 특허 청구의 범위에 기재된 제1 도체 형성 공정의 일례에 상당한다.
이어서, 화학적 기상 성장법(이하, CVD로 기재함)에 의해, 이 투명 절연성 기판 (2001) 전체를 덮도록, 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)를 포함하는 게이트 절연막 (2004)를 그의 두께가 약 4000 Å가 되도록 성막하며, 그 위에 반도체층 a-Si막 (2005)를 성막하고, 추가로 그 위에 반도체층 n+a-Si막 (2006)을 성막하였다. 도 6(b)에 도시한 바와 같이, 이들의 반도체층 a-Si막 (2005) 및 반도체층 n+a-Si막 (2006)을 패턴화함으로써, 두께 약 1500 Å의 반도체층 a-Si막 (2005)와, 두께 약 300 Å의 저저항의 반도체층 n+a-Si막 (2006)을 차례로 형성하였다.
이어서, 스퍼터링법에 의해 상기 반도체층 n+a-Si막 (2006)을 덮도록, W을 1.2 중량％ 포함하는 Al 합금을 포함하는 박막을, 그의 두께가 3000 Å가 되도록 성막하였다(표 4). 또한, 이 박막은 특허 청구의 범위에 기재된 Al층의 일례에 상당한다. 도 7(a)에 도시한 바와 같이, 이 박막에 대하여 게이트 전극 (2002)와 동일한 방법으로 패턴화를 행함으로써, 드레인 전극 (2007a) 및 소스 전극 (2007b)를 형성하였다. 이때, 스퍼터 가스로서는 Ar 가스를 사용하는 것이 바람직하다. 또한, 이와 같이 드레인 전극 (2007a) 및 소스 전극 (2007b)를 형성하는 동작은, 특허 청구의 범위에 기재된 제1 도체 형성 공정의 일례에 상당한다.
또한, 상기 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)의 비저항을 측정한바, 그 값은 5.2 μㆍΩㆍ㎝였다(표 4).
이어서, 투명 절연성 기판 (2001) 전체를 덮도록, 층간 절연막 (2009)를 형성하였다. 또한, 이 층간 절연막 (2009)는 특허 청구의 범위에 기재된 절연막의 일례에 상당하며, 이와 같이 층간 절연막 (2009)를 형성하는 동작은, 특허 청구의 범위에 기재된 절연막 성막 공정의 일례에 상당한다. 그 후, 도 7(b)에 도시한 바와 같이, 이 층간 절연막 (2009)에 대하여 패턴화를 행하여, 콘택트 홀 (2010)을 형성하였다. 즉, 콘택트 홀 (2010)은 도 7(b)에 도시한 바와 같이, 층간 절연막 (2009)에서 단자부 (22)의 게이트 전극 (2002) 상측과, TFT부 (21)의 드레인 전극 (2007a) 상측에 형성하였다. 또한, 이와 같이, 층간 절연막 (2009)에 콘택트 홀 (2010)을 형성하는 동작은, 특허 청구의 범위에 기재된 콘택트 홀 형성 공정의 일례에 상당한다.
또한, 층간 절연막 (2009)는 예를 들면, CVD법에 의해 질화 실리콘막 및 아크릴계의 투명성 수지 중 어느 하나, 또는 모두를 조합하여 형성하는 것이 바람직하다.
또한, 스퍼터링법에 의해 이 층간 절연막 (2009) 위에, 투명 도전막으로서 ITO막을 그의 두께가 약 1000 Å가 되도록 성막하였다(표 4). 도 8에 도시한 바와 같이, 이 ITO막에 대하여 패턴화를 행하여, 화소 전극 (2011)을 형성하였다. 이에 따라, TFT 어레이 기판 (2100)을 제조하였다. 이때, 화소 전극 (2011)은 층간 절연막 (2009)에 형성한 콘택트 홀 (2010)을 통해, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)와 각각 전기적으로 접속하고 있다. 또한, 이와 같이 콘택트 홀 (2010)을 통해, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)와 각각 전기적으로 접속하도록, 화소 전극 (2011)을 형성하는 동작은, 특허 청구의 범위에 기재된 전극 접속 공정의 일례에 상당한다.
또한, 상기 ITO막을 포함하는 투명 도전막은, 특허 청구의 범위에 기재된 투명막 전극과 실질적으로는 동일하며, 특허 청구의 범위에서는, 해당 막의 기능에 착안하여 투명막 전극이라고 부르고, 한편 본 실시예에서는 해당 막의 성질에 착안하여 투명 도전막이라고 부른다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 420 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-2]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Mo을 2.5 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 4.8 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 ITO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 380 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-3]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, La를 1.4 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 5.3 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 ITO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 430 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-4]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Nb을 1.2 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 6.4 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 IZO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 360 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 560 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-5]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Fe을 1.1 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 5.4 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 ITO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 520 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-6]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Pd을 0.8 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 4.8 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 ITO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 620 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-7]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Pt을 0.7 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 5.6 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 ITO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 580 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-8]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Ce을 1.8 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 4.2 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 IZO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 360 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 560 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-9]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Ho을 1.3 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 4.4 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 ITO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 440 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-10]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Er을 0.8 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 7.2 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 IZO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 360 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 640 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
[실시예 3-11]
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Ce을 0.4 중량％ 포함하며, 추가로 Mo을 1.2 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 5.6 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 IZO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 360 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 620 Ω이었다. 이들의 값을 표 4에 나타내고 있다.
『비교예 3-1』
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 포함하지 않는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 2.1 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 ITO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 1 MΩ 이상이었다. 이들의 값을 표 4에 나타내고 있다.
이와 같이, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 이들의 재료로서 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하지 않는 경우에는, 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)은 높은 값을 나타내었다.
『비교예 3-2』
상기 실시예 3-1에서의 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W을 1.2 중량％ 포함하는 Al 합금 대신에, Nd를 0.8 중량％ 포함하는 Al 합금을 포함하는 점을 제외하고는, 상기 실시예 3-1과 동일한 방법으로 성막 및 패턴화를 행하여, 도 7(a)에 도시한 바와 같이, 투명 절연성 기판 (2001) 위에 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b) 등을 형성하였다. 이들의 형성된 게이트 전극 (2002), 드레인 전극 (2007a) 및 (2007b)에 대하여, 상기 실시예 3-1과 동일한 방법에 의해 비저항을 측정한바, 그 값은 2.4 μㆍΩㆍ㎝였다(표 4).
또한, 상기 실시예 3-1과 동일한 방법에 의해, 도 7(b)에 도시한 바와 같이 층간 절연막 (2009) 및 콘택트 홀 (2010)을 형성하였다. 이어서, 도 8에 도시한 바와 같이, 이 층간 절연막 (2009) 위에 ITO를 포함하는 화소 전극 (2011)(표 4)을 형성함으로써, TFT 어레이 기판 (2100)을 제조하였다.
얻어진 TFT 어레이 기판 (2100)에 대하여, 화소 전극 (2011)의 비저항을 측정한바, 그 값은 220 μㆍΩㆍ㎝였다. 또한, 도 9에 도시한 바와 같이, 켈빈 패턴에 의해 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)을 측정한바, 그 값은 1 MΩ 이상이었다. 이들의 값을 표 4에 나타내고 있다.
이와 같이, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 이들의 재료로서 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하지 않는 경우에는, 화소 전극 (2011)과 게이트 전극 (2002), 드레인 전극 (2007a) 또는 소스 전극 (2007b)의 콘택트 표면부에서의 전기 저항값(콘택트 저항값)은 높은 값을 나타내었다.
Figure 112006064964919-pct00004
표 4로부터 분명한 바와 같이, 본 실시예 3-1 내지 3-11에서의 TFT 어레이 기판 (2100)에서, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)는 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 Al 합금을 포함한다. 상기 전극 (2002), (2007a) 및 (2007b)가 이러한 재료로 구성되는 경우에는, 이들의 전극 (2002), (2007a) 및 (2007b)와 화소 전극 (2011)의 콘택트 표면부의 전기 저항값(콘택트 저항값)이 낮고, 양호한 값을 나타내었다. 특히, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 Mo을 포함하는 Al 합금을 포함하는 경우에는, 콘택트 저항값이 최소값이 되며, 50 ㎛□에서 약 380 Ω이었다.
또한, 본 실시예 3-1 내지 3-11의 각 TFT 어레이 기판 (2100)에 대하여, 230 ℃에서 30분간 열 처리를 행한 후, 상기 실시예 3-1 내지 3-11과 동일한 방법으로 콘택트 저항을 측정한바, 그 값은 약 650 Ω이었다. 또한, 동일한 TFT 어레이 기판 (2100)에 대하여, 300 ℃에서 60분간 열 처리를 행한 후, 상기 실시예 3-1 내지 3-11과 동일한 방법으로 콘택트 저항을 측정한바, 그 값은 약 900 Ω이었다. 이와 같이, 본 실시예 3-1 내지 3-11의 TFT 어레이 기판 (2100)은 종래의 TFT 어레이 기판(콘택트 저항: 1×E8 내지 1×E12 Ω)에 비해, 콘택트 저항이 매우 낮고, 우수한 내열성을 갖고 있다는 것을 확인할 수 있었다.
또한, 표 4에서의 각 값은, 측정하는 장치에 따라 각각 고유하게 최적화되는 것이기 때문에, 이들의 값으로 한정되지 않는다.
또한, 상기 각 실시예에서는 양호한 콘택트 저항을 얻기 위해, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에서의 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 이상의 금속의 함유량은 0.5 내지 5 중량％인 것이 바람직하다.
또한, 상기 각 실시예에서는 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)의 재료로서 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 Al 합금을 사용하지만, 이 Al 합금에 대하여, 추가로 제3 금속을 첨가하는 것도 바람직하다. 또한, 제1 금속은 Al이고, 제2 금속은 상기 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속이다.
여기서, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)에 첨가하는 제3 금속은 힐록의 억제 또는 내식성 향상의 관점에서, Cu나 Si 또는 희토류 원소가 바람직하다. 이 중 어느 하나의 금속을 첨가하는 경우에도, Al의 전기적 저저항의 특성을 살리기 위해, 제3 금속의 첨가량은 이들의 전극 (2002), (2007a) 및 (2007b)의 비저항이 10 μㆍΩㆍ㎝를 초과하지 않는 정도로 억제하는 것이 바람직하다.
또한, 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)가 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속만을 포함하는 Al 합금을 포함하는 경우에도, 상기 제3 금속을 첨가한 경우와 마찬가지로, 힐록 발생의 억제 또는 내식성 향상의 효과가 얻어진다. 이 때문에, 특히 상기 제3 금속을 첨가하지 않은 경우에도, 힐록의 발생 또는 내식을 억제할 수 있는 것이다.
또한, 상기 실시예 3-1 내지 3-11에서는, 화소 전극 (2011)이 ITO 또는 IZO를 포함하는 예에 대하여 나타내었지만, 본 발명의 기술적 범위는 이것으로 한정되지 않으며, 화소 전극 (2011)이 In2O3, SnO2 및 ZnO2 중으로부터, 어느 하나를 주성분으로 하는 투명 도전막을 사용한 경우에도, 동일한 작용ㆍ효과를 발휘한다.
또한, 상기 실시예 3-1 내지 3-11에서는, 화소 전극 (2011)이 게이트 전극 (2002) 및 드레인 전극 (2007a)와 직접 접속하는 예에 대하여 나타내었지만, 이 제2 전극이 상기 Al 합금을 포함하는 배선과 접속하는 것도 물론 바람직하다. 또한, 본 실시예의 TFT 어레이 기판 (2100)은 반도체층 n+a-Si막 (2006) 위에, 채널층을 갖는 것도 바람직하다.
[실시예 3-12]
상기 실시예 3-1 내지 3-11에서 제조한 각 TFT 어레이 기판 (2100)에 대하여, 대향 전극 또는 컬러 필터 등을 갖는 대향 기판을 접합시켰다. 또한, 이들의 TFT 어레이 기판 (2100)과 대향 기판 사이에 액정 재료를 주입하고, 이 액정 재료를 협지함으로써 액정층을 설치하였다. 이에 따라, TFT 어레이 활성 매트릭스형의 액정 표시 장치(TFT-LCD 장치로 기재함)를 얻었다.
본 실시예 3-12에 따르면, TFT 어레이 기판 (2100)의 배선 또는 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)의 재료로서 W, Mo, La, Nb, Fe, Pd, Pt, Ce, Ho 및 Er을 포함하는 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속을 포함하는 Al 합금을 사용한다. 이 때문에, 이들의 전극 등은 저저항이 된다. 또한, IZO막(또는 ITO막 등)을 포함하는 화소 전극 (2011)은 Al 이외를 주성분으로 하는 금속층, 즉 비저항이 높은 금속층을 별도로 설치하지 않고, Al을 주성분으로 하는 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)와 직접 접속된 구조를 갖고 있다. 이 때문에, 본 실시예 3-12의 액정 표시 장치는 고개구율일 뿐만 아니라 고성능을 갖는다. 또한, 상기 게이트 전극 (2002), 드레인 전극 (2007a) 및 소스 전극 (2007b)는 에칭성이 우수하기 때문에, 종래보다 생산성이 양호하며 저비용으로 제조하는 것이 가능해지는 것이다.
제4 그룹: 실시예
이하, 제4 그룹의 본 발명의 바람직한 실시 형태를 도면에 기초하여 설명한다.
본 실시 형태에서는 우선, 액정 표시 장치에 사용되는 TFT 어레이 기판 중의 투명 도전막을 형성하는 데 필요한 스퍼터링 타깃의 제조를 하기 A.(실시예 4-1 내지 실시예 4-7)에서 설명한다. 이 A.에서는 제1군 M1 중, W과 Mo을 이용한 예에 대하여 설명한다. 또한, B.에서는 비교예를 설명한다. C.에서는 각 투명 도전막과 Al과의 접촉 저항의 측정 결과를 나타낸다. 또한, D.에서는 TFT 어레이 기판의 제조에 대하여 설명한다. 그리고, E.에서는, 제1군 M1 중의 다른 금속, 즉 Ni, Nb, Fe, Pt, Pd 및 란타노이드에 대한 설명을 행한다(실시예 4-10 내지 4-23).
A. 스퍼터링 타깃의 제조
[실시예 4-1]
평균 입경이 1 ㎛ 이하인 In2O3 분말 및 평균 입경이 1 ㎛ 이하인 WO3 분말을 텅스텐/인듐 원자수비가 0.003의 비율이 되도록 조합하여 수지제 포트에 주입하고, 추가로 순수를 첨가하여, 경질 ZrO2 볼밀을 사용한 습식 볼밀 혼합을 행하였다. 혼합 시간은 20 시간으로 하였다. 얻어진 혼합 슬러리를 취출하여 여과, 건조 및 조립을 행하였다. 얻어진 조립물을 294 MPa(8 t/㎠)의 압력을 가하여 냉간 정수압 성형기로 성형하였다.
이어서, 이 성형체를 이하와 같이 소결하였다. 우선, 소결로 내에 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 산소를 도입하는 분위기하에, 1500 ℃에서 5 시간 동안 소결하였다. 이때, 1000 ℃까지를 1 ℃/분, 1000 내지 1500 ℃를 3 ℃/분으로 승온하였다. 그 후, 산소 도입을 정지하고, 1500 ℃ 내지 1300 ℃를 10 ℃/분으로 강온하였다. 그리고, 화로 내 용적 0.1 ㎥ 당 10 ℓ/분의 비율로 아르곤 가스를 주입하는 분위기하에, 1300 ℃를 3 시간 동안 유지한 후 방냉하였다. 이에 따라, 상대 밀도 90 ％ 이상의 텅스텐 함유 In2O3 소결체가 얻어졌다.
소결체의 스퍼터링면을 컵휠로 연마하여 직경 100 ㎜ 두께 5 ㎜로 가공하고, 인듐계 합금을 사용하여 배킹 플레이트를 접합시켜, 소결체 타깃 4-1을 제조하였다. 또한, 이때의 이론 밀도는 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 W의 산화물의 중량 분율로부터 산출하였다. 그리고, 이론 밀도로부터 상대 밀도를 산출하였다(표 5). 또한, 소결체 중의 W 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다. 확인한 구체적인 원자 조성 비율을 표 5에 나타내고 있다.
텅스텐은 분산되고 있는 것, 특히 산화인듐의 인듐 위치에 치환 고체 용융되고 있는 것이 바람직하다. 즉, 상기 텅스텐이 타깃 내에 포함되는 형태는, WO3 및 WO2 등의 산화텅스텐의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있지만, In2W3O12 등의 산화인듐-산화텅스텐 간의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 이와 같이 분산됨으로써, 평균 결정 입자의 직경은 4.8 ㎛였다. 이 평균 직경은 화상 처리에 의해 구하였다.
바람직하게는, 텅스텐 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 텅스텐이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 바람직하다. 원자 수준으로 분산됨으로써, 스퍼터링 처리 중 방전이 안정적이기 때문에, 얻어지는 투명 도전성 박막을 저저항으로 하기 위해서는 유효한 방법이다. 이 투명 도전성 박막은 청구의 범위의 도전성 산화물의 일례에 상당한다.
또한, 본 특허에서 M1이란 W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드를 포함하는 군(제1군이라고도 함)을 의미하며, 특히 하기 표 중에서 M1이란, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드 중 어느 하나를 나타낸다. 또한, [M1]이란, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드의 원자의 수를 나타낸다. [In]은 In의 원자의 수를 나타낸다. 즉, 표 5 중 [M1]/([In]+[M1])이란, 제1군 중 어느 하나의 금속의 원자 조성 비율을 나타낸다.
Figure 112006064964919-pct00005
[실시예 4-2]
본 실시예 4-2에서는, 평균 입경이 1 ㎛ 이하인 In2O3 분말 및 평균 입경이 1 ㎛ 이하인 Mo03 분말을 원료 분말로 하였다. In2O3 분말과 Mo03 분말을 소정의 비율로 수지제 포트에 조합하여 주입하고, 습식 볼밀로 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 얻어진 혼합 슬러리를 취출하여 여과, 건조 및 조립하였다. 조립물을 원형의 형태로 충전하고, 냉간 정수압 성형기를 사용하여, 3 ton/㎠의 압력을 가하여 원반상으로 성형하였다.
이어서, 이 성형체를 분위기 조정로에 주입하여 소결하였다. 소결시에, 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 화로 내에 산소를 도입하면서, 1500 ℃에서 5 시간 동안 소결하였다. 이때, 1000 ℃까지 1 ℃/분, 1000 ℃에서 1500 ℃까지를 3 ℃/분의 승온 속도로 승온하였다. 소결 종료 후, 산소의 도입을 정지하고, 1500 ℃에서 1300 ℃까지를 10 ℃/분의 비율로 강온하였다. 그리고, 화로 내 용적 0.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 화로 내에 도입하면서, 1300 ℃에서 3 시간 동안 유지한 후 방냉하였다. 이에 따라 밀도 90 ％ 이상의 Mo을 함유하는 소결체 타깃 4-2를 제조하였다. 또한, 이때의 이론 밀도는 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 Mo의 산화물의 중량 분율로부터 산출하였다. 그리고, 이론 밀도로부터 상대 밀도를 산출하였다(표 5). 또한, 소결체 중의 Mo 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다. 확인한 구체적인 원자 조성 비율을 표 5에 나타내고 있다. 이어서, 얻은 소결체의 스퍼터면으로 하는 면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 타깃을 성형하였다.
상기 몰리브덴 원소가 타깃 내에 포함되는 형태는, Mo03 또는 Mo02 등의 산화몰리브덴의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 그러나, InMo406 또는 In2Mo3012 또는 In11Mo4062 등의 인듐과 몰리브덴의 복합 산화물의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다.
바람직하게는 몰리브덴 원자가 산화인듐의 인듐 위치에 치환 고체 용융되어, 몰리브덴이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 바람직하다. 이 경우는 스퍼터링시에 방전도 안정적이기 때문에, 저저항의 막을 얻기 위해 유효하다. 이 저저항의 막은 청구의 범위의 도전성 산화물의 일례에 상당한다.
이와 같이 분산됨으로써, 평균 결정 입자의 직경은 4.6 ㎛였다. 이 직경은 화상 처리에 의해 구하였다.
[실시예 4-3]
본 실시예 4-3에서는, 스퍼터링 타깃의 원료 분말로서 모두 평균 입경이 1 ㎛ 이하인 In2O3 분말, SnO2 분말 및 WO3 분말을 사용하였다. 우선, 소정량의 In2O3 분말, SnO2 분말, WO3 분말을 칭량 및 혼합한 후, 수지제 포트에 주입하고 물을 매체로서 습식 볼밀 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 그 후, 얻어진 혼합 슬러리를 취출하여 여과, 건조ㆍ조립하였다. 이와 같이 하여 얻어진 조립물을 성형형에 주입하고, 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 소정 형상으로 성형하여 성형체를 얻었다.
이어서, 얻어진 성형체를 각각 다음의 방법 순으로 소결하였다. 화로 내 용적 0.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내에 산소를 유입시키고, 1500 ℃에서 5 시간 동안 유지하였다. 이때, 1000 ℃까지는 1 ℃/분으로, 1000 내지 1500 ℃ 사이는 3 ℃/분으로 승온하였다. 그 후, 산소의 유입을 정지하고, 1500 ℃에서 1300 ℃까지를 10 ℃/분으로 강온하였다. 그 후, 화로 내 용적 0.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 유입시키고, 1300 ℃에서 3 시간 동안 유지한 후 방냉하였다. 얻어진 소결체의 밀도는 물을 사용한 아르키메데스법에 따라 측정하여, 이론 밀도로부터 상대 밀도를 산출하였다(표 5 참조). 또한, 이때의 이론 밀도는, 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 Sn과 W의 산화물의 중량 분율로부터 산출하였다. 또한, 소결체 중의 Sn과 W 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다. 확인한 구체적인 원자 조성 비율을 표 5에 나타내고 있다.
이어서, 얻어진 각각의 소결체를 스퍼터링면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 투명 도전성 박막용 소결체 타깃을 얻었다. 이것을 In계 합금을 사용하여 배킹 플레이트에 접합시켜, 스퍼터링용 타깃 4-3을 제조하였다.
주석 또는 텅스텐이 타깃 내에 조합되는 형태는, 산화주석(SnO, SnO2 및 Sn3O4) 또는 산화텅스텐(WO3, WO2 및 W2O7)으로서 분산될 수도 있으며, 산화인듐-산화주석 또는 산화인듐-산화텅스텐 간의 복합 산화물로서 분산될 수도 있다. 그러나, 주석 또는 텅스텐 원자가 산화인듐의 인듐 위치에 치환 고체 용융되어, 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태가 바람직하다. 이 형태에 따르면, 스퍼터링시에 방전도 안정적이고, 균질한 저저항의 막이 얻어지기 때문이다. 이 저저항의 막은 청구의 범위의 도전성 산화물의 일례에 상당한다.
이와 같이 분산됨으로써, 평균 결정 입자의 직경은 4.2 ㎛였다. 이 직경은 화상 처리에 의해 구하였다.
또한, 본 특허에서 M2란 Sn, Zn, Ge 및 Ga을 포함하는 군(제2군이라고 부름)을 의미하며, 특히 표 5 중 M2는 Sn, Zn, Ge 및 Ga 중 어느 하나를 나타내는 기호로서 사용하고 있다. 또한, [M2]란 Sn, Zn, Ge 및 Ga 중 어느 하나의 원자의 수를 나타낸다. [In]은 In의 원자의 수를 나타낸다. 즉, 표 5 중 [M2]/([In]+[M2])란, 제2군 중 어느 하나의 금속의 원자 조성 비율을 나타낸다.
[실시예 4-4]
본 실시예 4-4에서는, 스퍼터링 타깃의 원료 분말로서 모두 평균 입경이 1 ㎛ 이하인 In203 분말, Sn02 분말 및 Mo03 분말을 사용하였다. 우선, 소정량의 In203 분말, Sn02 분말 및 Mo03 분말을 칭량하여 혼합한 후, 수지제 포트에 주입하고 물을 매체로서 습식 볼밀 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 그 후, 얻어진 혼합 슬러리를 취출하여 여과, 건조ㆍ조립하였다. 얻어진 조립물을 성형형에 주입하고, 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 소정 형상으로 성형하여 성형체를 얻었다.
이어서, 얻어진 성형체를 각각 다음의 방법 순으로 소결하였다.
우선, 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내에 산소를 유입시키고, 1500 ℃에서 5 시간 동안 유지하였다. 이때, 1000 ℃까지는 1 ℃/분, 1000 내지 1500 ℃ 사이는 3 ℃/분으로 승온하였다. 그 후, 산소의 유입을 정지하고, 1500 ℃에서 1300 ℃까지를 10 ℃/분으로 강온하였다. 그 후, 화로 내 용적 0.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 유입시키고, 1800 ℃에서 3 시간 동안 유지한 후 방냉하였다. 얻어진 소결체의 밀도는 물을 사용한 아르키메데스법에 따라 측정하여, 이론 밀도로부터 상대 밀도를 산출하였다(표 5 참조). 또한, 이때의 이론 밀도는, 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 Sn과 Mo의 산화물의 중량 분율로부터 산출하였다. 또한, 소결체 중의 Sn과 Mo 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다. 확인한 구체적인 원자 조성 비율을 표 5에 나타내고 있다.
이어서, 얻어진 각각의 소결체를 스퍼터링면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 투명 도전성 박막용 소결체 타깃을 얻었다. 이것을, In계 합금을 사용하여 배킹 플레이트에 접합시켜, 스퍼터링용 타깃을 제조하였다.
주석 또는 몰리브덴이 타깃 내에 조합되는 형태는, 산화주석(SnO, SnO2 및 Sn304) 또는 산화몰리브덴(Mo03, Mo02 및 Mo207)으로서 분산될 수도 있으며, 산화인듐-산화주석 또는 산화인듐-산화몰리브덴 간의 복합 산화물로서 분산될 수도 있다. 또한, 주석 또는 몰리브덴 원자가 산화인듐의 인듐 위치에 치환 고체 용융되어, 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태가 스퍼터링시에 방전도 안정적이고, 균질한 저저항의 막이 얻어지기 때문에 바람직하다. 이 저저항의 막은 청구의 범위의 도전성 산화물의 일례에 상당한다.
이와 같이 분산됨으로써, 결정 입자의 평균 직경은 4.5 ㎛였다. 이 값은 화상 처리에 의해 구하였다.
한편, 본 발명의 소결체 타깃의 제조 방법으로서는, 소정량의 산화인듐, 산화주석 및 산화몰리브덴을 혼합한 혼합물을 사용하는 것 이외에는 특별히 제한되지 않는다. 공지된 방법을 이용하여, 상기 3 성분을 혼합, 성형 및 소결한 후, 소결체를 성형함으로써 소결체 타깃을 제조할 수 있다. 또한, 소결체 타깃에는 본 발명의 목적을 손상시키지 않는 범위에서, 상기 3 성분 이외의 성분이 첨가될 수도 있다.
[실시예 4-5]
본 실시예 4-5에서는, 스퍼터링 타깃의 원료 분말로서 모두 평균 입경이 1 ㎛ 이하인 In2O3 분말, ZnO2 분말 및 WO3 분말을 사용하였다. 우선, 소정량의 In2O3 분말, ZnO2 분말 및 WO3 분말을 칭량 및 혼합한 후, 수지제 포트에 주입하고 물을 매체로서 습식 볼밀 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 20 시간으로 하였다. 그 후, 얻어진 혼합 슬러리를 취출하여 여과, 건조ㆍ조립하였다. 얻어진 조립물을 성형형에 주입하고, 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 소정 형상으로 성형하여 성형체를 얻었다. 이어서, 얻어진 성형체를 각각 다음의 방법 순으로 소결하였다.
우선, 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내에 산소를 유입시키고, 1500 ℃에서 5 시간 동안 유지하였다. 이때, 1000 ℃까지는 1 ℃/분으로, 1000 내지 1500 ℃ 사이는 3 ℃/분으로 승온하였다. 그 후, 산소의 유입을 정지하고, 1500 ℃에서 1300 ℃까지를 10 ℃/분으로 강온하였다. 그 후, 화로 내 용적 O.1 ㎥ 당 10 ℓ/분의 비율로 Ar을 유입시키고, 1300 ℃에서 3 시간 동안 유지한 후 방냉하였다.
얻어진 소결체의 밀도는 물을 사용한 아르키메데스법에 따라 측정하여, 이론 밀도로부터 상대 밀도를 산출하였다(표 5 참조). 또한, 이때의 이론 밀도는, 산소 결함이 없는 In2O3 결정(빅스바이트형 구조)과 Zn과 W의 산화물의 중량 분율로부터 산출하였다. 또한, 소결체 중의 Zn과 W 함유량을 ICP 발광 분석법으로 정량 분석한바, 원료 분말을 혼합할 때의 주입 조성이 유지되어 있는 것을 확인할 수 있었다. 확인한 구체적인 원자 조성 비율을 표 5에 나타내고 있다.
이어서, 얻어진 각각의 소결체를 스퍼터링면을 컵휠로 연마하고, 직경 152 ㎜, 두께 5 ㎜로 가공하여 투명 도전성 박막용 소결체 타깃을 얻었다. 이것을 In계 합금을 사용하여 배킹 플레이트에 접합시켜, 스퍼터링용 타깃 4-5를 제조하였다.
아연 또는 텅스텐이 타깃 중에 조합되는 형태는, 산화아연(ZnO) 또는 산화텅스텐(WO3, WO2 및 W2O7)으로서 분산될 수도 있으며, 산화인듐-산화아연 간의 복합 산화물(In2Zn2O5, In2Zn3O6, In2Zn5O7 및 In2Zn7O9 등) 또는 산화인듐-산화텅스텐 간의 복합 산화물로서 분산될 수도 있다. 그러나, 텅스텐 원자는 산화인듐의 인듐 위치에 치환 고체 용융되어, 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 형태가 스퍼터링시에 방전도 안정적이고, 균일한 저저항의 막이 얻어지기 때문에 보다 바람직하다. 이 저저항의 막은 청구의 범위의 도전성 산화물의 일례에 상당한다.
이와 같이 분산됨으로써, 평균 결정 입자의 직경은 4.2 ㎛였다. 이 값은 화상 처리에 의해 구하였다.
[실시예 4-6]
본 실시예 4-6에서는, 스퍼터링 타깃의 재료 분말로서 평균 입경이 1 ㎛ 이하인 In2O3 분말, 평균 입경이 1 ㎛ 이하인 GeO2 분말 및 WO3 분말을 사용하였다. 우선, 표 5에 나타내는 Ge/In 원자비, W/In의 원자비 조성의 소결체를 얻도록, In2O3 분말과 GeO2 분말 및 WO3 분말을 소정의 비율로 조합하여 수지제 포트에 주입하고, 습식 볼밀로 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 24 시간으로 하였다. 혼합 후, 얻어진 슬러리를 취출하여 여과, 건조 및 조립하였다. 조립물을 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 성형하였다.
이어서, 이 성형체를 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내의 대기에 산소를 도입하는 분위기하에, 1300 ℃에서 3 시간 동안 소결하였다. 이때, 1 ℃/분으로 승온하고, 소결 후 냉각을 행할 때는 산소 도입을 정지하여, 1000 ℃까지를 10 ℃/분으로 강온하였다.
얻어진 소결체의 파재를 분쇄하여 분말 X선 해석 측정을 실시한바, 빅스바이트형 구조의 산화인듐상과 토르트바이타이트(Thortveitite)형 구조의 In2Ge2O7상에 기인하는 회절 피크만이 관찰되었기 때문에, 본 발명의 특징을 갖는 산화물 소결체로 판단되었다. 또한, 소결체의 미세 조직의 EPMA 분석으로부터, 산화인듐상에는 게르마늄이 고체 용융되고 있는 것이 확인되었다. 이와 같이 분산됨으로써, 평균 결정 입자의 직경은 4.3 ㎛였다. 이 직경의 값은 화상 처리에 의해 구하였다. 이 소결체를 직경 101 ㎜, 두께 5 ㎜의 크기로 가공하고, 스퍼터링면을 컵휠로 연마하여 타깃을 제조한다. 특히, 무산소 구리제의 배킹 플레이트에 금속 인듐을 사용하여 본딩함으로써, 스퍼터링 타깃을 구성하였다.
또한, 타깃 중에 산화게르마늄 입자가 존재하면, 산화게르마늄 입자의 비저항이 높기 때문에, 플라즈마로부터 조사되는 아르곤 이온에서 대전이 발생하여 아킹가 생긴다. 이 현상이 발생하는 경향은 타깃 투입 전력을 높여, 아르곤 이온의 조사량이 증가될수록 현저해진다.
이에 대하여, 본 발명에 따른 타깃에서는, 게르마늄이 인듐 위치에 치환 고체 용융된 산화인듐 및 게르마늄산인듐 화합물 모두 비저항이 낮기 때문에(즉 고저항의 입자가 존재하지 않음), 투입력을 증가시켜도 아킹이 생기지 않는다. 이 때문에, 본 실시예에서는 투입 전력의 전력량을 크게 할 수 있으며, 그 결과 고속 성막이 실현된다.
본 발명의 산화물 소결체에 Ge 원소를 포함시키는 이유는, 이러한 타깃으로 막을 제조하면 도전율이 향상되기 때문이다. 구체적으로 말하면, 산화인듐막 중의 원자가가 4가인 인듐 위치를 원자가가 4가인 게르마늄이 점유하고, 이에 따라 캐리어 전자를 방출하여 도전율이 증대되기 때문이다.
또한, 본 발명에서는, 상술한 바와 같이 타깃 중의 게르마늄 원소를 Ge/In 원자비로 0.01 이상 0.3 이하의 범위로 규정하고 있는데, 그 이유는 이 범위를 벗어나면, 얻어지는 박막의 저항값이 증대되기 때문이다.
한편, 텅스텐에 대해서도 "분산되고 있는 것", 특히 산화인듐의 인듐 위치에 치환 고체 용융되고 있는 것이 바람직하다. 즉, 상기 텅스텐이 타깃 내에 포함되는 형태는, W03 및 WO2 등의 산화텅스텐의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 또한, In2W3O12 등의 산화인듐-산화텅스텐 간의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 이와 같이 분산됨으로써, 결정 입자의 평균 직경은 4.8 ㎛였다. 또한, 평균 직경은 화상 처리에 의해 구하였다.
또한, 텅스텐 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 텅스텐이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 바람직하다. 원자 수준으로 분산되고 있는 것이 스퍼터시에 방전이 안정적이고, 얻어지는 투명 도전성 박막을 저저항으로 하기 위해 유효 때문이다. 이 저저항의 막은 청구의 범위의 도전성 산화물의 일례에 상당한다.
[실시예 4-7]
본 실시예 4-7에서는, In2O3 분말, GaO2 분말 및 WO3 분말을 원료 분말로서 사용한다. 이들의 분말은 모두 평균 입경이 1 ㎛ 이하이다.
이들의 3 분말을 우선, 표 5에 나타내는 Ga/In 원자비, W/In의 조성의 소결체를 얻도록, In2O3 분말과 GaO2 분말 및 WO3 분말을 소정의 비율로 조합하여 수지제 포트에 주입하고, 습식 볼밀로 혼합하였다. 이때, 경질 ZrO2 볼을 사용하며, 혼합 시간은 24 시간으로 하였다. 혼합 후, 얻어진 슬러리를 취출하여 여과, 건조 및 조립하였다. 조립물을 냉간 정수압 성형기로 3 ton/㎠의 압력을 가하여 성형하였다.
이어서, 이 성형체를 화로 내 용적 O.1 ㎥ 당 5 ℓ/분의 비율로 소결로 내의 대기에 산소를 도입하는 분위기하에, 1300 ℃에서 3 시간 동안 소결하였다. 이때, 1 ℃/분으로 승온하고, 소결 후 냉각을 행할 때는 산소 도입을 정지하여, 1000 ℃까지를 10 ℃/분으로 강온하였다.
얻어진 소결체의 파재를 분쇄하여 분말 X선 회절 측정을 실시한바, 빅스바이트형 구조의 산화인듐상에 기인하는 회절 피크만이 관찰되었기 때문에, 본 발명의 특징을 갖는 산화물 소결체로 판단되었다. 또한, 소결체의 미세 조직의 EPMA 분석으로부터, 산화인듐상에는 갈륨이 고체 용융되고 있는 것이 확인되었다. 이와 같이 분산됨으로써, 평균 결정 입자의 직경은 4.6 ㎛였다. 이 직경의 값은 화상 처리에 의해 구하였다. 이 소결체를 직경 101 ㎜, 두께 5 ㎜의 크기로 가공하고, 스퍼터면을 컵휠로 연마하여 타깃으로 하였다. 그리고, 이 타깃을 무산소 구리제의 배킹 플레이트에 금속 인듐을 사용하여 본딩하였다.
또한, 일반적으로 타깃 중에 산화갈륨 입자가 존재하면, 산화갈륨 입자의 비저항값이 높기 때문에, 플라즈마로부터 조사되는 아르곤 이온에서 대전이 발생하여 아킹이 생긴다. 이 경향은 타깃 투입 전력을 높여, 아르곤 이온의 조사량이 증가될수록 커진다.
이에 대하여, 본 발명에 기초하는 상기 타깃에서는, 갈륨이 인듐 위치에 치환 고체 용융된 산화인듐 및 갈륨산인듐 화합물 모두 비저항값이 낮은, 즉 고저항의 입자가 존재하지 않기 때문에, 투입력을 증가시켜도 아킹은 거의 생기지 않았다. 이 때문에, 고투입 전력에 의한 고속 성막이 가능해진다.
또한, 텅스텐은 "분산되고 있는 것, 특히 산화인듐의 인듐 위치에 치환 고체 용융되고 있는 것이 바람직하다. 즉, 상기 텅스텐이 타깃 내에 포함되는 형태는, W03 및 WO2 등의 산화텅스텐의 형태로 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있으며, In2W3O12 등의 산화인듐-산화텅스텐 간의 복합 산화물의 형태로, 산화인듐 소결체 중에 분산되고 있는 형태일 수도 있다. 이와 같이 분산됨으로써, 결정 입자의 평균 직경은 4.8 ㎛였다. 이 직경은 화상 처리에 의해 구하였다.
또한, 바람직하게는 텅스텐 원자가 산화인듐의 인듐 위치에 치환 고체 용융됨으로써, 텅스텐이 산화인듐 소결체 중에 원자 수준으로 분산되고 있는 것이 바람직하다. 그 이유는, 스퍼터링시에 방전이 안정적이고, 얻어지는 투명 도전성 박막을 저저항으로 하기 위해 유효하기 때문이다. 이 저저항의 막은 청구의 범위의 도전성 산화물의 일례에 상당한다.
B. 비교예
상기 실시예 4-1 내지 실시예 4-7과의 비교를 위한 예를 이하에 나타낸다. 이 비교예의 내용도 표 5에 나타내고 있다.
『비교예 4-1』
이하의 상이점을 제외하고는, 상기 실시예 4-3과 거의 동일하게 하여 스퍼터링 타깃을 제조하였다.
실시예 4-3과 상이한 점은 재료로서 WO3을 사용하지 않은 것이며, 그 결과 텅스텐(W)이 스퍼터링 타깃에 포함되어 있지 않은 점이다. 그 밖의 사항은 실시예 4-3과 마찬가지이다. 제조한 스퍼터링 타깃의 상대 밀도는 99 ％였으며, 평균 입경은 12.8 ㎛였다(표 5). 이들의 측정은 실시예 4-3과 동일하게 하여 행하였다.
『비교예 4-2』
이하의 상이점을 제외하고는, 상기 실시예 4-5와 거의 동일하게 하여 스퍼터링 타깃을 제조하였다.
실시예 4-5와 상이한 점은 재료로서 WO3을 사용하지 않은 것이며, 그 결과 텅스텐(W)이 스퍼터링 타깃에 포함되어 있지 않은 점이다. 또 다른 점은 Zn의 원자 조성비([Zn]/([Zn]+[In]))이 0.16인 점이다. 여기서, [Zn]은 아연의 원자의 수를 나타내고, [In]은 인듐의 원자의 수를 나타낸다. 그 밖의 사항은 실시예 4-5와 마찬가지이다. 제조한 스퍼터링 타깃의 상대 밀도는 98 ％였으며, 평균 입경은 3.8 ㎛였다(표 5). 이들의 측정은 실시예 4-5와 동일하게 하여 행하였다.
C. 각 투명 도전막을 채용한 경우의 저항
[실시예 4-8]
상술한 실시예 4-1 내지 실시예 4-7에서 얻어진 스퍼터링 타깃을 DC 스퍼터링 장치에 장착하고, 슬라이드 유리에 제1회째 성막용 마스크(캡톤 테이프)를 부착하여, Al을 200 ㎚ 두께로 성막하였다. 그 후, 상술한 마스크를 제거하여, 소정의 Al 패턴을 형성하였다. 제2회째 성막용 마스크(캡톤 테이프)를 부착하고, 각 스퍼터링 타깃을 사용하여 투명 도전막(투명 전극)을 200 ㎚ 두께로 성막한 후, 성막용 마스크를 제거하여, 소정의 접촉 저항 측정용 기판을 얻었다. 이 투명 도전막은 청구의 범위의 도전성 산화물의 일례에 상당한다. 그리고, 해당 기판의 양쪽 단부로부터 단자를 취출하여, 유리/Al/투명 전극의 저항을 측정하였다. 그 결과를 통합하여 표 5에 나타낸다.
또한, 성막 순서를 투명 전극/Al의 순으로 하여 성막을 행함으로써, 유리/투명 전극/Al의 접촉 저항 측정용 기판도 얻었다. 마찬가지로, 이 기판에서의 저항 측정 결과도 통합하여 표 5에 나타내었다.
또한, 상기 비교예 4-1 및 비교예 4-2에서 얻어진 스퍼터링 타깃에 대해서도, 마찬가지로 측정을 행하였다. 그 결과도 표 5에 나타내고 있다.
이 표 5에도 나타낸 바와 같이, Al 위에 투명 전극을 성막한 경우, Al 표면이 산화되어 Al2O3을 생성하기 때문에, 일반적으로 저항값은 커진다. 즉, 표 5에 나타낸 바와 같이 W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드를 포함하지 않는 전극(비교예)에서는, 유리/Al/투명 전극의 측정 저항값이 커지고 있다(표 5 중, 비교예 4-1 및 비교예 4-2 참조). 이로부터, W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드를 함유시킴으로써, 접촉 저항을 작게 할 수 있는 투명 전극을 제공할 수 있다. 또한, Ni, Nb, Fe, Pt, Pd 및 란타노이드에 대해서는, 후술하는 실시예 4-10 내지 실시예 4-22에서 설명하고 있다.
D. TFT 어레이 기판의 제조
[실시예 4-9]
본 발명에 기초하여, TFT 어레이 기판을 제조한 예를 도 10에 기초하여 설명한다.
우선, 투광성의 유리 기판 (3001) 위에 금속 Al(99 ％ Al,1 ％ Nd)을 고주파 스퍼터에 의해 막 두께 1500 옹스트롬으로 퇴적한다. 이것을 인산-아세트산-질산계 수용액을 에칭액으로서 사용한 포토에칭법에 의해, 원하는 형상의 게이트 전극 (3002) 및 게이트 전극 (3002)에 연속되어 있는 게이트 전극 배선 (3002a)를 형성하였다.
이어서 글로 방전 CVD법에 의해, 게이트 절연막 (3003)을 형성하기 위해 질화 실리콘(SiN)막을 막 두께 3000 옹스트롬으로 퇴적한다. 이어서, α-Si:H(i)막 (3004)를 막 두께 3500 옹스트롬 퇴적하고, 채널 보호층 (3005)가 되는 질화 실리콘(SiN)막을 3000 옹스트롬으로 퇴적한다. 이때, 방전 가스로서, 게이트 절연막 (3003)이 되는 SiN막과 채널 보호층 (3005)가 되는 SiN막의 성막시에는, SiH4-NH3-N2계 혼합 가스를 사용한다. 또한, α-Si:H(i)막 (3004)의 성막시에는, SiH4-N2계의 혼합 가스를 사용한다.
이어서, 이 채널 보호층 (3005)가 되는 SiN막을 CHF계 가스를 사용한 건식 에칭을 행하여, 원하는 형상의 채널 보호층 (3005)를 형성하였다. 이 채널 보호층 (3005)를 도 10에 도시하고 있다.
이어서α-Si:H(n)막 (3006)을 SiH4-H2-PH3계의 혼합 가스를 사용하여 막 두께 3000 옹스트롬으로 퇴적한다. 이어서 그 위에, Cr/Al 2층막을 막 두께 0.1 ㎛의 Cr, 0.3 ㎛의 Al의 순으로 진공 증착법 또는 스퍼터링법에 의해 퇴적한다.
이 2층을 Al은 H3PO4-CH3COOH-HNO3-H2O계 에칭액, Cr은 질산 제2 세륨암모늄 수용액을 사용하여, 포토에칭법으로 에칭한다. 이 에칭에 의해 원하는 소스 전극 (3007)의 패턴 및 드레인 전극 (3008)의 패턴이 형성된다. 또한, α-Si:H(i)막 (3004) 및 α-Si:H(n)막 (3006)을 CHF계 가스를 사용한 건신 에칭 및 히드라진(NH2NH2ㆍH2O) 수용액을 사용한 건식 에칭을 병용함으로써, 원하는 패턴의 α-SiH(i)막 (3004)의 패턴 및 α-Si:H(n)막 (3006)의 패턴을 형성한다. 이어서, 투명 수지 레지스트 (3010)에 의해 보호막을 형성한다. 또한, 본 실시예 4-9에서는, Cr/Al의 2층막을 사용하였지만, Cr 대신에 Mo 및 Ti 등을 사용하는 것도 바람직하다(도 10 참조).
이후 포토에칭법으로 소스 전극 (3007) 및 드레인 전극 (3008) 사이와, 투명 전극, 즉 화소 전극(화소 전극 패턴 (3009)) 사이의 콘택트 홀 (3012) 등을 형성한다.
이 금속 Al을 포함하는 소스 전극 (3007) 및 드레인 전극 (3008)의 패턴이 형성된 기판 위에, 실시예 4-5에서 얻어진 산화인듐과 산화아연ㆍ산화텅스텐을 주성분으로 하는 스퍼터링 타깃을 사용한 스퍼터링법으로, 비정질 투명 도전막을 퇴적한다. 이 비정질 투명 도전막도 산화인듐과 산화아연ㆍ산화텅스텐을 주성분으로 하는 것이다. 이에 따라, 화소 전극 패턴 (3009) 등이 형성된다. 이 화소 전극 패턴 (3009)는 청구의 범위의 "투명 전극"의 일례에 상당한다. 또한, 동일한 것이지만, 그의 재료인 비정질 투명 도전막은 청구의 범위의 "도전성 산화물"의 일례에 상당한다.
방전 가스는 순아르곤 또는 1 vo1 ％ 정도의 미량의 O2 가스를 혼입시킨 Ar 가스를 사용하는 방법으로, 투명 전극막(에칭에 의해 이후에 화소 전극 패턴 (3009) 등이 됨)을 막 두께 1200 옹스트롬으로 퇴적하였다. 이 In2O3-ZnO-WO3막은 X선 회절법으로 분석하면 피크가 관찰되지 않았기 때문에 비정질막이었다. 또한, 이 막의 비저항값은 3.8×10-4 Ωㆍ㎝ 정도이며, 전극으로서 충분히 실용이 가능한 막이다. 이 막을 옥살산 3.5 중량％의 수용액을 에칭제로 사용하여 포토에칭법에 의해, 적어도 소스 전극 (3007)의 패턴과 전기적으로 접속하도록 에칭하여, 원하는 비정질 전극으로 이루어지는 화소 전극 패턴 (3009)를 형성하였다. 이때, Al의 소스 전극 (3007) 및 드레인 전극 (3008)은 거의 에칭액으로 용출되지 않았다. 또한, 게이트선 취출부 (14), 소스ㆍ드레인선 취출부 (3016)도 투명 전극으로 덮여있었다(도 10 참조). 이와 같이 하여, TFT 어레이 기판이 완성된다. 이 TFT 어레이 기판은 청구의 범위의 TFT 기판의 일례에 상당한다.
또한, 여기서는 옥살산 3.5 중량％ 수용액을 에칭제로서 사용하였지만, 인산ㆍ아세트산ㆍ질산을 포함하는 수용액 또는, 질산세륨암모늄염을 포함하는 수용액을 에칭제로서 사용하는 것도 바람직하다. 이들의 수용액을 사용한 경우도 옥살산의 경우와 동일한 작용ㆍ효과가 얻어진다.
또한, 도 10에는 1개의 TFT(박막 트랜지스터)만이 도시되어 있지만, 실제로는 기판 위에 복수의 TFT를 배치하여 어레이 구조를 구성하고 있다. 각 TFT는 동일한 구성이기 때문에, 도 10에서는 1개의 TFT의 단면도만을 도시하였다.
이후, 도 10의 상태로부터 추가로 차광막 패턴을 형성하여, α-SiTFT 활성 매트릭스 기판이 완성된다. 이 기판을 사용하여 TFT-LCD 방식 평면 디스플레이를 제조하였다. 제조한 디스플레이는 중간조의 표시(계조 표시)도 문제없이 표시할 수 있었다. 이 TFT-LCD 방식 평면 디스플레이는, 청구의 범위의 액정 표시 장치의 바람직한 일례에 상당한다.
또한, 본 실시예 4-9에서는, 실시예 4-5에서 제조한 스퍼터링 타깃을 사용하여 TFT 어레이 기판을 제조하고, 그것을 이용하여 액정 표시 장치를 구성하는 예를 나타내었지만, 다른 실시예 4-1 내지 실시예 4-7의 스퍼터링 타깃을 사용하여 TFT 어레이 기판을 제조하는 것도 바람직하다. 또한, 이 TFT 어레이 기판을 사용하여 액정 표시 장치를 구성하는 것도 바람직하며, 상술한 예와 마찬가지로 중간조의 표시(계조 표시)를 양호하게 행할 수 있는 액정 표시 장치가 얻어진다.
E. Ni , Nb , Fe , Pt , Pd 및 란타노이드에 대한 실시예
이하, 제1군 중의 Ni, Nb, Fe, Pt, Pd 및 란타노이드에 대한 실시예를 설명한다. 하기 실시예 4-10 내지 실시예 4-23에서는, 각각 실시예 4-1 또는 4-2 및 실시예 4-3, 4-5에서 나타낸 순서대로 실행하여 스퍼터링 타깃을 제조하여, 상대 밀도 및 평균 입경을 측정하였다. 그 결과를 표 6에 나타내고 있다. 또한, 실시예 4-8과 동일한 순서를 이용하여 Al과의 접촉 저항을 측정하였다. 이 결과도 표 6에 나타내고 있다.
또한, 하기의 실시예 4-10 내지 실시예 4-23에서 나타낸 조성의 투명 전극을 사용하여, 실시예 4-9와 동일한 순서로 액정 표시 장치를 제조하였다. 그 결과, 상기 실시 형태 4-9와 마찬가지로 문제없이 작동하며, 중간조도 양호하게 표시할 수 있었다.
Figure 112006064964919-pct00006
각각, 실시예 4-1 또는 실시예 4-2 및 실시예 4-3, 4-5의 방법에 의해 실시한 후, 실시예 4-8의 방법에 의해 Al과의 접촉 저항을 측정하였다. 또한, 실시예 4-9의 TFT 장치와 마찬가지로, 문제없이 작동하였다.
[실시예 4-10]
본 실시예 4-10은 제1군 M1 중으로부터 Ni를 채용하였다. 그리고, 제2군 M2 중으로부터 Ga을 채용하였다. Ni의 원자 조성 비율([Ni]/([In]+[Ni]))은 0.03이고, Ga의 원자 조성 비율([Ga]/([In]+[Ga]))은 0.02이다. 제조한 스퍼터링 타깃의 상대 밀도는 97 ％였다. 또한, 평균 입경은 2.1 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 480 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 22.4 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 26.6 Ω이었다(표 6 참조).
[실시예 4-11]
본 실시예 4-11은 제1군 M1 중으로부터 Ni을 채용하였다. 그리고, 제2군 M2 중으로부터 Zn을 채용하였다. Ni의 원자 조성 비율([Ni]/([In]+[Ni]))은 0.05이고, Zn의 원자 조성 비율([Zn]/([In]+[Zn]))은 0.08이다. 제조한 스퍼터링 타깃의 상대 밀도는 96 ％였다. 또한, 평균 입경은 2.2 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 562 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 21.3 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 25.4 Ω이었다(표 6 참조).
[실시예 4-12]
본 실시예 4-12는 제1군 M1 중으로부터 Nb을 채용하였다. 그리고, 제2군 M2 중으로부터 Ge을 채용하였다. Nb의 원자 조성 비율([Nb]/([In]+[Nb]))은 0.04이고, Ge의 원자 조성 비율([Zn]/([In]+[Zn]))은 0.03이다. 제조한 스퍼터링 타깃의 상대 밀도는 95 ％였다. 또한, 평균 입경은 3.1 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 435 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 32.7 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 35.5 Ω이었다(표 6 참조).
[실시예 4-13]
본 실시예 4-13은 제1군 M1 중으로부터 Nb을 채용하였다. 그리고, 제2군 M2 중으로부터 Sn을 채용하였다. Nb의 원자 조성 비율([Nb]/([In]+[Nb]))은 0.04이고, Sn의 원자 조성 비율([Sn]/([In]+[Sn]))은 0.05이다. 제조한 스퍼터링 타깃의 상대 밀도는 96 ％였다. 또한, 평균 입경은 3.5 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 386 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 31.5 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 34.6 Ω이었다(표 6 참조).
[실시예 4-14]
본 실시예 4-14는 제1군 M1 중으로부터 Ce을 채용하였다. 그리고, 제2군 M2 중의 금속은 사용하지 않았다. Ce의 원자 조성 비율([Ce]/([In]+[Ce]))은 0.03이다. 제조한 스퍼터링 타깃의 상대 밀도는 96 ％였다. 또한, 평균 입경은 2.3 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 493 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 35.3 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 38.3 Ω이었다(표 6 참조).
[실시예 4-15]
본 실시예 4-15는 제1군 M1 중으로부터 Ce을 채용하였다. 그리고, 제2군 M2 중으로부터 Sn을 채용하였다. Ce의 원자 조성 비율([Ce]/([In]+[Ce]))은 0.05이고, Sn의 원자 조성 비율([Sn]/([In]+[Sn]))은 0.05이다. 제조한 스퍼터링 타깃의 상대 밀도는 97 ％였다. 또한, 평균 입경은 2.8 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 387 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 33.2 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 36.4 Ω이었다(표 6 참조).
[실시예 4-16]
본 실시예 4-16은 제1군 M1 중으로부터 Ho(홀뮴)을 채용하였다. 그리고, 제2군 M2 중의 금속은 사용하지 않았다. Ho의 원자 조성 비율([Ho]/([In]+[Ho]))은 0.03이다. 제조한 스퍼터링 타깃의 상대 밀도는 95 ％였다. 또한, 평균 입경은 3.6 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 425 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 42.0 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 43.0 Ω이었다(표 6 참조).
[실시예 4-17]
본 실시예 4-17은 제1군 M1 중으로부터 Ho(홀뮴)을 채용하였다. 그리고, 제2군 M2 중으로부터 Zn을 채용하였다. Ho의 원자 조성 비율([Ho]/([In]+[Ho]))은 0.04이고, Zn의 원자 조성 비율([Zn]/([In]+[Zn]))은 O.10이다. 제조한 스퍼터링 타깃의 상대 밀도는 96 ％였다. 또한, 평균 입경은 2.5 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 463 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 42.3 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 43.5 Ω이었다(표 6 참조).
[실시예 4-18]
본 실시예 4-18은 제1군 M1 중으로부터 Er(에르븀)을 채용하였다. 그리고, 제2군 M2 중의 금속은 사용하지 않았다. Er의 원자 조성 비율([Er]/([In]+[Er]))은 0.04이다. 제조한 스퍼터링 타깃의 상대 밀도는 95 ％였다. 또한, 평균 입경은 3.7 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 487 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 39.9 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 43.8 Ω이었다(표 6 참조).
[실시예 4-19]
본 실시예 4-19는 제1군 M1 중으로부터 Fe을 채용하였다. 그리고, 제2군 M2 중의 금속은 사용하지 않았다. Fe의 원자 조성 비율([Fe]/([In]+[Fe]))은 0.04이다. 제조한 스퍼터링 타깃의 상대 밀도는 97 ％였다. 또한, 평균 입경은 4.3 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 456 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 28.4 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 34.2 Ω이었다(표 6 참조).
[실시예 4-20]
본 실시예 4-20은 제1군 M1 중으로부터 Fe을 채용하였다. 그리고, 제2군 M2 중으로부터 Zn을 채용하였다. Fe의 원자 조성 비율([Fe]/([In]+[Fe]))은 0.05이고, Zn의 원자 조성 비율([Zn]/([In]+[Zn]))은 O.10이다. 제조한 스퍼터링 타깃의 상대 밀도는 95 ％였다. 또한, 평균 입경은 4.2 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 450 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 29.6 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 35.4 Ω이었다(표 6 참조).
[실시예 4-21]
본 실시예 4-21은 제1군 M1 중으로부터 Pd(팔라듐)을 채용하였다. 그리고, 제2군 M2 중의 금속은 사용하지 않았다. Pd의 원자 조성 비율([Pd]/([In]+[Pd]))은 0.03이다. 제조한 스퍼터링 타깃의 상대 밀도는 96 ％였다. 또한, 평균 입경은 4.1 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 564 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 37.6 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 47.6 Ω이었다(표 6 참조).
[실시예 4-22]
본 실시예 4-22는 제1군 M1 중으로부터 Pt(플래튬)을 채용하였다. 그리고, 제2군 M2 중의 금속은 사용하지 않았다. Pt의 원자 조성 비율([Pt]/([In]+[Pt]))은 0.03이다. 제조한 스퍼터링 타깃의 상대 밀도는 95 ％였다. 또한, 평균 입경은 4.2 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 657 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 23.7 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 26.8 Ω이었다(표 6 참조).
[실시예 4-23]
본 실시예 4-23은 제1군 M1 중으로부터 La(란탄)을 채용하였다. 그리고, 제2군 M2 중으로부터 Zn을 채용하였다. La의 원자 조성 비율([La]/([In]+[La]))은 0.10이고, Zn의 원자 조성 비율([Zn]/([In]+[Zn])은 0.18이다. 제조한 스퍼터링 타깃의 상대 밀도는 98 ％였다. 또한, 평균 입경은 2.2 ㎛였다(표 6 참조).
이어서, 상기 실시예 4-8과 동일하게 하여 저항값을 측정하였다. 그 결과, 투명 전극의 비저항은 620 μΩㆍ㎝였다(표 6 참조).
Al과의 접촉 저항은, 유리 위에 유리/Al/투명 전극의 순으로 적층한 경우에는 23.0 Ω이었다. 또한, 유리 위에 유리/투명 전극/Al의 순으로 적층한 경우에는 39.3 Ω이었다(표 6 참조).
F. 변동( Variation )
ㆍ상술한 예에서는, 제1군 M1 중 W, Mo, Ni, Nb, Fe, Pt, Pd 및 란타노이드 중 어느 1종만 이용한 경우의 예를 나타내었지만, 2종 이상 이용하여도 동일한 작용ㆍ효과를 발휘하는 것은 물론이다.
ㆍ상술한 예에서는, 제2군 M2 중 Sn, Zn, Ge 및 Ga 중 어느 1종만 이용한 경우의 예를 나타내었지만, 2종 이상 이용하여도 동일한 작용ㆍ효과를 발휘하는 것은 물론이다.

Claims (53)

  1. 산화인듐을 주성분으로 하며,
    W, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물, 및
    란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물
    을 포함하는 것을 특징으로 하는, 스퍼터링 타깃(sputtering target).
  2. 제1항에 있어서, W, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고,
    란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는, 스퍼터링 타깃(여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내며, 상기 [In]은 인듐의 원자의 수를 나타낸다).
  3. 제1항 또는 제2항에 있어서, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er 중으로부터 선택된 1종 이상의 금속의 산화물인 것을 특징으로 하는, 스퍼터링 타깃.
  4. 산화인듐을 주성분으로 하며,
    W, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물,
    란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물, 및
    추가로 Zn, Zr, Ga 및 Ge을 포함하는 제3 금속군 M3으로부터 선택된 1종 또는 2종 이상의 금속의 산화물
    을 포함하는 것을 특징으로 하는, 스퍼터링 타깃.
  5. 제4항에 있어서, W, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고,
    란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2이며,
    Zn, Zr, Ga 및 Ge을 포함하는 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M3]/([M3]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는, 스퍼터링 타깃(여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내며, 상기 [M3]은 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐 금속의 원자의 수를 나타낸다).
  6. 제4항 또는 제5항에 있어서, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er의 1종 이상의 금속의 산화물인 것을 특징으로 하는, 스퍼터링 타깃.
  7. 산화인듐을 주성분으로 하며,
    W, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물, 및
    란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물
    을 포함하는 것을 특징으로 하는, 투명 도전막.
  8. 제7항에 있어서, W, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고,
    란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는, 투명 도전막(여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내며, 상기 [In]은 인듐의 원자의 수를 나타낸다).
  9. 제7항 또는 제8항에 있어서, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er의 1종 이상의 금속의 산화물인 것을 특징으로 하는, 투명 도전막.
  10. 산화인듐을 주성분으로 하며,
    W, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물,
    란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물, 및
    추가로 Zn, Zr, Ga 및 Ge을 포함하는 제3 금속군 M3으로부터 선택된 1종 또는 2종 이상의 금속의 산화물
    을 포함하는 것을 특징으로 하는, 투명 도전막.
  11. 제10항에 있어서, W, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고,
    란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2이며,
    Zn, Zr, Ga 및 Ge을 포함하는 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M3]/([M3]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는, 투명 도전막(여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내며, 상기 [M3]은 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐 원자의 수를 나타낸다).
  12. 제10항 또는 제11항에 있어서, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er의 1종 이상의 금속의 산화물인 것을 특징으로 하는, 투명 도전막.
  13. 유리 기판;
    상기 유리 기판 위에 설치되고, 산화인듐을 주성분으로 하며, W, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물, 및 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 투명 도전막; 및
    상기 유리 기판 위에 설치된, Al 또는 Ag을 주성분으로 하는 금속 박막
    을 갖는 것을 특징으로 하는, 투명 도전 유리 기판.
  14. 제13항에 있어서, W, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고,
    란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는, 투명 도전 유리 기판(여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐 원자의 수를 나타낸다).
  15. 제13항 또는 제14항에 있어서, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er의 1종 이상의 금속의 산화물인 것을 특징으로 하는, 투명 도전 유리 기판.
  16. 유리 기판;
    상기 유리 기판 위에 설치되고, 산화인듐을 주성분으로 하며, W, Ni, Pt 및 Pd을 포함하는 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 이 금속의 산화물, 란타노이드계 금속을 포함하는 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속의 산화물, 및 추가로 Zn, Zr, Ga 및 Ge을 포함하는 제3 금속군 M3으로부터 선택된 1종 또는 2종 이상의 금속의 산화물을 포함하는 투명 도전막; 및
    상기 유리 기판 위에 설치된, Al 또는 Ag을 주성분으로 하는 금속 박막
    을 갖는 것을 특징으로 하는, 투명 도전 유리 기판.
  17. 제16항에 있어서, W, Ni, Pt 및 Pd을 포함하는 상기 제1 금속군 M1로부터 선택된 1종 또는 2종 이상의 금속 또는 금속 산화물의, 산화인듐에 대한 조성인 [M1]/([M1]+[In])의 값이 0.005 내지 0.2이고,
    란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M2]/([M2]+[In])의 값이 0.005 내지 0.2이며,
    Zn, Zr, Ga 및 Ge을 포함하는 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속 산화물의, 산화인듐에 대한 조성인 [M3]/([M3]+[In])의 값이 0.005 내지 0.2인 것을 특징으로 하는, 투명 도전 유리 기판(여기서, 상기 [M1]은 상기 제1 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [M2]는 상기 제2 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내며, 상기 [M3]은 상기 제3 금속군으로부터 선택된 1종 또는 2종 이상의 금속의 원자의 수를 나타내고, 상기 [In]은 인듐 원자의 수를 나타낸다).
  18. 제16항 또는 제17항에 있어서, 란타노이드계 금속을 포함하는 상기 제2 금속군 M2로부터 선택된 금속의 산화물이 La, Ce, Ho 및 Er의 1종 이상의 금속의 산화물인 것을 특징으로 하는, 투명 도전 유리 기판.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
KR1020067018342A 2004-03-09 2005-03-02 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법 KR101101456B1 (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2004065324 2004-03-09
JPJP-P-2004-00065324 2004-03-09
JPJP-P-2004-00070113 2004-03-12
JP2004070113A JP2005258115A (ja) 2004-03-12 2004-03-12 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
JPJP-P-2004-00130702 2004-04-27
JP2004130702A JP2005317579A (ja) 2004-04-27 2004-04-27 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JPJP-P-2004-00132621 2004-04-28
JP2004132621A JP4548651B2 (ja) 2004-04-28 2004-04-28 スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
JPJP-P-2004-00272951 2004-09-21
JP2004272951A JP4660667B2 (ja) 2004-03-09 2004-09-21 Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法
PCT/JP2005/003489 WO2005086180A1 (ja) 2004-03-09 2005-03-02 薄膜トランジスタ及び薄膜トランジスタ基板及びこれらの製造方法及びこれらを用いた液晶表示装置及び関連する装置及び方法、並びに、スパッタリングターゲット及びこれを用いて成膜した透明導電膜及び透明電極及び関連する装置及び方法

Publications (2)

Publication Number Publication Date
KR20070018032A KR20070018032A (ko) 2007-02-13
KR101101456B1 true KR101101456B1 (ko) 2012-01-03

Family

ID=34923493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018342A KR101101456B1 (ko) 2004-03-09 2005-03-02 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법

Country Status (6)

Country Link
US (3) US8038857B2 (ko)
EP (1) EP1724790A4 (ko)
KR (1) KR101101456B1 (ko)
CN (2) CN1918672B (ko)
TW (2) TWI390732B (ko)
WO (1) WO2005086180A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200014275A (ko) * 2017-06-05 2020-02-10 도판 인사츠 가부시키가이샤 반도체 장치, 표시 장치 및 스퍼터링 타깃

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US20070071985A1 (en) * 2005-09-29 2007-03-29 Prabhat Kumar Sputtering target, low resistivity, transparent conductive film, method for producing such film and composition for use therein
KR101276966B1 (ko) 2005-11-21 2013-06-19 이데미쓰 고산 가부시키가이샤 투명 도전막 및 그것을 이용한 기판, 전자 기기 및 액정표시 장치
US8974918B2 (en) 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN101495666B (zh) * 2006-07-27 2012-09-26 Jx日矿日石金属株式会社 含锂过渡金属氧化物靶及其制造方法以及锂离子薄膜二次电池
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
KR20090051170A (ko) * 2006-08-10 2009-05-21 이데미쓰 고산 가부시키가이샤 란타노이드 함유 산화물 타겟
US7452488B2 (en) 2006-10-31 2008-11-18 H.C. Starck Inc. Tin oxide-based sputtering target, low resistivity, transparent conductive film, method for producing such film and composition for use therein
JP5201566B2 (ja) * 2006-12-11 2013-06-05 豊田合成株式会社 化合物半導体発光素子及びその製造方法
KR100818287B1 (ko) * 2007-01-10 2008-03-31 삼성전자주식회사 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
US7517783B2 (en) * 2007-02-13 2009-04-14 Micron Technology, Inc. Molybdenum-doped indium oxide structures and methods
WO2008114588A1 (ja) 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
KR100865960B1 (ko) * 2007-04-03 2008-10-30 경희대학교 산학협력단 실리콘 슬러리를 이용한 전자 소자 및 그 제조방법
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
TWI339757B (en) 2007-10-22 2011-04-01 Au Optronics Corp Display device and method of manufacturing the same
WO2009081885A1 (ja) 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
CN101960042B (zh) * 2008-02-29 2013-05-08 新日铁高新材料股份有限公司 金属系溅射靶材
JP5348132B2 (ja) * 2008-04-16 2013-11-20 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
WO2010032422A1 (ja) * 2008-09-19 2010-03-25 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP4969625B2 (ja) 2008-11-12 2012-07-04 株式会社神戸製鋼所 光情報記録媒体
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9028721B2 (en) 2009-08-05 2015-05-12 Sumitomo Metal Mining Co., Ltd. Oxide sintered body, production method therefor, target, and transparent conductive film
JP2011084804A (ja) * 2009-09-18 2011-04-28 Kobelco Kaken:Kk 金属酸化物−金属複合スパッタリングターゲット
WO2011034153A1 (ja) 2009-09-18 2011-03-24 株式会社神戸製鋼所 光情報記録媒体用記録層、光情報記録媒体およびスパッタリングターゲット
JP5411945B2 (ja) * 2009-10-26 2014-02-12 Ｊｘ日鉱日石金属株式会社 酸化インジウム系焼結体及び酸化インジウム系透明導電膜
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
US8933452B2 (en) * 2009-11-30 2015-01-13 Sharp Kabushiki Kaisha Active matrix substrate, production method, and display device
KR101878206B1 (ko) 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
DE112011100972T5 (de) * 2010-03-19 2013-01-17 Sumitomo Metal Mining Co. Ltd. Transparenter leitender Film
DE102010003555B4 (de) * 2010-03-31 2019-12-24 Globalfoundries Dresden Module One Llc & Co. Kg Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
EP2447999A1 (en) * 2010-10-29 2012-05-02 Applied Materials, Inc. Method for depositing a thin film electrode and thin film stack
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
WO2012105323A1 (ja) * 2011-02-04 2012-08-09 住友金属鉱山株式会社 酸化物焼結体およびそれを加工したタブレット
TWI420672B (zh) * 2011-06-13 2013-12-21 Au Optronics Corp 主動元件及具有此主動元件的電泳顯示器
JP2014145857A (ja) 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
CN103474439B (zh) * 2013-09-26 2016-08-24 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
WO2015104962A1 (ja) * 2014-01-07 2015-07-16 三菱瓦斯化学株式会社 亜鉛とスズを含む酸化物のエッチング液およびエッチング方法
JP6119773B2 (ja) 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
JP6310088B2 (ja) * 2014-09-30 2018-04-11 Ｊｘ金属株式会社 タングステンスパッタリングターゲット及びその製造方法
CN105899472B (zh) * 2014-10-22 2018-01-23 住友电气工业株式会社 氧化物烧结体和半导体器件
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
EP3257827A4 (en) 2015-02-13 2018-10-17 Sumitomo Electric Industries, Ltd. Oxide sintered body and method for producing same, sputter target, and semiconductor device
JP6409654B2 (ja) * 2015-03-30 2018-10-24 三菱マテリアル株式会社 スパッタリングターゲット材、その製造方法、及び光学機能膜
CN114892129A (zh) * 2015-05-08 2022-08-12 应用材料公司 使用水蒸汽制造用于显示器制造的层的方法和所述方法的设备
WO2016180448A1 (en) * 2015-05-08 2016-11-17 Applied Materials, Inc. Method of manufacturing a layer stack for display manufacturing and apparatus therefore
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
WO2018119649A1 (zh) * 2016-12-27 2018-07-05 深圳市柔宇科技有限公司 阵列基板及阵列基板的制备方法
CN107464776B (zh) * 2017-08-30 2020-05-26 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP7203088B2 (ja) * 2018-03-30 2023-01-12 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび透明導電膜
KR20200020855A (ko) * 2018-08-09 2020-02-26 제이엑스금속주식회사 산화물 스퍼터링 타깃 및 그 제조 방법, 그리고 당해 산화물 스퍼터링 타깃을 사용하여 성막한 산화물 박막
TWI702457B (zh) * 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
CN114057470A (zh) * 2020-07-31 2022-02-18 广州市尤特新材料有限公司 掺杂钼的氧化铟靶材制备方法和掺杂钼的氧化铟靶材
KR102646917B1 (ko) * 2021-09-16 2024-03-13 엘티메탈 주식회사 몰리브덴 산화물계 소결체, 상기 소결체를 이용한 박막, 상기 박막을 포함하는 박막트랜지스터 및 디스플레이 장치
CN114591070B (zh) * 2022-01-11 2023-04-04 先导薄膜材料有限公司 一种高纯度的Mo掺杂ITO靶材的制备方法
CN114695529A (zh) * 2022-03-16 2022-07-01 Tcl华星光电技术有限公司 Tft基板及其制作方法、液晶显示面板和oled显示面板
CN115181944A (zh) * 2022-06-28 2022-10-14 北京航空航天大学 金属掺杂含氟氧化铝基靶材、透明高亲水薄膜及制备方法
CN115312546A (zh) * 2022-10-10 2022-11-08 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258826A (ja) * 1994-03-18 1995-10-09 Fujitsu Ltd 薄膜半導体装置の製造方法
JP2003105532A (ja) * 2001-06-26 2003-04-09 Mitsui Mining & Smelting Co Ltd 高抵抗透明導電膜用スパッタリングターゲット及び高抵抗透明導電膜の製造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204625A (ja) 1983-05-06 1984-11-20 Daicel Chem Ind Ltd 透明導電性フイルムの製造方法
JP2644743B2 (ja) 1987-01-28 1997-08-25 株式会社日立製作所 液晶表示装置の製造方法
JP2714606B2 (ja) 1988-05-16 1998-02-16 日本電信電話株式会社 配線層及びその製法
JP3128124B2 (ja) * 1989-06-13 2001-01-29 東ソー株式会社 導電性金属酸化物焼結体及びその用途
JPH04253342A (ja) 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH04305627A (ja) 1991-04-03 1992-10-28 Sharp Corp アクティブマトリクス基板の製造方法
EP0677593B1 (en) 1992-12-15 2000-03-22 Idemitsu Kosan Company Limited Transparent conductive film, transparent conductive base material, and conductive material
JPH06187832A (ja) 1992-12-15 1994-07-08 Idemitsu Kosan Co Ltd 透明導電膜の製造方法
JP2695605B2 (ja) 1992-12-15 1998-01-14 出光興産株式会社 ターゲットおよびその製造方法
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0754133A (ja) 1993-08-12 1995-02-28 Sumitomo Metal Mining Co Ltd スパッタリング用ｉｔｏターゲット
JPH07301705A (ja) 1994-05-10 1995-11-14 Kobe Steel Ltd Ａｌ合金薄膜およびＡｌ合金薄膜形成用スパッタリングターゲット
JPH0818058A (ja) 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
US5667853A (en) 1995-03-22 1997-09-16 Toppan Printing Co., Ltd. Multilayered conductive film, and transparent electrode substrate and liquid crystal device using the same
JP2985763B2 (ja) * 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
JP3447163B2 (ja) 1995-11-30 2003-09-16 出光興産株式会社 透明導電積層体
EP0855451A4 (en) * 1995-10-12 1999-10-06 Toshiba Kk WIRING FILM, ION BOMBING SPRAYING TARGET FOR FORMING THIS FILM AND ELECTRONIC COMPONENT COMPRISING THIS FILM
JP3349356B2 (ja) 1996-08-21 2002-11-25 シャープ株式会社 薄膜トランジスタおよびその製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
US6042752A (en) * 1997-02-21 2000-03-28 Asahi Glass Company Ltd. Transparent conductive film, sputtering target and transparent conductive film-bonded substrate
KR100265571B1 (ko) 1997-12-03 2000-09-15 김영환 액정 표시 장치
JP3623353B2 (ja) 1997-12-22 2005-02-23 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
TW409261B (en) * 1998-01-13 2000-10-21 Toppan Printing Co Ltd A electrode plate with transmission-type or reflection-type multilayer electroconductive film, and the process for producing the electrode plate
JPH11253976A (ja) 1998-03-10 1999-09-21 Toyo Kankyo Gijutsu Kenkyusho:Kk 有機物の処理方法、及び同装置
JPH11258625A (ja) 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP3840791B2 (ja) * 1998-03-16 2006-11-01 カシオ計算機株式会社 金属膜を有する基板及びその製造方法
JPH11264995A (ja) * 1998-03-17 1999-09-28 Idemitsu Kosan Co Ltd 液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
WO2000012445A1 (fr) 1998-08-31 2000-03-09 Idemitsu Kosan Co., Ltd. Cible pour film electroconducteur transparent, matiere electroconductrice transparente, verre electroconducteur transparent et film electroconducteur transparent
JP3955156B2 (ja) 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
JP2000072526A (ja) 1998-09-04 2000-03-07 Idemitsu Kosan Co Ltd 透明導電膜用ターゲットおよび透明導電ガラスならびに透明導電フィルム
JP2001043977A (ja) * 1999-05-27 2001-02-16 Tdk Corp 発光ダイオード
JP4577924B2 (ja) * 1999-06-29 2010-11-10 三井金属鉱業株式会社 酸化亜鉛を含有するスパッタリングターゲットの製造方法
EP1232525A2 (en) * 1999-11-24 2002-08-21 Honeywell International, Inc. Conductive interconnection
KR100849258B1 (ko) * 1999-11-25 2008-07-29 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명한 도전성 산화물
JP3592295B2 (ja) * 2000-02-04 2004-11-24 大塚化学ホールディングス株式会社 インジウム亜鉛酸化物系六方晶層状化合物及びその製造方法
JP3785900B2 (ja) * 2000-04-28 2006-06-14 株式会社日立製作所 液晶表示装置とその製造方法
DE10124986B4 (de) 2000-05-25 2005-03-10 Lg Philips Lcd Co Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür
JP2002170431A (ja) * 2000-11-29 2002-06-14 Idemitsu Kosan Co Ltd 電極基板およびその製造方法
JP3780932B2 (ja) 2000-12-28 2006-05-31 住友金属鉱山株式会社 透明導電性薄膜作製用焼結体ターゲットおよびその製造方法
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
CN1283831C (zh) * 2001-07-17 2006-11-08 出光兴产株式会社 溅射靶和透明导电膜
KR101024160B1 (ko) * 2001-08-02 2011-03-22 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 전도막 및 이들의 제조방법
KR100505536B1 (ko) * 2002-03-27 2005-08-04 스미토모 긴조쿠 고잔 가부시키가이샤 투명한 도전성 박막, 그것의 제조방법, 그것의 제조를위한 소결 타겟, 디스플레이 패널용의 투명한 전기전도성기재, 및 유기 전기루미네선스 디바이스
JP3918721B2 (ja) 2002-03-27 2007-05-23 住友金属鉱山株式会社 透明導電性薄膜、その製造方法と製造用焼結体ターゲット、及び有機エレクトロルミネッセンス素子とその製造方法
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP3797317B2 (ja) * 2002-05-30 2006-07-19 住友金属鉱山株式会社 透明導電性薄膜用ターゲット、透明導電性薄膜およびその製造方法、ディスプレイ用電極材料、有機エレクトロルミネッセンス素子
EP1693483B1 (en) * 2002-08-02 2009-10-07 Idemitsu Kosan Co., Ltd. Sputtering target, sintered article, conductive film fabricated by utilizing the same, organic el device, and substrate for use therein
JP4448648B2 (ja) 2002-08-02 2010-04-14 出光興産株式会社 スパッタリングターゲット及び焼結体それらを利用して製造した導電膜。
JP4241003B2 (ja) 2002-11-07 2009-03-18 出光興産株式会社 有機電界発光素子用電極基板および有機ｅｌ発光装置
JP2004119272A (ja) 2002-09-27 2004-04-15 Idemitsu Kosan Co Ltd 有機ｅｌ素子及びそれに用いる基板
JP4308497B2 (ja) 2002-10-16 2009-08-05 出光興産株式会社 有機電界発光装置用電極基板および有機電界発光装置およびその装置の製造方法
JP4428502B2 (ja) 2002-10-23 2010-03-10 出光興産株式会社 有機電界発光素子用電極基板およびその製造方法並びに有機ｅｌ発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07258826A (ja) * 1994-03-18 1995-10-09 Fujitsu Ltd 薄膜半導体装置の製造方法
JP2003105532A (ja) * 2001-06-26 2003-04-09 Mitsui Mining & Smelting Co Ltd 高抵抗透明導電膜用スパッタリングターゲット及び高抵抗透明導電膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200014275A (ko) * 2017-06-05 2020-02-10 도판 인사츠 가부시키가이샤 반도체 장치, 표시 장치 및 스퍼터링 타깃
KR102370249B1 (ko) * 2017-06-05 2022-03-04 도판 인사츠 가부시키가이샤 반도체 장치, 표시 장치 및 스퍼터링 타깃

Also Published As

Publication number Publication date
TWI419337B (zh) 2013-12-11
CN1918672B (zh) 2012-10-03
KR20070018032A (ko) 2007-02-13
TWI390732B (zh) 2013-03-21
CN1918672A (zh) 2007-02-21
TW201216477A (en) 2012-04-16
EP1724790A4 (en) 2008-10-01
US20110310322A1 (en) 2011-12-22
CN103121799A (zh) 2013-05-29
TW200601567A (en) 2006-01-01
US20070170434A1 (en) 2007-07-26
WO2005086180A1 (ja) 2005-09-15
US8038857B2 (en) 2011-10-18
US8773628B2 (en) 2014-07-08
US8507111B2 (en) 2013-08-13
US20110311828A1 (en) 2011-12-22
EP1724790A1 (en) 2006-11-22

Similar Documents

Publication Publication Date Title
KR101101456B1 (ko) 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법
KR101274812B1 (ko) 표시 장치, 이것에 사용하는 Ｃｕ 합금막 및 Ｃｕ 합금 스퍼터링 타깃
JP5348132B2 (ja) 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
KR101361303B1 (ko) 배선 구조 및 배선 구조를 구비한 표시 장치
KR101351198B1 (ko) Ａｌ배선을 구비한 투명 도전막 적층 회로 기판 및 그의 제조 방법, 및 산화물 투명 도전막 재료
KR20070001169A (ko) 반투명ㆍ반사 전극 기판, 그의 제조 방법, 및 이러한반투과ㆍ반반사 전극 기판을 이용한 액정 표시 장치
KR20060134142A (ko) 산화인듐-산화세륨계 스퍼터링 타겟, 투명 도전막 및 투명도전막의 제조 방법
JP4548651B2 (ja) スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
JP4700352B2 (ja) Ｔｆｔ基板及びその製造方法
JP4660667B2 (ja) Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法
JP5416470B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
KR20100060003A (ko) 표시 장치 및 이것에 사용하는 Ｃｕ 합금막
JP5436343B2 (ja) スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
JP2006210033A (ja) Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法。
JP2014120486A (ja) 表示装置または入力装置に用いられる電極、および電極形成用スパッタリングターゲット
JP2006196616A (ja) 酸化物透明導電膜材料及びＡｌ配線を備えた透明導電膜積層回路基板及びその製造方法。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9