TWI525818B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI525818B
TWI525818B TW100141658A TW100141658A TWI525818B TW I525818 B TWI525818 B TW I525818B TW 100141658 A TW100141658 A TW 100141658A TW 100141658 A TW100141658 A TW 100141658A TW I525818 B TWI525818 B TW I525818B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
film
crystal structure
oxide
Prior art date
Application number
TW100141658A
Other languages
English (en)
Other versions
TW201236155A (en
Inventor
山崎舜平
高橋正弘
丸山哲紀
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201236155A publication Critical patent/TW201236155A/zh
Application granted granted Critical
Publication of TWI525818B publication Critical patent/TWI525818B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及半導體裝置之製造方法 [相關申請案]
此申請案係依據在2010年11月30日向日本專利局申請的日本專利申請案序號2010-267901及在2010年11月30日向日本專利局申請的日本專利申請案序號2010-267896，其全部內容以引用方式併於此。
本發明有關於半導體裝置，其包括一包括半導體元件(比如電晶體)的電路，和製造該半導體裝置之方法。例如，本發明有關於安裝在電力供應電路上的電力裝置；包括記憶體、閘流體、轉換器、影像感測器、或之類的半導體積體電路；及有典型為液晶顯示面板、包括發光元件之發光顯示裝置、或之類的光電裝置安裝於上之電子裝置。
在此說明書中，半導體裝置意指可藉由利用半導體特性而作用的所有類型之裝置，且光電裝置、發光顯示裝置、半導體電路、及電子裝置皆為半導體裝置。
使用非晶矽、多晶矽、或之類來製造形成在玻璃基板或之類上方的電晶體，這在液晶顯示裝置中很常見。雖然包括非晶矽之電晶體具有低場效遷移率，可以在較大的玻璃基板上方形成其。另一方面，雖然包括多晶矽之電晶體具有高場效遷移率，其不適合形成在較大玻璃基板上方。
相較於包括矽之電晶體，有開始注意到一種技術，藉此使用氧化物半導體來製造電晶體，且應用於電子裝置或光學裝置。例如，專利文獻1及專利文獻2揭露一種技術，藉此使用氧化鋅或In-Ga-Zn-O為基之氧化物作為氧化物半導體來製造電晶體，並用作顯示裝置之畫素或之類的切換元件。
[引用] [專利文獻]
[專利文獻1]日本公開專利申請案號2007-123861
[專利文獻2]日本公開專利申請案號2007-96055
電晶體的電氣特性很容易受到充當主動層之氧化物半導體膜與接觸氧化物半導體膜的閘極絕緣膜之間的界面條件影響。在電晶體製造期間或之後，若其中閘極絕緣膜接觸氧化物半導體膜的界面，亦即，氧化物半導體膜之閘極電極側界面係在非晶態中，在製程中結構條件很容易受到溫度或之類的影響而變，且電晶體的電氣特性很有可能不穩定。
此外，可藉由以可見光或紫外線光的照射來改變其中氧化物半導體膜用作通道之電晶體的電氣特性。
有鑑於這種問題，本發明的一實施例之一目的在於提供包括電晶體的半導體裝置，其中氧化物半導體膜與接觸氧化物半導體膜的閘極絕緣膜之間的界面條件為合宜，且提供製造該半導體裝置之方法。此外，本發明的一實施例之一目的在於藉由給予其中氧化物半導體膜用作通道的電晶體穩定電氣特性來製造高度穩定的半導體裝置。此外，本發明的一實施例之一目的在於提供半導體裝置的製程，俾使用比如母玻璃之大型基板來量產高度可靠半導體裝置。
在本發明的一實施例中，為了使氧化物半導體膜與接觸氧化物半導體膜的絕緣膜(閘極絕緣膜)之間的界面條件變為合宜，至少在氧化物半導體膜的界面附近形成具有高結晶度之區域。據此，可製造具有穩定電氣特性的高度可靠半導體裝置。
此外，作為改善氧化物半導體膜之結晶度的一種方法，可提供具有第二晶體結構的氧化物半導體膜作為該氧化物半導體膜的一部分。第二晶體結構為纖鋅礦晶體結構。可具有第二晶體結構的氧化物半導體膜可藉由熱處理輕易結晶，且相較於可具有第一晶體結構之氧化物半導體膜具有高結晶度，第一晶體結構選自非纖鋅礦結構、YbFe2O4結構、Yb2Fe3O7結構、及前述結構的變形結構。
形成可藉由熱處理具有第一晶體結構之氧化物半導體膜及可藉由熱處理具有第二晶體結構之氧化物半導體膜而加以堆疊，並接著履行熱處理；據此，藉由使用具有第二晶體結構的氧化物半導體膜作為晶種而在可藉由熱處理具有第一晶體結構之氧化物半導體膜之中發生晶體生長，而形成具有第一晶體結構的氧化物半導體膜。
在高於或等於150℃且低於或等於650℃的溫度履行熱處理，較佳高於或等於200℃且低於或等於500℃。
取代履行用於結晶之熱處理，可在加熱的同時藉由濺鍍法形成該氧化物半導體膜。
依照此方式，例如，包括至少一第二氧化物半導體膜的層係設置在其中堆疊有氧化物半導體膜的氧化物半導體堆疊之中，並對氧化物半導體堆疊履行熱處理，藉此可獲得具有高結晶度的氧化物半導體膜。
另外，第二氧化物半導體膜的厚度大於或等於一原子層之後度並小於或等於10 nm，較佳大於或等於2 nm並小於或等於5 nm。
在上述結構中，氧化物半導體膜為非單晶，為並非全部在非晶態中，且至少包括具有c軸對準之晶體。
本發明之一實施例為一種製造包括電晶體的半導體裝置之方法。在該方法中，在一絕緣表面上方形成第一氧化物半導體膜，並接著形成第二氧化物半導體膜；之後，履行第一熱處理，以形成具有第一晶體結構的氧化物半導體膜和具有第二晶體結構的氧化物半導體膜。接下來，在具有第二晶體結構的氧化物半導體膜上方形成第三氧化物半導體膜，並接著履行第二熱處理，以形成具有第三晶體結構的氧化物半導體膜。使用具有第一晶體結構的氧化物半導體膜、具有第二晶體結構的氧化物半導體膜、及具有第三晶體結構的氧化物半導體膜之堆疊為電晶體的通道區域。
具有第一晶體結構的氧化物半導體膜及具有第三晶體結構的氧化物半導體膜之晶體結構各為YbFe2O4結構、Yb2Fe3O7結構、及非纖鋅礦結構的任一者。具有第二晶體結構的氧化物半導體膜之晶體結構為纖鋅礦結構。
第一熱處理及第二熱處理的溫度各高於或等於150℃並低於或等於650℃，較佳高於或等於200℃並低於或等於500℃。因此，可使用為大型基板之母玻璃作為基板。
具有第一晶體結構的氧化物半導體膜、具有第二晶體結構的氧化物半導體膜、及具有第三晶體結構的氧化物半導體膜的各者為非單晶，非全部在非晶態中，並包括c軸對準的晶體區域。亦即，諸氧化物半導體膜的各者具有非晶區域及c軸對準晶體區域。
具有第二晶體結構的氧化物半導體膜，其具有纖鋅礦結構，很容易藉由熱處理而結晶並相較於具有第一晶體結構的氧化物半導體膜和具有第三晶體結構的氧化物半導體膜具有高結晶度。此外，具有第二晶體結構的氧化物半導體膜包括在a-b面中的一平面中形成六角形之鍵。另外，包括六角形鍵之層係在厚度方向(c軸方向)中堆疊並鍵結，而獲得c軸對準。因此，當藉由使用具有第二晶體結構的氧化物半導體膜(其為纖鋅礦結構)作為晶種之加熱而在第一氧化物半導體膜和第三氧化物半導體膜之中造成晶體生長時，可形成具有第一晶體結構的氧化物半導體膜和具有第三晶體結構的氧化物半導體膜，使得其之晶軸和具有第二晶體結構的氧化物半導體膜(其為纖鋅礦結構)的晶軸大致上對準。如同在具有第二晶體結構的氧化物半導體膜的情況中般，具有第一晶體結構的氧化物半導體膜和具有第三晶體結構的氧化物半導體膜各包括在a-b面中的一平面中形成六角形之鍵。另外，包括六角形鍵之層係在厚度方向(c軸方向)中堆疊並鍵結，而獲得c軸對準。
藉由在上述氧化物半導體堆疊上方形成閘極絕緣膜並在閘極絕緣膜上方形成閘極電極，可製造電晶體。結果，氧化物半導體堆疊在和閘極絕緣膜的界面具有高結晶度及均勻度，並因此具有穩定的電氣特性；據此，可獲得高度可靠的電晶體。
藉由在閘極電極上方形成閘極絕緣膜並在閘極絕緣膜上方形成上述氧化物半導體堆疊，可製造電晶體。結果，氧化物半導體堆疊在和閘極絕緣膜的界面具有高結晶度及均勻度，並因此具有穩定的電氣特性；據此，可獲得高度可靠的電晶體。
各包括在a-b面中具有六角形鍵之c軸對準區域之氧化物半導體膜的堆疊係用作電晶體的通道區域，藉此可製造一種電晶體，其中在光照射或在電晶體上履行之偏壓溫度應力(BT)測試前與後之間的臨限電壓之改變量很小，且具有穩定的電氣特性。
根據本發明之一實施例，可製造其中氧化物半導體膜與接觸氧化物半導體膜的閘極絕緣膜之間的界面條件為合宜之電晶體。此外，可製造具有穩定電氣特性之半導體裝置。此外，可藉由使用比如母玻璃的大型基板來實現高度可靠的半導體裝置之量產。
將參考附圖詳細敘述本發明之實施例。注意到本發明不限於下列說明，且熟悉此技藝人士將輕易了解到可以各種方式修改本發明的模式和細節而不背離本發明之精神與範疇。因此，本發明不應解釋成限於下列實施例中的說明。注意到在此後所述的本發明之結構中，在不同圖中以相同參考符號標示相同部件或具有類似功能之部件，且不重複其之說明。
注意到在此說明書中所述的每一個圖中，每一個構件之大小、層厚度、或區域在某些情況中為了清楚而加以放大。因此，本發明之實施例不限於這種比例。
注意到此說明書中之諸如「第一」、「第二」、及「第三」之術語係用來避免構件之間的混淆，且這些術語不數值性限制構件。因此，例如，可適當地以術語「第二」、「第三」、或之類取代術語「第一」。
(實施例1)
在此實施例中，將參照第1A及1B圖和第2A至2C圖敘述其中在絕緣表面上方的氧化物半導體膜係用為通道的電晶體及其之製造方法。第1B圖為繪示作為半導體裝置之結構的一實施例之電晶體的結構之剖面圖，並相應於沿第1A圖(其為上視圖)中之點虛線A-B的剖面圖。注意到在第1A圖中，並未繪示基板101、氧化物絕緣膜102、閘極絕緣膜107、及絕緣膜109。第2A至2C圖為繪示第1B圖中所示之電晶體的製程之剖面圖。
第1B圖中所示之電晶體包括形成在基板101上方之氧化物絕緣膜102；形成在氧化物絕緣膜102上方的氧化物半導體堆疊105、形成在氧化物半導體堆疊105上方並作用為源極電極和汲極電極的一對電極106；形成在氧化物絕緣膜102、氧化物半導體堆疊105、及該對電極106上方之閘極絕緣膜107；及重疊氧化物半導體堆疊105和設置其間的閘極絕緣膜107之閘極電極108。此外，可設置覆蓋閘極絕緣膜107和閘極電極108的絕緣膜109。
氧化物半導體堆疊105的特徵在於堆疊有具有第一晶體結構之氧化物半導體膜105a，其接觸氧化物絕緣膜102，及具有第二晶體結構之氧化物半導體膜105b，其接觸具有第一晶體結構之氧化物半導體膜105a。
此外，氧化物半導體堆疊105的特徵在於使用具有第二晶體結構之氧化物半導體膜105b作為種晶而在具有第一晶體結構之氧化物半導體膜105a中發生晶體生長。
具有第二晶體結構之氧化物半導體膜105b包括三角及/或六角形晶體。
換言之，具有第二晶體結構之氧化物半導體膜和具有第一晶體結構之氧化物半導體膜兩者皆包括三角及/或六角形晶體；因此，可從c軸方向觀察到六角形晶格影像。
注意到具有第一晶體結構之氧化物半導體膜105a及具有第二晶體結構之氧化物半導體膜105b的各者為非單晶，非全部在非晶態中，且包括c軸對準晶體區域。
接下來，將參照第2A至2C圖敘述製造第1B圖中的電晶體之方法。
如第2A圖中所示，在於基板101上方形成氧化物絕緣膜102之後，在氧化物絕緣膜102上方形成第一氧化物半導體膜103a，並在第一氧化物半導體膜103a上方形成第二氧化物半導體膜103b。
基板101必須至少具有夠高而足以承受後續之熱處理的耐熱性。在使用玻璃基板作為基板101的情況中，較佳使用具有高於或等於730℃的應變點之基板。作為玻璃基板的材料，例如，使用如鋁矽酸玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。注意到較佳使用含有BaO及B2O3的玻璃基板，其中BaO的量大於B2O3的量。針對量產，較佳使用第八世代(2160 mm×2460mm)、第九世代(2400 mm×2800mm或2450 mm×3050 mm)、第十世代(2950 mm×3400 mm)、或之類的母玻璃作為基板101。當處理溫度很高且處理時間很長時，母玻璃大幅收縮。因此，在使用母玻璃來履行量產的情況中，在製程中之較佳加熱溫度低於或等於600℃，更佳地，低於或等於450℃。
取代玻璃基板，可使用以絕緣體所形成之基板，如陶瓷基板、石英基板、或藍寶石基板。或者，可使用結晶玻璃或之類。又或者，可使用藉由在諸如矽晶圓之半導體基板之表面或以金屬材料製成的導電基板之表面上方形成絕緣膜所得之基板。
注意到在使用包括雜質(如鹼土金屬)的玻璃基板為基板101之情況中，可在基板101和氧化物絕緣膜102之間形成諸如氮化矽或氮化鋁的氮化物絕緣膜以防止鹼土金屬的進入。可藉由CVD法、濺鍍法、或之類形成氮化物絕緣膜。由於諸如鋰、鈉、或鉀的鹼土金屬為後續將形成之氧化物半導體膜的雜質，這種鹼土金屬之含量較佳為小。
使用氧化物絕緣膜(自其透過加熱釋放出一部分所含的氧)來形成氧化物絕緣膜102。自其透過加熱釋放出一部分所含的氧之氧化物絕緣膜較佳為含有量超過其之化學劑量組成中的氧量之氧的氧化物絕緣膜。藉由自其透過加熱釋放出一部分所含的氧之氧化物絕緣膜，可透過加熱將氧擴散到第一氧化物半導體膜103a及第二氧化物半導體膜103b之中。氧化物絕緣膜102的典型範例包括氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、及氧化釔。
從含有量超過其之化學劑量組成中的氧量之氧的氧化物絕緣膜，透過加熱釋放出一部分的氧。在熱脫附譜(TDS)分析中，此時所釋放且被轉換成氧原子的氧量大於或等於1.0×1018 atoms/cm3；較佳大於或等於1.0×1020 atoms/cm3；更佳大於或等於3.0×1020 atoms/cm3。
在此，茲將敘述使用TDS分析來測量被轉換成氧原子之釋放氧量的方法。
在TDS分析中之釋放氣體的量與波譜的積分值成正比。因此，可從氧化物絕緣膜之波譜的積分值對標準取樣的參考值的比來計算釋放氣體的量。標準取樣的參考值是指取樣中所含之預定原子的密度對波譜之積分值的比。
例如，可根據數值表達式1藉由含有在預定密度之氫的矽晶圓(其為標準取樣)之TDS分析結果及氧化物絕緣膜之TDS分析結果找出從氧化物絕緣膜釋放的氧分子量(N(O2))。在此，具有由TDS分析所得之32的質量數之所有波譜都假設成源自氧分子。在假設CH3OH不大可能存在的假設下，不將提供為具有32的質量數之氣體的CH3OH納入考量。此外，也不將包括具有17或18的質量數之氧原子的氧分子(其為氧原子之同位素)納入考量，因為在自然世界中這種分子的比例很小。
N(O2)=N(H2)/S(H2)×S(O2)×α　(數值表達式1)
N(H2)為藉由將從標準取樣釋放之氫分子數量轉換成密度所得的值。S(H2)為當由TDS分析標準取樣時的波譜之積分值。在此，標準取樣的參考值係設定成N(H2)/S(H2)。S(O2)為當藉由TDS分析氧化物絕緣膜時之波譜的積分值。α為影響TDS分析中之波譜強度的係數。數值表達式1的細節可參照日本專利公開申請案號H6-275697。注意到以由ESCo Ltd.,EMD-WA1000S/W產生之熱脫附譜設備使用含有在1×1016 atoms/cm3之氫原子的矽晶圓作為標準取樣來測量從氧化物絕緣膜所釋放出的氧量。
此外，在TDS分析中，檢測一部分的氧量為氧原子。可從氧分子之離子化速率計算氧分子與氧原子之間的比。注意到由於上述α包括氧分子的離子化速率，亦可透過釋放的氧分子數量之評估來估計釋放的氧原子之數量。
注意到N(O2)為釋放的氧分子之數量。針對氧化物絕緣膜，在轉換成氧原子之情況中的釋放之氧量為釋放的氧原子之數量的兩倍。
氧化物絕緣膜102的厚度大於或等於50 nm，較佳大於或等於200 nm並小於或等於500 nm。藉由使用厚的氧化物絕緣膜102，可增加從氧化物絕緣膜102釋放出之氧的量，並且可減少在氧化物絕緣膜102與後續形成之氧化物半導體膜之間的界面之缺陷。
藉由濺鍍法、CVD法、或之類來形成氧化物絕緣膜102。較佳地，藉由濺鍍法輕易形成藉由熱處理從其釋放一部分的所含氧之氧化物絕緣膜。
當藉由濺鍍法形成藉由熱處理從其釋放一部分的所含氧之氧化物絕緣膜時，在沈積氣體中之氧的量較佳很大，且可使用氧、氧及稀有氣體之混合氣體、或之類。典型上，沈積氣體中的氧濃度較佳高於或等於6%並低於或等於100%。
使用透過加熱可包括三角及/或六角形晶體並具有第一晶體結構的氧化物半導體膜來形成第一氧化物半導體膜103a。
作為第一氧化物半導體膜103a，可使用諸如In-Sn-Ga-Zn-O膜的四成分金屬氧化物；諸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、或Sn-Al-Zn-O膜的三成分金屬氧化物；諸如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、或In-Ga-O膜的兩成分金屬氧化物；或之類。此外，SiO2可包含在上述氧化物半導體中。在此說明書中，例如，In-Ga-Zn-O膜意指含有銦(In)、鎵(Ga)、及鋅(Zn)之氧化物膜。
使用可包括三角及/或六角形晶體並透過加熱具有非纖鋅礦結構、YbFe2O4結構、Yb2Fe3O7結構、及前述結構的變形結構的任一晶體結構之氧化物半導體膜來形成第一氧化物半導體膜103a。
作為具有第一晶體結構的氧化物半導體膜的一個範例，為三成分金屬氧化物之In-Ga-Zn-O膜包括三角及/或六角形非纖鋅礦晶體。另外，為三成分金屬氧化物之In-Ga-Zn-O膜的範例包括具有YbFe2O4結構之InGaZnO4及具有Yb2Fe3O7結構之In2Ga2ZnO7，且In-Ga-Zn-O膜可具有前述結構的變形結構之任一者(M. Nakamura,N. Kimizuka,and T. Mohri,“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”,J. Solid State Chem.,1991,Vol. 93,pp. 298-315)。注意到於下含有Yb的層以A層標示且含有Fe的層以B層標示。YbFe2O4結構為ABB|ABB|ABB的重複結構。作為YbFe2O4結構之變形結構的一個範例，可提出ABBB|ABBB的重複結構。此外，Yb2Fe3O7結構為ABB|AB|ABB|AB的重複結構。作為Yb2Fe3O7結構之變形結構的一個範例，可提出ABBB|ABB|ABBB|ABB|ABBB|ABB的重複結構。
注意到可使用含有在高於或等於1×1017/cm3並低於或等於5×1019/cm3的濃度之氮的上述金屬氧化物作為第一氧化物半導體膜103a。
注意到可形成第一氧化物半導體膜103a的金屬氧化物之能隙為2 eV或更多；較佳2.5 eV或更多；更佳3 eV或更多。依照此方式，可藉由使用具有寬能隙之氧化物半導體來減少電晶體之關閉狀態電流。
使用可透過加熱具有第二晶體結構的氧化物半導體膜來形成第二氧化物半導體膜103b。透過熱處理輕易結晶可具有第二晶體結構的氧化物半導體膜，並且相較於可具有三角及/或六角形第一晶體結構之氧化物半導體膜具有高結晶度。
可使用氧化鋅、氮氧化物半導體、或之類來形成第二氧化物半導體膜103b。可藉由在高於或等於5×1019/cm3並低於7 at.%的濃度添加氮至針對第一氧化物半導體膜103a所列之任何金屬氧化物來獲得氮氧化物半導體。
使用第二氧化物半導體膜103b作為第一氧化物半導體膜103a的晶體生長之晶種。因此，第二氧化物半導體膜103b可具有能夠允許晶體生長的厚度，典型大於或等於一原子層的厚度並小於或等於10 nm，較佳大於或等於2 nm並小於或等於5 nm。當第二氧化物半導體膜103b為薄時，可改善沈積處理及熱處理中的通量。
第一氧化物半導體膜103a及第二氧化物半導體膜103b各可藉由濺鍍法、塗覆法、印刷法、脈衝雷射蒸發法、或之類加以形成。當藉由濺鍍法形成第一氧化物半導體膜103a及第二氧化物半導體膜103b時，使用AC濺鍍設備、DC濺鍍設備、及RF濺鍍設備之一。
當藉由使用氮氧化物半導體的濺鍍法來形成第二氧化物半導體膜103b時，可藉由改變引進濺鍍設備之氣體的種類，亦即，藉由在形成第一氧化物半導體膜103a之後引進氮，來沈積氮氧化物半導體。換言之，可接續地形成第一氧化物半導體膜103a及第二氧化物半導體膜103b，此具有高生產力。
接下來，履行第一熱處理。第一熱處理的溫度高於或等於150℃並低於或等於650℃，較佳高於或等於200℃並低於或等於500℃。另外，第一熱處理的加熱時間長於或等於1分鐘並短於或等於24小時。在逐漸增加第一熱處理的溫度後，可將溫度設為恆定。當從高於或等於500℃的溫度升高溫度的速率高於或等於0.5℃/h並低於或等於3℃/h時，逐漸進行第二氧化物半導體膜103b的晶體生長；因此，可進一步增進結晶度。
較佳在稀有氣體(典型為氬)周圍環境、氧周圍環境、氮周圍環境、乾空氣周圍環境、稀有氣體(典型為氬)及氧之混合周圍環境、或稀有氣體及氮之混合周圍環境中履行第一熱處理。具體來說，較佳使用高純度氣體周圍環境，其中諸如氫的雜質之濃度減少至大約百萬分之數個(ppm)或十億分之數個(ppb)。
用於第一熱處理的熱處理設備不限於特定設備，且可提供用於透過來自加熱元件(如電阻式加熱元件)之熱輻射或熱傳導加熱待處理物體之裝置作為該設備。例如，可使用電爐，或諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備。LRTA設備為以從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱待處理物體之設備。GRTA設備為使用高溫氣體之熱處理的設備。
第一熱處理允許晶體生長從第二氧化物半導體膜103b的表面朝第一氧化物半導體膜103a開始。由於輕易結晶第二氧化物半導體膜103b，結晶整個第二氧化物半導體膜103b成為具有第二晶體結構的氧化物半導體膜104b。此外，由於晶體生長從第二氧化物半導體膜103b的表面朝第一氧化物半導體膜103a進行，形成c軸對準之晶體區域。亦即，具有第二晶體結構的氧化物半導體膜104b包括在a-b面的一上平面中形成六角形形狀之鍵。另外，包括六角形鍵之層係在厚度方向(c軸方向)中堆疊並鍵結，而獲得c軸對準。
當繼續第一熱處理時，以具有第二晶體結構的氧化物半導體膜104b作為晶種，第一氧化物半導體膜103a的晶體生長從與具有第二晶體結構的氧化物半導體膜104b之界面朝氧化物絕緣膜102繼續進行。具有第二晶體結構的氧化物半導體膜104b在c軸方向中對準，藉由使用具有第二晶體結構的氧化物半導體膜104b作為晶種，第一氧化物半導體膜103a中的晶體可生長而變成與具有第二晶體結構的氧化物半導體膜104b的晶軸大致上對準。亦即，第一氧化物半導體膜103a中的晶體可在對準c軸的同時生長。亦即，具有第一晶體結構的氧化物半導體膜104a包括在a-b面的一上平面中形成六角形形狀之鍵。另外，包括六角形鍵之層係在厚度方向(c軸方向)中堆疊並鍵結，而獲得c軸對準。透過上述步驟，可形成具有c軸對準之第一晶體結構的氧化物半導體膜104a(參見第2B圖)。
在透過第一熱處理晶體生長從第二氧化物半導體膜103b之表面垂直進行的情況中，具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b的c軸與該表面大致上垂直。
另外，透過第一熱處理，釋放出在第一氧化物半導體膜103a及第二氧化物半導體膜103b中所含的氫(亦即，發生脫氫或脫水)且氧化物絕緣膜102中所含的一部分氧擴散到第一氧化物半導體膜103a、第二氧化物半導體膜103b、及氧化物絕緣膜102的一區域(其係與第一氧化物半導體膜103a之界面附近)。藉由此步驟，可減少第一氧化物半導體膜103a及第二氧化物半導體膜103b中所包括的氧缺陷；此外，氧擴散到在第一氧化物半導體膜103a附近的氧化物絕緣膜102之區域允許減少在氧化物絕緣膜102與第一氧化物半導體膜103a之間的界面的缺陷。結果，可形成其中氫濃度及氧缺陷已減少之具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b。
藉由在以濺鍍法形成第一氧化物半導體膜103a和第二氧化物半導體膜103b時將濺鍍設備之處理室的洩漏率設定成1×10-10 Pa‧m3/s或更低，可在濺鍍法之形成期間抑制如鹼金屬或氫之雜質進入到第一氧化物半導體膜103a及第二氧化物半導體膜103b之中。此外，使用捕集真空泵(例如，低溫泵)作為抽空系統，可減少來自抽空系統之如鹼金屬或氫之雜質的逆流。
此外，可在加熱引進濺鍍設備之處理室內之氣體(諸如氮氣、氧氣、或氬氣)的狀態中形成第一氧化物半導體膜103a及第二氧化物半導體膜103b。因此，可減少第一氧化物半導體膜103a及第二氧化物半導體膜103b中之氫含量。
此外，在藉由濺鍍法形成第一氧化物半導體膜103a及第二氧化物半導體膜103b之前，履行預熱處理以移除濺鍍設備或靶材表面或內部所含之濕氣或氫。因此，可減少第一氧化物半導體膜103a及第二氧化物半導體膜103b中之氫含量。
透過上述步驟，可形成具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b。若氫包含在氧化物半導體中，其之部分充當施子而產生電子作為載子。另外，氧化物半導體中之氧缺陷也充當施子而產生電子作為載子。因此，當在具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b中減少氫濃度及氧缺陷時，可減少氧化物半導體中之載子濃度，並可抑制後續將製造之電晶體的臨限電壓之負位移。
<六角形晶體結構>
在此，將於下敘述六角形晶體結構。
首先，將參照第3A及3B圖敘述c軸對準的第二晶體結構。針對c軸對準的第二晶體結構，第3A圖顯示從c軸方向看到的a-b面中之結構，且第3B圖顯示其中c軸方向為垂直方向之結構。
具有第二晶體結構之晶體的範例包括氧化鋅、氮化銦、及氮化鎵。此外，含氮的氧化物半導體，亦即，氧氮化物半導體，在某些情況中可以為具有c軸對準的第二晶體結構之膜。
具體來說，含有在高於或等於5×1019 /cm3、較佳高於或等於1×1020 /cm3、並低於20 at.%之濃度的氮之In-Ga-Zn-O膜變成具有c軸對準的第二晶體結構之膜，且具有在In-O晶面(含有銦及氧的晶面)與另一個In-O晶面(含有銦及氧的晶面)之間含有Ga及Zn之一層。
接下來，將敘述c軸對準的六角形第一晶體結構。
例如，含有在高於或等於1×1017/cm3並低於5×1019/cm3之濃度的氮之In-Ga-Zn-O膜變成具有c軸對準的六角形第一晶體結構之膜。具有c軸對準的六角形第一晶體結構之In-Ga-Zn-O膜在a-b面中具有In-O晶面(含有銦及氧的晶面)及在In-O晶面之間含有Ga及Zn的兩層。注意到針對含有Ga及Zn的兩層，對Ga及Zn的位置並無限制，只要Ga及Zn的至少一者包含在每一層之中。
第二晶體結構及第一晶體結構兩者皆為六角形晶體結構，其中原子配置在a-b面中的六角形形狀中。此外，六角形第一晶體結構接觸第二晶體結構，且六角形第一晶體結構與第二晶體結構對準。
第4A至4C圖顯示其中c軸對準的六角形第二晶體結構在具有相同晶格常數之c軸對準的第一晶體結構上對準之方式。第4A圖顯示c軸對準的六角形第二晶體結構2000，且第4B圖顯示c軸對準的第一晶體結構2001。另外，第4C圖為顯示其中六角形第二晶體結構2000接觸第一晶體結構2001且六角形第一晶體結構2001與第二晶體結構2000對準之方式的示意圖。
依照此方式，六角形第一晶體結構2001接觸第二晶體結構2000且六角形第一晶體結構2001與第二晶體結構2000對準。亦即，形成包括c軸對準的第二晶體結構2000(其具有高結晶度且輕易加以結晶)之層作為種晶層，並形成接觸種晶層之氧化物半導體膜，藉此包括在種晶層中之第二晶體結構2000促進氧化物半導體膜的結晶。
<種晶層>
接下來，將敘述種晶層。種晶層包括c軸對準的第二晶體結構。尤其，使用相較於氧化物半導體膜具有高結晶度且輕易加以結晶的材料來形成種晶層。
將於下敘述可應用至種晶層之c軸對準的第二晶體結構。
作為具有c軸對準的第二晶體結構並可用為種晶層的化合物之範例，可提出氧化鋅、氮化銦、及氮化鎵。含有在高於或等於5×1019 /cm3(較佳高於或等於1×1020 /cm3並低於7 at.%)之濃度的氮之氧化物半導體可在某些情況中為包括c軸對準的第二晶體結構的膜。
在使用含氮之氧化物半導體作為種晶層的情況中，故意包含氮使氮濃度變成高於或等於5×1019 /cm3，較佳高於或等於1×1020 /cm3並低於7 at.%。故意含有在此範圍中之氮的氧化物半導體膜比故意不含有氮之氧化物半導體膜具有更小能隙，並因此載子較容易在其中流動。
注意到可在c軸對準的第二晶體結構之觀察影像中觀察到亮點交替出現的衍射影像，該觀察影像係使用高角度環形暗場(HAADF)-STEM而得。
第5A圖顯示藉由基於c軸對準的第二晶體結構之計算而得的HAADF-STEM觀察影像。
第5B圖顯示使用僅含有氮之沈積氣體所形成的In-Ga-Zn-O膜之HAADF-STEM觀察影像。
從第5A及5B圖中之各個HAADF-STEM觀察影像，可證實c軸對準的第二晶體結構具有兩週期層結構。
注意到藉由濺鍍法在石英基板上方形成含有氮之In-Ga-Zn-O膜至300 nm的厚度。在下列條件下履行沈積：使用含有在1:1:1[原子比]的In、Ga、及Zn之靶材；基板與靶材之間的距離為60 mm；使用DC電源；功率為0.5 kW；且壓力為0.4 Pa。另外，在沈積期間的基板溫度為400℃，且以40 sccm的流速僅引進氮作為濺鍍氣體到沈積室之中。
<氧化物半導體膜>
接下來，將敘述氧化物半導體膜。氧化物半導體膜為非單晶且非全部在非晶態中。氧化物半導體膜包括至少c軸對準六角形第一晶體結構和從種晶層各向異性生長的晶體。由於氧化物半導體膜並非全部在非晶態中，抑制非晶部分(其之特性不穩定)的形成。
將敘述可應用到氧化物半導體膜之具有各向異性現象的c軸對準第一晶體結構。
作為六角形第一晶體結構之範例，可提出YbFe2O4結構、Yb2Fe3O7結構、及前述結構之變形結構。例如，為三成分金屬氧化物的In-Ga-Zn-O具有六角形第一晶體結構並可用於氧化物半導體膜。注意到可用為氧化物半導體膜之In-Ga-Zn-O膜可含有在高於或等於1×1017 /cm3並低於或等於5×1019/cm3的濃度之氮。
為三成分金屬氧化物的In-Ga-Zn-O之範例包括具有YbFe2O4結構之InGaZnO4及具有Yb2Fe3O7結構之In2Ga2ZnO7，且In-Ga-Zn-O可具有前述結構的變形結構之任一者，其揭露在下列文獻中：M. Nakamura,N. Kimizuka,and T. Mohri,“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”,J. Solid State Chem.,1991,Vol. 93,pp. 298-315。
此外，作為氧化物半導體膜，可使用諸如In-Sn-Ga-Zn-O膜的四成分金屬氧化物；諸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、或Sn-Al-Zn-O膜的三成分金屬氧化物；諸如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、或In-Ga-O膜的兩成分金屬氧化物；或之類。此外，矽可包含在上述氧化物半導體膜中。在此說明書中，例如，In-Ga-Zn-O膜意指含有銦(In)、鎵(Ga)、及鋅(Zn)之氧化物膜。
在該氧化物半導體膜中的晶體從種晶層各向異性生長。據此，具有異質結構之半導體膜的高度結晶區域可接觸絕緣表面，並可減少因懸掛鍵導致的界面狀態，所以可提供具有異質結構及合意的界面條件之半導體膜。
注意到在c軸對準的六角形第一晶體結構的觀察影像中可觀察到每三個點出現一個亮點的衍射圖案，其係用高角度環形暗場(HAADF)-STEM而得。
第6A圖顯示藉由基於c軸對準的六角形第一晶體結構之計算而得的HAADF-STEM觀察影像。
第6B圖顯示In-Ga-Zn-O膜之HAADF-STEM觀察影像。
從第6A及6B圖中之各個HAADF-STEM觀察影像，可證實每三個點出現一個亮點且c軸對準的六角形第一晶體結構具有九週期層結構。
注意到藉由濺鍍法在石英基板上方形成In-Ga-Zn-O膜至300 nm的厚度。在下列條件下履行沈積：使用含有在1:1:1[原子比]的In、Ga、及Zn之靶材；基板與靶材之間的距離為60 mm；使用DC電源；功率為0.5 kW；且壓力為0.4 Pa。另外，在沈積期間的基板溫度為400℃，且以40 sccm的流速僅引進氧作為濺鍍氣體到沈積室之中。
接下來，在具有第二晶體結構的氧化物半導體膜104b上方形成遮罩，並接著使用遮罩選擇性蝕刻具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b，以形成具有第一晶體結構之氧化物半導體膜105a及具有第二晶體結構之氧化物半導體膜105b。注意到具有第一晶體結構之氧化物半導體膜105a及具有第二晶體結構之氧化物半導體膜105b統稱為氧化物半導體堆疊105。之後，移除遮罩。
可適當地透過光刻程序或藉由噴墨法、印刷法、或之類形成用於蝕刻具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b之遮罩。另外，可適當地藉由濕蝕刻或乾蝕刻蝕刻具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b。
接下來，形成接觸氧化物半導體堆疊105的該對電極106。接著，在氧化物絕緣膜102、氧化物半導體堆疊105、及該對電極106上方形成閘極絕緣膜107。之後，在閘極絕緣膜107上方形成閘極電極108。可在閘極絕緣膜107及閘極電極108上方形成絕緣膜109(參見第2C圖)。
該對電極106作用為源極電極及汲極電極。
可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之的金屬元素；含有任何這些金屬元素作為成分之合金；含有這些金屬元素的組合之合金；或之類來形成該對電極106。此外，可使用選自錳、鎂、鋯、及鈹的一或更多金屬元素。另外，該對電極106可具有單層結構或具有兩或更多層之堆疊結構。例如，可提出含矽之鋁膜的單層結構、其中鈦膜堆疊於鋁膜上方之兩層結構、其中鈦膜堆疊於氮化鈦上方之兩層結構、其中鎢膜堆疊於氮化鈦上方之兩層結構、其中鎢膜堆疊於氮化鉭上方之兩層結構、或其中鈦膜、鋁膜、及鈦膜以此順序堆疊之三層結構。或者，可使用含有鋁及選自鈦、鉭、鎢、鉬、鉻、釹、及鈧的一或更多個元素之膜、合金膜、或氮化物膜。在使用銅作為該對電極106的材料之情況中，可提供接觸氧化物半導體堆疊105的銅-鎂-鋁合金層，並可堆疊接觸該銅-鎂-鋁合金層之銅層。
可使用諸如氧化銦錫、含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦鋅、或添加氧化矽至其之氧化銦錫的透光導電材料來形成該對電極106。亦可採用使用上述透光導電材料及上述金屬元素所形成的堆疊層結構。
可藉由印刷法或噴墨法來形成該對電極106。或者，在藉由濺鍍法、CVD法、蒸發法、或之類形成導電膜之後，在導電膜上方形成遮罩並蝕刻導電膜，並藉此形成該對電極106。可藉由印刷法、噴墨法、或光刻法適當地形成在導電膜上方所形成之遮罩。
注意到可以下列方式形成氧化物半導體堆疊105及該對電極106。在具有第二晶體結構的氧化物半導體膜104b上方形成導電膜之後，使用多色調光罩來形成凹凸形狀的遮罩。使用該遮罩來蝕刻具有第一晶體結構的氧化物半導體膜104a、具有第二晶體結構的氧化物半導體膜104b、及導電膜。接著，藉由灰化分隔該凹凸形狀的遮罩。使用該分隔的遮罩來選擇性蝕刻導電膜。在此程序中，可減少光罩數量及光刻程序中之步驟數量。
可使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氧氮化鋁膜、及氧化鎵膜的任何者來形成具有單層結構或堆疊層結構的閘極絕緣膜107。較佳閘極絕緣膜107中接觸氧化物半導體堆疊105的一部分含有氧。更佳使用透過加熱從其釋放所含的氧之氧化物絕緣膜來形成閘極絕緣膜107，這與氧化物絕緣膜102類似。使用氧化矽膜可使氧擴散至氧化物半導體堆疊105；因此，可獲得合意之特性。
當使用高k材料膜(諸如矽酸鉿膜(HfSiO x )、添加氮至其之矽酸鉿膜(HfSi x O y N z )、添加氮至其之鋁酸鉿膜(HfAl x O y N z )、氧化鉿膜、或氧化釔膜)來形成閘極絕緣膜107時，可減少閘極漏電流。此外，可使用一種堆疊結構，其中堆疊有高k材料膜及之氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、及氧化鎵之一或更多者。閘極絕緣膜107的厚度較佳大於或等於1 nm並小於或等於300 nm，更佳大於或等於5 nm並小於或等於50 nm。
可藉由濺鍍法、CVD法、或之類形成閘極絕緣膜107。
在形成閘極絕緣膜107之前，可暴露氧化物半導體堆疊105的表面至諸如氧、臭氧、或二氮一氧化碳的氧化氣體之電漿以加以氧化，藉此減少氧缺陷。
可使用選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之金屬元素；含有任何這些金屬元素作為成分之合金；含有這些金屬元素的組合之合金；及之類來形成閘極電極108。此外，可使用選自錳、鎂、鋯、及鈹的一或更多金屬元素。另外，閘極電極108可具有單層結構或具有兩或更多層之堆疊結構。例如，可提出含矽之鋁膜的單層結構、其中鈦膜堆疊於鋁膜上方之兩層結構、其中鈦膜堆疊於氮化鈦上方之兩層結構、其中鎢膜堆疊於氮化鈦上方之兩層結構、其中鎢膜堆疊於氮化鉭上方之兩層結構、或其中鈦膜、鋁膜、及鈦膜以此順序堆疊之三層結構。或者，可使用含有鋁及選自鈦、鉭、鎢、鉬、鉻、釹、及鈧的一或更多個元素之膜、合金膜、或氮化物膜。
可使用諸如氧化銦錫、含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦鋅、或添加氧化矽至其之氧化銦錫的透光導電材料來形成閘極電極108。亦可採用使用上述透光導電材料及上述金屬元素所形成的堆疊層結構。
作為接觸閘極絕緣膜之材料層，含氮之In-Ga-Zn-O膜、含氮之In-Sn-O膜、含氮之In-Ga-O膜、含氮之In-Zn-O膜、含氮之Sn-O膜、含氮之In-O膜、或金屬氮化物的膜(諸如InN或ZnN)較佳設置在閘極電極108與閘極絕緣膜之間。這些膜各具有5 eV或更高的工作函數，較佳5.5 eV或更高；因此，電晶體的電氣特性之臨限電壓可為正。據此，可實現所謂的常關型切換元件。例如，在使用含氮之In-Ga-Zn-O膜的情況中，使用具有在至少高於氧化物半導體堆疊105的氮濃度之In-Ga-Zn-O膜；具體來說，使用具有7 at.%或更高之氮濃度的In-Ga-Zn-O膜。
可藉由印刷法或噴墨法形成閘極電極108。或者，在藉由濺鍍法、CVD法、蒸發法、或之類形成導電膜之後，在導電膜上方形成遮罩並蝕刻導電膜，並藉此形成閘極電極108。可藉由印刷法、噴墨法、或光刻法適當地形成在導電膜上方所形成之遮罩。
可以針對閘極絕緣膜107所列舉之任何絕緣膜適當地形成絕緣膜109。當藉由濺鍍法形成氮化矽膜作為絕緣膜109時，可防止濕氣及鹼金屬從外部進入，並因此可減少氧化物半導體堆疊105中所包括之雜質的數量。
注意到，在形成閘極絕緣膜107或形成絕緣膜109之後，可在含有很少氫及濕氣(以濕氣而言，例如，露點低於或等於-40℃，較佳低於或等於-60℃)的周圍環境(諸如氮周圍環境、氧周圍環境、或乾空氣周圍環境)中履行熱處理(溫度範圍：高於或等於150℃並低於或等於650℃，較佳高於或等於200℃並低於或等於500℃)。
透過上述步驟，可製造一種電晶體，其之通道包括氧化物半導體堆疊，該氧化物半導體堆疊包括在a-b面中具有六角形鍵的晶體及c軸對準三角及/或六角形結構。
在此實施例中所述的氧化物半導體堆疊在與閘極絕緣膜的界面附近具有高結晶度及均勻度並因此具有穩定的電氣特性；據此，可獲得高度可靠的電晶體。包括在a-b面中具有六角形鍵的晶體及c軸對準三角及/或六角形結構的氧化物半導體堆疊係用於電晶體的通道區域，藉此可製造出其中在光照射或對電晶體履行偏壓-溫度應力(BT)測試前或後之間的臨限電壓之改變量很小且具有穩定的電氣特性之電晶體。
(實施例2)
在此實施例中，將參照第7A及7B圖及第8A至8C圖敘述與實施例1不同之電晶體的結構和其之製造方法。此實施例與實施例1的不同之處在於在氧化物絕緣膜與氧化物半導體堆疊之間設置一對電極。注意到第7B圖相應於沿著第7A圖(上視圖)中之點虛線C-D的剖面圖。在7A圖中，並未繪示基板101、氧化物絕緣膜102、閘極絕緣膜117、及絕緣膜119。第8A至8C圖為繪示第7B圖中所示之電晶體的製程之剖面圖。
第7B圖中所示之電晶體包括形成在基板101上方之氧化物絕緣膜102；形成在氧化物絕緣膜102上方並作用為源極電極和汲極電極的的一對電極116；覆蓋氧化物絕緣膜102及作用為源極電極和汲極電極的的該對電極116之氧化物半導體堆疊115；形成在氧化物絕緣膜102、該對電極116、及氧化物半導體堆疊115上方之閘極絕緣膜117；及重疊氧化物半導體堆疊115且以閘極絕緣膜117夾設其間之閘極電極118。此外，可設置覆蓋閘極絕緣膜117和閘極電極118的絕緣膜119。此外，可設置接觸在絕緣膜119之開口中的該對電極116之一對佈線120。
氧化物半導體堆疊115的特徵在於堆疊有具有第一晶體結構之氧化物半導體膜115a，其接觸氧化物絕緣膜102和該對電極116，及具有第二晶體結構之氧化物半導體膜115b，其接觸具有第一晶體結構之氧化物半導體膜115a。
此外，氧化物半導體堆疊115的特徵在於使用具有第二晶體結構之氧化物半導體膜115b作為種晶而在具有第一晶體結構之氧化物半導體膜115a中發生晶體生長。
如同在實施例1中般，具有第二晶體結構之氧化物半導體膜及具有第一晶體結構之氧化物半導體膜包括三角及/或六角形晶體；因此，可從c軸方向觀察到六角形晶格影像。
注意到具有第一晶體結構之氧化物半導體膜115a及具有第二晶體結構之氧化物半導體膜115b的各者為非單晶，非全部在非晶態中，且包括c軸對準晶體。
接下來，將參照第8A至8C圖敘述製造第7B圖中的電晶體之方法。
如第8A圖中所示，如同在實施例1中般，在基板101上方形成氧化物絕緣膜102。接著，在氧化物絕緣膜102上方形成該對電極116。然後，在該對電極116及氧化物絕緣膜102上方形成第一氧化物半導體膜113a及第二氧化物半導體膜113b。
可藉由使用和實施例1中所述的該對電極106之那些類似的材料及形成方法來適當地形成該對電極116。
可藉由使用和實施例1中所述的第一氧化物半導體膜103a及第二氧化物半導體膜103b之那些類似的材料及形成方法來適當地形成第一氧化物半導體膜113a及第二氧化物半導體膜113b。
接下來，以和實施例1中的那些類似之方式，履行第一熱處理。第一熱處理允許晶體生長從第二氧化物半導體膜113b的表面朝第一氧化物半導體膜113a開始，使得第二氧化物半導體膜113b成為具有第二晶體結構的氧化物半導體膜114b。具有第二晶體結構的氧化物半導體膜114b包括c軸對準晶體。
當繼續第一熱處理時，以具有第二晶體結構的氧化物半導體膜114b作為晶種，第一氧化物半導體膜113a的晶體生長從與具有第二晶體結構的氧化物半導體膜114b之界面朝氧化物絕緣膜102繼續進行，以形成具有第一晶體結構的氧化物半導體膜114a。具有第一晶體結構的氧化物半導體膜114a包括c軸對準晶體(見第8B圖)。
透過上述步驟，可形成具有第一晶體結構的氧化物半導體膜114a及具有第二晶體結構的氧化物半導體膜114b。
接下來，在具有第二晶體結構的氧化物半導體膜114b上方形成遮罩，並接著使用該遮罩選擇性蝕刻具有第一晶體結構的氧化物半導體膜114a及具有第二晶體結構的氧化物半導體膜114b，以形成具有第一晶體結構之氧化物半導體膜115a及具有第二晶體結構之氧化物半導體膜115b。注意到第一晶體結構之氧化物半導體膜115a及具有第二晶體結構之氧化物半導體膜115b統稱為氧化物半導體堆疊115。之後，移除遮罩。
接下來，在氧化物絕緣膜102、該對電極116、及氧化物半導體堆疊115上方形成閘極絕緣膜117。接著，在閘極絕緣膜117上方形成閘極電極118。
之後，在閘極絕緣膜117及閘極電極118上方形成絕緣膜119。接著，在絕緣膜119上方形成遮罩後，部分蝕刻閘極絕緣膜117及絕緣膜119以形成開口。接著，可形成經由該些開口連接到該對電極116之佈線120(見第8C圖)。
可藉由使用和實施例1中所述的閘極絕緣膜107之那些類似的材料及形成方法來適當地形成閘極絕緣膜117。
可藉由使用和實施例1中所述的閘極電極108之那些類似的材料及形成方法來適當地形成閘極電極118。
可藉由使用和實施例1中所述的絕緣膜109之那些類似的材料及形成方法來適當地形成絕緣膜119。
可藉由使用和該對電極116之那些類似的材料及形成方法來適當地形成佈線120。
透過上述步驟，可製造一種電晶體，其之通道區域包括氧化物半導體堆疊，該氧化物半導體堆疊包括在a-b面中具有六角形鍵的晶體及c軸對準三角及/或六角形結構。
在此實施例中所述的氧化物半導體堆疊在與閘極絕緣膜的界面附近具有高結晶度及均勻度並因此具有穩定的電氣特性；據此，可獲得高度可靠的電晶體。包括在a-b面中具有六角形鍵的晶體及c軸對準三角及/或六角形結構的氧化物半導體堆疊係用於電晶體的通道區域，藉此可製造出其中在光照射或對電晶體履行偏壓-溫度應力(BT)測試前或後之間的臨限電壓之改變量很小且具有穩定的電氣特性之電晶體。
注意到此實施例可和任何其他實施例適當地結合。
(實施例3)
在此實施例中，將參照第9A及9B圖及第10A至10E圖敘述其中使用氧化物半導體膜作為通道之電晶體和其之製造方法。第9B圖為繪示為半導體裝置之結構的一個實施例之電晶體的結構之剖面圖，且相應於沿著第9A圖(上視圖)中之點虛線A-B的剖面圖。注意到在9A圖中，並未繪示基板101、氧化物絕緣膜102、閘極絕緣膜107、及絕緣膜109。第10A至10E圖為繪示第9B圖中所示之電晶體的製程之剖面圖。
第9B圖中所示之電晶體包括形成在基板101上方之氧化物絕緣膜102；形成在氧化物絕緣膜102上方的氧化物半導體堆疊105、形成在氧化物半導體堆疊105上方並作用為源極電極和汲極電極的一對電極106；形成在氧化物絕緣膜102、氧化物半導體堆疊105、及該對電極106上方之閘極絕緣膜107；及重疊氧化物半導體堆疊105並以閘極絕緣膜107夾設於其間之閘極電極108。此外，可設置覆蓋閘極絕緣膜107和閘極電極108的絕緣膜109。
氧化物半導體堆疊105的特徵在於堆疊有具有第一晶體結構之氧化物半導體膜105a，其接觸氧化物絕緣膜102；具有第二晶體結構之氧化物半導體膜105b，其接觸具有第一晶體結構之氧化物半導體膜105a；及具有第三晶體結構之氧化物半導體膜105c，其接觸具有第二晶體結構之氧化物半導體膜105b及閘極絕緣膜107。
亦即，具有第一晶體結構之氧化物半導體膜105a及具有第三晶體結構之氧化物半導體膜105c設置在具有第二晶體結構之氧化物半導體膜105b的下方及上方。
此外，氧化物半導體堆疊105的特徵在於使用具有第二晶體結構之氧化物半導體膜105b作為種晶而在具有第一晶體結構之氧化物半導體膜105a及具有第三晶體結構之氧化物半導體膜105c中發生晶體生長。
具有第一晶體結構之氧化物半導體膜105a及具有第三晶體結構之氧化物半導體膜105c的晶體結構各為三角及/或六角形晶體結構及YbFe2O4結構、Yb2Fe3O7結構、和非纖鋅礦結構的任一者。注意到非纖礦結構為並非三角及/或六角形纖鋅礦類型的晶體結構。
此外，具有第二晶體結構之氧化物半導體膜105b的晶體結構為纖鋅礦結構，其為三角及/或六角形晶體結構之一。
換言之，由於具有第一晶體結構之氧化物半導體膜、具有第二晶體結構之氧化物半導體膜、及具有第三晶體結構之氧化物半導體膜的全部都包括三角及/或六角形晶體，可從c軸方向觀察到六角形晶格影像。
注意到具有第一晶體結構之氧化物半導體膜105a、具有第二晶體結構之氧化物半導體膜105b、及具有第三晶體結構之氧化物半導體膜105c的各者為非單晶，非全部在非晶態中，且包括c軸對準晶體區域。亦即，每一個氧化物半導體膜具有非晶區域及c軸對準晶體區域。
接下來，將參照第10A至10E圖敘述製造第9B圖中的電晶體之方法。
如第10A圖中所示，以和實施例1中的那些類似之方式，在於基板101上方形成氧化物絕緣膜102之後，在氧化物絕緣膜102上方形成第一氧化物半導體膜103a，並在第一氧化物半導體膜103a上方形成第二氧化物半導體膜103b。
使用氧化物絕緣膜(自其透過加熱釋放出一部分所含的氧)來形成氧化物絕緣膜102。自其透過加熱釋放出一部分所含的氧之氧化物絕緣膜較佳為含有量超過其之化學劑量組成中的氧量之氧的氧化物絕緣膜。藉由自其透過加熱釋放出一部分所含的氧之氧化物絕緣膜，可透過加熱將氧擴散到第一氧化物半導體膜103a及第二氧化物半導體膜103b之中。氧化物絕緣膜102的典型範例包括氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁、氧化鎵、氧化鉿、及氧化釔。
氧化物絕緣膜102的厚度大於或等於50 nm，較佳大於或等於200 nm並小於或等於500 nm。藉由使用厚的氧化物絕緣膜102，可增加從氧化物絕緣膜102釋放出之氧的量，並且可減少在氧化物絕緣膜102與後續形成之氧化物半導體膜之間的界面之缺陷。
藉由濺鍍法、CVD法、或之類來形成氧化物絕緣膜102。較佳地，藉由濺鍍法輕易形成藉由熱處理從其釋放一部分的所含氧之氧化物絕緣膜。
當藉由濺鍍法形成藉由熱處理從其釋放一部分的所含氧之氧化物絕緣膜時，在沈積氣體中之氧的量較佳很大，且可使用氧、氧及稀有氣體之混合氣體、或之類。典型上，沈積氣體中的氧濃度較佳高於或等於6%並低於或等於100%。
使用透過加熱可包括三角及/或六角形晶體並具有非纖鋅礦結構、YbFe2O4結構、Yb2Fe3O7結構、及前述結構的變形結構的任一晶體結構的氧化物絕緣膜來形成第一氧化物半導體膜103a。
作為具有第一晶體結構的氧化物半導體膜的一個範例，為三成分金屬氧化物之In-Ga-Zn-O膜包括三角及/或六角形非纖鋅礦晶體。另外，為三成分金屬氧化物之In-Ga-Zn-O膜的範例包括具有YbFe2O4結構之InGaZnO4及具有Yb2Fe3O7結構之In2Ga2ZnO7，且In-Ga-Zn-O膜可具有前述結構的變形結構之任一者(M. Nakamura,N. Kimizuka,and T. Mohri,“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”,J. Solid State Chem.,1991,Vol. 93,pp. 298-315)。
作為第一氧化物半導體膜103a，可使用諸如In-Sn-Ga-Zn-O膜的四成分金屬氧化物；諸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、或Sn-Al-Zn-O膜的三成分金屬氧化物；諸如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、或In-Ga-O膜的兩成分金屬氧化物；或之類。此外，SiO2可包含在上述氧化物半導體中。在此說明書中，例如，In-Ga-Zn-O膜意指含有銦(In)、鎵(Ga)、及鋅(Zn)之氧化物膜。注意到可使用含有在高於或等於1×1017 /cm3並低於或等於5×1019 /cm3的濃度之氮的上述金屬氧化物作為第一氧化物半導體膜103a。
注意到可形成第一氧化物半導體膜103a的金屬氧化物之能隙為2 eV或更多；較佳2.5 eV或更多；更佳3 eV或更多。依照此方式，可藉由使用具有寬能隙之氧化物半導體來減少電晶體之關閉狀態電流。
使用可透過加熱具有纖鋅礦晶體結構的氧化物半導體膜來形成第二氧化物半導體膜103b。透過熱處理輕易結晶可具有纖鋅礦晶體結構的氧化物半導體膜，並且相較於可具有三角及/或六角形晶體結構之氧化物半導體膜具有高結晶度。
可使用氧化鋅、氮氧化物半導體、或之類來形成第二氧化物半導體膜103b。可藉由在高於或等於5×1019/cm3，較佳高於或等於1×1020/cm3並低於7 at.%的濃度添加氮至針對第一氧化物半導體膜103a所列之任何金屬氧化物來獲得氮氧化物半導體。
使用第二氧化物半導體膜103b作為第一氧化物半導體膜103a及後續將形成之第三氧化物半導體膜103c的晶體生長之晶種。因此，第二氧化物半導體膜103b可具有能夠允許晶體生長的厚度，典型大於或等於一原子層的厚度並小於或等於10 nm，較佳大於或等於2 nm並小於或等於5 nm。當第二氧化物半導體膜103b為薄時，可改善沈積處理及熱處理中的通量。
第一氧化物半導體膜103a及第二氧化物半導體膜103b各可藉由濺鍍法、塗覆法、印刷法、脈衝雷射蒸發法、或之類加以形成。當藉由濺鍍法形成第一氧化物半導體膜103a及第二氧化物半導體膜103b時，使用AC濺鍍設備、DC濺鍍設備、及RF濺鍍設備之一。
當藉由使用氮氧化物半導體的濺鍍法來形成第二氧化物半導體膜103b時，可藉由改變引進濺鍍設備之氣體的種類，亦即，藉由在形成第一氧化物半導體膜103a之後引進氮，來沈積氮氧化物半導體。換言之，可接續地形成第一氧化物半導體膜103a及第二氧化物半導體膜103b，此具有高生產力。
接下來，以和實施例1中的那些類似之方式，履行第一熱處理。
第一熱處理允許晶體生長從第二氧化物半導體膜103b的表面朝第一氧化物半導體膜103a開始。由於輕易結晶第二氧化物半導體膜103b，結晶整個第二氧化物半導體膜103b成為具有第二晶體結構(其為纖鋅礦晶體結構)的氧化物半導體膜104b。此外，由於晶體生長從第二氧化物半導體膜103b的表面朝第一氧化物半導體膜103a進行，形成c軸對準之晶體區域。亦即，具有第二晶體結構的氧化物半導體膜104b包括在a-b面的一上平面中形成六角形形狀之鍵。另外，包括六角形鍵之層係在厚度方向(c軸方向)中堆疊並鍵結，而獲得c軸對準。
當繼續第一熱處理時，以具有第二晶體結構的氧化物半導體膜104b作為晶種，第一氧化物半導體膜103a的晶體生長從與具有第二晶體結構的氧化物半導體膜104b之界面朝氧化物絕緣膜102繼續進行。具有第二晶體結構的氧化物半導體膜104b在c軸方向中對準，藉由使用具有第二晶體結構的氧化物半導體膜104b作為晶種，第一氧化物半導體膜103a中的晶體可生長而變成與具有第二晶體結構的氧化物半導體膜104b的晶軸大致上對準。亦即，第一氧化物半導體膜103a中的晶體可在對準c軸的同時生長。亦即，具有第一晶體結構的氧化物半導體膜104a包括在a-b面的一上平面中形成六角形形狀之鍵。另外，包括六角形鍵之層係在厚度方向(c軸方向)中堆疊並鍵結，而獲得c軸對準。透過上述步驟，可形成具有c軸對準之第一晶體結構的氧化物半導體膜104a(見第10B圖)。
在透過第一熱處理晶體生長從第二氧化物半導體膜103b之表面垂直進行的情況中，具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b的c軸與該表面大致上垂直。
另外，透過第一熱處理，釋放出在第一氧化物半導體膜103a及第二氧化物半導體膜103b中所含的氫(亦即，發生脫氫或脫水)且氧化物絕緣膜102中所含的一部分氧擴散到第一氧化物半導體膜103a、第二氧化物半導體膜103b、及氧化物絕緣膜102的一區域(其係與第一氧化物半導體膜103a之界面附近)。藉由此步驟，可減少第一氧化物半導體膜103a及第二氧化物半導體膜103b中所包括的氧缺陷；此外，氧擴散到在第一氧化物半導體膜103a附近的氧化物絕緣膜102之區域允許減少在氧化物絕緣膜102與第一氧化物半導體膜103a之間的界面的缺陷。結果，可形成其中氫濃度及氧缺陷已減少之具有第一晶體結構的氧化物半導體膜104a及具有第二晶體結構的氧化物半導體膜104b。
接下來，如第10C圖中所示，在具有第二晶體結構的氧化物半導體膜104b上方形成第三氧化物半導體膜103c。可藉由使用和第一氧化物半導體膜103a的那些類似之材料及形成方法來形成第三氧化物半導體膜103c。可藉由從業員根據欲製造的裝置適當地判定第三氧化物半導體膜103c的厚度。例如，第一氧化物半導體膜103a、第二氧化物半導體膜103b、及第三氧化物半導體膜103c的總厚度可大於或等於10 nm並小於或等於200 nm。
藉由在以濺鍍法形成第一氧化物半導體膜103a、第二氧化物半導體膜103b、及第三氧化物半導體膜103c之一或更多者時將濺鍍設備之處理室的洩漏率設定成1×10-10 Pa‧m3/s或更低，可在濺鍍法之形成期間抑制如鹼金屬或氫之雜質進入到第一氧化物半導體膜103a、第二氧化物半導體膜103b、及第三氧化物半導體膜103c之中。此外，使用捕集真空泵(例如，低溫泵)作為抽空系統，可減少來自抽空系統之如鹼金屬或氫之雜質的逆流。
此外，可在加熱引進濺鍍設備之處理室內之氣體(諸如氮氣、氧氣、或氬氣)的狀態中形成第一氧化物半導體膜103a、第二氧化物半導體膜103b、及第三氧化物半導體膜103c之一或更多者。因此，可減少第一氧化物半導體膜103a、第二氧化物半導體膜103b、及第三氧化物半導體膜103c之一或更多者中之氫含量。
此外，在藉由濺鍍法形成第一氧化物半導體膜103a、第二氧化物半導體膜103b、及第三氧化物半導體膜103c之一或更多者之前，履行預熱處理以移除濺鍍設備或靶材表面或內部所含之濕氣或氫。因此，可減少第一氧化物半導體膜103a、第二氧化物半導體膜103b、及第三氧化物半導體膜103c之一或更多者中之氫含量。
接下來，履行第二熱處理。第二熱處理的溫度高於或等於150℃並低於或等於650℃，較佳高於或等於200℃並低於或等於500℃。另外，第二熱處理的加熱時間長於或等於一分鐘並短於或等於24小時。
可以和第一熱處理的那個類似之周圍環境中履行第二熱處理。另外，可針對第二熱處理適當使用和第一熱處理的那個類似之加熱設備。
第二熱處理允許晶體生長從具有第二晶體結構的氧化物半導體膜104b(其為纖鋅礦結構)朝第三氧化物半導體膜103c開始。具有第二晶體結構的氧化物半導體膜104b中的晶體為c軸對準；因此，藉由使用具有第二晶體結構的氧化物半導體膜104b作為晶種，第三氧化物半導體膜103c中的晶體可生長而使得和具有第二晶體結構的氧化物半導體膜104b的晶軸大致上對準，如同在第一氧化物半導體膜103a的情況中一般。亦即，第三氧化物半導體膜103c中的晶體可在對準c軸的同時生長。亦即，具有第三晶體結構的氧化物半導體膜104c包括在a-b面的一上平面中形成六角形形狀之鍵。另外，包括六角形鍵之層係在厚度方向(c軸方向)中堆疊並鍵結，而獲得c軸對準。透過上述步驟，可形成具有c軸對準之第三晶體結構的氧化物半導體膜104c。此外，由於使用具有第二晶體結構的氧化物半導體膜104b發生晶體生長，增進第三氧化物半導體膜103c的生長，所以具有第三晶體結構的氧化物半導體膜104c的表面具有高均勻度及高結晶度(見第10D圖)。
在透過第二熱處理晶體生長從具有第二晶體結構的氧化物半導體膜104b之表面垂直進行的情況中，具有第三晶體結構的氧化物半導體膜104c的c軸與具有第二晶體結構的氧化物半導體膜104b之該表面大致上垂直。
此外，透過透過第二熱處理，如在第一熱處理的情況中般，釋放第三氧化物半導體膜103c中所含的氫(亦即，發生脫氫或脫水)。結果，可形成其中氫濃度經減少的具有第三晶體結構的氧化物半導體膜104c。
透過上述步驟，可形成具有第一晶體結構的氧化物半導體膜104a、具有第二晶體結構的氧化物半導體膜104b、及具有第三晶體結構的氧化物半導體膜104c；注意到第一至第三晶體結構為三角及/或六角形晶體結構。可減少具有第一晶體結構的氧化物半導體膜104a、具有第二晶體結構的氧化物半導體膜104b、及具有第三晶體結構的氧化物半導體膜104c中之氫濃度及氧缺陷。若氫包含在氧化物半導體中，其之部分充當施子而產生電子作為載子。另外，氧化物半導體中之氧缺陷也充當施子而產生電子作為載子。因此，當在具有第一晶體結構的氧化物半導體膜104a、具有第二晶體結構的氧化物半導體膜104b、及具有第三晶體結構的氧化物半導體膜104c中減少氫濃度及氧缺陷時，可減少氧化物半導體中之載子濃度，並可抑制後續將製造之電晶體的臨限電壓之負位移。有鑑於這些原因，具有第一晶體結構的氧化物半導體膜104a、具有第二晶體結構的氧化物半導體膜104b、及具有第三晶體結構的氧化物半導體膜104c中之氫濃度及氧缺陷的數量之減少導致後續將製造之電晶體的臨限電壓之負位移。
接下來，以和實施例1類似的方式，在具有第三晶體結構的氧化物半導體膜104c上方形成遮罩，並接著使用遮罩來選擇性蝕刻具有第一晶體結構的氧化物半導體膜104a、具有第二晶體結構的氧化物半導體膜104b、及具有第三晶體結構的氧化物半導體膜104c，以形成具有第一晶體結構之氧化物半導體膜105a、具有第二晶體結構之氧化物半導體膜105b、及具有第三晶體結構之氧化物半導體膜105c。注意到第一晶體結構之氧化物半導體膜105a、具有第二晶體結構之氧化物半導體膜105b、及具有第三晶體結構之氧化物半導體膜105c統稱為氧化物半導體堆疊105。之後，移除遮罩。
接下來，形成接觸氧化物半導體堆疊105的該對電極106。接著，在氧化物絕緣膜102、氧化物半導體堆疊105、及該對電極106上方形成閘極絕緣膜107。之後，在閘極絕緣膜107上方形成閘極電極108。可在閘極絕緣膜107及閘極電極108上方形成絕緣膜109(參見第10E圖)。
可藉由使用和實施例1中所述的該對電極106的那些類似之材料及形成方法來適當地形成該對電極106。
注意到可以下列方式形成氧化物半導體堆疊105及該對電極106。在具有第三晶體結構的氧化物半導體膜104c上方形成導電膜之後，使用多色調光罩來形成凹凸形狀的遮罩。使用該遮罩來蝕刻具有第一晶體結構的氧化物半導體膜104a、具有第二晶體結構的氧化物半導體膜104b、具有第三晶體結構的氧化物半導體膜104c、及導電膜。接著，藉由灰化分隔該凹凸形狀的遮罩。使用該分隔的遮罩來選擇性蝕刻導電膜。在此程序中，可減少光罩數量及光刻程序中之步驟數量。
可藉由使用和實施例1中所述的閘極絕緣膜107的那些類似之材料及形成方法來適當地形成閘極絕緣膜107。
在形成閘極絕緣膜107之前，可暴露氧化物半導體堆疊105的表面至諸如氧、臭氧、或二氮一氧化碳的氧化氣體之電漿以加以氧化，藉此減少氧缺陷。
可藉由使用和實施例1中所述的閘極電極108的那些類似之材料及形成方法來適當地形成閘極電極108。
注意到，在形成閘極絕緣膜107或形成絕緣膜109之後，可在含有很少氫及濕氣(以濕氣而言，例如，露點低於或等於-40℃，較佳低於或等於-60℃)的周圍環境(諸如氮周圍環境、氧周圍環境、或乾空氣周圍環境)中履行熱處理(溫度範圍：高於或等於150℃並低於或等於650℃，較佳高於或等於200℃並低於或等於500℃)。
透過上述步驟，可製造一種電晶體，其之通道包括氧化物半導體堆疊，該氧化物半導體堆疊包括在a-b面中具有六角形鍵的晶體及c軸對準三角及/或六角形結構。
在此實施例中所述的氧化物半導體堆疊在與閘極絕緣膜的界面附近具有高結晶度及均勻度並因此具有穩定的電氣特性；據此，可獲得高度可靠的電晶體。包括在a-b面中具有六角形鍵的晶體區域及c軸對準三角及/或六角形結構的氧化物半導體堆疊係用於電晶體的通道區域，藉此可製造出其中在光照射或對電晶體履行偏壓一溫度應力(BT)測試前或後之間的臨限電壓之改變量很小且具有穩定的電氣特性之電晶體。
注意到氧氮化物半導體具有比氧化物半導體更小的能隙，並因此在其中載子輕易流動。因此，藉由減少電晶體中之具有第三晶體結構之氧化物半導體膜105c的厚度，獲得其中具有第二晶體結構之氧化物半導體膜105b充當通道之埋入式通道電晶體。結果，可製造出一種電晶體，其具有合意的電氣特性而無閘極絕緣膜107與具有第三晶體結構之氧化物半導體膜105c之間的界面條件之影響。
(實施例4)
在此實施例中，將參照第11A及11B圖及第12A至12D圖敘述與實施例3不同之電晶體的結構和其之製造方法。此實施例與實施例3的不同之處在於在氧化物絕緣膜與氧化物半導體堆疊之間設置一對電極。注意到第11B圖相應於沿著第11A圖(其為上視圖)中之點虛線C-D的剖面圖。在第11A圖中，並未繪示基板101、氧化物絕緣膜102、閘極絕緣膜117、及絕緣膜119。第12A至12D圖為繪示第11B圖中所示之電晶體的製程之剖面圖。
第11B圖中所示之電晶體包括形成在基板101上方之氧化物絕緣膜102；形成在氧化物絕緣膜102上方並作用為源極電極和汲極電極的的一對電極116；覆蓋氧化物絕緣膜102及作用為源極電極和汲極電極的的該對電極116之氧化物半導體堆疊115；形成在氧化物絕緣膜102、該對電極116、及氧化物半導體堆疊115上方之閘極絕緣膜117；及重疊氧化物半導體堆疊115且以閘極絕緣膜117夾設其間之閘極電極118。此外，可設置覆蓋閘極絕緣膜117和閘極電極118的絕緣膜119。此外，可設置接觸在絕緣膜119之開口中的該對電極116之一對佈線120。
氧化物半導體堆疊115的特徵在於堆疊有具有第一晶體結構之氧化物半導體膜115a，其接觸氧化物絕緣膜102及該對電極116；具有第二晶體結構之氧化物半導體膜115b，其接觸具有第一晶體結構之氧化物半導體膜115a；及具有第三晶體結構之氧化物半導體膜115c，其接觸具有第二晶體結構之氧化物半導體膜115b及閘極絕緣膜117。
亦即，具有第一晶體結構之氧化物半導體膜115a及具有第三晶體結構之氧化物半導體膜115c設置在具有第二晶體結構之氧化物半導體膜115b的下方及上方。
此外，氧化物半導體堆疊115的特徵在於使用具有第二晶體結構之氧化物半導體膜115b作為種晶而在具有第一晶體結構之氧化物半導體膜115a及具有第三晶體結構之氧化物半導體膜115c中發生晶體生長。
具有第一晶體結構之氧化物半導體膜115a及具有第三晶體結構之氧化物半導體膜115c的晶體結構各為三角及/或六角形晶體結構及YbFe2O4結構、Yb2Fe3O7結構、和非纖鋅礦結構的任一者。注意到非纖礦結構為並非三角及/或六角形纖鋅礦類型的晶體結構。
此外，具有第二晶體結構之氧化物半導體膜115b為纖鋅礦結構，其為三角及/或六角形晶體結構之一。
如同在實施例3中般，由於具有第一晶體結構之氧化物半導體膜115a、具有第二晶體結構之氧化物半導體膜115b、及具有第三晶體結構之氧化物半導體膜115c全部都包括三角及/或六角形晶體，可從c軸方向觀察到六角形晶格影像。
注意到具有第一晶體結構之氧化物半導體膜115a、具有第二晶體結構之氧化物半導體膜115b、及具有第三晶體結構之氧化物半導體膜115c的各者為非單晶，非全部在非晶態中，且包括c軸對準晶體區域。亦即，每一個氧化物半導體膜具有非晶區域及c軸對準晶體區域。
接下來，將參照第12A至12D圖敘述製造第11B圖中的電晶體之方法。
如第12A圖中所示，如同在實施例1中般，在基板101上方形成氧化物絕緣膜102。接著，在氧化物絕緣膜102上方形成該對電極116。然後，在該對電極116及氧化物絕緣膜102上方形成第一氧化物半導體膜113a及第二氧化物半導體膜113b。
可藉由使用和實施例1中所述的該對電極106之那些類似的材料及形成方法來適當地形成該對電極116。
可藉由使用和實施例1中所述的第一氧化物半導體膜103a及第二氧化物半導體膜103b之那些類似的材料及形成方法來適當地形成第一氧化物半導體膜113a及第二氧化物半導體膜113b。
接下來，以和實施例1中的那些類似之方式，履行第一熱處理。第一熱處理允許晶體生長從第二氧化物半導體膜113b的表面朝第一氧化物半導體膜113a開始，使得第二氧化物半導體膜113b成為具有第二晶體結構(其為纖鋅礦晶體結構)的氧化物半導體膜114b。具有第二晶體結構的氧化物半導體膜114b包括c軸對準晶體。
當繼續第一熱處理時，以具有第二晶體結構的氧化物半導體膜114b作為晶種，第一氧化物半導體膜113a的晶體生長從與具有第二晶體結構的氧化物半導體膜114b之界面朝氧化物絕緣膜102繼續進行，以形成具有第一晶體結構的氧化物半導體膜114a。具有第一晶體結構的氧化物半導體膜114a包括c軸對準晶體區域。
接下來，在具有第二晶體結構的氧化物半導體膜114b上方形成第三氧化物半導體膜113c(見第12B圖)。可藉由使用和實施例3中的第三氧化物半導體膜103c的那些類似之材料及形成方法來適當地形成第三氧化物半導體膜113c。
接下來，以和實施例3中的那些類似的方式，履行第二熱處理。第二熱處理允許晶體生長從具有第二晶體結構的氧化物半導體膜114b(其為纖鋅礦結構)的表面朝第三氧化物半導體膜113c開始，以使第三氧化物半導體膜113c變成具有第三晶體結構的氧化物半導體膜114c。具有第三晶體結構的氧化物半導體膜114c包括c軸對準晶體區域(見第12C圖)。
透過上述步驟，可形成具有第一晶體結構的氧化物半導體膜114a、具有第二晶體結構的氧化物半導體膜114b、及具有第三晶體結構的氧化物半導體膜114c；注意到第一至第三晶體結構為三角及/或六角形晶體結構。
接下來，在具有第三晶體結構的氧化物半導體膜114c上方形成遮罩，並接著使用遮罩來選擇性蝕刻具有第一晶體結構的氧化物半導體膜114a、具有第二晶體結構的氧化物半導體膜114b、及具有第三晶體結構的氧化物半導體膜114c，以形成具有第一晶體結構之氧化物半導體膜115a、具有第二晶體結構之氧化物半導體膜115b、及具有第三晶體結構之氧化物半導體膜115c。注意到具有第一晶體結構之氧化物半導體膜115a、具有第二晶體結構之氧化物半導體膜115b、及具有第三晶體結構之氧化物半導體膜115c統稱為氧化物半導體堆疊115。之後，移除遮罩。
接下來，在氧化物絕緣膜102、該對電極116、及氧化物半導體堆疊115上方形成閘極絕緣膜117。接著，在閘極絕緣膜117上方形成閘極電極118。
之後，在閘極絕緣膜117及閘極電極118上方形成絕緣膜119。接著，在絕緣膜119上方形成遮罩後，部分蝕刻閘極絕緣膜117及絕緣膜119以形成開口。接著，可形成經由該些開口連接到該對電極116之佈線120(見第12D圖)。
可藉由使用和實施例1中所述的閘極絕緣膜107之那些類似的材料及形成方法來適當地形成閘極絕緣膜117。
可藉由使用和實施例1中所述的閘極電極108之那些類似的材料及形成方法來適當地形成閘極電極118。
可藉由使用和實施例1中所述的絕緣膜109之那些類似的材料及形成方法來適當地形成絕緣膜119。
可藉由使用和該對電極116之那些類似的材料及形成方法來適當地形成佈線120。
透過上述步驟，可製造一種電晶體，其之通道區域包括氧化物半導體堆疊，該氧化物半導體堆疊包括在a-b面中具有六角形鍵的晶體區域及c軸對準三角及/或六角形結構。
在此實施例中所述的氧化物半導體堆疊在與閘極絕緣膜的界面附近具有高結晶度及均勻度並因此具有穩定的電氣特性；據此，可獲得高度可靠的電晶體。包括在a-b面中具有六角形鍵的晶體區域及c軸對準三角及/或六角形結構的氧化物半導體堆疊係用於電晶體的通道區域，藉此可製造出其中在光照射或對電晶體履行偏壓-溫度應力(BT)測試前或後之間的臨限電壓之改變量很小且具有穩定的電氣特性之電晶體。
注意到此實施例可和任何其他實施例適當地結合。
(實施例5)
在此實施例中，將參照第13A及13B圖及第14A至14D圖敘述與實施例1至4中的電晶體結構不同之電晶體的結構和其之製造方法。此實施例與實施例1至4的不同之處在於在氧化物絕緣膜與閘極絕緣膜之間設置閘極電極。亦即，雖在實施例1至4中敘述頂閘極電晶體，將在此實施例中敘述底閘極電晶體。注意到第13B圖相應於沿著第13A圖(其為上視圖)中之點虛線E-F的剖面圖。在第13A圖中，並未繪示基板101、氧化物絕緣膜102、閘極絕緣膜127、及絕緣膜129。第14A至14D圖為繪示第13B圖中所示之電晶體的製程之剖面圖。
第13B圖中所示之電晶體包括形成在基板101上方的氧化物絕緣膜102；形成在氧化物絕緣膜102上的閘極電極128；覆蓋氧化物絕緣膜102及閘極電極128的閘極絕緣膜127；覆蓋閘極電極128且閘極絕緣膜127設置在其間之氧化物半導體堆疊125；及接觸氧化物半導體堆疊125並充當源極電極及汲極電極之一對電極126。此外，可設置覆蓋閘極絕緣膜127、氧化物半導體堆疊125、及該對電極126的絕緣膜129。
氧化物半導體堆疊125的特徵在於堆疊有具有第一晶體結構之氧化物半導體膜125b，其接觸閘極絕緣膜127，及具有第二晶體結構之氧化物半導體膜125c，其接觸具有第一晶體結構之氧化物半導體膜125b。
此外，氧化物半導體堆疊125的特徵在於使用具有第一晶體結構之氧化物半導體膜125b作為種晶而在具有第二晶體結構之氧化物半導體膜125c中發生晶體生長。
具有第一晶體結構之氧化物半導體膜125b具有纖鋅礦晶體結構，其為三角及/或六角形晶體結構之一。
具有第二晶體結構之氧化物半導體膜125c包括三角及/或六角形晶體結構並具有YbFe2O4結構、Yb2Fe3O7結構、和非纖鋅礦結構的任一晶體結構。
由於具有第一晶體結構之氧化物半導體膜及具有第二晶體結構之氧化物半導體膜兩者皆包括三角及/或六角形晶體，可從c軸方向觀察到六角形晶格影像。
具有第一晶體結構之氧化物半導體膜125b及具有第二晶體結構之氧化物半導體膜125c的各者為非單晶，非全部在非晶態中，且包括c軸對準晶體區域。亦即，每一個氧化物半導體膜具有非晶區域及c軸對準晶體區域。
注意到氧化物半導體堆疊125具有兩層結構，在此，包括具有第一晶體結構之氧化物半導體膜125b及具有第二晶體結構之氧化物半導體膜125c；然而，可如實施例3及4中般形成三層氧化物半導體堆疊。
接下來，將參照第14A至14D圖敘述製造第13B圖中的電晶體之方法。
如第14A圖中所示，如同在實施例1中般，在基板101上方形成氧化物絕緣膜102。接著，在氧化物絕緣膜102上方形成閘極電極128。然後，在氧化物絕緣膜102及閘極電極128上方形成閘極絕緣膜127。之後，在閘極絕緣膜127上方形成第一氧化物半導體膜123b。
可藉由使用和實施例1中所述的閘極電極108及閘極絕緣膜107之那些類似的材料及形成方法來適當地形成閘極電極128及閘極絕緣膜127。
可藉由使用和實施例1中所述的第二氧化物半導體膜103b之那些類似的材料及形成方法來適當地形成第一氧化物半導體膜123b。
接下來，以和實施例1中的那些類似之方式，履行第一熱處理。第一熱處理允許晶體生長從第一氧化物半導體膜123b的表面朝閘極絕緣膜127開始，以形成具有第一晶體結構的氧化物半導體膜124b。具有第一晶體結構的氧化物半導體膜124b包括c軸對準晶體區域。
接下來，在具有第一晶體結構的氧化物半導體膜124b上方形成第二氧化物半導體膜123c(見第14B圖)。可藉由使用和實施例3中所述的第三氧化物半導體膜103c之那些類似的材料及形成方法來適當地形成第二氧化物半導體膜123c。
接下來，以和實施例3中類似的方式，履行第二熱處理。此熱處理允許晶體生長從和具有第一晶體結構的氧化物半導體膜124b之界面朝第二氧化物半導體膜123c開始，以使第二氧化物半導體膜123c變成具有第二晶體結構的氧化物半導體膜124c。具有第二晶體結構的氧化物半導體膜124c包括c軸對準晶體區域(見第14C圖)。
透過上述步驟，可形成具有第一晶體結構的氧化物半導體膜124b及第二晶體結構的氧化物半導體膜124c。
接下來，在具有第二晶體結構的氧化物半導體膜124c上方形成遮罩，並接著使用該遮罩選擇性蝕刻具有第一晶體結構的氧化物半導體膜124b及具有第二晶體結構的氧化物半導體膜124c，以形成具有第一晶體結構之氧化物半導體膜125b及具有第二晶體結構之氧化物半導體膜125c。注意到具有第一晶體結構之氧化物半導體膜125b及具有第二晶體結構之氧化物半導體膜125c統稱為氧化物半導體堆疊115。之後，移除遮罩。
接下來，以和實施例1中的那些類似的方式，形成該對電極126。
接下來，在閘極絕緣膜127、該對電極126、及氧化物半導體堆疊125上方形成絕緣膜129(見第14D圖)。
可藉由使用和實施例1中所述的絕緣膜109之那些類似的材料及形成方法來適當地形成絕緣膜129。
透過上述步驟，可製造一種電晶體，其之通道區域包括氧化物半導體堆疊，該氧化物半導體堆疊包括在a-b面中具有六角形鍵的晶體區域及c軸對準三角及/或六角形結構。
注意到在此實施例中敘述通道經蝕刻的電晶體；然而，此實施例可應用至通道保護電晶體。
氧化物半導體堆疊在與閘極絕緣膜的界面附近具有高結晶度及均勻度並因此具有穩定的電氣特性；據此，可獲得高度可靠的電晶體。包括在a-b面中具有六角形鍵的晶體及c軸對準三角及/或六角形結構的氧化物半導體堆疊係用於電晶體的通道區域，藉此可製造出其中在光照射或對電晶體履行偏壓-溫度應力(BT)測試前或後之間的臨限電壓之改變量很小且具有穩定的電氣特性之電晶體。
注意到氧氮化物半導體具有比氧化物半導體更小的能隙，並因此在其中載子輕易流動。因此，藉由使用氧氮化物半導體膜來形成具有第一晶體結構之氧化物半導體膜125b，其接觸閘極絕緣膜127，可製造具有合意的電氣特性之電晶體。
注意到此實施例可和任何其他實施例適當地結合。
(實施例6)
在此實施例中，將參照第15A及15B圖及第16A至16D圖敘述與實施例1至5中的電晶體結構不同之電晶體的結構和其之製造方法。在此實施例中，將敘述底閘極電晶體。該電晶體與實施例5中的那個不同之處在於在氧化物絕緣膜與氧化物半導體膜之間設置一對電極。注意到第15B圖相應於沿著第15A圖(其為上視圖)中之點虛線G-H的剖面圖。在15A圖中，並未繪示基板101、氧化物絕緣膜102、閘極絕緣膜137、及絕緣膜139。第16A至16D圖為繪示第15B圖中所示之電晶體的製程之剖面圖。
第15B圖中所示之電晶體包括形成在基板101上方的氧化物絕緣膜102；形成在氧化物絕緣膜102上的閘極電極138；覆蓋氧化物絕緣膜102及閘極電極138的閘極絕緣膜137；充當源極電極及汲極電極之一對電極136；及接觸閘極絕緣膜137和該對電極136的氧化物半導體堆疊135。此外，可設置覆蓋閘極絕緣膜137、氧化物半導體堆疊135、及該對電極136的絕緣膜139。
氧化物半導體堆疊135的特徵在於堆疊有具有第一晶體結構之氧化物半導體膜135b，其接觸閘極絕緣膜137，及具有第二晶體結構之氧化物半導體膜135c，其接觸具有第一晶體結構之氧化物半導體膜135b。
此外，氧化物半導體堆疊135的特徵在於使用具有第一晶體結構之氧化物半導體膜135b作為種晶而在具有第二晶體結構之氧化物半導體膜135c中發生晶體生長。
具有第一晶體結構之氧化物半導體膜135b具有纖鋅礦晶體結構，其為三角及/或六角形晶體結構之一。
具有第二晶體結構之氧化物半導體膜135c包括三角及/或六角形晶體結構並具有YbFe2O4結構、Yb2Fe3O7結構、和非纖鋅礦結構的任一晶體結構。
由於具有第一晶體結構之氧化物半導體膜及具有第二晶體結構之氧化物半導體膜兩者皆包括三角及/或六角形晶體，可從c軸方向觀察到六角形晶格影像。
具有第一晶體結構之氧化物半導體膜135b及具有第二晶體結構之氧化物半導體膜135c的各者為非單晶，非全部在非晶態中，且包括c軸對準晶體區域。亦即，每一個氧化物半導體膜具有非晶區域及c軸對準晶體區域。
注意到氧化物半導體堆疊135具有兩層結構，在此，包括具有第一晶體結構之氧化物半導體膜135b及具有第二晶體結構之氧化物半導體膜135c；然而，可如實施例3及4中般形成三層氧化物半導體堆疊。
接下來，將參照第16A至16D圖敘述製造第15B圖中的電晶體之方法。
如第16A圖中所示，如同在實施例1中般，在基板101上方形成氧化物絕緣膜102。接下來，在氧化物絕緣膜102上方形成閘極電極138。然後，在氧化物絕緣膜102及閘極電極138上方形成閘極絕緣膜137。之後，在閘極絕緣膜137上方形成該對電極136。接著，在閘極絕緣膜137及該對電極136上方形成第一氧化物半導體膜133b。
可藉由使用和實施例3中所述的閘極電極108、閘極絕緣膜107、及第二氧化物半導體膜103b之那些類似的材料及形成方法來適當地形成閘極電極138、閘極絕緣膜137、及第一氧化物半導體膜133b。
接下來，以和實施例1中的那些類似之方式，履行第一熱處理。第一熱處理允許晶體生長從第一氧化物半導體膜133b的表面朝閘極絕緣膜137開始，以使第一氧化物半導體膜133b變成具有第一晶體結構的氧化物半導體膜134b。具有第一晶體結構的氧化物半導體膜134b包括c軸對準晶體區域。
接下來，在具有第一晶體結構的氧化物半導體膜134b上方形成第二氧化物半導體膜133c(見第16B圖)。可藉由使用和實施例3中所述的第三氧化物半導體膜103c之那些類似的材料及形成方法來適當地形成第二氧化物半導體膜133c。
接下來，以和實施例3中類似的方式，履行第二熱處理。此熱處理允許晶體生長從和具有第一晶體結構的氧化物半導體膜134b之界面朝第二氧化物半導體膜133c開始，以使第二氧化物半導體膜133c變成具有第二晶體結構的氧化物半導體膜134c。具有第二晶體結構的氧化物半導體膜134c包括c軸對準晶體區域(見第16C圖)。
透過上述步驟，可形成具有第一晶體結構的氧化物半導體膜134b及具有第二晶體結構的氧化物半導體膜134c。
接下來，在具有第二晶體結構的氧化物半導體膜134c上方形成遮罩，並接著使用該遮罩選擇性蝕刻具有第一晶體結構的氧化物半導體膜134b及具有第二晶體結構的氧化物半導體膜134c，以形成具有第一晶體結構之氧化物半導體膜135b及具有第二晶體結構之氧化物半導體膜135c。注意到第一晶體結構之氧化物半導體膜135b及具有第二晶體結構之氧化物半導體膜135c統稱為氧化物半導體堆疊135。之後，移除遮罩。
接下來，在氧化物絕緣膜102、該對電極136、及氧化物半導體堆疊135上方形成絕緣膜139(見第16D圖)。
可藉由使用和實施例3中所述的絕緣膜109之那些類似的材料及形成方法來適當地形成絕緣膜139。
透過上述步驟，可製造一種電晶體，其之通道區域包括氧化物半導體堆疊，該氧化物半導體堆疊包括在a-b面中具有六角形鍵的晶體及c軸對準三角及/或六角形結構。
注意到在此實施例中敘述通道經蝕刻的電晶體；然而，此實施例可應用至通道保護電晶體。
氧化物半導體堆疊在與閘極絕緣膜的界面附近具有高結晶度及均勻度並因此具有穩定的電氣特性；據此，可獲得高度可靠的電晶體。包括在a-b面中具有六角形鍵的晶體區域及c軸對準三角及/或六角形結構的氧化物半導體堆疊係用於電晶體的通道區域，藉此可製造出其中在光照射或對電晶體履行偏壓-溫度應力(BT)測試前或後之間的臨限電壓之改變量很小且具有穩定的電氣特性之電晶體。
注意到此實施例可和任何其他實施例適當地結合。
(實施例7)
在此實施例中，將敘述實施例1至6的任何者中所述之電晶體具有複數閘極電極的情況。雖在此實施例中使用實施例5中所述的電晶體，此實施例可適當地應用至實施例1至4和實施例6中所述的電晶體。
以和實施例5中的那個類似之方式，如第17圖中所示般，在基板101上方形成氧化物絕緣膜102，並在氧化物絕緣膜102上方形成第一閘極電極148a及第一閘極絕緣膜147a。接著，在第一閘極絕緣膜147a上方形成其中堆疊有具有第一晶體結構之氧化物半導體膜125b及具有第二晶體結構之氧化物半導體膜125c的氧化物半導體堆疊125、該對電極126、及第二閘極絕緣膜147b。
接下來，在第二閘極絕緣膜147b上方重疊氧化物半導體堆疊125的區域中形成第二閘極電極148b。可在第二閘極絕緣膜147b及第二閘極電極148b上方形成絕緣膜129作為保護膜。
第一閘極電極148a和第二閘極電極148b可被形成以類似於實施例1中所述之閘極電極108的方式。
可以和實施例1中的閘極絕緣膜107的那個類似之材料及形成方法來適當地形成第一閘極絕緣膜147a及第二閘極絕緣膜147b。
可連接第一閘極電極148a及第二閘極電極148b。在此情況中，第一閘極電極148a及第二閘極電極148b具有相同電位且在氧化物半導體堆疊125的第一閘極電極148a側上及第二閘極電極148b側上形成通道區域，並藉此可增加電晶體之啟通狀態電流及場效遷移率。
或者，亦可不連接第一閘極電極148a及第二閘極電極148b並供應不同電位。在此情況中，可控制電晶體的臨限電壓。
在此實施例中，在氧化物半導體堆疊125與第二閘極絕緣膜147b之間形成該對電極126，但該對電極126可形成在第一閘極絕緣膜147a與氧化物半導體堆疊125之間。
透過上述步驟，可製造具有複數閘極電極之電晶體。
(實施例8)
在此實施例中，於下將敘述一個實施例，其中製造出一個顯示裝置，其包括設置在一個基板上方的驅動器電路之至少一部分及配置在畫素部中的電晶體。
根據實施例1至7之任一者形成配置在畫素部中的電晶體。此外，在任何實施例1至7中所述之電晶體為n通道電晶體，並因此可在和畫素部之電晶體相同的基板上方形成在諸多驅動器電路之中可使用n通道電晶體所形成之一個驅動器電路的一部分。
第18A圖繪示主動矩陣顯示裝置的區塊圖之一個實施例。在顯示裝置中的基板5300上方，設置畫素部5301、第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304。在畫素部5301中，配置從信號線驅動器電路5304延伸的複數信號線且配置從第一掃描線驅動器電路5302及第二掃描線驅動器電路5303延伸的複數掃描線。注意到在其中掃描線及信號線互相交叉的個別區域中以矩陣形式設置包括顯示元件之畫素。此外，在顯示裝置中之基板5300經由連結點(如撓性印刷電路(FPC))連接至一個時序控制電路(亦稱為控制器或控制器IC)。
在第18A圖中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、信號線驅動器電路5304形成在與畫素部5301相同的基板5300上方。依此，減少設置在外部之驅動器電路或之類的構件數量，故可實現成本減少。此外，若驅動器電路設置在基板5300外部，會需要延長佈線且佈線連結的數量會增加。然而，若在基板5300上方設置驅動器電路，可減少佈線連結的數量。依此，可實現可靠度及產率的改善。
第18B圖繪示畫素部之電路組態的一範例。在此，顯示VA液晶顯示面板的畫素結構。
在此畫素結構中，在一個畫素中包括複數畫素電極，且一個電晶體連接至畫素電極之各者。由不同的閘極信號驅動該些電晶體。亦即，獨立地控制供應至在多域畫素中之個別畫素電極的信號。
電晶體628的閘極佈線602及電晶體629的閘極佈線603為分離，所以可供應不同的閘極信號至其。相反地，作用為資料線之源極或汲極電極616係由電晶體628及629所共同使用。針對電晶體628及629的各者，可適當使用實施例1至7中所述的任何電晶體。
第一畫素電極及第二畫素電極具有不同的形狀並藉由一裂縫分開。設置第二畫素電極以圍繞呈V形狀散開的第一畫素電極之外側。藉由電晶體628及629使第一及第二畫素電極之間的電壓施加之時序有所不同以控制液晶之對準。電晶體628連接至閘極佈線602，且電晶體629連接至閘極佈線603。當施加不同閘極信號至閘極佈線602及閘極佈線603時，可變化電晶體628及電晶體629的操作時序。
此外，使用電容器佈線690、充當電介質之閘極絕緣膜、及電連接至第一畫素電極或第二畫素電極的電容器電極來形成儲存電容器。
第一畫素電極、液晶層、及相對電極互相重疊以形成第一液晶元件651。第二畫素電極、該液晶層、及該相對電極互相重疊以形成第二液晶元件652。畫素結構為一個多域結構，其中第一液晶元件651及第二液晶元件652設置在一個畫素中。
注意到畫素結構不限於第18B圖中所示者。例如，可添加切換器、電阻器、電容器、電晶體、感測器、或邏輯電路至第18B圖中所示之畫素。
在此實施例中，顯示VA液晶顯示面板的一個實施例；然而，本發明之一個實施例不特別限於此且可應用至各種模式之液晶顯示裝置。例如，作為改善視角特性之一種方法，本發明之一個實施例可應用至橫向電場模式(亦稱為IPS模式)，其中施加在水平方向中至基板的主要表面的電場到液晶層。
例如，較佳使用呈現藍相(針對此IPS液晶顯示面板無需對準膜)的液晶。藍相為液晶相之一，其正好在當膽固醇液晶的溫度增加時膽固醇相改變成各向同性相之前產生。由於藍相僅產生在窄的溫度範圍內，針對液晶元件的液晶層使用其混合有手性劑之液晶組成物來改善該溫度範圍。包括呈現藍相之液晶及手性劑之液晶組成物具有1毫秒或更少之短響應時間，且具有光學各向同性，這使得對準處理變成不必要且視角相依性變小。
此外，為了改善液晶顯示裝置的移動影像特性，可採用一種驅動技術(例如，場序法)，其中使用複數發光二極體(LED)或複數EL光源作為背光以形成表面光源，且表面光源的每一個光源在一訊框週期中以脈衝方式獨立加以驅動。作為表面光源，可使用三或更多種LED或一個發射白光的LED。在使用發射不同顏色的三或更多種光源(例如，紅色(R)、綠色(G)、藍色(B)的光源)作為表面光源的情況中，可履行彩色顯示而無濾色器。此外，在使用發射白光的LED作為表面光源的情況中，可濾色器履行彩色顯示。由於可獨立控制複數LED，可以光學調變液晶層之時序同步化LED的發光時序。可部分關閉諸LED，並因此尤其在顯示其中黑色顯示區域佔據一個螢幕的大面積的影像之情況中減少耗電量。
第18C圖顯示畫素部之電路組態的一個實施例。在此，顯示使用有機EL元件之顯示面板的畫素結構。
在有機EL元件中，藉由施加電壓至發光元件，分別從一對電極注入電子及電洞到含有發光有機化合物的層中，並因此電流流動。載子(電子與電洞)重新結合，並因此激發發光有機化合物。發光有機化合物從激發態返回基態，藉此發光。由於這種機制的緣故，此發光元件稱為電流激發型發光元件。
第18C圖繪示可施加數位時間灰階驅動至其之畫素結構的一個實施例，作為半導體裝置之一個實施例。
將敘述可施加數位時間灰階驅動至其之畫素的結構及操作。在此實施例中敘述一個實施例，其中一個畫素包括在通道區域中使用氧化物半導體膜的兩個n通道電晶體。
畫素6400包括切換電晶體6401、驅動電晶體6402、發光元件6404、及電容器6403。切換電晶體6401的閘極電極連接至掃描線6406。切換電晶體6401的第一電極(源極電極及汲極電極之一)連接至信號線6405。切換電晶體6401的第二電極(源極電極及汲極電極之另一)連接至驅動電晶體6402的閘極電極。驅動電晶體6402的閘極電極透過電容器6403連接至電源線6407。驅動電晶體6402的第一電極連接至電源線6407。驅動電晶體6402的第二電極連接至發光元件6404的第一電極(畫素電極)。發光元件6404的第二電極相應於共同電極6408。共同電極6408電連接至設置於相同基板上方的共同電位線。
發光元件6404的第二電極(共同電極6408)設定至低電源電位。注意到低電源電位為一電位，其參照設定至電源線6407之高電源電位，滿足低電源電位<高電源電位。作為低電源電位，可採用例如GND或0 V。將高電源電位與低電源電位之間的電位差施加至發光元件6404，並供應電流至發光元件6404，使發光元件6404發光。在此，為了讓發光元件6404發光，設定每一個電位使得高電源電位與低電源電位之間的電位差高於或等於發光元件6404之正向臨限電壓。
注意到可使用驅動電晶體6402的閘極電容作為電容器6403之替代件，所以可省略電容器6403。驅動電晶體6402的閘極電容可形成在通道形成區域與閘極電極之間。
在電壓輸入電壓驅動法的情況中，將視頻信號輸入到驅動電晶體6402的閘極電極，使驅動電晶體6402為充分啟通或充分關閉。亦即，驅動電晶體6402在線性區域中操作，並因此，施加高於電源線6407之電壓的電壓至驅動電晶體6402的閘極電極。注意到施加高於或等於(電源線之電壓+驅動電晶體6402之Vth)的電壓至信號線6405。
在履行類比灰階法來取代數位時間灰階法的情況中，可藉由改變信號輸入來使用與第18C圖中之相同的畫素結構。
在履行類比灰階驅動的情況中，施加高於或等於發光元件6404的正向電壓及驅動電晶體6402的Vth之和的電壓至驅動電晶體6402的閘極電極。發光元件6404的正向電壓表示獲得希望的亮度之電壓，並包括至少正向臨限電壓。藉由輸入俾使驅動電晶體6402在飽和區域中操作的視頻信號，可供應電流到發光元件6404。為了讓驅動電晶體6402在飽和區域中操作，電源線6407的電位設定成高於驅動電晶體6402之閘極電位。當使用類比視頻信號時，可根據視頻信號饋送電流至發光元件6404並履行類比灰階驅動。
注意到畫素結構不限於第18C圖中所示。例如，可添加切換器、電阻器、電容器、電晶體、感測器、或邏輯電路至第18C圖中所示之畫素。
接下來，將參照畫素的剖面結構敘述發光元件的結構，其係繪示在第19A至19C圖中。在此，將以發光元件驅動電晶體為n通道電晶體的情況作為範例來敘述畫素的剖面結構。可以和任何實施例1至7中所述的電晶體之類似的方式製造用於第19A至19C圖中所示之半導體裝置的發光元件驅動電晶體7011、7021、及7001。
使用透射可見光的導電膜來形成發光元件的第一電極和第二電極的至少一者，且從發光元件提取光發射。當注意力集中在提取光發射之方向時，可提出下列結構：頂發射結構，其中從形成發光元件於其上之基板的側提取光發射而不通過發光元件及電晶體形成於其上方的基板；底發射結構，其中從無形成發光元件的側透過發光元件形成於其上方的基板提取光發射；及雙發射結構，其中從發光元件形成於其上的基板之側及透過基板之基板的另一側兩者提取光發射。第18C圖中所示之畫素組態可應用至具有任何這些發射結構的發光元件。
將參照第19A圖敘述具有底發射結構的發光元件。具有底發射結構的發光元件在由第19A圖中的箭頭所示之方向中發光。
在第19A圖中，顯示其中使用實施例1中所述之n通道電晶體作為發光元件驅動電晶體7011之一個實施例；然而，本發明之一個實施例不特別限於此。
在第19A圖中，EL層7014及第二電極7015依此順序堆疊在具有透光性質之第一電極7017上方，該第一電極連接至發光元件驅動電晶體7011的源極電極或汲極電極。
使用透射可見光的導電膜形成第一電極7017。針對透射可見光的導電膜，可使用，例如，含氧化鎢之氧化銦、含氧化鎢之氧化銦鋅、含氧化鈦之氧化銦、含氧化鈦之氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽至其的氧化銦錫。此外，亦可使用具有厚度夠大而足以透光(較佳約5 nm至30 nm)的金屬薄膜。例如，可將具有20 nm之厚度的鋁膜堆疊在具有透光性質之導電膜上方。
作為第二電極7015，較佳使用有效反射從EL層7014所發射的光之材料，在此情況中可改善光提取效率。注意到第二電極7015可具有堆疊層結構。例如，可堆疊透射可見光的導電膜(其形成在接觸EL層7014的側上)及擋光膜7016。作為擋光膜，雖有效反射從EL層7014所發射的光之金屬膜或之類為佳，亦可使用例如添加黑色色素至其的樹脂或之類。
注意到第一電極7017及第二電極7015之一作用為陽極，且另一者作用為陰極。較佳使用具有高工作函數的物質作為作用為陽極之電極，並使用具有低工作函數的物質作為作用為陰極之電極。
作為具有高工作函數的材質，例如，可使用ZrN、Ti、W、Ni、Pt、Cr、ITO、或In-Zn-O。作為具有低工作函數的材質，可使用諸如Li或Cs之鹼金屬、諸如Mg、Ca、或Sr之鹼土金屬、含有任何這些的合金(諸如Mg:Ag或Al:Li)、諸如Yb或Er之稀土金屬、或之類。
注意到當比較耗電量時，較佳第一電極7017作用為陰極且第二電極7015作用為陽極，因為可抑制驅動器電路部之電壓的增加並可減少耗電量。
EL層7014包括至少一發光層且可為單層或複數層的堆疊。作為堆疊有複數層之結構，可提供其中陽極、電洞注入層、電洞輸送層、發光層、電子輸送層、及電子注入層依此順序堆疊之結構。注意到在EL層7014中並一定得設置全部這些層，且這些層的每一層可加倍或更多地設置。此外，除了電荷產生層外，可適當添加諸如電子中繼層之另一構件作為中間層。
發光元件7012設有隔牆7019，其覆蓋第一電極7017的一個邊緣。作為隔牆7019，除了聚醯亞胺、丙烯酸類、聚醯胺、環氧樹脂、或之類的有機樹脂膜外，可應用無機絕緣膜或有機聚矽氧烷膜。尤佳使用光敏樹脂材料來形成隔牆7019，使隔牆7019的一側表面形成為具有連續弧度的傾斜表面。在使用光敏樹脂材料作為隔牆7019的情況中，可省略形成阻劑遮罩之步驟。此外，可使用無機絕緣膜來形成隔牆7019。當使用無機絕緣膜作為隔牆7019時，可減少隔牆中所包括的濕氣量。
注意到濾色器層7033係設置在發光元件7012及基板7010之間(見第19A圖)。採用發射白光的結構作為發光元件7012，藉此從發光元件7012所發射的光通過濾色器層7033並接著通過絕緣膜7032、閘極絕緣膜7031、氧化物絕緣膜7030、及基板7010，以被發射到外部。
可形成複數種的濾色器層7033。例如，可在個別畫素中設置紅色濾色器層、藍色濾色器層、綠色濾色器層。注意到藉由諸如噴墨法的小滴釋放法、印刷法、使用光刻技術之蝕刻法、或之類形成濾色器層7033。
以外套層7034覆蓋濾色器層7033並進一步在其上方形成保護絕緣膜7035。注意到在第19A圖中繪示具有小厚度之外套層7034；外套層7034係使用諸如丙烯酸樹脂的樹脂材料加以形成並具有減少濾色器層7033所導致之不均勻度的功能。
在絕緣膜7032、濾色器層7033、外套層7034、及保護絕緣膜7035中所形成並到達汲極電極的接觸孔係在重疊隔牆7019的位置中。
接下來，將參照第19B圖敘述具有雙發射結構的發光元件。具有雙發射結構的發光元件在由第19B圖中之箭頭所示之方向中發光。
在第19B圖中，顯示其中使用實施例1中所述之n通道電晶體作為發光元件驅動電晶體7021之一個實施例；然而，本發明之一個實施例不特別限於此。
在第19B圖中，EL層7024及第二電極7025依此順序堆疊在具有透光性質之第一電極7027上方，該第一電極連接至發光元件驅動電晶體7021的源極電極或汲極電極。
使用透射可見光的導電膜形成第一電極7027及第二電極7025的各者。可使用可用為第19A圖中之第一電極7017的材料作為透射可見光的導電膜。因此，細節請參照第一電極7017之說明。
注意到第一電極7027及第二電極7025之一作用為陽極，且另一者作用為陰極。較佳使用具有高工作函數的物質作為作用為陽極之電極，並使用具有低工作函數的物質作為作用為陰極之電極。
EL層7024可為單層或複數層的堆疊。針對EL層7024，可使用可用為第19A圖中之EL層7014的結構及材料。因此，細節請參照EL層7014之說明。
發光元件7022設有隔牆7029，其覆蓋第一電極7027的一個邊緣。針對隔牆7029，可使用可用為第19A圖中之隔牆7019的結構及材料。因此，細節請參照隔牆7019之說明。
另外，在第19B圖中所示的元件結構中，如由箭頭所示般，從發光元件7022發射光到第二電極7025側及第一電極7027兩者，並且發射到第一電極7027側的光線通過絕緣膜7042、閘極絕緣膜7041、氧化物絕緣膜7040、及基板7020，以被發射到外部。
在第19B圖中的結構中，為了履行全彩顯示，發光元件7022、與發光元件7022相鄰的發光元件之一、及發光元件的另一者分別為，例如，綠色發光元件、紅色發光元件、及藍色發光元件。或者，可使用四種發光元件(除了三種發光元件外包括白色發光元件)來製造能夠全彩顯示之發光顯示裝置。
接下來，將參照第19C圖敘述具有頂發射結構的發光元件。具有頂發射結構的發光元件在由第19C圖中之箭頭所示之方向中發光。
在第19C圖中，顯示其中使用實施例1中所述之n通道電晶體作為發光元件驅動電晶體7001之一個實施例；然而，本發明之一個實施例不特別限於此。
在第19C圖中，EL層7004及第二電極7005依此順序堆疊在具有透光性質之第一電極7003上方，該第一電極連接至發光元件驅動電晶體7001的源極電極或汲極電極。
作為第一電極7003，較佳使用有效反射從EL層7004所發射的光之材料，在此情況中可改善光提取效率。注意到第一電極7003可具有堆疊層結構。例如，可堆疊透射可見光的導電膜(其形成在接觸EL層7004的側上)在擋光膜上方。作為擋光膜，雖有效反射從EL層所發射的光之金屬膜或之類為佳，亦可使用例如添加黑色色素至其的樹脂或之類。
使用透射可見光的導電膜來形成第二電極7005。可使用可用為第19A圖中之第一電極7017的材料作為透射可見光的導電膜。因此，細節請參照第一電極7017之說明。
注意到第一電極7003及第二電極7005之一作用為陽極，且另一者作用為陰極。較佳使用具有高工作函數的物質作為作用為陽極之電極，並使用具有低工作函數的物質作為作用為陰極之電極。
EL層7004可為單層或複數層的堆疊。針對EL層7004，可使用可用為第19A圖中之EL層7014的結構及材料。因此，細節請參照EL層7014之說明。
發光元件7002設有隔牆7009，其覆蓋第一電極7003的一個邊緣。針對隔牆7009，可使用可用為第19A圖中之隔牆7019的結構及材料。因此，細節請參照隔牆7019之說明。
在第19C圖中，發光元件驅動電晶體7001之源極電極或汲極電極透過設置在閘極絕緣膜7051、保護絕緣膜7052、及絕緣膜7055中的接觸孔電連接至第一電極7003。可使用諸如聚醯亞胺、丙烯酸類、苯環丁烯、聚醯胺、或環氧樹脂的樹脂來形成平面化絕緣膜7053。除了這種樹脂材料外，可使用低電介質常數(低k材料)、矽氧烷為基樹脂、或之類。注意到可藉由堆疊使用這些材料所形成之複數絕緣膜來形成平面化絕緣膜7053。對於形成平面化絕緣膜7053之方法無特別限制，且可根據材料藉由濺鍍法、SOG法、旋塗、浸塗、噴塗、小滴釋放法(諸如噴墨法、網板印刷、或平板印刷)、或之類來形成平面化絕緣膜7053。
在第19C圖中的結構中，為了履行全彩顯示，發光元件7002、與發光元件7002相鄰的發光元件之一、及發光元件的另一者分別為，例如，綠色發光元件、紅色發光元件、及藍色發光元件。或者，可使用四種發光元件(除了三種發光元件外包括白色發光元件)來製造能夠全彩顯示之發光顯示裝置。
在第19C圖中的結構中，可以一種方式製造能夠全彩顯示之發光顯示裝置，使得所配置之所有複數發光元件為白色發光元件且在發光元件7002上方配置具有濾色器或之類的密封基板。當形成呈現諸如白色的單色之材料並與濾色器或色彩轉換層結合，可履行全彩顯示。
不用說，亦可履行單色光發射的顯示。例如，可使用白光發射來形成發光裝置，或可使用單色光發射來形成區域顏色發光裝置。
若有需要，可設置諸如包括圓偏光板的偏光膜之光學膜。
注意到敘述了一種範例，其中控制發光元件的驅動之電晶體(發光元件驅動電晶體)電連接至該發光元件；然而，可採用一種結構，其中電流控制電晶體係連接在發光元件驅動電晶體與發光元件之間。
在此實施例中所述之半導體裝置不限於第19A至19C圖中所示的結構且可依照本發明之技術的精神以各種方式加以修改。
(實施例9)
可將在此說明書中揭露的半導體裝置應用至各種的電子裝置(包括遊戲機)。電子裝置的範例為電視機(亦稱為電視或電視接收器)、電腦或之類的監視器、如數位相機或數位視頻相機之相機、數位相框、行動電話機(亦稱為蜂窩式電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻再生裝置、及大尺寸遊戲機(如柏青哥機)。將敘述各包括在任何上述實施例中所述之半導體裝置的電子裝置之實施例。
第20A圖繪示可攜式資訊終端機，其包括主體3001、殼體3002、顯示部3003a及3003b、及之類。顯示部3003b為具有觸碰輸入功能的面板。藉由觸碰顯示在顯示部3003b上之鍵盤按鍵3004，可操作螢幕，並可輸入文字。不用說，顯示部3003a可為具有觸碰輸入功能的面板。實施例8中所述之液晶面板或有機發光面板係使用任何實施例1至7中所述之電晶體作為切換元件加以製造，並應用至顯示部3003a或3003b，藉此可獲得可攜式資訊終端機。
第20A圖中所示之可攜式資訊終端機可具有顯示各種資訊(如靜止影像、移動影像、及文字影像)的功能；在顯示部上顯示日曆、日期、時間、及之類的功能；操作或編輯顯示在顯示部上之資訊的功能；藉由各種軟體(程式)控制處理的功能；及之類。此外，外部連接端子(諸如耳機端子或USB端子)、儲存媒體插入部、及之類可設置在殼體之背表面或側表面上。
第20A圖中所示之可攜式資訊終端機可無線傳送並接收資料。透過無線通訊，可從從電子書伺服器購買並下載想要的書資料或之類。
此外，第20A圖中所示之可攜式資訊終端機的兩個顯示部3003a及3003b之一可如第20B圖中所示般拆卸。顯示部3003a可為具有觸碰輸入功能的面板，這可當被攜帶時貢獻於重量之進一步的減少及方便性，因為可由一隻手進行操作並由另一隻手支撐著殼體3002。
此外，當第20B圖中所示之殼體3002可裝有天線、麥克風功能、或無線通訊功能，供用為行動電話。
第20C圖繪示行動電話的一實施例。第20C圖中所示之行動電話5005設有併入一殼體中的顯示部5001、附接至鉸鍊5002的顯示面板5003、操作按鈕5004、揚聲器、麥克風、及之類。
在第20C圖中所示之行動電話5005中，滑動顯示面板5003以重疊顯示部5001，且顯示面板5003亦作用為具有透光性質之蓋子。顯示面板5003為包括具有實施例8中第19B圖中所示之雙發射結構的發光元件之顯示面板，其中經過和基板側相反的表面及基板側上的表面提取光發射。
由於使用具有雙發射結構的發光元件作為顯示面板5003，亦可在顯示部5001被重疊下進行顯示；因此，顯示部5001及顯示面板5003可進行顯示且使用者可觀看這兩個顯示器。顯示面板5003具有透光性質並且可看到超過顯示面板的景像。例如，當在顯示部5001上顯示地圖並使用顯示面板5003顯使用者的位置點時，可清楚認出目前位置。
此外，在行動電話5005設有影像感測器以用為電視電話的情況中，可在顯示出多個面孔的同時與多人交談；因此，可進行電視會議或之類。例如，當在顯示面板5003上顯示一人的面孔或多人的面孔並進一步在顯示部5001上顯示另一個人的面孔時，使用者可在看著這兩或更多人的面孔的同時進行對話。
當以手指或之類觸碰顯示面板5003上所顯示的觸碰輸入按鈕5006時，可輸入資料到行動電話5005中。另外，可藉由滑動顯示面板5003並以手指或之類觸碰操作按鈕5004來進行諸如打電話或寫信的操作。
第20D圖繪示電視機9600的一個實施例。在電視機9600中，顯示部9603係納入殼體9601中。顯示部9603可顯示影像。在此，由設有CPU的支架9605支撐機殼9601。當應用任何實施例1至7中所述的電晶體於顯示部9603時，可獲得電視機9600。
可以機殼9601之操作開關或分開的遙控器來操作電視機9600。此外，遙控器可設有顯示部，以顯示從遙控器輸出的資料。
注意到電視機9600設有接收器、數據機、及之類。藉由使用接收器，可接收一般電視廣播。再者，當電視機有線或無線經由數據機連接至通訊網路時，可履行單道(從傳送器至接收器)或雙道(傳送器與接收器之間、諸多接收器之間、或之類)資訊通訊。
此外，電視機9600設有外部連結端子9604、儲存媒體記錄及再生部9602、及外部記憶體槽。外部連結端子9604可連接至如USB電纜的各種電纜，使得與個人電腦之資料通訊變成可行。碟型儲存媒體係插入到儲存媒體記錄及再生部9602中，並且可履行儲存在儲存媒體中之資料讀取及至儲存媒體之資料寫入。另外，可在顯示部9603上顯示插入到外部記憶體槽之外部記憶體9606中儲存為資料的圖案、視頻、或之類。
在此實施例中所述的方法、結構、及之類可與其他實施例中所述的任何方法、結構、及之類適當地結合。
101．．．基板
102．．．氧化物絕緣膜
103a．．．氧化物半導體膜
103b．．．氧化物半導體膜
103c．．．氧化物半導體膜
104a．．．氧化物半導體膜
104b．．．氧化物半導體膜
104c．．．氧化物半導體膜
105．．．氧化物半導體堆疊
105a．．．氧化物半導體膜
105b．．．氧化物半導體膜
105c．．．氧化物半導體膜
106．．．電極
107．．．閘極絕緣膜
108．．．閘極電極
109．．．絕緣膜
113a．．．氧化物半導體膜
113b．．．氧化物半導體膜
113c．．．氧化物半導體膜
114a．．．氧化物半導體膜
114b．．．氧化物半導體膜
114c．．．氧化物半導體膜
115．．．氧化物半導體堆疊
115a．．．氧化物半導體膜
115b．．．氧化物半導體膜
115c．．．氧化物半導體膜
116．．．電極
117．．．閘極絕緣膜
118．．．閘極電極
119．．．絕緣膜
120．．．佈線
123b．．．氧化物半導體膜
123c．．．氧化物半導體膜
124b．．．氧化物半導體膜
124c．．．氧化物半導體膜
125．．．氧化物半導體堆疊
125b．．．氧化物半導體膜
125c．．．氧化物半導體膜
126．．．電極
127．．．閘極絕緣膜
128．．．閘極電極
129．．．絕緣膜
133b．．．氧化物半導體膜
133c．．．氧化物半導體膜
134b．．．氧化物半導體膜
134c．．．氧化物半導體膜
135．．．氧化物半導體堆疊
135b．．．氧化物半導體膜
135c．．．氧化物半導體膜
136．．．電極
137．．．閘極絕緣膜
138．．．閘極電極
139．．．絕緣膜
147a．．．閘極絕緣膜
147b．．．閘極絕緣膜
148a．．．閘極電極
148b．．．閘極電極
602．．．閘極佈線
603．．．閘極佈線
616．．．源極或汲極電極
628．．．電晶體
629．．．電晶體
651．．．液晶元件
652．．．液晶元件
690．．．電容器佈線
2000．．．晶體結構
2001．．．晶體結構
3001．．．主體
3002．．．殼體
3003a．．．顯示部
3003b．．．顯示部
3004．．．鍵盤按鍵
5001．．．顯示部
5002．．．鉸鍊
5003．．．顯示面板
5004．．．操作按鈕
5005．．．行動電話
5006．．．觸碰輸入按鈕
5300．．．基板
5301．．．畫素部
5302．．．掃描線驅動器電路
5303．．．掃描線驅動器電路
5304．．．信號線驅動器電路
6400．．．畫素
6401．．．切換電晶體
6402．．．驅動電晶體
6403．．．電容器
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
7001．．．發光元件驅動電晶體
7002．．．發光元件
7003．．．電極
7004．．．EL層
7005．．．電極
7009．．．隔牆
7010．．．基板
7011．．．發光元件驅動電晶體
7012．．．發光元件
7014．．．EL層
7015．．．電極
7016．．．膜
7017．．．電極
7019．．．隔牆
7020．．．基板
7021．．．發光元件驅動電晶體
7022．．．發光元件
7024．．．EL層
7025．．．電極
7027．．．電極
7029．．．隔牆
7030．．．氧化物絕緣膜
7031．．．閘極絕緣膜
7032．．．絕緣膜
7033．．．濾色器層
7034．．．外套層
7035．．．保護絕緣膜
7040‧‧‧氧化物絕緣膜
7041‧‧‧閘極絕緣膜
7042‧‧‧絕緣膜
7043‧‧‧濾色器層
7044‧‧‧外套層
7045‧‧‧保護絕緣膜
7051‧‧‧閘極絕緣膜
7052‧‧‧保護絕緣膜
7053‧‧‧平面化絕緣膜
7055‧‧‧絕緣膜
9600‧‧‧電視機
9601‧‧‧殼體
9602‧‧‧儲存媒體記錄及再生部
9603‧‧‧顯示部
9604‧‧‧外部連結端子
9605‧‧‧支架
9606‧‧‧外部記憶體
第1A及1B圖分別為繪示為本發明之一實施例的半導體裝置之上視圖及剖面圖；
第2A至2C圖為製造為本發明之一實施例的半導體裝置之方法的剖面圖；
第3A及3B圖各顯示根據本發明的一實施例之晶體結構；
第4A至4C圖各顯示根據本發明的一實施例之晶體結構；
第5A及5B圖各為顯示根據一實施例之晶體結構的HAADF-STEM影像；
第6A及6B圖各為顯示根據一實施例之晶體結構的HAADF-STEM影像；
第7A及7B圖分別為繪示為本發明之一實施例的半導體裝置之上視圖及剖面圖；
第8A至8C圖為製造為本發明之一實施例的半導體裝置之方法的剖面圖；
第9A及9B圖分別為繪示為本發明之一實施例的半導體裝置之上視圖及剖面圖；
第10A至10E圖為製造為本發明之一實施例的半導體裝置之方法的剖面圖；
第11A及11B圖分別為繪示為本發明之一實施例的半導體裝置之上視圖及剖面圖；
第12A至12D圖為製造為本發明之一實施例的半導體裝置之方法的剖面圖；
第13A及13B圖分別為繪示為本發明之一實施例的半導體裝置之上視圖及剖面圖；
第14A至14D圖為製造為本發明之一實施例的半導體裝置之方法的剖面圖；
第15A及15B圖分別為繪示為本發明之一實施例的半導體裝置之上視圖及剖面圖；
第16A至16D圖為製造為本發明之一實施例的半導體裝置之方法的剖面圖；
第17圖為繪示為本發明之一實施例的半導體裝置之剖面圖；
第18A至18C圖為繪示本發明之一實施例的區塊圖及電路圖；
第19A至19C圖各為繪示本發明之一實施例的剖面圖；及
第20A至20D圖各繪示一電子裝置之一實施例。
101．．．基板
102．．．氧化物絕緣膜
105．．．氧化物半導體堆疊
105a．．．氧化物半導體膜
105b．．．氧化物半導體膜
106．．．電極
107．．．閘極絕緣膜
108．．．閘極電極
109．．．絕緣膜

Claims (22)

  1. 一種半導體裝置，包含：第一絕緣膜；與該第一絕緣膜重疊的第二絕緣膜；夾置在該第一絕緣膜和該第二絕緣膜之間的半導體膜之堆疊，該半導體膜之堆疊包含：第一氧化物半導體膜；及接觸該第一氧化物半導體膜並且夾置在該第一氧化物半導體膜與該第二絕緣膜之間的第二氧化物半導體膜；夾置在該第二氧化物半導體膜與該第二絕緣膜之間的第三氧化物半導體膜；及與該半導體膜之堆疊重疊的導電膜，其之間夾置該第二絕緣膜，其中該第二氧化物半導體膜的氮濃度高於該第一氧化物半導體膜的氮濃度，及其中該第二氧化物半導體膜的該氮濃度高於該第三氧化物半導體膜的氮濃度。
  2. 一種半導體裝置，包含：第一絕緣膜；與該第一絕緣膜重疊的第二絕緣膜；夾置在該第一絕緣膜和該第二絕緣膜之間的半導體膜之堆疊，該半導體膜之堆疊包含：第一氧化物半導體膜； 在該第一氧化物半導體膜上並與其接觸的第二氧化物半導體膜；在該第二氧化物半導體膜上並與其接觸且夾置在該第二氧化物半導體膜與該第二絕緣膜之間的第三氧化物半導體膜；及與該半導體膜之堆疊重疊的導電膜，其之間夾置該第二絕緣膜，其中該第二氧化物半導體膜的氮濃度高於該第一氧化物半導體膜的氮濃度。
  3. 一種半導體裝置，包含：第一絕緣膜；與該第一絕緣膜重疊的第二絕緣膜；夾置在該第一絕緣膜和該第二絕緣膜之間的半導體膜之堆疊，該半導體膜之堆疊包含：具有第一晶體結構的第一氧化物半導體膜；及具有第二晶體結構的第二氧化物半導體膜，其接觸該第一氧化物半導體膜並且夾置在該第一氧化物半導體膜與該第二絕緣膜之間；夾置在該第二氧化物半導體膜與該第二絕緣膜之間的具有第三晶體結構之第三氧化物半導體膜；及與該半導體膜之堆疊重疊的導電膜，其之間夾置該第二絕緣膜，其中該第一晶體結構為非纖鋅礦結構或非纖鋅礦結構之變形結構， 其中該第三晶體結構為非纖鋅礦結構或非纖鋅礦結構之變形結構，及其中該第二晶體結構為纖鋅礦結構。
  4. 如申請專利範圍第3項所述之半導體裝置，其中該第一晶體結構為YbFe2O4結構、Yb2Fe3O7結構、YbFe2O4結構的變形結構、及Yb2Fe3O7結構的變形結構之一。
  5. 如申請專利範圍第3項所述之半導體裝置，其中該第二氧化物半導體膜的氮濃度高於該第一氧化物半導體膜的氮濃度。
  6. 如申請專利範圍第3項所述之半導體裝置，其中該第一晶體結構為YbFe2O4結構、Yb2Fe3O7結構、YbFe2O4結構的變形結構、及Yb2Fe3O7的變形結構之一。
  7. 如申請專利範圍第1至3項的任一項所述之半導體裝置，其中該第一氧化物半導體膜具有三角或六角結構膜。
  8. 如申請專利範圍第1至3項的任一項所述之半導體裝置，其中該第一氧化物半導體膜及該第二氧化物半導體膜為非單晶體，且包含非晶區域和具有c軸對準的結晶區域。
  9. 如申請專利範圍第1至3項的任一項所述之半導體裝置， 其中該第一氧化物半導體膜包含鋅、銦、或鎵。
  10. 如申請專利範圍第1至3項的任一項所述之半導體裝置，其中該第二氧化物半導體膜為氧化鋅或氧氮化物半導體。
  11. 一種包括如申請專利範圍第1至3項的任一項所述之半導體裝置的電子裝置。
  12. 一種製造半導體裝置的方法，該方法包含下列步驟：設置具有電絕緣頂表面的基板；在第一周圍環境中於該基板上方形成第一氧化物半導體膜；在具有比該第一周圍環境更高濃度的氮之第二周圍環境中在該第一氧化物半導體膜上形成與其接觸的第二氧化物半導體膜；對該第一氧化物半導體膜及該第二氧化物半導體膜履行熱處理，使該第一氧化物半導體膜結晶化成第一晶體結構，且該第二氧化物半導體膜結晶化成與該第一晶體結構不同的第二晶體結構；在該第二氧化物半導體膜上形成與其接觸的第三氧化物半導體膜；及對該第三氧化物半導體膜履行額外的熱處理，使該第三氧化物半導體膜結晶化成第三晶體結構；其中該第二氧化物半導體膜的氮濃度高於該第一氧化 物半導體膜的氮濃度，其中該第二氧化物半導體膜的該氮濃度高於該第三氧化物半導體膜的氮濃度。
  13. 一種製造半導體裝置的方法，該方法包含下列步驟：設置具有電絕緣頂表面的基板；在第一周圍環境中於該基板上方形成第一氧化物半導體膜；在具有比該第一周圍環境更高濃度的氮之第二周圍環境中在該第一氧化物半導體膜上形成與其接觸的第二氧化物半導體膜；在該第二氧化物半導體膜上形成與其接觸的第三氧化物半導體膜；對該第一氧化物半導體膜及該第二氧化物半導體膜履行熱處理，使該第一氧化物半導體膜結晶化成第一晶體結構，且該第二氧化物半導體膜結晶化成與該第一晶體結構不同的第二晶體結構；其中該第二氧化物半導體膜的氮濃度高於該第一氧化物半導體膜的氮濃度。
  14. 一種製造半導體裝置的方法，該方法包含下列步驟：設置具有電絕緣頂表面的基板；在第一周圍環境中於該基板上方形成第一氧化物半導體膜； 在具有比該第一周圍環境更高濃度的氮之第二周圍環境中在該第一氧化物半導體膜上形成與其接觸的第二氧化物半導體膜；對該第一氧化物半導體膜及該第二氧化物半導體膜履行熱處理，使該第一氧化物半導體膜結晶化成第一晶體結構，且該第二氧化物半導體膜結晶化成第二晶體結構；在該第二氧化物半導體膜上形成與其接觸的第三氧化物半導體膜；及對該第三氧化物半導體膜履行額外的熱處理，使該第三氧化物半導體膜結晶化成第三晶體結構，其中該第一晶體結構為非纖鋅礦結構或非纖鋅礦結構之變形結構，其中該第二晶體結構為纖鋅礦結構，及其中該第三晶體結構為非纖鋅礦結構或非纖鋅礦結構之變形結構。
  15. 如申請專利範圍第14項所述之製造半導體裝置的方法，其中該第一晶體結構為YbFe2O4結構、Yb2Fe3O7結構、YbFe2O4結構的變形結構、及Yb2Fe3O7的變形結構之一。
  16. 如申請專利範圍第14項所述之製造半導體裝置的方法，其中該第二氧化物半導體膜的氮濃度高於該第一氧化物半導體膜的氮濃度。
  17. 如申請專利範圍第14項所述之製造半導體裝置的方法，其中該第三晶體結構為YbFe2O4結構、Yb2Fe3O7結構、YbFe2O4結構的變形結構、及Yb2Fe3O7的變形結構之一。
  18. 如申請專利範圍第12至14項的任一項所述之製造半導體裝置的方法，其中該第一氧化物半導體膜具有三角或六角結構膜。
  19. 如申請專利範圍第12至14項的任一項所述之製造半導體裝置的方法，其中該第一氧化物半導體膜及該第二氧化物半導體膜為非單晶體，且包含非晶區域和具有c軸對準的結晶區域。
  20. 如申請專利範圍第12至14項的任一項所述之製造半導體裝置的方法，其中該第一氧化物半導體膜包含鋅、銦、或鎵。
  21. 如申請專利範圍第12至14項的任一項所述之製造半導體裝置的方法，其中該第二氧化物半導體膜為氧化鋅或氧氮化物半導體。
  22. 如申請專利範圍第12至14項的任一項所述之製造半導體裝置的方法，其中藉由濺鍍法接續形成該第一氧化物半導體膜及該第二氧化物半導體膜；及 其中在已形成該第一氧化物半導體膜之後，將氮引入形成室中以形成該第二氧化物半導體膜。
TW100141658A 2010-11-30 2011-11-15 半導體裝置及半導體裝置之製造方法 TWI525818B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010267901 2010-11-30
JP2010267896 2010-11-30

Publications (2)

Publication Number Publication Date
TW201236155A TW201236155A (en) 2012-09-01
TWI525818B true TWI525818B (zh) 2016-03-11

Family

ID=46126011

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104144474A TWI562379B (en) 2010-11-30 2011-11-15 Semiconductor device and method for manufacturing semiconductor device
TW100141658A TWI525818B (zh) 2010-11-30 2011-11-15 半導體裝置及半導體裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104144474A TWI562379B (en) 2010-11-30 2011-11-15 Semiconductor device and method for manufacturing semiconductor device

Country Status (7)

Country Link
US (3) US8728883B2 (zh)
JP (8) JP5839557B2 (zh)
KR (1) KR102058962B1 (zh)
CN (1) CN103229304B (zh)
DE (1) DE112011103975T5 (zh)
TW (2) TWI562379B (zh)
WO (1) WO2012073918A1 (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
SG10201610711UA (en) * 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
KR102380379B1 (ko) 2012-05-10 2022-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20210109658A (ko) 2012-05-10 2021-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101451403B1 (ko) * 2012-06-26 2014-10-23 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101975929B1 (ko) * 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102262323B1 (ko) * 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6142151B2 (ja) 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) * 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI831522B (zh) 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI671910B (zh) 2012-09-24 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
WO2014061762A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014061761A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
JP6018873B2 (ja) * 2012-10-17 2016-11-02 株式会社半導体エネルギー研究所 半導体装置
US9569992B2 (en) * 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
CN116207143A (zh) * 2012-11-30 2023-06-02 株式会社半导体能源研究所 半导体装置
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN110137181A (zh) 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
KR102238682B1 (ko) * 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI644433B (zh) * 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
SG10201707381WA (en) * 2013-05-20 2017-10-30 Semiconductor Energy Lab Semiconductor device
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102072140B1 (ko) * 2013-06-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
US9607991B2 (en) * 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9893194B2 (en) * 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI678740B (zh) * 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
US9882014B2 (en) * 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9722049B2 (en) * 2013-12-23 2017-08-01 Intermolecular, Inc. Methods for forming crystalline IGZO with a seed layer
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
JP6358434B2 (ja) * 2014-09-25 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
KR102509582B1 (ko) 2015-03-03 2023-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN105097675B (zh) * 2015-09-22 2018-01-30 深圳市华星光电技术有限公司 阵列基板及其制备方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9882064B2 (en) * 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
KR20180123028A (ko) * 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6917734B2 (ja) * 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
DE112017002579T5 (de) * 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
WO2018047067A1 (en) 2016-09-12 2018-03-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102446301B1 (ko) * 2017-12-11 2022-09-23 엘지디스플레이 주식회사 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN108468037B (zh) * 2018-02-26 2019-03-29 武汉大学 飞秒激光预解离装置及化学气相沉积设备
CN109950322B (zh) * 2019-03-25 2022-05-13 华南理工大学 一种顶栅型薄膜晶体管及其制作方法
CN113906570A (zh) * 2019-06-12 2022-01-07 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
KR20220143040A (ko) * 2020-02-20 2022-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물, 금속 산화물의 형성 방법, 반도체 장치
TWI738430B (zh) * 2020-07-22 2021-09-01 友達光電股份有限公司 有機發光二極體顯示面板
CN112701045B (zh) * 2020-12-29 2023-07-18 北京大学深圳研究生院 双栅薄膜晶体管的结构及制造方法

Family Cites Families (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0275697A (ja) 1988-09-13 1990-03-15 Katalistiks Internatl Inc 炭化水素分解方法及び同方法において用いる触媒
JPH04300292A (ja) 1991-03-26 1992-10-23 Sumitomo Electric Ind Ltd 複合酸化物超電導薄膜の成膜方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5625202A (en) 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3402030B2 (ja) * 1995-11-10 2003-04-28 ソニー株式会社 薄膜半導体装置製造方法
GB2308919A (en) * 1995-12-30 1997-07-09 Samsung Display Devices Co Ltd ZnO thin film electrode structure and manufacturing method therefor
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8038857B2 (en) 2004-03-09 2011-10-18 Idemitsu Kosan Co., Ltd. Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5276769B2 (ja) 2004-10-01 2013-08-28 東京電波株式会社 六方晶系ウルツ鉱型単結晶、その製造方法、および六方晶系ウルツ鉱型単結晶基板
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4988179B2 (ja) 2005-09-22 2012-08-01 ローム株式会社 酸化亜鉛系化合物半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
WO2007063966A1 (ja) 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5439944B2 (ja) 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP2010267896A (ja) 2009-05-18 2010-11-25 Toyota Motor Corp Ｉｇｂｔ
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
CN105679766A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011039853A1 (ja) 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR20190066086A (ko) 2009-11-06 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20180014255A (ko) 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101520024B1 (ko) 2009-11-28 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102648526B (zh) 2009-12-04 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101830195B1 (ko) 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101701208B1 (ko) 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562285B (en) 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
JP2012099661A (ja) * 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
JP6648193B2 (ja) 2020-02-14
WO2012073918A1 (en) 2012-06-07
US20120132903A1 (en) 2012-05-31
US8728883B2 (en) 2014-05-20
JP6031580B2 (ja) 2016-11-24
US9281358B2 (en) 2016-03-08
JP2023052247A (ja) 2023-04-11
JP5839557B2 (ja) 2016-01-06
JP2021097251A (ja) 2021-06-24
US20140239298A1 (en) 2014-08-28
KR20130140802A (ko) 2013-12-24
DE112011103975T5 (de) 2013-09-26
JP2012134467A (ja) 2012-07-12
US20160181434A1 (en) 2016-06-23
JP2018133596A (ja) 2018-08-23
TW201613107A (en) 2016-04-01
JP2020057820A (ja) 2020-04-09
KR102058962B1 (ko) 2019-12-24
JP2016105494A (ja) 2016-06-09
JP6860705B2 (ja) 2021-04-21
US9634082B2 (en) 2017-04-25
JP6348204B2 (ja) 2018-06-27
JP2016066803A (ja) 2016-04-28
CN103229304A (zh) 2013-07-31
TWI562379B (en) 2016-12-11
JP6142012B2 (ja) 2017-06-07
TW201236155A (en) 2012-09-01
CN103229304B (zh) 2016-08-10
JP2017130702A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
TWI525818B (zh) 半導體裝置及半導體裝置之製造方法
JP5933890B2 (ja) 半導体膜、及び半導体装置
JP5917105B2 (ja) 半導体装置
JP5946633B2 (ja) 半導体装置およびその作製方法
JP2014175446A (ja) 金属酸化物膜、及び半導体装置
JP2019176183A (ja) 金属酸化物膜及び半導体装置
JP6392955B2 (ja) 金属酸化物膜
JP6553266B2 (ja) 金属酸化物膜及び半導体装置
JP2024010113A (ja) 金属酸化物膜