JP3859148B2 - Ｚｎ系半導体発光素子の製造方法 - Google Patents

Ｚｎ系半導体発光素子の製造方法 Download PDF

Info

Publication number
JP3859148B2
JP3859148B2 JP2002317354A JP2002317354A JP3859148B2 JP 3859148 B2 JP3859148 B2 JP 3859148B2 JP 2002317354 A JP2002317354 A JP 2002317354A JP 2002317354 A JP2002317354 A JP 2002317354A JP 3859148 B2 JP3859148 B2 JP 3859148B2
Authority
JP
Japan
Prior art keywords
buffer layer
layer
heat treatment
light emitting
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002317354A
Other languages
English (en)
Other versions
JP2004153062A (ja
Inventor
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2002317354A priority Critical patent/JP3859148B2/ja
Priority to TW092129978A priority patent/TW200414570A/zh
Priority to EP03770015A priority patent/EP1557889A1/en
Priority to KR1020047011407A priority patent/KR20050074274A/ko
Priority to CN2003801001514A priority patent/CN100407450C/zh
Priority to US10/500,703 priority patent/US7157307B2/en
Priority to PCT/JP2003/013910 priority patent/WO2004040662A1/ja
Publication of JP2004153062A publication Critical patent/JP2004153062A/ja
Application granted granted Critical
Publication of JP3859148B2 publication Critical patent/JP3859148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Description

【０００１】
【発明の属する技術分野】
本発明は、Ｚｎ系半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】
ＺｎＯ（酸化亜鉛）は、バンドギャップエネルギーが３．４ｅＶを有する直接遷移型の半導体である。そこで、ＺｎＯまたはＺｎＯを母物質としたＺｎ系半導体は、青色から紫外域の発光を可能とする発光素子の素材として有望視されている。しかしながら、ＧａＡｓ系半導体などを用いた発光素子とは異なり、良質なＺｎ系半導体からなる単結晶基板が安価に得られないことから、例えばサファイア基板などの異種基板上に、Ｚｎ系半導体からなる発光領域をエピタキシャル成長させてＺｎ系半導体発光素子は製造されている。そのため、発光効率や発光波長の半値幅などの発光特性に係わる発光領域の結晶性を確保するため、基板と発光領域との間に形成されるバッファ層の結晶性向上を図るなどの種々の試みがなされている。
【０００３】
上記Ｚｎ系半導体発光素子に係わるバッファ層の結晶性向上を図るものとしては、例えば、サファイア基板上に発光領域の形成温度よりも低温にてバッファ層となるべき単結晶の積層体を形成して、その後、発光領域の形成温度と同程度の温度にて熱処理を施し、表面を平坦化させバッファ層となすものが、特許文献１に開示されている。
【０００４】
【特許文献１】
特開２００１−６８４８５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１のように、発光領域の形成温度よりも低温の条件で、バッファ層となるべき積層体を単結晶層として形成するには、その形成に係わる形成温度や形成時間などの条件を厳しく調整する必要が生じる。さらに、例えば特許文献１に開示されているＲＳ（Radical Source）−ＭＢＥ（Molecular Beam Epitaxy）装置などを用いて形成する場合、ラジカル発生のために用いる周波数帯の調整等も必要となる。このように、バッファ層となるべき積層体を単結晶層として形成することは、その工程管理上において高い精度が要求されるとともに、コスト高の要因ともなる。そもそも、ＺｎＯを含むＺｎ系半導体は、他の青色発光を可能とするＩｎＧａN系半導体などよりも安価である点が、産業利用上の魅力の１つである。この観点から言っても、できる限り安価にＺｎ系半導体を製造することは、重要な課題である。
【０００６】
本発明は、上記課題を考慮してなされたものであって、簡便に製造可能であるとともに、発光領域の品質を高めることを可能とするＺｎ系半導体発光素子および、その製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段および作用・効果】
上記課題を解決するための本発明のＺｎ系半導体発光素子の第一の製造方法は、
基板の主表面上に、該基板に含まれないＩｎ系化合物またはＺｎ系化合物よりなるバッファ層を形成し、該バッファ層上にＺｎ系化合物よりなる発光領域を形成するＺｎ系半導体発光素子の製造方法であって、
前記基板の主表面上に多結晶層またはアモルファス層の積層体を形成した後、前記発光領域を形成する前に、前記積層体を熱処理して前記バッファ層となすことを特徴とする。
【０００８】
本発明は、発光領域がＺｎ系化合物からなるＺｎ系半導体発光素子を対象とするものである。また、基板と発光領域との間に形成されるバッファ層の形成過程を工夫することにより、発光領域の結晶性向上を図るものである。そこで、本発明に係わる第一の製造方法の特質すべき点は、まず、基板の主表面上に、該基板に含まれないＩｎ系化合物またはＺｎ系化合物からなる多結晶層またはアモルファス層の積層体（以下、前段バッファ層とも呼ぶ）を形成し、その後、発光領域を形成する前に、この前段バッファ層を熱処理してバッファ層となすものである。このように、まず、前段バッファ層を、多結晶またはアモルファス層として形成することで、単結晶層として形成するよりも簡便に形成させることができる。また、まず前段バッファ層を多結晶層またはアモルファス層として形成することで、単結晶層して形成した場合に危惧される、例えば、基板との格子定数の違いに起因したミスフィット転位や、層厚方向に沿って成長する貫通転位などが、ある特定の配向面に沿って過度に集中発生することを効果的に抑えることができる。そして、この前段バッファ層に対して再結晶化のための熱処理を施す。該熱処理の処理温度や処理時間などは、少なくとも再結晶化が起こるように前段バッファ層の構成材料に応じて適宜設定される。このように、前段バッファ層に対して再結晶化のための熱処理を施すことでバッファ層となる。この再結晶化中に、前段バッファ層における基板側の主表面近傍の層部は、基板の主表面の結晶構造に起因した格子定数などに合わせる形で再結晶化が進み、また、前段バッファ層の基板側とは反対側の主表面近傍の層部も自身の下地の層の格子定数などに合わせる形で再結晶化が進む。その結果、配向性を向上させることができるとともに、前段バッファ層にボイド欠陥などの欠陥や、上記した転位などが取り込まれていたとしても、熱処理による再結晶化の過程にて低減させることが期待できる。この転位について言えば、例え前段バッファ層に取り込まれていたとしても、転位の方位がそもそもランダムであるので、熱処理の過程において転位に起因した応力を緩和する形で、再結晶化が進むことが期待できる。このようにして、簡便に高品質なバッファ層の形成が可能となり、ひいては、その上に形成させる発光領域の品質も高めることが可能となる。ここでの熱処理は、再結晶化のために施されるものであるが、バッファ層の基板側とは反対側の主表面の平坦性も同じくして向上することになる。
【０００９】
上述のバッファ層を構成するＺｎ系化合物としては、具体的には、ＺｎＯや、ＺｎＯを母物質としてＺｎ（亜鉛）サイトの一部をＭｇ（マグネシウム）などで置換させたものや、ＺｎＯにおけるＯ（酸素）サイトの一部をＳ（硫黄）、Ｓｅ（セレン）、Ｔｅ（テルル）などで置換させたものを用いることができる。この中でも、混晶系にすると組成揺らぎなどが過度に発生する場合も想定されるので、特にはＺｎＯが好適であると言える。一方、バッファ層を構成するＩｎ系化合物としては、具体的には、公知のインジウム系酸化物や、錫を添加させたＩＴＯ（酸化インジウム錫）などを用いることができるが、特には、ＩＴＯは、電気伝導率（常温）が１０−４Ωｃｍ程度と導線性に優れ、可視光領域に対して透明であるので好適な材料であると言える。さらに、ＩＴＯは、例えばサファイア基板とＺｎＯとの間の格子定数を有するものなので、基板をサファイア基板とし、バッファ層の構成材料をＩＴＯとした場合、基板と発光領域をなす層との格子定数差を緩和させる効果も期待できる。
【００１０】
前段バッファ層は、多結晶層またはアモルファス層として形成させるが、次に、まず多結晶層として形成させる場合に係わる本発明の特徴について述べる。すなわち、本発明の第一の製造方法において、基板は単結晶基板であり、積層体を単結晶基板の主軸方向に配向した結晶粒からなる多結晶層として形成することを特徴とする。
【００１１】
使用する基板を単結晶基板とすることで、前段バッファ層を多結晶層として形成する際、層面内方向に比べて単結晶基板の主軸方向（層厚方向）に配向した結晶粒からなる多結晶層とすることが簡便に可能となる。そこで、特には、前段バッファ層は、層厚方向に配向した結晶粒からなる多結晶層とすることが望ましい。このような多結晶層とすることで、前段バッファ層に熱処理を施しバッファ層となす際に、層面内方向の配向性のみを高めればよいことになる。その結果、より品質が向上したバッファ層とすることが、簡便に可能となる。また、上述したミスフィット転位や貫通転位は、基本的に、基板の主表面における層面内方向の格子定数と、前段バッファ層を構成する材料の層面内方向の格子定数との差に起因して発生しやすいものであるので、層厚方向に配向した結晶粒からなる多結晶層としても、上記同様、単結晶層として形成するよりも転位や欠陥の発生を効果的に抑制できる。
【００１２】
さらには、上記前段バッファ層とされる積層体を、基板の主表面上から該積層体の最表面に至る柱状結晶粒が、該基板の主表面上に密集配列したものとして形成することが望ましい。このように、前段バッファ層を、それぞれ層厚方向に配向した柱状結晶粒が基板の主表面上にて密集配列させた形とすることは、これら柱状結晶粒を、個別に基板の主表面上にて密集配列するようにドット形成する形に対応する。ただし、それぞれ柱状結晶粒の結晶粒間に対しては、層厚方向における少なくとも一部区間（全区間も含む）において隙間が生じる形となればよい。ここで、隙間とは、例えば空気や柱状結晶粒より粒径が径小とされる結晶粒などにて構成されるものを指す。このような多結晶層として前段バッファ層を形成することで、それぞれ柱状結晶粒が層厚方向に選択成長する過程において、層面内方向への成長が効果的に抑制されることになる。その結果、前段バッファ層に発生する転位や欠陥の発生や、その成長をより効果的に抑制することが可能となる。また、柱状結晶粒を密集配列させることで、前段バッファ層を熱処理にて再結晶化させる際には、それぞれの柱状結晶粒を種結晶として簡便に再結晶化させることができ、ひいては、高品質なバッファ層とすることが可能となる。
【００１３】
上述のように、前段バッファ層を、柱状結晶粒が基板の主表面上に密集配列したものとして形成するのが望ましいが、特には、柱状結晶粒を、前段バッファ層とされる積層体の最表面（基板側とは反対側の面）にて、少なくとも自身と隣接する柱状結晶粒との結晶粒間に隙間が生じるように形成するのが望ましい。前段バッファ層の基板側とは反対側の最表面は、発光領域となる層に最近接した面となるので、特に、転位や結晶欠陥などが低減された結晶性に優れたものとする必要がある。そこで、前段バッファ層の基板側とは反対側の最表面にては、少なくともそれぞれ隣接する柱状結晶粒の結晶粒間に隙間が生じるようにすることで、転位や結晶欠陥の成長が、前段バッファ層の基板側とは反対側の最表面まで至ることを効果的に抑制することが可能となる。その結果、バッファ層における基板側とは反対側の最表面の結晶性を向上させることが可能となり、ひいては、発光領域の品質をさらに高めることが可能となる。なお、ここで言う柱状結晶粒とは、その層面内における平均粒径が、５ｎｍ〜５００ｎｍ程度のものであり、柱状結晶粒が密集配列した状態とは、柱状結晶粒の層面内における表面被覆率が５０％から９９％程度となるものである。
【００１４】
ここまでに前段バッファ層を多結晶として形成させる場合について述べてきたが、次に、前段バッファ層をアモルファス層として形成させる場合について述べる。すなわち、本発明の第一の製造方法において、基板は単結晶基板であり、前段バッファ層とされる積層体をアモルファス層として形成し、該積層体を熱処理して多結晶のバッファ層となすことを特徴とする。
【００１５】
まず、単結晶基板の主表面上に形成する前段バッファ層をアモルファス層とする。ここで、アモルファス層とすることで、多結晶層とするよりもさらに、基板との格子定数の違いに起因したミスフィット転位や、層厚方向に沿って成長する貫通転位などが、ある特定の配向面に沿って発生することを効果的に抑制することが可能となる。そして、この前段バッファ層に対して熱処理を施し再結晶化させる際にも、単結晶基板を用いることにより、配向しやすい形で再結晶化が進むので、簡便に多結晶のバッファ層とすることが可能となる。その結果、転位や結晶欠陥の発生、さらには、その成長が効果的に抑制された結晶性に優れたバッファ層とすることが可能となる。また、アモルファス層の前段バッファ層を再結晶化させて多結晶とする際には、上述同様に、単結晶基板を用いているので層厚方向に配向した多結晶とすることが簡便に可能となる。つまり、転位や結晶欠陥の発生をより低減させるために前段バッファ層をアモルファス層とした場合にも、再結晶化にて多結晶となす熱処理条件を、上記した前段バッファ層を多結晶層して形成させる際の形成温度や形成時間などの形成条件に適宜対応させることで、上記同様の配向性を有した結晶状態の多結晶となるように再結晶化させることが可能となる。
【００１６】
上述のように前段バッファ層を多結晶層またはアモルファス層とすることで、単結晶層として形成するよりも、高品質なバッファ層を簡便に形成できる。具体的には、少なくとも形成温度を４００℃以下に設定しておけば、前段バッファ層を多結晶層またはアモルファス層として形成させることができる。ここで、前段バッファ層の形成温度が４００℃を超えると、層面内方向の配向性が高まり、つまり、単結晶化が進みやすくなるので、転位や結晶欠陥の発生を十分に抑制できない場合が想定される。また、その形成温度の下限値は常温としておけばよい。このように設定する前段バッファ層の形成温度範囲内においては、その温度をより高温に設定するに従い、アモルファスから多結晶へと、結晶状態を調整することができる。前段バッファ層に用いる構成材料にもよるが、常温から３５０℃程度の範囲に形成温度を設定させた場合はアモルファス層とすることができ、一方、それ以上に形成温度を高温に設定させた場合は多結晶層とすることができる。
【００１７】
多結晶層またはアモルファス層の積層体をバッファ層となすために、前段バッファ層に施す熱処理の温度は、前段バッファ層とされる積層体の形成温度よりも高温に設定することが望ましい。この前段バッファ層に施す熱処理は、再結晶化させることで、より配向性の高い結晶状態とするために行うものである。そのため、熱処理にて与える再結晶化のための熱エネルギーは大きいほどよく、該熱エネルギーは、熱処理温度の高温化や、熱処理時間の長時間化などにより大きくすることができる。しかしながら、熱処理時間の長時間化は作業効率の低下を招くことにもなる。そこで、熱処理温度を、少なくとも前段バッファ層の形成温度よりも高温に設定することで、熱処理時間を過度に長く設定することなく、効率よく前段バッファ層の再結晶化を行うことが可能となる。また、このように熱処理温度を設定することで、前段バッファ層よりも、少なくとも配向性を高めたバッファ層とすることができる。なぜなら、再結晶化のための熱エネルギーを大きくするに従い、例えば、アモルファスから多結晶へといった具合に、配向性の高いバッファ層とすることが可能となるからである。
【００１８】
上述した前段バッファ層に施す熱処理の温度は、勿論、該前段バッファ層の形成温度よりも高ければ高いほどよいが、特には、発光領域を形成するための形成温度よりも高温に設定するのが望ましい。発光領域は、当然、結晶性に優れた、より単結晶に近いもの（単結晶も含む）が要求されるために、その形成温度は、前段バッファ層の形成温度よりも高温に設定するのが得策と言える。また、その際の発光領域の形成温度は、発光領域の構成材料にもよるが、例えば、３００〜１０００℃程度の範囲とされる。そこで、前段バッファ層に施す熱処理の温度を、少なくとも発光領域を形成する温度よりも高温に設定することで、発光領域に求められる結晶性により近いバッファ層とすることが可能となる。なお、前段バッファ層に施す熱処理温度の上限値は、特には限定されないが、過度に高温にしても製造コスト高を招くことにもなるので、例えば１１００℃程度にしておけば十分である。
【００１９】
次に、用いる基板の具体例としては、酸化アルミニウム、酸化ガリウム、酸化マグネシウム、窒化アルミニウム、窒化ガリウム、シリコン、炭化シリコン、砒化ガリウムあるいはガラス等を挙げることができる。この中でも、発光領域を構成するＺｎ系化合物における結晶構造（例えば、ＺｎＯに代表されるウルツ鉱型結晶構造）やその格子定数などを考慮した場合、特には、酸化アルミニウムの単結晶基板であるサファイア基板が本発明には好適であると言える。このようにサファイア基板を用いることで、発光領域を構成するＺｎ系化合物との結晶整合性を良好なものとするのに有効となる。一方、製造コストをより低減化させる意味では、特には、ガラス基板を選択するのが好適であると言える。
【００２０】
次に、本発明における前段バッファ層に施す再結晶化のための熱処理であるが、特には、該熱処理における熱処理雰囲気は、酸素含有雰囲気とすることが望ましい。前段バッファ層は、酸化インジウム錫または酸化亜鉛よりなる形態が特に望ましいことを上述したが、このように、前段バッファ層は基本的に酸素を含んだ組成よりなる。そのため、熱処理中における酸素成分の離脱を抑制し、結晶中における所定の酸素サイトに欠損なく十分に充填させるためには、特には、該熱処理における熱処理雰囲気は酸素含有雰囲気とすることが望ましい。その結果、バッファ層の結晶性をさらに向上させることが可能となる。
【００２１】
次に、本発明におけるバッファ層の形成厚さであるが、特には、バッファ層の層厚は、１μm以下とすることが望ましい。前段バッファ層に再結晶化のための熱処理を施しバッファ層となすわけであるが、その際に、バッファ層の層厚を１μmを超えて設定すると、簡便に配向性を高めるための再結晶化を誘起できない場合や、過度に熱処理温度を高温化する必要や熱処理時間を長時間化する必要が生じる場合がある。そのため、特には、バッファ層の層厚は、少なくとも１μm以下とすることが望ましい。また、バッファ層の層厚の下限値としては、特に限定されないが、過度に薄くすると、基板と発光領域との構成材料の違いに起因した格子定数などを緩和するというバッファ層の機能が十分に果たせなくなるので５ｎｍ以上にすることが望ましい。
【００２２】
次に、本発明のＺｎ系半導体発光素子の第二の製造方法は、
基板の主表面上に、該基板に含まれないＩｎ系化合物またはＺｎ系化合物よりなるバッファ層を形成し、該バッファ層上にＺｎ系化合物よりなる発光領域を形成するＺｎ系半導体発光素子の製造方法であって、
Ｉｎ系化合物またはＺｎ系化合物よりなる積層体を発光領域の形成温度よりも低温で形成した後、発光領域を形成する前に、該積層体を発光領域の形成温度よりも高温で熱処理してバッファ層となすことを特徴とする。
【００２３】
上記本発明の第二の製造方法は、上述した第一の製造方法と同じく、Ｉｎ系化合物またはＺｎ系化合物よりなる前段バッファ層とされる積層体を形成した後に、該前段バッファ層に再結晶化のための熱処理を施しバッファ層となすものである。ただし、前段バッファ層の形成温度は、発光領域の形成温度よりも低温とし、かつ、前段バッファ層に施す熱処理の熱処理温度は、発光領域の形成温度よりも高温にすることを前提とする。このように前段バッファ層の形成温度を、発光領域の形成温度よりも低温に設定することで、少なくとも単結晶よりも配向性の低い、多結晶またはアモルファス、もしくはそれら２相を含んだ結晶状態からなる前段バッファ層を簡便に形成することができる。ここで、前段バッファ層の形成温度を、発光領域の形成温度よりも低温に設定する意図は、あくまで、前段バッファ層を、単結晶層として形成した場合に危惧される過度の転位や結晶欠陥発生を効果的に抑制させることである。つまり、例えば、公知のＲＳ−ＭＢＥ装置を用いて、形成温度を低温化させつつも、ラジカル酸素などのフリーラジカルの特性を用いて単結晶層として形成させる意図のものではない。そして、前段バッファ層を、発光領域の形成温度よりも高温に設定した熱処理温度にて再結晶化させることで、発光領域に要求される結晶性（単結晶状態）により近い、もしくは同程度の結晶性にまで配向性が高められたバッファ層となすことが簡便に可能となる。また、このように、前段バッファ層に施す熱処理の熱処理温度を、発光領域の形成温度よりも高温に設定することで、該熱処理の熱処理時間を過度に長時間化することなく高品質なバッファ層となすことが可能となるので、製造コストも効果的に低減することができる。
【００２４】
上記した本発明の第二の製造方法は、前段バッファ層の形成温度、該前段バッファ層に施す熱処理の熱処理温度、発光領域の形成温度の三者の大小関係を限定することにより、高品質なバッファ層を簡便に形成することを可能とし、ひいては発光領域の品質向上を可能とするものである。次に、このような温度の大小関係を限定することで、同様な効果を挙げることを可能とする第三の製造方法について説明する。
【００２５】
本発明のＺｎ系半導体発光素子の第三の製造方法は、
基板の主表面上に、該基板に含まれないＩｎ系化合物またはＺｎ系化合物よりなるバッファ層を形成し、該バッファ層上にＺｎ系化合物よりなる発光領域を形成するＺｎ系半導体発光素子の製造方法であって、
Ｉｎ系化合物またはＺｎ系化合物よりなる積層体を発光領域の形成温度よりも低温で形成した後、発光領域を形成する前に、該積層体を、発光領域の形成温度と該積層体の形成温度との間に位置する第一の熱処理温度にて熱処理した後、発光領域の形成温度よりも高温に設定した第二の熱処理温度にて、さらに熱処理することによりバッファ層となすことを特徴とする。
【００２６】
上記本発明の第三の製造方法において、前段バッファ層を発光領域の形成温度よりも低温で形成させる点は、上述の第二の製造方法と同じである。しかしながら、第三の製造方法においては、前段バッファ層に対して２段階の再結晶化のための熱処理を施すことによりバッファ層となすものとされる。まず、前段バッファ層に対して、発光領域の形成温度と前段バッファ層の形成温度との間に位置する第一の熱処理温度にて１段階目の熱処理を施す。そして、その後、さらに発光領域の形成温度よりも高温に設定した第二の熱処理温度にて２段階目の熱処理を施す。このような２段階の熱処理を前段バッファ層に施すことにより、１段階目の熱処理にては、急激な結晶粒の成長を抑えた形で再結晶化を促すことになり、結果として粒界の偏析などの結晶性を乱す要因を効果的に抑えることが可能となる。そして、1段階目にて予備的に配向性を高めた結晶状態に対して、2段階目の熱処理を施すことにより、さらに配向性の高い結晶状態とすることが可能となる。このように、第三の製造方法を用いても、第二の製造方法と同様にして、高品質なバッファ層を簡便に形成するが可能であり、ひいては発光領域の品質向上を可能とする。
【００２７】
上述した第三の製造方法においては、バッファ層を次のように形成させることで、結晶性のさらなる向上を可能とする。すなわち、本発明の第三の製造方法におけるバッファ層は、該バッファ層の第一層部分とされる積層体（上記前段バッファ層）を、第一の熱処理温度にて熱処理した後、該積層体上にＩｎ系化合物またはＺｎ系化合物を積層させてバッファ層の第二層部分を形成し、その後、第二の熱処理温度にて熱処理することにより形成されることを特徴とする。
【００２８】
まず、前段バッファ層とされる積層体を、発光領域の形成温度よりも低温で形成する。この前段バッファ層は、バッファ層を構成する第一層部分とされる。そして、該前段バッファ層に対して第一の熱処理温度にて熱処理を施す。ここまでは、上述と同様な製造過程である。この後、第一の熱処理温度にて熱処理を施した前段バッファ層上にＩｎ系化合物またはＺｎ系化合物を積層させてバッファ層の第二層部分を形成させる。ただし、第二層部分は第一層部分と同一の構成材料からなるものであり、その形成温度は、発光領域の形成温度よりも低温とされる。このように形成される第二層部分は、下地層となる第一-層部分との結晶整合性が、第一層部分と基板との結晶整合性に比べて良好なものとなるので、第一層部分に比べて転位や結晶欠陥などの発生がより抑制された結晶性に優れたものとなる。そして、第二層部分を形成した後、第二の熱処理温度にて熱処理することによりバッファ層が形成されることになる。その結果、バッファ層をより結晶性が向上したものとすることが可能となる。
【００２９】
ここまでに、本発明の第二、第三の製造方法について述べてきたが、発光領域の形成温度は、特には、３００℃以上１０００℃以下に設定するのが望ましい。発光領域は、当然、配向性が高い結晶性に優れたものとする必要があるが、その形成温度が３００℃未満であると、バッファ層の結晶性が十分に確保された状態でも、配向性を十分に高めるための結晶化エネルギーを熱エネルギーとして付与できない場合がある。その意味において、形成温度は高いほどよいが、過度に高温に設定することは、製造コスト高を招くことなり、構成材料によっては蒸発量が増大してしまう場合もあるので、上限値としては１０００℃としておくのが望ましい。これら内容より、発光領域の形成温度は、３００℃以上１０００℃以下に設定するのが好適である。
【００３０】
また、本発明の第二、第三の製造方法において、バッファ層の構成材料の具体例やその好適材料、バッファ層の好適な層厚、前段バッファ層とされる積層体の好適な形成温度範囲、さらには、前段バッファ層に施す熱処理の好適な熱処理雰囲気は、第一の製造方法に付随した形で上記した内容と同様なものが好適に適用できる。よって、これらの説明は省略する。
【００３１】
上述してきた本発明の製造方法を用いることで、簡便にバッファ層の品質を高めることが可能となり、ひいては発光領域の品質を高めることが可能となる。その結果、製造されるＺｎ系半導体発光素子を発光特性に優れたものとできる。すなわち、本発明のＺｎ系半導体発光素子は、基板の主表面上に積層形成された、該基板に含まれないＩｎ系化合物またはＺｎ系化合物からなるバッファ層と、Ｚｎ系化合物からなる発光領域とを少なくとも有し、該バッファ層は、多結晶層またはアモルファス層に、結晶化処理が施されたものであることを特徴とする。このように、本発明のＺｎ系半導体発光素子におけるバッファ層は、多結晶層またはアモルファス層に、結晶化処理が施されたものとされる。ここで、結晶化処理が施される多結晶層またはアモルファス層とは、上述した前段バッファ層に相当するものであり、結晶化処理とは、上述した再結晶化させるための熱処理に相当するものである。その結果、上述のとおりバッファ層の品質を簡便に効果的に高めることが可能となる。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の一実施形態を説明するための発光素子要部の積層構造を模式的に示すものである。図１に示すように、サファイア基板１の主表面上に、ＺｎＯからなるバッファ層２を形成する。そして、Ｍｇ１−ａＺｎａＯ（０≦ａ≦１）（以下、ＭｇＺｎＯとも言う）からなるｎ型ＭｇＺｎＯ層３、Ｚｎ系化合物からなる活性層４、さらにｐ型ＭｇＺｎＯ層５を、エピタキシャル成長法により格子整合形態にて積層させることで、ダブルへテロ型の発光領域とされる発光層部１０が形成される。活性層４の構成材料は、目的とする発光波長に応じて、例えば、ＺｎＯや、ＺｎＯを母物質してＺｎサイトの一部をＭｇで置換したもの又はＯサイトの一部をＳ、Ｓｅ、Ｔｅなどで置換したものなどが適宜選択される。また、バッファ層２は、多結晶層またはアモルファス層とされる前段バッファ層を積層させた後に、発光層部１０を形成する前に熱処理による結晶化処理がなされたものとされる。このようにバッファ層を形成することで、転位や結晶欠陥などの発生が低減化された結晶性に優れたバッファ層を簡便に形成することができる。
【００３３】
図１に示すバッファ層２を除く各層および、バッファ層２となすための前段バッファ層のエピタキシャル成長は、ＭＯＶＰＥ（Metal Organic Vapour Phase Epitaxy）法もしくはＭＢＥ（Molecular Beam Epitaxy）法などにて成長させることができる。なお、本明細書においてＭＢＥは、金属元素成分源と非金属元素成分源との両方を固体とする狭義のＭＢＥに加え、金属元素成分源を有機金属とし非金属元素成分源を固体とするＭＯＭＢＥ（Metal Organic Molecular Beam Epitaxy）、金属元素成分源を固体とし非金属元素成分源を気体とするガスソースＭＢＥ、金属元素成分源を有機金属とし非金属元素成分源を気体とする化学ビームエピタキシ（ＣＢＥ（Chemical Beam Epitaxy））を概念として含む。また、バッファ層２をなすために、結晶化処理に先立ち形成される前段バッファ層に限って言えば、上記のエピキシャル成長法に係わる方法以外にも、スパッタリング法や、ＤＣマグネットを援用したスパッタリング法、ＰＬＤ（Pulsed Laser Deposition）法などを用いて形成させてもよく、特に、バッファ層の構成材料をＺｎＯなどのＺｎ系化合物以外の例えばＩＴＯとした場合は、スパッタリング法を用いて形成するのがよい。つまり、バッファ層の構成材料により結晶成長モードなどの結晶成長条件が変化するので、必要とされる形成温度や形成時間なども加味して、前段バッファ層の形成方法は、公知の化学蒸着法や物理蒸着法より適宜選択すればよい。第一に重要な点は、前段バッファ層を、アモルファス層または多結晶層といった単結晶層よりも結晶の連続性や周期性が低い層として形成することである。
【００３４】
そこで、前段バッファ層の形成条件であるが、少なくとも形成温度を４００℃以下と設定するのがよい。例えば、前段バッファ層をアモルファス層として形成する場合は、常温から３５０℃程度の範囲に、多結晶層として形成する場合は、３５０℃程度から４００℃の範囲に形成温度を適宜設定する。このようにして前段バッファ層を形成した後に、該前段バッファ層に対して結晶化処理のための熱処理を施すことになる。この熱処理は、再結晶化にて配向性を高めるためになすわけであるので、特により高温に設定するのが望ましい。例えば、前段バッファ層の形成温度よりも少なくとも高温に設定する。また、熱処理の処理温度をより高温にすることで、処理時間を短縮することが可能となる。例えば、熱処理温度を１１００℃とした場合は、熱処理を３０秒程度施し、熱処理温度を８００℃した場合は、熱処理を１０分程度施すといった具合である。このようにして、ＭＯＶＰＥ装置などの気相成長装置や、スパッタリング装置などを用いて、熱処理温度を３００〜１１００℃の範囲に、熱処理時間を３０秒から３０分の範囲にそれぞれ適宜設定される熱処理を施すことで、配向性が高められたバッファ層とすることができる。また、このような前段バッファ層に施す熱処理の熱処理雰囲気は、特には、酸素含有雰囲気（酸化雰囲気）にするのがよい。例えば、酸化性ガスとしての亜酸化窒素や酸素を用いることで酸化雰囲気を作り出すことで、酸素欠損が効果的に抑制されたバッファ層となすことができる。
【００３５】
上記のような熱処理を前段バッファ層に施すことで図１におけるバッファ層２は形成される。その後、発光層部１０を、例えばＭＯＶＰＥ装置にて、３００〜８００℃程度の形成温度で形成する。また、図１におけるｎ型ＭｇＺｎＯ層２には、ｎ型ドーパントとしてＢ、Ａｌ、Ｇａ、Ｉｎの１種又は２種以上が含有される。ＩＩＩ族元素であるＢ、Ａｌ、Ｇａ、Ｉｎは、ＩＩ族元素であるＭｇ、Ｚｎ元素を置換し、ｎ型キャリアをドーピングすることが可能である。ｎ型ＭｇＺｎＯ層２の結晶性を考慮し、Ｚｎ元素のイオン半径に近いＧａを、ｎ型ドーパントとして選択することが好適である。
【００３６】
他方、ｐ型ＭｇＺｎＯ層５には、ｐ型ドーパントとしてＬｉ、Ｎａ、Ｃｕ、Ｎ、Ｐ、Ａｓ、Ａｌ、Ｇａ、Ｉｎの１種又は２種以上が含有される。Ｉ族元素であるＬｉ、Ｎａは、ＩＩ族元素であるＭｇ、Ｚｎサイトを置換し、Ｖ族元素であるＮ、Ｐ、Ａｓは、ＶＩ族であるＯサイトを置換することによりｐ型キャリアをドーピングすることが可能である。ＣｕＯは、ノンドーピングでｐ型半導体であるので、ＣｕをドーピングしＣｕＯを生成することにより、Ｃｕはｐ型ドーパントとして機能することになる。また、Ａｌ、Ｇａ、Ｉｎ、Ｌｉは、Ｎと共添加することにより、良好なｐ型特性をより確実に得ることができる。さらに、ｐ型ＭｇＺｎＯ層５の結晶性を考慮して、ＺｎもしくはＯ元素にイオン半径が近いＮと、Ｇａ、Ａｌ及びＩｎの一種又は２種以上、特にＧａとを選択することが好適である。
【００３７】
図１におけるバッファ層２となる前段バッファ層や、それを除く各層を気相成長装置にて形成する場合、それぞれ層の主原料としては次のようなものを用いることができる：
酸素成分源ガス：酸素ガスを用いることもできるが、酸化性化合物ガスの形で供給することが、後述する有機金属との過度の反応を抑制する観点において望ましい。具体的には、Ｎ２Ｏ、ＮＯ、ＮＯ２、ＣＯなど。本実施形態では、Ｎ２Ｏ（亜酸化窒素）を用いている。
Ｓ源ガス：Ｈ２Ｓなど。
Ｓｅ源ガス：Ｈ２Ｓｅなど。
Ｔｅ源ガス：Ｈ２Ｔｅなど。
・Ｚｎ源（金属成分源）ガス：ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）など。
・Ｍｇ源（金属成分源）ガス：ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）など。
【００３８】
ｐ型ドーパントとして、Ａｌ、Ｇａ及びＩｎの１種又は２種以上を、Ｎとの共添加により良好なｐ型ドーパントとして機能させることができる。ドーパントガスとしては以下のようなものを使用できる；
・Ａｌ源ガス；トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ）など；
・Ｇａ源ガス；トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）など；
・Ｉｎ源ガス；トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）など。
ｐ型ドーパントとして金属元素（Ｇａ）とともにＮが使用される場合、ｐ型ＭｇＺｎＯ層の気相成長を行なう際に、Ｎ源となる気体（例えばＮＨ３など）を、Ｇａ源となる有機金属ガスとともに供給するようにする。また、例えば、酸素成分源として使用するＮ２ＯをＮ源としても機能させる形にしてもよい。
【００３９】
ｎ型ドーパントとして、Ａｌ、Ｇａ及びＩｎの１種又は２種以上を添加することによりｎ型キャリアをドーピングすることができる。ドーパントガスとしては、上記同様なものが使用できる。
【００４０】
ＭｇＺｎＯは真空雰囲気中での気相成長時に、酸素欠損が非常に生じやすく、導電型が必然的にｎ型となる傾向がある。そこで、図１におけるｎ型ＭｇＺｎＯ層３の成長に際しては酸素欠損を積極的に生じさせてｎ型とする方法をとることも可能で、活性層４及びｐ型ＭｇＺｎＯ層５を成長する場合よりも酸素含有雰囲気圧力を下げる（例えば１×１０３Ｐａ未満とする）ことが有効である。また、同時にｎ型ドーパントを導入する形で層成長を行なうことにより積極的にｎ型キャリアをドーピングすることも可能である。あるいは、供給原料のＩＩ族とＶＩ族との比（供給ＩＩ／ＶＩ比）を大きくしても良い。
【００４１】
他方、活性層４及びｐ型ＭｇＺｎＯ層５を成長させる場合、１×１０３Ｐａ以上の圧力を有した酸素含有雰囲気下で行なうことにより、成膜中の酸素欠損発生をより効果的に抑制でき、良好な特性の活性層４あるいはｐ型ＭｇＺｎＯ層５を得ることができる。この場合、より望ましくは、酸素分圧（Ｏ２以外の酸素含有分子も、含有される酸素をＯ２に換算して組み入れるものとする）が１×１０３Ｐａ以上とするのがよい。さらに、ｐ型ＭｇＺｎＯ層５を成長させる場合、ｐ型ＭｇＺｎＯ層５の主原料となるガス流量を間欠的に中断させ、酸化を促進することで酸素欠損発生をさらに抑制することができる。
【００４２】
以上のようにして発光層部１０の形成が終了すれば、図２に示すように活性層４及びｐ型ＭｇＺｎＯ層５の一部をフォトリソグラフィー等により一部除去して、ＩＴＯ等からなる透明電極２３を形成する一方、残余のｐ型ＭｇＺｎＯ層５上には金属電極２２を形成し、その後、サファイア基板１とともにダイシングすればＺｎ系半導体発光素子１００が得られる。この場合、光取出は、主として透明なサファイア基板１側から行なうことになる。
【００４３】
以上、本発明の一実施形態を説明したが、本発明はこれに限定されるものではなく、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。例えば、図１では発光層部がダブルへテロ型とされるが、シングルへテロ型のものとしてもよいし、図１では基板側よりｎ型層、ｐ型層の順に形成される形であるが、基板側よりｐ型層、ｎ型層の順に形成される形としてもよい。
【００４４】
本発明の主旨は、バッファ層の形成形態に係わるものである。そこで、バッファ層の製造過程およびその形成形態について、種々の実施形態とともに説明する。図３は、バッファ層の製造過程を示すものである。図３に示すように、基板１の主表面上にＩｎ系化合物またはＺｎ系化合物よりなる前段バッファ層２’を形成した後、前段バッファ層２’に対して再結晶化のための熱処理を施しバッファ層２となすものである。前段バッファ層の形成方法や熱処理条件などは上述同様にて行うことができる。図３（ａ）は、前段バッファ層２’を多結晶層またはアモルファス層と形成させる場合に対応するものとし、この際、前段バッファ層２’を多結晶層として形成する場合、基板１をサファイア基板などの単結晶基板とすることで、単結晶基板の主軸方向、つまり層厚方向に配向した多結晶層を簡便に形成することが可能となる。一方、前段バッファ層２’をアモルファス層として形成する場合も、基板１をサファイア基板などの単結晶基板とすることで、前段バッファ層２’に対して熱処理を施し再結晶化させる際に結晶配向しやすいものとすることができる。
【００４５】
図３（ｂ）および（ｃ）は、基板１を単結晶基板とし、前段バッファ層２’を多結晶層として形成する場合に対応する。また、前段バッファ層２’は、基板１の主表面から自身の最表面に至る柱状結晶粒が、基板１の主表面上に密集配列したものとされる。このような層厚方向に配向した柱状結晶粒を密集配列させるには、その形成過程において、層厚方向の特定区間にて層面内全域が被覆されないように、構成材料の主原料の配給量（例えば、気相成長法であればガス流量）などを適宜調整すればよい。このような前段バッファ層２’とすることで、より転位や結晶欠陥が低減されたバッファ層２とできる。また、図３（ｂ）および（ｃ）に示すように、特には、前段バッファ層２’の最表面にて、少なくとも隣接する柱状結晶粒との結晶粒間に隙間が生じるようにするのがよい。さらに、例えば基板１としてサファイア基板を、前段バッファ層２’の構成材料としてＺｎＯなどのＺｎ系化合物を採用した場合、サファイア基板のＡ面を主表面として、該主表面上に前段バッファ層２’を積層させることで、それぞれ柱状結晶粒の層面内における配向軸を同軸方向に揃えることも可能である。勿論、それぞれ隣接する柱状結晶粒同士の結晶粒間には隙間が形成されているので、層面内方向への結晶成長は抑制されたものとなる。その結果、転位や結晶欠陥の発生を効果的に抑制された前段バッファ層とすることができるとともに、より簡便に高品質なバッファ層とすることが可能となる。
【００４６】
バッファ層の形成過程は、次のような方法にて行うこともできる。その１例を図４に示す。図４におけるバッファ層２もまた、基板１の主表面上に前段バッファ層２’を形成し、該前段バッファ層２’に対して再結晶化のための熱処理を施すことにより形成される。しかしながら、図４における前段バッファ層２’の形成温度は、発光領域とされる発光層部の形成温度よりも少なくとも低温とする。発光層部の形成温度は、上記したように例えば３００〜１０００℃程度の範囲とされる。この温度範囲は、発光層部の結晶状態をより単結晶に近づける（単結晶も含む）ために、構成材料などを考慮して設定される範囲である。そこで、発光層部の形成温度よりも少なくとも低温にて前段バッファ層２’を形成することで、該前段バッファ層２’を単結晶層よりも配向性の低い、アモルファスや多結晶またはそれら２相を含む層とすることができる。そして、図４（ａ）においては、前段バッファ層２’に対して発光層部の形成温度よりも高温に設定された熱処理温度にて熱処理を施すことにより、高品質なバッファ層２となすことができる。図４（ｂ）においては、前段バッファ層２’に対して、発光層部の形成温度と前段バッファ層２’の形成温度の間に位置する第一の熱処理温度にて１段階目の熱処理を施し、その後、さらに発光層部の形成温度よりも高温の第二の熱処理温度にて二段階目の熱処理を施すことにより、高品質なバッファ層２となすものである。さらに、図４（ｃ）においては、図４（ｂ）における一段階目の熱処理と二段階目の熱処理との間に、前段バッファ層２’と同組成を構成材料とする第二層部分２”を、前段バッファ層２’を第一層部分２’として、その上にさらに積層形成させるものである。第二層部分２’の形成温度もまた、発光層部の形成温度よりも低温とする。このように図４（ｃ）におけるバッファ層２は、第一層部分２’と第二層部分２”とからなり、図４（ｂ）のバッファ層２よりも高品質なものとすることが可能となる。図４に示すように、前段バッファ層の形成温度、前段バッファ層に施す熱処理の温度、発光層部の形成温度の三者の大小関係を規定することによっても、効果的にバッファ層の品質を簡便に高めることが可能となる。
【図面の簡単な説明】
【図１】本発明のＺｎ系半導体発光素子の一実施形態に係わる要部の概略断面図。
【図２】本発明のＺｎ系半導体発光素子の一実施形態を示す概略断面図。
【図３】本発明のＺｎ系半導体発光素子におけるバッファ層の製造過程の一例を示す概略工程図。
【図４】本発明のＺｎ系半導体発光素子におけるバッファ層の製造過程の一例を示す概略工程図。
【符号の説明】
１ 基板（サファイア基板）
２ バッファ層
２’ 前段バッファ層
１０ 発光層部
１００ Ｚｎ系半導体発光素子

Claims (7)

  1. 基板の主表面上に、該基板に含まれないＩｎ系化合物またはＺｎ系化合物よりなるバッファ層を形成し、該バッファ層上にＺｎ系化合物よりなる発光領域を形成するＺｎ系半導体発光素子の製造方法であって、
    前記Ｉｎ系化合物または前記Ｚｎ系化合物よりなる積層体を前記発光領域の形成温度よりも低温で形成した後、前記発光領域を形成する前に、該積層体を、前記発光領域の形成温度と前記積層体の形成温度との間に位置する第一の熱処理温度にて熱処理した後、前記発光領域の形成温度よりも高温に設定した第二の熱処理温度にて、さらに熱処理することにより前記バッファ層となすことを特徴とするＺｎ系半導体発光素子の製造方法。
  2. 前記バッファ層は、該バッファ層の第一層部分とされる前記積層体を、前記第一の熱処理温度にて熱処理した後、該積層体上に前記Ｉｎ系化合物または前記Ｚｎ系化合物を積層させて前記バッファ層の第二層部分を形成し、その後、前記第二の熱処理温度にて熱処理することにより形成されることを特徴とする請求項１記載のＺｎ系半導体発光素子の製造方法。
  3. 前記バッファ層は、酸化インジウム錫または酸化亜鉛よりなることを特徴とする請求項１又は請求項２に記載のＺｎ系半導体発光素子の製造方法。
  4. 前記積層体の形成温度は、４００℃以下に設定することを特徴とする請求項１記載のＺｎ系半導体発光素子の製造方法。
  5. 前記発光領域の形成温度は、３００℃以上１０００℃以下に設定することを特徴とする請求項１記載のＺｎ系半導体発光素子の製造方法。
  6. 前記熱処理における熱処理雰囲気は、酸素含有雰囲気とすることを特徴とする請求項１記載のＺｎ系半導体発光素子の製造方法。
  7. 前記バッファ層の層厚は、１μｍ以下とすることを特徴とする請求項１記載のＺｎ系半導体発光素子の製造方法。
JP2002317354A 2002-10-31 2002-10-31 Ｚｎ系半導体発光素子の製造方法 Expired - Fee Related JP3859148B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002317354A JP3859148B2 (ja) 2002-10-31 2002-10-31 Ｚｎ系半導体発光素子の製造方法
TW092129978A TW200414570A (en) 2002-10-31 2003-10-29 Zn-series semiconductor light emitting device and the manufacturing method thereof
KR1020047011407A KR20050074274A (ko) 2002-10-31 2003-10-30 Ｚｎ계 반도체 발광소자 및 그 제조방법
CN2003801001514A CN100407450C (zh) 2002-10-31 2003-10-30 Zn系半导体发光元器件的制造方法
EP03770015A EP1557889A1 (en) 2002-10-31 2003-10-30 Zn SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME
US10/500,703 US7157307B2 (en) 2002-10-31 2003-10-30 Zn-base semiconductor light-emitting device and method for manufacturing same
PCT/JP2003/013910 WO2004040662A1 (ja) 2002-10-31 2003-10-30 Ｚｎ系半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002317354A JP3859148B2 (ja) 2002-10-31 2002-10-31 Ｚｎ系半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2004153062A JP2004153062A (ja) 2004-05-27
JP3859148B2 true JP3859148B2 (ja) 2006-12-20

Family

ID=32211717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002317354A Expired - Fee Related JP3859148B2 (ja) 2002-10-31 2002-10-31 Ｚｎ系半導体発光素子の製造方法

Country Status (7)

Country Link
US (1) US7157307B2 (ja)
EP (1) EP1557889A1 (ja)
JP (1) JP3859148B2 (ja)
KR (1) KR20050074274A (ja)
CN (1) CN100407450C (ja)
TW (1) TW200414570A (ja)
WO (1) WO2004040662A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8529699B2 (en) 2008-09-16 2013-09-10 Stanley Electric Co., Ltd. Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568299B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자
US7381631B2 (en) * 2005-07-05 2008-06-03 Hewlett-Packard Development Company, L.P. Use of expanding material oxides for nano-fabrication
KR100674888B1 (ko) * 2005-08-25 2007-01-29 에피밸리 주식회사 반도체 발광소자
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
JP2008177523A (ja) * 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
US7606448B2 (en) * 2007-03-13 2009-10-20 Micron Technology, Inc. Zinc oxide diodes for optical interconnections
FR2917537B1 (fr) 2007-06-15 2009-09-25 Saft Groupe Sa Accumulateur lithium-ion contenant un electrolyte comprenant un liquide ionique
FR2918791B1 (fr) * 2007-07-13 2009-12-04 Saint Gobain Substrat pour la croissance epitaxiale de nitrure de gallium
JP5392708B2 (ja) * 2008-06-30 2014-01-22 国立大学法人東京農工大学 ヘテロエピタキシャル成長方法
JP5030909B2 (ja) * 2008-09-16 2012-09-19 スタンレー電気株式会社 酸化亜鉛単結晶層の成長方法
JP5537890B2 (ja) * 2009-10-06 2014-07-02 スタンレー電気株式会社 酸化亜鉛系半導体発光素子の製造方法
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101825345B1 (ko) * 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
TWI528418B (zh) 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
JP5547989B2 (ja) * 2010-03-01 2014-07-16 スタンレー電気株式会社 ＺｎＯ系半導体素子の製造方法
WO2011108346A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
PT105039A (pt) * 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012009774A (ja) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9064790B2 (en) 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
JP6571389B2 (ja) * 2015-05-20 2019-09-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
GB2548128B (en) 2016-03-09 2021-12-15 Zapgo Ltd Method of reducing outgassing
EP3769588B1 (en) * 2018-03-19 2023-12-13 Ricoh Company, Ltd. Inorganic el element, display element, image display device, and system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162688A (en) * 1978-06-13 1979-12-24 Matsushita Electric Ind Co Ltd Forming method for oxide single crystal thin film
JPH0738150A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体発光装置
JPH0758360A (ja) * 1993-08-19 1995-03-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3353527B2 (ja) 1995-03-24 2002-12-03 松下電器産業株式会社 窒化ガリウム系半導体の製造方法
JPH09172199A (ja) * 1995-12-20 1997-06-30 Mitsubishi Cable Ind Ltd 窒化ガリウム系化合物半導体素子
JP3399392B2 (ja) 1999-02-19 2003-04-21 株式会社村田製作所 半導体発光素子、およびその製造方法
JP3424814B2 (ja) * 1999-08-31 2003-07-07 スタンレー電気株式会社 ＺｎＯ結晶構造及びそれを用いた半導体装置
JP3441059B2 (ja) 1999-12-10 2003-08-25 スタンレー電気株式会社 半導体素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8529699B2 (en) 2008-09-16 2013-09-10 Stanley Electric Co., Ltd. Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device

Also Published As

Publication number Publication date
KR20050074274A (ko) 2005-07-18
WO2004040662A1 (ja) 2004-05-13
CN100407450C (zh) 2008-07-30
CN1685532A (zh) 2005-10-19
JP2004153062A (ja) 2004-05-27
EP1557889A1 (en) 2005-07-27
US20050017261A1 (en) 2005-01-27
US7157307B2 (en) 2007-01-02
TW200414570A (en) 2004-08-01

Similar Documents

Publication Publication Date Title
JP3859148B2 (ja) Ｚｎ系半導体発光素子の製造方法
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP5272390B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8772060B2 (en) Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp
WO2009113458A1 (ja) Ｉｉｉ族窒化物半導体素子及びその製造方法、ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010010675A (ja) 半導体装置の製造方法およびその構造
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2004086521A1 (ja) 発光素子および発光素子の製造方法
JP4045499B2 (ja) ＺｎＯ系半導体素子の製造方法
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
JP4232363B2 (ja) ＺｎＯ系半導体発光素子
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2006073726A (ja) 化合物半導体素子の製造方法
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP6319111B2 (ja) 半導体素子の製造方法
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5648446B2 (ja) 半導体発光素子の製造方法
JP2006086142A (ja) 化合物半導体素子の製造方法
JP2005136156A (ja) ＺｎＯ系半導体発光素子およびその製造方法
JP2005340370A (ja) 化合物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060914

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees