WO2004040662A1 - Ｚｎ系半導体発光素子およびその製造方法 - Google Patents

Ｚｎ系半導体発光素子およびその製造方法 Download PDF

Info

Publication number
WO2004040662A1
WO2004040662A1 PCT/JP2003/013910 JP0313910W WO2004040662A1 WO 2004040662 A1 WO2004040662 A1 WO 2004040662A1 JP 0313910 W JP0313910 W JP 0313910W WO 2004040662 A1 WO2004040662 A1 WO 2004040662A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
substrate
layer
heat treatment
emitting device
Prior art date
Application number
PCT/JP2003/013910
Other languages
English (en)
French (fr)
Inventor
Jun-Ya Ishizaki
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to EP03770015A priority Critical patent/EP1557889A1/en
Priority to US10/500,703 priority patent/US7157307B2/en
Publication of WO2004040662A1 publication Critical patent/WO2004040662A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Definitions

  • the present invention relates to a Zn-based semiconductor light emitting device and a method for manufacturing the same.
  • Z ⁇ (dumbbell oxide) is a direct transition semiconductor with a bandgap energy of 3.4 eV. Therefore, Z ⁇ or a Zn-based semiconductor using Z ⁇ as a base material is promising as a material for a light-emitting element capable of emitting light in the blue to ultraviolet range.
  • a Zn-based semiconductor light-emitting device has been manufactured by epitaxially growing a light-emitting region made of a Zn-based semiconductor on a substrate.
  • a single-crystal laminate to be a buffer layer is formed on a sapphire substrate at a lower temperature than the light-emitting region formation temperature.
  • Japanese Patent Application Laid-Open No. 2001-68485 discloses a method in which heat treatment is performed at a temperature substantially equal to the temperature at which the light emitting region is formed, and the surface is flattened to form a buffer layer.
  • Zn-based semiconductors including ZnO are one of the attractive points for industrial use in that they are cheaper than other InGaN-based semiconductors that can emit blue light. From this perspective, it is important to manufacture Zn-based semiconductors at the lowest possible cost.
  • the present invention has been made in consideration of the above problems, and provides a Zn-based semiconductor light-emitting device that can be easily manufactured and that can improve the quality of a light-emitting region, and a method of manufacturing the same.
  • the purpose is to do. Disclosure of the invention
  • a first method for manufacturing a Zn-based semiconductor light-emitting device comprises: a buffer made of an In-based compound or a Zn-based compound that is not included in the substrate; Forming a light-emitting region comprising a Zn-based compound on the buffer layer, comprising:
  • the laminate After forming a laminate of a polycrystalline layer or an amorphous layer on the main surface of the substrate, and before forming the light emitting region, the laminate is heat-treated to form the buffer layer.
  • the present invention is directed to a Zn-based semiconductor light-emitting device whose light-emitting region is made of a Zn-based compound. Also, by improving the formation process of the buffer layer formed between the substrate and the light emitting region, the crystallinity of the light emitting region is improved. Therefore, the characteristic point of the first manufacturing method according to the present invention is that, first, a polycrystalline layer or an amorphous layer made of an In-based compound or a Zn-based compound not included in the substrate is formed on the main surface of the substrate.
  • Layer product A layer body hereinafter, also referred to as a pre-buffer layer
  • the pre-buffer layer is heat-treated to form a buffer layer.
  • the pre-stage buffer layer as a polycrystalline or amorphous layer, it can be formed more easily than forming it as a single-crystal layer. Also, when the first-stage buffer layer is first formed as a polycrystalline layer or an amorphous layer, there is a concern when it is formed as a single-crystal layer.For example, misfit dislocation due to a difference in lattice constant from the substrate, Excessive concentration of threading dislocations growing along the thickness direction along a specific orientation plane can be effectively suppressed. Then, a heat treatment for recrystallization is performed on the preceding buffer layer.
  • the processing temperature and the processing time of the heat treatment are appropriately set according to the constituent material of the pre-buffer layer so that at least recrystallization occurs.
  • the heat treatment for recrystallization is performed on the preceding buffer layer to form the buffer layer.
  • the layer portion near the main surface on the substrate side of the pre-buffer layer proceeds to re-crystallize in such a way as to match the lattice constant and the like caused by the crystal structure of the main surface of the substrate. Recrystallization of the layer near the main surface opposite to the substrate side of the layer proceeds in such a manner as to match the lattice constant of the underlying layer.
  • the orientation can be improved, and even if defects such as void defects and the above-mentioned dislocations are incorporated in the preceding buffer layer, they are expected to be reduced in the process of recrystallization by heat treatment. it can.
  • recrystallization can progress in a form of relaxing the stress caused by the dislocations during the heat treatment process because the orientation of the dislocations is random in the first place. Can be expected. In this way, a high-quality buffer layer can be easily formed, and the quality of the light-emitting region formed thereon can be improved.
  • the heat treatment is performed for recrystallization, the flatness of the main surface of the buffer layer opposite to the substrate side is also improved.
  • Zn-based compound constituting the above-mentioned buffer layer specifically, ZnO, Zn Using ⁇ as the base substance, part of the Zn (zinc) site is replaced with Mg (magnesium), etc., and part of the O (oxygen) site in ZnO is S (sulfur), S e ( Those substituted with selenium) or Te (tellurium) can be used. Above all, if a mixed crystal system is used, excessive composition fluctuations and the like may occur, so that Z ⁇ ⁇ is particularly preferable.
  • the In-based compound constituting the buffer layer specifically, a known indium-based oxide or tin-added ITO (indium tin oxide) can be used.
  • ITO is excellent electrical conductivity (room temperature) 1 0 one 4 Omega cm approximately conductive, said to be suitable materials because it is transparent to visible light region. Furthermore, since ITO has a lattice constant between, for example, a sapphire substrate and Z ⁇ ⁇ , when the substrate is a sapphire substrate and the constituent material of the buffer layer is ITO, the lattice of the substrate and the layer forming the light emitting region are formed. The effect of reducing the constant difference can also be expected.
  • the pre-stage buffer layer is formed as a polycrystalline layer or an amorphous layer.
  • the substrate is a single crystal substrate
  • the laminate is formed as a polycrystalline layer composed of crystal grains oriented in the direction of the main axis of the single crystal substrate. .
  • the pre-stage buffer layer is formed as a polycrystal layer
  • polycrystals composed of crystal grains oriented in the main axis direction (layer thickness direction) of the single crystal substrate compared to the in-plane direction of the layer A layer can be easily formed. Therefore, it is particularly desirable that the former buffer layer be a polycrystalline layer composed of crystal grains oriented in the layer thickness direction.
  • misfit dislocations and threading dislocations described above basically consist of the lattice constant in the in-plane direction on the main surface of the substrate and 'Since it is likely to occur due to the difference from the lattice constant of the material constituting the layer in the in-plane direction of the layer, a polycrystalline layer composed of crystal grains oriented in the thickness direction of the layer is also a single-crystal layer as described above.
  • the generation of dislocations and defects can be suppressed more effectively than forming as.
  • the laminate to be the pre-stage buffer layer is formed such that columnar crystal grains from the main surface of the substrate to the outermost surface of the laminate are densely arranged on the main surface of the substrate.
  • the columnar crystal grains each oriented in the layer thickness direction are densely arranged on the main surface of the substrate.
  • These columnar crystal grains are individually formed on the main surface of the substrate.
  • a gap is formed between at least some sections (including all sections) in the layer thickness direction between the columnar crystal grains.
  • the gap refers to, for example, air or a crystal grain whose diameter is smaller than that of columnar crystal grains.
  • the pre-buffer layer By forming the pre-buffer layer as such a polycrystalline layer, in the process of selectively growing columnar crystal grains in the layer thickness direction, growth in the layer in-plane direction is effectively suppressed. As a result, it is possible to more effectively suppress the generation and growth of dislocations and defects generated in the preceding buffer layer.
  • the pre-buffer layer is recrystallized by heat treatment, each of the columnar crystal grains can be easily recrystallized as a seed crystal. It is possible to provide a simple buffer layer.
  • the pre-buffer layer is formed as columnar crystal grains densely arranged on the main surface of the substrate, but in particular, the columnar crystal grains are formed as the pre-buffer layer. It is desirable to form the outermost surface of the body (the surface opposite to the substrate side) so that at least a gap is formed between itself and the adjacent columnar crystal grains.
  • the outermost surface of the pre-buffer layer, which is opposite to the substrate side, is the surface that is closest to the layer that will be the light emitting region, so it is particularly necessary to have excellent crystallinity with reduced dislocations and crystal defects. is there.
  • the columnar crystal grains have an average particle size in the layer plane of 5 ⁇ !
  • the condition in which the columnar crystal grains are densely arranged means that the surface coverage of the columnar crystal grains in the layer plane is about 50% to about 99%.
  • the substrate is a single-crystal substrate
  • a laminate serving as a pre-stage buffer layer is formed as an amorphous layer
  • the laminate is heat-treated to form a polycrystalline buffer layer. It is characterized by the following.
  • the pre-stage buffer layer formed on the main surface of the single crystal substrate is an amorphous layer.
  • misfit dislocations caused by a difference in the lattice constant from the substrate and threading dislocations growing along the layer thickness direction are more specific than a polycrystalline layer. It is possible to effectively suppress occurrence along the alignment plane.
  • the pre-stage buffer layer is subjected to heat treatment and re-crystallized, the re-crystallization proceeds in a form that is easy to be oriented by using a single crystal substrate. Becomes possible. As a result, it is possible to form a buffer layer having excellent crystallinity, in which dislocations and crystal defects are generated, and the growth thereof is effectively suppressed.
  • the pre-buffer layer of the amorphous layer is recrystallized to be polycrystalline
  • a single crystal substrate is used, as described above, so that it is easily possible to form polycrystal oriented in the layer thickness direction. It becomes.
  • the pre-stage buffer layer is made of an amorphous layer in order to further reduce the occurrence of dislocations and crystal defects, the heat generated by the recrystallization to become polycrystalline
  • the processing conditions such as the formation temperature and the formation time when forming the above-mentioned pre-stage buffer layer as a polycrystalline layer, a polycrystalline crystal having the same orientation as described above can be obtained. Can be recrystallized.
  • the pre-stage buffer layer as a polycrystalline layer or an amorphous layer, a high-quality buffer layer can be formed more easily than a single-crystal layer.
  • the formation temperature is set to at least 400 ° C. or less, the pre-stage buffer layer can be formed as a polycrystalline layer or an amorphous layer.
  • the formation temperature of the pre-buffer layer exceeds 400 ° C., the orientation in the in-plane direction of the layer is increased, that is, single crystallization becomes easy to proceed, and the occurrence of dislocations and crystal defects is sufficiently suppressed. It is assumed that it is not possible.
  • the lower limit of the formation temperature may be set to normal temperature.
  • the crystal state can be adjusted from amorphous to polycrystalline as the temperature is set to a higher temperature.
  • an amorphous layer can be formed when the formation temperature is set in a range from room temperature to about 350 ° C, while the formation temperature is raised to a higher temperature.
  • a polycrystalline layer can be obtained.
  • the temperature of the heat treatment applied to the preceding buffer layer is preferably set to be higher than the formation temperature of the laminate to be the preceding buffer layer.
  • the heat treatment applied to the pre-buffer layer is performed in order to obtain a more highly crystalline state by recrystallization. Therefore, the larger the heat energy for recrystallization given by the heat treatment, the better, and the heat energy can be increased by increasing the heat treatment temperature or prolonging the heat treatment time. However, prolonged heat treatment time also leads to a decrease in work efficiency. Therefore, by setting the heat treatment temperature at least higher than the formation temperature of the pre-buffer layer, it is possible to efficiently recrystallize the pre-buffer layer without setting the heat treatment time excessively long. It becomes. By setting the heat treatment temperature in this way, A buffer layer having at least higher orientation than the step buffer layer can be obtained. This is because, as the thermal energy for recrystallization is increased, a buffer layer having a high orientation can be obtained, for example, from amorphous to polycrystalline.
  • the temperature of the heat treatment applied to the preceding buffer layer is, of course, preferably as high as higher than the forming temperature of the preceding buffer layer. In particular, it is preferable to set the temperature higher than the forming temperature for forming the light emitting region. desirable. Since the light emitting region is required to have a better crystallinity and be closer to a single crystal (including a single crystal), its formation temperature should be set higher than that of the previous buffer layer. Is a good idea. In addition, the formation temperature of the light emitting region at that time is, for example, in a range of about 300 to 100 ° C., although it depends on the constituent material of the light emitting area.
  • the temperature of the heat treatment applied to the pre-stage buffer layer is at least higher than the temperature at which the light emitting region is formed, a buffer layer closer to the crystallinity required for the light emitting region can be obtained.
  • the upper limit of the heat treatment temperature applied to the pre-buffer layer is not particularly limited. However, if the temperature is excessively high, the manufacturing cost is increased. Is enough.
  • the substrate to be used include anolymium oxide, gallium oxide, magnesium oxide, aluminum nitride, gallium nitride, silicon, silicon carbide, gallium arsenide, and glass.
  • a single crystal of aluminum oxide is particularly preferable.
  • a sapphire substrate which is a substrate, is suitable for the present invention.
  • the use of the sapphire substrate in this way is effective for improving the crystal matching with the Zn-based compound constituting the light emitting region.
  • the heat treatment atmosphere in the heat treatment is desirably an oxygen-containing atmosphere.
  • the former buffer layer is made of indium tin oxide or zinc oxide.
  • the former buffer layer basically has a composition containing oxygen. Therefore, in order to suppress the detachment of the oxygen component during the heat treatment and sufficiently fill predetermined oxygen sites in the crystal without deficiency, it is particularly desirable that the heat treatment atmosphere in the heat treatment be an oxygen-containing atmosphere. As a result, the crystallinity of the buffer layer can be further improved.
  • the thickness of the buffer layer be 1 // m or less.
  • the pre-buffer layer is subjected to heat treatment for recrystallization to form a buffer layer.At this time, if the thickness of the buffer layer is set to more than 1 Aim, the orientation is easily increased. In some cases, recrystallization cannot be induced, or the heat treatment temperature needs to be excessively high or the heat treatment time needs to be prolonged. Therefore, it is particularly desirable that the thickness of the buffer layer be at least 1 / ira or less.
  • the lower limit of the thickness of the buffer layer is not particularly limited.
  • the buffer layer when the buffer layer is excessively thin, the function of the buffer layer to relax the lattice constant and the like caused by the difference in the constituent materials between the substrate and the light emitting region is sufficient. Therefore, it is desirable to set the thickness to 5 nm or more.
  • a buffer layer made of an In-based compound or a Zn-based compound not included in the substrate is formed on the main surface of the substrate, and a light-emitting region made of a Zn-based compound is formed on the buffer layer.
  • the laminate After forming a laminate made of an In-based compound or a Zn-based compound at a temperature lower than the formation temperature of the light-emitting region, and before forming the light-emitting region, the laminate is heat-treated at a temperature higher than the formation temperature of the light-emitting region. To form a buffer layer.
  • the second production method of the present invention is, like the first production method described above, an In-based compound.
  • the pre-buffer layer is subjected to a heat treatment for recrystallization to form a buffer layer.
  • the formation temperature of the pre-buffer layer is lower than the formation temperature of the light-emitting region, and that the heat treatment temperature of the heat treatment applied to the pre-buffer layer is higher than the formation temperature of the light-emitting region. .
  • the intention of setting the formation temperature of the pre-stage buffer layer to be lower than the formation temperature of the light-emitting region is to avoid excessive dislocations and crystal defects that may occur when the pre-stage buffer layer is formed as a single-crystal layer. It is to suppress it effectively. In other words, for example, it is not intended to form a single crystal layer using characteristics of free radicals such as radioactive oxygen while lowering the formation temperature using a known RS-MBE apparatus.
  • the pre-stage buffer layer is recrystallized at a heat treatment temperature set higher than the formation temperature of the light-emitting region, so that the crystallinity (single-crystal state) required for the light-emitting region is close to or equal to that of the crystal. It becomes possible to easily form a buffer layer with improved orientation to the property. Further, by setting the heat treatment temperature of the heat treatment applied to the pre-stage buffer layer to be higher than the formation temperature of the light emitting region, a high-quality buffer can be obtained without excessively increasing the heat treatment time of the heat treatment. Since the layers can be formed, the manufacturing cost can be effectively reduced.
  • the above-described second manufacturing method of the present invention provides high quality by limiting the three-dimensional relationship between the formation temperature of the pre-buffer layer, the heat treatment temperature of the heat treatment applied to the pre-buffer layer, and the formation temperature of the light emitting region. This makes it possible to easily form a simple buffer layer, and thus to improve the quality of the light emitting region.
  • a description will be given of a third manufacturing method capable of achieving a similar effect by limiting the magnitude relationship between the temperatures.
  • the third manufacturing method of the Z11-based semiconductor S optical device of the present invention
  • a buffer layer made of an In-based compound or a Zn-based compound not included in the substrate is formed on the main surface of the substrate, and a light-emitting region made of a Zn-based compound is formed on the buffer layer.
  • the laminate After forming a laminate made of an In-based compound or a Zn-based compound at a temperature lower than the formation temperature of the light-emitting region, and before forming the light-emitting region, the laminate is subjected to the formation temperature of the light-emitting region and the laminate.
  • the former buffer layer is formed at a temperature lower than the formation temperature of the light emitting region, which is the same as the above-mentioned second manufacturing method.
  • the buffer layer is formed by performing a two-stage heat treatment for recrystallization on the former buffer layer. First, the first-stage heat treatment is performed on the first-stage buffer layer at a first heat-treatment temperature located between the formation temperature of the light-emitting region and the first-stage buffer layer. After that, a second-stage heat treatment is performed at a second heat treatment temperature set higher than the formation temperature of the light emitting region.
  • the crystallinity can be further improved by forming the buffer layer as follows. That is, in the third production method of the present invention
  • the buffer layer is formed by heat-treating a laminate (the preceding buffer layer) serving as the first layer portion of the buffer layer at a first heat treatment temperature, and then forming an In-based compound or a Zn-based compound on the laminate.
  • the second layer portion of the buffer layer is formed by laminating the compounds, and then heat-treated at a second heat treatment temperature.
  • a stacked body to be a pre-buffer layer is formed at a temperature lower than the formation temperature of the light emitting region.
  • This preceding buffer layer is a first layer portion constituting the buffer layer.
  • a heat treatment is performed on the preceding buffer layer at a first heat treatment temperature.
  • an In-based compound or a Zn-based compound is laminated on the pre-buffer layer subjected to the heat treatment at the first heat treatment temperature to form a second layer portion of the buffer layer.
  • the second layer portion is made of the same constituent material as the first layer portion, and its formation temperature is lower than the formation temperature of the light emitting region.
  • the second layer portion formed in this way has a better crystal matching with the first layer portion serving as the underlayer than the crystal matching between the first layer portion and the substrate. Compared with the single layer portion, the generation of dislocations and crystal defects is more suppressed and the crystallinity is excellent. Then, after forming the second layer portion, a heat treatment is performed at a second heat treatment temperature to form a buffer layer. As a result, the buffer layer can have higher crystallinity.
  • the formation temperature of the light-emitting region is set at 300 ° C. or more and 100 ° C. or less. .
  • the light emitting region must have high orientation and excellent crystallinity, but if the formation temperature is less than 300 ° C., the crystallinity of the buffer layer is sufficiently secured.
  • crystallization energy for sufficiently improving the orientation cannot be provided as heat energy. In that sense, the higher the forming temperature, the better, but setting the temperature too high leads to high manufacturing costs, and depending on the constituent materials, the amount of evaporation may increase. It is desirable to keep it at 100 ° C. these From the content, it is preferable that the formation temperature of the light-emitting region be set to 300 ° C. or more and 100 ° C. or less.
  • the Z11-based semiconductor light-emitting device of the present invention comprises: a buffer layer made of an In-based compound or a Zn-based compound which is not formed on the substrate and laminated on the main surface of the substrate; And at least a light-emitting region comprising: a buffer layer formed by subjecting a polycrystalline layer or an amorphous layer to a crystallization treatment.
  • the buffer layer in the Z ⁇ -based semiconductor light emitting device of the present invention is obtained by subjecting a polycrystalline layer or an amorphous layer to a crystallization treatment.
  • the polycrystalline layer or the amorphous layer to be subjected to the crystallization treatment corresponds to the above-mentioned pre-buffer layer
  • the crystallization treatment corresponds to the above-described heat treatment for recrystallization. Is what you do.
  • the quality of the buffer layer can be easily and effectively increased as described above.
  • FIG. 1 is a schematic cross-sectional view of a main part according to an embodiment of a ⁇ -based semiconductor light emitting device of the present invention.
  • FIG. 2 is a schematic sectional view showing an embodiment of the ⁇ 11-based semiconductor light emitting device of the present invention.
  • FIG. 3D is a schematic process diagram showing a first example of a manufacturing process of a buffer layer in the Zn-based semiconductor photodetector of the present invention.
  • FIG. 3B is a schematic process view showing a second example of the manufacturing process of the buffer layer in the Zn-based semiconductor light-emitting device of the present invention.
  • FIG. 3C is a schematic process view showing a third example of the manufacturing process of the buffer layer in the Z 1 -based semiconductor light emitting device of the present invention.
  • FIG. 4A is a schematic process diagram showing a fourth example of the manufacturing process of the buffer layer in the Zn-based semiconductor light-emitting device of the present invention.
  • FIG. 4B is a schematic process diagram showing a fifth example of the manufacturing process of the buffer layer in the Zn-based semiconductor light emitting device of the present invention.
  • FIG. 4C is a schematic process diagram showing a sixth example of the manufacturing process of the buffer layer in the Zn-based semiconductor optical device of the present invention.
  • FIG. 1 schematically shows a laminated structure of a main part of a light-emitting element for explaining an embodiment of the present invention.
  • a buffer layer 2 made of ZnO is formed on a main surface of a sapphire substrate 1.
  • Mgl - a Z n a O (0 ⁇ a ⁇ 1) consisting of (hereinafter, Mg Z nO also referred to) n-type Mg Z Itashita layer 3, Z ⁇ based active layer 4 made of a compound, more p-type Mg
  • Mg Z nO also referred to
  • Z ⁇ based active layer 4 made of a compound, more p-type Mg
  • the constituent material of the active layer 4 is, for example, ZnO, a material obtained by substituting a part of the Zn site with Mg and a part of the Zn site by S , Se, Te, etc. are appropriately selected.
  • the buffer layer 2 is formed by laminating a pre-stage buffer layer that is a polycrystalline layer or an amorphous layer, and then performing a crystallization process by a heat treatment before forming the light emitting layer portion 10.
  • a pre-stage buffer layer that is a polycrystalline layer or an amorphous layer
  • the buffer layer can be easily formed.
  • MBE Metal Organic Vapor Phase Epitaxy
  • MOM BE Metal Organic Molecular Beam Epitaxy
  • Gas source with solid metal element source and non-metal element source as gas MBE Chemical beam epitaxy with metal element source as organic metal and non-metal element source as gas (CBE (Chemical Beam Epitaxy)) is included as a concept.
  • CBE Chemical Beam Epitaxy
  • a sputtering method or a sputtering method using DC magnets may be used.
  • the buffer layer is made of, for example, ITO other than a Z11-based compound such as Z ⁇
  • the sputtering method is used. It is good to form.
  • the formation method of the pre-stage buffer layer is determined by a known chemical vapor deposition method, taking into account the required formation temperature and formation time. Or a physical vapor deposition method.
  • the first important point is that the pre-buffer layer is formed as a layer with lower crystal continuity and periodicity than a single crystal layer such as an amorphous layer or a polycrystalline layer.
  • the formation conditions of the former buffer layer are preferably set at least at a temperature of 400 ° C. or lower.
  • the temperature should be in the range from room temperature to about 350 ° C, and if it should be formed as a polycrystalline layer, it should be in the range from about 350 ° C to 400 ° C.
  • the formation temperature is set appropriately.
  • the pre-buffer layer is subjected to a heat treatment for crystallization. Will be. Since this heat treatment is performed to increase the orientation by recrystallization, it is particularly desirable to set the temperature to a higher temperature. For example, the temperature is set at least higher than the formation temperature of the former buffer layer.
  • the treatment time can be shortened.
  • the heat treatment temperature is 110 ° C.
  • the heat treatment is performed for about 30 seconds
  • the heat treatment temperature is 800 ° C.
  • the heat treatment is performed for about 10 minutes.
  • the heat treatment temperature is appropriately set in the range of 300 to 110 ° C
  • the heat treatment time is appropriately set in the range of 30 seconds to 30 minutes.
  • the heat treatment atmosphere for such a heat treatment applied to the preceding buffer layer is, in particular, an oxygen-containing atmosphere.
  • Oxidizing atmosphere For example, by using nitrous oxide or oxygen as an oxidizing gas to create an oxidizing atmosphere, a buffer layer in which oxygen vacancies are effectively suppressed can be formed.
  • the buffer layer 2 in FIG. 1 is formed by performing the above-described heat treatment on the preceding buffer layer. After that, the light emitting layer portion 10 is formed at a forming temperature of about 300 to 800 ° C. by, for example, a MOVPE apparatus.
  • the 11-type MgZnO layer 2 in FIG. 1 contains one or more of B, A1, Ga, and In as an n-type dopant.
  • the group II elements B, Al, Ga, and In can replace the group II elements Mg and Zn elements and dope n-type carriers. In consideration of the crystallinity of the n-type MgZn ⁇ layer 2, it is preferable to select Ga close to the ionic radius of the Zn element as the n-type dopant.
  • the ⁇ -type MgZnO layer 5 contains one or more of Li, N.a, Cu, N, P, As, Al, Ga, and In as the ⁇ -type dopant.
  • Group I elements L i and Na replace the group II elements Mg and Zn sites, and group V elements N, P and As replace the group VI O sites to form p.
  • Doping type carriers It is possible to Since CuO is a non-doped! Type semiconductor, by doping Cu to generate CuO, Cu functions as a p-type dopant. Also, by adding Al, Ga, In, and Li together with N, good p-type characteristics can be obtained more reliably. Further, taking into account the crystallinity of the p-type MgZ ⁇ layer 5, N having an ionic radius close to the element Zn or O, and one or more of Ga, A1 and In, particularly Ga, are used. It is preferred to choose.
  • the pre-buffer layer serving as the buffer layer 2 in FIG. 1 and other layers are formed by a vapor phase growth apparatus, the following main materials can be used for the respective layers.
  • Oxygen component source gas a power that can use oxygen gas
  • Specific examples include N 2 0, NO, N0 2 , CO.
  • N 20 nitrous oxide
  • Mg source (metal component source) gas bis cyclopentadienyl magnesium (C p 2 M g) and the like.
  • the p-type dopant one or more of Al, Ga and In can be made to function better as a type dopant by co-addition with N.
  • the following can be used as the dopant gas.
  • TMA1 trimethylaluminum
  • EMA1 triethylaluminum
  • TAG Trimethylgallium
  • TMGa Triethylgallium
  • TMGa triethylgallium
  • TMI n Trimethyl indium
  • TE In triethyl indium
  • a gas serving as an N source (for example, NH 3 or the like) is used as a Ga source when performing vapor phase growth of a p-type MgZ ⁇ layer.
  • an organic metal gas for example, N 20 used as an oxygen component source may be configured to function also as an N source.
  • An n-type carrier can be doped by adding one or more of Al, Ga and In as an n-type dopant.
  • the dopant gas the same gas as described above can be used.
  • n-type MgZiiO layer 3 in Fig. 1 oxygen deficiency is very likely to occur during vapor phase growth in a vacuum atmosphere, and the conductivity type tends to be n-type inevitably. Therefore, in growing the n-type MgZiiO layer 3 in Fig. 1, it is also possible to adopt a method in which oxygen vacancies are positively generated to make the active layer 4 and the p-type MgZ ⁇ layer 5 It is effective to lower the oxygen-containing atmosphere pressure (for example, to less than 1 ⁇ 10 3 Pa) than in the case of growing. At the same time, it is possible to positively drive the n-type carrier by growing the layer while simultaneously introducing the n-type dopant. Alternatively, the ratio between feed group II and group VI (feed I IZV I ratio) may be increased.
  • the growth is performed in an oxygen-containing atmosphere having a pressure of 1 ⁇ 10 3 Pa or more, so that oxygen deficiency during film formation is reduced.
  • the active layer 4 having good characteristics, a p-type MgZnO layer 5 can be obtained.
  • the oxygen partial pressure oxygen-containing molecules other than 0 2 are also intended to incorporate by converting the oxygen contained in 0 2 is preferably set to 1 X 10 3 P a or more.
  • the p-type MgZnO layer Oxygen deficiency can be further suppressed by intermittently interrupting the flow rate of the gas used as the main raw material and promoting oxidation.
  • the formation of the light emitting layer portion 10 is completed as described above, a part of the active layer 4 and a part of the p-type MgZnO layer 5 are partially removed by photolithography or the like as shown in FIG. While the transparent electrode 23 made of ITO or the like is formed, the metal electrode 22 is formed on the remaining p-type MgZ ⁇ layer 5, and then the dicing is performed with the sapphire substrate 1. A light-emitting element 100 is obtained. In this case, light is extracted mainly from the transparent sapphire substrate 1 side.
  • the light-emitting layer may be of a single-hetero type in which the light-emitting layer portion is a double-head type, and in FIG. From the board side! ) A mold layer and an 11-type layer may be formed in this order.
  • the gist of the present invention relates to the formation form of the buffer layer. Therefore, the manufacturing process of the buffer layer and its form will be described together with various embodiments.
  • 3A to 3C show a manufacturing process of the buffer layer. As shown in FIGS. 3A to 3C, a pre-buffer layer 2 'made of an In-based compound or a Zn-based compound is formed on the main surface of the substrate 1, and then the pre-buffer layer 2' is formed again. A heat treatment for crystallization is performed to form the buffer layer 2. The method of forming the pre-buffer layer and the heat treatment conditions can be performed in the same manner as described above. FIG.
  • the pre-buffer layer 2 ′ is formed as a polycrystalline layer or an amorphous layer.
  • the substrate 1 sapphire substrate or the like is used.
  • the substrate 1 may be a single crystal substrate such as a sapphire substrate, so that the pre-buffer layer 2 ′ can be easily crystallized when heat-treated and recrystallized.
  • FIGS. 3B and 3C correspond to the case where the substrate 1 is formed as a single crystal substrate and the pre-stage buffer layer 2 ′ is formed as a polycrystalline layer.
  • the pre-buffer layer 2 ′ has columnar crystal grains from the main surface of the substrate 1 to the outermost surface of the substrate 1 arranged densely on the main surface of the substrate 1.
  • the distribution of the main raw material of the constituent material is set so that the entire area within the layer plane is not covered in a specific section in the layer thickness direction. (For example, the gas flow rate in the case of the vapor phase growth method) may be appropriately adjusted.
  • a buffer layer 2 with reduced dislocations and crystal defects can be obtained.
  • the A-side surface of the sapphire substrate is used as the main surface, and the pre-buffer is formed on the main surface.
  • the process of forming the buffer layer can be performed by the following method. Examples are shown in FIGS. 4A to 4C.
  • the buffer layer 2 in FIGS. 4A to 4C is also formed by forming a pre-stage buffer layer 2 ′ on the main surface of the substrate 1 and performing a heat treatment for recrystallization on the pre-stage buffer layer 2 ′. It is formed.
  • the formation temperature of the pre-buffer layer 2 ′ in FIGS. 4A to 4C is lower than the formation temperature of the light-emitting layer portion, which is a light-emitting region. At least low temperature.
  • the formation and temperature of the light emitting layer portion are in the range of, for example, about 300 to 100 ° C.
  • This temperature range is a range set in consideration of constituent materials and the like in order to make the crystalline state of the light emitting layer portion closer to a single crystal (including a single crystal). Therefore, by forming the pre-buffer layer 2 ′ at least at a lower temperature than the formation temperature of the light-emitting layer portion, the pre-buffer layer 2 ′ has a lower orientation than a single crystal layer, such as amorphous or polycrystalline or two-phase. May be included.
  • a high-quality buffer layer 2 is formed by performing a heat treatment on the pre-buffer layer 2 ′ at a heat treatment temperature set higher than the formation temperature of the light emitting layer. Can be.
  • FIG. 4A a high-quality buffer layer 2 is formed by performing a heat treatment on the pre-buffer layer 2 ′ at a heat treatment temperature set higher than the formation temperature of the light emitting layer. Can be.
  • FIG. 4A a high-quality buffer layer 2 is formed by performing a heat treatment on the pre-buffer layer 2 ′
  • the first-stage heat treatment is performed on the first buffer layer 2 at a first heat treatment temperature located between the formation temperature of the light-emitting layer portion and the formation temperature of the first buffer layer 2 ′.
  • a second-stage heat treatment is performed at a second heat treatment temperature higher than the formation temperature of the light-emitting layer portion, thereby forming the high-quality buffer layer 2.
  • FIG. 4C between the first-stage heat treatment and the second-stage heat treatment in FIG. 4B, a second-layer portion 2 ′′ made of the same material as the former buffer layer 2 ′ is formed.
  • the pre-buffer layer 2 ′ is formed as a first layer portion 2 ′ and further laminated thereon.
  • the formation temperature of the second layer portion 2 ′ is also lower than the formation temperature of the light emitting layer portion.
  • the buffer layer 2 in FIG. 4C includes the first layer portion 2 ′ and the second layer portion 2 ′′, and can have higher quality than the buffer layer 2 in FIG. 4B.
  • FIG. 4A to FIG. 4C by defining the magnitude relation among the three of the formation temperature of the pre-buffer layer, the temperature of the heat treatment applied to the pre-buffer layer, and the formation temperature of the light emitting layer, Effectively, the quality of the buffer layer can be easily increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

基板１の主表面上に、基板１に含まれないＩｎ系化合物またはＺｎ系化合物を構成材料とする前段バッファ層２'を多結晶層またはアモルファス層として積層形成させる。そして、発光領域を形成する前に、該前段バッファ層２'に対して再結晶化のための熱処理を施すことによりバッファ層２とする。これにより、簡便に製造可能であるとともに、発光領域の品質を高めることを可能とするＺｎ系半導体発光素子およびその製造方法を提供する。

Description

明 細 書
Z 11系半導体発光素子およびその製造方法 技術分野
本発明は、 Z n系半導体発光素子およびその製造方法に関する。 背景技術
Z ηθ (酸化亜鈴） は、 バンドギャップエネルギーが 3. 4 eVを有する直接遷 移型の半導体である。 そこで、 Z ηθまたは Z ηθを母物質とした Z n系半導体は、 青色から紫外域の発光を可能とする発光素子の素材として有望視されている。 しか しながら、 G a A s系半導体などを用いた発光素子とは異なり、 良質な Z n系半導 体からなる単結晶基板が安価に得られないこと力ゝら、 例えばサフアイァ基板などの 異種基板上に、 Z n系半導体からなる発光領域をェピタキシャル成長させて Z n系 半導体発光素子は製造されている。 そのため、 発光効率ゃ宪光波長の半値幅などの 発光特性に係わる発光領域の結晶性を確保するため、 基板と発光領域との間に形成 されるバッファ層の結晶性向上を図るなどの種々の試みがなされている。
上記 Z n系半導体発光素子に係わるバッファ層の結晶性向上を図るものとしては、 例えば、 サフアイァ基板上に発光領域の形成温度よりも低温にてバッファ層となる べき単結晶の積層体を形成して、 その後、 発光領域の形成温度と同程度の温度にて 熱処理を施し、 表面を平坦化させバッファ層となすものが、 特開 2001— 684 8 5号公報に開示されている。
しかしながら、 上記特開 200 1— 6848 5号公報のように、 発光領域の形成 温度よりも低温の条件で、 バッファ層となるべき積層体を単結晶層として形成する には、 その形成に係わる形成温度や形成時間などの条件を厳しく調整する必要が生 じる。 さらに、 例えば特開 2 0 0 1—6 8 4 8 5号公報に開示されている R S (Radical Source) -MB E (Molecular Beam Epitaxy) 装置などを用いて开成す る場合、 ラジカル発生のために用いる周波数锆の調整等も必要となる。 このように、 バッファ層となるべき積層体を単結晶層として形成することは、 その工程管理上に おいて高い精度が要求されるとともに、 コス ト高の要因ともなる。 そもそも、 Z n Oを含む Z n系半導体は、 他の青色発光を可能とする I n G a N系半導体などより も安価である点が、 産業利用上の魅力の 1つである。 この観点から言っても、 でき る限り安価に Z n系半導体を製造することは、 重要な課題である。
本発明は、 上記課題を考慮してなされたものであって、 簡便に製造可能であると ともに、 発光領域の品質を高めることを可能とする Z n系半導体発光素子および、 その製造方法を提供することを目的とする。 発明の開示
上記課題を解決するための本発明の Z n系半導体発光素子の第一の製造方法は、 基板の主表面上に、 該基板に含まれない I n系化合物または Z n系化合物よりな るバッファ層を形成し、 該バッファ層上に Z n系化合物よりなる発光領域を形成す る Z 11系半導体発光素子の製造方法であって、
前記基板の主表面上に多結晶層またはアモルファス層の積層体を形成した後、 前 記発光領域を形成する前に、 前記積層体を熱処理して前記バッファ層となすことを 特徴とする。
本発明は、 発光領域が Z n系化合物からなる Z n系半導体発光素子を対象とする ものである。 また、 基板と発光領域との間に形成されるバッファ層の形成過程をェ 夫することにより、 発光領域の結晶性向上を図るものである。 そこで、 本発明に係 わる第一の製造方法の特質すべき点は、 まず、 基板の主表面上に、 該基板に含まれ ない I n系化合物または Z n系化合物からなる多結晶層またはアモルファス層の積 層体 （以下、 前段バッファ層とも呼ぶ） を形成し、 その後、 発光領域を形成する前 に、 この前段バッファ層を熱処理してバッファ層となすものである。 このように、 まず、 前段バッファ層を、 多結晶またはアモルファス層として形成することで、 単 結晶層として形成するよりも簡便に形成させることができる。 また、 まず前段バッ ファ層を多結晶層またはアモルファス層として形成することで、 単結晶層として形 成した場合に危惧される、 例えば、 基板との格子定数の違いに起因したミスフイツ ト転位や、 層厚方向に沿って成長する貫通転位などが、 ある特定の配向面に沿って 過度に集中発生することを効果的に抑えることができる。 そして、 この前段バッフ ァ層に対して再結晶化のための熱処理を施す。 該熱処理の処理温度や処理時間など は、 少なくとも再結晶化が起こるように前段バッファ層の構成材料に応じて適宜設 定される。 このように、 前段バッファ層に対して再結晶化のための熱処理を施すこ とでバッファ層となる。 この再結晶化中に、 前段バッファ層における基板側の主表 面近傍の層部は、 基板の主表面の結晶構造に起因した格子定数などに合わせる形で 再結晶化が進み、 また、 前段バッファ層の基板側とは反対側の主表面近傍の層部も 自身の下地の層の格子定数などに合わせる形で再結晶化が進む。 その結果、 配向性 を向上させることができるとともに、 前段バッファ層にボイド欠陥などの欠陥や、 上記した転位などが取り込まれていたとしても、 熱処理による再結晶化の過程にて 低減させることが期待できる。 この転位について言えば、 たとえ前段バッファ層に 取り込まれていたとしても、 転位の方位がそもそもランダムであるので、 熱処理の 過程において転位に起因した応力を緩和する形で、 再結晶化が進むことが期待でき る。 このようにして、 簡便に高品質なバッファ層の形成が可能となり、 ひいては、 その上に形成させる発光領域の品質も高めることが可能となる。 ここでの熱処理は、 再結晶化のために施されるものであるが、 バッファ層の基板側とは反対側の主表面 の平坦性も同じくして向上することになる。
上述のバッファ層を構成する Z n系化合物としては、 具体的には、 Z n Oや、 Z η θを母物質として Z n (亜鉛） サイトの一部を M g (マグネシウム） などで置換 させたものや、 Z n Oにおける O (酸素） サイトの一部を S (硫黄） 、 S e (セレ ン） 、 T e (テルル） などで置換させたものを用いることができる。 この中でも、 混晶系にすると組成揺らぎなどが過度に発生する場合も想定されるので、 特には Z η θが好適であると言える。 一方、 バッファ層を構成する I n系化合物としては、 具体的には、 公知のインジウム系酸化物や、 錫を添加させた I T O (酸化インジゥ ム錫） などを用いることができるが、 特には、 I T Oは、 電気伝導率 （常温） が 1 0一4 Ω c m程度と導電性に優れ、 可視光領域に対して透明であるので好適な材料 であると言える。 さらに、 I T Oは、 例えばサファイア基板と Z η θとの間の格子 定数を有するものなので、 基板をサファイア基板とし、 バッファ層の構成材料を I T Oとした場合、 基板と発光領域をなす層との格子定数差を緩和させる効果も期待 できる。
前段バッファ層は、 多結晶層またはアモルファス層として形成させるが、 次に、 まず多結晶層として形成させる場合に係わる本発明の特徴について述べる。 すなわ ち、 本発明の第一の製造方法において、 基板は単結晶基板であり、 積層体を単結晶 基板の主軸方向に配向した結晶粒からなる多結晶層として形成することを特徴とす る。
使用する基板を単結晶基板とすることで、 前段バッファ層を多結晶層として形成 する際、 層面内方向に比べて単結晶基板の主軸方向 （層厚方向） に配向した結晶粒 からなる多結晶層とすることが簡便に可能となる。 そこで、 特には、 前段バッファ 層は、 層厚方向に配向した結晶粒からなる多結晶層とすることが望ましい。 このよ うな多結晶層とすることで、 前段パッファ層に熱処理を施しバッファ層となす際に、 層面内方向の配向性のみを高めればよいことになる。 その結果、 より品質が向上し たバッファ層とすることが、 簡便に可能となる。 また、 上述したミスフィッ ト転位 や貫通転位は、 基本的に、 基板の主表面における層面内方向の格子定数と、 前段バ '層を構成する材料の層面内方向の格子定数との差に起因して発生しやすいも のであるので、 層厚方向に配向した結晶粒からなる多結晶層としても、 上記同様、 単結晶層として形成するよりも転位や欠陥の発生を効果的に抑制できる。
さらには、 上記前段バッファ層とされる積層体を、 基板の主表面上から該積層体 の最表面に至る柱状結晶粒が、 該基板の主表面上に密集配列したものとして形成す ることが望ましい。 このように、 前段バッファ層を、 それぞれ層厚方向に配向した 柱状結晶粒が基板の主表面上にて密集配列させた形とすることは、 これら柱状結晶 粒を、 個別に基板の主表面上にて密集配列するようにドット形成する形に対応する。 ただし、 それぞれ柱状結晶粒の結晶粒間に対しては、 層厚方向における少なくとも 一部区間 （全区間も含む） において隙間が生じる形となればよい。 ここで、 隙間と は、 例えば空気や柱状結晶粒より粒径が径小とされる結晶粒などにて構成されるも のを指す。 このような多結晶層として前段バッファ層を形成することで、 それぞれ 柱状結晶粒が層厚方向に選択成長する過程において、 層面内方向への成長が効果的 に抑制されることになる。 その結果、 前段バッファ層に発生する転位や欠陥の発生 や、 その成長をより効果的に抑制することが可能となる。 また、 柱状結晶粒を密集 配列させることで、 前段バッファ層を熱処理にて再結晶化させる際には、 それぞれ の柱状結晶粒を種結晶として簡便に再結晶化させることができ、 ひいては、 高品質 なバッファ層とすることが可能となる。
上述のように、 前段バッファ層を、 柱状結晶粒が基板の主表面上に密集配列した ものとして形成するのが望ましレ、が、 特には、 柱状結晶粒を、 前段バッファ層とさ れる積層体の最表面 （基板側とは反対側の面） にて、 少なくとも自身と隣接する柱 状結晶粒との結晶粒間に隙間が生じるように形成するのが望ましい。 前段バッファ 層の基板側とは反対側の最表面は、 発光領域となる層に最近接した面となるので、 特に、 転位や結晶欠陥などが低減された結晶性に優れたものとする必要がある。 そ こで、 前段バッファ層の基板側とは反対側の最表面にては、 少なくともそれぞれ隣 接する柱状結晶粒の結晶粒間に隙間が生じるようにすることで、 転位や結晶欠陥の 成長が、 前段バッファ層の基板側とは反対側の最表面まで至ることを効果的に抑制 することが可能となる。 その結果、 バッファ層における基板側とは反対側の最表面 の結晶性を向上させることが可能となり、 ひいては、 発光領域の品質をさらに高め ることが可能となる。 なお、 ここで言う柱状結晶粒とは、 その層面内における平均 粒径が、 5 η π！〜 5 0 0 11 m程度のものであり、 柱状結晶粒が密集配列した状態と は、 柱状結晶粒の層面内における表面被覆率が 5 0 %から 9 9 %程度となるもので あ 。
ここまでに前段バッファ層を多結晶として形成させる場合について述べてきたが、 次に、 前段バッファ層をアモルファス層として形成させる場合について述べる。 す なわち、 本発明の第一の製造方法において、 基板は単結晶基板であり、 前段バッフ ァ層とされる積層体をアモルファス層として形成し、 該積層体を熱処理して多結晶 のバッファ層となすことを特徴とする。
まず、 単結晶基板の主表面上に形成する前段バッファ層をアモルファス層とする。 ここで、 アモルファス層とすることで、 多結晶層とするよりもさらに、 基板との格 子定数の違いに起因したミスフイツト転位や、 層厚方向に沿って成長する貫通転位 などが、 ある特定の配向面に沿って発生することを効果的に抑制することが可能と なる。 そして、 この前段バッファ層に対して熱処理を施し再結晶化させる際にも、 単結晶基板を用いることにより、 配向しやすい形で再結晶化が進むので、 簡便に多 結晶のバッファ層とすることが可能となる。 その結果、 転位や結晶欠陥の発生、 さ らには、 その成長が効果的に抑制された結晶性に優れたバッファ層とすることが可 能となる。 また、 アモルファス層の前段バッファ層を再結晶化させて多結晶とする 際には、 上述同様に、 単結晶基板を用いているので層厚方向に配向した多結晶とす ることが簡便に可能となる。 つまり、 転位や結晶欠陥の発生をより低減させるため に前段バッファ層をアモルファス層とした場合にも、 再結晶化にて多結晶となす熱 処理条件を、 上記した前段バッファ層を多結晶層として形成させる際の形成温度や 形成時間などの形成条件に適宜対応させることで、 上記同様の配向性を有した結晶 状態の多結晶となるように再結晶化させることが可能となる。
上述のように前段バッファ層を多結晶層またはアモルファス層とすることで、 単 結晶層として形成するよりも、 高品質なバッファ層を簡便に形成できる。 具体的に は、 少なくとも形成温度を 4 0 0 °C以下に設定しておけば、 前段バッファ層を多結 晶層またはアモルファス層として形成させることができる。 ここで、 前段バッファ 層の形成温度が 4 0 0 °Cを超えると、 層面内方向の配向性が高まり、 つまり、 単結 晶化が進みやすくなるので、 転位や結晶欠陥の発生を十分に抑制できない場合が想 定される。 また、 その形成温度の下限値は常温としておけばよい。 このように設定 する前段バッファ層の形成温度範囲内においては、 その温度をより高温に設定する に従い、 アモルファスから多結晶へと、 結晶状態を調整することができる。 前段バ ッファ層に用いる構成材料にもよるが、 常温から 3 5 0 °C程度の範囲に形成温度を 設定させた場合はアモルファス層とすることができ、 一方、 それ以上に形成温度を 高温に設定させた場合は多結晶層とすることができる。 · 多結晶層またはァモルファス層の積層体をバッファ層となすために、 前段バッフ ァ層に施す熱処理の温度は、 前段バッファ層とされる積層体の形成温度よりも高温 に設定することが望ましい。 この前段バッファ層に施す熱処理は、 再結晶化させる ことで、 より配向性の高い結晶状態とするために行うものである。 そのため、 熱処 理にて与える再結晶化のための熱エネルギーは大きいほどよく、 該熱エネルギーは、 熱処理温度の高温化や、 熱処理時間の長時間化などにより大きくすることができる。 しかしながら、 熱処理時間の長時間化は作業効率の低下を招くことにもなる。 そこ で、 熱処理温度を、 少なくとも前段バッファ層の形成温度よりも高温に設定するこ とで、 熱処理時間を過度に長く設定することなく、 効率よく前段バッファ層の再結 晶化を行うことが可能となる。 また、 このように熱処理温度を設定することで、 前 段バッファ層よりも、 少なくとも配向性を高めたバッファ層とすることができる。 なぜなら、 再結晶化のための熱エネルギーを大きくするに従い、 例えば、 ァモルフ ァスから多結晶へといった具合に、 配向性の高いバッファ層とすることが可能とな るからである。
上述した前段バッファ層に施す熱処理の温度は、 勿論、 該前段バッファ層の形成 温度よりも高ければ高いほどよいが、 特には、 発光領域を形成するための形成温度 よりも高温に設定するのが望ましい。 発光領域は、 当然、 結晶性に優れた、 より単 結晶に近いもの （単結晶も含む） が要求されるために、 その形成温度は、 前段バッ ファ層の形成温度よりも高温に設定するのが得策と言える。 また、 その際の発光領 域の形成温度は、 発光領域の構成材料にもよるが、 例えば、 3 0 0〜1 0 0 0 °C程 度の範囲とされる。 そこで、 前段バッファ層に施す熱処理の温度を、 少なくとも発 光領域を形成する温度よりも高温に設定することで、 発光領域に求められる結晶性 により近いバッファ層とすることが可能となる。 なお、 前段バッファ層に施す熱処 理温度の上限 は、 特には限定されないが、 過度に高温にしても製造コスト高を招 くことにもなるので、 例えば 1 1 0 0 °C程度にしておけば十分である。
次に、 用いる基板の具体例としては、 酸化ァノレミニゥム、 酸化ガリウム、 酸化マ グネシゥム、 窒化アルミニウム、 窒化ガリウム、 シリコン、 炭化シリコン、 砒化ガ リウムあるいはガラス等を挙げることができる。 この中でも、 発光領域を構成する Z n系化合物における結晶構造 （例えば、 Z n Oに代表されるウルッ鉱型結晶構 造） やその格子定数などを考慮した場合、 特には、 酸化アルミニウムの単結晶基板 であるサファイア基板が本発明には好適であると言える。 このようにサファイア基 板を用いることで、 発光領域を構成する Z n系化合物との結晶整合性を良好なもの とするのに有効となる。 一方、 製造コス トをより低減化させる意味では、 特には、 ガラス基板を選択するのが好適であると言える。
次に、 本発明における前段バッファ層に施す再結晶化のための熱処理であるが、 特には、 該熱処理における熱処理雰囲気は、 酸素含有雰囲気とすることが望ましい。 前段バッファ層は、 酸化インジウム錫または酸化亜鉛よりなる形態が特に望ましい ことを上述したが、 このように、 前段バッファ層は基本的に酸素を含んだ組成より なる。 そのため、 熱処理中における酸素成分の離脱を抑制し、 結晶中における所定 の酸素サイトに欠損なく十分に充填させるためには、 特には、 該熱処理における熱 処理雰囲気は酸素含有雰囲気とすることが望ましい。 その結果、 バッファ層の結晶 性をさらに向上させることが可能となる。
次に、 本宪明におけるバッファ層の形成厚さであるが、 特には、 バッファ層の層 厚は、 1 // m以下とすることが望ましい。 前段バッファ層に再結晶化のための熱処 理を施しバッファ層となすわけであるが、 その際に、 バッファ層の層厚を 1 Ai mを 超えて設定すると、 簡便に配向性を高めるための再結晶化を誘起できない場合や、 過度に熱処理温度を高温化する必要や熱処理時間を長時間化する必要が生じる場合 がある。 そのため、 特には、 バッファ層の層厚ほ、 少なくとも 1 /i ra以下とするこ とが望ましい。 また、 バッファ層の層厚の下限^ ίとしては、 特に限定されないが、 過度に薄くすると、 基板と発光領域との構成材料の違いに起因した格子定数などを 緩和するというバッファ層の機能が十分に果たせなくなるので 5 n m以上にするこ とが望ましい。
次に、 本発明の Z n系半導体発光素子の第二の製造方法は、
基板の主表面上に、 該基板に含まれない I n系化合物または Z n系化合物よりな るバッファ層を形成し、 該バッファ層上に Z n系化合物よりなる発光領域を形成す る Z n系半導体発光素子の製造方法であって、
I n系化合物または Z n系化合物よりなる積層体を発光領域の形成温度よりも低 温で形成した後、 発光領域を形成する前に、 該積層体を発光領域の形成温度よりも 高温で熱処理してバッファ層となすことを特徴とする。
上記本発明の第二の製造方法は、 上述した第一の製造方法と同じく、 I n系化合 物または Z n系化合物よりなる前段バッファ層とされる積層体を形成した後に、 該 前段バッファ層に再結晶化のための熱処理を施しバッファ層となすものである。 た だし、 前段バッファ層の形成温度は、 発光領域の形成温度よりも低温とし、 かつ、 前段バッファ層に施す熱処理の熱処理温度は、 発光領域の形成温度よりも高温にす ることを前提とする。 このように前段バッファ層の形成温度を、 発光領域の形成温 度よりも低温に設定することで、 少なくとも単結晶よりも配向性の低い、 多結晶ま たはアモルファス、 もしくはそれら 2相を含んだ結晶状態からなる前段バッファ層 を簡便に形成することができる。 ここで、 前段バッファ層の形成温度を、 発光領域 の形成温度よりも低温に設定する意図は、 あくまで、 前段バッファ層を、 単結晶層 として形成した場合に危惧される過度の転位や結晶欠陥発生を効果的に抑制させる ことである。 つまり、 例えば、 公知の R S— MB E装置を用いて、 形成温度を低温 化させつつも、 ラジカノレ酸素などのフリーラジカルの特性を用いて単結晶層として 形成させる意図のものではない。 そして、 前段バッファ層を、 発光領域の形成温度 よりも高温に設定した熱処理温度にて再結晶化させることで、 発光領域に要求され る結晶性 （単結晶状態） により近い、 もしくは同程度の結晶性にまで配向性が高め られたバッファ層となすことが簡便に可能となる。 また、 このように、 前段バッフ ァ層に施す熱処理の熱処理温度を、 発光領域の形成温度よりも高温に設定すること で、 該熱処理の熱処理時間を過度に長時間化することなく高品質なバッファ層とな すことが可能となるので、 製造コストも効果的に低減することができる。
上記した本発明の第二の製造方法は、 前段バッファ層の形成温度、 該前段バッフ ァ層に施す熱処理の熱処理温度、 発光領域の形成温度の三者の大小関係を限定する ことにより、 高品質なバッファ層を簡便に形成することを可能とし、 ひいては発光 領域の品質向上を可能とするものである。 次に、 このような温度の大小関係を限定 することで、 同様な効果を挙げることを可能とする第三の製造方法について説明す る。 本発明の Z 11系半導体 S光素子の第三の製造方法は、
基板の主表面上に、 該基板に含まれない I n系化合物または Z n系化合物よりな るバッファ層を形成し、 該バッファ層上に Z n系化合物よりなる発光領域を形成す る Z n系半導体発光素子の製造方法であって、
I n系化合物または Z n系化合物よりなる積層体を発光領域の形成温度よりも低 温で形成した後、 発光領域を形成する前に、 該積層体を、 発光領域の形成温度と該 積層体の形成温度との間に位置する第一の熱処理温度にて熱処理した後、 発光領域 の形成温度よりも高温に設定した第二の熱処理温度にて、 さらに熱処理することに よりバッファ層となすことを特徴とする。
上記本発明の第三の製造方法において、 前段バッファ層を発光領域の形成温度よ りも低温で形成させる点は、 上述の第二の製造方法と同じである。 し力 しながら、 第三の製造方法においては、 前段バッファ層に対して 2段階の再結晶化のための熱 処理を施すことによりバッファ層となすものとされる。 まず、 前段バッファ層に対 して、 発光領域の形成温度と前段バッファ層の形成温度との間に位置する第一の熱 処理温度にて 1段階目の熱処理を施す。 そして、 その後、 さらに発光領域の形成温 度よりも高温に設定した第二の熱処理温度にて 2段階目の熱処理を施す。 このよう な 2段階の熱処理を前段バッファ層に施すことにより、 1段階目の熱処理にては、 急激な結晶粒の成長を抑えた形で再結晶化を促すことになり、 結果として粒界の偏 析などの結晶性を乱す要因を効果的に抑えることが可能となる。 そして、 1段階目 にて予備的に配向性を高めた結晶状態に対して、 2段階目の熱処理を施すことによ り、 さらに配向性の高い結晶状態とすることが可能となる。 このように、 第三の製 造方法を用いても、 第二の製造方法と同様にして、 高品質なバッファ層を簡便に形 成することが可能であり、 ひいては発光領域の品質向上を可能とする。
上述した第三の製造方法においては、 バッファ層を次のように形成させることで、 結晶性のさらなる向上を可能とする。 すなわち、 本発明の第三の製造方法における ノ ッファ層は、 該バッファ層の第一層部分とされる積層体 （上記前段バッファ層） を、 第一の熱処理温度にて熱処理した後、 該積層体上に I n系化合物または Z n系 化合物を積層させてバッファ層の第二層部分を形成し、 その後、 第二の熱処理温度 にて熱処理することにより形成されることを特徴とする。
まず、 前段バッファ層とされる積層体を、 発光領域の形成温度よりも低温で形成 する。 この前段バッファ層は、 バッファ層を構成する第一層部分とされる。 そして、 該前段バッファ層に対して第一の熱処理温度にて熱処理を施す。 ここまでは、 上述 と同様な製造過程である。 この後、 第一の熱処理温度にて熱処理を施した前段バッ ファ層上に I n系化合物または Z n系化合物を積層させてバッファ層の第二層部分 を形成させる。 ただし、 第二層部分は第一層部分と同一の構成材料からなるもので あり、 その形成温度は、 発光領域の形成温度よりも低温とされる。 このように形成 される第二層部分は、 下地層となる第一層部分との結晶整合性が、 第一層部分と基 板との結晶整合性に比べて良好なものとなるので、 第一層部分に比べて転位や結晶 欠陥などの発生がより抑制された結晶性に優れたものとなる。 そして、 第二層部分 を形成した後、 第二の熱処理温度にて熱処理することによりバッファ層が形成され ることになる。 その結果、 バッファ層をより結晶性が向上したものとすることが可 能となる。
ここまでに、 本発明の第二、 第三の製造方法について述べてきたが、 発光領域の 形成温度は、 特には、 3 0 0 °C以上 1 0 0 0 °C以下に設定するのが望ましい。 発光 領域は、 当然、 配向性が高い結晶性に優れたものとする必要があるが、 その形成温 度が 3 0 0 °C未満であると、 バッファ層の結晶性が十分に確保された状態でも、 配 向性を十分に高めるための結晶化エネルギーを熱エネルギーとして付与できない場 合がある。 その意味において、 形成温度は高いほどよいが、 過度に高温に設定する ことは、 製造コスト高を招くこととなり、 構成材料によっては蒸発量が増大してし まう場合もあるので、 上限値としては 1 0 0 0 °Cとしておくのが望ましい。 これら 内容より、 発光領域の形成温度は、 3 0 0 °C以上 1 0 0 0 °C以下に設定するのが好 適である。
また、 本発明の第二、 第三の製造方法において、 バッファ層の構成材料の具体例 やその好適材料、 バッファ層の好適な層厚、 前段バッファ層とされる積層体の好適 な形成温度範囲、 さらには、 前段バッファ層に施す熱処理の好適な熱処理雰囲気は、 第一の製造方法に付随した形で上記した内容と同様なものが好適に適用できる。 よ つて、 これらの説明は省略する。
上述してきた本発明の製造方法を用いることで、 簡便にバッファ層の品質を高め ることが可能となり、 ひいては発光領域の品質を高めることが可能となる。 その結 果、 製造される Z n系半導体発光素子を発光特性に優れたものとできる。 すなわち、 本発明の Z 11系半導体発光素子は、 基板の主表面上に積層形成された、 該基板に含 まれない I n系化合物または Z n系化合物からなるバッファ層と、 Z n系化合物か らなる発光領域とを少なくとも有し、 該バッファ層は、 多結晶層またはァモルファ ス層に、 結晶化処理が施されたものであることを特徴とする。 このように、 本発明 の Z η系半導体発光素子におけるバッファ層は、 多結晶層またはアモルファス層に、 結晶化処理が施されたものとされる。 ここで、 結晶化処理が施される多結晶層また はアモルファス層とは、 上述した前段バッファ層に相当するものであり、 結晶化処 理とは、 上述した再結晶化させるための熱処理に相当するものである。 その結果、 上述のとおりバッファ層の品質を簡便に効果的に高めることが可能となる。 図面の簡単な説明
図 1は、 本発明の Ζ η系半導体発光素子の一実施形態に係わる要部の概略断面図。 図 2は、 本発明の Ζ 11系半導体発光素子の一実施形態を示す概略断面図。
図 3 Αは、 本発明の Z n系半導体究光素子におけるバッファ層の製造過程の第 1 例を示す概略工程図。 図 3 Bは、 本発明の Z n系半導体発光素子におけるバッファ層の製造過程の第 2 例を示す概略工程図。
図 3 Cは、 本発明の Z 1 系半導体発光素子におけるバッファ層の製造過程の第 3 例を示す概略工程図。
図 4 Aは、 本発明の Z n系半導体発光素子におけるバッファ層の製造過程の第 4 例を示す概略工程図。
図 4Bは、 本発明の Z n系半導体発光素子におけるバッファ層の製造過程の第 5 例を示す概略工程図。
図 4 Cは、 本発明の Z n系半導体 光素子におけるバッファ層の製造過程の第 6 例を示す概略工程図。 発明を実施するための最良の形態
以下、 本発明を実施するための最良の形態を、 図面を用いて説明する。
図 1は、 本発明の一実施形態を説明するための発光素子要部の積層構造を模式的 に示すものである。 図 1に示すように、 サファイア基板 1の主表面上に、 Z nOか らなるバッファ層 2を形成する。 そして、 Mg l— a Z n aO (0≤ a≤ 1) (以下、 Mg Z nOとも言う） からなる n型 Mg Z ηθ層 3、 Z ιι系化合物からなる活性層 4、 さらに p型 Mg Z nO層 5を、 ェピタキシャル成長法により格子整合形態にて 積層させることで、 ダブルへテロ型の発光領域とされる発光層部 1 0が形成される。 活性層 4の構成材料は、 目的とする発光波長に応じて、 例えば、 Z nOや、 Z nO を母物質して Z nサイトの一部を Mgで置換したもの又は Oサイトの一部を S、 S e、 T eなどで置換したものなどが適宜選択される。 また、 バッファ層 2は、 多結 晶層またはアモルファス層とされる前段バッファ層を積層させた後に、 発光層部 1 0を形成する前に熱処理による結晶化処理がなされたものとされる。 このようにパ ッファ層を形成することで、 転位や結晶欠陥などの発生が低減化された結晶性に優 れたバッファ層を簡便に形成することができる。
図 1に示すバッファ層 2を除く各層および、 バッファ層 2となすための前段バッ ファ層のェピタキシャル成長は、 MO V P E (Metal Organic Vapour Phase Epitaxy) 法もしくは MB E (Molecular Beam Epitaxy) 法などにて成長させるこ とができる。 なお、 本明細書において M B Eは、 金属元素成分源と非金属元素成分 源との両方を固体とする狭義の M B Eに加え、 金属元素成分源を有機金属とし非金 属元素成分源を固体とする MOM B E (Metal Organic Molecular Beam Epitaxy) 、 金属元素成分源を固体とし非金属元素成分源を気体とするガスソース MB E、 金属 元素成分源を有機金属とし非金属元素成分源を気体とする化学ビームェピタキシ ( C B E (Chemical Beam Epitaxy) ) を概念として含む。 また、 バッファ層 2を なすために、 結晶化処理に先立ち形成される前段バッファ層に限って言えば、 上記 のェピキシャル成長法に係わる方法以外にも、 スパッタリング法や、 D Cマグネッ トを援用したスパッタリング法、 P L D (Pulsed Laser Deposition) 法などを用 いて形成させてもよく、 特に、 バッファ層の構成材料を Z η θなどの Z 11系化合物 以外の例えば I T Oとした場合は、 スパッタリング法を用いて形成するのがよい。 つまり、 バッファ層の構成材料により結晶成長モードなどの結晶成長条件が変化す るので、 必要とされる形成温度や形成時間なども加味して、 前段バッファ層の形成 方法は、 公知の化学蒸着法や物理蒸着法より適宜選択すればよい。 第一に重要な点 は、 前段バッファ層を、 アモルファス層または多結晶層といった単結晶層よりも結 晶の連続性や周期性が低い層として形成することである。
そこで、 前段バッファ層の形成条件であるが、 少なくとも形成温度を 4 0 0 °C以 下と設定するのがよい。 例えば、 前段バッファ層をアモルファス層として形成する 場合は、 常温から 3 5 0 °C程度の範囲に、 多結晶層として形成する場合は、 3 5 0 °C程度から 4 0 0 °Cの範囲に形成温度を適宜設定する。 このようにして前段バッ ファ層を形成した後に、 該前段バッファ層に対して結晶化処理のための熱処理を施 すことになる。 この熱処理は、 再結晶化にて配向性を高めるためになすわけである ので、 特により高温に設定するのが望ましい。 例えば、 前段バッファ層の形成温度 よりも少なくとも高温に設定する。 また、 熱処理の処理温度をより高温にすること で、 処理時間を短縮することが可能となる。 例えば、 熱処理温度を 1 1 0 o°cとし た場合は、 熱処理を 30秒程度施し、 熱処理温度を 800 °Cとした場合は、 熱処理 を 1 0分程度施すといった具合である。 このようにして、 MOVPE装置などの気 相成長装置や、 スパッタリング装置などを用いて、 熱処理温度を 300〜 1 1 0 0°Cの範囲に、 熱処理時間を 30秒から 30分の範囲にそれぞれ適宜設定される熱 処理を施すことで、 配向性が高められたバッファ層とすることができる。 また、 こ のような前段バッファ層に施す熱処理の熱処理雰囲気は、 特には、 酸素含有雰囲気
(酸化雰囲気） にするのがよい。 例えば、 酸化性ガスとしての亜酸化窒素や酸素を 用いることで酸化雰囲気を作り出すことで、 酸素欠損が効果的に抑制されたバッフ ァ層となすことができる。
上記のような熱処理を前段バッファ層に施すことで図 1におけるバッファ層 2は 形成される。 その後、 発光層部 1 0を、 例えば MOVPE装置にて、 300〜80 0°C程度の形成温度で形成する。 また、 図 1における 11型 Mg Z nO層 2には、 n 型ドーパントとして B、 A 1、 G a、 I nの 1種又は 2種以上が含有される。 I I I族元素である B、 A l、 G a、 I nは、 I I族元素である Mg、 Z n元素を置換 し、 n型キャリアをドーピングすることが可能である。 n型 Mg Z n〇層 2の結晶 性を考慮し、 Z n元素のイオン半径に近い G aを、 n型ドーパントとして選択する ことが好適である。
他方、 ρ型 Mg Z nO層 5には、 ρ型ドーパントとして L i、 N. a、 Cu、 N、 P、 A s、 A l、 G a、 I nの 1種又は 2種以上が含有される。 I族元素である L i、 Naは、 I I族元素である Mg、 Z nサイトを置換し、 V族元素である N、 P、 A sは、 V I族である Oサイトを置換することにより p型キャリアをドーピングす ることが可能である。 CuOは、 ノンドーピングで!)型半導体であるので、 Cuを ドーピングし CuOを生成することにより、 Cuは p型ドーパントとして機能する ことになる。 また、 A l、 G a、 I n、 L iは、 Nと共添加することにより、 良好 な p型特性をより確実に得ることができる。 さらに、 p型 Mg Z ηθ層 5の結晶性 を考慮して、 Z nもしくは O元素にイオン半径が近い Nと、 G a、 A 1及び I nの 一種又は 2種以上、 特に G aとを選択することが好適である。
図 1におけるバッファ層 2となる前段バッファ層や、 それを除く各層を気相成長 装置にて形成する場合、 それぞれ層の主原料としては次のようなものを用いること ができる。
■酸素成分源ガス：酸素ガスを用いることもできる力 酸化性化合物ガスの形で供 給すること力 後述する有機金属との過度の反応を抑制する観点において望ましい。 具体的には、 N20、 NO、 N02、 COなど。 本実施形態では、 N20 (亜酸化窒 素） を用いている。
• S源ガス ： H2 Sなど。
■ S e源ガス ： H2 S eなど。
• T e源ガス ： H2T eなど。
• Z n源 （金属成分源） ガス：ジメチル亜鉛 (DMZ n) 、ジェチル亜鉛 (DEZ 11) など。
• Mg源 （金属成分源） ガス： ビスシクロペンタジェニルマグネシウム （C p 2M g) など。
p型ドーパントとして、 A l、 G a及び I nの 1種又は 2種以上を、 Nとの共添 カロにより良好な； 型ドーパントとして機能させることができる。 ドーパントガスと しては以下のようなものを使用できる。
- A 1源ガス： トリメチルアルミニウム （TMA 1 ) 、トリエチルアルミニウム
(TEA 1 ) など。 • G a源ガス ： トリメチルガリウム （TMG a) 、トリェチルガリウム （TEG a) など。
• I n源ガス ： トリメチルインジウム （TMI n) 、トリェチルインジウム （TE I n) など。
p型ドーパントとして金属元素 （G a) とともに Nが使用される場合、 p型 Mg Z ηθ層の気相成長を行なう際に、 N源となる気体 （例えば NH3など） を、 G a源 となる有機金属ガスとともに供給するようにする。 また、 例えば、 酸素成分源とし て使用する N20を N源としても機能させる形にしてもよい。
n型ドーパントとして、 A l、 G a及び I nの 1種又は 2種以上を添加すること により n型キャリアをドーピングすることができる。 ドーパントガスとしては、 上 記同様なものが使用できる。
Mg Z ηθは真空雰囲気中での気相成長時に、 酸素欠損が非常に生じやすく、 導 電型が必然的に n型となる傾向がある。 そこで、 図 1における n型 Mg Z iiO層 3 の成長に際しては酸素欠損を積極的に生じさせて n型とする方法をとることも可能 で、 活性層 4及び; p型 Mg Z ηθ層 5を成長する場合よりも酸素含有雰囲気圧力を 下げる （例えば 1 X 1 03P a未満とする） ことが有効である。 また、 同時に n型 ドーパントを導入する形で層成長を行なうことにより積極的に n型キヤリアをドー ビングすることも可能である。 あるいは、 供給原料の I I族と V I族との比 （供給 I IZV I比） を大きくしても良い。
他方、 活性層 4及び p型 Mg Z n O層 5を成長させる場合、 1 X 1 03 P a以上 の圧力を有した酸素含有雰囲気下で行なうことにより、 成膜中の酸素欠損発生をよ り効果的に抑制でき、 良好な特性の活性層 4あるレ、は p型 M g Z n O層 5を得るこ とができる。 この場合、 より望ましくは、 酸素分圧 （02以外の酸素含有分子も、 含有される酸素を 02に換算して組み入れるものとする） が 1 X 103P a以上と するのがよい。 さらに、 p型 Mg Z nO層 5を成長させる場合、 p型 Mg Z nO層 5の主原料となるガス流量を間欠的に中断させ、 酸化を促進することで酸素欠損発 生をさらに抑制することができる。
以上のようにして発光層部 1 0の形成が終了すれば、 図 2に示すように活性層 4 及び p型 M g Z n O層 5の一部をフォトリソグラフィ一等により一部除去して、 I T O等からなる透明電極 2 3を形成する一方、 残余の p型 M g Z η θ層 5上には金 属電極 2 2を形成し、 その後、 サフアイァ基板 1とともにダイシングすれば Z n系 半導体発光素子 1 0 0が得られる。 この場合、 光取出は、 主として透明なサフアイ ァ基板 1側から行なうことになる。
以上、 本発明の一実施形態を説明したが、 本発明はこれに限定されるものではな く、 請求の範囲の記載に基づく技術的範囲を逸脱しない限り、 種々の変形ないし改 良を付加することができる。 例えば、 図 1では発光層部がダブルへテ口型とされる 力 シングルヘテロ型のものとしてもよいし、 図 1では基板側より n型層、 p型層 の順に形成される形であるが、 基板側より！)型層、 11型層の順に形成される形とし てもよい。
本発明の主旨は、 バッファ層の形成形態に係わるものである。 そこで、 バッファ 層の製造過程およびその形成形態について、 種々の実施形態とともに説明する。 図 3 A〜図 3 Cは、 バッファ層の製造過程を示すものである。 図 3 A〜図 3 Cに示す ように、 基板 1の主表面上に I n系化合物または Z n系化合物よりなる前段バッフ ァ層 2 ' を形成した後、 前段バッファ層 2 ' に対して再結晶化のための熱処理を施 しバッファ層 2となすものである。 前段バッファ層の形成方法や熱処理条件などは 上述同様にて行うことができる。 図 3 Aは、 前段バッファ層 2 ' を多結晶層または アモルファス層と形成させる場合に対応するものとし、 この際、 前段バッファ層 2 ' を多結晶層として形成する場合、 基板 1 サファイア基板などの単結晶基板と することで、 単結晶基板の主軸方向、 つまり層厚方向に配向した多結晶層を簡便に 形成することが可能となる。 一方、 前段バッファ層 2 ' をアモルファス層として形 成する場合も、 基板 1をサファイア基板などの単結晶基板とすることで、 前段バッ ファ層 2 ' に対して熱処理を施し再結晶化させる際に結晶配向しやすいものとする ことができる。
図 3 Bおよび図 3 Cは、 基板 1を単結晶基板とし、 前段バッファ層 2 ' を多結晶 層として形成する場合に対応する。 また、 前段バッファ層 2 ' は、 基板 1の主表面 から自身の最表面に至る柱状結晶粒が、 基板 1の主表面上に密集配列したものとさ れる。 このような層厚方向に配向した柱状結晶粒を密集配列させるには、 その形成 過程において、 層厚方向の特定区間にて層面内全域が被覆されないように、 構成材 料の主原料の配給量 （例えば、 気相成長法であればガス流量） などを適宜調整すれ ばよい。 このような前段バッファ層 2 ' とすることで、 より転位や結晶欠陥が低減 されたバッファ層 2とできる。 また、 図 3 Bおよび図 3 Cに示すように、 特には、 前段バッファ層 2 ' の最表面にて、 少なくとも隣接する柱状結晶粒との結晶粒間に 隙間が生じるようにするのがよい。 さらに、 例えば基板 1としてサファイア基板を、 前段バッファ層 2 ' の構成材料として Z n Oなどの Z n系化合物を採用した場合、 サファイア基板の A面を主表面として、 該主表面上に前段バッファ層 2 ' を積層さ せることで、 それぞれ柱状結晶粒の層面内における配向軸を同軸方向に揃えること も可能である。 勿論、 それぞれ隣接する柱状結晶粒同士の結晶粒間には隙間が形成 されているので、 層面内方向への結晶成長は抑制されたものとなる。 その結果、 転 位や結晶欠陥の発生を効果的に抑制された前段バッファ層とすることができるとと もに、 より簡便に高品質なバッファ層とすることが可能となる。
バッファ層の形成過程は、 次のような方法にて行うこともできる。 その例を図 4 A〜図 4 Cに示す。 図 4 A〜図 4 Cにおけるバッファ層 2もまた、 基板 1の主表面 上に前段バッファ層 2 ' を形成し、 該前段バッファ層 2 ' に対して再結晶化のため の熱処理を施すことにより形成される。 しかしながら、 図 4 A〜図 4 Cにおける前 段バッファ層 2 ' の形成温度は、 発光領域とされる発光層部の形成温度よりも少な くとも低温とする。 発光層部の形成、温度は、 上記したように例えば 3 0 0〜 1 0 0 0 °c程度の範囲とされる。 この温度範囲は、 発光層部の結晶状態をより単結晶に近 づける （単結晶も含む） ために、 構成材料などを考慮して設定される範囲である。 そこで、 発光層部の形成温度よりも少なくとも低温にて前段バッファ層 2 ' を形成 することで、 該前段バッファ層 2 ' を単結晶層よりも配向性の低い、 ァモルファス や多結晶またはそれら 2相を含む層とすることができる。 そして、 図 4 Aにおいて は、 前段バッファ層 2 ' に対して発光層部の形成温度よりも高温に設定された熱処 理温度にて熱処理を施すことにより、 高品質なバッファ層 2となすことができる。 図 4 Bにおいては、 前段バッファ層 2， に対して、 発光層部の形成温度と前段バッ ファ層 2 ' の形成温度の間に位置する第一の熱処理温度にて 1段階目の熱処理を施 し、 その後、 さらに発光層部の形成温度よりも高温の第二の熱処理温度にて二段階 目の熱処理を施すことにより、 高品質なバッファ層 2となすものである。 さらに、 図 4 Cにおいては、 図 4 Bにおける一段階目の熱処理と二段階目の熱処理との間に、 前段バッファ層 2 ' と同糸且成を構成材料とする第二層部分 2 " を、 前段バッファ層 2 ' を第一層部分 2 ' として、 その上にさらに積層形成させるものである。 第二層 部分 2 ' の形成温度もまた、 発光層部の形成温度よりも低温とする。 このように図 4 Cにおけるバッファ層 2は、 第一層部分 2 ' と第二層部分 2 " とからなり、 図 4 Bのバッファ層 2よりも高品質なものとすることが可能となる。 図 4 A〜図 4 Cに 示すように、 前段バッファ層の形成温度、 前段バッファ層に施す熱処理の温度、 発 光層部の形成温度の三者の大小関係を規定することによつても、 効果的にバッファ 層の品質を簡便に高めることが可能となる。

Claims

請 求 の 範 囲
1 . 基板の主表面上に、 該基板に含まれない I n系化合物または Z n系化合物よ りなるバッファ層を形成し、 該バッファ層上に Z n系化合物よりなる発光領域を形 成する Z 11系半導体発光素子の製造方法であって、
前記基板の主表面上に多結晶層またはァモノレ ァス層の積層体を形成した後、 前 記発光領域を形成する前に、 前記積層体を熱処理して前記バッファ層となすことを 特徴とする Z n系半導体発光素子の製造方法。
2 . 前記基板は単結晶基板であり、 前記積層体を、 前記単結晶基板の主軸方向に 配向した結晶粒からなる多結晶層として形成することを特徴とする請求の範囲第 1 項記載の Z n系半導体発光素子の製造方法。
3 . 前記積層体を、 前記基板の主表面上から該積層体の最表面に至る柱状結晶粒 力 該基板の主表面上に密集配列したものとして形成することを特徴とする請求の 範囲第 2項記載の Z 1 系半導体発光素子の製造方法。
4 . 前記柱状結晶粒を、 前記積層体の最表面にて、 少なくとも自身と隣接する前 記柱状結晶粒との結晶粒間に隙間が生じる形で形成することを特徴とする請求の範 囲第 3項記載の Z n系半導体発光素子の製造方法。
5 . 前記基板は単結晶基板であり、 前記積層体をァモルファス層として形成し、 該積層体を熱処理して多結晶のバッファ層となすことを特徴とする請求の範囲第 1 項記載の Z n系半導体発光素子の製造方法。
6 . 前記熱処理の温度を、 前記積層体の形成温度よりも高温に設定することを特 徴とする請求の範囲第 1項に記載の Z n系半導体発光素子の製造方法。
7 . 前記基板はサファイア基板であることを特徴とする請求の範囲第 1項又は第 2項又は第 5項に記載の Z n系半導体発光素子の製造方法。
8 . 前記基板はガラス基板であることを特徴とする請求の範囲第 1項記載の Z n 系半導体発光素子の製造方法。
9 . 前記バッファ層は、 酸化ィンジゥム錫または酸化亜鉛よりなることを特徴と する請求の範囲第 1項記載の Z n系半導体発光素子の製造方法。
1 0 . 基板の主表面上に、 該基板に含まれない I n系化合物または Z n系化合物 よりなるバッファ層を形成し、 該バッファ層上に Z n系化合物よりなる発光領域を 形成する Z n系半導体発光素子の製造方法であって、
前記 I 11系化合物または前記 Z n系化合物よりなる積層体を前記発光領域の形成 温度よりも低温で形成した後、 前記発光領域を形成する前に、 該積層体を前記発光 領域の形成温度よりも高温で熱処理して前記バッファ層となすことを特徴とする Z n系半導体発光素子の製造方法。
1 1 . 基板の主表面上に、 該基板に含まれない I n系化合物または Z n系化合物 よりなるバッファ層を形成し、 該バッファ層上に Z 11系化合物よりなる発光領域を 形成する Z n系半導体発光素子の製造方法であって、
前記 I n系化合物または前記 Z 11系化合物よりなる積層体を前記発光領域の形成 温度よりも低温で形成した後、 前記発光領域を形成する前に、 該積層体を、 前記発 光領域の形成温度と前記積層体の形成温度との間に位置する第一の熱処理温度にて 熱処理した後、 前記発光領域の形成温度よりも高温に設定した第二の熱処理温度に て、 さらに熱処理することにより前記バッファ層となすことを特徴とする Z n系半 導体発光素子の製造方法。
1 2 . 前記バッファ層は、 該バッファ層の第一層部分とされる前記積層体を、 前 記第一の熱処理温度にて熱処理した後、 該積層体上に前記 I n系化合物または前記 Z n系化合物を積層させて前記バッファ層の第二層部分を形成し、 その後、 前記第 二の熱処理温度にて熱処理することにより形成されることを特徴とする請求の範囲 第 1 1項記載の Z n系半導体発光素子の製造方法。
1 3 . 前記バッファ層は、 酸化インジウム錫または酸化亜鉛よりなることを特徴 とする請求の範囲第 1 0項ないし第 1 2項のいずれか 1項に記載の Z n系半導体発 光素子の製造方法。
1 4 . 前記積層体の形成温度は、 4 0 0 °C以下に設定することを特徴とする請求 の範囲第 6項、 第 1 0項又は第 1 1項のいずれか 1項に記載の Z n系半導体発光素 子の製造方法。
1 5 . 前記発光領域の形成温度は、 3 0 0 °C以上 1 0 0 0 °C以下に設定すること を特徴とする請求の範囲第 1 0項または第 1 1項に記載の Z n系半導体発光素子の 製造方法。
1 6 . 前記熱処理における熱処理雰囲気は、 酸素含有雰囲気とすることを特徴と する請求の範囲第 1項、 第 1 0項又は第 1 1項のいずれか 1項に記載の Z n系半導 体発光素子の製造方法。
1 7 . 前記バッファ層の層厚は、 1 / m以下とすることを特徴とする請求の範囲 第 1項、 第 1 0項又は第 1 1項のいずれか 1項に記載の Z n系半導体発光素子の製 造方法。
1 8 . 基板の主表面上に積層形成された、 該基板に含まれない I n系化合物また は Z n系化合物からなるバッファ層と、 Z n系化合物からなる発光領域とを少なく とも有し、 該バッファ層は、 多結晶層またはアモルファス層に、 結晶化処理が施さ れたものであることを特徴とする Z n系半導体発光素子。
PCT/JP2003/013910 2002-10-31 2003-10-30 Ｚｎ系半導体発光素子およびその製造方法 WO2004040662A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03770015A EP1557889A1 (en) 2002-10-31 2003-10-30 Zn SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME
US10/500,703 US7157307B2 (en) 2002-10-31 2003-10-30 Zn-base semiconductor light-emitting device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-317354 2002-10-31
JP2002317354A JP3859148B2 (ja) 2002-10-31 2002-10-31 Ｚｎ系半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
WO2004040662A1 true WO2004040662A1 (ja) 2004-05-13

Family

ID=32211717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/013910 WO2004040662A1 (ja) 2002-10-31 2003-10-30 Ｚｎ系半導体発光素子およびその製造方法

Country Status (7)

Country Link
US (1) US7157307B2 (ja)
EP (1) EP1557889A1 (ja)
JP (1) JP3859148B2 (ja)
KR (1) KR20050074274A (ja)
CN (1) CN100407450C (ja)
TW (1) TW200414570A (ja)
WO (1) WO2004040662A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568299B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자
US7381631B2 (en) * 2005-07-05 2008-06-03 Hewlett-Packard Development Company, L.P. Use of expanding material oxides for nano-fabrication
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
KR100674888B1 (ko) * 2005-08-25 2007-01-29 에피밸리 주식회사 반도체 발광소자
JP2008177523A (ja) * 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
US7606448B2 (en) * 2007-03-13 2009-10-20 Micron Technology, Inc. Zinc oxide diodes for optical interconnections
FR2917537B1 (fr) 2007-06-15 2009-09-25 Saft Groupe Sa Accumulateur lithium-ion contenant un electrolyte comprenant un liquide ionique
FR2918791B1 (fr) * 2007-07-13 2009-12-04 Saint Gobain Substrat pour la croissance epitaxiale de nitrure de gallium
JP5392708B2 (ja) * 2008-06-30 2014-01-22 国立大学法人東京農工大学 ヘテロエピタキシャル成長方法
US8529699B2 (en) 2008-09-16 2013-09-10 Stanley Electric Co., Ltd. Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
JP5030909B2 (ja) * 2008-09-16 2012-09-19 スタンレー電気株式会社 酸化亜鉛単結晶層の成長方法
JP5537890B2 (ja) * 2009-10-06 2014-07-02 スタンレー電気株式会社 酸化亜鉛系半導体発光素子の製造方法
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065216A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
TWI528418B (zh) 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
JP5547989B2 (ja) * 2010-03-01 2014-07-16 スタンレー電気株式会社 ＺｎＯ系半導体素子の製造方法
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
PT105039A (pt) * 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012009774A (ja) * 2010-06-28 2012-01-12 Fujitsu Semiconductor Ltd 半導体装置の製造方法
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9064790B2 (en) 2012-07-27 2015-06-23 Stanley Electric Co., Ltd. Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, p-type ZnO based compound semiconductor single crystal layer, ZnO based compound semiconductor element, and n-type ZnO based compound semiconductor laminate structure
JP2015065424A (ja) * 2013-08-27 2015-04-09 株式会社半導体エネルギー研究所 酸化物膜の形成方法、半導体装置の作製方法
JP6571389B2 (ja) * 2015-05-20 2019-09-04 シャープ株式会社 窒化物半導体発光素子およびその製造方法
GB2548128B (en) 2016-03-09 2021-12-15 Zapgo Ltd Method of reducing outgassing
WO2019181686A1 (en) * 2018-03-19 2019-09-26 Ricoh Company, Ltd. Inorganic el element, display element, image display device, and system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162688A (en) * 1978-06-13 1979-12-24 Matsushita Electric Ind Co Ltd Forming method for oxide single crystal thin film
JPH08264899A (ja) * 1995-03-24 1996-10-11 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH09172199A (ja) * 1995-12-20 1997-06-30 Mitsubishi Cable Ind Ltd 窒化ガリウム系化合物半導体素子
JP2000244014A (ja) * 1999-02-19 2000-09-08 Murata Mfg Co Ltd 半導体発光素子、およびその製造方法
JP2001068485A (ja) * 1999-08-31 2001-03-16 Stanley Electric Co Ltd ＺｎＯ結晶の成長方法、ＺｎＯ結晶構造及びそれを用いた半導体装置
JP2001168392A (ja) * 1999-12-10 2001-06-22 Stanley Electric Co Ltd 半導体素子及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738150A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体発光装置
JPH0758360A (ja) * 1993-08-19 1995-03-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162688A (en) * 1978-06-13 1979-12-24 Matsushita Electric Ind Co Ltd Forming method for oxide single crystal thin film
JPH08264899A (ja) * 1995-03-24 1996-10-11 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JPH09172199A (ja) * 1995-12-20 1997-06-30 Mitsubishi Cable Ind Ltd 窒化ガリウム系化合物半導体素子
JP2000244014A (ja) * 1999-02-19 2000-09-08 Murata Mfg Co Ltd 半導体発光素子、およびその製造方法
JP2001068485A (ja) * 1999-08-31 2001-03-16 Stanley Electric Co Ltd ＺｎＯ結晶の成長方法、ＺｎＯ結晶構造及びそれを用いた半導体装置
JP2001168392A (ja) * 1999-12-10 2001-06-22 Stanley Electric Co Ltd 半導体素子及びその製造方法

Also Published As

Publication number Publication date
KR20050074274A (ko) 2005-07-18
TW200414570A (en) 2004-08-01
JP3859148B2 (ja) 2006-12-20
US20050017261A1 (en) 2005-01-27
JP2004153062A (ja) 2004-05-27
US7157307B2 (en) 2007-01-02
CN1685532A (zh) 2005-10-19
EP1557889A1 (en) 2005-07-27
CN100407450C (zh) 2008-07-30

Similar Documents

Publication Publication Date Title
JP3859148B2 (ja) Ｚｎ系半導体発光素子の製造方法
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
TW486829B (en) Epitaxial growth of nitride semiconductor
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP4882618B2 (ja) ＧａＮ系半導体発光ダイオードの製造方法
JP2003282602A (ja) 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP6242941B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP4045499B2 (ja) ＺｎＯ系半導体素子の製造方法
TW200939536A (en) Nitride semiconductor and method for manufacturing same
US8772150B2 (en) Method of forming p-type ZnO film
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2007201151A (ja) 窒化ガリウム系化合物半導体の製造方法
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JPH09148626A (ja) ３−５族化合物半導体の製造方法
JP6306331B2 (ja) 窒化物半導体層の成長方法及び窒化物半導体素子の製造方法
JP4906341B2 (ja) ＩＩＩ族窒化物ｐ型半導体の製造方法
JP2006086142A (ja) 化合物半導体素子の製造方法
JP2008053640A (ja) Ｉｉｉ−ｖ族窒化物層およびその製造方法
JP2005340370A (ja) 化合物半導体素子の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 10500703

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003770015

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020047011407

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038A01514

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003770015

Country of ref document: EP