JP5547989B2 - ＺｎＯ系半導体素子の製造方法 - Google Patents

Description

本発明は、ｎ型ＺｎＯ系半導体層を有するＺｎＯ系半導体素子の製造方法に関する。

酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップエネルギを持つ直接遷移型の半導体で、近年、紫外光や白色光等の発光ダイオード（ＬＥＤ）等への応用が期待されている。また、原材料が安価であるとともに、環境や人体への悪影響が少ないという特徴を有し、産業的有用性が高い。

発光素子等の作製に、ｎ型導電型のＺｎＯ系半導体層が必要となる。例えばＧａ等のＩＩＩ族元素が、ｎ型ドーパントとして用いられている（例えば特許文献１参照）。ｎ型ＺｎＯ系半導体層を得るための、多様な技術が望まれる。

なお、サファイア基板を使ってＺｎＯ系半導体素子を作製するとき、ＭｇＯバッファ層を介在させることにより、表面がＺｎ極性面となるようにＺｎＯ系半導体層を成長させる技術が提案されている（例えば特許文献２参照）。

特開２００７−１２８９３６号公報 特開２００５−１９７４１０号公報

本発明の一目的は、ｎ型ＺｎＯ系半導体層を得るための新規な技術を提供することである。

本発明の一観点によれば、（ａ−１）基板上方に、第１のアンドープＺｎＯ系半導体層を、４００℃以下で成長する工程と、（ｂ−１）前記第１のアンドープＺｎＯ系半導体層を、８００℃以上でアニールして、ｎ型キャリア濃度が１×１０^１６ｃｍ^−３以上の第１のｎ型ＺｎＯ系半導体層とする工程と、（ｃ）前記第１のｎ型ＺｎＯ系半導体層上方に、ＺｎＯ系半導体活性層を成長する工程と、（ｄ）前記ＺｎＯ系半導体活性層上方に、ｐ型ＺｎＯ系半導体層を成長する工程とを有し、前記第１のｎ型ＺｎＯ系半導体層、前記ＺｎＯ系半導体活性層、及び前記ｐ型ＺｎＯ系半導体層の積層が、ｐｎ接合構造を形成し、前記工程（ａ−１）は、ＭＢＥで前記第１のアンドープＺｎＯ系半導体層を成長し、前記工程（ｂ−１）は、前記第１のアンドープＺｎＯ系半導体層を成長したＭＢＥの真空チャンバで、アニールを行うＺｎＯ系半導体素子の製造方法が提供される。

アンドープＺｎＯ系半導体層を、４００℃以下の低温で成長させた後、８００℃以上の高温でアニールすることにより、ｎ型キャリア濃度を増加させて１×１０^１６ｃｍ^−３以上とすることができる。

図１は、ＭＢＥ装置の例を示す概略断面図である。 図２は、第１実施例、第２実施例、第１比較例、第３比較例のサンプル構造を示す概略断面図である。 図３は、第１比較例のサンプルのＲＨＥＥＤ像と微分干渉顕微鏡写真である。 図４Ａ及び図４Ｂは、それぞれ、第１比較例のサンプルの、Ｇａ濃度とｎ型キャリア濃度との関係を示すグラフと、Ｇａ濃度とピット密度との関係を示すグラフである。 図５Ａは、第３実施例、第４実施例、第２比較例、第４比較例、第５比較例の発光素子構造を示す概略断面図であり、図５Ｂは、変形例の活性層構造を示す概略断面図である。 図６Ａ及び図６Ｂは、それぞれ、第２比較例の発光素子の、Ｉ−Ｖ特性を示すグラフと、Ｚｎ、Ｍｇ、Ｇａ、Ｎの濃度を示すＳＩＭＳデプスプロファイルである。 図７は、第３比較例のサンプルのｎ型キャリア濃度の深さ方向分布を示すグラフである。 図８Ａ及び図８Ｂは、それぞれ、第１実施例及び第３比較例の成長工程を概略的に表すタイムチャートである。 図９は、第１実施例のサンプルのＲＨＥＥＤ像である。 図１０は、第１実施例のサンプルのＡＦＭ像である。 図１１Ａ及び図１１Ｂは、第１実施例のサンプルのｎ型キャリア濃度の深さ方向分布を示すグラフを示す。 図１１Ｃ及び図１１Ｄは、第１実施例のサンプルのｎ型キャリア濃度の深さ方向分布を示すグラフを示す。 図１２は、第４比較例、第５比較例、及び第３実施例の発光素子表面を観察したＡＦＭ像である。 図１３Ａ〜図１３Ｃは、それぞれ、第４比較例、第５比較例、及び第３実施例の発光素子のＩ−Ｖ特性を示すグラフである。 図１４は、第３実施例、第４比較例、及び第５比較例の発光素子のＥＬスペクトルである。 図１５は、第４実施例の発光素子の、ｎ型層の積層構造を示す概略断面図、及び厚さ方向のｎ型キャリア濃度を示すグラフである。 図１６は、第５実施例の発光素子構造を示す概略断面図、及びｎ型層の厚さ方向のキャリア濃度を示すグラフである。

まず、本発明の実施例及び比較例によるＺｎＯ系半導体素子の作製に用いられる分子線エピタキシ（ＭＢＥ）装置について説明する。

図１は、ＭＢＥ装置の例を示す概略断面図である。真空チャンバ１が、亜鉛（Ｚｎ）ソースガン２、マグネシウム（Ｍｇ）ソースガン３、ガリウム（Ｇａ）ソースガン４、酸素（Ｏ）ソースガン５、及び、窒素（Ｎ）ソースガン６を備える。

Ｚｎソースガン２、Ｍｇソースガン３、Ｇａソースガン４は、それぞれ、Ｚｎ、Ｍｇ、及びＧａの固体ソースを収容するクヌーセンセルを含み、Ｚｎビーム、Ｍｇビーム、Ｇａビームを出射する。

Ｏソースガン５、Ｎソースガン６は、それぞれ、例えば１３．５６ＭＨｚのラジオ周波（ＲＦ）を用いた無電極放電管を含み、Ｏラジカルビーム、Ｎラジカルビームを出射する。Ｏ_２ボンベ５ａからマスフローコントローラ５ｂを介して、Ｏ源となるＯ_２ガスがＯソースガン５に供給される。Ｎ_２ボンベ６ａからマスフローコントローラ６ｂを介して、Ｎ源となるＮ_２ガスがＮソースガン６に供給される。

真空チャンバ１内に、基板ヒータを含む基板ホルダ７が配置され、基板ホルダ７が基板８を保持する。基板８上に、所望のタイミングで所望のビームを供給することにより、所望の組成のＺｎＯ系半導体層を成長させることができる。

真空チャンバ１内に、また、水晶振動子を用いた膜厚計９が備えられている。膜厚計９で測定される堆積速度から、Ｚｎビーム等のフラックス強度が求められる。なお、真空チャンバ１は、反射高速電子回折（ＲＨＥＥＤ）用のガン、及びＲＨＥＥＤ像を映すスクリーンも備える。

ＺｎＯ系半導体は、少なくともＺｎとＯとを含む。ＺｎＯに、例えばＭｇを添加してＭｇＺｎＯとすることで、バンドギャップを広げることができる。ＭｇＺｎＯを、Ｍｇ組成ｘを示してＭｇ_ｘＺｎ_１−ｘＯと表記することもある。ＺｎＯ系半導体に添加されるＭｇの上限組成ｘは、ＺｎＯの六方晶系が維持されるように、（ＭＢＥのエピタキシャル成長において）０．６程度である。なお、Ｍｇ組成ｘ＝０も含めることにより、Ｍｇ_ｘＺｎ_１−ｘＯという表記にＺｎＯを含めることもできる。

なお、ＺｎＯに、Ｍｇに替えて、例えばＢｅを添加してＢｅＺｎＯとすることでも、バンドギャップを広げることができる。また例えば、ＺｎＯにＳを添加してＺｎＯＳとすることで、バンドギャップを狭めることもできる。

ＺｎＯ系半導体に、ｐ型ドーパントとして例えばＮを添加することができる。ＺｎＯ系半導体のｎ型導電性は、ｎ型ドーパントを添加しないアンドープでも得ることは可能であるが、ｎ型キャリア濃度（電子濃度）が低い。ｎ型キャリア濃度を高めるために、ｎ型ドーパントとして例えばＧａを添加することができる。

しかしながら、以下に説明するように、本願発明者らの研究により、Ｇａの添加により生じる課題が明らかになってきた。本願発明者は、アンドープのＺｎＯ系半導体でも、高いｎ型キャリア濃度が得られる技術を提案する。

次に、本発明の第１実施例の説明に先立ち、第１〜第３比較例について説明する。まず、第１比較例について説明する。第１比較例として、Ｇａをドープしたｎ型ＭｇＺｎＯ層の単膜を作製した。

図２は、第１比較例のサンプル構造を示す概略断面図である。まず、Ｚｎ面ＺｎＯ（０００１）基板２０上に、成長温度３００℃で、厚さ３０ｎｍのＺｎＯバッファ層２１を成長した。ＺｎＯバッファ層２１の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量２ｓｃｃｍ、ＲＦパワー３００Ｗの条件で照射した。次に、ＺｎＯバッファ層２１を、９５０℃で１０分アニールし、結晶性及び表面平坦性を改善した。

次に、ＺｎＯバッファ層２１上に、成長温度９５０℃で、厚さ１０００ｎｍのＧａドープｎ型ＭｇＺｎＯ層２２を成長した。Ｇａドープｎ型ＭｇＺｎＯ層２２の成長において、Ｚｎビームは、堆積速度０．２ｎｍ／ｓの条件で、Ｍｇビームは、堆積速度０．０２ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量１ｓｃｃｍ、ＲＦパワー２５０Ｗの条件で照射した。

そして、Ｇａビームを、Ｇａセルの温度を３４０℃〜４００℃の範囲で変えて照射して、複数のサンプルを作製した。Ｇａセル温度が高いほど、Ｇａビームのフラックス強度が高くなる。

Ｇａセル温度の異なる各サンプルについて、Ｇａドープｎ型ＭｇＺｎＯ層２２のＲＨＥＥＤ像を観察し、微分干渉顕微鏡で表面を観察した。微分干渉顕微鏡による表面観察から、ピット密度を求めた。また、２次イオン質量分析（ＳＩＭＳ）でＧａ濃度を測定し、Ｃ−Ｖ測定でｎ型キャリア濃度を測定した。なお、Ｇａドープｎ型ＭｇＺｎＯ層２２のＭｇ組成は０．３５（Ｍｇ_０．３５Ｚｎ_０．６５Ｏ）であった。

図３は、Ｇａセル温度（ＴＧａ）が３５０℃、３８０℃、及び４００℃のサンプルのＲＨＥＥＤ像と微分干渉顕微鏡写真を示す。なお、併せて、アンドープのサンプルのＲＨＥＥＤ像と微分干渉顕微鏡写真も示す。

（アンドープ及び）Ｇａセル温度が３８０℃までは、ＲＨＥＥＤ像がストリークパターンを示し、Ｇａドープｎ型ＭｇＺｎＯ層は２次元成長した。しかし、Ｇａセル温度が４００℃以上になると、ＲＨＥＥＤ像がスポットパターンを示し、Ｇａドープｎ型ＭｇＺｎＯ層は３次元成長した。また、微分干渉顕微鏡観察より、Ｇａセル温度が高くなるほど、ピット密度が増加することがわかった。

Ｇａドープｎ型ＭｇＺｎＯ層中のＧａ濃度は、Ｇａセル温度が３８０℃で６．２×１０^１７ｃｍ^−３であり、Ｇａセル温度が４００℃で２．１×１０^１８ｃｍ^−３であった。Ｇａセル温度が高いほど、Ｇａ濃度が増加する。

図４Ａは、Ｇａ濃度とｎ型キャリア濃度との関係を示すグラフである。Ｇａ濃度が６．２×１０^１７ｃｍ^−３（Ｇａセル温度３８０℃）のサンプルまでは、Ｇａ濃度とｎ型キャリア濃度とが一致しており、Ｇａの活性化率が１といえる。Ｇａ濃度が２．１×１０^１８ｃｍ^−３（Ｇａセル温度４００℃）に高くなったサンプルでは、Ｇａ濃度よりもｎ型キャリア濃度がやや低くなり、活性化率の低下が見られる。

図４Ｂは、Ｇａ濃度とピット密度との関係を示すグラフである。なお、図４Ｂにはアンドープのサンプルのピット密度も示すが、アンドープのサンプルのＧａ濃度の表示には意味がない。また、Ｇａセル温度４００℃のサンプルは、ピット密度が多すぎて算出出来なかったため、プロットされていない。Ｇａ濃度が１０^１７ｃｍ^−３程度を超えると、Ｇａ濃度増加に伴うピット密度の増加が見られ、結晶性及び表面平坦性の悪化が示唆される。

次に、第２比較例について説明する。第２比較例として、Ｇａをドープしたｎ型ＭｇＺｎＯ層をクラッド層に用いたダブルへテロ構造のＺｎＯ系半導体発光素子を作製した。

図５Ａは、第２比較例の発光素子構造を示す概略断面図である。まず、Ｚｎ面ＺｎＯ（０００１）基板３０上に、成長温度３００℃で、厚さ３０ｎｍのＺｎＯバッファ層３１を成長した。ＺｎＯバッファ層３１の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量２ｓｃｃｍ、ＲＦパワー３００Ｗの条件で照射した。次に、ＺｎＯバッファ層３１を、９００℃で１０分アニールし、結晶性及び表面平坦性を改善した。

次に、ＺｎＯバッファ層３１上に、成長温度９００℃で、厚さ４０ｎｍのＧａドープｎ型ＭｇＺｎＯ層３２を成長した。Ｇａドープｎ型ＭｇＺｎＯ層３２の成長において、Ｚｎビームは、堆積速度０．２ｎｍ／ｓの条件で、Ｍｇビームは、堆積速度０．０２ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量１ｓｃｃｍ、ＲＦパワー２５０Ｗの条件で、Ｇａビームは、Ｇａセル温度３８０℃の条件で照射した。

次に、Ｇａドープｎ型ＭｇＺｎＯ層３２の上に、活性層として、成長温度９００℃で、厚さ１０ｎｍのアンドープＺｎＯ層３３を成長した。アンドープＺｎＯ活性層３３の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量２ｓｃｃｍ、ＲＦパワー３００Ｗの条件で照射した。

次に、アンドープＺｎＯ活性層３３の上に、成長温度７００℃で、厚さ２０ｎｍのＮドープｐ型ＭｇＺｎＯ層３４を成長した。Ｎドープｐ型ＭｇＺｎＯ層３４の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｍｇビームは、堆積速度０．０３ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量２ｓｃｃｍ、ＲＦパワー３００Ｗの条件で、Ｎラジカルビームは、Ｎ_２流量０．５ｓｃｃｍ、ＲＦパワー９０Ｗの条件で照射した。

さらに、ＺｎＯ基板３０の裏面上にｎ側電極３５を形成し、Ｎドープｐ型ＭｇＺｎＯ層３４上にｐ側透明電極３６を形成し、ｐ側透明電極３６上にｐ側ボンディング電極３７を形成して、第２比較例のＺｎＯ系半導体発光素子を作製した。

図６Ａは、第２比較例の発光素子のＩ−Ｖ特性を示すグラフである。グラフは、順方向電圧２Ｖ以下で立ち上がり、ショットキーライクな特性を示している。また、この素子からエレクトロルミネセンス（ＥＬ）発光は見られなかった。

図６Ｂは、第２比較例の発光素子におけるＺｎ、Ｍｇ、Ｇａ、Ｎの濃度を示すＳＩＭＳデプスプロファイルである。Ｇａが、活性層及びｐ型層に拡散していることがわかる。Ｇａの拡散に起因して、Ｎドープｐ型ＭｇＺｎＯ層がｎ型化されたことが、ＥＬ発光が得られなかった一因と推測される。

第２比較例で説明したように、ＺｎＯ系半導体発光素子にＧａをドープすると、Ｇａの拡散に起因して、素子特性が悪化するという課題が明らかになった。また、第１比較例で説明したように、ＧａをドープしたＺｎＯ系半導体層は、Ｇａ濃度の増加に伴い結晶性や表面平坦性の悪化が見られる。

次に、第３比較例について説明する。第３比較例として、アンドープのＭｇＺｎＯ層の単膜を作製した。

第１比較例で参照した図２を流用して参照し、第３比較例のサンプルの作製工程について説明する。まず、Ｚｎ面ＺｎＯ（０００１）基板２０上に、成長温度３００℃で、厚さ３０ｎｍのＺｎＯバッファ層２１を成長した。ＺｎＯバッファ層２１の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量２ｓｃｃｍ、ＲＦパワー３００Ｗの条件で照射した。次に、ＺｎＯバッファ層を、９５０℃で１０分アニールし、結晶性及び表面平坦性を改善した。

次に、ＺｎＯバッファ層２１上に、成長温度９５０℃で、厚さ１０００ｎｍのアンドープＭｇＺｎＯ層２２を成長した。アンドープＭｇＺｎＯ層２２の成長において、Ｚｎビームは、堆積速度０．２ｎｍ／ｓの条件で、Ｍｇビームは、堆積速度０．０２ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量１ｓｃｃｍ、ＲＦパワー２５０Ｗの条件で照射した。９００℃以上の高温で成長することにより、結晶性の良いＭｇＺｎＯ膜を成長することができる。

図７は、第３比較例のサンプルの、Ｃ−Ｖ測定により得られたｎ型キャリア濃度の深さ方向分布を示すグラフである。９５０℃の高温で成長させたアンドープＭｇＺｎＯ層は、ｎ型キャリア濃度が１０^１５ｃｍ^３にも達せず低いことがわかる。なお、深さ１μｍ辺りでキャリア濃度が増加しているのは、ＭｇＺｎＯ／ＺｎＯ界面に発生した２次元電子ガスによるものと考えられる。

ｎ型ＺｎＯ系半導体層を、アンドープで得られれば、上述のような、Ｇａドープに起因する不具合は生じない。しかし、第３比較例のように成長させたアンドープＭｇＺｎＯ層は、ｎ型導電性を示すものの、ｎ型キャリア濃度が低い。

本願発明者は、以下に説明するように、アンドープでも高いｎ型キャリア濃度のＺｎＯ系半導体層が得られる技術を見出した。

次に、第１実施例について説明する。第１実施例では、ｎ型キャリア濃度を高めた、アンドープのＭｇＺｎＯ層の単膜を作製した。

第１、第３比較例で参照した図２を流用して参照し、第１実施例のサンプルの作製工程について説明する。まず、Ｚｎ面ＺｎＯ（０００１）基板２０上に、成長温度３００℃で、厚さ３０ｎｍのＺｎＯバッファ層２１を成長した。ＺｎＯバッファ層２１の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量２ｓｃｃｍ、ＲＦパワー３００Ｗの条件で照射した。次に、ＺｎＯバッファ層２１を、９００℃で１０分アニールし、結晶性及び表面平坦性を改善した。

次に、基板温度を３００℃まで下げ、ＺｎＯバッファ層２１上に、アンドープＭｇＺｎＯ層２２を成長した。アンドープＭｇＺｎＯ層２２の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｍｇビームは、堆積速度０．０３ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量１ｓｃｃｍ、ＲＦパワー２５０Ｗの条件で照射した。

次に、基板温度を９５０℃まで上げ、アンドープＭｇＺｎＯ層２２のアニールを行った。成長させるアンドープＭｇＺｎＯ層２２の膜厚を、５０ｎｍ〜３００ｎｍの範囲で変えたサンプルを作製し、各膜厚のサンプルで、アニール時間を５分〜３０分の範囲で変えた。なお、アンドープＭｇＺｎＯ層２２のＭｇ組成は０．３（Ｍｇ_０．３Ｚｎ_０．７Ｏ）であった。

なお、Ｚｎソースは純度７Ｎのもの、Ｍｇソースは純度６Ｎのもの、Ｏ_２ガスは純度６Ｎのものを用いることができる。

図８Ａ及び図８Ｂは、第１実施例及び第３比較例のアンドープＭｇＺｎＯ層の成長工程を概略的に表すタイムチャートである。なお、バッファ層の成長前に行なう基板のサーマルクリーニングも示している。

図８Ｂに示す第３比較例のタイムチャートでは、例えば９００℃の高温でのサーマルクリーニングの後、例えば３００℃の低温でＺｎＯバッファ層を成長する。その後、バッファ層を、例えば９５０℃の高温でアニールする。そして、例えば９５０℃の高温のまま、バッファ層上に、アンドープのＭｇＺｎＯ層を成長する。

図８Ａに示す第１実施例のタイムチャートでは、バッファ層のアニールまでは第３比較例と同様であるが、バッファ層のアニールの後、例えば３００℃の低温で、アンドープのＭｇＺｎＯ層を成長する。そして、ＭｇＺｎＯ層を、例えば９５０℃の高温でアニールする。

図９に、第１実施例の、膜厚及びアニール時間が様々に異なるアンドープＭｇＺｎＯ層のＲＨＥＥＤ像を示す。膜厚５０ｎｍ、１００ｎｍ、２００ｎｍ、及び３００ｎｍのサンプルについて、それぞれ、アニール時間０分（ａｓ−ｇｒｏｗｎ）、５分、１５分、３０分でのＲＨＥＥＤ像を示す。なお、膜厚５０ｎｍ、１００ｎｍのアニール時間１５分のＲＨＥＥＤ像は示されていない。

アニール時間０分（ａｓ−ｇｒｏｗｎ）では、どの膜厚のサンプルも、ＲＨＥＥＤ像がスポットパターンを示し、３次元成長している。しかし、その後のアニールにより、膜厚１００ｎｍ以下のサンプルでは、アニール時間５分以内で、ＲＨＥＥＤ像が２次元成長を示すストリークパターンに変わり、表面平坦性が改善されている。

膜厚２００ｎｍのサンプルでは、１５分以上のアニールで、ストリークパターンが得られている。膜厚３００ｎｍのサンプルでは、３０分のアニールで、ストリークパターンが現れてはいるものの、ストリークパターンの上にスポットが残り、表面平坦性が充分には改善されていない。

図１０に、３０分アニール後の、膜厚５０ｎｍ、１００ｎｍ、及び２００ｎｍのアンドープＭｇＺｎＯ層を観察した原子間力顕微鏡（ＡＦＭ）写真を示す。各膜厚に対し、観察範囲１５μｍ角、５μｍ角、及び１μｍ角のＡＦＭ像を示す。

膜厚１００ｎｍ以下のサンプルでは、ステップアンドテラス構造が観察され、二乗平均表面粗さ（ＲＭＳ）が１ｎｍ以下の非常に平坦な表面が得られている。膜厚２００ｎｍのサンプルの表面は、比較的平坦であるものの、六角形状の凸部（島）と凹部（ピット）が存在している。これは、ＭｇＺｎＯエピ層とＺｎＯ基板との格子ミスマッチに起因しているものと思われる。

図１１Ａ〜図１１Ｃは、膜厚２００ｎｍのサンプルの、Ｃ−Ｖ測定により得られたｎ型キャリア濃度の深さ方向分布を示すグラフである。図１１Ａ〜図１１Ｃは、それぞれ、アニール時間０分（ａｓ−ｇｒｏｗｎ）、１５分、及び３０分でのｎ型キャリア濃度を示す。

アニール時間０分（ａｓ−ｇｒｏｗｎ）では、アンドープＭｇＺｎＯ層のｎ型キャリア濃度は１×１０^１５ｃｍ^−３よりも低く、空乏層がＭｇＺｎＯ／ＺｎＯ界面まで拡がり、界面で出来た２次元電子ガス層のキャリア濃度のデータしか得られなかった。

１５分のアニールにより、アンドープＭｇＺｎＯ層のｎ型キャリア濃度は、４．５×１０^１６ｃｍ^−３に増加し、３０分のアニールにより、さらに、１．２×１０^１７ｃｍ^−３に増加している。同一の膜厚であっても、アニール時間が長くなるほど、ｎ型キャリア濃度が増加する傾向が見られる。

図１１Ｄは、膜厚６０ｎｍでアニール時間３０分のサンプルの、Ｃ−Ｖ測定により得られたｎ型キャリア濃度の深さ方向分布を示すグラフである。６．５×１０^１７ｃｍ^−３のｎ型キャリア濃度が得られている。

図１１Ｃに示した膜厚２００ｎｍでアニール時間３０分の結果（１．２×１０^１７ｃｍ^−３）と比べると、同じアニール時間でも、膜厚の薄い方が、ｎ型キャリア濃度が高くなる傾向が見られる。なお、アニール時間３０分で、膜厚５０ｎｍでは７．０×１０^１７ｃｍ^−３、膜厚１００ｎｍでは２．０×１０^１７ｃｍ^−３のｎ型キャリア濃度が得られている。

これらの結果に基づき、アンドープＭｇＺｎＯ層のアニール時間及び膜厚の少なくとも一方を調整することにより、ｎ型キャリア濃度を調整することができる。

なお、さらに、同一膜厚、同一アニール時間の条件の下、アニール温度によってｎ型キャリア濃度を調整することもできる。例えば、膜厚２００ｎｍ、アニール時間３０分でのｎ型キャリア濃度は、アニール温度９５０℃では１．２×１０^１７ｃｍ^−３であったのに対し、アニール温度を９００℃に下げたところ３．４×１０^１６ｃｍ^−３となった。同一膜厚、同一アニール時間でも、アニール温度の高い方が、ｎ型キャリア濃度が高くなる傾向が見られる。

以上、第１実施例で説明したように、アンドープＭｇＺｎＯ層を、例えば３００℃の低温で成長させた後、例えば９５０℃の高温でアニールすることにより、結晶性及び表面平坦性を改善できるとともに、ｎ型キャリア濃度を（例えば１．０×１０^１６ｃｍ^−３以上に）高められる。

なお、アンドープＭｇＺｎＯ層の低温成長の温度は３００℃に限定されず、２００℃以上４００℃以下の範囲であればよいと考える。成長温度が２００℃より低くなると、エピタキシャル成長が困難となる。また、成長温度が４００℃を超えると（４００℃を超えて７００℃程度まで）、成長中にピットが発生しやすくなり、アニールを施してもこのピットを除去することが難しく、表面平坦性を向上させることが難しくなる。

なお、アンドープＭｇＺｎＯ層のアニール温度は９５０℃に限定されず、８００℃以上１１００℃以下の範囲の高温であればよいと考える。アニール温度が８００℃より低くなると、表面平坦性の向上が難しい。また、アニール温度が１１００℃を超えると、ＭｇＺｎＯの蒸発が問題になると考えられる。ｎ型キャリア濃度を高めやすくするという観点からは、アニール温度は９００℃以上とすることが好ましい。

図９を参照して説明したように、アニールにより高い表面平坦性を得るためには、低温成長させるアンドープＭｇＺｎＯ層の膜厚は２００ｎｍ以下とすることが好ましい。また、図１０を参照して説明したように、さらに高い表面平坦性を得るためには、膜厚は１００ｎｍ以下とすることが好ましい。なお、厚さ２００ｎｍ以下の膜の低温成長及びアニール工程を複数回繰り返して積層することにより、厚い膜を得ることもできる。

なお、低温成長後のアニールにより、（例えば、第３比較例のように９５０℃の高温で成長したアンドープＭｇＺｎＯに比べて）高いｎ型キャリア濃度のアンドープＭｇＺｎＯ層が得られる理由は明確でないが、例えば、アニールにより酸素が抜け、酸素空孔（あるいは格子間Ｚｎ）が形成してドナーとして働くことで、電子濃度が増加しているのではないかと思われる。

従って、Ｍｇを添加したＭｇＺｎＯに限らず、他のアンドープのＺｎＯ系半導体（例えば、ＺｎＯ、ＢｅＺｎＯ等）についても、低温成長とアニールによるｎ型キャリア濃度増加を期待してもよいであろう。

次に、第２実施例について説明する。第１実施例では、アンドープＭｇＺｎＯ層のアニールを、ＭＢＥ装置のチャンバ中で行った。以下に説明するように、第２実施例では、アンドープＭｇＺｎＯ層の低温成長後、基板をアニール炉に移してアニール工程を行う。

再び図２を参照する。まず、第１実施例と同様にして、ＺｎＯ基板２０上に、ＺｎＯバッファ層２１を成長し、（９００℃で）アニールを施した。

次に、基板温度を３００℃まで下げ、ＺｎＯバッファ層２１上に、Ｚｎビーム、Ｍｇビーム、及びＯラジカルビームを、第１実施例と同様な照射条件で照射し、厚さ１００ｎｍのアンドープＭｇＺｎＯ層２２を成長した。

次に、基板温度を室温まで下げて、サンプルを、ＭＢＥ装置の真空チャンバから取り出した。次に、サンプルを、アニール炉内に入れ、大気中８００℃で３０分アニールした。

アニール炉でのアニールにより、真空チャンバでのアニールと同様に、アンドープＭｇＺｎＯ層の表面平坦性向上及びｎ型キャリア濃度増加が図られ、１．０×１０^１７ｃｍ^−３のｎ型キャリア濃度が得られた。

なお、ＺｎＯ系半導体は、赤外線を透過し、輻射による温度上昇が難しいため、真空中では加熱しにくい。よって、大気中の方が真空中よりも加熱が容易になり、アニール炉での加熱温度設定は、真空チャンバでの加熱温度設定に比べて低温にしやすい。ただし、後述のような発光素子等を作製するとき、アニール炉での処理の後、再び成膜用の真空チャンバに戻す手間が掛かる。

次に、第３実施例、及び、第４、第５比較例について説明する。第３実施例では、第１実施例のアンドープｎ型ＭｇＺｎＯ層をクラッド層に応用したダブルへテロ構造のＺｎＯ系半導体発光素子を作製した。

第２比較例で参照した図５Ａを流用して参照し、第３実施例の発光素子の作製工程について説明する。まず、第１実施例と同様にして、ＺｎＯ基板３０上に、ＺｎＯバッファ層３１を成長し、（９００℃で）アニールを施した。

次に、基板温度を３００℃まで下げ、ＺｎＯバッファ層３１上に、Ｚｎビーム、Ｍｇビーム、及びＯラジカルビームを、第１実施例と同様な照射条件で照射し、厚さ５０ｎｍのアンドープＭｇＺｎＯ層３２を成長した。次に、基板温度を９５０℃まで上げ、３０分のアニールを行って、結晶性及び表面平坦性の改善とともに、ｎ型キャリア濃度増加を図った。

次に、アンドープｎ型ＭｇＺｎＯ層３２の上に、活性層として、成長温度９００℃で、厚さ１０ｎｍのアンドープＺｎＯ層３３を成長した。アンドープＺｎＯ活性層３３の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量２ｓｃｃｍ、ＲＦパワー３００Ｗの条件で照射した。

次に、アンドープＺｎＯ活性層３３の上に、成長温度７００℃で、厚さ４０ｎｍのＮドープｐ型ＭｇＺｎＯ層３４を成長した。Ｎドープｐ型ＭｇＺｎＯ層３４の成長において、Ｚｎビームは、堆積速度０．１１ｎｍ／ｓの条件で、Ｍｇビームは、堆積速度０．０３ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量２ｓｃｃｍ、ＲＦパワー３００Ｗの条件で、Ｎラジカルビームは、Ｎ_２流量０．５ｓｃｃｍ、ＲＦパワー９０Ｗの条件で照射した。

さらに、ＺｎＯ基板３０の裏面上にｎ側電極３５を形成し、Ｎドープｐ型ＭｇＺｎＯ層３４上にｐ側透明電極３６を形成し、ｐ側透明電極３６上にｐ側ボンディング電極３７を形成して、第３実施例のＺｎＯ系半導体発光素子を作製した。

ｎ側電極３５は、例えば、厚さ２ｎｍ〜１０ｎｍのＴｉ層に、厚さ３００ｎｍ〜５００ｎｍのＡｌ層を積層して形成する。ｐ側透明電極３６は、例えば、厚さ０．５ｎｍ〜５ｎｍのＮｉ層に、厚さ１ｎｍ〜２０ｎｍのＡｕ層を積層して形成する。ｐ側ボンディング電極３７は、例えば、厚さ１００ｎｍのＮｉ層に、厚さ１０００ｎｍのＡｕ層を積層して形成する。なお、電極形成に、例えばレジスト膜等によるリフトオフを用いることができる。その後、例えば３５０℃の酸化性ガス雰囲気中で、電極合金化処理を行う。合金化処理時間は例えば３０秒〜１０分程度である。このようにして、第３実施例のＺｎＯ系半導体発光素子を作製した。

第４比較例では、第３比較例で作製したような高温成長アンドープＭｇＺｎＯ層を、ｎ型クラッド層に用いたダブルへテロ構造のＺｎＯ系半導体発光素子を作製した。

第５比較例では、第２比較例と同様に、Ｇａドープｎ型ＭｇＺｎＯ層をクラッド層に用いたダブルへテロ構造のＺｎＯ系半導体発光素子を作製した。

再び図５Ａを参照して、第４、第５比較例の発光素子の作製工程について説明する。第４、第５比較例とも、まず、第３実施例と同様にして、ＺｎＯ基板３０上に、ＺｎＯバッファ層３１を成長し、アニールを施した。

第４比較例では、次に、ＺｎＯバッファ層３１上に、成長温度９００℃で、厚さ５０ｎｍの、アンドープＭｇＺｎＯ層３２を成長した。アンドープＭｇＺｎＯ層３２の成長において、Ｚｎビームは、堆積速度０．２ｎｍ／ｓの条件で、Ｍｇビームは、堆積速度０．０２ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量１ｓｃｃｍ、ＲＦパワー２５０Ｗの条件で照射した。

第５比較例では、次に、ＺｎＯバッファ層３１上に、成長温度９００℃で、厚さ５０ｎｍのＧａドープｎ型ＭｇＺｎＯ層３２を成長した。Ｇａドープｎ型ＭｇＺｎＯ層３２の成長において、Ｚｎビームは、堆積速度０．２ｎｍ／ｓの条件で、Ｍｇビームは、堆積速度０．０２ｎｍ／ｓの条件で、Ｏラジカルビームは、Ｏ_２流量１ｓｃｃｍ、ＲＦパワー２５０Ｗの条件で、Ｇａビームは、Ｇａセル温度３８０℃の条件で照射した。

次に、第４比較例では（高温成長）アンドープｎ型ＭｇＺｎＯ層３２の上に、第５比較例ではＧａドープｎ型ＭｇＺｎＯ層３２の上に、第３実施例と同様にして、アンドープＺｎＯ活性層３３を成長し、アンドープＺｎＯ活性層３３上に、Ｎドープｐ型ＭｇＺｎＯ層３４を成長した。第４、第５比較例とも、さらに、第３実施例と同様にして、ｎ側電極３５、ｐ側透明電極３６、及びｐ側ボンディング電極３７を形成した。このようにして、第４、第５比較例のＺｎＯ系半導体発光素子を作製した。

図１２に、第４比較例、第５比較例、及び第３実施例の発光素子の、Ｎドープｐ型ＭｇＺｎＯ層の表面を観察したＡＦＭ像を示す。各発光素子につき、観察範囲５μｍ角及び１μｍ角のＡＦＭ像を示す。

第４比較例（高温成長アンドープ）の発光素子は、若干ピットが見られるものの、ステップアンドテラス構造が観察され、１μｍ角における表面粗さＲＭＳが０．３５ｎｍと、平坦な表面が得られている。

第５比較例（Ｇａドープ）の発光素子は、ピットが多く、１μｍ角における表面粗さＲＭＳが１．９５ｎｍと、平坦性が低い。第１比較例で説明したような、Ｇａドープｎ型ＭｇＺｎＯ層の結晶性及び表面平坦性の低さを引き継いだためと考えられる。

第３実施例の発光素子は、ピットが見られず、１μｍ角における表面粗さＲＭＳが０．１５ｎｍと、非常に平坦な表面が得られている。このように、ｎ型層形成に、アンドープＭｇＺｎＯ層の低温成長及びアニールを採用することにより、発光素子における表面モフォロジーの向上を図ることができる。

図１３Ａ〜図１３Ｃは、それぞれ、第４比較例、第５比較例、及び第３実施例の発光素子のＩ−Ｖ特性を示すグラフである。

第４比較例（高温成長アンドープ）の発光素子は、閾値電圧が約４．５Ｖと高く、２ｍＡ以上の電流の通電で素子が破壊されてしまった。第５比較例（Ｇａドープ）の発光素子は、閾値電圧が約１．７Ｖと低く、ショットキーライクな特性を示している。第３実施例の発光素子は、閾値電圧が約３Ｖであり、ＺｎＯのバンドギャップ（３．３Ｖ）から考えて、良好なＩ−Ｖ特性を示しているといえる。

図１４は、第４比較例、第５比較例、及び第３実施例の発光素子の室温におけるＥＬスペクトルである。

第５比較例（Ｇａドープ）の発光素子は、紫外発光を示さなかった。第４比較例（高温成長アンドープ）の発光素子は、波長３８０ｎｍ程度の紫外発光を示した。第３実施例の発光素子は、第４比較例よりも、波長３８０ｎｍ程度の紫外発光の強度が増加しており、発光効率向上が図られている。

以上第３実施例で説明したように、ＺｎＯ系半導体素子において、アンドープＺｎＯ系半導体層の低温成長及びアニールでｎ型層を形成することにより、素子の表面平坦性向上や、特性向上が図られる。Ｇａをドープしないことにより、Ｇａの拡散等による不具合が避けられる。

第３実施例の素子において、低温成長及びアニールによるアンドープｎ型ＺｎＯ系半導体層の上方に、活性層とｐ型ＺｎＯ系半導体層とが積層され、アンドープｎ型ＺｎＯ系半導体層、活性層、及びｐ型ＺｎＯ系半導体層の積層が、ｐｎ接合構造を形成している。

なお、上記実施例では、ＺｎＯ基板を用いたが、他の基板を用いることも可能である。例えば、サファイア基板（ｃ面、ａ面、ｒ面）や、ＧａＮ／サファイアテンプレート、ＭｇＺｎＯ基板、ＭｇＺｎＯ／ＺｎＯテンプレート等を用いることも可能である。

ＺｎＯ以外の基板を用いるとき、基板とエピ層の格子不整や熱膨張係数差に起因した結晶欠陥・転位の発生を抑制するために、バッファ層が必要不可欠となる。一方、ＺｎＯ基板を用いるときは、ホモエピタキシーとなるが、基板表面の加工歪層や研磨剤等の残渣等に起因する結晶欠陥・転位が発生するので、バッファ層を用いるのが望ましい。このように、バッファ層は、基板／エピ層界面における結晶欠陥・転位を低減する。なお、ＭｇＺｎＯエピ層下方のバッファ層としてＺｎＯを成長させる実施例を説明しているが、バッファ層をＭｇＺｎＯとすることもできる。

なお、上記実施例では、バッファ層に対しても、低温成長及びアニールが行われているが、バッファ層は、結晶欠陥・転位を低減するために基板・エピ層間に形成されるものであり、ｐｎ接合構造を形成するものではない。

次に、第３実施例の変形例について説明する。第３実施例では、活性層を単層のＺｎＯ層としたダブルへテロ構造の発光素子を作製したが、活性層は、ダブルへテロ構造に限らない。

図５Ｂに示すように、活性層３３は、例えば、ＭｇＺｎＯ障壁層３３ｂと、ＺｎＯ井戸層３３ｗとが交互に積層された多重量子井戸構造とすることもできる。なお、ＭｇＺｎＯ障壁層３３ｂのＭｇ組成は、ｎ型クラッド層となるアンドープｎ型ＭｇＺｎＯ層のＭｇ組成、及びｐ型クラッド層となるｐ型ＭｇＺｎＯ層のＭｇ組成よりも低く（バンドギャップが狭く）設定され、また上限を０．５に抑えることが好ましい。

次に、第４実施例について説明する。図１１を参照して説明したように、低温成長させる膜厚を異ならせることにより、同一のアニール時間及びアニール温度としても、アニール後のｎ型キャリア濃度を異ならせることができる。

従って、厚さの異なるアンドープＭｇＺｎＯ層を積層する（各層での低温成長及びアニール工程を繰り返す）ことにより、厚さ方向に、層ごとに段状にｎ型キャリア濃度が変わる傾斜を持った構造を作製することもできる。

なお、同一膜厚の各層のアニール時間またはアニール温度を変えて、ｎ型キャリア濃度の傾斜を作ることもできる。つまり、層ごとに、膜厚、アニール時間、及びアニール温度の少なくとも１つを調整して、各層を所望のｎ型キャリア濃度とすることができる。

第４実施例では、このような傾斜構造を、第３実施例（図５Ａ参照）のような発光素子の、アンドープｎ型ＭｇＺｎＯ層３２に応用する。

図１５は、第４実施例の発光素子の、アンドープｎ型ＭｇＺｎＯ層３２の積層構造を示す概略断面図及び厚さ方向のｎ型キャリア濃度を示すグラフである。第４実施例のアンドープｎ型ＭｇＺｎＯ層３２は、ｎ型キャリア濃度の異なるアンドープｎ型ＭｇＺｎＯ層３２ａ、３２ｂ・・・が積層されたものであり、ｎ型キャリア濃度は、上方に行くほど（活性層に近いほど）低くなるように設定されている。なお、活性層近傍のｎ型キャリア濃度は、活性層上方に形成されるｐ型ＺｎＯ系半導体層のｐ型キャリア濃度とほぼ等しく形成されることが望ましい。

ｎ型ＺｎＯ系半導体層を、活性層側ほどキャリア濃度が低くなるように形成することにより、ｎ型ＺｎＯ系半導体層全体のキャリア濃度が低くても、厚さ方向に電流を流れやすくする効果が期待される。

次に、第５実施例について説明する。第５実施例も、第４実施例と同様に、キャリア濃度を傾斜させたアンドープｎ型ＭｇＺｎＯ層を、発光素子に応用する。ただし、素子構造が、第３実施例のものと異なる。

第３実施例では、ｎ型導電性を示すＺｎＯ基板を用い、基板裏面にｎ側電極を形成することができた。第５実施例は、絶縁性基板（例えばサファイア基板）を用いるので、電極構造が変わる。

図１６は、第５実施例の発光素子構造を示す概略断面図である。ｃ面（あるいはａ面）サファイア基板４０上に、厚さ３ｎｍ以上のＭｇＯバッファ層４１を成長し、ＭｇＯバッファ層４１上に、ＺｎＯバッファ層４２を形成する。

サファイア基板上に直接ＺｎＯ層を成長させると、表面がＯ極性面のＺｎＯ層が成長する。ＭｇＯバッファ層を挿入することで、表面がＺｎ極性面のＺｎＯ層を成長させることができる。なお、このような技術については、特開２００５−１９７４１０号公報の「発明を実施するための最良の形態」の欄に説明されている。

次に、ＺｎＯバッファ層４２上に、アンドープｎ型ＭｇＺｎＯ層４３を成長する。アンドープｎ型ＭｇＺｎＯ層４３は、キャリア濃度の相対的に高い下側層４３ａと、キャリア濃度の相対的に低い上側層４３ｂの積層で形成される。なお、上方側（活性層側）ほどキャリア濃度が低くなるようにして、キャリア濃度が異なる３層以上の積層としてもよい。

次に、アンドープｎ型ＭｇＺｎＯ層４３上に、ＺｎＯ活性層４４及びｐ型ＭｇＺｎＯ層４５を形成する。なお、活性層４４は、第３実施例の変形例で説明したように、多重量子井戸構造としてもよい。

次に、適宜マスクを用いて、ｎ側電極形成領域を、ｐ型ＭｇＺｎＯ層４５の上面から、アンドープｎ型ＭｇＺｎＯ層４３の下側層４３ａが露出する深さまでエッチングし、露出した下側層４３ａ上に、ｎ側電極４６を形成する。そして、ｐ型ＭｇＺｎＯ層４５上に、ｐ側透明電極４７を形成し、ｐ側透明電極４７上に、ｐ側ボンディング電極４８を形成する。

このようにして、第５実施例の発光素子が作製される。第５実施例の素子構造では、絶縁性基板を用いるため、ｎ側、ｐ側電極を基板に対して同じ側に配置する。これにより、面内方向に電流が流れる。

このような構造のＺｎＯ系半導体発光素子を形成したとき、ｎ型層の比抵抗が大きいと、電流が、主にｎ側電極と活性層との最短距離部分を流れることとなり、電流広がりが不十分となる。ｎ側電極に近いメサ構造の端に電流が集中すると、メサ外周部しか発光しなくなる。

第５実施例では、ｎ側電極が接する下方側のｎ型層のキャリア濃度を高めたことにより、このような電流集中が抑制され、電流が面内方向に流れやすくなる効果が期待される。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１ 真空チャンバ
２ Ｚｎソースガン
３ Ｍｇソースガン
４ Ｇａソースガン
５ Ｏソースガン
６ Ｎソースガン
７ 基板ホルダ
８ 基板
９ 膜厚計
２０ 基板
２１ バッファ層
２２ ＭｇＺｎＯ層
３０ 基板
３１ バッファ層
３２ ｎ型ＭｇＺｎＯ層
３３ 活性層
３４ ｐ型ＭｇＺｎＯ層
３５ ｎ側電極
３６ ｐ側透明電極
３７ ｐ側ボンディング電極

Claims (7)

1. （ａ−１）基板上方に、第１のアンドープＺｎＯ系半導体層を、４００℃以下で成長する工程と、
   （ｂ−１）前記第１のアンドープＺｎＯ系半導体層を、８００℃以上でアニールして、ｎ型キャリア濃度が１×１０^１６ｃｍ^−３以上の第１のｎ型ＺｎＯ系半導体層とする工程と、
   （ｃ）前記第１のｎ型ＺｎＯ系半導体層上方に、ＺｎＯ系半導体活性層を成長する工程と、
   （ｄ）前記ＺｎＯ系半導体活性層上方に、ｐ型ＺｎＯ系半導体層を成長する工程と
   を有し、前記第１のｎ型ＺｎＯ系半導体層、前記ＺｎＯ系半導体活性層、及び前記ｐ型ＺｎＯ系半導体層の積層が、ｐｎ接合構造を形成し、
   前記工程（ａ−１）は、ＭＢＥで前記第１のアンドープＺｎＯ系半導体層を成長し、前記工程（ｂ−１）は、前記第１のアンドープＺｎＯ系半導体層を成長したＭＢＥの真空チャンバで、アニールを行うＺｎＯ系半導体素子の製造方法。
2. さらに、
   （ａ−２）前記第１のｎ型ＺｎＯ系半導体層の上に、第２のアンドープＺｎＯ系半導体層を、４００℃以下で成長する工程と、
   （ｂ−２）前記第２のアンドープＺｎＯ系半導体層を、８００℃以上でアニールして、ｎ型キャリア濃度が１×１０^１６ｃｍ^−３以上の第２のｎ型ＺｎＯ系半導体層とする工程と
   を有し、
   前記工程（ｃ）は、前記第２のｎ型ＺｎＯ系半導体層上方に、ＺｎＯ系半導体活性層を成長し、
   前記第１及び第２のｎ型ＺｎＯ系半導体層、前記ＺｎＯ系半導体活性層、及び前記ｐ型ＺｎＯ系半導体層の積層が、ｐｎ接合構造を形成し、
   前記工程（ａ−２）は、ＭＢＥで前記第２のアンドープＺｎＯ系半導体層を成長し、前記工程（ｂ−２）は、前記第２のアンドープＺｎＯ系半導体層を成長したＭＢＥの真空チャンバで、アニールを行う請求項１に記載のＺｎＯ系半導体素子の製造方法。
3. 前記工程（ａ−１）で成長させる第１のアンドープＺｎＯ系半導体層と、前記工程（ａ−２）で成長させる第２のアンドープＺｎＯ系半導体層とで、膜厚を異ならせること、前記工程（ｂ−１）と前記工程（ｂ−２）で、前記第１、第２のアンドープＺｎＯ系半導体層のアニール時間を異ならせること、及び、前記工程（ｂ−１）と前記工程（ｂ−２）で、前記第１、第２のアンドープＺｎＯ系半導体層のアニール温度を異ならせること、の少なくとも１つを行って、前記第１、第２のｎ型ＺｎＯ系半導体層のｎ型キャリア濃度を異ならせる請求項２に記載のＺｎＯ系半導体素子の製造方法。
4. 前記第１のｎ型ＺｎＯ系半導体層の方が、前記第２のｎ型ＺｎＯ系半導体層よりも、ｎ型キャリア濃度が高い請求項２または３に記載のＺｎＯ系半導体素子の製造方法。
5. 前記工程（ａ−１）で成長させる第１のアンドープＺｎＯ系半導体層の膜厚は、２００ｎｍ以下とする請求項１〜４のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
6. 前記工程（ａ−１）で成長させる第１のアンドープＺｎＯ系半導体層は、ＭｇＺｎＯ層である請求項１〜５のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。
7. さらに、（ｅ）前記基板上方に、ＺｎＯ系半導体バッファ層を成長する工程を有し、前記工程（ａ−１）は、前記ＺｎＯ系半導体バッファ層の上方に、前記第１のアンドープＺｎＯ系半導体層を成長する請求項１〜６のいずれか１項に記載のＺｎＯ系半導体素子の製造方法。