JP4882618B2 - ＧａＮ系半導体発光ダイオードの製造方法 - Google Patents

Description

本発明は、ＭＯＶＰＥ法（有機金属化合物気相成長法）によって単結晶基板上にＧａＮ系半導体からなる複数の単結晶層を成長させて積層する工程を有する、ＧａＮ系半導体発光ダイオードの製造方法に関する。

ＧａＮ系半導体は、化学式Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体で、窒化ガリウム系化合物半導体、３族窒化物系化合物半導体、窒化物半導体などとも称される。ＧａＮ系半導体は、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮなど、任意の組成のものを含む。また、上記化学式において、３族元素の一部をＢ（ホウ素）、Ｔｌ（タリウム）などで置換したもの、また、Ｎ（窒素）の一部をＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）などで置換したものも、ＧａＮ系半導体に含まれる。

ＧａＮ系半導体を用いて、ｎ型層とｐ型層とで活性層を挟んだｐｎ接合型の発光素子構造を構成してなる発光ダイオード（ＬＥＤ）が公知である。本明細書では、このようなＬＥＤをＧａＮ系半導体発光ダイオード、ＧａＮ系ＬＥＤなどと呼ぶ。図４は、ＧａＮ系ＬＥＤの典型的な構造を示す断面図である。図４に示すＧａＮ系ＬＥＤ１００において、１０１は、サファイア等からなる単結晶基板であり、その上には、ＧａＮ系半導体材料からなるバッファ層１０２を介して、ｎ型層１０３、活性層１０４、ｐ型層１０５が順に積層されている。ｎ型層１０３は、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）等のｎ型不純物を添加したＧａＮ、ＡｌＧａＮ等で形成される。活性層１０４は、ＩｎＧａＮ等のＩｎを含むＧａＮ系半導体結晶からなる量子井戸層を備えた、量子井戸構造とされる。ｐ型層１０５は、Ｍｇ（マグネシウム）、Ｚｎ（亜鉛）等のｐ型不純物を添加した、ＧａＮ、ＡｌＧａＮ等で形成される。１０６は負電極で、エッチングによって部分的に露出されたｎ型層１０３の表面に形成されている。ｐ型ＧａＮ系半導体層１０５上には、透光性を有する正電極１０７が形成されている。正電極１０７の上面の一部にはボンディングパッド（図示せず）が形成される。

図４に示すＧａＮ系ＬＥＤ１０１は、単結晶基板１０１上に、ＭＯＶＰＥ法を用いて、バッファ層１０２からｐ型層１０５までの各層を順次成長させることによって、製造される。このとき、従来の製造方法では、バッファ層１０２の形成後、１０００℃以上の成長温度（基板温度）でｎ型層１０３を成長させ、次に、基板温度を下げて、６５０℃〜８５０℃の成長温度でＩｎＧａＮ層を含む活性層１０４を成長させた後、再び基板温度を上げて、１０００℃以上の成長温度で、ｐ型層１０５を成長させていた。

特開２００３−２１８３９６号公報

ダイサー、スクライバーなどを用いてウェハから切り出されるＧａＮ系ＬＥＤチップは、通常、０．３ｍｍ〜０．４ｍｍ角というサイズに形成される。このようなサイズのＬＥＤチップに対して、使用時には２０ｍＡ〜４０ｍＡの順方向電流が流される。従来の製造方法により製造されたＧａＮ系ＬＥＤにおいては、完成したばかりのチップに順方向電流を連続して流すと、数時間のうちにｐｎ接合部の劣化が急速に進行し、逆方向電流（素子に逆方向電圧を印加したときに流れる電流）が、初期値（連続通電を行う前の値）から大きく増加するという問題があった。このような通電による急速劣化は、とりわけ、単結晶基板としてサファイア基板のような異種基板（ＧａＮ系半導体とは異なる材料からなる単結晶基板）を用いたＧａＮ系ＬＥＤにおいて、顕著であった。

本発明はかかる事情に鑑みなされたものであり、通電によって急速に劣化することのないＧａＮ系ＬＥＤを製造するための方法を提供することを目的とする。

本発明者等は、ＭＯＶＰＥ法を用いてＧａＮ系半導体層を成長させる際の条件、とりわけ、活性層と、活性層の上下に配置される単結晶層を成長させる際の条件が、得られるＧａＮ系ＬＥＤに通電したときに生じる劣化と関係していることを見出し、本発明の製造方法を完成させるに至った。

本発明の製造方法は、次の特徴を有する。
（１）ＭＯＶＰＥ法によって単結晶基板上にＧａＮ系半導体からなる複数の単結晶層を成長させて積層する工程を有し、該工程が下記（イ）〜（ニ）の工程を含む、ＧａＮ系半導体発光ダイオードの製造方法。
（イ）ｎ型ＧａＮ系半導体層を、表面にピットが形成されるように９００℃以下の温度で成長させる工程
（ロ）前記（イ）の工程で成長させたｎ型ＧａＮ系半導体層の上に、ＧａＮ系半導体からなる活性層を、表面にピットが形成されるように９００℃以下の温度で成長させる工程
（ハ）前記（ロ）の工程で成長させた活性層の上に、その表面にピットが形成されるように９００℃以下の温度で、ＧａＮ系半導体層を、アンドープで、または、その少なくとも一部にｐ型不純物を添加しながら、成長させる工程
（ニ）前記（ハ）の工程で成長させたＧａＮ系半導体層の表面に存在するピットを埋め込む工程
（２）前記（ニ）の工程では、３族原料を供給することなく、５族原料を供給しながらＧａＮ系半導体層の温度を上昇させて、その表面に存在するピットを埋め込む、前記（１）に記載の製造方法。
（３）前記（ニ）の工程では、３族原料および５族原料を供給しながらＧａＮ系半導体層の温度を上昇させて、その表面に存在するピットを埋め込む、前記（１）に記載の製造方法。
（４）前記（イ）の工程では、ｎ型ＧａＮ系半導体層を、表面にピットが形成されるように９００℃以下の温度で、５０ｎｍ以上の厚さ成長させる、前記（１）〜（３）のいずれかに記載の製造方法。
（５）前記（イ）の工程では、ｎ型ＧａＮ系半導体層をアンドープで成長させる、前記（１）〜（４）のいずれかに記載の製造方法。
（６）前記（イ）の工程では、ｎ型ＧａＮ系半導体層を、その少なくとも一部にｎ型不純物を添加しながら成長させる、前記（１）〜（４）のいずれかに記載の製造方法。
（７）前記（イ）の工程では、ｎ型ＧａＮ系半導体層の成長の途中で、ｎ型不純物の添加量を増加または減少させる、前記（６）のいずれかに記載の製造方法。
（８）前記（イ）の工程では、ｎ型ＧａＮ系半導体層の中に、ｎ型不純物の濃度が相対的に低い部分と、ｎ型不純物の濃度が相対的に高い部分とを、交互に形成する、前記（６）に記載の製造方法。
（９）前記活性層の発光波長が４２０ｎｍ以下であり、かつ、前記（イ）の工程で成長させるｎ型ＧａＮ系半導体層が、Ｉｎを含まないＧａＮ系半導体結晶からなるｎ型ＧａＮ系半導体層である、前記（１）〜（８）のいずれかに記載の製造方法。
（１０）前記（ハ）の工程で成長させるＧａＮ系半導体層がＩｎ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）層を含む、前記（１）〜（９）のいずれかに記載の製造方法。
（１１）前記活性層の発光波長が４２０ｎｍ以下であり、かつ、前記（ハ）の工程で成長させるＧａＮ系半導体層が、ＧａＮ層とＡｌＧａＮ層とを交互に積層した構造を有する、前記（１０）に記載の製造方法。

本発明の製造方法によれば、通電により急速に劣化することのない、信頼性の高いＧａＮ系ＬＥＤを得ることができる。

以下に、本発明の具体的な実施形態を、実施例を用いて説明する。なお、ＭＯＶＰＥ法によるＧａＮ系半導体結晶の成長技術は既によく知られており、使用する装置（成長炉、制御系、配管系）、原材料、キャリアガス、基本的な成長条件などの詳細については、公知の技術を適宜参照することができる。

（実施例）
実施例として、図１に示すＧａＮ系ＬＥＤ１０を作製し、逆方向電流の評価を行った。
まず、Ｃ面を主面とする直径２インチのサファイア基板１１を準備し、これをＭＯＶＰＥ装置の成長炉内に設けられたサセプタに装着した。そして、水素ガスを成長炉内に供給しながら、このサファイア基板を１１００℃以上に加熱して、基板表面の有機汚染を除去した。それから、基板温度を５００℃に下げ、原料としてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）およびアンモニアを供給して、ＡｌＧａＮからなる低温バッファ層１２ａを、約２０ｎｍ成長させた。低温バッファ層１２ａの成長後、基板温度を１０００℃に上げ、ＴＭＧ、アンモニアを供給して、高温バッファ層であるアンドープＧａＮ層１２ｂを約２μｍ成長させた。なお、アンドープで成長させたＧａＮ系半導体は、弱いｎ型となることが知られている。アンドープＧａＮ層１２ｂの成長後、成長温度を保ったまま、ＴＭＧ、アンモニアに加えて更にシラン（ＳｉＨ_４）を供給し、Ｓｉ濃度約５×１０^１８ｃｍ^−３のｎ型ＧａＮコンタクト層１３ａを約３μｍ成長させた。このようにして、ｎ型ＧａＮコンタクト層１３ａの成長までを完了させたウェハの断面図を、図２（ａ）に示す。

ｎ型ＧａＮコンタクト層１３ａの成長後、有機金属原料およびシランの供給を停止し、アンモニアを成長炉内に流しながら、基板温度を７５０℃に下げた。基板温度が安定したら、再び、ＴＭＧ、アンモニアを供給して、アンドープの低温単結晶ＧａＮ層１３ｂを２００ｎｍ成長させた。７５０℃という、一般的に用いられている単結晶ＧａＮ層の成長温度よりも低い温度で成長させたことにより、この低温単結晶ＧａＮ層１３ｂの表面には、開口部の形状が略正六角形で、その対角線方向の幅が０．１μｍ〜０．２μｍ程度のピットが形成された。このピットは、原子間力顕微鏡（ＡＦＭ）などを用いて観察することができた。図２（ｂ）に、低温単結晶ＧａＮ層１３ｂの成長完了後のウェハの断面を模式的に示す。

低温単結晶ＧａＮ層１３ｂの成長後、基板温度を７５０℃に保持したまま、原料としてＴＭＧ、トリメチルインジウム（ＴＭＩ）、シラン、アンモニアを用いて、膜厚１０ｎｍのＳｉドープＧａＮ障壁層と、膜厚３ｎｍのアンドープＩｎＧａＮ井戸層（発光波長４００ｎｍ）とを交互に積層した、多重量子井戸構造の活性層１４を形成した。このときのキャリアガスの主成分は窒素ガスとした。なお、本発明の製造方法では、活性層１４の最下層および最上層のそれぞれを、井戸層と障壁層のいずれとしてもよいが、本実施例では活性層１４を６層の井戸層と７層の障壁層とから構成し、その最上層および最下層をいずれも障壁層とした。成長時の基板温度を７５０℃としたことにより、活性層１４の表面には開口部形状が略正六角形のピットが形成された。図２（ｃ）は、活性層１４の成長完了後のウェハの断面図である。活性層１４の表面におけるピットの密度が、低温単結晶ＧａＮ層１３ｂの表面に観察されたピットの密度と略同じであったことと、活性層１４の表面のピットの開口部の幅とから、活性層１４の表面のピットの殆どは、図２（ｃ）に模式的に示すように、低温単結晶ＧａＮ層１３ｂの表面に形成されたピットが埋め込まれないで、活性層１４に引き継がれたものであると考えられる。

活性層１４の成長後、基板温度を７５０℃に保持したまま、ＴＭＧ、ＴＭＡ、ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）およびアンモニアを原料として供給し、Ｍｇ濃度約８×１０^１９ｃｍ^−３のｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａを５０ｎｍ成長させた。この層を成長させる際には、ＴＭＧとＣｐ_２Ｍｇとアンモニアとを連続的に供給しながら、ＴＭＡを断続的に供給して、膜厚がそれぞれ５ｎｍであるＡｌ_０．１Ｇａ_０．９Ｎ層およびＧａＮ層を交互に成長させた。成長時の基板温度を７５０℃という低い温度としたことにより、ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａの表面には開口部形状が略六角形のピットが形成された。図３（ｄ）は、ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａの成長完了後のウェハの断面図である。ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａの表面におけるピットの密度が、低温単結晶ＧａＮ層１３ｂおよび活性層１４の表面で観察されたピットの密度と略同じであったことと、ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａの表面のピットの開口部の幅とから、ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａの表面のピットの殆どは、図３（ｄ）に模式的に示すように、低温単結晶ＧａＮ層１３ｂの表面に形成されたピットが埋め込まれないで、活性層１４を通して、ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａに引き継がれたものであると考えられる。

ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａの成長後、有機金属原料の供給を停止し、アンモニアおよび水素を供給しながら、基板温度を１０２５℃に上げた。このときの昇温速度を１１０℃／分とし、約２．５分かけて昇温を行うことにより、ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａの表面のピットが埋め込まれ、その表面は平坦性の高い状態となった。３族原料を外部から供給しないにもかかわらず、ピットが埋め込まれたのは、昇温によりマストランスポート現象が生じたためと考えられる。図３（ｅ）は、昇温後のウェハの断面を模式的に示したものである。この図では、ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａを構成している物質のみが移動したかのように描いているが、昇温時には低温単結晶ＧａＮ層１３ｂや活性層１４を構成している物質の移動も生じた可能性がある。

基板温度を１０２５℃に上げた後、ＴＭＧ、Ｃｐ_２Ｍｇおよびアンモニアを原料として供給し、Ｍｇ濃度約１×１０^２０ｃｍ^−３のｐ型ＧａＮコンタクト層１５ｂを２００ｎｍ成長させた。図３（ｆ）は、ｐ型ＧａＮコンタクト層１５ｂの成長完了後のウェハの断面図である。

ｐ型ＧａＮコンタクト層１５ｂの成長後、成長炉内にアンモニアを流しながら基板温度を室温まで降下させ、ウェハをＭＯＶＰＥ装置から取り出した。そして、ｐ型層に不純物として添加したＭｇを活性化させるために、公知のアニーリング処理を行った。その後、反応性イオンエッチング法を用いて、ｐ型ＧａＮコンタクト層１５ｂ、ｐ型ＡｌＧａＮ／ＧａＮクラッド層１５ａ、活性層１４、低温単結晶ＧａＮ層１３ｂの一部を除去して、ｎ型ＧａＮコンタクト層１３ａを露出させ、その表面に、負電極１６を形成した。負電極１６は、スパッタリング法を用いてＴｉＷ合金層とＡｕ層をこの順に形成して積層した積層膜とした。また、ｐ型ＧａＮコンタクト層１５ｂ上に、電子ビーム蒸着法を用いてＩＴＯ（インジウム錫酸化物）からなる正電極１７を形成した。正電極１７上の一部には、スパッタリング法を用いてＴｉＷ合金層とＡｕ層をこの順に形成して積層した積層膜からなるボンディングパッド（図示せず）を形成した。その後、スクライバーを用いた公知の方法により、ウェハから個々の素子を切り出してＬＥＤチップとした。チップのサイズは０．３５ｍｍ角とした。

上記のようにして得たＬＥＤチップをステム上に実装し、逆方向に５Ｖの電圧を印加して、通電前の初期状態における逆方向電流を測定したところ、０．０５μＡ未満であった。次に、このＬＥＤチップに、順方向に１００ｍＡの電流を５０時間連続して流した後、再び、逆方向に５Ｖの電圧を印加して逆方向電流を測定したところ、０．５μＡ未満であった。

（比較例）
ｎ型ＧａＮコンタクト層の成長後、低温単結晶ＧａＮ層を成長させないで、基板温度７５０℃で活性層を成長させるとともに、活性層の成長終了後、基板温度を７５０℃から１０２５℃に上げてからｐ型ＡｌＧａＮ／ＧａＮクラッド層を成長させたことを除いて、上記実施例と同様にして、ＧａＮ系ＬＥＤチップを作製した。このＬＥＤチップの通電前の初期状態における逆方向電流の値は実施例のＬＥＤチップと同程度であったが、通電を行うと急速に劣化が生じ、順方向に１００ｍＡの電流を５時間（上記実施例の１０分の１の通電時間）連続して流した後、逆方向に５Ｖの電圧を印加して逆方向電流を測定したところ、１μＡを大きく超えていた。

（その他の実施形態）
本発明は上記の実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で種々の変形が可能である。

上記実施例では単結晶基板としてＣ面サファイア基板を用いているが、限定されるものではなく、本発明の製造方法には、窒化物半導体のエピタキシャル成長に適用可能な公知の単結晶基板を任意に使用することができる。本発明の効果が顕著に現れるのは、サファイア基板（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ基板（６Ｈ、４Ｈ、３Ｃ）、Ｓｉ基板、ＧａＡｓ基板、ＧａＰ基板、スピネル基板、ＺｎＯ基板、ＮＧＯ（ＮｄＧａＯ_３）基板、ＬＧＯ（ＬｉＧａＯ_２）基板、ＬＡＯ（ＬａＡｌＯ_３）基板、ＺｒＢ_２基板、ＴｉＢ_２基板などの異種基板を用いた場合であるが、ＧａＮ基板、ＡｌＧａＮ基板、ＡｌＮ基板などのＧａＮ系半導体基板の使用が妨げられるものではない。ＧａＮ系半導体結晶のラテラル成長を発生させるために、単結晶基板の結晶成長面にはＳｉＯ_２などからなるマスクパターンを形成してもよいし、また、単結晶基板の結晶成長面を凹凸状に加工してもよい。なお、ＧａＮ系半導体層の成長に用いる単結晶基板を、最終製品であるＧａＮ系ＬＥＤの構造中に残すことは必須ではなく、ＧａＮ系半導体層の成長に用いた後、この基板をＬＥＤ構造から除去することもできる。

単結晶基板と、発光素子構造を構成するコンタクト層、活性層などのＧａＮ系半導体層との間には、上記実施例のように、格子不整を緩和するためのバッファ層を介在させることが好ましい。上記実施例では、ＧａＮ系半導体材料からなる低温バッファ層と高温バッファ層とを併用しているが、限定されるものではなく、従来公知の種々のバッファ層を任意に用いることができる。

本発明の製造方法における主要な特徴のひとつは、表面にピットが形成されるように９００℃以下の温度で成長した、ｎ型のＧａＮ系半導体からなる単結晶層を、活性層を成長させる際の下地層とすることである。この下地層（以下、「低温下地層」ともいう。）は、上記実施例のように、良好な品質の結晶を作製し易いＧａＮで形成することが最も好ましいが、限定されるものではなく、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮなどで形成してもよい。また、組成の異なるＧａＮ系半導体結晶を積層した構造としてもよい。低温下地層は活性層に隣接することから、バンドギャップの小さい結晶で形成すると、活性層で発生する光を強く吸収し、それによってＬＥＤの発光効率が低下する恐れがある。従って、特に、活性層で発生させる光の波長が紫色より短波長（４２０ｎｍ以下）である場合には、低温下地層をＩｎを含まないＧａＮ系半導体結晶で形成することが好ましい。

低温下地層は、表面にピットが形成されるように、９００℃以下の温度で成長させる。低温下地層の特に好ましい成長温度は、６５０℃〜８５０℃である。

低温下地層の膜厚は、好ましくは５０ｎｍ以上であり、より好ましく１００ｎｍ以上であり、特に好ましくは２００ｎｍ以上である。低温下地層の膜厚が５０ｎｍより小さいと、通電によるＬＥＤの急速劣化を防止する効果が小さくなる。低温下地層の膜厚に特に上限はなく、例えば、ｎ型コンタクト層（通常、１μｍ〜５μｍの厚さに形成する）に、低温下地層を兼用させることもできる。ｎ型コンタクト層とは別個に低温下地層を形成する場合には、低温下地層の膜厚を大きくし過ぎると、成長に要する時間が長くなることから、低温下地層の好ましい膜厚は１μｍ以下であり、より好ましい膜厚は０．５μｍ以下である。

低温下地層への、Ｓｉ、Ｇｅなどのｎ型不純物の添加は任意に行うことができる。低温下地層の全体にｎ型不純物を添加する場合、添加量が多くなる程、通電による素子の急速劣化を防止する効果が小さくなる傾向があるので、低温下地層のｎ型不純物濃度は、１×１０^１８ｃｍ^−３以下とすることが好ましく、５×１０^１７ｃｍ^−３以下とすることがより好ましい。一方で、低温下地層を設けると、素子の静電破壊への耐性が低くなる傾向が生じるが、ｎ型不純物を添加して低温下地層の抵抗を低くすると、恐らくは、素子内部の電界が均一化されることによって、この問題が改善される。通電による素子の急速劣化を防止する効果が低くなり過ぎず、かつ、素子の静電破壊への耐性も低くなり過ぎない実施形態として、低温下地層中に、ｎ型不純物濃度が相対的に低い部分（アンドープで成長される部分であってもよい）と、ｎ型不純物濃度が相対的に高い部分とを設ける実施形態が挙げられる。そのためには、低温下地層を、ｎ型不純物の添加量を変化させながら成長させればよい。具体的には、低温下地層の成長途中で、ｎ型不純物の添加量を増加（または減少）させて、低温下地層をｎ型不純物の濃度の異なるふたつの層を含む積層構造とする実施形態が挙げられる。あるいは、低温下地層中に、ｎ型不純物の濃度が相対的に高い層と相対的に低い層とを交互に形成する実施形態が挙げられる。この実施形態において、ｎ型不純物濃度を相対的に高くする部分には、ｎ型不純物を５×１０^１７ｃｍ^−３以上の濃度、特に、１×１０^１８ｃｍ^−３以上の濃度に添加することが好ましく、他方、ｎ型不純物濃度を相対的に低くする部分は、ｎ型不純物濃度を５×１０^１７ｃｍ^−３以下、特に、１×１０^１７ｃｍ^−３以下とすることが好ましい。

上記実施例では、低温下地層をｎ型コンタクト層の直上に形成したが、必須ではなく、ｎ型コンタクト層の全部または一部に低温下地層を兼用させてもよいし、ｎ型コンタクト層の上に、キャリア閉じ込め機能を有するクラッド層を介して、低温下地層を形成してもよい。また、低温下地層に、キャリア閉じ込め機能を有するクラッド層を兼用させても構わない。

本発明の製造方法において、活性層の構造に特に限定はないが、好ましくは量子井戸構造とし、特に好ましくは、上記実施例のように、多重量子井戸構造とする。その場合、発光再結合が起こり易くするために、井戸層はＩｎを含むＧａＮ系半導体で形成することが好ましい。本発明の製造方法では、活性層を、その表面にピットが形成されるように、９００℃以下の温度で成長させる。活性層の好ましい成長温度は、６５０℃〜８５０℃である。なお、必須ではないが、上記実施例のように、活性層の成長温度を低温下地層と同じとすれば、基板温度の調節に要する時間を削減できるという利点が得られる。

本発明の製造方法では、活性層の直上に、ＧａＮ系半導体からなる単結晶層を、表面にピットが形成されるように、９００℃以下の温度で成長させる。この単結晶層（以下「低温上部層」ともいう。）は、上記実施例のように、ｐ型不純物を添加して成長させてもよいし、アンドープで成長させてもよく、また、部分的にｐ型不純物を添加して成長させてもよい。低温上部層の好ましい成長温度は、６５０℃〜８５０℃である。必須ではないが、上記実施例のように、低温上部層の成長温度を活性層と同じとすれば、温度調節に要する時間を削減できるという利点が得られる。

低温上部層の表面のピットを埋め込むには、基板温度を好ましくは９５０℃以上、特に好ましくは１０００℃以上の温度に昇温させる。その際、マストランスポート現象を発生させるには、低温上部層をＧａＮまたはＩｎＧａＮを用いて構成することが好ましい。低温上部層に十分なキャリア閉じ込め機能を付与しつつ、マストランスポート現象を発生させるには、低温上部層を、ＧａＮ層またはＩｎＧａＮ層と、ＡｌＧａＮ層とを交互に積層した構造とすることが好ましい。低温上部層の表面のピットの埋め込みを、マストランスポート現象を利用して行うことは必須ではなく、３族原料と５族原料を供給して新たなＧａＮ系半導体結晶を成長させることにより行ってもよい。低温上部層と比べて高い成長温度を用いることにより、新たに成長するＧａＮ系半導体結晶は、低温上部層の表面のピットを埋め込んで成長する。特に、低温上部層をＡｌＧａＮのみで構成した場合には、マストランスポート現象が発生し難いので、その表面のピットを埋め込む工程では、３族原料および５族原料の供給を行うことが望ましい。低温上部層は活性層に隣接することから、バンドギャップの小さい結晶で形成すると、活性層で発生する光を強く吸収し、それによってＬＥＤの発光効率が低下する恐れがある。従って、特に、活性層で発生させる光の波長が紫色より短波長（４２０ｎｍ以下）である場合には、低温上部層をＩｎを含まないＧａＮ系半導体結晶で形成することが好ましい。

低温上部層の膜厚は、例えば、５ｎｍ〜５００ｎｍとすることができる。上記実施例では、低温上部層がキャリア閉じ込め機能を有するｐ型クラッド層を兼用しているが、必須ではなく、例えば、低温上部層を形成し、昇温によってその表面のピットを埋め込んだ後、その上に、キャリア閉じ込め機能を有するクラッド層を形成してもよい。あるいは、低温上部層が、ｐ型クラッド層の機能を有する層と、ｐ型コンタクト層の機能を有する層とを含むように、構成することもできる。

低温上部層の成長後、基板温度を上昇させて、その表面のピットを埋め込む際の、昇温の仕方は任意であり、上記実施例のように一定の速度で昇温させてもよいし、昇温速度を途中で変化させてもよい。あるいは、ピットが埋め込まれるまで、一定温度で一定時間保持するようにしてもよいし、ピットが埋め込まれた後に、一定温度で一定時間保持するようにすることもできる。ピットを埋め込む工程では、低温上部層が分解して消失することのないよう、５族原料を供給し続けることが好ましい。マストランスポート現象を促進して、低温上部層の表面の平坦化が短時間で生じるようにするには、水素ガスを供給することも好ましい。

上記実施例では、ｐ型ＡｌＧａＮ／ＧａＮクラッド層の表面のピットを埋めるために基板温度を１０２５℃に上げた後、その基板温度のままでｐ型ＧａＮコンタクト層を成長させているが、必須ではなく、ｐ型ＧａＮコンタクト層の成長は、基板温度を更に上げて行ってもよいし、あるいは、基板温度を再び下げてから行ってもよい。また、ｐ型ＧａＮコンタクト層の成長途中で基板温度を変化させてもよい。一例として、ｐ型ＧａＮコンタクト層の成長途中で、基板温度を８００℃以下まで下げることによって、ｐ型ＧａＮコンタクト層の表面をテクスチャ化することができる。そのようにすると、ｐ型ＧａＮコンタクト層と正電極との接触面積を大きくできるため、ＬＥＤの順方向電圧を下げるうえで有利である他、正電極を透光性として、活性層で生じる光を該透光性の正電極の表面から素子外部に取出す構成としたときには、光取り出し効率が高くなるという利点も得られる。

本発明の製造方法により製造されるＧａＮ系ＬＥＤにおいて、通電による急速劣化が抑制されるメカニズムの詳細は明らかではないが、従来のＧａＮ系ＬＥＤ、とりわけ、異種基板上にＧａＮ系半導体層を成長させたＧａＮ系ＬＥＤにおいては、発光部を構成するＧａＮ系半導体が強い歪みを受けており、通電により発光部で発熱が生じると、熱と歪みの作用によって欠陥の数が急激に増加し、これが逆方向電流の増加を引き起こしていた可能性がある。これに対して、本発明の製造方法により得られるＧａＮ系ＬＥＤは、製造されたままの状態で発光部の歪みが緩和されたものとなっており、そのために、通電による劣化が生じ難い可能性が考えられる。

本発明の製造方法により製造されるＧａＮ系半導体発光ダイオードの構造の一例を示す断面図である。 本発明の製造方法を説明するための図である。 本発明の製造方法を説明するための図である。 ＧａＮ系半導体発光ダイオードの典型的な構造を示す断面図である。

符号の説明

１１ サファイア基板
１２ バッファ層
１３ ｎ型層
１３ｂ ｎ型ＧａＮコンタクト層
１４ｂ 低温単結晶ＧａＮ層（低温下地層）
１４ 活性層
１５ ｐ型層
１５ａ ｐ型ＡｌＧａＮ／ＧａＮコンタクト層（低温上部層）
１５ｂ ｐ型ＧａＮコンタクト層
１６ 負電極
１７ 正電極

Claims (9)

1. ＭＯＶＰＥ法によって単結晶基板上にＧａＮ系半導体からなる複数の単結晶層を成長させて積層する工程を有し、該工程が下記（イ）〜（ニ）の工程を含む、ＧａＮ系半導体発光ダイオードの製造方法。
   （イ）ｎ型ＧａＮ系半導体層を、表面にピットが形成されるように９００℃以下の温度で成長させる工程
   （ロ）前記（イ）の工程で成長させたｎ型ＧａＮ系半導体層の上に、ＧａＮ系半導体からなる活性層を、表面にピットが形成されるように９００℃以下の温度で成長させる工程
   （ハ）前記（ロ）の工程で成長させた活性層の上に、その表面にピットが形成されるように９００℃以下の温度で、ＧａＮ系半導体層を、アンドープで、または、その少なくとも一部にｐ型不純物を添加しながら、成長させる工程
   （ニ）前記（ハ）の工程で成長させたＧａＮ系半導体層の表面に存在するピットを、３族原料を供給することなく、５族原料を供給しながらＧａＮ系半導体層の温度を上昇させて埋め込む工程
2. 前記積層する工程が、更に下記（ホ）の工程を含む、請求項１に記載の製造方法。
   （ホ）前記（ニ）の工程で表面のピットが埋め込まれたＧａＮ系半導体層の上に、ＧａＮ系半導体からなるｐ型コンタクト層を、成長温度を最初または途中から低くすることによって、表面がテクスチャ化されるように成長させる工程
3. 前記積層する工程の後に、前記ｐ型コンタクト層の表面に透光性の正電極を形成する工程を有する、請求項１または２に記載の製造方法。
4. 前記（イ）の工程では、ｎ型ＧａＮ系半導体層を、表面にピットが形成されるように９００℃以下の温度で、５０ｎｍ以上の厚さ成長させる、請求項１〜３のいずれか１項に記載の製造方法。
5. 前記（イ）の工程では、ｎ型ＧａＮ系半導体層をアンドープで成長させる、請求項１〜４のいずれか１項に記載の製造方法。
6. 前記（イ）の工程では、ｎ型ＧａＮ系半導体層を、その少なくとも一部にｎ型不純物を添加しながら成長させる、請求項１〜４のいずれか１項に記載の製造方法。
7. 前記（イ）の工程では、ｎ型ＧａＮ系半導体層の成長の途中で、ｎ型不純物の添加量を増加または減少させる、請求項６に記載の製造方法。
8. 前記（イ）の工程では、ｎ型ＧａＮ系半導体層の中に、ｎ型不純物の濃度が相対的に低い部分と、ｎ型不純物の濃度が相対的に高い部分とを、交互に形成する、請求項６に記載の製造方法。
9. 前記活性層の発光波長が４２０ｎｍ以下であり、かつ、前記（イ）の工程で成長させるｎ型ＧａＮ系半導体層が、Ｉｎを含まないＧａＮ系半導体結晶からなるｎ型ＧａＮ系半導体層である、請求項１〜８のいずれか１項に記載の製造方法。

Images