JP5018037B2 - ＧａＮ系発光ダイオードの製造方法 - Google Patents

Description

本発明は、３族窒化物系化合物半導体からなる層を積層してなるＧａＮ系発光ダイオードの製造方法に関する。

化学式Ａｌ_ａＩｎ_ｂＧａ_{１−ａ−ｂ}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で決定される組成を有する、３族窒化物系化合物半導体（以下「ＧａＮ系半導体」ともいう。）が知られている。ＧａＮ系半導体は、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＮなど、任意の組成のものを含み、また、上記化学式において、３族元素の一部をＢ（ホウ素）、Ｔｌ（タリウム）などで置換したもの、また、Ｎ（窒素）の一部をＰ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）などで置換したものも、ＧａＮ系半導体に含まれる。

ＧａＮ系発光ダイオード（以下、「ＧａＮ系ＬＥＤ」ともいう。）は、基板の上に、ｎ型ＧａＮ系半導体層（以下、「ｎ型層」ともいう。）、ＧａＮ系半導体からなる活性層、ｐ型ＧａＮ系半導体層（以下、「ｐ型層」ともいう。）を順次成長させて、ｐｎ接合型の発光素子構造を形成することにより製造することができる。活性層を、井戸層と障壁層とからなる量子井戸構造としたＧａＮ系ＬＥＤは、高い発光効率を示す（特許文献１）。
特開２００３−２１８３９６号公報

従来のＧａＮ系ＬＥＤには、順方向に連続的に通電を行うと、通電初期において劣化が進行し、逆方向電流の著しい増加が起こるという問題がある。この問題は、とりわけ、サファイア基板の上に、上記発光素子構造を結晶成長により形成して製造されるＧａＮ系ＬＥＤにおいて、顕著である。

本発明は、通電に伴い逆方向電流が著しく増加する問題が改善されたＧａＮ系ＬＥＤを製造するための方法を提供することを主な目的とする。

本発明の製造方法は、次の特徴を有する。
（１）少なくともひとつの井戸層を含む活性層を備えたＧａＮ系発光ダイオードの製造方法であって、（ａ）基板の上にｎ型ＧａＮ系半導体層を成長させる工程と、（ｂ）前記ｎ型ＧａＮ系半導体層の上に、ＧａＮ系半導体からなる中間層を、その上面に六角形状の開口部を有するピット径０．０５μｍ以上のピットが形成されるように、低くした基板温度にて成長させる工程と、（ｃ）前記中間層の上に、活性層のうち、少なくとも、該中間層から最も離れた位置に形成する井戸層までの部分を、該中間層の上面のピットを埋め込まないように成長させる工程と、（ｄ）（ｃ）の工程の後、前記中間層から前記活性層にわたり形成されたピットを埋め込む工程と、（ｅ）（ｄ）の工程の後、前記活性層の上にｐ型ＧａＮ系半導体層を成長させる工程と、を有し、前記（ｄ）の工程では、前記ピットを埋め込むために基板温度を上昇させることを特徴とする、ＧａＮ系発光ダイオードの製造方法。
（２）前記中間層を０．１μｍ以上の厚さに成長させる、前記（１）に記載の製造方法。
（３）ＧａＮ系半導体層の成長に用いる方法がＭＯＶＰＥ法であり、前記中間層を成長させるときの基板温度を６５０℃〜８５０℃とする、前記（１）または（２）に記載の製造方法。
（４）前記中間層をＧａＮまたはＡｌＧａＮで形成する、前記（１）〜（３）のいずれかに記載の製造方法。
（５）前記中間層をアンドープで成長させる、前記（１）〜（４）のいずれかに記載の製造方法。
（６）前記中間層の少なくとも一部にｎ型不純物を添加する、前記（１）〜（４）のいずれかに記載の製造方法。
（７）前記（ａ）の工程で成長させるｎ型ＧａＮ系半導体層と、前記（ｄ）の工程で成長させるｐ型ＧａＮ系半導体層と、の間に形成するＧａＮ系半導体層に、意図的なｐ型不純物のドーピングを行わない、前記（１）〜（６）のいずれかに記載の製造方法。
（８）前記（ｂ）の工程と前記（ｃ）の工程との間で基板温度を変化させない、前記（１）〜（７）のいずれかに記載の製造方法。
（９）前記活性層が、最上層を障壁層とする活性層であり、前記（ｃ）の工程では、活性層を、その最上層まで、前記中間層の上面のピットを埋め込まないように成長させる、前記（１）〜（８）のいずれかに記載の製造方法。
（１０）前記活性層が、最上層を障壁層とする活性層であり、前記（ｄ）の工程では、活性層の最上層である障壁層を成長させながら、前記中間層から該活性層にわたり形成されたピットを埋め込む、前記（１）〜（８）のいずれかに記載の製造方法。
（１１）前記活性層と前記ｐ型ＧａＮ系半導体層との間にキャップ層を形成する、（１）〜（１０）のいずれかに記載の製造方法。
（１２）前記（ｅ）の工程では、ｐ型ＧａＮ系半導体層を１０００℃未満の基板温度で成長させる、前記（１）〜（１１）のいずれかに記載の製造方法。
（１３）前記（ｅ）の工程では、ｐ型ＧａＮ系半導体層を、その上面にピットが形成されるように、低くした基板温度にて成長させるとともに、更に、その後に、該ｐ型ＧａＮ系半導体層の上面のピットを埋め込むために基板温度を上昇させる工程を有する、前記（１）〜（１２）のいずれかに記載の製造方法。
（１４）前記（ｄ）の工程において、前記（ｅ）の工程でｐ型ＧａＮ系半導体層を成長させるときの基板温度よりも高い温度まで、基板温度を上昇させる、前記（１２）または（１３）のいずれかに記載の製造方法。

本発明の製造方法によれば、連続通電に伴い逆方向電流が著しく増加する問題が改善された、信頼性の高いＧａＮ系ＬＥＤが得られる。

図２は、本発明の製造方法により製造されるＧａＮ系ＬＥＤの構造例を示す断面図である。１はサファイア基板で、その上には、ＡｌＧａＮからなるバッファ層２を介して、Ｓｉ（ケイ素）ドープＧａＮからなる膜厚約４μｍのｎ型コンタクト層３が形成されている。ｎ型コンタクト層３の上には、アンドープＧａＮからなる膜厚０．２μｍの中間層４が形成されている。この中間層４は、上面にピットが形成されるように成長される。中間層４の上には、７層の障壁層と、６層の井戸層とを、最下層および最上層が障壁層となるように交互に積層した、量子井戸構造の活性層５が形成されている。障壁層は膜厚１０ｎｍのＳｉドープＧａＮ層、井戸層は膜厚５ｎｍのアンドープＩｎＧａＮ（発光波長４００ｎｍ）層である。活性層５の上には、ｐ型層６として、Ｍｇ（マグネシウム）ドープＡｌＧａＮからなる膜厚０．０３μｍのｐ型クラッド層６ａと、ＭｇドープＧａＮからなる膜厚０．１５μｍのｐ型コンタクト層６ｂが、順に積層されている。部分的に露出されたｎ型コンタクト層３の表面には、ｎ型コンタクト層３と接する側をチタン（Ｔｉ）として、Ｔｉとアルミニウム（Ａｌ）を積層し、熱処理してなるｎ側電極Ｐ１が形成されている。ｐ型コンタクト層６ｂの上面には、ｐ型コンタクト層６ｂと接する側をＮｉ（ニッケル）として、Ｎｉと金（Ａｕ）を積層し、熱処理してなるｐ側電極Ｐ２が、ほぼ全面に形成されている。

サファイア基板１上に、ＧａＮ系半導体層を成長させる方法としては、有機金属化合物気相成長法（ＭＯＶＰＥ法）を好適に用いることができる。ＭＯＶＰＥ法によれば、高品質のＧａＮ系半導体結晶を、実用上十分な成長速度で成長させることができる。ＭＯＶＰＥ法を用いたＧａＮ系半導体結晶の成長技術は公知であり、装置（成長炉、制御系、配管系）、原材料、キャリアガス、基本的な成長条件などについては、従来技術を適宜参照することができる。

（実施例）次のようにして、図２に示すＧａＮ系ＬＥＤを作製した。
まず、Ｃ面を主面とするサファイア基板１を準備し、これをＭＯＶＰＥ装置の成長炉内に設けられたサセプタに装着した。そして、水素ガスを成長炉内に供給しながら、基板を１１００℃以上に加熱して、基板表面の有機汚染を除去した。それから、基板温度を５００℃に下げ、原料としてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）およびアンモニアを供給して、バッファ層２を成長させた。バッファ層２の成長後、基板温度を１０００℃に上げ、ＴＭＧ、アンモニア、シランを供給して、ｎ型コンタクト層３を成長させた。シランガスの供給量は、ｎ型コンタクト層３におけるＳｉ濃度が３×１０^１８ｃｍ^−３となるように調節した。

ｎ型コンタクト層３の成長が完了したら、有機金属原料およびシランの供給を停止し、基板温度を７５０℃に下げた。そして、ＴＭＧ、アンモニアを供給して中間層４を成長させた。この中間層４の表面には、多数のピットが形成されていた。原子間力顕微鏡（ＡＦＭ）で観察すると、このピットは六角形状の開口部を有していた。図３に示すように、開口部における、六角形の向かい合う２つの角を結ぶ対角線の長さを「ピット径」と定義すると、中間層４の表面に形成されたピットのピット径は、０．１μｍ〜０．２μｍであった。

中間層４の成長後、基板温度を７５０℃としたまま活性層５を成長させた。障壁層を成長する際には、ＴＭＧ、アンモニアに加えてシランを供給し、井戸層を成長する際には、シランを停止して、トリメチルインジウム（Ｉｎ）を供給した。ＡＦＭで観察すると、活性層５の表面にはピットが観察されたが、その密度（単位面積に存在するピットの平均数）は、中間層４の表面におけるピットの密度と実質的に同じであった。また、活性層５は、膜厚が中間層４よりも小さいのにかかわらず、活性層５の表面に見られるピットのピット径は、中間層４の表面に見られたピットのピット径よりも大きかった。このことから、活性層５は、中間層４の表面に形成されたピットを埋め込むことなく、図１（ｂ）に模式的に示すように、中間層４の表面のピットを引き継ぐ形で成長したものと考えられる。

活性層３の成長が完了したら、有機金属原料およびシランの供給を停止し、アンモニアと水素ガスを供給しながら、基板温度を１０２５℃に上げた。このときの昇温速度は毎分１１０℃とし、約２．５分で昇温を完了させた。ＡＦＭで観察したところ、この昇温の過程でピットが埋め込まれており、活性層５の表面は極めて平坦性の高い状態となっていた。

その後、ＴＭＧ、ＴＭＡ、ビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）およびアンモニアを原料として供給し、ｐ型クラッド層６ａを成長させた。Ｃｐ_２Ｍｇの供給量は、ｐ型クラッド層におけるＭｇ濃度が５×１０^１９ｃｍ^−３となるように調節した。
ｐ型クラッド層６ａを成長させたら、ＴＭＡの供給を停止し、ｐ型コンタクト層６ｂを成長させた。Ｃｐ_２Ｍｇの供給量は、ｐ型コンタクト層におけるＭｇ濃度が１×１０^２０ｃｍ^−３となるように調節した。
ｐ型コンタクト層６ｂの成長が完了したら、成長炉内にアンモニアを流しながら基板温度を室温まで降下させた。その後、得られたウェハをＭＯＶＰＥ装置から取り出し、ｐ型層に不純物として添加したＭｇを活性化させるために、アニーリング処理を行った。
ｎ側電極Ｐ１の形成、ｐ側電極Ｐ２の形成、ウェハからのチップの切り出しは、この分野でよく知られた方法を用いて行った。

このようにして製造したＧａＮ系ＬＥＤは、順方向に連続通電したときの逆方向電流の増加が極めて小さいものとなった。具体的には、０．３５ｍｍ角の方形状（基板の上面側から見たときの形状）のＬＥＤチップを作製した場合、順方向に１００ｍＡの電流を５０時間連続して流した後、逆方向に５Ｖの電圧を印加したときに流れる逆方向電流が、１μＡ未満となるものを得ることができた。これに対して、中間層４を設けなかった場合には、このこと以外は同様にして作製したにもかかわらず、順方向に１００ｍＡの電流を５時間連続して流しただけで、逆方向に５Ｖの電圧を印加したときに流れる逆方向電流が１μＡを大きく超える値まで増加するＬＥＤチップしか得られなかった。

上記実施例において、連続通電に伴い逆方向電流が著しく増加する問題が改善されたＧａＮ系ＬＥＤが得られた理由は、必ずしも明確ではないが、本発明者等は次のように考えている。
すなわち、活性層を備えたＧａＮ系ＬＥＤは、ｐｎ接合部にヘテロ構造を含むために、ｐｎ接合部を構成するＧａＮ系半導体層に歪みが加わった状態となっている。そのため、特に通電初期において、通電により活性層で生じる発熱と歪みの作用によってｐｎ接合部の欠陥の数が増え、これが逆方向電流の増加を引き起こすものと思われる。
一方、図１は、上記実施例の方法により形成されるＧａＮ系半導体層の構造（ＧａＮ系ＬＥＤのｐｎ接合部の構造）を示す説明図（断面図）である。図１（ａ）は、ｎ型ＧａＮ系半導体層３の上に、中間層４を、上面にピットが形成されるように成長させたところである。図１（ｂ）は、中間層４の上に、活性層５を、中間層４の上面のピットを埋め込まないように成長させたところである。図１（ｃ）は、昇温によってピットを埋め込んだところである。この埋め込みはマストランスポートによって生じるものと思われ、図１（ｃ）の斜線部は、ピットを埋め込んだＧａＮ系半導体結晶を示している。そして、図１（ｄ）は、ピットを埋め込んだ後に、ｐ型ＧａＮ系半導体層６を成長させたところである。図１（ｄ）の構造が形成されることによって、あるいは、該構造が形成される過程で、歪みが緩和されるなどしてｐｎ接合部が安定化され、そのために逆方向電流の増加が抑えられるものと考えられる。また、ｐ型不純物を高濃度に添加するｐ型ＧａＮ系半導体層６の成長を、ピットを埋め込んだ後に行うことにより、ｐ型ＧａＮ系半導体層６の成長時に供給するｐ型不純物がピット内に拡散して、活性層５や中間層４の内部に逆方向電流のパスとなる欠陥を形成することが防止されているものと考えられる。

以上、本発明を具体的な実施例を用いて説明したが、本発明は上記実施例に限定されるものではない。
ｎ型層、中間層、活性層、ｐ型層、その他積層体に含めることのできるＧａＮ系半導体層は、任意のＧａＮ系半導体で形成することができる。中間層は、表面にピットが形成される温度で成長することから、結晶品質の低下が避けられないが、この問題を軽減するためには、中間層を二元結晶のＧａＮで形成することが好ましい。活性層に含まれる障壁層についても、同様のことがいえる。ｎ型層、中間層およびｐ型層は、クラッド層（キャリア閉じ込め層）、コンタクト層、その他各種の機能層を兼用させてもよく、あるいは、かかる機能層を、ｎ型層、中間層およびｐ型層の内部に設けてもよい。

ＧａＮ系半導体層の成長にＭＯＶＰＥ法を用いる場合、中間層を、その表面にピットが形成されるように成長させるには、該層の成長温度を９００℃よりも低い温度、好ましくは、６５０℃〜８５０℃とすればよい。本発明の効果は、中間層の表面のピットのピット径が大きくなるようにする程、顕著となる。該ピットの好ましいピット径は０．０５μｍ以上である。該ピットのピット径に上限はないが、０．３μｍ以上とすると、活性層の成長後、昇温によって該ピットを埋め込むのに要する時間が長くなり、それによって活性層が受ける熱ダメージが大きくなる傾向がある。ピット径は、成長温度が低い程、また、結晶成長時の雰囲気中の水素分圧が高い程、大きくなる傾向があるので、成長条件を調節することにより、制御することが可能である。中間層へのｎ型不純物（Ｓｉ、Ｇｅなど）の添加は、ピットの形成を促進する働きがある。中間層の厚さが小さすぎると、その表面に形成されるピットのピット径が十分に大きくならないが、中間層の厚さを０．１μｍ以上とすれば、成長条件の調節によって、その表面に上記好ましいピット径を有するピットを形成することができる。より好ましい中間層の厚さは０．１５μｍ以上であり、特に好ましくは０．２μｍ以上である。中間層の厚さに上限はないが、１μｍ以上にすると、成長に要する時間が長くなり、製造効率が低下する傾向がある。製造効率も考慮すると、中間層の好ましい厚さは０．１５μｍ〜０．３μｍである。

中間層へのドーピングは、ｎ型層と活性層とｐ型層により形成される発光素子構造を損なわない範囲で、任意に行うことができる。本発明者等が確認したところでは、中間層にドープするｎ型不純物濃度を低くした方が、通電に伴う逆方向電流の増加がより抑えられる傾向があった。従って、逆方向電流の増加を抑える目的のためには、中間層はアンドープとすることが、最も好ましい。一方、素子の静電耐圧の低下を防止する観点からは、ドーピングにより中間層に適度な導電性を付与することが望ましい。中間層にドーピングをする場合、結晶内で移動し難いｎ型不純物（Ｓｉ、Ｇｅなど）を用いることが好ましい。好適な実施形態では、中間層を、ｎ型ドープした層とアンドープで成長した層とを積層した構造とする。中間層をこのように構成すると、逆方向電流の増加を防止する効果を損なうことなく、静電耐圧の低下を防止することができる。

活性層を、中間層の上面のピットを埋め込まないように成長させるには、中間層を設けないで活性層のみを成長させた場合に、その表面にピットが形成される成長条件を用いて、活性層の成長を行えばよく、ＩｎＧａＮ井戸層と（Ｉｎ）ＧａＮ障壁層とで構成されるＭＱＷ活性層の場合であれば、活性層の成長温度を９００℃以下、好ましくは、６５０℃〜８５０℃とすればよい。中間層と活性層とを同じ温度で成長させると、温度調節に要する時間を削減することができる。

活性層を量子井戸構造とすることによって、発光効率の高いＧａＮ系ＬＥＤを得ることができる。量子井戸構造は、単一量子井戸（ＳＱＷ）構造であっても、多重量子井戸（ＭＱＷ）構造であってもよいが、活性層の成長後に昇温によってピットの埋め込みを行う関係から、いずれの場合にも、最上層は障壁層とすることが好ましい。ピットを埋め込む工程で井戸層が受ける熱ダメージを抑えるために、該最上層とする障壁層は、好ましくは１０ｎｍ以上、より好ましくは１５ｎｍ以上の厚さに成長させる。該最上層とする障壁層は、他の障壁層より厚く成長させてもよい。該最上層とする障壁層は、また、他の障壁層とは異なる結晶組成を有するＧａＮ系半導体で形成してもよい。一方、活性層の最下層は、井戸層と障壁層のいずれであってもよい。井戸層および障壁層へのドーピングは任意に行うことができる。ドーピングは、ＧａＮ系半導体結晶内で移動し難いｎ型不純物（Ｓｉ、Ｇｅなど）を用いて行うことが好ましい。好適な実施形態では、発光の場となる井戸層の結晶性の低下を抑えるために、障壁層のみにドーピングを行う。

活性層を成長した後、中間層から活性層にかけて形成されたピットを埋め込むには、該埋め込みが起こるのに十分な時間をかけて、基板温度を活性層の成長温度からｐ型層の成長温度まで上げればよい。ｐ型層の成長温度に達した後、ｐ型層の成長を開始させるまで、一定時間保持することもできる。また、基板温度を、いったん、ｐ型層の成長温度よりも高い温度まで上げてもよい。活性層の成長後、ｐ型層の成長を開始するまでの間は、ピットの埋め込みに優先して活性層の分解が生じないように、５族原料を供給し続けることが望ましい。該埋め込みは、活性層の最上層とする障壁層を成長させながら行うこともできる。上記実施例では、ピット埋め込み時に５族原料ガスの他に水素ガスを供給したが、この水素ガスの一部または全部を、窒素ガス、希ガスなどの不活性ガスに置き換えることもできる。

活性層とｐ型層との間には、活性層の分解を防止する機能や、キャリアのオーバーフローを防止する機能などを有する、キャップ層を形成してもよい。このキャップ層は、アンドープで成長させてもよいし、その一部または全部にｎ型不純物をドーピングしてもよい。このようなキャップ層の形成は、活性層の形成後、昇温によって中間層から活性層にかけて形成されたピットを埋め込んだ後に行ってもよいし、あるいは、中間層の上面のピットを埋め込まないように活性層を形成した後、更に、このピットを埋め込まないようにキャップ層を形成し、その後で、中間層からキャップ層にかけて形成されたピットを埋め込むための昇温を行ってもよい。キャップ層の成長を行いながら、このピットを埋め込むことも可能である。

好ましい実施形態では、ｐ型層の成長中に活性層が受ける熱ダメージを軽減するために、ｐ型層の成長時の基板温度を１０００℃未満に設定する。この実施形態におけるｐ型層の成長時の基板温度は、好ましくは９８０℃以下であり、より好ましくは９６０℃以下であり、更に好ましくは９５０℃以下である。この実施形態においては、ｐ型層を成長させる前に、中間層から活性層にかけて形成されたピットを埋め込むときに、基板温度をｐ型層の成長時の基板温度よりも高い温度まで上げることが、ピットの埋め込みに要する時間を短縮するうえで特に有効となる。
ｐ型層成長時の基板温度を低くすることにより、ｐ型層の表面にピットが形成される場合があるが、そのときは、ｐ型層の成長後（３族原料の供給を停止した後）に、基板温度を上げることによって、これを埋め込むことができる。ｐ型層を多層構造とする場合に、先に成長させた層の表面にピットが形成されるときには、その次の層を成長させる前に基板温度を上げて該ピットを埋め込んだ後、再び基板温度を下げて、その次の層を成長させてもよい。ｐ型層の表面のピットを埋め込む場合にも、埋め込みに優先して分解が生じないように、５族原料を供給しながら昇温を行うことが好ましい。
基板上に最後に成長させるＧａＮ系半導体層を、その表面にピットが形成されるように成長させ、その後の昇温により該ピットを埋め込む実施形態では、ピットの埋め込み完了後に基板加熱を停止して、基板を成長炉から取り出せる温度となるまで基板温度を降下させる。このとき、ピットの埋め込みが完了してから、基板温度が６００℃以下に下がるまでの間に、基板への水素源ガス（水素ガス、アンモニアなど）の供給を停止することにより、ｐ型層に添加したｐ型不純物（Ｍｇ、Ｚｎなど）の水素パッシベーションによる不活性化を抑制することができる。

素子に含まれるＧａＮ系半導体層を、活性層を除いて、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）で形成すると、活性層の発光波長を紫外波長または紫外波長に近い波長とした場合に、活性層以外のＧａＮ系半導体層が活性層の発光を吸収することによる損失を抑えることができる。

本発明は上記に記載した以外にも、発明の趣旨を逸脱しない範囲で種々の変形が可能である。

実施例の製造方法により形成されるＧａＮ系半導体層の構造を示す説明図（断面図）である。 本発明を実施して製造されるＧａＮ系ＬＥＤの一例を示す断面図である。 本明細書にいうピット径を説明する図である。

符号の説明

１ 基板
２ バッファ層
３ ｎ型コンタクト層
４ 中間層
５ 活性層
６ａ ｐ型クラッド層
６ｂ ｐ型コンタクト層
Ｐ１ ｎ側電極
Ｐ２ ｐ側電極

Claims (12)

1. 少なくともひとつの井戸層を含む活性層を備えたＧａＮ系発光ダイオードの製造方法であって、
   （ａ）基板の上にｎ型ＧａＮ系半導体層を第１の基板温度で成長させる工程と、
   （ｂ）前記ｎ型ＧａＮ系半導体層の上に、ＧａＮ系半導体からなり、ｎ型ドープした層とアンドープ層とを積層した構造の中間層を、その上面に六角形状の開口部を有するピット径０．０５μｍ以上の第１のピットが形成されるように、前記第１の基板温度よりも低くした基板温度にて成長させる工程と、
   （ｃ）前記中間層の上に、活性層のうち、少なくとも、該中間層から最も離れた位置に形成する井戸層までの部分を、前記第１のピットを埋め込まないようにすることで前記第１のピットのピット径よりも大なるピット径を有する第２のピットが上面に開口するように成長させる工程と、
   （ｄ）（ｃ）の工程の後、基板温度を上昇させて、前記第２のピットを埋め込む工程と、（ｅ）（ｄ）の工程の後、前記活性層の上にｐ型ＧａＮ系半導体層を成長させる工程と、を有することを特徴とする、ＧａＮ系発光ダイオードの製造方法。
2. 前記中間層を０．１μｍ以上１μｍ未満の厚さに成長させる、請求項１に記載の製造方法。
3. 前記（ｃ）の工程では、前記中間層の上面に形成される六角形状の開口部を有するピットのピット径が０．３μｍ未満となるように前記中間層を成長させる、請求項１または２に記載の製造方法。
4. 前記（ａ）の工程から前記（ｅ）の工程までの各工程でＧａＮ系半導体層を成長させる方法がＭＯＶＰＥ法であり、前記中間層を成長させるときの基板温度を６５０℃以上９００℃未満とする、請求項１〜３のいずれか一項に記載の製造方法。
5. 前記中間層をＧａＮまたはＡｌＧａＮで形成する、請求項１〜４のいずれか一項に記載の製造方法。
6. 前記（ａ）の工程で成長させるｎ型ＧａＮ系半導体層と、前記（ｅ）の工程で成長させるｐ型ＧａＮ系半導体層と、の間に形成するＧａＮ系半導体層に、意図的なｐ型不純物のドーピングを行わない、請求項１〜５のいずれか一項に記載の製造方法。
7. 前記（ｂ）の工程と前記（ｃ）の工程との間で基板温度を変化させない、請求項１〜６のいずれか一項に記載の製造方法。
8. 前記活性層が、最上層を障壁層とする活性層であり、前記（ｃ）の工程では、活性層を、その最上層まで、前記第１のピットを埋め込まないように成長させる、請求項１〜７のいずれか一項に記載の製造方法。
9. 前記活性層が、最上層を障壁層とする活性層であり、前記（ｄ）の工程では、活性層の最上層である障壁層を成長させながら、前記第２のピットを埋め込む、請求項１〜８のいずれかに記載の製造方法。
10. 前記活性層と前記ｐ型ＧａＮ系半導体層との間にキャップ層を形成する、請求項１〜９のいずれか一項に記載の製造方法。
11. 前記（ｅ）の工程では、ｐ型ＧａＮ系半導体層を１０００℃未満の基板温度で成長させる、請求項１〜１０のいずれか一項に記載の製造方法。
12. 前記（ｄ）の工程において、前記（ｅ）の工程でｐ型ＧａＮ系半導体層を成長させるときの基板温度よりも高い温度まで、基板温度を上昇させる、請求項１１に記載の製造方法。

Images