JP5861947B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5861947B2
JP5861947B2 JP2014020387A JP2014020387A JP5861947B2 JP 5861947 B2 JP5861947 B2 JP 5861947B2 JP 2014020387 A JP2014020387 A JP 2014020387A JP 2014020387 A JP2014020387 A JP 2014020387A JP 5861947 B2 JP5861947 B2 JP 5861947B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
semiconductor light
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014020387A
Other languages
English (en)
Other versions
JP2015149342A (ja
JP2015149342A5 (ja
Inventor
晃平 三好
晃平 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to JP2014020387A priority Critical patent/JP5861947B2/ja
Priority to PCT/JP2015/052791 priority patent/WO2015119066A1/ja
Priority to CN201580005053.5A priority patent/CN105917478A/zh
Priority to US15/116,268 priority patent/US20170012166A1/en
Publication of JP2015149342A publication Critical patent/JP2015149342A/ja
Publication of JP2015149342A5 publication Critical patent/JP2015149342A5/ja
Application granted granted Critical
Publication of JP5861947B2 publication Critical patent/JP5861947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は半導体発光素子に関し、特にピーク発光波長が530nm以上を示す半導体発光素子に関する。また、本発明はこのような半導体発光素子の製造方法に関する。
近年、可視光領域の発光波長を持つLEDを用いたプロジェクタや医療用検査装置の開発が進んでいる。可視光領域の発光波長を持つLEDとしては、従来GaP系の化合物半導体が主に用いられている。しかしGaP系の化合物半導体は、バンド構造が間接遷移型の半導体であり、遷移確率が低いことから発光効率の上昇は困難であった。そこで直接遷移型の半導体である窒化物半導体系の材料を用いた、可視光領域のLEDの開発が進められている。
可視光領域の発光に関し、特に530nm以上の波長域は高効率化が難しく、発光効率が著しく低下することが知られている。図15は、ピーク発光波長と内部量子効率の関係を示すグラフであり、横軸がピーク発光波長に対応し、縦軸が内部量子効率(IQE)に対応する。図15によれば、ピーク発光波長が520nmを超えると内部量子効率が急激に低下していることが確認できる。このように内部量子効率が低下する波長領域は「グリーンギャップ領域」と呼ばれ、GaP系や窒化物半導体系に関わらず、かかる波長領域において効率が低下することが問題となっている。このため、このグリーンギャップ領域において、内部量子効率を高めて発光効率を高めることが要請されている。
特に530nm以上の波長域において発光効率が低下する理由の一つに、ピエゾ電界に起因した活性層内での電子と正孔の再結合確率の低下が挙げられる。この点につき、窒化物半導体を例に挙げて説明する。
GaNやAlGaNなどの窒化物半導体は、ウルツ鉱型結晶構造(六方晶構造)を有している。ウルツ鉱型結晶構造の面は、4指数表記(六方晶指数)にて、a1、a2、a3及びcで示される基本ベクトルを用いて結晶面や方位が表される。基本ベクトルcは、[0001]方向に延びており、この方向は「c軸」と呼ばれる。c軸に垂直な面は「c面」又は「(0001)面」と呼ばれる。
従来、窒化物半導体を用いて半導体発光素子を作製する場合、窒化物半導体結晶を成長させる基板として、c面基板を主面に有する基板が使用される。実際にはこの基板上に低温下でGaN層を成長させ、更にその上層に窒化物半導体層を成長させる。なお、発光に寄与する層を構成する活性層としては、GaNとInNの混晶であるInGaNが用いられるのが一般的である。
ここで、GaNとInNには格子定数に差が存在する。具体的には、a軸方向に関し、GaNの格子定数は0.3189nmである一方、InNの格子定数は0.354nmである。このため、GaN層より上層にGaNよりも格子定数の大きいInNを含むInGaN層を成長させると、InGaN層は成長面と垂直方向に圧縮歪みを受ける。このとき、正電荷を持つGa及びInと負電荷を持つNとの分極のバランスが崩れ、c軸方向に沿った電界が発生する(ピエゾ電界)。ピエゾ電界が活性層に発生すると、この活性層のバンドが曲がって電子と正孔の波動関数の重なり度合いが小さくなり、活性層内での電子と正孔の再結合確率が低下する(いわゆる「量子閉じ込めシュタルク効果」)。これにより、内部量子効率が低下する。
発光波長を530nm以上にするためには、当該波長に応じたバンドギャップエネルギーを実現するために活性層に含まれるIn組成を高める必要がある。しかし、In組成を高めると圧縮歪みが大きくなるため、ピエゾ電界が大きくなる。この結果、内部量子効率が更に低下する。
このような課題を受け、非極性面、例えば[10−10]方向に垂直な、m面と呼ばれる(10−10)面を表面に有する基板を使用して活性層を成長させることで、活性層にピエゾ電界を生じさせないようにした発光素子が検討されている(例えば、特許文献1参照)。
特開2013−230972号公報
しかし、例えば365nmといった他の波長域においては、c軸方向に活性層を成長させた場合の方が高い発光効率が示されており、ピエゾ電界の問題を緩和することができれば530nm以上の波長域においても同様の効果が期待される。本発明は、このような観点から、c軸方向に活性層を成長させて形成したピーク発光波長が530nm以上の半導体発光素子において、その発光効率を従来よりも高めることを目的とする。
本発明は、ピーク発光波長が530nm以上の半導体発光素子であって、
n型半導体層と、
前記n型半導体層の上層に形成された、異なるバンドギャップを持つ複数の窒化物半導体の積層体からなる超格子層と、
前記超格子層の上層に形成された活性層と、
前記活性層の上層に形成されたp型半導体層とを有し、
前記活性層は、InX1Ga1−X1N(0≦X1≦0.01)で構成された第一層、InX2Ga1−X2N(0.2<X2<1)で構成された第二層、及びAlY1Ga1−Y1N(0<Y1<1)で構成された第三層が積層され、少なくとも前記第一層及び前記第二層が周期的に形成されていることを特徴とする。
なお、以下において、組成を特に明記する必要がない場合には、適宜「AlGaN」、「InGaN」等によって表記する。
第三層を構成するAlGaNはGaNとAlNの混晶であり、結晶サイズの違いなどから正電荷を持つGa及びAlと負電荷を持つNとの分極のバランスが崩れ、c軸方向に沿った電界が発生する(自発分極)。AlGaNの自発分極による電界がInGaNとは反対方向に加わる結果、AlGaN由来の電界は、InGaN由来のピエゾ電界を打ち消す方向に発生する。つまり、活性層がAlGaNで構成された第三層を有することで、活性層に対して生じるピエゾ電界が緩和され、従来よりも活性層のバンドの曲がりを小さくすることができる。この結果、活性層における電子と正孔の再結合確率の低下が従来よりも緩和され、内部量子効率が向上する。
また、n型半導体層と活性層の間に、異なるバンドギャップを持つ複数の窒化物半導体の積層体からなる超格子層を設けている。これにより、結晶を歪ませることが可能となり、In組成の高いInGaNで構成された第二層を含む活性層に対する格子歪みを緩和させる効果が得られる。
530nm以上のピーク発光波長を実現するためには、活性層に含まれるInGaNのIn組成を高める必要がある点については上述した。ところで、InGaNにおいてIn組成を高めるためには、GaNを成長させる温度よりも低く設定する必要があり、これはIn組成を高くするほど顕著となる。なぜなら、InGaNの蒸気圧が低いため、高い温度で成長させると、結晶中にInが取り込まれにくくなるからである。例えば、ピーク発光波長が450nm程度の青色光を発する活性層を形成する場合と比較して、ピーク発光波長が530nm以上の光を発する活性層を実現するためには、成長温度を50℃程度低くしなければならない。
ところで、従来の半導体発光素子においては、活性層とp型半導体層の間に電子ブロック層(EB層とも呼ばれる。)を設けるのが一般的である。これは、n型半導体層から活性層へ注入される電子が活性層を越えてp型半導体層内に入る(「オーバーフロー」とも呼ばれる。)ことで再結合確率が低下してしまうのを防止する目的で設けられる。活性層へのキャリア注入効率を高くするために活性層の障壁層にSiドーピングが行われる場合があるが、このときオーバーフロー現象が顕著に現れる。
この理由は以下の通りである。活性層よりも先に成長させるn型半導体層は活性化エネルギーが低いため、n型不純物(Siなど)の高い活性化率が実現される。これに対し、上述したように、InGaNを含む活性層の形成後に成長させるp型半導体層は、活性化エネルギーが高いことに加えて低温下で成長させる必要があるため、p型不純物(Mgなど)の活性化率が低くなる。この結果、p型不純物濃度よりもn型不純物濃度が高くなり、正孔と再結合せずにオーバーフローする電子が増加してしまう。
このような現象を防ぐ観点から、従来の構成において、活性層とp型半導体層の間に電子ブロック層を設けるのは極めて有用である。
具体的には、電子ブロック層として、活性層やp形半導体層などの他の層よりもエネルギーバンドギャップの大きい材料を用いることで、活性層からp形半導体層へ流れる電子に対する障壁を構成する。これにより、n型半導体層から注入される電子のp型半導体層へのオーバーフローを防ぎ、電子を活性層内に閉じ込めることで、再結合確率の低下を防止させる狙いがある。
上述したように、530nm以上のピーク発光波長を実現するためには、In組成を高めるべく活性層の成長温度を低くしなければならないことから、電子ブロック層の成長温度もこの影響を受けて低くしなければならない。なぜなら、もし電子ブロック層の成長温度を高く設定すると、活性層を形成するInGaNが高温に耐えられず、結晶が破壊されてしまうおそれがあるからである。
従来の電子ブロック層はp−AlGaNで構成される。しかしながら、低温下でAlGaNを成長させるとIII族とV族との寄生反応によってAlがGaNに十分に取り込まれず、高いAl組成のAlGaNが形成されないばかりか、異常成長によってピットが発生して膜質が低下する。この結果、素子抵抗が上昇してしまう。なお、電子ブロック層をp型化するためにMgがドープされることがあるが、Mgをドープした電子ブロック層を低温下で成長させると、Mgの活性化率も低下するため、やはり素子抵抗は上昇してしまう。また、発生したピットが非発光中心を形成してしまい、同一電流を供給したときの光出力が低下してしまう。
本発明の構成によれば、活性層としてAlGaNで構成された第三層を有する。GaNのバンドギャップエネルギーが約3.4eV、InNのバンドギャップエネルギーが約0.7eV、AlNのバンドギャップエネルギーが約6.2eVである。このため、活性層において、GaN又はIn比率の低いInGaNで構成された第一層が障壁層を構成し、第一層よりもIn比率の高いInGaNで構成された第二層が発光層を構成するのに対し、AlGaNで構成された第三層は、第一層よりもエネルギーバンドギャップが高く、電子の移動を妨げる機能を実現させるための層として機能する。
つまり、第三層は、上述したようにInGaNのピエゾ電界を緩和させる機能を有するのみならず、n型半導体層から活性層を越えてp型半導体層内へと電子がオーバーフローするのを抑制する機能も有する。この結果、従来のように電子ブロック層を別途備えなくとも、電子のオーバーフローに伴う電子と正孔の再結合確率の低下が緩和される。従って、第二層のIn組成を高くしてもその後の成長過程でInGaNの結晶が破壊されることがなく、発光効率の高いピーク発光波長が530nm以上の半導体発光素子が実現できる。
上記構成において、前記第二層は、膜厚が2.4nm以上2.8nm以下のInX2Ga1−X2N(0.28≦X2≦0.33)で構成することができる。
一般に、半導体発光素子では、注入する電流密度を低くするほど外部量子効率が向上し、発光波長は長波長側にシフトすることが知られている。しかし、市場は素子の小型化を要求するため、高い電流密度を注入してもピーク発光波長が530nm以上を示す半導体発光素子を実現する必要性は高い。
第二層として上記数値範囲の条件で構成したところ、注入する電流密度を50A/cmと高くした場合であっても、ピーク発光波長が530nm以上、特にピーク発光波長が540nm以上570nm以下の高出力の発光素子が実現された。なお、注入する電流密度を25A/cmとした場合においても、やはり同様に高出力の発光素子が実現できた。
また、上記の構成において、前記第一層の膜厚をT1、前記第二層の膜厚をT2、前記第三層の膜厚をT3としたときに、5T2≦T1≦10T2、且つ、T3<T2の関係を満たすように前記活性層を構成することができる。
上述したように、In比率の高いInGaNで構成された第二層は、低い成長温度で成長させなければならない。活性層は、第一層、第二層及び第三層が積層され、少なくとも第一層及び第二層が周期的に積層されてなる構成であるため、必然的に第一層や第三層も、第二層の成長温度程度に低い温度で成長させる必要が生じる。
ここで、GaN又はIn比率の低いInGaNからなる第一層を第二層と同等に低い成長温度で成長させると、結晶の品質が低下して光出力が低下する。しかし、ある程度の膜厚を積むと、結晶が二次元成長して良好なステップを形成することが可能となり、結晶品質が改善される。ところが、第一層をあまりに厚膜にし過ぎると、低温成長に起因した表面モフォロジーの悪化により光出力の低下を招く。よって、第一層の膜厚T1を5T2≦T1≦10T2とすることで、高い光出力が実現できる。
更に、電子のオーバーフローを防止する機能も有する第三層は、上述したように第一層や第二層よりもエネルギーバンドギャップが高いため、電子を当該第三層内でトンネルさせなければp型半導体層側へと移動させることができない。このため、第三層の膜厚はある程度薄く形成する必要がある。第三層を、発光層を構成する第二層の膜厚よりも薄く構成することで、第三層内において電子を確実にトンネルさせることが可能となる。
ここで、上述したように、第二層の膜厚は2.4nm以上2.8nm以下で構成することができるので、これを踏まえると、第一層の膜厚は12nm以上28nm以下とすることができる。
また、前記活性層は、前記p型半導体層に近い位置において、前記第一層、前記第二層及び前記第三層が周期的に形成されてなり、前記n型半導体層に近い位置において前記第一層及び前記第二層が周期的に形成されてなるものとしても構わない。
AlGaNによる第三層はバンドギャップエネルギーが大きく、第一層は第三層よりもバンドギャップエネルギーが小さい。そして、上述したようにAlGaNは自発分極による電界を有するため、エネルギーバンドに歪みが生じる。この結果、第三層と第一層の接合面近傍において、活性層の価電子帯のバンド図には溝が形成され、この溝に正孔が二次元的に蓄積される(「二次元正孔ガス」とも呼ばれる。)。この正孔は、二次元方向に高い移動度を有するため、p型半導体層側から活性層へと注入される正孔が活性層を越えるオーバーフロー現象が生じる可能性が考えられる。
正孔のオーバーフロー現象が生じると、活性層とn型半導体層の間に形成されたGaN/InGaNの超格子層のInGaN領域に当該正孔が蓄積される。この結果、n型半導体層から注入された電子が、超格子層内において正孔と再結合し、所望以外の波長の光が生じる。この結果、活性層内で生じる光のピーク波長とは異なるピーク波長を示す光が生じることとなり好ましくない。特に、所望波長が530nm以上の場合、例えば青色光と比べて高い光出力が得られないため、異なるピーク波長の光(不所望光)が低出力で生じたとしても、所望波長の光に対する不所望光の出力比がある程度高い値を示してしまう。
上記構成によれば、p型半導体層側には第三層が設けられているため、上述したようにInGaN由来のピエゾ電界の緩和と電子のオーバーフロー抑制が実現され、n型半導体層側には第三層が設けられていないため、移動度の高い二次元正孔ガスが形成されず、正孔のオーバーフローが抑制される。
また、上記構成に加えて、前記超格子層と前記活性層の間に、窒化物半導体層で構成された正孔障壁層を有する構成とすることができる。これによれば、活性層をオーバーフローした正孔が超格子層内に流入することが抑制されるため、上述したようにGaN/InGaNの超格子層内における不所望光の発生が抑制される。
正孔障壁層は、具体的にはSi濃度が5×1018/cm以上、5×1019/cm以下の窒化物半導体層で構成することができる。これにより、超格子層と活性層の間のエネルギーバンドギャップが十分に拡げられるため、活性層をオーバーフローした正孔の超格子層側への移動が妨げられる。Si濃度を高くすればするほど、超格子層と活性層の間のエネルギーバンドを平坦化することができる。これは、高濃度の不純物準位が形成されると、価電子帯は自由キャリアによってスクリーニングされることでエネルギーバンドが平坦化されるためである。この結果、エネルギーバンドギャップが拡がり、正孔の超格子層側への移動を妨げる効果が高まる。ただし、Si濃度が5×1019/cmを超えると、窒化物半導体層の表面が荒れるため、5×1018/cm以上、5×1019/cm以下のSi濃度とするのが好適である。なお、正孔障壁層としての1×1019/cm以上の極めて高いSi濃度を示す窒化物半導体層を、良好な表面状態で実現するためには、AlGaNを用いるのが好適である。
前記第三層はAlY1Ga1−Y1N(0.2≦Y1≦0.5)で構成することができる。第三層のAl組成を20%より低くすると、活性層内において第二層のInGaN由来のピエゾ電界を緩和する効果が十分に得られない。他方、第三層のAl組成を50%より高くすると、AlGaN由来の自発分極による電界が強くなり過ぎてしまい、やはり好ましくない。
前記n型半導体層は、Si濃度が3×1019cm以上のAlGaNで構成することができる。
n型半導体層としてGaNを用いた場合には、n型ドーパントとして注入されるSiの濃度を1×1019/cm以上にすると、原子結合の状態が悪化するなどの原因により、膜荒れが発生してしまうという現象が知られている。この膜荒れに起因した結晶状態の悪化により、極めて高濃度にSiをドープしても、比抵抗が十分に低下しないばかりか、表面が荒れ、白濁化する。
これに対し、n型半導体層をAlGaNとした場合、Si濃度を3×1019cm以上、より詳細には7×1019/cm以上としても、膜荒れの問題が生じないことが確認できた。この結果、n型半導体層の抵抗値を低下させることが可能となるため、低い動作電圧によっても発光に必要な電流量を発光層に流すことができ、発光効率を向上させることが可能である。
なお、上記構成において、
前記超格子層が第四層と第五層の積層体で構成され、
前記第五層はInGaN層であり、
前記第四層は、GaN層、又は前記第五層よりIn組成の低いInGaN層であるものとしても構わない。
本発明によれば、c軸方向に活性層を成長させながらも、従来よりも発光効率の高い、ピーク発光波長が530nm以上の半導体発光素子が実現できる。
半導体発光素子の第一実施形態の構造を模式的に示す断面図である。 比較例の構造を模式的に示す断面図である。 Si濃度を1.5×1019/cmとしたときのGaNの層表面のSEM写真である。 Si濃度を7×1019/cmとしたときのAlGaNの層表面のAFM写真である。 室温下でのAlGaNのSi濃度と比抵抗の関係をプロットしたグラフである。 実施例と比較例で半導体発光素子のI−V特性を比較したグラフである。 活性層を形成後、電子ブロック層を形成した場合としない場合とでの表面状態を比較した写真である。 実施例と比較例で半導体発光素子のI−L特性を比較したグラフである。 比較例に対応する半導体発光素子のエネルギーバンド図である。 実施例に対応する半導体発光素子のエネルギーバンド図である。 第一層の膜厚と光出力の関係を示すグラフである。 電流密度が25A/cmの場合の第二層の膜厚と光出力の関係を示すグラフである。 電流密度が50A/cmの場合の第二層の膜厚と光出力の関係を示すグラフである。 アンドープの第一層を含む半導体発光素子と、Siドープされた第一層を含む半導体発光素子の光出力を比較したグラフである。 半導体発光素子の第二実施形態の構造を模式的に示す断面図である。 半導体発光素子の第二実施形態の構成におけるエネルギーバンド図である。 半導体発光素子の第三実施形態の構成におけるエネルギーバンド図である。 ピーク発光波長と内部量子効率の関係を示すグラフである。
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。
以下の各図面において、図面の寸法比と実際の寸法比は必ずしも一致しない。以下の説明において、不純物濃度、膜厚、組成、及び多層構造体に係る周期数に関する数値はあくまで一例であり、これらの数値に限定されるものではない。また、「AlGaN」という記述は、AlGa1−mN(0<m<1)という記述と同義であり、AlとGaの組成比の記述を単に省略して記載したものであって、AlとGaの組成比が1:1である場合に限定する趣旨ではない。「InGaN」という記述についても同様である。
また、本明細書では、主面に直交する方向につき、一方を「上方」、他方を「下方」と規定して説明するが、これは説明の便宜上の定義であり、上下を反転させてなる構成を排除する趣旨ではない。すなわち、素子に関する説明において、「ある層Aの上層に別の層Bが形成される」という記載は、この素子の上下を反転させることで層Aの上層に層Bが位置する構成も含む趣旨である。
<第一実施形態>
本発明の半導体発光素子の第一実施形態につき、説明する。
[構造]
図1は、本発明の半導体発光素子の第一実施形態の構造を模式的に示す断面図である。図1において(a)は半導体発光素子1の構成を模式的に示した断面図である。半導体発光素子1は、n型半導体層15、n型半導体層15の上面に形成されたGaN/InGaNの超格子層20、超格子層20の上面に形成された活性層30、及び活性層30の上層に形成されたp型半導体層43を有する(アンドープのGaN層41については後述される。)。図1(b)は超格子層20の構成を模式的に示した断面図であり、図1(c)は活性層30の構成を模式的に示した断面図である。
半導体発光素子1は基板11を有し、基板11の上面にアンドープのGaN層13が形成され、アンドープのGaN層13の上面に前記n型半導体層15が形成されている。基板11はサファイア基板又はGaN基板で構成される。
アンドープのGaN層13は、基板11のc面にエピタキシャル成長によって形成された層であり、例えば3000nmの膜厚で構成される。
n型半導体層15は、アンドープのGaN層13の上面に形成されている。本実施形態では、n型半導体層15は、膜厚が2000nm、n型ドーパントとしてのSi濃度が3×1019/cm、Al組成が5%のAlGaNで構成される。
超格子層20は、GaN/InGaNで構成され、n型半導体層15の上面に形成されている。本実施形態では、GaN層21とInGaN層23が、いずれも膜厚が2.5nmで10周期積層されることで、超格子層20が形成されている。InGaN層23のIn組成は7%であり、GaN層21及びInGaN層23の双方にSi濃度が1×1018/cmのドーピングが施され、n型化されている。
本実施形態では、活性層30は、InX1Ga1−X1N(0≦X1≦0.01)で構成された第一層31、InX2Ga1−X2N(0.2<X2<1)で構成された第二層32、及びAlY1Ga1−Y1N(0<Y1<1)で構成された第三層33が5周期積層されることで形成されている。具体的な一例としては、第一層31を膜厚20nmのアンドープGaNで形成し、第二層32を膜厚2.6nmでIn組成28%のアンドープInGaNで形成し、第三層33を膜厚1.5nmでAl組成45%のアンドープAlGaNで形成する。
GaNのバンドギャップエネルギーが約3.4eVであり、InNのバンドギャップエネルギーが約0.7eVであるため、GaN又はIn比率が1%以下のInGaNで構成された第一層31が障壁層を構成し、第一層31よりもIn比率の高いInGaNで構成された第二層32が発光層を構成する。また、AlNのバンドギャップエネルギーが約6.2eVであるため、AlGaNで構成された第三層33は、第一層31よりもエネルギーバンドギャップが高く、後述するように電子の移動を妨げる機能を発揮する。
本実施形態では、活性層30の上面にアンドープのGaN層41が形成されている。これは最終障壁層を構成する。なお、このアンドープのGaN層41を活性層30に含めても構わない。アンドープのGaN層41は、活性層30における第一層31と同様、例えば膜厚20nmで形成される。
アンドープのGaN層41の上面にはp型半導体層43が形成されている。本実施形態では、p型半導体層43は、膜厚が100nm、p型ドーパントとしてのMg濃度が3×1019/cmのp−GaNで構成される。なお、必要に応じてこのp−GaNの上層に高濃度p型のコンタクト層を設けることができる。
[検証]
上述した構成を示す半導体発光素子1による効果について検証する。なお、上述した数値条件で形成された半導体発光素子1を以下では「実施例」として説明する。
図2は、実施例と対比するための比較例の構造を模式的に示す断面図である。なお、図1と同一の構成要素については、同一の符号を付している。図2において(a)は比較例の半導体発光素子60の構成を模式的に示した断面図である。比較例の半導体発光素子60は、基板11を有し、基板11の上層にアンドープのGaN層13を介してn型半導体層55が形成されている。実施例のn型半導体層15とは異なり、n型半導体層55はn−GaNで構成されている。
比較例の半導体発光素子60は、n型半導体層55の上面にInGaN/GaNの超格子層20を有し、超格子層20の上面には活性層50を有する。この活性層50は、GaN層51とInGaN層52が周期的に積層された構成であり、ここでは実施例と同様に5周期としている。図2(b)は活性層50の構成を模式的に示した断面図である。なお、GaN層51の膜厚は実施例の第一層31と同様に20nmであり、InGaN層52の膜厚は実施例の第二層32と同様に2.5nmである。すなわち、比較例の半導体発光素子60は、実施例の半導体発光素子1と異なり、AlGaNで構成された第三層33に対応する層を備えていない。
比較例の半導体発光素子60は、活性層50の上面にp−AlGaNで構成された電子ブロック層57を備え、この電子ブロック層57の上面にp−GaNで構成されたp型半導体層43を備える。
(I−V特性評価)
比較例の半導体発光素子60が備えるように、n型半導体層55としては従来GaNが用いられていた。GaNをn型化するためにSiを高濃度でドープする場合、Si濃度を1×1019/cm以上にすると、原子結合の状態が悪化するなどの原因により、膜荒れが発生してしまうという現象が知られている。図3Aは、Si濃度を1.5×1019/cmとしたときのGaNの層表面をSEM(Scanning Electron Microscope:走査型電子顕微鏡)で撮影したものであるが、表面に荒れが生じていることが確認される。なお、不純物濃度を1.3×1019/cm、2.0×1019/cmとしても同様に表面の荒れが確認できた。
これに対し、n型半導体層15としては、上述したようにAlGaNが用いられている。AlGaNの場合、ドープされるSi濃度を1×1019/cmより大きくしても膜荒れが発生しない。図3Bは、Si濃度を7×1019/cmとしたときのAlGaNの層表面をAFM(Atomic Force Microscopy:原子間力顕微鏡)で撮影したものである。図3Bによれば、AlGaNの場合、Si濃度を7×1019/cmとしてもステップ状の表面(原子ステップ)が確認されており、層表面に荒れが生じていないことが分かる。なお、Si濃度を2×1020/cmとしても、図3Bと同様の写真が得られた。また、構成材料としてAlとGaの組成を変化させて、上記のように高濃度でSiをドープさせても同様に層表面に荒れが生じないことが確認された。
図4は、室温下でAlGaNのSi濃度を変化させたときの、AlGaNのSi濃度と比抵抗の関係をプロットしたグラフである。比抵抗は、一般的に利用されるホール測定装置を用いて測定した。
図4によれば、AlGaNにドープするSi濃度を高めるほど、比抵抗が低下していることが分かる。膜荒れが生じている場合には、この荒れに起因して抵抗値が上昇するため、膜荒れが生じたSiドープ濃度値を境に、比抵抗が増大することが想定される。つまり、この結果によれば、Si濃度を2×1020/cmまで高めても、AlGaNに膜荒れが生じていないことが示唆される。
なお、GaNに対し、Siドープ濃度を膜荒れが生じない上限値である1×1019/cmのほぼ近傍の9×1018/cmとした場合、その比抵抗は5×10−3Ω・cmであった。つまり、GaNを用いた場合、比抵抗をこの値より大きく低下させることはできない。
この図4によれば、実施例の半導体発光素子1は、AlGaNで構成されたn型半導体層15を備えるため、Si濃度を3×1019cm以上とすることができ、従来のGaNの比抵抗の下限値を大きく下回ることができる。この結果、素子抵抗を低下させることができ、必要な電圧を低下させることができる。
図5は、実施例の半導体発光素子1と比較例の半導体発光素子60の電流電圧特性(I−V特性)を比較したグラフである。図5によれば、実施例の方が比較例よりも低い電圧で同一の電流値が実現されている。これにより、n型半導体層15をAlGaNで構成した半導体発光素子1によれば、低い電圧条件下でも十分な電流量が確保され、高い発光効率が実現できることが分かる。
(I−L特性評価)
比較例の半導体発光素子60は、電子ブロック層57を備えている。これは、「課題を解決するための手段」の項で上述したように、n型半導体層55から活性層50へ注入される電子が活性層50を越えてp型半導体層43内に入るのを防止する目的で設けられており、活性層50における再結合確率の低下を抑制する狙いがある。電子ブロック層57は、活性層50からp形半導体層43へ流れる電子に対する障壁を構成すべく、活性層50やp型半導体層43よりもエネルギーバンドギャップの高いAlGaNで構成される。
ここで、上述したように活性層50はInGaN層52を有しており、活性層50で生成される光のピーク波長を530nm以上とするには、InGaN層52のIn組成を例えば30%程度に高める必要がある。しかし、このためにはInGaN層52の成長温度を一般的なGaNの成長温度よりは低温にする必要があり、これは、InGaN層52を形成した後においても同様である。つまり、電子ブロック層57を形成するに際しては、InGaN層52の結晶が破壊されない範囲内の低温下でAlGaNを成長させる必要がある。しかし、これに伴い、III族とV族との寄生反応に起因してAlがGaNに十分に取り込まれず、ピットが発生して膜質が低下する。
図6は、InGaN層52のIn組成を30%とした状態でInGaN層52とGaN層51の積層体である活性層50を形成後、電子ブロック層57を形成した場合と電子ブロック層57を形成しない場合とでの表面状態を比較した写真である。図6(a)は、活性層50を形成した状態における表面状態の写真である。また、図6(b)は、活性層50を形成した後に、InGaN層52の結晶状態を破壊しない範囲内の温度条件下(例えば880℃程度)で、AlGaNで構成された電子ブロック層57を形成した表面状態の写真である。いずれも、AFM(Atomic Force Microscopy:原子間力顕微鏡)によって撮影された写真である。
図6(b)の写真は、図6(a)の写真よりも表面に黒い点の数が極めて多いことが見て取れる。この黒い点はピットに対応する。つまり、この写真から、電子ブロック層57としてのAlGaNを形成した際に極めて多数のピットが形成されていることが分かる。これは、上述したように、AlGaNを低温で成長させたことで寄生反応が生じていることを示唆するものである。
図7は、実施例の半導体発光素子1と比較例の半導体発光素子60の電流光出力特性(I−L特性)を比較したグラフである。図7によれば、同一電流を供給した状態の下で、実施例の方が比較例よりも高い光出力が実現できていることが分かる。
上述したように、比較例の半導体発光素子60は、電子ブロック層57に多くのピット(欠陥)が形成されていると考えられる。このため、このピットが非発光中心となり、発光効率が低下しているものと推察される。
これに対し、実施例の半導体発光素子1は、比較例の半導体発光素子60よりも高い光出力が実現されている。これは、実施例の半導体発光素子1が備える活性層30が、AlGaNで構成された第三層33を備えることで、電子ブロック層57を設けなくても電子のオーバーフローが抑制されていることを示唆するものである。この理由につき、図8A及び図8Bのエネルギーバンド図を参照して説明する。
図8Aは、活性層50にAlGaNで構成された第三層33を備えない素子(比較例に対応)のエネルギーバンド図であり、図8Bは、AlGaNで構成された第三層33を含む活性層20を備えた素子(実施例に対応)のエネルギーバンド図である。いずれのエネルギーバンド図も、印加バイアスが0Vの状態を示している。なお、図8Aでは、説明の都合上、電子ブロック層57を備えない構成のエネルギーバンド図を示している。
図8Aのエネルギーバンド図によれば、素子に電圧が印加されると、n型半導体層55側からp型半導体層43側に向けて電子が流入する。このとき、InGaN層52によって構成される井戸領域内に電子が蓄積されても、高い移動度を有する後続の電子に押し出されて高い確率で次々とInGaN層52の井戸領域を通過してしまう。これにより、井戸領域によって電子と正孔が再結合する確率が低下し、発光効率が低下する。このような現象が生じるため、比較例の半導体発光素子60は電子ブロック層57を備えていたが、電子ブロック層57を備えても光出力が低下することは上述した通りである。
これに対し、図8Bのエネルギーバンド図によれば、活性層30がAlGaNで構成された第三層33を備えるため、活性層30の領域に第三層33に起因したエネルギー障壁が形成されている。素子に電圧が印加され、n型半導体層15側からp型半導体層43側に向けて流入した電子がInGaNによって構成される第二層32の井戸領域内に電子が取り込まれると、高い移動度を有する後続の電子が流入してもAlGaNで構成された第三層33の障壁に阻まれる。この結果、上層のGaNで構成される第一層31側に流出する確率を低下させることができる。つまり、活性層30とp型半導体層43の間に電子ブロック層57を有しなくても、第三層33が電子ブロック層と同様の障壁機能を奏するため、高い再結合確率が実現される。なお、上述したように、第三層33の膜厚を1nm程度と極めて薄い膜厚で構成しているため、再結合しなかった電子は第三層33をトンネリングでき、p型半導体層43側に隣接する次の第二層32へと移動することができる。
更に、図8Aによれば、エネルギーバンドが傾いており、InGaN層52における伝導帯62と価電子帯63の重なりが低下している。これは、InGaN層52のIn組成が高いことから、ピエゾ電界に起因してエネルギーバンドに曲がりが生じていることを表している。この結果、電子と正孔の波動関数の重なり度合いが小さくなり、InGaN層52の井戸領域に電子が蓄積されていても、正孔との再結合確率が低下する。このことも光出力が低下する原因となる。
例えば、図8Bの第一層31の領域と図8AのGaN層51の領域とを対比すれば分かりやすいが、図8Bによれば図8Aと比べてエネルギーバンドの曲がりが抑制されている。これは、第三層33を構成するAlGaNが、第二層32を構成するInGaN由来のピエゾ電界を打ち消す方向の自発分極による電界を生じさせることによるものである。この結果、実施例の半導体発光素子1によれば、第二層32における伝導帯2と価電子帯3の重なり領域が十分に確保されるため、比較例の半導体発光素子60よりも電子と正孔の再結合確率を更に向上させることができる。
つまり、本発明の半導体発光素子1によれば、活性層30がAlGaNで構成された第三層33を備えることで、InGaN由来のピエゾ電界を弱める機能と、電子のオーバーフローを抑制する機能を両立させることができる。これにより、活性層30とp型半導体層43の間に電子ブロック層を備えることなく電子と正孔の再結合確率が高められ、高い発光効率が実現される。
(第一層31の膜厚に関する考察)
図9は、第一層31の膜厚T1を変化させて半導体発光素子1を複数作製し、各半導体発光素子1の光出力と膜厚T1との関係をプロットしたグラフである。ここで、横軸は第一層31の膜厚T1の、第二層32の膜厚T2に対する相対値(すなわち、T1/T2)で規定している。なお、以下では、第一層31の膜厚T1を単に「膜厚T1」と記載し、第二層32の膜厚T2を単に「膜厚T2」と記載する。
図9によれば、前記相対値が5以上10以下の範囲内においては、光出力が最も高く、前記相対値が10を超えた場合及び前記相対値が5を下回った場合に、光出力が低下していることが分かる。
上述したように、InGaNで構成される第二層32は、高いIn組成を実現させるために一般的なGaNの成長温度よりも低温で成長させる必要があり、この結晶状態を破壊しないために、第一層31も低温で成長させる必要がある。このため、第一層31を形成する際には一般的なGaNの成長温度よりも低温でGaNを成長させなければならず、この結果GaN結晶の品質が低下してしまう。
しかし、第一層31をある程度以上の膜厚で形成すると、この結晶が二次元成長し良好なステップを形成することが可能となり、結晶品質が改善される。図9によれば、T1/T2を5以上とすることで、第一層31の結晶品質が改善され高い光出力が実現されたものと考えられる。一方で、第一層31をあまりに厚膜にし過ぎると、低温成長に起因した表面モフォロジーの悪化により光出力の低下を招く。図9によれば、T1/T2を15としたときに光出力が低下しており、この状態下では表面モフォロジーが悪化していることが示唆される。図9によれば、T1/T2を5以上10以下としたときは、光出力が大きく低下していないことから、少なくともT1/T2が10以下の範囲内においては表面モフォロジーが悪化していないものと推察される。
上記の考察により、第一層31の膜厚T1を第二層32の膜厚T2に対して5倍以上10倍以下の値とするのが好ましいことが分かる。
(第二層32の膜厚に関する考察)
図10A及び図10Bは、第二層32の膜厚T2を変化させて半導体発光素子1を複数作製し、各半導体発光素子1の光出力と膜厚T2との関係をプロットしたグラフである。図10Aは、半導体発光素子1に対して供給する電流密度を25A/cmとした場合、図10Bは、半導体発光素子1に対して供給する電流密度を50A/cmとした場合にそれぞれ対応する。なお、プロットされた各点の近くに併記されている数値は、第二層32のIn組成の値を示している。
上述したように、半導体発光素子1のピーク発光波長を530nm以上の長波長とするには、第二層32を構成するInGaNのIn組成を高めることが要求される。ところで、図8Bのエネルギーバンド図に示されるように、第二層32の膜厚はエネルギーバンド図の井戸領域の幅を左右する。InGaNはピエゾ電界が強いため、図8Bに示されるように、実施例の半導体発光素子1においても第二層32によって形成される井戸領域のバンドが傾いている。このため、井戸領域の幅によって、第二層32におけるバンドギャップエネルギーが変化し、このことは半導体発光素子1のピーク発光波長に影響を及ぼす。つまり、半導体発光素子1のピーク発光波長は、InGaNのIn組成と膜厚に影響を受ける。
図10A及び図10Bは、第二層32の膜厚とIn組成を変化させてピーク発光波長を540nm以上570nm以下の範囲内となるように作製された半導体発光素子1において、各半導体発光素子1の光出力を第二層32の膜厚に応じて比較したものである。例えば、第二層32の膜厚が2nmの場合はIn組成を38%とし、第二層32の膜厚が2.4nmの場合はIn組成を33%とし、第二層32の膜厚が3nmの場合はIn組成を26%としているが、これは単に第二層32の膜厚のみを変化させると、540nm以上570nm以下のピーク発光波長が実現されないことから、膜厚に応じたIn組成を適宜選択したことを表している。
図10A及び図10Bによれば、第二層32の膜厚を2nmとした場合に比べて、その膜厚を2.4nmとした場合に半導体発光素子1の光出力は大きく上昇している。そして、第二層32の膜厚を2.5nm、2.6nmと厚くしていくと、半導体発光素子1の光出力は緩やかに上昇し、更に第二層32の膜厚を2.7nm、2.8nmと厚くしていくと、半導体発光素子1の光出力は緩やかに低下している。そして、第二層32の膜厚を3nmとした場合は、第二層32の膜厚を2.8nmとした場合と比べて半導体発光素子1の光出力は大きく低下している。
よって、第二層32の膜厚を2.4nm以上2.8nm以下として半導体発光素子1を作製した場合に、高い光出力が実現されることが示唆される。なお、第二層32の膜厚を2.4nm以上2.8nm以下とした場合において、半導体発光素子1のピーク発光波長を540nm以上570nm以下とするためには、第二層32のIn組成を28%以上33%以下とすればよい。
一般に、半導体発光素子では、注入する電流密度を低くするほど外部量子効率が向上し、発光波長は長波長側にシフトすることが知られている。しかし、第二層32の膜厚及びIn組成を上記の範囲内として、半導体発光素子1を作製することにより、注入する電流密度を50A/cmと高くした場合であっても、高い光出力が実現される。
(活性層へのドーピングに関する考察)
「課題を解決するための手段」の項において上述したように、従来の半導体発光素子においては、活性層へのキャリア注入効率を高めるために、活性層の障壁層にSiドーピングが行われる場合がある。ここでいう活性層の障壁層とは、半導体発光素子1においては第一層31に対応する。しかし、半導体発光素子1の場合、Siをドープして第一層31を形成した場合よりも、アンドープで第一層31を形成した場合の方が、光出力が向上することが分かった。
図11は、(a)アンドープの第一層31を含む半導体発光素子と、(b)Siドープされた第一層31を含む半導体発光素子1の光出力を比較したグラフである。図11によれば、(b)よりも(a)の方が同一電流供給下での光出力が高く、半導体発光素子1の構造では、活性層30の障壁層として機能する第一層31はアンドープで構成した方が光出力を高める観点からは好ましいと考えられる。この理由は定かではないが、一つの推察として、障壁層全体にSiドープをした場合には逆に電子がオーバーフローしていることが考えられる。
なお、超格子層20は、異なるバンドギャップを持つ複数の窒化物半導体の積層体で実現することができる。上述の実施形態において、半導体発光素子1が備える超格子層20が、GaN/InGaNで構成されるものとしたが、これは異なるバンドギャップを持つ複数の窒化物半導体の積層体の一例である。なお、超格子層20が第四層21と第五層23の積層体で構成される場合において(図1(b)参照)、第五層23をInGaN層とし、第四層21をGaN層、又は第五層23よりIn組成の低いInGaN層とすることも可能である。
[製造方法]
以下において、半導体発光素子1の製造方法につき説明する。なお、以下の製造条件や膜厚等の寸法はあくまで一例であって、これらの数値に限定されるものではない。
(ステップS1)
基板11の上層にアンドープのGaN層13を成長させる。具体的な方法の一例は以下の通りである。
基板11としてc面サファイア基板を準備し、これに対してクリーニングを行う。このクリーニングは、より具体的には、例えばMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相蒸着)装置の処理炉内に基板11(c面サファイア基板)を配置し、処理炉内に流量が10slmの水素ガスを流しながら、炉内温度を例えば1150℃に昇温することにより行われる。
その後、基板11の表面に、GaNよりなる低温バッファ層を形成し、更にその上層にGaNよりなる下地層を形成することで、アンドープのGaN層13を形成する。より具体的なアンドープのGaN層13の形成方法は以下の通りである。
まず、МОCVD装置の炉内圧力を100kPa、炉内温度を480℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ5slmの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が50μmol/minのトリメチルガリウム(TMG)及び流量が250000μmol/minのアンモニアを処理炉内に68秒間供給する。これにより、基板11の表面に、厚みが20nmのGaNよりなる低温バッファ層を形成する。
次に、MOCVD装置の炉内温度を1150℃に昇温する。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのTMG及び流量が250000μmol/minのアンモニアを処理炉内に60分間供給する。これにより、低温バッファ層の表面に、厚みが3μmのGaNよりなる下地層を形成する。これら低温バッファ層及び下地層によってアンドープのGaN層13が形成される。
なお、基板11としてはGaN基板を用いることも可能である。この場合もサファイア基板のときと同様に、MOCVD装置内において表面のクリーニングを実行後、MOCVD装置の炉内温度を1050℃として、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が100μmol/minのTMG及び流量が250000μmol/minのアンモニアを処理炉内に60分間供給する。これにより、GaN基板の表面に、厚みが3μmのアンドープのGaN層13が形成される。
(ステップS2)
次に、アンドープのGaN層13の上面にn型半導体層15を形成する。具体的な方法の一例は以下の通りである。
引き続き炉内温度を1150℃とした状態で、MOCVD装置の炉内圧力を30kPaとする。そして、処理炉内にキャリアガスとして流量が20slmの窒素ガス及び流量が15slmの水素ガスを流しながら、原料ガスとして、流量が94μmol/minのTMG、流量が6μmol/minのトリメチルアルミニウム(TMA)、流量が250000μmol/minのアンモニア及び、n型不純物をドープするための、流量が0.025μmol/minのテトラエチルシランを処理炉内に60分間供給する。これにより、例えばAl組成5%のAlGaNで構成され、Si濃度が3×1019/cm、厚みが2μmのn型半導体層15がアンドープのGaN層13の上面に形成される。
なお、上記実施形態では、n型半導体層15に含まれるn型不純物をSiとする場合について説明しているが、他のn型不純物としては、Ge、S、Se、Sn及びTeなどを用いることもできる。
(ステップS3)
次に、n型半導体層15の上面にGaN/InGaNで構成された超格子層20を形成する。具体的な方法の一例は以下の通りである。
MOCVD装置の炉内圧力を100kPa、炉内温度を820℃とする。そして、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が15.2μmol/minのTMG、流量が27.2μmol/minのトリメチルインジウム(TMI)及び流量が375000μmol/minのアンモニアを処理炉内に54秒間供給するステップを行う。その後、流量が15.2μmol/minのTMG、及び流量が375000μmol/minのアンモニアを処理炉内に54秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2.5nmのIn組成7%のInGaN層23及び厚みが2.5nmのGaN層21が10周期積層されてなる超格子層20が、n型半導体層15の上面に形成される。
なお、上述したように、超格子層20は、低In組成のInGaNと、高In組成のInGaNの積層体として構成することも可能である。この場合は、本ステップS3として、流量が15slmの窒素ガス及び流量が1slmの水素ガスを流しながら、原料ガスとして、流量が15.2μmol/minのTMG、流量が27.2μmol/minのTMI及び流量が375000μmol/minのアンモニアを処理炉内に54秒間供給するステップと、流量が15.2μmol/minのTMG、流量が1μmol/minのTMI及び流量が375000μmol/minのアンモニアを処理炉内に54秒間供給するステップを行う。以下、これらの2つのステップを繰り返すことにより、厚みが2.5nmのIn組成7%のInGaN層23及び厚みが2.5nmのIn組成1%以下のInGaN層21が10周期積層されてなる超格子層20が、n型半導体層15の上面に形成される。
(ステップS4)
次に、超格子層20の上面に、InX1Ga1−X1N(0≦X1≦0.01)で構成された第一層31、InX2Ga1−X2N(0.2<X2<1)で構成された第二層32、及びAlY1Ga1−Y1N(0<Y1<1)で構成された第三層33を形成する。
ステップS4は、第二層32を形成するステップS4a、第三層33を形成するステップS4b、及び第一層31を形成するステップS4cが複数回実行されることで構成される。なお、このステップS4の間にわたって、MOCVD装置の炉内圧力を100kPa、炉内温度を700℃〜830℃とし、流量が15slmの窒素ガス、流量が1slmの水素ガス、及び流量が375000μmol/minのアンモニアが処理炉内に連続供給される。
(ステップS4a)
炉内温度を700℃として上述した流量で水素ガス、窒素ガス、及びアンモニアを連続供給した状態下で、流量が27.2μmol/minのTMI、及び流量が15.2μmol/minのTMGを54秒間供給する。これによりIn組成28%のアンドープInGaNで構成された、膜厚2.6nmの第二層32が形成される。
(ステップS4b)
引き続き、炉内温度を700℃として、上述した流量で水素ガス、窒素ガス、及びアンモニアを連続供給した状態下で、流量が15.2μmol/minのTMGと流量が17.3μmol/minのTMAを30秒間連続的に供給する。これにより、Al組成45%のアンドープAlGaNで構成された、膜厚1.5nmの第三層33が形成される。
(ステップS4c)
引き続き、炉内温度を700℃として、上述した流量で水素ガス、窒素ガス、及びアンモニアを連続供給した状態下で、流量が15.2μmol/minのTMGを60秒間連続的に供給し、膜厚3nmのGaN層を形成する。次に炉内温度を830℃までに昇温させる。この昇温過程並びに当該温度に保持された状態で、同様のガス流量でTMGを340秒間連続的に供給し、膜厚17nmのGaN層を形成する。これによって、第一層31としての膜厚20nmのGaN層が形成される。
なお、第一層31を低In組成のInGaNで構成する場合には、上記に代えて以下の方法で形成される。すなわち、ステップS4bと同じ流量で水素ガス、窒素ガス、及びアンモニアを連続供給した状態下で、流量が1μmol/min及び流量が15.2μmol/minのTMGを400秒間供給する。これによりIn組成1%以下のアンドープInGaNで構成された、膜厚20nmの第一層31が形成される。
上記ステップS4a〜S4cを5回繰り返し実行することで、第一層31、第二層32、及び第三層33がそれぞれ5周期積層された活性層30が形成される。
なお、InGaNを成長させる工程においては、ドロップレットをなるべく抑制し、マイグレーションを進行させる観点から、成長レートを3nm/分程度とするのが好適である。
(ステップS5)
活性層30の上面に、アンドープのGaN層41を例えば膜厚20nmで形成する。なお、このアンドープのGaN層41は、活性層30の第一層31をGaNで構成する場合には、ステップS4において活性層30を形成する際、最後にステップS4cを実行してステップS4を終了することで、このステップS4cで形成されるGaN層をアンドープのGaN層41とすることができる。また、第一層31を低In組成のInGaNで構成する場合には、最後にTMIの供給を停止させた状態でステップS4cを実行してステップS4を終了することで、このステップS4cで形成されるGaN層をアンドープのGaN層41とすることができる。
(ステップS6)
アンドープのGaN層41の上面にp型半導体層43を形成する。具体的な方法は以下の通りである。
MOCVD装置の炉内圧力を100kPaに維持し、処理炉内にキャリアガスとして流量が15slmの窒素ガス及び流量が25slmの水素ガスを流しながら、炉内温度を930℃に昇温する。その後、原料ガスとして、流量が100μmol/minのTMG、流量が250000μmol/minのアンモニア、及びp型不純物をドープするための、流量が0.1μmol/minのビスシクロペンタジエニルマグネシウム(CpMg)を処理炉内に360秒間供給する。これにより、アンドープのGaN層41の上面に、厚みが120nmのGaNで構成されたp型半導体層43が形成される。このp型半導体層43のp型不純物(Mg)濃度は、3×1019/cm程度である。
更に、引き続きCp2Mgの流量を0.3μmol/minに変更して原料ガスを20秒間供給することにより、厚みが5nmの高濃度p型GaN層からなるコンタクト層を形成してもよい。この場合は、p型半導体層43に当該コンタクト層も含まれる。なお、このコンタクト層のp型不純物(Mg)濃度は、1×1020/cm程度である。
なお、上記実施形態では、p型半導体層43に含まれるp型不純物をMgとする場合について説明しているが、Mgの他、Be、Zn、及びCなどを用いることができる。
(後の工程)
その後のプロセスは、以下の通りである。
いわゆる「横型構造」の半導体発光素子1の場合には、ICPエッチングによりn型半導体層15の一部上面を露出させ、露出したn型半導体層15の上層にn側電極を、p型半導体層43の上層にp側電極をそれぞれ形成する。そして、各素子同士を例えばレーザダイシング装置によって分離し、電極に対してワイヤボンディングを行う。ここで、「横型構造」とは、n型半導体層15の上層に形成されるn側電極と、p型半導体層43の上層に形成されるp側電極とが、基板に対して同方向に形成されてなる構造を指す。
一方、いわゆる「縦型構造」の半導体発光素子1の場合には、p型半導体層43の上層にp側電極となる金属電極(反射電極)、ハンダ拡散層、及びハンダ層を形成する。そして、ハンダ層を介して、導体又は半導体で構成された支持基板(例えばCuW基板)を貼り合わせた後、上下を反転させて基板11をレーザ照射等の方法により剥離する。その後、n型半導体層15の上層にn側電極を形成する。以下、横型構造と同様に、素子分離及びワイヤボンディングを行う。ここで、「縦型構造」とは、n側電極とp側電極とが、基板を挟んで反対方向に形成されてなる構造を指す。
<第二実施形態>
本発明の半導体発光素子の第二実施形態につき、説明する。なお、第一実施形態と共通の部分についてはその旨を記載して説明を割愛する。
図12は、半導体発光素子の第二実施形態の構造を模式的に示す断面図である。図12に示す半導体発光素子1aは、図1に示す半導体発光素子1と比較して、超格子層20と活性層30の間に正孔障壁層17を更に備える点のみが異なり、他は共通である。
正孔障壁層17は、Siがドープされた窒化物半導体層で構成されている。この正孔障壁層17の機能につき、図13に示す半導体発光素子1aのエネルギーバンド図と、図8Bに示した半導体発光素子1のエネルギーバンド図を対比して説明する。
図8Bに示す半導体発光素子1のエネルギーバンド図によれば、超格子層20と活性層30の間でバンドが傾きを有している。これに対し、図13に示す半導体発光素子1aのエネルギーバンド図によれば、正孔障壁層17の存在によって超格子層20と活性層30の間でエネルギーバンドギャップが拡がっており、超格子層20と活性層30の間のバンド図が平坦化されていることが分かる。
「課題を解決するための手段」において上述したように、第三層33と第一層31の接合面近傍において、活性層の価電子帯のバンド図には溝が形成され、この溝に正孔が二次元的に蓄積される(二次元正孔ガス)。この正孔は、二次元方向に高い移動度を有するため、p型半導体層43側から活性層30へと注入される正孔が、電子と再結合することなく活性層30を越えてしまうオーバーフロー現象が生じる可能性が考えられる。
正孔のオーバーフロー現象が生じると、活性層とn型半導体層の間に形成されたGaN/InGaNの超格子層20のInGaNによって形成される井戸領域に当該正孔が蓄積される。この結果、n型半導体層15から注入された電子が、超格子層20内において正孔と再結合し、所望以外の波長の光が生じる。この結果、活性層内で生じる光のピーク波長とは異なるピーク波長を示す光が生じることとなり好ましくない。
図13に示すエネルギーバンド図によれば、正孔障壁層17によってバンド図が押し上げられたことで、活性層30をオーバーフローした正孔が超格子層20内に流入することが抑制される。これにより、GaN/InGaNの超格子層20内における不所望光の発生が抑制される。
なお、正孔障壁層17として構成する窒化物半導体層に対してSiを高濃度でドープすればするほどバンド図を平坦化することができる。しかし、Si濃度が5×1019/cmを超えると、窒化物半導体層の表面荒れが現れるため、5×1018/cm以上、5×1019/cm以下のSi濃度とするのが好適である。5×1018/cmより低いSi濃度の場合は、正孔のオーバーフローに対する抑制効果が低い。
また、図3A及び図3Bを参照して上述したように、1×1019/cm以上の極めて高いSi濃度を示す窒化物半導体層を、良好な表面状態で実現するためには正孔障壁層17としてAlGaNを用いるのが好適である。1×1019/cm未満のSi濃度の範囲内であれば、GaNを用いるものとしても構わない。
本実施形態の半導体発光素子1aを製造する際には、ステップS3とステップS4の間に、正孔障壁層17を形成するための下記ステップS3Aを更に追加すればよい。
(ステップS3A)
第一実施形態と同様にステップS1〜S3を実行後、炉内温度を引き続き820℃とした状態で、流量が15.2μmol/minのTMG、流量が1μmol/minのTMA、流量が0.002μmol/minのテトラエチルシラン及び流量が375000μmol/minのアンモニアを処理炉内に400秒間供給するステップを行う。これにより、Si濃度が3×1019/cm、厚みが20nm、Al組成6%の、正孔障壁層17としてのAlGaN層が超格子層20の上面に形成される。
ステップS4以下の製造工程は第一実施形態と同様であるため説明を割愛する。
<第三実施形態>
本発明の半導体発光素子の第三実施形態につき、説明する。なお、第三実施形態は、活性層30の構成のみが異なるものであり、他は第一実施形態又は第二実施形態と共通である。
上述した実施形態では、活性層30の全周期にわたってAlGaNで構成される第三層33を設けるものとした。しかし、第三層33は全ての周期において備えなくてもよい。特に、活性層30のうち、p型半導体層43に近い位置にのみ第三層33を備え、n型半導体層15に近い位置には第三層33を備えない構成とするのも好適である。この場合、活性層30は、p型半導体層43に近い位置においては、第一層31、第二層32及び第三層33が周期的に形成され、n型半導体層15に近い位置において第一層31及び第二層32が周期的に形成される。
図14は、第二実施形態の半導体発光素子1aの構成において、p型半導体層43に近い位置にのみ第三層33を備え、n型半導体層15に近い位置には第三層33を備えない構成とした場合のエネルギーバンド図である。図13においてエネルギーバンド図を示した半導体発光素子1と同様に、活性層30は5周期の構造としている。しかし、n型半導体層15に近い位置の2周期については、活性層30を第一層31及び第二層32の周期構造としている。なお、p型半導体層43に近い3周期については、図13に示したものと同様、活性層30を第一層31、第二層32、及び第三層33の周期構造としている。
上述したように、AlGaNで構成された第三層33は、GaN(又はIn組成の低いInGaN)で構成される第一層31よりもエネルギーバンドギャップが大きいため、電子がp型半導体層43側へと移動する際のエネルギー障壁を構成している。しかし、図8Bの構成では、n型半導体層15の近傍にも第三層33によるエネルギー障壁が形成される。この結果、n型半導体層15から供給される電子が、n型半導体層15に近い位置に形成されたこのエネルギー障壁によって移動が阻まれ、第二層32によって構成される井戸領域内に電子が取り込まれる確率が低下してしまう可能性がある。
これに対し、図14の構成であれば、活性層30のうち、n型半導体層15側に形成された領域においては第三層33が存在しないため、電子の移動を阻む高いエネルギー障壁が存在しない。従って、半導体発光素子1に電圧を印加すると、第三層33が形成された箇所まで活性層30内に電子が高い確率で流入する。そして、第三層33のエネルギー障壁によって一部の電子の移動が阻まれることで、第二層32によって構成される井戸領域に高い確率で電子を取り込むことができる。この結果、井戸領域において電子と正孔を高い確率で再結合させることができる。つまり、図14のエネルギーバンド図を示す素子構成とすることで、図13のエネルギーバンド図を示す素子構成よりも発光効率を向上させることができる。
この構成を有する半導体発光素子1aを作製する場合には、ステップS4の初期においてはステップS4a及びステップS4cを繰り返し実行し、その後、ステップS4a、ステップS4b、及びステップS4cを繰り返し実行すればよい。なお、それ以外の工程については、上述した方法と同様である。
なお、上記では第二実施形態の半導体発光素子1aの場合を採り上げて説明したが、第一実施形態の半導体発光素子1において、p型半導体層43に近い位置にのみ第三層33を備え、n型半導体層15に近い位置には第三層33を備えない構成としても構わない。
1,1a : 半導体発光素子
2 : 伝導帯
3 : 価電子帯
11 : 基板
13 : アンドープのGaN層
15 : n型半導体層
17 : 正孔障壁層
20 : 超格子層
21 : 超格子層を構成するGaN層
23 : 超格子層を構成するInGaN層
30 : 活性層
31 : 活性層を構成する第一層
32 : 活性層を構成する第二層
33 : 活性層を構成する第三層
41 : アンドープのGaN層
43 : p型半導体層
50 : 比較例の半導体発光素子が備える活性層
51 : 比較例の半導体発光素子が備える活性層を構成するGaN層
52 : 比較例の半導体発光素子が備える活性層を構成するInGaN層
55 : 比較例の半導体発光素子が備えるn型半導体層
57 : 比較例の半導体発光素子が備える電子ブロック層
60 : 比較例の半導体発光素子
62 : 伝導帯
63 : 価電子帯
71 : アンドープGaN層由来の欠陥
72 : 活性層由来の欠陥

Claims (8)

  1. ピーク発光波長が530nm以上の半導体発光素子であって、
    n型半導体層と、
    前記n型半導体層の上層に形成された活性層と、
    前記活性層の上層に形成されたp型半導体層とを有し、
    前記活性層は、InX1Ga1−X1N(0≦X1≦0.01)で構成された第一層、InX2Ga1−X2N(0.2<X2<1)で構成された第二層、及びAlY1Ga1−Y1N(0<Y1<1)で構成された第三層が積層され、少なくとも前記第一層及び前記第二層が周期的に形成され
    前記第二層は、膜厚が2.4nm以上2.8nm以下のIn X2 Ga 1−X2 N(0.28≦X2≦0.33)で構成され、
    前記第一層の膜厚をT1、前記第二層の膜厚をT2、前記第三層の膜厚をT3としたときに、5T2≦T1≦10T2、且つ、T3<T2の関係を満たすことを特徴とする半導体発光素子。
  2. 前記活性層は、前記p型半導体層に近い位置において、前記第一層、前記第二層及び前記第三層が周期的に形成されてなり、前記n型半導体層に近い位置において前記第一層及び前記第二層が周期的に形成されてなることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記n型半導体層の上層に形成された、異なるバンドギャップを持つ複数の窒化物半導体の積層体からなる超格子層を有し、
    前記活性層が、前記超格子層の上層に形成されていることを特徴とする請求項1又は2に記載の半導体発光素子。
  4. 前記超格子層と前記活性層の間に、窒化物半導体層で構成された正孔障壁層を有することを特徴とする請求項に記載の半導体発光素子。
  5. 前記正孔障壁層は、Si濃度が5×1018/cm以上、5×1019/cm以下の窒化物半導体層で構成されていることを特徴とする請求項に記載の半導体発光素子。
  6. 前記第三層がAlY1Ga1−Y1N(0.2≦Y1≦0.5)で構成されていることを特徴とする請求項1〜のいずれか1項に記載の半導体発光素子。
  7. 前記n型半導体層は、Si濃度が3×1019cm以上のAlGaNで構成されていることを特徴とする請求項1〜のいずれか1項に記載の半導体発光素子。
  8. 前記超格子層が第四層と第五層の積層体で構成され、
    前記第五層はInGaN層であり、
    前記第四層は、GaN層、又は前記第五層よりIn組成の低いInGaN層であることを特徴とする請求項3〜5のいずれか1項に記載の半導体発光素子。
JP2014020387A 2014-02-05 2014-02-05 半導体発光素子及びその製造方法 Active JP5861947B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014020387A JP5861947B2 (ja) 2014-02-05 2014-02-05 半導体発光素子及びその製造方法
PCT/JP2015/052791 WO2015119066A1 (ja) 2014-02-05 2015-02-02 半導体発光素子
CN201580005053.5A CN105917478A (zh) 2014-02-05 2015-02-02 半导体发光元件
US15/116,268 US20170012166A1 (en) 2014-02-05 2015-02-02 Semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014020387A JP5861947B2 (ja) 2014-02-05 2014-02-05 半導体発光素子及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015149342A JP2015149342A (ja) 2015-08-20
JP2015149342A5 JP2015149342A5 (ja) 2015-11-26
JP5861947B2 true JP5861947B2 (ja) 2016-02-16

Family

ID=53777871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014020387A Active JP5861947B2 (ja) 2014-02-05 2014-02-05 半導体発光素子及びその製造方法

Country Status (4)

Country Link
US (1) US20170012166A1 (ja)
JP (1) JP5861947B2 (ja)
CN (1) CN105917478A (ja)
WO (1) WO2015119066A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135954B2 (ja) * 2015-10-22 2017-05-31 ウシオ電機株式会社 窒化物半導体発光素子
DE102016112294A1 (de) * 2016-07-05 2018-01-11 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge
CN109643645B (zh) * 2016-08-31 2023-02-28 国立研究开发法人科学技术振兴机构 化合物半导体及其制造方法以及氮化物半导体
CN106653964B (zh) * 2016-12-29 2018-08-31 厦门市三安光电科技有限公司 一种led外延结构
DE102017109804A1 (de) * 2017-05-08 2018-11-08 Osram Opto Semiconductors Gmbh Halbleiterlaser
KR102517883B1 (ko) 2017-06-01 2023-04-04 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체 및 그 제조 방법
JP6438542B1 (ja) * 2017-07-27 2018-12-12 日機装株式会社 半導体発光素子
JP7149486B2 (ja) * 2020-04-21 2022-10-07 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102675A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 半導体発光素子
JP4032636B2 (ja) * 1999-12-13 2008-01-16 日亜化学工業株式会社 発光素子
KR100631971B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광 소자
JP4835010B2 (ja) * 2005-03-17 2011-12-14 パナソニック株式会社 窒化ガリウム系化合物半導体発光ダイオードおよび照明装置
KR20090117538A (ko) * 2008-05-09 2009-11-12 삼성전기주식회사 질화물 반도체 발광소자
JP5549338B2 (ja) * 2010-04-09 2014-07-16 ウシオ電機株式会社 紫外光放射用窒素化合物半導体ledおよびその製造方法
JP5372045B2 (ja) * 2011-02-25 2013-12-18 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
US20170012166A1 (en) 2017-01-12
JP2015149342A (ja) 2015-08-20
WO2015119066A1 (ja) 2015-08-13
CN105917478A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
JP5861947B2 (ja) 半導体発光素子及びその製造方法
JP5533744B2 (ja) Iii族窒化物半導体発光素子
JP5634368B2 (ja) 半導体装置
JP5306254B2 (ja) 半導体発光素子
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP2007134507A (ja) 半導体発光素子、および半導体発光素子を作製する方法
JP2008288397A (ja) 半導体発光装置
JP6128138B2 (ja) 半導体発光素子
JP5983684B2 (ja) Led素子
JP5522147B2 (ja) 窒化物半導体発光素子、及び、窒化物半導体発光素子の作製方法
US9818907B2 (en) LED element
JP2007200933A (ja) 窒化物系半導体素子の製造方法
JP5800251B2 (ja) Led素子
JP6135954B2 (ja) 窒化物半導体発光素子
JP2008118048A (ja) GaN系半導体発光素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008227103A (ja) GaN系半導体発光素子
JP5800252B2 (ja) Led素子
US10038118B2 (en) Light emitting element
WO2014115800A1 (ja) Led素子
WO2016088732A1 (ja) 半導体発光素子
JP2012256948A (ja) 半導体発光素子
JP2011223043A (ja) 半導体発光素子、および半導体発光素子を作製する方法
JP2009026956A (ja) 発光素子、発光素子のための基板生産物、および発光素子を作製する方法
JP2014078763A (ja) 窒化物半導体発光素子、及び、窒化物半導体発光素子の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151009

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20151009

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20151124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151210

R150 Certificate of patent or registration of utility model

Ref document number: 5861947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250