JP2005072310A - Iii族窒化物系化合物半導体の製造方法 - Google Patents

Iii族窒化物系化合物半導体の製造方法 Download PDF

Info

Publication number
JP2005072310A
JP2005072310A JP2003300955A JP2003300955A JP2005072310A JP 2005072310 A JP2005072310 A JP 2005072310A JP 2003300955 A JP2003300955 A JP 2003300955A JP 2003300955 A JP2003300955 A JP 2003300955A JP 2005072310 A JP2005072310 A JP 2005072310A
Authority
JP
Japan
Prior art keywords
crystal growth
semiconductor layer
layer
group iii
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003300955A
Other languages
English (en)
Other versions
JP4457609B2 (ja
Inventor
Tetsuya Taki
瀧  哲也
Yasuhisa Ushida
泰久 牛田
Kazuki Nishijima
和樹 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2003300955A priority Critical patent/JP4457609B2/ja
Priority to US10/924,260 priority patent/US20050076828A1/en
Publication of JP2005072310A publication Critical patent/JP2005072310A/ja
Application granted granted Critical
Publication of JP4457609B2 publication Critical patent/JP4457609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/14Feed and outlet means for the gases; Modifying the flow of the reactive gases

Abstract

【課題】低転位の成長を促す、簡単で効率的な結晶成長方法を提供する。
【解決手段】半導体層を結晶成長させる際に結晶成長面に供給する III族元素及びV族元素の各材料ガスの単位時間当たりの供給量の比のことを以下V/III 比と言う。基板1またはその付近では、先に結晶成長させる半導体層AのV/III 比を後から結晶成長させる半導体層BのV/III 比よりも小さく設定する。これにより、半導体層Aの横方向の結晶成長は半導体層Bの横方向の結晶成長よりも抑制されるので、半導体層Aは相対的には縦方向の結晶成長が促進される。半導体層Aの結晶成長過程では、最初の結晶成長面σが殆ど平らな場合でも、上記の半導体層AのV/III 比や、或いは結晶成長温度TA などを最適化することにより、半導体層Aの上面を、その後積層される半導体層Bの横方向成長作用を発現させるのに十分な起伏のある凹凸形状にすることができる。
【選択図】図1−B

Description

本発明は、半導体の結晶成長により良質な III族窒化物系化合物半導体を製造する方法に関する。
この製造方法は、LEDやLDなどの半導体発光素子や半導体受光素子のみならず、その他、圧力センサ等を始めとする各種の電子デバイスの半導体基板の製造に大いに有用なものである。
結晶成長基板や或いは半導体結晶の結晶成長面に凹凸を設けて、その上に積層すべき半導体結晶の低転位の結晶成長を促す結晶成長方法を開示する文献としては、例えば下記の特許文献1〜特許文献4などがある。
これらの従来技術は、結晶成長基板や或いは半導体結晶の結晶成長面に対して、機械的な形状加工を施すことにより、上記の様なELO成長を促す結晶成長方法を実現するものである。
特開2000−124500 特開2002−241192 特開2002−164296 特開2002−280609
しかしながら、これらの文献(特許文献1〜特許文献4)に見られる結晶成長方法においては、上記の通り、結晶成長基板や或いは半導体結晶の結晶成長面に対して機械的な形状加工を施す必要がある。したがって、従来のこれらの製造方法では、凹凸を設ける結晶成長面の形状設計や形状加工に少なからぬ手間隙を要する。即ち、上記の従来技術は、製品開発過程や、生産ラインにおける生産効率の面で必ずしも望ましい結晶成長方法を提供するものではない。
本発明は、上記の課題を解決するために成されたものであり、その目的は、目的の半導体結晶の単位面積辺りの転位密度やピット密度を効果的に抑制することである。
また、本発明の更なる目的は、目的の半導体結晶の低転位の結晶成長を促す、従来よりも簡単で効率的な結晶成長方法を提供することである。
ただし、上記の個々の目的は、本発明の個々の手段の内の少なくとも何れか1つによって、個々に達成されれば十分なのであって、本願の個々の発明は、上記の全ての課題を同時に解決し得る手段が存在することを必ずしも保証するものではない。
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第1の手段は、半導体の結晶成長により III族窒化物系化合物半導体を製造する工程において、 III族元素の材料ガスを単位時間当たりaIII [μmol /min]の割合で供給し、かつ、V族元素の材料ガスを単位時間当たりaV [μmol /min]の割合で供給して、基板またはバッファ層が供する結晶成長面の上に III族窒化物系化合物半導体から成る半導体層Aを成長させる第1の結晶成長工程と、 III族元素の材料ガスを単位時間当たりbIII [μmol /min]の割合で供給し、かつ、V族元素の材料ガスを単位時間当たりbV [μmol /min]の割合で供給して、半導体層Aの上に III族窒化物系化合物半導体から成る半導体層Bを成長させる第2の結晶成長工程とを設け、比RA (≡aV /aIII )を比RB (≡bV /bIII )よりも小さくすることにより、第1の結晶成長工程における半導体層Aの横方向の結晶成長速度vLAを、第2の結晶成長工程における半導体層Bの横方向の結晶成長速度vLBよりも小さくすることである。
この結晶成長速度vLAと結晶成長速度vLBの格差は、半導体層Aと半導体層Bの各層において非晶質の部分が形成されない範囲において、極力大きいことが望ましい。
ただし、ここで言う「 III族窒化物系化合物半導体」一般には、2元、3元、又は4元の「Al1-x-y Gay Inx N;0≦x≦1,0≦y≦1,0≦1−x−y≦1」成る一般式で表される任意の混晶比の半導体が含まれ、更に、p型或いはn型の不純物が添加された半導体もまた、これらの「 III族窒化物系化合物半導体」の範疇である。
また、上記の III族元素(Al,Ga,In)の内の少なくとも一部をボロン(B)やタリウム(Tl)等で置換したり、或いは、窒素(N)の少なくとも一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)等で置換したりした半導体等をもまた、これらの「 III族窒化物系化合物半導体」の範疇とする。
また、上記のp型の不純物(アクセプター)としては、例えば、マグネシウム(Mg)や、或いはカルシウム(Ca)等の公知のp型不純物を添加することができる。
また、上記のn型の不純物(ドナー)としては、例えば、シリコン(Si)や、硫黄(S)、セレン(Se)、テルル(Te)、或いはゲルマニウム(Ge)等の公知のn型不純物を添加することができる。
また、これらの不純物(アクセプター又はドナー)は、同時に2元素以上を添加しても良いし、同時に両型(p型とn型)を添加しても良い。
また、結晶成長基板としては、公知或いは任意のものを使用することができる。例えば、AlGaNから成るバルク結晶やGaNから成るバルク結晶などを上記の基板として用いても良い。基板として上記の III族窒化物系化合物半導体を用いる場合には、必ずしもバッファ層を成膜する必要はない。
また、 III族窒化物系化合物半導体とは異なる異種基板を用いても良い。この場合には、通常、格子定数差による悪影響を緩和するためにバッファ層を設ける。これらの異種基板としては、例えば、サファイア、シリコン、或いは炭化シリコンなどの周知の基板が適用可能である。
また、半導体層Aと半導体層Bは、必ずしも同一組成比の III族窒化物系化合物半導体から形成する必要はない。
尚、半導体基板上に結晶成長させる III族窒化物系化合物半導体(各半導体層)の結晶成長方法としては、MOVPE法、HVPE法、或いはMBE法などを用いることができる。
また、本発明の第2の手段は、上記の第1の手段において、各比の値を「RA <900<RB 」とすることである。
比RB のより望ましい範囲は、1000以上である。
また、本発明の第3の手段は、上記の第1又は第2の手段において、比RA を「100<RA <800」とすることである。
また、本発明の第4の手段は、上記の第1乃至第3の何れか1つの手段において、第2の結晶成長工程における半導体層Bの結晶成長温度TB を、第1の結晶成長工程における半導体層Aの結晶成長温度TA 以上に設定することである。
また、本発明の第5の手段は、上記の第4の手段において、各結晶成長温度を「TA [℃]≦1000[℃]≦TB [℃]」とすることである。
また、本発明の第6の手段は、上記の第1乃至第5の何れか1つの手段において、半導体層Aの膜厚を0.3μm以上にすることである。
より望ましくは、積層する半導体層Aの膜厚は0.5μm以上が良い。
また、本発明の第7の手段は、上記の第1乃至第6の何れか1つの手段において、半導体層Aの膜厚を1μm以下にすることである。
また、本発明の第8の手段は、上記の第1乃至第7の何れか1つの手段において、半導体層Bの上に III族窒化物系化合物半導体から成る半導体層Cを成長させる第3の結晶成長工程を設け、この第3の結晶成長工程における、 III族元素の材料ガスの単位時間当たりの供給量cIII [μmol /min]に対するV族元素の材料ガスの単位時間当たりの供給量cV [μmol /min]の比RC (=cV /cIII )を、「RA <RC ≦RB 」となる様に設定することである。
ただし、上記の半導体層Bと半導体層Cは、必ずしも同一組成比の III族窒化物系化合物半導体から形成する必要はない。
また、本発明の第9の手段は、上記の第8の手段において、「RC ≦1200≦RB 」となる様に設定することである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第1の手段によれば、半導体層Aの横方向の結晶成長は半導体層Bの横方向の結晶成長よりも抑制されるので、半導体層Aは相対的には縦方向(成長軸方向)の結晶成長が促進される。図1−A,Bは、その様な結晶成長の様子を表現した半導体層の模式的な断面図である。この様な結晶成長過程(第1の結晶成長工程)では、基板1またはバッファ層2が供する結晶成長面σの凹凸が縦方向に強調されて現れる。或いは、最初の結晶成長面σが殆ど平らな場合でも、上記の半導体層Aの比RA (≡aV /aIII ;以下この様な比をV/III 比と言うことがある.)や、或いは結晶成長温度TA などを最適化することにより、半導体層Aの上面を、その後積層される半導体層Bの横方向成長作用を発現させるのに十分な起伏のある凹凸形状にすることができる。
このため、上記の様な従来のELO成長法に見られる、結晶成長基板(基板1)や或いは半導体結晶(バッファ層2)の結晶成長面σに対して機械的な形状加工を施す製造工程に付いては、その実施の必要がなくなる。
即ち、その後の第2の結晶成長工程では、上部に十分に起伏のある凹凸形状が形成された半導体層Aの上に、横方向の成長速度が比較的大きな半導体層Bが積層されるので、半導体層Aの上面に形成される凹部は、良好に半導体層Bの横方向成長によって埋まり、同時に半導体層Bの低転位の結晶成長が促される(図1−B)。
これらの作用により、結晶成長基板や或いは半導体結晶の結晶成長面に対して機械的な形状加工を施すことなく、半導体層Bを良好に結晶成長させることができるので、本発明の第1の手段によれば、結晶性の良好な III族窒化物系化合物半導体(半導体層B)を従来よりも簡単に得ることができる。したがって、本発明によれば、半導体デバイスの生産性を大きく向上させることができる。
また、本発明によれば、結晶性の良い高品質の III族窒化物系化合物半導体を製造することができるため、例えばLEDを製造する際などには、駆動電圧が低く、高輝度で、高静電耐圧の製品を製造することができる等の効果が得られる。
また、各層の横方向の結晶成長速度vLAと結晶成長速度vLBの格差は、半導体層Aと半導体層Bの各層において非晶質の部分が形成されない範囲において、極力大きいことが望ましいが、本発明の第2の手段によれば、その様な格差を効果的に得ることができる。
比RB のより望ましい範囲は、1000以上である。この値は小さいと上記の格差を十分に確保することが難しくなり、また、品質面では大きい方が良いが、飽和点があり、大き過ぎると材料が無駄になり、その分生産コストが低下する。
また、特に、本発明の第3の手段によれば、半導体層Aの結晶性を確保しつつ半導体層Aの横方向の結晶成長速度vLAを効果的に抑制することができる。
また、本発明の第4或いは第5の手段などによっても、結晶成長速度vLAと結晶成長速度vLBの格差を効果的に得ることができる。
この様な温度設定に関わる作用原理や、より望ましい設定基準などに付いては、例えば「特開2000−357820」や「特開2003−68662」或いは「特開平11−220169」などに記載されている結晶成長技法などを参考にしても良い。
V/III 比や結晶成長温度などに関する、具体的かつ最適な結晶成長条件に付いては、後述の実施例の所で詳しく例示する。
また、本発明の第6の手段によれば、半導体層Aの上部に形成される凹凸が縦方向に必要かつ十分に強調され、その結果、半導体層Bが横方向に成長する余地が十分に確保できる。このため、本発明の第6の手段によれば、半導体層Bの低転位の結晶成長が促され、良質の III族窒化物系化合物半導体(半導体層B)が得られる。
また、本発明の第7の手段によれば、サファイア基板などの異種基板を用いている場合に、基板と III族窒化物系化合物半導体(半導体層A,半導体層B)との間に働く応力の発生が効果的に抑制できる。異種基板を用いる場合、半導体層Aの膜厚は、より望ましくは、0.7μm以下が良い。
これらの条件設定により、異種基板を用いた場合にも、反りや転位やクラックなどの発生密度を効果的に抑制することができる。
また、本発明の第8の手段によれば、半導体層Cの結晶成長過程において、横方向の成長作用と縦方向の成長作用とが最も理想的な割合で獲得できるので、結晶品質の高い III族窒化物系化合物半導体(半導体層C)を得ることができる。
「RA <RC 」とすべき理由は、半導体層Aでは横方向の結晶成長速度vLAを極力抑制した方が良いためである。一方、「RC ≦RB 」とすべき理由は、半導体層Bでは横方向の結晶成長速度vLBを十分に得る必要があるためである。言い換えれば、半導体層Cの結晶成長過程においては、縦方向の結晶成長作用をより強調すべき第1の結晶成長工程と、横方向の結晶成長作用をより強調すべき第2の結晶成長工程との間の中間的な条件設定が望ましい。これにより、両方向の成長作用が適度にバランスされ、その結果、表面が平坦で結晶品質の高い III族窒化物系化合物半導体(半導体層C)を得ることができる。
これらの設定条件に従えば、例えばLEDを製造する際などには、駆動電圧(Vf )が低く、高輝度で、高静電耐圧の製品を製造することができる。例えば「RC ≦RB 」と成る様に比RC の値を比RB の値よりも幾分か小さく設定すれば、特に、発光素子の駆動電圧の抑制に、顕著な効果があることが経験的に確認されている。
特に、サファイア基板上にバッファ層を介して、窒化ガリウム(GaN)から成る本発明の半導体層A,B,Cを順次積層する場合においては、RC とRB の間の最適な境界値Rthは、約1200程度であった(本発明の第9の手段)。
この最適な境界値Rth(RC ≦Rth≦RB )は、勿論、積層する III族窒化物系化合物半導体(半導体層B,C)の混晶比や、或いは添加/置換する不純物の量等にも依存するが、概ね1000以上が適当である。
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明を具現する実施形態は、以下に示す個々の詳細な形態に限定されるものではない。
図2に、本発明の実施例に係る半導体発光素子100の模式的な断面図を示す。半導体発光素子100では、本図2に示す様に、厚さ約300μmのサファイヤ基板101の上に、窒化アルミニウム(AlN)から成る膜厚約30nmのバッファ層102が成膜され、その上にノンドープのGaNから成る膜厚約700nmの半導体層103が成膜され、その上にシリコン(Si)を1×1018/cm3ドープしたGaNから成る膜厚約4μmのn型コンタクト層104(高キャリヤ濃度n+層)が形成されている。
ただし、上記のノンドープのGaNから成る半導体層103は、膜厚500nmの前述の半導体層Aと、膜厚200nmの前述の半導体層Bとから成る2層構造を有する。勿論、半導体層Bよりも半導体層Aの方を先に結晶成長によって積層する(第1の結晶成長工程)。
また、上記のシリコン(Si)を1×1018/cm3ドープしたGaNから成る膜厚約4μmのn型コンタクト層104(高キャリヤ濃度n+層)が、前述の半導体層Cに相当する。
更に、このn型コンタクト層104(半導体層C)の上には、膜厚3nmのノンドープIn0.03Ga0.97Nから成る層1051と膜厚20nmのノンドープGaNから成る層1052とを5ペア積層して構成される多重層(静電耐圧向上層)105が形成されている。
また、その上には、膜厚3nmのノンドープIn0.2Ga0.8Nから成る井戸層1061と膜厚20nmのノンドープGaNから成る障壁層1062とを3ペア積層することにより構成される多重量子井戸構造の発光層106が形成されている。
更に、この発光層106の上には、Mgを2×1019/cm3ドープした膜厚25nmのp型Al0.15Ga0.85Nから成るp型半導体層107が形成されており、また、p型半導体層107の上には、Mgを8×1019ドープした膜厚100nmのp型GaNから成るp型コンタクト層108が積層されている。
又、p型コンタクト層108の上には金属蒸着による透光性薄膜p電極110が、n型コンタクト層104上にはn電極140が形成されている。透光性薄膜p電極110は、p型コンタクト層108に直接接合する膜厚約1.5nmのコバルト(Co)より成る第1層111と、このコバルト膜に接合する膜厚約6nmの金(Au)より成る第2層112とで構成されている。
厚膜p電極120は、膜厚約18nmのバナジウム(V)より成る第1層121と、膜厚約15μmの金(Au)より成る第2層122と、膜厚約10nmのアルミニウム(Al)より成る第3層123とを透光性薄膜p電極110の上から順次積層させることにより構成されている。
多層構造のn電極140は、n型コンタクト層104の一部露出された部分の上から、膜厚約18nmのバナジウム(V)より成る第1層141と膜厚約100nmのアルミニウム(Al)より成る第2層142とを積層させることにより構成されている。
また、最上部には、SiO2 膜より成る保護膜130が形成されている。
サファイヤ基板101の底面に当たる反対側(外側)の最下部には、膜厚約500nmのアルミニウム(Al)より成る反射金属層150が、金属蒸着により一様に成膜されている。
尚、この反射金属層150は、Rh,Ti,W等の金属の他、TiN,HfN等の窒化物などからも形成することができる。
以下、このLED(半導体発光素子100)の製造方法について説明する。
上記半導体発光素子100は、有機金属気相成長法(MOVPE法)による気相成長により製造された。用いられたガスは、アンモニア(NH3) 、キャリアガス(H2,N2) 、トリメチルガリウム(Ga(CH3)3)(以下「TMG 」と記す)、トリメチルアルミニウム(Al(CH3)3)(以下「TMA 」と記す)、トリメチルインジウム(In(CH3)3)(以下「TMI 」と記す)、シラン(SiH4)、及びビスシクロペンタジエニルマグネシウム(Mg(C5H5)2) (以下「CP2Mg 」と記す)である。
まず最初に、有機洗浄により洗浄したa面を主面とした単結晶のサファイア基板101をMOVPE 装置の反応室に載置されたサセプタに装着する。次に、常圧でH2を反応室に流しながら温度1150℃で基板101をベーキングした。
次に、基板101の温度を400℃まで降温して、H2、NH3 及びTMA を供給してAlN のバッファ層102を約30nmの膜厚に形成した。
(1)第1の結晶成長工程(:半導体層103の結晶成長)
次に、基板101を1100℃にまで昇温し、H2 、NH3 、及びTMGを供給し、膜厚約500nmのGaNから成る前述の半導体層Aを形成した。この時の III族元素ガス(TMG )の供給量aIII とV族元素ガス(NH3 )の供給量aV は、以下の結晶成長条件1の通りであった。
〔結晶成長条件1〕
ガス供給量aIII : 570[μmol /min]
ガス供給量aV : 131100[μmol /min]
V/III 比RA : 230(≡aV /aIII
(2)第2の結晶成長工程(:半導体層103の結晶成長)
次に、基板101の温度を保持したまま、H2 、NH3 、及びTMGを供給し、膜厚約200nmのGaNから成る前述の半導体層Bを形成した。この時の III族元素ガス(TMG )の供給量aIII とV族元素ガス(NH3 )の供給量aV は、以下の結晶成長条件2の通りであった。
〔結晶成長条件2〕
ガス供給量bIII : 570[μmol /min]
ガス供給量bV :672600[μmol /min]
V/III 比RB : 1180(≡bV /bIII
(3)第3の結晶成長工程(:n型コンタクト層104の結晶成長)
次に、基板101の温度を保持したまま、H2 、NH3 、TMG及びシランを供給し、膜厚約4.0μm、電子濃度2×1018cm-3のシリコン(Si)ドープのGaNから成るn型コンタクト層104(前述の半導体層C)を形成した。この時の III族元素ガス(TMG )の供給量cIII とV族元素ガス(NH3 )の供給量cV は、以下の結晶成長条件3の通りであった。
〔結晶成長条件3〕
ガス供給量cIII : 570[μmol /min]
ガス供給量cV :672600[μmol /min]
V/III 比RC : 1180(≡cV /cIII
その後、各半導体層105、106、107、108を以下の通り、結晶成長により順次積層した。
(多重層105の結晶成長)
静電耐圧向上作用を奏する多重層105は、膜厚3nmのノンドープIn0.03Ga0.97Nから成る層1051と膜厚20nmのノンドープGaNから成る層1052とを5ペア積層して構成される。
この時、層1051は、結晶成長温度を850℃に設定して、N2 、NH3 、TMG及びTMIを供給することにより積層する。
また、層1052は、結晶成長温度を850℃に保持して、N2 、NH3 及びTMGを供給することにより積層する。
(発光層106の結晶成長)
多重量子井戸構造の発光層106は、膜厚3nmのノンドープIn0.2Ga0.8Nから成る井戸層1061と膜厚20nmのノンドープGaNから成る障壁層1062とを3ペア積層することにより構成される。
この時、層1061は、結晶成長温度を730℃に設定して、N2 、NH3 、TMG及びTMIを供給することにより積層する。
また、層1062は、結晶成長温度を850℃に設定して、N2 、NH3 及びTMGを供給することにより積層する。
(p型半導体層107の結晶成長)
その後、基板101の温度を1000℃に昇温し、キャリアガスをH2 に変更して、TMGと、TMAと、CP2 Mgを供給することにより、膜厚約20nm、濃度5×1019/cm3 のマグネシウム(Mg)をドープしたp型Al0.15Ga0.85Nから成るp型半導体層107を形成した。
(p型コンタクト層108の結晶成長)
最後に、基板101の温度を1000℃に保持し、H2 をキャリアガスとして、NH3 と、TMGと、CP2 Mgを供給して、膜厚約85nm、濃度5×1019/cm3 のMgをドープしたp型GaNから成るp型コンタクト層108を形成した。
以上に示した工程が、 III族窒化物系化合物半導体から成る各半導体層の結晶成長工程である。
以上の結晶成長工程の後、p型コンタクト層108の上にエッチングマスクを形成し、所定領域のマスクを除去して、マスクで覆われていない部分のp型コンタクト層108、p型半導体層107、発光層106、多重層(静電耐圧向上層)105、n型コンタクト層104の一部を塩素を含むガスによる反応性イオンエッチングによりエッチングして、n型コンタクト層104の表面を露出させた。
次に、以下の手順で、n型コンタクト層104に接合する負電極140と、p型コンタクト層108に接合する透光性薄膜正電極110とを形成した。
(1) 蒸着装置にて、10-4Paオーダ以下の高真空に排気した後、表面に略一様に膜厚約1.5nmのCoを成膜し、このCoより形成された薄膜正電極第1層111の上に膜厚約6nmのAuより成る薄膜正電極第2層112を成膜する。
(2) 次に、表面上にフォトレジストを一様に塗布して、フォトリソグラフィにより、p型コンタクト層108の上に積層する、透光性薄膜正電極110の形成部分以外のフォトレジストを除去する。
(3) 次に、エッチングにより露出しているCo、Auを除去した後、フォトレジストを除去して、p型コンタクト層108上に透光性薄膜正電極110を形成する。
(4) 次に、フォトレジストを塗布し、フォトリソグラフィによりn型コンタクト層104の露出面上の所定領域に窓を形成して、10-4Paオーダ以下の高真空に排気した後、膜厚約17.5nmのバナジウム(V) 層141と、膜厚約1.8μmのアルミニウム(Al)層142とを順次蒸着した。次に、フォトレジストを除去する。これによりn型コンタクト層104の露出面上に負電極140が形成される。
上記の工程により形成された透光性薄膜正電極110上に、更に、厚膜正電極120を形成するために、フォトレジストを一様に塗布して、厚膜正電極120の形成部分のフォトレジストに窓を開ける。その後、膜厚約17.5nmのバナジウム(V)層121と、膜厚約1.5μmの金(Au)層122と、膜厚約10nmのアルミニウム(Al)層123とを透光性薄膜正電極110の上に順次蒸着により成膜させ、(4) の工程と同様にリフトオフ法により厚膜正電極120を形成する。
(5) その後、n型コンタクト層と負電極140、並びに、p型コンタクト層108と透光性薄膜正電極110とのコンタクト抵抗を低減させるための熱処理(シンタリング)を行った。即ち、試料雰囲気を真空ポンプで排気し、O2ガスを供給して圧力10Paとし、その状態で雰囲気温度を約 570℃にして、約4 分程度加熱した。
その後、上部に露出している最上層に一様にSiO2 より成る保護膜130を形成し、フォトレジストの塗布、フォトリソグラフィー工程を経て、厚膜正電極120および負電極140に外部露出部分ができるようにほぼ同面積の窓をそれぞれ一つづつウエットエッチングにより形成した。
また、サファイア基板の裏面には、蒸着により、Rhの反射膜を形成した。
以上の様にして、図2に示した半導体発光素子100を形成した。
図3に2つの半導体発光素子(本願発明品と比較対象品)の多重層105積層前のPLスペクトル(フォトルミネッセンス)を例示し、図4に、上記の実施例1における本発明の効果を具体的に例示する。ただし、試作した比較対象品においては、前述の半導体層A,Bから成る半導体層103は全く積層せず、かつ、n型コンタクト層104の膜厚は約5μmとした。その他の積層構成や結晶成長条件などについては、半導体発光素子100と比較対象品との間には差異は設けなかった。
また、図3のグラフにおける比較対象品の発光強度に関しては、グラフの見易さを考慮に入れ、測定値の10倍の値を表記した。
本願発明品である半導体層103、104のPLスペクトルのピーク波長は362nm〜363nmの範囲にあり、比較的鋭い狭線化を示した。その半値幅は約10.5nmであった。
一方、周知の従来技術によって製造された上記の比較対象品では、発光ピークの波長は359nm〜360nmと、上記の半導体層103、104に対して略同等の値を示したものの、半値幅は約16.3nmであり、ピーク波長における発光強度に関しては、半導体発光素子100の約1/50程度しか示さなかった。
また、各発光素子の駆動電圧を測定した結果、半導体発光素子100では約3.2Vと比較的低かったのに対し、上記の比較対象品では約3.5Vと比較的高かった。
また、各発光素子の静電耐圧を測定した結果、半導体発光素子100では約400Vと比較的高かったのに対し、上記の比較対象品では約250Vと低かった。
また、各発光素子とそれぞれ同一条件下で製造した各n型コンタクト層104の(10−10)面における転位密度をそれぞれ測定した結果、半導体発光素子100のn型コンタクト層104の転位密度は、3×108 cm-2と比較的低かったのに対し、上記の比較対象品の転位密度は、7×108 cm-2と高いことが判った。
これらの測定結果から、本発明を適用して製造した上記の半導体発光素子100においては、前述の半導体層A,Bから成る半導体層103の作用により、n型コンタクト層104の転位密度が効果的に抑制されたため、上記の様な良好な諸特性が効果的に確保できたものと考えられる。
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
(変形例1)
例えば、上記の実施例1では、異種基板(サファイア基板)の上にバッファ層を成膜してから、本発明の半導体層A,B,Cを順次積層したが、窒化ガリウム(GaN)のバルク結晶からなる基板を最初の結晶成長基板として用いても良い。この場合には、バッファ層の成膜が必要なく、また、応力の発生する恐れも殆どないため、製造上の制約が少なくなり、よって、生産性や結晶品質の面で更に有利となる点が増える。
このような事情としては、例えば、前述の本発明の第7の手段の効果のところで説明した事情などがある。即ち、例えば窒化ガリウム(GaN)などの III族窒化物系化合物半導体を最初の結晶成長基板(図1の基板1)として用いれば、その後に積層される半導体層A,B,Cや、或いは発光層などとの間では、格子定数差や熱膨張係数差などを小さく抑制できる。したがって、この様な構成によれば、素子内に発生する応力を効果的に抑制でき、よって、クラックや転位などの発生に対する抑制効果が得られる。
従来は、窒化ガリウム(GaN)のバルク結晶を製造、販売する業者が殆どなかったため、その様な方法が取られることは極めて少なかったが、最近では、窒化ガリウム(GaN)のバルク結晶を製造、販売する業者が出てきており、今後は、窒化ガリウム(GaN)のバルク結晶からなる基板を最初の結晶成長基板(図1の基板1)として用いる製造方法も、工業的に十分に現実的な手法と成りつつある。
本発明によって得られる III族窒化物系化合物半導体(半導体層B,半導体層C)は、半導体結晶材料として優れたものとなる。このため、本発明によって得られる III族窒化物系化合物半導体は、例えば、発光ダイオード、半導体レーザなどの半導体発光素子、半導体受光素子、半導体圧力センサ等々、あらゆる半導体デバイスに大いに有用となり得る。特に、電子デバイスの結晶成長基板としての役割は広範に期待することができる。
結晶成長の様子を表現した半導体層Aの模式的な断面図 結晶成長の様子を表現した半導体層Bの模式的な断面図 半導体発光素子100の断面図 半導体層のフォトルミネッセンスを例示するグラフ 本発明の効果を具体的に例示する表
符号の説明
σ : 基板またはバッファ層が半導体層Aに対して供するの結晶成長面
1 : 基板
2 : バッファ層
A : 第1の結晶成長工程で積層する半導体層( III族窒化物系化合物半導体)
B : 第2の結晶成長工程で積層する半導体層( III族窒化物系化合物半導体)
C : 第3の結晶成長工程で積層する半導体層( III族窒化物系化合物半導体)
III : 半導体層Aの結晶成長時の III族元素の材料ガス供給量[μmol /min]
V : 半導体層Aの結晶成長時のV族元素の材料ガス供給量[μmol /min]
A : 半導体層Aの結晶成長時のV/III 比(≡aV /aIII
A : 半導体層Aの結晶成長温度[℃]
III : 半導体層Bの結晶成長時の III族元素の材料ガス供給量[μmol /min]
V : 半導体層Bの結晶成長時のV族元素の材料ガス供給量[μmol /min]
B : 半導体層Bの結晶成長時のV/III 比(≡bV /bIII
B : 半導体層Bの結晶成長温度[℃]
III : 半導体層Cの結晶成長時の III族元素の材料ガス供給量[μmol /min]
V : 半導体層Cの結晶成長時のV族元素の材料ガス供給量[μmol /min]
C : 半導体層Cの結晶成長時のV/III 比(≡cV /cIII
C : 半導体層Cの結晶成長温度[℃]
100: 半導体発光素子(LED)
101: サファイヤ基板
102: バッファ層
103: ノンドープGaN層(…半導体層A,B)
104: n型コンタクト層(…半導体層C)
105: 多重層(…静電耐圧向上層)
106: 発光層
107: p型半導体層
108: p型コンタクト層
110: 透光性薄膜p電極
120: p電極
130: 保護膜
140: n電極
150: 反射金属層

Claims (9)

  1. 半導体の結晶成長により III族窒化物系化合物半導体を製造する方法であって、
    III族元素の材料ガスを単位時間当たりaIII [μmol /min]の割合で供給し、かつ、
    V族元素の材料ガスを単位時間当たりaV [μmol /min]の割合で供給して、
    基板またはバッファ層が供する結晶成長面の上に III族窒化物系化合物半導体から成る半導体層Aを成長させる第1の結晶成長工程と、
    III族元素の材料ガスを単位時間当たりbIII [μmol /min]の割合で供給し、かつ、
    V族元素の材料ガスを単位時間当たりbV [μmol /min]の割合で供給して、
    前記半導体層Aの上に III族窒化物系化合物半導体から成る半導体層Bを成長させる第2の結晶成長工程と
    を有し、
    比RA (≡aV /aIII )を比RB (≡bV /bIII )よりも小さくする
    ことにより、
    第1の結晶成長工程における前記半導体層Aの横方向の結晶成長速度vLAを、第2の結晶成長工程における前記半導体層Bの横方向の結晶成長速度vLBよりも小さくした
    ことを特徴とする III族窒化物系化合物半導体の製造方法。
  2. 前記比RA 及び前記比RB は、式「RA <900<RB 」を満たす
    ことを特徴とする請求項1に記載の III族窒化物系化合物半導体の製造方法。
  3. 前記比RA は、式「100<RA <800」を満たす
    ことを特徴とする請求項1または請求項2に記載の III族窒化物系化合物半導体の製造方法。
  4. 第2の結晶成長工程における前記半導体層Bの結晶成長温度TB を、
    第1の結晶成長工程における前記半導体層Aの結晶成長温度TA 以上に設定する
    ことを特徴とする請求項1乃至請求項3の何れか1項に記載の III族窒化物系化合物半導体の製造方法。
  5. 前記結晶成長温度TA 及び前記結晶成長温度TB は、
    式「TA [℃]≦1000[℃]≦TB [℃]」を満たす
    ことを特徴とする請求項4に記載の III族窒化物系化合物半導体の製造方法。
  6. 前記半導体層Aの膜厚は0.3μm以上である
    ことを特徴とする請求項1乃至請求項5の何れか1項に記載の III族窒化物系化合物半導体の製造方法。
  7. 前記半導体層Aの膜厚は1μm以下である
    ことを特徴とする請求項1乃至請求項6の何れか1項に記載の III族窒化物系化合物半導体の製造方法。
  8. 前記半導体層Bの上に III族窒化物系化合物半導体から成る半導体層Cを成長させる第3の結晶成長工程を有し、
    第3の結晶成長工程における、 III族元素の材料ガスの単位時間当たりの供給量cIII [μmol /min]に対するV族元素の材料ガスの単位時間当たりの供給量cV [μmol /min]の比RC (=cV /cIII )は、
    式「RA <RC ≦RB 」を満たす
    ことを特徴とする請求項1乃至請求項7の何れか1項に記載の III族窒化物系化合物半導体の製造方法。
  9. 前記比RB 及び前記比RC は、
    式「RC ≦1200≦RB 」を満たす
    ことを特徴とする請求項8に記載の III族窒化物系化合物半導体の製造方法。
JP2003300955A 2003-08-26 2003-08-26 窒化ガリウム(GaN)の製造方法 Expired - Fee Related JP4457609B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003300955A JP4457609B2 (ja) 2003-08-26 2003-08-26 窒化ガリウム(GaN)の製造方法
US10/924,260 US20050076828A1 (en) 2003-08-26 2004-08-24 Process for fabrication of III nitride-based compound semiconductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003300955A JP4457609B2 (ja) 2003-08-26 2003-08-26 窒化ガリウム(GaN)の製造方法

Publications (2)

Publication Number Publication Date
JP2005072310A true JP2005072310A (ja) 2005-03-17
JP4457609B2 JP4457609B2 (ja) 2010-04-28

Family

ID=34405716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300955A Expired - Fee Related JP4457609B2 (ja) 2003-08-26 2003-08-26 窒化ガリウム(GaN)の製造方法

Country Status (2)

Country Link
US (1) US20050076828A1 (ja)
JP (1) JP4457609B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344930A (ja) * 2005-04-07 2006-12-21 Showa Denko Kk Iii族窒化物半導体素子の製造方法
JP2012530027A (ja) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート 異種基板、それを利用した窒化物系半導体素子及びその製造方法
JP2013136512A (ja) * 2005-05-06 2013-07-11 Freiberger Compound Materials Gmbh Iii−n基板製造方法
JP2017147464A (ja) * 2010-05-07 2017-08-24 住友化学株式会社 半導体基板
JP2020033212A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
JP2020033211A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020045233A1 (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020085111A1 (ja) * 2018-10-26 2020-04-30 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020096045A1 (ja) * 2018-11-08 2020-05-14 株式会社サイオクス 窒化物半導体基板の製造方法および積層構造体
WO2020121837A1 (ja) * 2018-12-14 2020-06-18 株式会社サイオクス 窒化物半導体基板の製造方法、および窒化物半導体基板
JP2020189762A (ja) * 2019-05-20 2020-11-26 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080149946A1 (en) 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系iii−v族化合物層の成長方法およびそれを用いた基板の製造方法
WO2001025511A1 (en) * 1999-10-01 2001-04-12 Cornell Research Foundation, Inc. Single step process for epitaxial lateral overgrowth of nitride based materials
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP2002222771A (ja) * 2000-11-21 2002-08-09 Ngk Insulators Ltd Iii族窒化物膜の製造方法、iii族窒化物膜の製造用下地膜、及びその下地膜の製造方法
US6630692B2 (en) * 2001-05-29 2003-10-07 Lumileds Lighting U.S., Llc III-Nitride light emitting devices with low driving voltage

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344930A (ja) * 2005-04-07 2006-12-21 Showa Denko Kk Iii族窒化物半導体素子の製造方法
JP2013136512A (ja) * 2005-05-06 2013-07-11 Freiberger Compound Materials Gmbh Iii−n基板製造方法
US9115444B2 (en) 2005-05-06 2015-08-25 Freiberger Compound Materials Gmbh Method for producing III-N layers, and III-N layers or III-N substrates, and devices based thereon
JP2012530027A (ja) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート 異種基板、それを利用した窒化物系半導体素子及びその製造方法
JP2017147464A (ja) * 2010-05-07 2017-08-24 住友化学株式会社 半導体基板
WO2020045234A1 (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020033211A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020045233A1 (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020045235A1 (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
JP2020033210A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP2020033212A (ja) * 2018-08-29 2020-03-05 株式会社サイオクス 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
US11908688B2 (en) 2018-08-29 2024-02-20 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate and layered structure
CN112930423A (zh) * 2018-10-26 2021-06-08 赛奥科思有限公司 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
JP2020070229A (ja) * 2018-10-26 2020-05-07 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
CN112930423B (zh) * 2018-10-26 2024-02-02 住友化学株式会社 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
WO2020085111A1 (ja) * 2018-10-26 2020-04-30 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020096045A1 (ja) * 2018-11-08 2020-05-14 株式会社サイオクス 窒化物半導体基板の製造方法および積層構造体
JP2020075837A (ja) * 2018-11-08 2020-05-21 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020121837A1 (ja) * 2018-12-14 2020-06-18 株式会社サイオクス 窒化物半導体基板の製造方法、および窒化物半導体基板
JP2020097510A (ja) * 2018-12-14 2020-06-25 株式会社サイオクス 窒化物半導体基板の製造方法、および窒化物半導体基板
US11873578B2 (en) 2018-12-14 2024-01-16 Sumitomo Chemical Company, Limited Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
JP2020189762A (ja) * 2019-05-20 2020-11-26 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP7339019B2 (ja) 2019-05-20 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
US20050076828A1 (en) 2005-04-14
JP4457609B2 (ja) 2010-04-28

Similar Documents

Publication Publication Date Title
JP3567790B2 (ja) Iii族窒化物系化合物半導体発光素子
KR100902576B1 (ko) N형 ⅲ족 질화물 반도체 적층구조
US7646027B2 (en) Group III nitride semiconductor stacked structure
JP2005277374A (ja) Iii族窒化物系化合物半導体発光素子及びその製造方法
JP4882618B2 (ja) GaN系半導体発光ダイオードの製造方法
US7456445B2 (en) Group III nitride semiconductor light emitting device
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP4457609B2 (ja) 窒化ガリウム(GaN)の製造方法
JP2007258529A (ja) Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法及びランプ
KR101852519B1 (ko) 광학 소자의 제조 방법
JP4214859B2 (ja) 窒化ガリウム(GaN)基板の製造方法
JP4781028B2 (ja) Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子の製造方法
JP5327778B2 (ja) 半導体素子およびその製造方法
JP6319975B2 (ja) 窒化物半導体混晶の製造方法
JP2008235758A (ja) 化合物半導体エピタキシャル基板の製造方法
JP2005085932A (ja) 発光ダイオード及びその製造方法
JP2001077413A (ja) Iii族窒化物半導体発光素子およびその製造方法
JP6242238B2 (ja) 窒化物半導体多元混晶の製造方法
JP2006237539A (ja) Iii族窒化物系化合物半導体素子の製造方法
JP4487712B2 (ja) 発光ダイオードの製造方法
JP2005129923A (ja) 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法
JP2007288052A (ja) Iii族窒化物半導体発光素子の製造方法
JP3874779B2 (ja) Geドープn型III族窒化物半導体層状物及びその製造方法、ならびにそれを用いたIII族窒化物半導体発光素子
JP6066530B2 (ja) 窒化物半導体結晶の作製方法
JP5834495B2 (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

R150 Certificate of patent or registration of utility model

Ref document number: 4457609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees