JP2012530027A - 異種基板、それを利用した窒化物系半導体素子及びその製造方法 - Google Patents

異種基板、それを利用した窒化物系半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2012530027A
JP2012530027A JP2012514892A JP2012514892A JP2012530027A JP 2012530027 A JP2012530027 A JP 2012530027A JP 2012514892 A JP2012514892 A JP 2012514892A JP 2012514892 A JP2012514892 A JP 2012514892A JP 2012530027 A JP2012530027 A JP 2012530027A
Authority
JP
Japan
Prior art keywords
layer
nitride
buffer layer
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012514892A
Other languages
English (en)
Inventor
ソンミン・ファン
グアンヒョン・バイク
ヨンゴン・セオ
ヒョンドゥー・ユン
ジェーヒュン・パーク
Original Assignee
コリア エレクトロニクス テクノロジ インスティチュート
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090053115A external-priority patent/KR101028585B1/ko
Priority claimed from KR1020100029342A external-priority patent/KR101104239B1/ko
Application filed by コリア エレクトロニクス テクノロジ インスティチュート filed Critical コリア エレクトロニクス テクノロジ インスティチュート
Publication of JP2012530027A publication Critical patent/JP2012530027A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、異種基板と、それを利用した窒化物系半導体素子及びその製造方法に関し、異種基板の無極性または半極性面に結晶成長モードを調節し、高品質の無極性または半極性窒化物層を形成するためのものである。無極性または半極性面のうち１つを有するベース基板を準備し、用意したベース基板の面に窒化物系結晶成長核層を形成する。結晶成長核層の上に第１バッファー層を成長させ、且つ、水平方向に比べて垂直方向にさらに速く成長させる。第１バッファー層上に水平成長層を成長させ、且つ、垂直方向に比べて水平方向にさらに速く成長させる。また、水平成長層上に第２バッファー層を成長させる。この際、第１バッファー層上の水平成長層と第２バッファー層との間に複数の孔を有する窒化シリコン層をさらに形成することができる。

Description

本発明は、半導体素子及びその製造方法に関し、より詳細には、サファイアのような異種基板の無極性または半極性面に結晶成長モードを調節し、高品質の無極性または半極性窒化物層が形成された異種基板と、それを利用した窒化物系半導体素子及びその製造方法に関する。
半導体素子の製造時に基材として使用される、窒化ガリウム（ＧａＮ）のような窒化物系単結晶半導体基板は、大部分がｃ面（｛０００１｝面）の窒化物薄膜であって、主にサファイア基板のｃ面（｛０００１｝面）上に有機金属化学蒸着法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線蒸着法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）またはＨＶＰＥ（ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）の方法で成長させることによって得られる。
このように製造されたｃ面窒化物系単結晶膜は、ｃ−結晶軸方向に、例えば、ガリウム層と窒素層が繰り返して積層されていて、極性（ｐｏｌａｒｉｔｙ）を呈するようになる。例えば、ｃ面のＧａＮ／ＡｌＧａＮ／ＩｎＧａＮヘテロ構造体の場合、自発分極（ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌａｒｉｚａｔｉｏｎ）または圧電分極（ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｏｌａｒｉｚａｔｉｏｎ）により形成される強い電場（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）によりヘテロ構造体内の電子バンド構造（ｅｌｅｃｔｒｏｎｉｃ ｂａｎｄ ｓｔｒｕｃｔｕｒｅ）を傾けるようにして、キャリア再結合率を減少させ、その結果、量子効率を低める。
詳しく説明すれば、ｃ−結晶軸の成長方向に偏向の非連続性（ｐｏｌａｒｉｚａｔｉｏｎ ｄｉｓｃｏｎｔｉｎｕｉｔｙ）が存在し、表面や界面に固定されたシート電荷（ｓｈｅｅｔ ｃｈａｒｇｅ）を生成し、その結果として生ずる内部電場が量子井戸（ｑｕａｎｔｕｍ ｗｅｌｌ）内にある電子と正孔波動関数（ｗａｖｅ ｆｕｎｃｔｉｏｎ）を分離させて、発光を長波長側に移動させ、電場印加時に、短波長側に発光波長が移動することによって、長波長用素子の開発を難しくしている。
これに対し、ａ面（｛１１−２０｝面）、ｍ面（｛１−１００｝面）窒化物系結晶は、無極性（ｎｏｎ−ｐｏｌａｒ）特性を有しているため、前述したようなｃ面窒化物系単結晶の問題点、すなわち分極による内部電場により量子効率が減少する問題点を克服することができる。ａ面窒化物系結晶は、分極場（ｐｏｌａｒｉｚａｔｉｏｎ ｆｉｅｌｄ）がないため、バンド曲がり（ｂａｎｄ ｂｅｎｄｉｎｇ）が起きず、無極性結晶面にＡｌＧａＮ／ＧａＮ／ＩｎＧａＮ量子井戸を成長させた構造では、シュタルク効果（Ｓｔａｒｋ ｅｆｆｅｃｔ）が観察されないので、ａ面の無極性窒化物系ヘテロ構造体は、高効率の紫外線−可視光線領域の発光素子とＨＥＭＴ（ｈｉｇｈｅｌ ｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）に有用に使用されることができる可能性を有する。
また、ａ面窒化物系膜は、ｃ面窒化物系単結晶膜より高濃度ｐ−ドープ（ｄｏｐｉｎｇ）が可能である。何故なら、ａ面では、活性化エネルギ（ａｃｔｉｖａｔｉｏｎ ｅｎｅｒｇｙ）が１１８ｍｅＶであり、ｃ面では、１７０ｍｅＶであって、ａ面でのエネルギーが極めて低いからである。また、一般的に、ＧａＮでＡｌが多く含まれるほど、ドープ効率は急激に低下するようになるが、これにより、ａ面では、ｃ面に比べて相対的にドープが高くなる。
このように、無極性面窒化物系単結晶膜がｃ面に比べてさらに多い長所を有するにもかかわらず、基板として製造及び商用化されていない理由は、滑らかな膜の表面を得にくいし、また、相対的にｃ面に比べて多い内部欠陥を有しているからである。
具体的には、ａ面窒化物系単結晶膜は、ｒ面（｛１−１０２｝面）サファイア単結晶基材上に成長させて得られる。この場合、偏平な形状の膜ではなく、｛１０１０｝面よりなる山脈（ｒｉｄｇｅ）が０００１方向に伸びているもののような表面形状の窒化物膜が形成され、格子定数の異方性と共に、面内（ｉｎ−ｐｌａｎｅ）の熱膨脹係数の結晶学的方向による大きい異方性に起因して、窒化物の〈１−１００〉方向に強い圧縮応力が作用するようになる。
このようなａ面窒化物単結晶を厚膜または薄膜で成長させる場合には、山脈構造が合体（coalescence）されない膜が成長され、これは、膜の内部に多い欠陥を形成する。良くない表面形状及び欠陥は、素子の製造を困難にし、基板表面に存在することによって、窮極的に、最終薄膜素子の性能発現に悪影響を与えるようになる。
したがって、本発明の目的は、多重のバッファー層を使用して、無極性、または半極性面の窒化物層の表面形状を平坦化し、内部欠陥を低減することができる窒化物が積層された異種基板と、それを利用した窒化物系半導体素子及びその製造方法を提供することにある。
また、本発明の他の目的は、異種基板の無極性または半極性面に平坦な窒化物層を容易に形成し、収率を向上させることができる窒化物が積層された異種基板と、それを利用した窒化物系半導体素子及びその製造方法を提供することにある。
上記目的を達成するために、本発明は、異種基板の無極性または半極性面に結晶成長モードを調節し、高品質の窒化物層が形成された異種基板と、それを利用した半導体素子及びその製造方法を提供する。
本発明は、ベース基板、結晶成長核層、第１バッファー層、水平成長層及び第２バッファー層を備えて構成される異種基板を提供する。前記ベース基板は、無極性または半極性面のうち１つを有する。前記結晶成長核層は、ベース基板の面に形成される。前記第１バッファー層は、結晶成長核層の上に成長され、水平方向に比べて垂直方向にさらに速く成長される。前記水平成長層は、前記第１バッファー層上に成長され、垂直方向に比べて水平方向にさらに速く成長される。また、前記第２バッファー層は、前記水平成長層上に成長される。
本発明による異種基板は、前記第１バッファー層と、前記水平成長層または前記第２バッファー層の界面または内部に形成され、均一に複数の孔が形成された少なくとも１つの窒化シリコン（ＳｉＮｘ）層をさらに備える。この際、前記窒化シリコン層の孔を通じて前記窒化シリコン層の下方の結晶が成長し、前記窒化シリコン層の上を覆う。
また、本発明は、無極性または半極性面のうち１つを有するベース基板を準備する準備段階と、前記ベース基板の面に窒化物系結晶成長核層を形成する結晶成長核層形成段階と、前記結晶成長核層の上に第１バッファー層を成長させ、且つ、水平方向に比べて垂直方向にさらに速く成長させる第１バッファー層成長段階と、前記第１バッファー層上に水平成長層を成長させ、且つ、垂直方向に比べて水平方向にさらに速く成長させる水平成長層成長段階と、前記水平成長層上に第２バッファー層を成長させる第２バッファー層成長段階とを備える窒化物が積層された異種基板の製造方法を提供する。
また、本発明は、前述した窒化物が積層された異種基板を利用した窒化物系半導体素子を提供する。窒化物系半導体素子は、前述した窒化物が積層された異種基板と、前記第２バッファー層上に形成されたｎタイプまたはｐタイプのうち１つの第１窒化物層と、前記第１窒化物層上に形成された活性層と、前記活性層上に形成され、第１窒化物層と反対タイプの第２窒化物層とを備えることができる。
本発明によれば、ベース基板の無極性または半極性面に結晶成長モードを調節し、無極性または半極性面窒化物層を形成することによって、ベース基板の上に平坦で且つ内部欠陥が小さい無極性または半極性面窒化物層を形成することができる。すなわちベース基板の上に結晶成長核層を形成した後に、結晶成長核層の上に水平方向に比べて垂直方向にさらに速く成長するように第１バッファー層を形成し、第１バッファー層上に垂直方向に比べて水平方向にさらに速く成長するように水平成長層を形成した後に、水平成長層上に第２バッファー層を形成することによって、ベース基板の無極性または無極性面に平坦で且つ内部欠陥が小さい無極性または半極性面窒化物層を形成することができる。
特に、第１バッファー層上の水平成長層と第２バッファー層との間に複数の孔を有する窒化シリコン層を形成した後に、窒化シリコン層の孔に露出した部分を通じて結晶を成長させることによって、結晶の水平方向への成長を促進し、平坦で且つ内部欠陥が小さいａ面窒化物層を形成することができる。
本発明の実施例による窒化物が積層された異種基板の製造方法を示す流れ図である。 図１の製造方法による各段階を示す図である。 図１の製造方法による各段階を示す図である。 図１の製造方法による各段階を示す図である。 図１の製造方法による各段階を示す図である。 図１の製造方法による各段階を示す図である。 図１の製造方法による各段階を示す図である。 図１の製造方法による各段階を示す図である。 図８の結晶成長核層の厚さによるＦＷＨＭ値を示すグラフである。 図８の窒化物が積層された異種基板の第１バッファー層と水平成長層を示すＳＥＭ写真である。 図８の窒化物が積層された異種基板の水平成長層と第２バッファー層を示すＳＥＭ写真である。 図８の窒化物が積層された異種基板の２０Ｋで測定されたＰＬ結果を示すグラフである。 図８の窒化物が積層された異種基板のＡＦＭで測定した表面写真である。 図８の窒化物が積層された異種基板を利用した窒化物系半導体素子を示す断面図である。 図１４の窒化物系半導体素子のＩ−Ｖ曲線を示すグラフである。 図１４の窒化物系半導体素子のＬ−Ｉ曲線を示すグラフである。 図１４の窒化物系半導体素子に電源を印加し、発光する状態を示す写真である。 図１４の窒化物系半導体素子の方向別Ｘ線ロッキングカーブ（x-ray rocking curve）のＦＷＨＭ値を示すグラフである。 本発明の他の実施例による窒化物が積層された異種基板の製造方法を示す流れ図である。 本発明の他の実施例による窒化物が積層された異種基板の製造方法を説明するための図である。 本発明の他の実施例による窒化物が積層された異種基板の製造方法を説明するための図である。 本発明の他の実施例による窒化物が積層された異種基板の製造方法を説明するための図である。 本発明の他の実施例による窒化物が積層された異種基板の製造方法を説明するための図である。 本発明の他の実施例による窒化物が積層された異種基板の製造方法を説明するための図である。 本発明の他の実施例によって異種基板を製作した後、表面を光学顕微ミラーで観察した写真である。 本発明の他の実施例による製造方法を通じて製造された異種基板の試験片をＣＬ（Ｃａｔｈｏｄｅ Ｌｕｍｉｎｅｓｃｅｎｃｅ）で観察した写真である。 ｍｉｃｒｏ−ＰＬ（Ｐｈｏｔｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）で位置別発光程度を観察した結果を示すグラフである。 本発明の他の実施例による窒化物が積層された異種基板を利用した窒化物系半導体素子を示す断面図である。 本発明の実施例による異種基板上に形成された半導体素子を説明するための図である。 本発明の実施例による電極パターンを説明するための図である。 本発明の実施例による電極パターンを説明するための図である。 図３０及び図３１の半導体素子の軸方向による光出力の差異を示すグラフである。 本発明の他の実施例による電極パターンを説明するための図である。
以下、添付の図面を参照して本発明の実施例をさらに詳細に説明する。
本発明の実施例による窒化物が積層された異種基板の製造方法について図１〜図８を参照して説明する。ここで、図１は、本発明の実施例による窒化物が積層された異種基板の製造方法を示す流れ図である。また、図２〜図８は、図１の製造方法による各段階を示す図である。
図２に示されたように、無極性または半極性面のうち１つを有するベース基板１１を準備する（Ｓ６１）。ベース基板１１としては、サファイア基板が使用されることができ、その他、ＳｉＣまたはＺｎＯまたはＳｉのような基板が使用されることができる。この際、無極性または半極性面としては、ｃ面を除いた面であって、ａ面、ｒ面、ｍ面またはその他の面が使用されることができる。本実施例では、ベース基板１１としてｒ面を有するサファイア基板を使用した。
次に、ベース基板１１の面に結晶成長核層１２、第１バッファー層１３、水平成長層１４、窒化シリコン層１５及び第２バッファー層１７を含むａ面窒化物層１８を形成する。ａ面窒化物層１８は、ＭＯＣＶＤ、ＭＢＥまたはＨＶＰＥ方法で形成することができ、本実施例では、ＭＯＣＶＤで形成した。
次に、図３に示されたように、ベース基板１１の面に窒化物系結晶成長核層１２を形成する（Ｓ６３）。この際、窒化物系結晶成長核層１２は、４５０℃〜１３００℃、３０〜７６０ｔｏｒｒの窒素または水素雰囲気でＶ／IIIの比が５０〜３０００で形成する。結晶成長核層１２の厚さによってその上部に成長するａ面窒化物層１８の結晶性に影響を与えるので、結晶成長核層１２は、５〜７００ｎｍの厚さで形成し、好ましくは、７０〜２５０ｎｍで形成する。この際、窒化物系結晶成長核層１２は、ＧａＮ、ＡｌｘＧａ１−ｘＮ、ＩｎｘＧａ１−ｙＮ（０＜ｘ、ｙ＜１）のうち１つで形成することができる。本実施例では、窒化物系結晶成長核層１２として、ａ面ＧａＮを使用した。
次に、図４に示されたように、結晶成長核層１２上に第１バッファー層１３を成長させる（Ｓ６５）。第１バッファー層１３は、結晶成長核層１２上に水平方向に比べて垂直方向にさらに速く成長させて形成する。第１バッファー層１３は、Ｖ／IIIの比が５０〜２０００、４５０〜１３００℃及び１００〜７６０ｔｏｒｒの雰囲気で成長させる。このような条件で成長された第１バッファー層１３は、粗い表面を有するが、ｍ軸と平行な方向をＸＲＤ（Ｘ−Ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）でスキャンしたａ面のＦＷＨＭ（ｆｕｌｌ ｗｉｄｔｈ ｏｆ ｈａｌｆ ｍａｘｉｍｕｍ）値が小さくなる結果を得ることができる。
次に、図５に示されたように、第１バッファー層１３上に水平成長層１４を成長させる（Ｓ６７）。水平成長層１４は、第１バッファー層１２上に垂直方向に比べて水平方向にさらに速く成長させて形成する。水平成長層１４は、Ｖ／IIIの比が２〜１０００、８００℃〜１５００℃、１０〜３００ｔｏｒｒで成長させる。水平成長層１４は、第１バッファー層１３に比べて相対的に低いＶ／IIIの比で成長させる。このような条件で成長された水平成長層１４は、平坦なミラーのような表面を有し、ｃ軸と平行な方向にＸＲＤでスキャンしたａ面のＦＷＨＭ値が小さくなる結果を得ることができる。これは、ｃ軸方向に成長される窒化ガリウムの結晶性が良好であることを示す。また、ｃ軸と平行な方向にＸＲＤでスキャンしたａ面のＦＷＨＭ値が小さくなることを確認することができる。
次に、図６及び図７に示されたように、水平成長層１４の上または内に、或いは第１バッファー層と水平成長層との界面に複数の孔１６を有する窒化シリコン層１５（ＳｉＮｘ）を形成する（Ｓ６９）。すなわち窒化シリコン層１５を水平成長層１４の内または上に、或いは第１バッファー層と水平成長層との界面に蒸着するが、これは、ＭＯＣＶＤ内でIII族元素であるＧａ（ガリウム）、Ｉｎ（インジウム）、Ａｌ（アルミニウム）の供給を中断した状態で、ＳｉＨ４（シラン）、またはＳｉ2Ｈ６（ジシラン）とＮＨ３（アンモニア）ガスを利用して窒化シリコン層を形成する。この際、窒化シリコン層１５に自ら複数の孔１６が形成され、下方の水平成長層１４が露出するようになる。
また、図８に示されたように、窒化シリコン層１５を覆う第２バッファー層１７を成長させることによって、本実施例による窒化物が積層された異種基板１０の製造工程が完了する（Ｓ７１）。第２バッファー層１７は、Ｖ／IIIの比が５０〜２０００、４５０〜１３００℃、３０〜７６０ｔｏｒｒの雰囲気で成長させ、必要に応じて、ｎ型半導体のためにＳｉをドープする。第２バッファー層は、水平成長速度と垂直成長速度が同一であるか、または水平成長速度が速くなければならない。このような条件で成長された第２バッファー層１７は、平坦なミラー面を維持し、結晶性も良くなることを確認することができる。この際、ベース基板１１上に形成された結晶成長核層１２、第１バッファー層１３、水平成長層１４、窒化シリコン層１５及び第２バッファー層１７がａ面窒化物層１８を形成する。
特に窒化シリコン層１５の孔１６に露出した層１４上に第２バッファー層１７または水平成長層を成長させて、窒化シリコン層１５を覆うように形成される。すなわち窒化シリコン層１５の上で直接結晶は成長されず、窒化シリコン層１５の孔１６に露出した第１バッファー層１４の部分を通じて結晶が成長するようになる。この際、結晶は、図７及び図８に示されたように、垂直方向Ｖより水平方向Ｌにさらに速く成長しながら窒化シリコン層１５を覆うようになり、これにより、第２バッファー層１７は、平坦に形成され、結晶性が良好になる。
このように、本実施例では、ベース基板１１の無極性または半極性面に結晶成長モードを調節し、ａ面窒化物層１８を形成することによって、ベース基板１１上に平坦で且つ内部欠陥が小さいａ面窒化物層１８を形成することができる。すなわちベース基板１１上に結晶成長核層１２を形成した後に、結晶成長核層１２上に水平方向に比べて垂直方向にさらに速く成長するように第１バッファー層１３を形成し、第１バッファー層１３上に垂直方向に比べて水平方向にさらに速く成長するように水平成長層１４を形成した後に、水平成長層１４上に第２バッファー層１７を形成することによって、ベース基板１１上に平坦で且つ内部欠陥が小さいａ面窒化物層１８を形成することができる。
特に第１バッファー層１３上の水平成長層１４と第２バッファー層１７との間に複数の孔１６を有する窒化シリコン層１５を形成した後に、窒化シリコン層１５に露出した孔を通じて結晶を成長させることによって、結晶の水平方向への成長を促進し、平坦で且つ内部欠陥が小さいａ面窒化物層１８を形成することができる。
この際、本実施例では、Ｓ６９段階で、窒化シリコン層１５を形成する時、水平成長層１４上に形成する例を開示したが、これに限定されるものではない。例えば、窒化シリコン層は、第１バッファー層、水平成長層または第２バッファー層の界面または内部に形成されることができる。すなわち水平成長層の内部に窒化シリコン層を形成することができる。まず、第１バッファー層上に第１水平成長層を成長させる。次に、第１水平成長層上に均一に複数の孔を有する窒化シリコン層を形成する。また、窒化シリコン層の孔に露出した第１水平成長層を成長させて、窒化シリコン層を覆う第２水平成長層を成長させる。
または、第２バッファー層の内部に窒化シリコン層を形成することができる。まず、水平成長層上に第２−１バッファー層を成長させる。次に第２−１バッファー層上に均一に複数の孔を有する窒化シリコン層を形成する。また、窒化シリコン層の孔に露出した第２−１バッファー層を成長させて、窒化シリコン層を覆う第２−２バッファー層を成長させる。
好ましくは、第１バッファー層１３上の水平成長層１４と第２バッファー層１７との間に窒化シリコン層１５を形成する。一方、ベース基板１１のｒ面にａ面窒化物層を形成する時、窒化シリコン層を形成しなくてもよい。
本実施例によって製造された異種基板１０は、ベース基板１１としては、ｒ面サファイア基板を使用し、サファイア基板のｒ面にａ面窒化物層１８が形成された構造を有する。この際、ａ面窒化物１８としては、ＧａＮを使用した。このような本実施例によって製造された異種基板１０は、図９から図１３に示されたような、ベース基板１１のｒ面に平坦で且つ内部欠陥が小さいａ面窒化物層１８が形成されたことを確認することができる。
結晶成長核層１２は、図９に示されたように、１５０ｎｍの厚さを有する部分で結晶性が良いことを確認することができる。この際、図９は、結晶成長核層１２の厚さによるＦＷＨＭ値をロックキング曲線（ｒｏｃｋｉｎｇ ｃｕｒｖｅ）を示すグラフである。
第１バッファー層１３と水平成長層１４を順次に成長させる時、第１バッファー層１３は、水平成長層１４に比べて高いＶ／IIIの比及び圧力で成長させることによって、図１０に示されたように、第１バッファー層１３と水平成長層１４との界面で内部欠陥が減少することを容易に確認することができる。また、図１０は、図８の窒化物が積層された異種基板１０の第１バッファー層１３と水平成長層１４を示すＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）写真である。
第２バッファー層１７は、第１バッファー層１３の成長条件と類似な工程条件で成長させることによって、図１１に示されたように、第２バッファー層１７の表面が平坦で且つ欠陥がほとんどないことを確認することができる。また、図１１は、図８の窒化物が積層された異種基板１０の第２バッファー層１７で欠陥がほとんど消えたことを示すＴＥＭ写真である。
図１２は、２０Ｋで測定されたＰＬ（ｐｈｏｔｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）結果を示すグラフである。図１２を参照すれば、本実施例による窒化物が積層された異種基板は、バンドエッジ（ｂａｎｄ ｅｄｇｅ）で発光するピーク（ｐｅａｋ）の強度が最も強いことを確認することができる。
本実施例による窒化物が積層された異種基板の表面を１０μｍｘ１０μｍで測定したＡＦＭ（ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｅ）の表面形状を見れば、図１３に示されたように、ＲＭＳ（ｒｏｏｔ ｍｅａｎ ｓｑｕａｒｅ）の粗さが約１．２ｎｍであって、非常に平坦な表面を有していることを確認することができる。
このような本実施例による窒化物が積層された異種基板は、ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）、ＬＤ（ｌａｓｅｒ ｄｉｏｄｅ）のような発光素子を含めて多様な電子素子用基板に使用されることができる。
例えば、図１４は、本発明の実施例による窒化物が積層された異種基板１０を利用した窒化物系半導体素子１００を示す断面図である。
図１４を参照すれば、本実施例による窒化物が積層された異種基板１００は、半導体基板１０のａ面窒化物層１８上に第１窒化物層２０、活性層３０及び第２窒化物層４０が順次に積層された構造を有する緑色ＬＥＤである。ａ面窒化物層１８の厚さは、約４μｍである。第１窒化物層２０は、ｎタイプのドーパントを含むｎタイプの半導体であって、ｎ−ＧａＮ系のIII−Ｖ族窒化物系化合物半導体が使用されることができる。第１窒化物層２０は、約２μｍの厚さで形成されることができる。活性層３０は、ＩｎＧａＮ／ＧａＮ ４ＱＷｓであって、４ｎｍ／１０ｎｍの厚さで第１窒化物層２０上に形成されることができる。また、第２窒化物層は、ｐタイプのドーパントを含むｐタイプの半導体であって、ｐ−ＧａＮ系のIII−Ｖ族窒化物系化合物半導体が使用されることができる。第２窒化物層４０は、約１５０ｎｍの厚さで形成されることができる。
本実施例による窒化物系半導体素子１００は、図１５に示されたように、Ｉ−Ｖ曲線で典型的なダイオード曲線を示していることを確認することができる。また、本実施例による窒化物系半導体素子１００は、図１６及び図１７に示されたように、Ｌ−Ｉ曲線で電流が増加するにつれて輝度が増加することを確認することができる。同時に、活性層３０の厚さ、Ｉｎの濃度などによって窒化物系半導体素子１００で発生する光の色相が変更されることを確認することができる。
本実施例では、ａ面窒化物層１８上にｎタイプの第１窒化物層２０、活性層３０及びｐタイプの第２窒化物層４０が順次に積層された構造を例示したが、これに限定されるものではない。例えば、窒化物系半導体素子は、ａ面窒化物層上にｐタイプの第１窒化物層、活性層及びｎタイプの第２窒化物層が形成された構造を有することができる。
以下では、本発明の他の実施例による窒化物が積層された異種基板の製造方法について図１９〜図２４を参照して説明する。ここで、図１９は、本発明の他の実施例による窒化物が積層された異種基板の製造方法を示す流れ図である。また、図２０〜図２４は、他の実施例による窒化物が積層された異種基板の製造方法を説明するための図である。
図２０に示されたように、無極性または半極性面のうち１つを有するベース基板１１を用意する（Ｓ２６１）。ベース基板１１としては、サファイア基板が使用されることができ、その他、ＳｉＣまたはＺｎＯまたはＳｉのような基板が使用されることができる。この際、無極性または半極性面としては、ｃ面を除いた面であって、ａ面、ｒ面、ｍ面またはその他の面が使用されることができる。本実施例では、ベース基板１１としてｒ面を有するサファイア基板を使用した。
次に、図２１に示されたように、ベース基板１１の上面に誘電体を利用して誘電体膜２００を形成する（Ｓ２６３）。誘電体膜２００は、ベース基板１１と屈折率が異なる材料を使用する。この際、誘電体膜は、ＳｉＯ２、ＳｉＮなどを使用することができる。その後、図２２に示されたように、誘電体膜２００をパターニングし、誘電体膜パターン２１０を形成する（Ｓ２６５）。図２３に、ベース基板１１上に誘電体膜パターン２１０が形成された様子を示した。このようなパターニングは、誘電体膜２００上に感光膜（ｐｈｏｔｏｒｅｓｉｓｔ）を塗布した後、パターンが形成される領域を除いた残りの領域の誘電体膜２００が露出するように感光膜を除去した後、感光膜が除去された領域の誘電体膜２００をエッチングし、誘電体膜パターン２１０を形成する。
引き続いて、図２３に示されたように、複数の誘電体パターン２１０が形成されたベース基板１１上に結晶成長核層１２、第１バッファー層１３、水平成長層１４、窒化シリコン層１５及び第２バッファー層１７を含むａ面窒化物層１８を形成する。ａ面窒化物層１８は、ＭＯＣＶＤ、ＭＢＥまたはＨＶＰＥ方法で形成することができ、本実施例では、ＭＯＣＶＤで形成した。ａ面窒化物層１８の形成方法は、上記図１〜図８を参照とする詳細な説明で説明した通りである。すなわち、誘電体パターン２１０が形成されたベース基板１１上に結晶成長核層１２、第１バッファー層１３、水平成長層１４、窒化シリコン層１５及び第２バッファー層１７が順に積層された構造を有するａ面窒化物層１８を形成する。これをさらに詳しく説明すれば、次の通りである。
まず、複数の誘電体パターン２１０が形成されたベース基板１１上に結晶成長核層１２を形成する（Ｓ２６７）。この際、窒化物系結晶成長核層１２は、４５０℃〜１３００℃、３０〜７６０ｔｏｒｒの窒素または水素雰囲気でＶ／IIIの比が５０〜３０００で形成する。結晶成長核層１２の厚さによってその上部に成長するａ面窒化物層１８の結晶性に影響を与えるので、結晶成長核層１２は、５〜７００ｎｍの厚さで形成し、好ましくは、７０〜２５０ｎｍで形成する。この際、窒化物系結晶成長核層１２は、ＧａＮ、ＡｌｘＧａ１−ｘＮ、ＩｎｘＧａ１−ｙＮ（０＜ｘ、ｙ＜１）のうち１つで形成することができる。本実施例では、窒化物系結晶成長核層１２としてａ面ＧａＮを使用した。
次に、結晶成長核層１２上に第１バッファー層１３を成長させる（Ｓ２６９）。第１バッファー層１３は、結晶成長核層１２上に水平方向に比べて垂直方向にさらに速く成長させて形成する。第１バッファー層１３は、Ｖ／IIIの比が５０〜２０００、４５０〜１３００℃及び１００〜７６０ｔｏｒｒの雰囲気で成長させる。このような条件で成長された第１バッファー層１３は、粗い表面を有するが、ｍ軸と平行な方向をＸＲＤ（Ｘ−Ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）でスキャンしたａ面のＦＷＨＭ（ｆｕｌｌ ｗｉｄｔｈ ｏｆ ｈａｌｆ ｍａｘｉｍｕｍ）値が小さくなる結果を得ることができる。
次に、第１バッファー層１３上に水平成長層１４を成長させる（Ｓ２７１）。水平成長層１４は、第１バッファー層１２上に垂直方向に比べて水平方向にさらに速く成長させて形成する。水平成長層１４は、Ｖ／IIIの比が２〜１０００、８００℃〜１５００℃、１０〜３００ｔｏｒｒで成長させる。水平成長層１４は、第１バッファー層１３に比べて相対的に低いＶ／IIIの比で成長させる。このような条件で成長された水平成長層１４は、平坦なミラーのような表面を有し、ｃ軸と平行な方向にＸＲＤでスキャンしたａ面のＦＷＨＭ値が小さくなる結果を得ることができる。これは、ｃ軸方向に成長される窒化ガリウムの結晶性が良いことを示す。また、ｃ軸と平行な方向にＸＲＤでスキャンしたａ面のＦＷＨＭ値が小さくなることを確認することができる。
次に、水平成長層１４の上または内に、或いは第１バッファー層と水平成長層との界面に複数の孔１６を有する窒化シリコン層１５（ＳｉＮｘ）を形成する（Ｓ２７３）。すなわち窒化シリコン層１５を水平成長層１４の内または上に、或いは第１バッファー層と水平成長層との界面に蒸着するが、これは、ＭＯＣＶＤ内でIII族元素であるＧａ（ガリウム）、Ｉｎ（インジウム）、Ａｌ（アルミニウム）の供給を中断した状態で、ＳｉＨ４（シラン）、またはＳｉ２Ｈ６（ジシラン）とＮＨ３（アンモニア）ガスを利用して窒化シリコン層を形成する。この際、窒化シリコン層１５に自ら複数の孔１６が形成され、下方の水平成長層１４が露出するようになる。
また、窒化シリコン層１５を覆う第２バッファー層１７を成長させることによって、本実施例による窒化物が積層された異種基板１０の製造工程が完了する（Ｓ２７５）。第２バッファー層１７は、Ｖ／IIIの比が５０〜２０００、４５０〜１３００℃、３０〜７６０ｔｏｒｒの雰囲気で成長させ、必要に応じて、ｎ型半導体のためにＳｉをドープする。第２バッファー層１７は、水平成長速度と垂直成長速度が同一であるか、または水平成長速度が速くなければならない。このような条件で成長された第２バッファー層１７は、平坦なミラー面を維持し、結晶性も良くなることを確認することができる。この際、ベース基板１１上に形成された結晶成長核層１２、第１バッファー層１３、水平成長層１４、窒化シリコン層１５及び第２バッファー層１７がａ面窒化物層１８を形成する。
特に、窒化シリコン層１５の孔１６に露出した層１４上に第２バッファー層１７または水平成長層を成長させて、窒化シリコン層１５を覆うように形成される。すなわち窒化シリコン層１５の上で直接結晶は成長されず、窒化シリコン層１５の孔１６に露出した第１バッファー層１４の部分を通じて結晶が成長するようになる。この際、結晶は、前述した図７及び図８に示されたものと同様に、垂直方向Ｖより水平方向Ｌにさらに速く成長しながら窒化シリコン層１５を覆うようになり、これにより、第２バッファー層１７は、平坦に形成され、結晶性が良好になる。
前述したような本発明の他の実施例による異種基板１０は、ベース基板１１の無極性または半極性面に結晶成長モードを調節し、ａ面窒化物層１８を形成することによって、ベース基板１１上に平坦で且つ内部欠陥が小さいａ面窒化物層１８を形成することができる。すなわちベース基板１１上に結晶成長核層１２を形成した後に、結晶成長核層１２上に水平方向に比べて垂直方向にさらに速く成長するように第１バッファー層１３を形成し、第１バッファー層１３上に垂直方向に比べて水平方向にさらに速く成長するように水平成長層１４を形成した後に、水平成長層１４上に第２バッファー層１７を形成することによって、ベース基板１１上に平坦で且つ内部欠陥が小さいａ面窒化物層１８を形成することができる。特に第１バッファー層１３上の水平成長層１４と第２バッファー層１７との間に複数の孔１６を有する窒化シリコン層１５を形成した後に、窒化シリコン層１５に露出した孔を通じて結晶を成長させることによって、結晶の水平方向への成長を促進し、平坦で且つ内部欠陥が小さいａ面窒化物層１８を形成することができる。
この際、本実施例では、Ｓ２７３段階で、窒化シリコン層１５を形成する時、水平成長層１４上に形成する例を開示したが、これに限定されるものではない。例えば、窒化シリコン層は、第１バッファー層、水平成長層または第２バッファー層の界面または内部に形成されることができる。すなわち水平成長層の内部に窒化シリコン層を形成することができる。まず、第１バッファー層上に第１水平成長層を成長させる。次に、第１水平成長層上に均一に複数の孔を有する窒化シリコン層を形成する。また、窒化シリコン層の孔に露出した第１水平成長層を成長させて、窒化シリコン層を覆う第２水平成長層を成長させる。
または、第２バッファー層の内部に窒化シリコン層を形成することができる。まず、水平成長層上に第２−１バッファー層を成長させる。次に、第２−１バッファー層上に均一に複数の孔を有する窒化シリコン層を形成する。また、窒化シリコン層の孔に露出した第２−１バッファー層を成長させて、窒化シリコン層を覆う第２−２バッファー層を成長させる。
好ましくは、第１バッファー層１３上の水平成長層１４と第２バッファー層１７との間に窒化シリコン層１５を形成する。一方、ベース基板１１のｒ面にａ面窒化物層を形成する時、窒化シリコン層を形成しなくてもよい。
前述したように、本発明の他の実施例によれば、ベース基板１１上にベース基板１１と屈折率が異なる誘電体を利用して誘電体パターン２１０を形成することを特徴とする。その後、図１〜図８を参照とする実施例と同様の方法でａ面窒化物層１８を成長させて、異種基板１００を形成する。すなわち、水平成長率を強化し、ａ面窒化物層を成長させることによって、平坦な表面を得ることができる。
図２５は、本発明の他の実施例によって異種基板を製作した後、表面を光学顕微ミラーで観察した写真を示す。図示のように、屈折率の差異に起因して表面のａ面窒化物層とその下方にベース基板１１上に存在する誘電体膜パターン２１０を観察することができる。一方、図２６は、本発明の他の実施例による製造方法を通じて製造された異種基板の試験片をＣＬ（Ｃａｔｈｏｄｅ Ｌｕｍｉｎｅｓｃｅｎｃｅ）で観察した写真を示す。図示のように、誘電体膜パターン２１０上のａ面窒化物層１８の品質が非常に良好であることが分かる。
一般的な半導体素子において発光素子から光をさらに良く出るようにする方法は、次の２つがある。すなわち、ベース基板上にパターンを利用してＥＬＯＧ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒ Ｇｒｏｗｔｈ、または、ＥＬＯ、ＬＥＯ、及びＰＥＮＤＥＯなどと称する）を形成する方法があり、光の経路差を変化させることによって、光をさらに良く出るようにするＰＳＳ（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）方法がある。しかし、ＥＬＯＧを形成する方法の場合、ベース基板上に窒化物層を形成した後、パターンを形成し、さらに窒化物を形成しなければならない。すなわち、結晶性を高めるために、必ず再成長が必要である。また、ＰＳＳ方法の場合、必ずベース基板をエッチングしなければならない。一方、本発明の他の実施例の場合、ベース基板１１をエッチングすることなく、ベース基板１１上に誘電体膜パターン２１０を形成する簡単な工程の追加を通じてさらに多い光を出るようにすることができる。図２７は、ｍｉｃｒｏ−ＰＬ（Ｐｈｏｔｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）で位置別発光程度を観察した結果を示すグラフである。図示のように、誘電体パターンの上でさらに多い光が出ることを観察することができる。
前述したような本発明の他の実施例による窒化物が積層された異種基板は、ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）、ＬＤ（ｌａｓｅｒ ｄｉｏｄｅ）のような発光素子を含めて多様な電子素子用基板に使用されることができる。
例えば、図２８は、本発明の他の実施例による窒化物が積層された異種基板１０を利用した窒化物系半導体素子１００を示す断面図である。
図２８は、本発明の他の実施例によって誘電体膜パターン２１０が形成された異種基板１０上に半導体素子１００を形成したものを示す。半導体素子１００は、異種基板１０のａ面窒化物層１８上に第１窒化物層２０、活性層３０及び第２窒化物層４０が順次に積層された構造を有するＬＥＤである。ａ面窒化物層１８の厚さは、約４μｍである。第１窒化物層２０は、ｎタイプのドーパントを含むｎタイプの半導体であって、ｎ−ＧａＮ系のIII−Ｖ族窒化物系化合物半導体が使用されることができる。第１窒化物層２０は、約２μｍの厚さで形成されることができる。活性層３０は、ＩｎＧａＮ／ＧａＮ ４ＱＷｓであって、４ｎｍ／１０ｎｍの厚さで第１窒化物層２０上に形成されることができる。また、第２窒化物層は、ｐタイプのドーパントを含むｐタイプの半導体であって、ｐ−ＧａＮ系のIII−Ｖ族窒化物系化合物半導体が使用されることができる。第２窒化物層４０は、約１５０ｎｍの厚さで形成されることができる。
本実施例では、ａ面窒化物層１８上にｎタイプの第１窒化物層２０、活性層３０及びｐタイプの第２窒化物層４０が順次に積層された構造を例示したが、これに限定されるものではない。例えば、窒化物系半導体素子１００は、ａ面窒化物層上にｐタイプの第１窒化物層、活性層及びｎタイプの第２窒化物層が形成された構造を有することができる。
図２９は、本発明の実施例による異種基板上に形成された半導体素子を説明するための図である。
図１４、図２８及び図２９を参照すれば、図１４及び図２８のように、異種基板１０、第１窒化物層２０、活性層３０及び第２窒化物層４０が順に積層された構造において、第１窒化物層２０の一部が露出するように第２窒化物層４０、活性層３０及び第１窒化物層２０をエッチングする。その後、第１窒化物層２０及び第２窒化物層４０上にそれぞれ電極４００、５００を形成し、発光素子を完成する。図２９は、図１４または図２８のような半導体素子１００に電極４００、５００が形成された様子を示す。各電極４００、５００は、第１窒化物層２０及び第２窒化物層４０のドープによって、ｎ型及びｐ型電極になることができる。説明の便宜上、第１窒化物層及び第２窒化物層は、それぞれｎ型及びｐ型にドープされ、これにより、参照符号４００は、ｎ型電極であり、参照符号５００は、ｐ型電極であると仮定する。しかし、第１窒化物層２０及び第２窒化物層４０のドープによってその反対になることもできる。
一方、前述したような半導体素子は、ｃ面（｛０００１｝面）上ではないａ面（｛１１−２０｝面）またはｍ面（｛１−１００｝面）上にガリウム窒素系発光素子を形成したので、積層欠陥が発生する。このような積層欠陥は、素子の光出力を低下させて、電流の円滑な流れを妨害し、素子の信頼性を低下させる。すなわち、既存のｃ面（｛０００１｝なら）上に成長するガリウム窒素系発光素子には、多くの欠陥が存在し、素子の光効率の低下及び信頼性に否定的な影響を及ぼすようになる。ガリウム窒素系薄膜に存在する欠陥には、貫通転位（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ）と積層欠陥（ｓｔａｃｋｉｎｇ ｆａｕｌｔ）がある。第１窒化ガリウム層２０及び第２窒化ガリウム層４０は、ウルツ鉱型（ｗｕｒｔｚｉｔｅ）構造を有するが、積層欠陥（ｂａｓａｌ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）は、ジンクブレンド（ｚｉｎｃ ｂｌｅｎｄｅ）構造を有する。したがって、積層欠陥は、エネルギー間隙（ｅｎｅｒｇｙ ｂａｎｄ ｇａｐ）がウルツ鉱型構造よりさらに小さいため、ウルツ鉱型窒化ガリウム（ｗｕｒｔｚｉｔｅ ＧａＮ）と積層欠陥との界面にポテンシャル障壁（ｐｏｔｅｎｔｉａｌｂａｒｒｉｅｒ）が形成される。このような積層欠陥は、ｃ面と平行に成長するので、既存のガリウム窒素系発光素子には大きい影響を及ぼさない。しかし、一般的なガリウム窒素系発光素子とは異なって、図１４及び図２８のように、無分極（Ｎｏｎ−ｐｏｌａｒ）または半分極ガリウム窒素系発光素子の場合は、ａ面またはｍ面上に成長するので、前述した積層欠陥がａ面またはｍ面を垂直に通過して成長される。したがって、積層欠陥は、無分極または半分極ガリウム窒素系発光素子の光学的及び電気的特性に大きい影響を及ぼすようになる。
ｃ面ではないａ面またはｍ面または半分極面上に成長する無分極（Ｎｏｎ−ｐｏｌａｒ）または半分極（Ｓｅｍｉ−ｐｏｌａｒ）ガリウム窒素系発光素子を形成する場合、既存の素子製作方法を無分極及び半分極ガリウム窒素系発光素子に適用すれば、積層欠陥に起因して電流広がり現象に問題を起こし、素子の光出力を低下させ、素子の信頼性を否定的な影響を与える。したがって、本発明の実施例では、無分極及び半分極ガリウム窒素系発光素子製作する場合、その電極の形成パターン時に、前述した積層欠陥を考慮する。
図３０及び図３１は、本発明の実施例による電極パターンを説明するための図である。
図３０及び図３１に異種基板１０上に形成された半導体素子１００の平面図を示した。参照符号３００は、ｙ軸方向に形成された複数のライン形状の積層欠陥（ｂａｓａｌ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）を示し、参照符号４００は、ｎ型電極、参照符号５００は、ｐ型電極をそれぞれ示す。
積層欠陥３００は、積層欠陥の垂直方向（ｘ軸方向）にキャリアの移動を妨害する抵抗成分として作用する。すなわち、積層欠陥３００は、ｃ軸（｛０００１｝軸）方向と垂直に成長するので、ｃ軸方向にキャリアの流れを妨害する。
半導体素子は、ウェーハから複数の矩形に切断して製造し、この矩形の半導体素子（一般的に２００ｘ５００?２）を図３０のようにｙ軸と平行に製作した場合、ｘ軸にキャリアが移動する。ここで、ｘ軸は、本発明のように、無分極異種基板上に形成された場合、ｃ軸に該当する。しかし、ｘ軸と垂直に成長する積層欠陥３００に起因して、移動に妨害を受けて抵抗が非常に大きくなる。一方、図３１のように、ｙ軸に矩形の素子を製作すれば、キャリアがｙ軸に移動することができ、積層欠陥３００による妨害を受けないため、抵抗成分が追加的に発生しない。また、第１及び第２窒化物層２０、４０は、ウルツ鉱型構造を有するが、積層欠陥３００は、ジンクブレンド構造を有していて、電子有効質量がｍｅ＊＝０．１７ｍ０であって、ウルツ鉱型構造のＧａＮに比べて２０％程度小さい。したがって、キャリアがｘ軸に移動する場合、抵抗成分として作用するが、ｙ軸は、キャリアが移動することができる近道になることができる。したがって、本発明の実施例によれば、キャリアをｘ軸ではない、ｙ軸に移動することができるように電極パターンを形成する。
図30及び図31を参照すれば、ｎ型電極及びｐ型電極４００、５００が互いにｘ軸及びｙ軸を基準に互いに対向するように電極４００、５００をパターニングする。
これにより、図30のように、ｘ軸方向に長い矩形形状に半導体素子を形成する場合、積層欠陥３００がキャリア移動を妨害する抵抗成分として作用することによって、ｎ型電極及びｐ型電極４００、５００がｙ軸を基準にして互いに対向するように形成された部分４１０、５１０を通じてキャリアが移動する。
また、図３1のように、ｙ軸方向に長い矩形形状に半導体素子を形成する場合、積層欠陥３００がキャリア移動を妨害する抵抗成分として作用することによって、ｎ型電極及びｐ型電極４００、５００がｙ軸を基準にして互いに対向するように形成された部分４２０、５２０を通じてキャリアが移動する。
図３２は、図３０及び図３１の半導体素子の軸方向による光出力の差異を示すグラフである。
ここで、説明の便宜上、図30の半導体素子をｘ−ＬＥＤと称し、図３1の半導体素子をｙ−ＬＥＤと称する。積層欠陥３００に起因して、キャリアの移動距離がｘ−ＬＥＤがｙ−ＬＥＤより短いため、ｘ−ＬＥＤのように、ｘ軸方向にさらに長い矩形で製作された場合、その光出力がさらに向上することが分かる。したがって、図30のように、ｘ軸方向にさらに長い矩形で半導体素子を製造することがさらに好ましい。
図３３は、本発明の他の実施例による電極パターンを説明するための図である。
図３３に異種基板１０上に形成された半導体素子１００の平面図を示した。図示のように、本発明の他の実施例による電極パターンは、ｎ型電極４００がｐ型電極５００を取り囲むように形成する。また、ｐ型電極５００をｘ軸方向に長く形成する。したがって、積層欠陥３００によりｘ軸方向へのキャリアの移動は妨害されるが、ｙ軸方向にキャリアが無理なく移動することができる。このように、円滑な電流広がり現象（Ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）のために、ｎ型電極４００をｐ型電極５００の両方面に配置することによって、一層効果的に電流を印加することができるようにする。
前述したように、本発明によって無分極発光素子の場合、ｘ軸方向の矩形で半導体素子を製作し、電流フローを円滑にして、ｎ型電極４００での面抵抗を低めることができる。また、ｎ型電極がｐ型電極を取り囲む構造で電極をパターニングすることによって、効果的に電子を印加し、発光素子の光出力を向上させるのに役に立つ。
一方、本明細書と図面に開示された本発明の実施例は、理解を助けるために特定例を提示したものに過ぎず、本発明の範囲を限定しようとするものではない。ここに開示された実施例以外にも、本発明の技術的思想に基づく他の変形例が実施可能であることは、本発明の属する技術分野における通常の知識を有する者に自明であろう。

Claims (29)

  1. 無極性または半極性面のうち１つを有するベース基板と；
    前記ベース基板の面に形成された窒化物系結晶成長核層と；
    前記結晶成長核層の上に成長され、水平方向に比べて垂直方向にさらに速く成長された第１バッファー層と；
    前記第１バッファー層上に成長され、垂直方向に比べて水平方向にさらに速く成長された水平成長層と；
    前記水平成長層上に成長された第２バッファー層と；
    を含むことを特徴とする窒化物が積層された異種基板。
  2. 前記第１バッファー層、前記水平成長層または前記第２バッファー層の界面または内部に形成され、均一に複数の孔が形成された少なくとも１つの窒化シリコン（ＳｉＮｘ）層；をさらに含み、
    前記窒化シリコン層の孔を通じて前記窒化シリコン層の下方の結晶が成長し、前記窒化シリコン層上を覆うことを特徴とする請求項１に記載の窒化物が積層された異種基板。
  3. 前記窒化シリコン層は、前記第１バッファー層上に前記水平成長層と前記第２バッファー層との間に形成されたことを特徴とする請求項２に記載の窒化物が積層された異種基板。
  4. 前記ベース基板は、サファイア基板であることを特徴とする請求項３に記載の窒化物が積層された異種基板。
  5. 前記無極性または半極性面は、ａ面、ｒ面またはｍ面のうち１つであることを特徴とする請求項４に記載の窒化物が積層された異種基板。
  6. 前記窒化物系結晶成長核層は、無極性または半極性を有する窒化物系単結晶であることを特徴とする請求項５に記載の窒化物が積層された異種基板。
  7. 前記窒化物系結晶成長核層は、ＧａＮ、ＡｌｘＧａ１−ｘＮ、ＩｎｘＧａ１−ｙＮ（０＜ｘ、ｙ＜１）のうち１つであることを特徴とする請求項６に記載の窒化物が積層された異種基板。
  8. 前記窒化物系結晶成長核層は、４５０〜１３００℃、３０〜７６０ｔｏｒｒの窒素や水素雰囲気、Ｖ／IIIの比が５０〜３０００で成長させたことを特徴とする請求項７に記載の窒化物が積層された異種基板。
  9. 前記第１バッファー層は、Ｖ／IIIの比が５０〜２０００、４５０〜１３００℃及び１００〜７６０ｔｏｒｒで成長させたことを特徴とする請求項８に記載の窒化物が積層された異種基板。
  10. 前記水平成長層は、Ｖ／IIIの比が２〜１０００、８００〜１５００℃及び１０〜３００ｔｏｒｒで成長させたことを特徴とする請求項９に記載の窒化物が積層された異種基板。
  11. 第２バッファー層は、Ｖ／IIIの比が５０〜２０００、４５０〜１３００℃及び３０〜７６０ｔｏｒｒで成長させたことを特徴とする請求項１０に記載の窒化物が積層された異種基板。
  12. 前記窒化物系結晶成長核層は、５〜７００ｎｍの厚さを有することを特徴とする請求項１１に記載の窒化物が積層された異種基板。
  13. 前記ベース基板と異なる屈折率を有し、前記ベース基板の上面に形成される誘電体膜パターンをさらに含むことを特徴とする請求項１に記載の窒化物が積層された異種基板。
  14. 前記誘電体膜パターンは、ＳｉＯ２及びＳｉＮのうちいずれか１つであることを特徴とする請求項１３に記載の窒化物が積層された異種基板。
  15. 請求項１〜１４のいずれかに記載の窒化物が積層された異種基板と；
    前記第２バッファー層上に形成されたｎタイプまたはｐタイプのうち１つの第１窒化物層と；
    前記第１窒化物層上に形成された活性層と；
    前記活性層上に形成され、前記第１窒化物層と反対タイプの第２窒化物層と；を含むことを特徴とする窒化物系半導体素子。
  16. 前記第１及び第２窒化物層それぞれに接合する第１及び第２電極をさらに含むことを特徴とする請求項１５に記載の窒化物系半導体素子。
  17. 前記第１及び第２電極は、ｃ軸の垂直方向に互いに対向して形成されることを特徴とする請求項１６に記載の窒化物系半導体素子。
  18. 前記第１及び第２電極は、前記第１及び第２電極のうちいずれか ｎタイプ電極がｐタイプ電極を取り囲むように形成されることを特徴とする請求項１６に記載の窒化物系半導体素子。
  19. 無極性または半極性面のうち１つを有するベース基板を準備する準備段階と；
    前記ベース基板の面に窒化物系結晶成長核層を形成する結晶成長核層形成段階と；
    前記結晶成長核層の上に第１バッファー層を成長させ、且つ、水平方向に比べて垂直方向にさらに速く成長させる第１バッファー層成長段階と；
    前記第１バッファー層上に水平成長層を成長させ、且つ、垂直方向に比べて水平方向にさらに速く成長させる水平成長層成長段階と；
    前記水平成長層上に第２バッファー層を成長させる第２バッファー層成長段階と；
    を含むことを特徴とする窒化物が積層された異種基板の製造方法。
  20. 前記ベース基板は、サファイア基板であり、前記無極性または半極性面は、ａ面、ｒ面またはｍ面のうち１つであることを特徴とする請求項１９に記載の窒化物が積層された異種基板の製造方法。
  21. 前記水平成長層成長段階は、
    前記第１バッファー層上に第１水平成長層を成長させる段階と；
    前記第１水平成長層上に複数の孔を有する窒化シリコン層を形成する段階と；
    前記窒化シリコン層の孔に露出した前記第１水平成長層を成長させて、前記窒化シリコン層を覆う第２水平成長層を成長させる段階と；
    を含むことを特徴とする請求項１９に記載の窒化物が積層された異種基板の製造方法。
  22. 前記第２バッファー層成長段階は、
    前記水平成長層上に第２−１バッファー層を成長させる段階と；
    前記第２−１バッファー層上に複数の孔を有する窒化シリコン層を形成する段階と；
    前記窒化シリコン層の孔に露出した前記第２−１バッファー層を成長させて、前記窒化シリコン層を覆う第２−２バッファー層を成長させる段階と；
    を含むことを特徴とする請求項１９に記載の窒化物が積層された異種基板の製造方法。
  23. 前記水平成長層形成段階の後に行われる段階であって、前記水平成長層上に複数の孔を有する窒化シリコン層を形成する窒化シリコン層形成段階；をさらに含み、
    前記第２バッファー層成長段階で、前記窒化シリコン層の孔に露出した前記水平成長層を成長させて、前記窒化シリコン層を覆う前記第２バッファー層を成長させることを特徴とする請求項１９に記載の窒化物が積層された異種基板の製造方法。
  24. 前記準備段階の後に且つ前記結晶成長核層形成段階の前に、前記ベース基板と異なる屈折率を有する誘電体膜パターンを前記ベース基板の上面に形成する誘電体膜パターン形成段階；をさらに含むことを特徴とする請求項１９に記載の窒化物が積層された異種基板の製造方法。
  25. 前記誘電体膜パターンは、ＳｉＯ２及びＳｉＮのうちいずれか１つであることを特徴とする請求項２４に記載の窒化物が積層された異種基板の製造方法。
  26. 請求項１９〜２４のいずれか１項によって窒化物が積層された異種基板を製造する段階と；
    前記第２バッファー層上にｎタイプまたはｐタイプのうちいずれか１つのタイプを有する第１窒化物層を形成する第１窒化物層形成段階と；
    前記第１窒化物層上に活性層を形成する活性層形成段階と；
    前記活性層上に前記第１窒化物層と反対タイプの第２窒化物層を形成する第２窒化物層形成段階と；を含むことを特徴とする窒化物系半導体素子の製造方法。
  27. 前記第１及び第２窒化物層上に前記第１及び第２窒化物層それぞれに接合するように第１及び第２電極を形成する電極形成段階；をさらに含むことを特徴とする請求項２６に記載の窒化物系半導体素子の製造方法。
  28. 前記電極形成段階は、前記第１及び第２電極をｃ軸の垂直方向に互いに対向するように形成することを特徴とする請求項２７に記載の窒化物系半導体素子の製造方法。
  29. 前記電極形成段階は、前記第１及び第２電極のうちｎタイプ電極がｐタイプ電極を取り囲むように形成することを特徴とする請求項２７に記載の窒化物系半導体素子の製造方法。
JP2012514892A 2009-06-15 2010-06-15 異種基板、それを利用した窒化物系半導体素子及びその製造方法 Pending JP2012530027A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2009-0053115 2009-06-15
KR1020090053115A KR101028585B1 (ko) 2009-06-15 2009-06-15 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR1020100029342A KR101104239B1 (ko) 2010-03-31 2010-03-31 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR10-2010-0029342 2010-03-31
PCT/KR2010/003828 WO2010147357A2 (ko) 2009-06-15 2010-06-15 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
JP2012530027A true JP2012530027A (ja) 2012-11-29

Family

ID=43356887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012514892A Pending JP2012530027A (ja) 2009-06-15 2010-06-15 異種基板、それを利用した窒化物系半導体素子及びその製造方法

Country Status (3)

Country Link
US (1) US8878211B2 (ja)
JP (1) JP2012530027A (ja)
WO (1) WO2010147357A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101890751B1 (ko) 2012-09-05 2018-08-22 삼성전자주식회사 질화물 반도체 디바이스 및 그 제조 방법
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
KR102061696B1 (ko) 2013-11-05 2020-01-03 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법
KR101803929B1 (ko) * 2016-03-10 2018-01-11 주식회사 소프트에피 근자외선 발광 반도체 발광소자 및 이에 사용되는 3족 질화물 반도체 템플릿
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
JP2019151922A (ja) * 2018-02-28 2019-09-12 株式会社Flosfia 積層体および半導体装置
KR102620159B1 (ko) 2018-10-08 2024-01-02 삼성전자주식회사 반도체 발광 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2005072310A (ja) * 2003-08-26 2005-03-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2007095845A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体複合基板とそれを用いた半導体装置の製造方法
JP2008053594A (ja) * 2006-08-28 2008-03-06 Sharp Corp 窒化物半導体層の形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034862A (ja) * 1997-04-11 2008-02-14 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US7141444B2 (en) * 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP3690326B2 (ja) * 2001-10-12 2005-08-31 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US8809867B2 (en) * 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US7956360B2 (en) * 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
PL1801855T3 (pl) * 2005-12-22 2009-06-30 Freiberger Compound Mat Gmbh Proces selektywnego maskowania warstw III-N i przygotowywania wolnostojących warstw III-N lub urządzeń
KR100781659B1 (ko) * 2006-03-15 2007-12-05 서울옵토디바이스주식회사 개선된 버퍼층을 사용하여 발광 다이오드를 제조하는 방법및 그것에 의해 제조된 발광 다이오드
US8143646B2 (en) * 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
KR100972977B1 (ko) * 2007-12-14 2010-07-29 삼성엘이디 주식회사 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP2005072310A (ja) * 2003-08-26 2005-03-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2007095845A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体複合基板とそれを用いた半導体装置の製造方法
JP2008053594A (ja) * 2006-08-28 2008-03-06 Sharp Corp 窒化物半導体層の形成方法

Also Published As

Publication number Publication date
US20120086017A1 (en) 2012-04-12
WO2010147357A2 (ko) 2010-12-23
US8878211B2 (en) 2014-11-04
WO2010147357A3 (ko) 2011-03-03
WO2010147357A4 (ko) 2011-05-12

Similar Documents

Publication Publication Date Title
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
KR101173072B1 (ko) 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
US20020074561A1 (en) Semiconductor device and fabrication method thereof, and fabrication method of semiconductor substrate
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
KR20120067752A (ko) 나노구조의 발광소자
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
US20150091047A1 (en) Method of growing nitride semiconductor, method of manufacturing template for semiconductor fabrication and method of manufacturing semiconductor light emitting device using the same
JP4883931B2 (ja) 半導体積層基板の製造方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP5999916B2 (ja) 半導体素子及びその製造方法
KR20130040518A (ko) 반도체 발광소자 및 이의 제조방법
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
WO2008056632A1 (fr) Élément électroluminescent semi-conducteur gan
JP2008118048A (ja) ＧａＮ系半導体発光素子
US10763395B2 (en) Light emitting diode element and method for manufacturing same
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
US20230238246A1 (en) Large area synthesis of cubic phase gallium nitride on silicon
KR20110130165A (ko) 질화갈륨막을 포함하는 반도체 기판 및 그 제조방법과 발광소자

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150817