JP5999916B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP5999916B2
JP5999916B2 JP2012029226A JP2012029226A JP5999916B2 JP 5999916 B2 JP5999916 B2 JP 5999916B2 JP 2012029226 A JP2012029226 A JP 2012029226A JP 2012029226 A JP2012029226 A JP 2012029226A JP 5999916 B2 JP5999916 B2 JP 5999916B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
polar
solid particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012029226A
Other languages
English (en)
Other versions
JP2012169628A (ja
Inventor
商文 李
商文 李
義▲ジュン▼ 尹
義▲ジュン▼ 尹
珍燮 朴
珍燮 朴
成鉉 朴
成鉉 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
SNU R&DB Foundation
Original Assignee
Samsung Electronics Co Ltd
Seoul National University R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Seoul National University R&DB Foundation filed Critical Samsung Electronics Co Ltd
Publication of JP2012169628A publication Critical patent/JP2012169628A/ja
Application granted granted Critical
Publication of JP5999916B2 publication Critical patent/JP5999916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02398—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、光抽出効率が改善されるように非極性面を用いて形成される半導体素子及びその製造方法に関する。
異種接合半導体薄膜構造で成長した半導体物質は、半導体の格子定数あるいはバンドギャップを調節して光学的、電気的素子として利用できるという側面で産業的効用性がある。その例として、窒化物半導体は、熱的、化学的に安定して直接転移型の広いバンドギャップを持つので、異種接合トランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属電界効果トランジスタ（ＭＥＳＦＥＴ）などの電子素子材料と、短い波長帯の光を発生させるレーザーダイオード（ＬＤ）、発光ダイオード（ＬＥＤ）などの発光素子材料として活用されている。特に青色または緑色などの短波長光を生成する窒化物半導体物質系のＬＥＤは、総天然色の実現を可能にする高出力光素子であり、関連技術分野で評判になっている。
現在ｃ面のサファイア基板に極性（０００１）ｃ面方向の窒化物薄膜を形成することが商用化された技術であるが、この極性（０００１）ｃ面方向の窒化物薄膜では、内部電場による量子閉じ込めシュタルク効果（ｑｕａｎｔｕｍ−ｃｏｎｆｉｎｅｄ Ｓｔａｒｋ ｅｆｆｅｃｔ；ＱＣＳＥ）が発生して、内部量子効率には限界がある。これらの問題を解決するために、非極性窒化物光素子を成長させて量子効率を極大化することが、代案として提案されている。
サファイア基板やＳｉＣ基板などの異種基板を用いた非極性ＧａＮエピ層の場合、現在までに１０１０／ｃｍ２ほどの貫通転位密度と、１０５／ｃｍ２の非常に高い積層欠陥（ｂａｓａｌ ｓｔａｃｋｉｎｇ ｆａｕｌｔｓ、ＢＳＦ）密度を持つことが知られている。これらの欠陥密度は、現在極性ｃ面ＧａＮ成長時のエピ層欠陥密度と比較して数十〜数百倍高い数値であり、これら欠陥が非発光中心に作用して量子効率を結果的に低減させる。
欠陥密度を低減させるために、厚いサファイア基板を使用するか、またはＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）や中間層挿入などの技術を利用する研究が進んでいるが、工程の複雑さによる手間の増大で商業的な生産に適用し難く、したがって、高品質の非極性ＧａＮエピ層を、簡素化した工程で再現性のあるように商業化する方案が求められている。
本発明は、基板と格子定数や熱膨張係数の異なる異種非極性窒化物半導体物質のエピ成長で、薄膜の表面を平坦に維持しつつ欠陥密度を低減させると同時に、基板と薄膜内部の応力による反りを低減させて光抽出効率を高めることができる半導体薄膜構造及びその形成方法を提供する。
本発明の一類型による半導体素子は、３次元構造の表面形態を持ち、非極性窒化物半導体で形成された第１非平坦非極性窒化物半導体層；前記第１非平坦非極性窒化物半導体層の表面の少なくとも一部上に形成されたものであって、複数の固体粒子で形成された第１構造物層；前記第１非平坦非極性窒化物半導体層及び前記第１構造物層上に形成された第１非極性窒化物半導体層；を含む。
前記第１非平坦非極性窒化物半導体層の表面には複数の引込み部が形成されており、前記第１構造物層の複数の固体粒子は前記複数の引込み部内に配置される。
本発明の一類型による半導体素子は、前記第１非極性窒化物半導体層上に形成されたものであって、３次元構造の表面形態を持ち、非極性化合物半導体で形成された第２非平坦非極性窒化物半導体層；前記第２非平坦非極性窒化物半導体層の表面の少なくとも一部上に形成されたものであって、複数の固体粒子で形成された第２構造物層；前記第２非平坦非極性窒化物半導体層及び前記第２構造物層上に形成された第２非極性窒化物半導体層；をさらに備える。
前記第２非平坦非極性窒化物半導体層の表面には複数の引込み部が形成されており、前記第２構造物層の複数の固体粒子は前記複数の引込み部内に配置される。
前記第１非平坦非極性窒化物半導体層の表面に形成された複数の引込み部と、前記第２非平坦非極性窒化物半導体層の表面に形成された複数の引込み部とは、互いにずれて配置されている。
前記第１構造物層の複数の固体粒子と、前記第２構造物層の複数の固体粒子とは、サイズまたは形状が相異なって構成される。
前記固体粒子は、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、チタニア（ＴｉＯ２）、ジルコニア（ＺｒＯ２）、イットリア（Ｙ２Ｏ３）−ジルコニア、酸化銅（ＣｕＯ、Ｃｕ２Ｏ）及び酸化タンタル（Ｔａ２Ｏ５）のうち少なくともいずれか一つを含んでなる。
前記第１構造物層の固体粒子は、球形または多面体形状を持ち、前記固体粒子の屈折率は、前記第１非極性窒化物半導体層の屈折率と異なる値を持つ。
前記第１構造物層の固体粒子は、球形シェルまたは多面体シェル形状を持ち、前記シェルの厚さは、前記固体粒子の半径の３％〜５０％範囲の値を持つ。
前記シェルの内部にはガスがトラップされており、前記固体粒子は、第１非極性窒化物半導体層の屈折率と同じ値または異なる値を持つ。
前記第１非平坦非極性窒化物半導体層の下部に基板がさらに備えられる。
前記基板は、Ａｌ２Ｏ３、Ｓｉ、ＳｉＣ、ＳｉＧｅ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＩｎＡｓ、ＧａＰまたはＧａＳｂのうちいずれか一つを含む材質からなる。
前記基板と前記第１非平坦非極性窒化物半導体層との間にバッファ層がさらに備えられる。
また、本発明の一類型による半導体素子の製造方法は、基板を用意する段階；前記基板上に３次元構造の表面形態を持ち、非極性半導体で形成された第１非平坦非極性窒化物半導体層を形成する段階；前記第１非平坦非極性窒化物半導体層の表面の少なくとも一部上に、複数の固体粒子で形成された第１構造物層を形成する段階；前記第１非平坦非極性窒化物半導体層及び前記第１構造物層上に第１非極性窒化物半導体層を形成する段階；を含む。
前記第１非平坦非極性窒化物半導体層を形成する段階は、前記第１非平坦非極性窒化物半導体層の表面が複数の引込み部を備える形態で形成する。
前記第１構造物層を形成する段階は、前記第１構造物層の複数の固体粒子を前記複数の引込み部内のみに配置させる。
前記第１非極性窒化物半導体層を形成する段階は、前記第１構造物層をマスクとして使用して、前記第１非平坦非極性窒化物半導体層からの側面過成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ、ＥＬＯ）を誘導する。
前記基板と前記第１非平坦非極性窒化物半導体層との間にバッファ層を形成する段階をさらに含む。
本発明の実施形態による半導体素子の概略的な構成を示す断面図である。 図１の半導体素子に採用できる変形例による固体粒子を示す図面である。 本発明の他の実施形態による半導体素子の概略的な構成を示す断面図である。 本発明のさらに他の実施形態による半導体素子の概略的な構成を示す断面図である。 本発明のさらに他の実施形態による半導体素子の概略的な構成を示す断面図である。 本発明の実施形態による半導体素子の製造方法を説明する図面である。 本発明の実施形態による半導体素子の製造方法を説明する図面である。 本発明の実施形態による半導体素子の製造方法を説明する図面である。 本発明の実施形態による半導体素子の製造方法を説明する図面である。 本発明の実施形態による半導体素子の製造方法を説明する図面である。 本発明の実施形態による半導体素子の製造方法を説明する図面である。 本発明の実施形態による半導体素子の製造方法を説明する図面である。 本発明の実施形態による半導体素子の製造方法を説明する図面である。
以下、添付した図面を参照して本発明の望ましい実施形態の構成と作用を詳細に説明する。以下の図面で同じ参照符号は同じ構成要素を称し、図面上で各構成要素のサイズは、説明の明瞭性及び便宜性のため誇張している。
図１は、本発明の実施形態による半導体素子１００の概略的な構成を示す断面図であり、図２は、図１の半導体素子１００に採用できる変形例による固体粒子１４１’を示す。
図１を参照すれば、半導体素子１００は３次元構造の表面形態を持ち、非極性窒化物半導体で形成された第１非平坦非極性窒化物半導体層１３０、第１非平坦非極性窒化物半導体層１３０の表面の少なくとも一部上に形成されたものであって、複数の固体粒子１４１で形成された第１構造物層１４０、第１非平坦非極性窒化物半導体層１３０及び第１構造物層１４０上に形成された第１非極性窒化物半導体層１５０を備える。
本発明の実施形態で、非極性窒化物は、内部電場による分極現象を低減させ、かつ量子効率を極大化させるために提示されるものである。一般的に極性（０００１）ｃ面方向に窒化物を形成する場合、内部電場による量子閉じ込めシュタルク効果（Ｑｕａｎｔｕｍ−Ｃｏｎｆｉｎｅｄ Ｓｔａｒｋ Ｅｆｆｅｃｔ；ＱＣＳＥ）が発生して内部量子効率が限界を持つことが知られている。これを克服するために、例えば、ＧａＮエピ層の方向が非極性面、例えば、｛１−１００｝であるｍ面または｛１１−２０｝であるａ面でエピ成長した非極性ＧａＮを利用する場合、ＧａＮがｃ軸（０００１）の表面と平行に成長して極性を帯びなくなり、分極現象による内部量子効率の低下を画期的に改善できる。ただし、異種基板に形成される非極性ＧａＮエピ層の場合、貫通転位密度や積層欠陥密度が非常に高いことが知られており、これを低めて高品質の非極性窒化物を形成するために、複数の固体粒子１４１で形成された第１構造物層１４０を導入している。
さらに具体的な構成と材質を説明する。
基板１１０は、Ａｌ２Ｏ３、Ｓｉ、ＳｉＣ、ＳｉＧｅ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＩｎＡｓ、ＧａＰまたはＧａＳｂ基板など、半導体物質の異種薄膜エピ成長に利用されるあらゆる基板が利用できる。ここで、異種薄膜は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ、ＧａＡｓなどのあらゆる化合物半導体物質を含む。
基板１１０上には３次元構造の表面形態を持ち、非極性窒化物半導体で形成された第１非平坦非極性窒化物半導体層１３０が形成されている。第１非平坦非極性窒化物半導体層１３０は、非極性面にエピ成長した構造を持つ。第１非平坦非極性窒化物半導体層１３０の表面は、３次元構造を持つ形態であって平坦でなく、図示されたように、複数の引込み部が形成されている。第１非平坦非極性窒化物半導体層１３０の表面形態は例示的なものであり、引込み部の形状や配置はランダムに形成される。第１非平坦非極性窒化物半導体層１３０の厚さは、約１００ｎｍ〜１ｍｍの範囲で定める。
基板１１０と第１非平坦非極性窒化物半導体層１３０との間にはバッファ層１２０がさらに形成される。バッファ層１２０は、基板１１０と第１非平坦非極性窒化物半導体層１３０との格子定数の不一致による転位（ｄｉｓｌｏｃａｔｉｏｎ）を低減させ、熱膨張係数の不一致によるクラックの生成を抑制するために備えられるものであって、非極性窒化物半導体物質で形成でき、単層または複数層構造を持つ。バッファ層１２０の厚さは、格子緩和が十分に起きるほどの範囲で定め、例えば、バッファ層１２０をＧａＮとする場合、１０ｎｍ〜１００ｎｍの範囲の厚さを持つ。
第１構造物層１４０は、複数の固体粒子１４１で形成され、第１非平坦非極性窒化物半導体層１３０の表面の少なくとも一部上に形成される。第１構造物層１４０は、第１非平坦非極性窒化物半導体層１３０の表面に形成された複数の引込み部内に複数の固体粒子１４１が配置されるように形成される。図示されたように、第１非平坦非極性窒化物半導体層１３０の表面に形成された複数の引込み部内のみに複数の固体粒子１４１が配置されるように形成されてもよい。
第１構造物層１４０は、この上に形成される第１非極性窒化物半導体層１５０の品質を確保するために設けられるものである。例えば、第１構造物層１４０の下部における窒化物成長を抑制し、第１構造物層１４０の表面部分に露出された第１非平坦非極性窒化物半導体層１３０から非極性窒化物を再成長させることで、第１構造物層１４０によるＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）効果を得ることができる。すなわち、第１構造物層１４０がＥＬＯマスクの役割を行い、また、貫通転位（Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎ、ＴＤ）の形成を抑制するので、欠陥密度の少ない高品質の非極性窒化物薄膜を形成できる。
第１構造物層１４０はまた、薄膜構造内の屈折率を調節する役割も行える。基板１１０との屈折率差を大きくして、生成された光子が効率的に抜け出るようにする。それだけでなく、基板１１０の熱膨張係数が第１非平坦非極性窒化物半導体層１３０や、第１非極性窒化物半導体層１５０をなす非極性窒化物薄膜に比べてさらに大きい場合には、窒化物が成長しない第１構造物層１４０の固体粒子１４１間の空間、及び固体粒子１４１と窒化物との間の空間が温度下降時に圧縮することで非極性窒化物薄膜の全体応力が減少し、それにより基板１１０の反りを防止する役割も行う。
第１構造物層１４０の固体粒子１４１は、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、チタニア（ＴｉＯ２）、ジルコニア（ＺｒＯ２）、イットリア（Ｙ２Ｏ３）−ジルコニア、酸化銅（ＣｕＯ、Ｃｕ２Ｏ）及び酸化タンタル（Ｔａ２Ｏ５）のうち少なくともいずれか一つを含んでなる。固体粒子１４１は、図示された球形だけでなく多面体形状を持つことができ、第１非平坦非極性窒化物半導体層１３０と屈折率差がある物質で選択されることができる。
固体粒子１４１はまた、図２に示したように、球形シェル形状を持つことができる。シェルの厚さｄは、固体粒子１４１の半径ｒの３％〜５０％範囲の値を持つことができる。この場合、固体粒子１４１の屈折率は、第１非平坦非極性窒化物半導体層１３０の屈折率と同じ値または異なる値を持つことができる。シェルの内部にはガスがトラップされていて、固体粒子１４１と第１非平坦非極性窒化物半導体層１３０とが屈折率差がなくても、固体粒子１４１の内部にトラップされたガスにより第１構造物層１４０内で屈折率差を得ることができるためである。固体粒子１４１は、図示された球形シェル形状だけでなく、多面体シェル形状を持ってもよい。
固体粒子１４１のサイズは、約１０ｎｍ〜１００ｎｍ範囲の直径を持つことができ、具体的なサイズや固体粒子１４１が引込み部内に分布される密度は、第１構造物層１４０上に形成される第１非極性窒化物半導体層１５０の薄膜品質に鑑みて定める。
第１非極性窒化物半導体層１５０は、第１非平坦非極性窒化物半導体層１３０及び第１構造物層１４０上に形成される。第１非極性窒化物半導体層１３０は、窒化物半導体が非極性面にエピ成長した構造を持つ。前述したように、第１構造物層１４０が第１構造物層１４０の下部の非極性窒化物からの成長は抑制し、第１構造物層１４０の表面周辺に露出された第１非平坦非極性窒化物半導体層１３０からの側面過成長を引き起こすため、第１非極性窒化物半導体層１５０は、第１非平坦非極性窒化物半導体層１３０とは異なって良好な表面状態を持つ。また、貫通転位ＴＤも第１構造物層１４０により抑制されるため、貫通転位密度も低減する。
第１非極性窒化物半導体層１５０は、不純物がドーピングされていない構成であり、また、必要に応じては、ｎ型またはｐ型の不純物がドーピングされてもよい。
図３は、本発明の他の実施形態による半導体素子２００の概略的な構成を示す断面図である。該実施形態の半導体素子２００は、図１の半導体素子１００上に、３次元構造の表面形態を持ち、かつ非極性化合物半導体で形成された第２非平坦非極性窒化物半導体層１６０と、第２非平坦非極性窒化物半導体層１６０の表面の少なくとも一部上に形成され、かつ複数の固体粒子１７１で形成された第２構造物層１７０と、第２非平坦非極性窒化物半導体層１６０及び第２構造物層１７０上に形成された第２非極性窒化物半導体層１８０と、をさらに備える構造である。これらの構造は、構造物層を反復適用することで貫通転位ＴＤの密度をさらに低めるために提示される。貫通転位ＴＤは、第１構造物層１４０により抑制されて第１非極性窒化物半導体層１５０の表面までは殆ど伝播されず、また、第１構造物層１４０周辺に形成されて、構造的に第１構造物層１４０による貫通転位抑制効果を受けることができず、第１非極性窒化物半導体層１５０の表面まで伝播された貫通転位ＴＤは再び第２構造物層１７０により遮断されて、第２非極性窒化物半導体層１８０の表面に伝播されなくなる。したがって、貫通転位密度は、図１の場合より低くなる。
第２非平坦非極性窒化物半導体層１６０の表面には、第１非平坦非極性窒化物半導体層１３０と同様に、複数の引込み部が形成されており、第２構造物層１７０の複数の固体粒子は、複数の引込み部内に配置される。図示されたように、第２構造物層１７０の複数の固体粒子は、複数の引込み部内のみに配置されてもよい。
第１非平坦非極性窒化物半導体層１３０の表面に形成された複数の引込み部と、第２非平坦非極性窒化物半導体層１６０の表面に形成された複数の引込み部は、互いにずれて形成される。図面では、第１非平坦非極性窒化物半導体層１３０の表面に形成された複数の引込み部と、第２非平坦非極性窒化物半導体層１６０の表面に形成された複数の引込み部とがいずれも互いにずれて配置されると図示されているが、これは例示的なものである。現実的な工程で、第１非平坦非極性窒化物半導体層１３０の表面に形成される複数の引込み部や、第２非平坦非極性窒化物半導体層１６０の表面に形成される複数の引込み部は、規則的でなくランダムなサイズ及び分布を持つため、第１非平坦非極性窒化物半導体層１３０の表面に形成される複数の引込み部と、第２非平坦非極性窒化物半導体層１６０の表面に形成される複数の引込み部のうち一部は、互いに外れる配置となり、他の一部は外れずに互いに対向する配置となってもよい。
第１構造物層１４０の複数の固体粒子１４１と、前記第２構造物層１７０の複数の固体粒子１７１とは、サイズまたは形状が相異なって構成され、図２のようにシェル形状になってもよい。
第２非極性窒化物半導体層１８０は、不純物がドーピングされていない構成であり、また、必要に応じては、ｎ型またはｐ型の不純物がドーピングされてもよい。
図４は、本発明のさらに他の実施形態による半導体素子３００の概略的な構成を示す断面図である。該実施形態は、図１の半導体素子１００に発光構造層をさらに形成した例であり、発光素子の役割を行う。すなわち、図１の半導体素子１００上に、第１型半導体層３１０、活性層３２０、第２型半導体層３３０がより形成されている。また、第１型半導体層３１０と第２型半導体層３３０それぞれに電圧を印加する第１電極３４０、第２電極３５０が形成されている。
第１型半導体層３１０は、ｎ型不純物がドーピングされた窒化物半導体、例えば、ｎ−ＧａＮからなる。ｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃのうちいずれか一つが使われる。
活性層３２０は、電子−正孔の再結合により発光する層であり、例えば、ＩｎＧａＮ系の窒化物半導体層で形成され、バンドギャップエネルギーを制御することでその発光波長帯域が調節される。例えば、活性層３２０は、ＩｎＧａＮ系の量子ウェル構造であり、量子ウェル層と障壁層とがＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＩｎＧａＮ／ＡｌＧａＮまたはＩｎＧａＮ／ＩｎＡｌＧａＮの一対で構成された単一量子ウェル構造または多重量子ウェル構造で形成され、ＩｎＧａＮ層におけるＩｎモル分率を調節して発光色を調節できる。
第２型半導体層３３０は、ｐ型不純物がドーピングされた窒化物半導体、例えば、ｐ−ＧａＮからなりうる。ｐ型不純物としては、Ｍｇ、Ｂｅ、Ｚｎ、Ｓｃのうちいずれか一つが使われる。
第１非極性窒化物半導体層１５０にｎ型不純物がドーピングされた場合、第１型半導体層３１０は省略してもよい。
図５は、本発明のさらに他の実施形態による半導体素子４００の概略的な構成を示す断面図である。該実施形態は、図３の半導体素子２００に発光構造層がさらに形成された例であり、発光素子の役割を行う。すなわち、図３の半導体素子２００上に、第１型半導体層３１０、活性層３２０、第２型半導体層３３０がさらに形成されている。また、第１型半導体層３１０と第２型半導体層３３０それぞれに電圧を印加する第１電極３４０、第２電極３５０が形成されている。
該実施形態でも同様に、第２非極性窒化物半導体層１８０にｎ型不純物がドーピングされた場合、第１型半導体層３１０は省略してもよい。
図４及び図５で例示した半導体素子４００は、ＰＮ接合による発光構造を含む基本的な形態の例示であり、多様に変形できる。例えば、活性層３３０で電子、正孔が結合して発光が起きるように、第１型半導体層３１０と第２型半導体層３３０それぞれに電圧を印加する第１電極３４０、第２電極３５０などの電極構造は、他の形態に変形でき、また、基板１１０は、電極構造や発光方向などを定めるに当って、必要に応じて除去できる。
図６Ａないし図６Ｈは、本発明の実施形態による半導体素子の製造方法を説明する図面である。図６Ａのように用意された基板１１０上に、図６Ｂのようにバッファ層１２０を形成する。
基板１１０は、Ａｌ２Ｏ３、Ｓｉ、ＳｉＣ、ＳｉＧｅ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＩｎＡｓ、ＧａＰまたはＧａＳｂ基板など、半導体物質の異種エピ薄膜の成長に利用されるあらゆる基板が利用できる。
バッファ層１２０は、基板１１０と、バッファ層１２０上に形成される非極性窒化物半導体層との格子定数の不一致による転位を低減させ、かつ熱膨張係数の不一致によるクラック生成を抑制するために備えられるものであり、非極性窒化物半導体物質で形成でき、単層または複数層構造を持つ。バッファ層１２０の厚さは、格子緩和が十分に起きるほどの範囲で定め、例えば、バッファ層１２０をＧａＮとする場合、１０ｎｍ〜１００ｎｍ範囲の厚さを持つ。図示されたバッファ層１２０の表面形態は、非極性面を用いた成長において、表面が非平坦に形成されることを説明するためのものであり、図示された形状に制限されるものではない。
次いで、図６Ｃのように、第１非平坦非極性窒化物半導体層１３０を形成する。第１非平坦非極性窒化物半導体層１３０の表面形態も、非極性面成長で起きる非平坦な表面形状の例として図示されており、図示された形状に制限されるものではない。第１非平坦非極性窒化物半導体層１３０の表面は、複数の引込み部が形成された形態でありうる。具体的な形態及び間隔は、成長変数を用いて調節できる。
次いで、図６Ｄのように、第１非平坦非極性窒化物半導体層１３０の表面の少なくとも一部上に、複数の固体粒子１４１で形成された第１構造物層１４０を形成する。第１構造物層１４０は、いろいろな形態のシリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、チタニア（ＴｉＯ２）、ジルコニア（ＺｒＯ２）、イットリア（Ｙ２Ｏ３）−ジルコニア、酸化銅（ＣｕＯ、Ｃｕ２Ｏ）及び酸化タンタル（Ｔａ２Ｏ５）のうち少なくともいずれか一つで形成された複数の固体粒子１４１を含み、単一層あるいは複数層構造で構成できる。複数の固体粒子１４１は、第１非平坦非極性窒化物半導体層１３０の表面に形成された引込み部内に配置され、図示されたように、第１非平坦非極性窒化物半導体層１３０の表面に形成された複数の引込み部内のみに複数の固体粒子１４１が配置されるように形成されてもよい。第１構造物層１４０の形成は、例えば、複数の固体粒子１４１が分散された溶液を第１非平坦非極性窒化物半導体層１３０上に塗布し、分散溶液のうち固体粒子１４１を除外した溶媒部分を除去する段階を含む。この時、第１非平坦非極性半導体層１３０と第１構造物層１４０とが帯びる電荷の強度及び分散溶液の濃度のうち少なくともいずれか一つを調節して、複数の固体粒子１４１が引込み部に塗布される密度を調節できる。
次いで、図６Ｅのように、第１非平坦非極性窒化物半導体層１３０及び第１構造物層１４０の上に、第１非極性窒化物半導体層１５０を形成する。この時、第１構造物層１４０が、第１構造物層１４０の下部の非極性窒化物からの成長は抑制し、第１構造物層１４０の表面周辺に露出された第１非平坦非極性窒化物半導体層１３０からの側面過成長を引き起こすため、第１非極性窒化物半導体層１５０は、第１非平坦非極性窒化物半導体層１３０とは異なって良好な表面状態を持つ。また、貫通転位ＴＤの伝播も第１構造物層１４０により抑制されるため、貫通転位密度も減少する。
これらの過程によって、図１で例示した構造の半導体素子１００が製造される。以後に形成される構造層の機能によって、第１非極性窒化物半導体層１５０の形成時に不純物ドーピングを選択することも可能である。例えば、第１非極性窒化物半導体層１５０には、必要に応じてｎ型またはｐ型の不純物がドーピングされることもある。
図６Ｆは、第１非極性窒化物半導体層１５０上に第２非平坦非極性窒化物半導体層１６０をさらに形成したことを示す。貫通転位ＴＤをさらに低減させるために構造物層を反復適用するためのものである。第２非平坦非極性窒化物半導体層１６０の表面には、第１非平坦非極性窒化物半導体層１３０と同様に、複数の引込み部が形成されている。第１非平坦非極性窒化物半導体層１３０の表面に形成された複数の引込み部と、第２非平坦非極性窒化物半導体層１６０の表面に形成された複数の引込み部とは、互いにずれて形成される。
次いで、図６Ｇのように、第２非平坦非極性窒化物半導体層１６０の表面の少なくとも一部上に、複数の固体粒子１７１で形成された第２構造物層１７０を形成する。第２構造物層１７０の複数の固体粒子１７１は複数の引込み部内に配置される。
次いで、図６Ｈのように、第２非平坦非極性窒化物半導体層１６０及び第２構造物層１７０の上に第２非極性窒化物半導体層１８０を形成して、図３で説明した構造の半導体素子２００が製造される。第１非極性窒化物半導体層１５０に形成された貫通転位ＴＤは第２構造物層１７０により抑制されて、第２非極性窒化物半導体層１８０の表面までは殆ど伝播されないため、貫通転位密度は、図６Ｅの構造よりさらに低くなる。
前述した説明で、バッファ層１２０、第１、第２非平坦非極性窒化物半導体層１３０、１６０、第１、第２非極性窒化物半導体層１５０、１８０に使われる窒化物半導体は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ、ｙ≦１、ｘ＋ｙ≦１）の変数を適宜に調節した形態でありうる。製造方法においては、ＩＩＩ−Ｖ族化合物半導体成長方法として知られた多様な方法を使用できる。各種蒸着法（ｅ−ｂｅａｍ ｅｖａｐｏｒａｔｏｒｓ、ｓｕｂｌｉｍａｔｉｏｎ ｓｏｕｒｃｅｓ、Ｋｎｕｄｓｅｎ ｃｅｌｌ）と、イオンビーム蒸着法、気相エピタキシ法（ＡＬＥ、ＣＶＤ、ＡＰＣＶＤ、ＰＥＣＶＤ、ＲＴＣＶＤ、ＵＨＶＣＶＤ、ＬＰＣＶＤ、ＭＯＣＶＤ、ＣＢＣＶＤ、ＧＳＭＢＥなど）が使われる。成長温度は、低温緩衝層の場合に一般的な化学気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）で表面反応支配区間の温度範囲が使われ、高温エピ層の場合に物質移動支配区間の温度範囲が使われる。
このような本願発明である半導体素子及びその製造方法は、理解を助けるために図面に図示された実施形態を参考までに説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲により定められねばならない。
本発明は、半導体素子関連の技術分野に好適に用いられる。
１００ 半導体素子
１１０ 基板
１２０ バッファ層
１３０ 第１非平坦非極性窒化物半導体層
１４０ 第１構造物層
１４１ 固体粒子
１５０ 第１非極性窒化物半導体層
ＴＤ 貫通転位

Claims (16)

  1. 第１非平坦非極性窒化物半導体層と、
    前記第１非平坦非極性窒化物半導体層の表面の少なくとも一部上に形成されたものであって、複数の固体粒子で形成された第１構造物層と、
    前記第１非平坦非極性窒化物半導体層及び前記第１構造物層上に形成された第１非極性窒化物半導体層と、
    前記第１非極性窒化物半導体層上に配置されて非極性化合物半導体で形成された第２非平坦非極性窒化物半導体層と、
    前記第２非平坦非極性窒化物半導体層の表面の少なくとも一部上に形成されたものであって、複数の固体粒子で形成された第２構造物層と、
    前記第２非平坦非極性窒化物半導体層及び前記第２構造物層上に形成された第２非極性窒化物半導体層と、を備え、
    前記第１非平坦非極性窒化物半導体層及び第２非平坦非極性窒化物半導体層の表面には、第１構造物層及び第２構造物層の固体粒子が配置される複数の引込み部がそれぞれ形成され、
    前記第１非平坦非極性窒化物半導体層上の引込み部と、前記第２非平坦非極性窒化物半導体層上の引込み部とは互いにずれて配置され、かつ前記第１構造物層の複数の固体粒子と、前記第２構造物層の複数の固体粒子とはサイズまたは形状が相異なって構成される半導体素子。
  2. 前記固体粒子は、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、チタニア（ＴｉＯ２）、ジルコニア（ＺｒＯ２）、イットリア（Ｙ２Ｏ３）−ジルコニア、酸化銅（ＣｕＯ、Ｃｕ２Ｏ）及び酸化タンタル（Ｔａ２Ｏ５）のうち少なくともいずれか一つを含んでなる請求項１に記載の半導体素子。
  3. 前記第１構造物層又は第２構造物層の固体粒子は、球形または多面体形状を持つ請求項１又は２のうちいずれか１項に記載の半導体素子。
  4. 前記固体粒子の屈折率は、前記第１非極性窒化物半導体層の屈折率と異なる値を持つ請求項３に記載の半導体素子。
  5. 前記第１構造物層又は第２構造物層の固体粒子は、球形シェルまたは多面体シェル形状を持つ請求項１ないし４のうちいずれか１項に記載の半導体素子。
  6. 前記シェルの厚さは、前記固体粒子の半径の３％〜５０％範囲の値を持つ請求項５に記載の半導体素子。
  7. 前記シェルの内部にはガスがトラップされている請求項５に記載の半導体素子。
  8. 前記固体粒子は、前記第１非極性窒化物半導体層の屈折率と同じ値または異なる値を持つ請求項１に記載の半導体素子。
  9. 前記第１非平坦非極性窒化物半導体層の下部に基板がさらに備えられる請求項１ないし８のうちいずれか１項に記載の半導体素子。
  10. 前記基板は、Ａｌ２Ｏ３、Ｓｉ、ＳｉＣ、ＳｉＧｅ、Ｇｅ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＩｎＡｓ、ＧａＰまたはＧａＳｂのうちいずれか一つを含む材質からなる請求項９に記載の半導体素子。
  11. 前記基板と前記第１非平坦非極性窒化物半導体層との間にバッファ層がさらに備えられる請求項９に記載の半導体素子。
  12. 基板上に第１非平坦非極性窒化物半導体層を形成する段階と、
    前記第１非平坦非極性窒化物半導体層の表面の少なくとも一部上に、複数の固体粒子で形成された第１構造物層を形成する段階と、
    前記第１非平坦非極性窒化物半導体層及び前記第１構造物層上に第１非極性窒化物半導体層を形成する段階と、
    前記第１非極性窒化物半導体層上に非極性化合物半導体で形成された第２非平坦非極性窒化物半導体層を形成する段階と、
    前記第２非平坦非極性窒化物半導体層の表面の少なくとも一部上に、複数の固体粒子で形成された第２構造物層を形成する段階と、
    前記第２非平坦非極性窒化物半導体層及び前記第２構造物層上に第２非極性窒化物半導体層を形成する段階と、を有し、
    前記第１非平坦非極性窒化物半導体層及び第２非平坦非極性窒化物半導体層の表面には、第１構造物層及び第２構造物層の固体粒子が配置される複数の引込み部がそれぞれ形成され、
    前記第１非平坦非極性窒化物半導体層上の引込み部と、前記第２非平坦非極性窒化物半導体層上の引込み部とが互いにずれて配置され、かつ前記第１構造物層の複数の固体粒子と、前記第２構造物層の複数の固体粒子とはサイズまたは形状が相異なって構成される半導体素子の製造方法。
  13. 前記第１非平坦非極性窒化物半導体層は、３次元構造を持ち、非極性半導体で形成され、
    前記第１非平坦非極性窒化物半導体層を形成する段階は、
    前記第１非平坦非極性窒化物半導体層の表面が複数の引込み部を備える形態で形成する請求項１２に記載の半導体素子の製造方法。
  14. 前記第１構造物層又は第２構造物層を形成する段階は、
    前記第１構造物層の複数の固体粒子を前記複数の引込み部内のみに配置させる請求項１２に記載の半導体素子の製造方法。
  15. 前記第１非極性窒化物半導体層を形成する段階は、
    前記第１構造物層をマスクとして使用して、前記第１非平坦非極性窒化物半導体層からの側面過成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ、ＥＬＯ）を誘導する請求項１４に記載の半導体素子の製造方法。
  16. 前記基板と前記第１非平坦非極性窒化物半導体層との間にバッファ層を形成する段階をさらに含む請求項１２ないし１５のうちいずれか１項に記載の半導体素子の製造方法。
JP2012029226A 2011-02-14 2012-02-14 半導体素子及びその製造方法 Active JP5999916B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0012863 2011-02-14
KR1020110012863A KR101810609B1 (ko) 2011-02-14 2011-02-14 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2012169628A JP2012169628A (ja) 2012-09-06
JP5999916B2 true JP5999916B2 (ja) 2016-09-28

Family

ID=45655720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012029226A Active JP5999916B2 (ja) 2011-02-14 2012-02-14 半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US9230804B2 (ja)
EP (1) EP2487707B1 (ja)
JP (1) JP5999916B2 (ja)
KR (1) KR101810609B1 (ja)
CN (1) CN102637794B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
US9450150B2 (en) * 2012-10-22 2016-09-20 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
KR102022346B1 (ko) * 2013-02-21 2019-09-18 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP6270536B2 (ja) * 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
KR102591147B1 (ko) * 2021-07-08 2023-10-19 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체를 제조하는 방법
KR102591150B1 (ko) * 2021-12-30 2023-10-19 웨이브로드 주식회사 비발광 3족 질화물 반도체 소자를 제조하는 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999030373A1 (fr) * 1997-12-08 1999-06-17 Mitsubishi Cable Industries, Ltd. DISPOSITIF LUMINEUX SEMI-CONDUCTEUR A BASE DE GaN ET PROCEDE DE PRODUCTION D'UN CRISTAL A BASE DE GaN
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
MXPA02003749A (es) 1999-10-14 2002-08-30 Cree Inc Crecimiento excesivo pendeo y lateral epitaxial de un solo paso de capas de nitruro del grupo iii.
JP3832313B2 (ja) * 2001-11-02 2006-10-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体
PL1802245T3 (pl) 2004-10-08 2017-01-31 Ethicon Endosurgery Llc Ultradźwiękowy przyrząd chirurgiczny
US20080087881A1 (en) 2004-11-24 2008-04-17 Kazumasa Ueda Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
JP4882351B2 (ja) 2004-11-24 2012-02-22 住友化学株式会社 半導体積層基板、その製造方法及び発光素子
JP4749803B2 (ja) 2005-08-26 2011-08-17 住友化学株式会社 半導体積層基板およびその製造方法
JP4799975B2 (ja) * 2005-09-16 2011-10-26 昭和電工株式会社 窒化物系半導体発光素子及びその製造方法
JP4673198B2 (ja) 2005-11-28 2011-04-20 住友化学株式会社 選択エピタキシャル成長用マスクの形成方法
JP5015480B2 (ja) 2006-03-28 2012-08-29 住友化学株式会社 半導体単結晶基板の製造方法
US7445984B2 (en) 2006-07-25 2008-11-04 Freescale Semiconductor, Inc. Method for removing nanoclusters from selected regions
JP2008053372A (ja) 2006-08-23 2008-03-06 Sumitomo Chemical Co Ltd 半導体デバイスの製造方法
US7923790B1 (en) * 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
KR100966367B1 (ko) 2007-06-15 2010-06-28 삼성엘이디 주식회사 반도체 발광소자 및 그의 제조방법
CN101874286B (zh) 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
TWI447783B (zh) 2008-04-28 2014-08-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
KR100944946B1 (ko) 2009-02-10 2010-03-02 재단법인서울대학교산학협력재단 패턴이 형성된 기판 제조방법
US8237152B2 (en) * 2009-06-02 2012-08-07 The United States Of America, As Represented By The Secretary Of The Navy White light emitting device based on polariton laser

Also Published As

Publication number Publication date
CN102637794A (zh) 2012-08-15
KR20120092928A (ko) 2012-08-22
EP2487707A2 (en) 2012-08-15
EP2487707B1 (en) 2020-04-29
EP2487707A3 (en) 2014-05-07
US20120205783A1 (en) 2012-08-16
JP2012169628A (ja) 2012-09-06
US9230804B2 (en) 2016-01-05
CN102637794B (zh) 2016-12-14
KR101810609B1 (ko) 2017-12-20

Similar Documents

Publication Publication Date Title
US7417258B2 (en) Semiconductor light-emitting device, and a method of manufacture of a semiconductor device
US9099586B2 (en) Nitride semiconductor light-emitting element and method for producing nitride semiconductor light-emitting element
JP5999916B2 (ja) 半導体素子及びその製造方法
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
US9054036B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US8759851B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
WO2015146069A1 (ja) 発光ダイオード素子
US20220337035A1 (en) Laser diode
US20120086017A1 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
JP2014216624A (ja) エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
KR20220034222A (ko) 발광 다이오드 및 제조 방법
JP2008227103A (ja) ＧａＮ系半導体発光素子
US20210135050A1 (en) Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
KR20140031000A (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
KR101135950B1 (ko) 반도체 소자 및 그 제조 방법
KR20090074358A (ko) 질화물계 발광 소자 및 그 제조방법
KR20150028021A (ko) 질화물 반도체층 성장 방법, 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160830

R150 Certificate of patent or registration of utility model

Ref document number: 5999916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250