CN102637794B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102637794B CN102637794B CN201210032437.4A CN201210032437A CN102637794B CN 102637794 B CN102637794 B CN 102637794B CN 201210032437 A CN201210032437 A CN 201210032437A CN 102637794 B CN102637794 B CN 102637794B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- polar nitride
- nitride semiconductor
- flat forms
- structure sheaf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02398—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02628—Liquid deposition using solutions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
Abstract
本发明公开了半导体器件及其制造方法。所述半导体器件包括:第一非平坦、非极性氮化物半导体层,具有三维(3D)表面形式并由非极性氮化物半导体形成;第一结构层,形成在所述第一非平坦、非极性氮化物半导体层的表面的至少一部分上并包括多个固体颗粒;及第一非极性氮化物半导体层,形成在所述第一非平坦、非极性氮化物半导体层和所述第一结构层上。
Description
技术领域
本公开涉及通过利用非极性面(non-polar face)形成以改善光取出效率的半导体器件及制造该半导体器件的方法。
背景技术
以异质结半导体薄层结构生长的半导体材料可用于通过调整半导体的晶格常数或带隙来形成光或电器件并因此在工业领域中有用。作为其示例,氮化物半导体是热和化学稳定的并具有直接跃迁型宽带隙。因此,氮化物半导体材料广泛用于形成电子器件诸如异质结双极晶体管(HBT)、高电子迁移率晶体管(HEMT)、金属半导体场效应晶体管(MESFET)等及形成发光器件诸如产生短波长波段的光的激光二极管(LD)、发光二极管(LED)等。特别地,产生具有短波长的蓝光或绿光的基于氮化物半导体材料的LED是允许实现各种自然色的高输出光学器件,且因而在相关技术领域受到极大瞩目。
目前,在c面(c-face)蓝宝石衬底上沿极性(0001)c面朝方向形成氮化物薄层是通常使用的技术。然而,由于内部电场,在沿极性(0001)c面朝方向的氮化物薄层中产生量子限制斯塔克效应(QCSE)。因此,当形成氮化物薄层时,内部量子效率上存在限制。为了解决该问题,提出了生长非极性氮化物光学元件以最大化量子效率。
公知利用异质衬底诸如蓝宝石衬底或SiC衬底的非极性GaN外延层具有约1010/cm2的线位错(TD)密度及非常高的105/cm2的基面堆垛层错(BSF,basal stacking faults)密度。缺陷密度是当GaN沿极性c面方向生长时的外延层的缺陷密度的几十到几百倍。这些缺陷作为非发射部分并导致量子效率下降。
为了减少缺陷密度,已经进行了使用厚蓝宝石衬底或使用外延横向过生长(ELO)或中间层插入的研究。然而,由于工艺复杂性导致的成本和时间的增加,难以将所述研究应用到工业制造。因此,需要开发一种通过使用简化的工艺形成高质量非极性GaN外延层的方法。
发明内容
提供了半导体器件及其制造方法,当外延生长与衬底具有不同晶格常数或热膨胀系数的异质非极性氮化物半导体材料时,由异质非极性氮化物半导体材料形成的薄层的表面维持平坦,所述薄层的缺陷密度降低,且同时防止衬底和薄层由于应力而弯曲并且提高了光取出效率。
额外的方面将部分地在下面的描述中阐明,并且部分地将从描述中变得显然,或者可通过实践给出的实施例而习得。
根据本发明的一方面,一种半导体器件包括:第一非平坦、非极性氮化物半导体层,具有三维(3D)表面形式并由非极性氮化物半导体形成;第一结构层,形成在所述第一非平坦、非极性氮化物半导体层的表面的至少一部分上并包括多个固体颗粒;及第一非极性氮化物半导体层,形成在所述第一非平坦、非极性氮化物半导体层和所述第一结构层上。
多个凹陷部分可形成在所述第一非平坦、非极性氮化物半导体层的所述表面上,并且第一结构层的多个固体颗粒可设置在多个凹陷部分中。
半导体器件还可包括:第二非平坦、非极性氮化物半导体层,形成在第一非极性氮化物半导体层上,具有3D表面形式并由非极性氮化物半导体形成;第二结构层,形成在第二非平坦、非极性氮化物半导体层的表面的至少一部分上并包括多个固体颗粒;及第二非极性氮化物半导体层,形成在第二非平坦、非极性氮化物半导体层和第二结构层上。
多个凹陷部分可形成在第二非平坦、非极性氮化物半导体层的所述表面上,并且第二结构层的多个固体颗粒可设置在多个凹陷部分中。
形成在第一非平坦、非极性氮化物半导体层的表面上的多个凹陷部分和形成在第二非平坦、非极性氮化物半导体层的表面上的多个凹陷部分相对于彼此可不对准。
第一结构层的多个固体颗粒和第二结构层的多个固体颗粒可具有不同尺寸或形状。
每个固体颗粒可包括选自硅石(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)-ZrO2、铜氧化物(CuO、Cu2O)、和氧化钽(Ta2O5)构成的组中的至少一种。
第一结构层的每个固体颗粒可具有球形或多面体形状。每个固体颗粒的折射率可不同于第一非极性氮化物半导体层的折射率。
第一结构层的每个固体颗粒可具有球壳形状或多面体壳形状。壳的厚度可在固体颗粒的半径的约3%和约50%之间。
气体可捕集在壳中,每个固体颗粒的折射率可与第一非极性氮化物半导体层的折射率相同或不同。
半导体器件还可包括设置在第一非平坦、非极性氮化物半导体层的下部上的衬底。
衬底可包括包含选自Al2O3、Si、SiC、SiGe、Ge、GaAs、InP、GaN、InAs、GaP和GaSb构成的组中的一种的材料。
半导体器件还可包括形成在衬底和第一非平坦、非极性氮化物半导体层之间的缓冲层。
根据本发明的另一方面,一种制造半导体器件的方法包括:准备衬底;利用非极性氮化物半导体在衬底上形成具有三维(3D)表面形式的第一非平坦、非极性氮化物半导体层;利用多个固体颗粒在第一非平坦、非极性氮化物半导体层的表面的至少一部分上形成第一结构层;及在第一非平坦、非极性氮化物半导体层和第一结构层上形成第一非极性氮化物半导体层。
形成第一非平坦、非极性氮化物半导体层可包括在第一非平坦、非极性氮化物半导体层的所述表面上形成多个凹陷部分。
形成第一结构层可包括仅在多个凹陷部分中设置第一结构层的多个固体颗粒。
形成第一非极性氮化物半导体层可包括利用第一结构层作为掩模从第一非平坦、非极性氮化物半导体层引起外延横向过生长(ELO)。
该方法还可包括在衬底和第一非平坦、非极性氮化物半导体层之间形成缓冲层。
附图说明
这些和/或其他方面将从下面结合附图对实施例的描述中变得显然及更易于理解,附图中:
图1是剖视图,示意性示出根据本发明实施例的半导体器件;
图2示出根据修改示例的固体颗粒,其中固体颗粒可用于图1所示的半导体器件中;
图3是剖视图,示意性示出根据本发明另一实施例的半导体器件;
图4是剖视图,示意性示出根据本发明另一实施例的半导体器件;
图5是剖视图,示意性示出根据本发明另一实施例的半导体器件;
图6A、6B、6C、6D、6E、6F、6G和6H是剖视图,示出制造根据本发明实施例的半导体器件的方法。
具体实施方式
现在将详细参照实施例,实施例的示例示于附图中,其中相似的附图标记始终表示相似的元件。对此,本发明各实施例可具有不同的形式且不应解释为限于这里阐述的说明。因此,下面各实施例仅通过参照附图来描述从而解释该说明的各方面。
图1是剖视图,示意性示出根据本发明实施例的半导体器件100,图2示出根据修改示例的固体颗粒141’,其中固体颗粒141’可用于图1所示的半导体器件100中。
参照图1,具有三维(3D)表面形式的半导体器件100可包括由非极性氮化物半导体形成的第一非平坦、非极性氮化物半导体层130、形成在第一非平坦、非极性氮化物半导体层130的表面的至少一部分上并包括多个固体颗粒141的第一结构层140、以及形成在第一非平坦、非极性氮化物半导体层130和第一结构层140上的第一非极性氮化物半导体层150。
在当前实施例中,提出非极性氮化物从而减小由内部电场导致的极化并且最大化量子效率。通常,当氮化物沿极性(0001)c面方向形成时,由于内部电场,在氮化物中产生量子限制斯塔克效应(QCSE)。因此,内部量子效率上存在限制。为了克服内部量子效率上的限制,例如,当GaN外延层的方向是非极性面时,例如当使用在{1-100}m面或{11-20}a面外延生长的非极性GaN时,GaN平行于c轴(0001)表面生长,且GaN外延层没有极性。因此,可以显著减小由于极化导致的内部量子效率的降低。显然公知的是,形成在异质衬底上的非极性GaN外延层具有非常高的线位错(TD)密度或基面堆垛层错(BSF)密度。为了通过减少TD密度或BSF密度而形成高质量非极性氮化物,引入由多个固体颗粒141形成的第一结构层140。
现将描述半导体器件100的更具体的构造和材料。
衬底110可以是半导体材料的异质薄层的外延生长中使用的任何衬底,诸如Al2O3、Si、SiC、SiGe、Ge、GaAs、InP、GaN、InAs、GaP或GaSb衬底。这里,异质薄层包括所有化合物半导体材料诸如GaN、AlN、InN、InAlAs、InAlGaAs、InP、InGaAsP、InGaAs、GaAs等。
第一非平坦、非极性氮化物半导体层130可形成在衬底110上。第一非平坦、非极性氮化物半导体层130具有3D结构的表面,并由非极性氮化物半导体形成。第一非平坦、非极性氮化物半导体层130在非极性面外延生长。第一非平坦、非极性氮化物半导体层130的表面是3D的且因而不平坦。如图1所示,多个凹陷部分可形成在第一非平坦、非极性氮化物半导体层130中。第一非平坦、非极性氮化物半导体层130的表面的形式可只是说明性的。凹陷部分的形式和布置可以是随机的。第一非平坦、非极性氮化物半导体层130的厚度可为大约100nm至大约1mm。
在衬底110和第一非平坦、非极性氮化物半导体层130之间还可形成缓冲层120。缓冲层120形成为防止衬底110和第一非平坦、非极性氮化物半导体层130之间的晶格常数的不一致导致的失配(misalignment)以及防止由于热膨胀系数的不一致而产生开裂。缓冲层120可由非极性氮化物半导体材料形成并可具有单层结构或多层结构。缓冲层120的厚度可在会发生晶格弛豫的范围内。例如,当缓冲层120由GaN形成时,缓冲层120可具有大约10nm至大约100nm之间的厚度。
第一结构层140包括多个固体颗粒141并形成在第一非平坦、非极性氮化物半导体层130的表面的至少一部分上。第一结构层140可以以这样一种方式形成:多个固体颗粒141可设置在形成在第一非平坦、非极性氮化物半导体层130的表面上的多个凹陷部分中。如图1所示,多个固体颗粒141可仅设置在第一非平坦、非极性氮化物半导体层130的表面上形成的多个凹陷部分中。
第一结构层140设置为保证形成在第一结构层140上的第一非极性氮化物半导体层150的质量。例如,防止氮化物生长在第一结构层140的下部分中,且非极性氮化物从暴露在第一结构层140的表面处的第一非平坦、非极性氮化物半导体层130重新生长从而可获得第一结构层140引起的外延横向过生长(ELO)效应。换言之,第一结构层140作为ELO掩模并防止线位错(TD)的形成,从而可形成具有低缺陷密度的高质量非极性氮化物薄层。
第一结构层140也可调整非极性氮化物薄层的折射率。详细地,通过在非极性氮化物薄层和衬底110之间的折射率上产生大的差异,第一结构层140允许所产生的光子从非极性氮化物薄层有效地漏出。此外,当衬底110的热膨胀系数大于非极性氮化物薄层(其为第一非平坦、非极性氮化物半导体层130或第一非极性氮化物半导体层150)的热膨胀系数时,随着其中未生长氮化物的第一结构层140的固体颗粒141之间的空间及固体颗粒141与氮化物之间的空间在温度下降期间被压缩,非极性氮化物薄层的总应力减小。因此,第一结构层140防止衬底110弯曲。
第一结构层140的固体颗粒141可包括选自硅石(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)-ZrO2、铜氧化物(CuO、Cu2O)、和氧化钽(Ta2O5)构成的组中的至少一种。固体颗粒141可具有图1所示的球形及多面体形,并可由与第一非平坦、非极性氮化物半导体层130具有不同折射率的材料形成。
固体颗粒141’也可具有球壳形状,如图2所示。壳的厚度d可在固体颗粒141’的半径r的大约3%和大约50%之间。在此情况下,固体颗粒141’的折射率可与第一非平坦、非极性氮化物半导体层130的折射率相同或不同。这是因为壳内捕集有气体,即使固体颗粒141’和第一非平坦、非极性氮化物半导体层130之间没有折射率差异时,由于捕集在固体颗粒141’中的气体,也可获得第一结构层140中的折射率的差异。固体颗粒141’可具有图2所示的球壳形状及多面体壳形状。
固体颗粒141或141’的直径可在约10nm至约100nm的范围内。固体颗粒141或141’的具体尺寸或者固体颗粒141或141’在凹陷部分中分布的密度可考虑到将形成在第一结构层140上的第一非极性氮化物半导体层150的薄层的质量来决定。
第一非极性氮化物半导体层150形成在第一非平坦、非极性氮化物半导体层130及第一结构层140上。第一非平坦、非极性氮化物半导体层130具有其中氮化物半导体在非极性面外延生长的结构。如上所述,第一结构层140防止非极性氮化物在第一结构层140的下部分中生长并引起从暴露于第一结构层140的表面的周边部分的第一非平坦、非极性氮化物半导体层130的ELO。因此,第一非极性氮化物半导体层150具有良好的表面状态,与第一非平坦、非极性氮化物半导体层130不同。另外,TD被第一结构层140抑制且TD密度因而也减小。
第一非极性氮化物半导体层150可具有未掺杂的结构。另外,如果必要,第一非极性氮化物半导体层150可掺杂以n型或p型杂质。
图3是剖视图,示意性示出根据本发明另一实施例的半导体器件200。根据当前实施例的半导体器件200具有一结构,其中具有3D表面形式并由非极性氮化物半导体形成的第二非平坦、非极性氮化物半导体层160、形成在第二非平坦、非极性氮化物半导体层160的表面的至少一部分上并包括多个固体颗粒171的第二结构层170、及形成在第二非平坦、非极性氮化物半导体层160和第二结构层170上的第二非极性氮化物半导体层180形成在图1所示的半导体器件100上。该结构通过重复地应用结构层减小了TD密度。TD被第一结构层140抑制并且未扩散到第一非极性氮化物半导体层150的表面。另外,形成在第一结构层140附近且没有受第一结构层140产生的TD抑制效应影响而扩散到第一非极性氮化物半导体层150的表面的TD被第二结构层170拦截并且未扩散到第二非极性氮化物半导体层180的表面。因此,与图1的情况相比减小了TD密度。
多个凹陷部分形成在第二非平坦、非极性氮化物半导体层160的表面上,像在第一非平坦、非极性氮化物半导体层130中那样。第二结构层170的多个固体颗粒171可设置在多个凹陷部分中。如图3所示,第二结构层170的多个固体颗粒171可仅设置在多个凹陷部分中。
形成在第一非平坦、非极性氮化物半导体层130的表面上的多个凹陷部分和形成在第二非平坦、非极性氮化物半导体层160的表面上的多个凹陷部分可相对于彼此不对准。在附图中,形成在第一非平坦、非极性氮化物半导体层130的表面上的所有多个凹陷部分和形成在第二非平坦、非极性氮化物半导体层160的表面上的所有多个凹陷部分相对于彼此不对准。然而,这是说明性的。在实际中,形成在第一非平坦、非极性氮化物半导体层130的表面上的多个凹陷部分或者形成在第二非平坦、非极性氮化物半导体层160的表面上的多个凹陷部分具有随机尺寸和分布。因此,形成在第一非平坦、非极性氮化物半导体层130的表面上的多个凹陷部分中的一部分与形成在第二非平坦、非极性氮化物半导体层160的表面上的多个凹陷部分中的一部分可相对于彼此不对准,而它们的其它部分可彼此相对,没有彼此不对准。
第一结构层140的多个固体颗粒141和第二结构层170的多个固体颗粒171可具有不同尺寸或形状或者可具有如图2所示的壳形状。
第二非极性氮化物半导体层180可具有未掺杂的结构。另外,如果必要,第二非极性氮化物半导体层180可掺杂以n型或p型杂质。
图4是剖视图,示意性示出根据本发明另一实施例的半导体器件300。在当前实施例中,发光结构层进一步形成在图1的半导体器件100上并用作发光器件。换言之,第一类型半导体层310、有源层320、及第二类型半导体层330进一步形成在图1的半导体器件100上。另外,第一电极340和第二电极350分别形成在第一类型半导体层310及第二类型半导体层330上以向第一类型半导体层310及第二类型半导体层330施加电压。
第一类型半导体层310可由掺杂以n型杂质的氮化物半导体例如n-GaN形成。n型杂质可以是Si、Ge、Se、Te和C之一。
有源层320由于电子空穴复合而发射光。有源层320由基于InGaN的氮化物半导体层形成,且有源层320的发射波长波段通过控制带隙能来控制。例如,有源层320可具有基于InGaN的量子阱结构,诸如单量子阱结构或多量子阱结构,在单量子阱结构中量子阱层和势垒层由InGaN/GaN、InGaN/InGaN、InGaN/AlGaN或InGaN/InAlGaN形成。有源层320可通过控制InGaN层中的In摩尔分数来调整发射颜色。
第二类型半导体层330可由掺杂以p型杂质的氮化物半导体例如p-GaN形成。p型杂质可以是Mg、Be、Zn和Sc之一。
当第一非极性氮化物半导体层150掺杂以n型杂质时,可以省略第一类型半导体层310。
图5是剖视图,示意性示出根据本发明另一实施例的半导体器件400。在当前实施例中,发光结构层进一步形成在图3的半导体器件200上并用作发光器件。换言之,第一类型半导体层310、有源层320、及第二类型半导体层330进一步形成在图3的半导体器件200上。另外,第一电极340和第二电极350分别形成在第一类型半导体层310及第二类型半导体层330上以向第一类型半导体层310及第二类型半导体层330施加电压。
像在前面的实施例中那样,当第二非极性氮化物半导体层180掺杂以n型杂质时,可以省略第一类型半导体层310。
图4所示的半导体器件300和图5所示的半导体器件400用于说明包括PN结导致的发光结构的基本形式并可以以各种方式修改。例如,诸如第一电极340和第二电极350的电极结构可以以不同形式修改,第一电极340和第二电极350用于分别向第一类型半导体层310及第二类型半导体层330施加电压使得电子和空穴在有源层330中彼此复合且有源层330发射光。另外,在决定电极结构或发射方向等时,如果必要可以去除衬底110。
图6A至6H是剖视图,示出制造根据本发明实施例的半导体器件的方法。
参照图6A,准备衬底110。参照图6B,缓冲层120形成在图6A的衬底110上。
衬底110可以是半导体材料的异质薄层的外延生长中使用的任何衬底,诸如Al2O3、Si、SiC、SiGe、Ge、GaAs、InP、GaN、InAs、GaP或GaSb衬底。
形成缓冲层120从而防止衬底110与将要形成在缓冲层120上的非极性氮化物半导体层之间的晶格常数的不一致所导致的失配(misalignment)以及防止由于热膨胀系数的不一致而产生开裂。缓冲层120可由非极性氮化物半导体材料形成并可具有单层结构或多层结构。缓冲层120的厚度可在会发生晶格弛豫的范围内。例如,当缓冲层120由GaN形成时,缓冲层120可具有大约10nm至大约100nm之间的厚度。缓冲层120的表面形式用于解释缓冲层120的表面在利用非极性面的生长中不是平坦的,而不是限于图6B所示的形状。
下面,参照图6C,形成第一非平坦、非极性氮化物半导体层130。第一非平坦、非极性氮化物半导体层130的表面的形式也示出为非极性面生长中形成的非平坦表面的形式的例子,而不是限于图6C所示的形状。多个凹陷部分可形成在第一非平坦、非极性氮化物半导体层130的表面上。多个凹陷部分的具体形式及其间间隙可利用生长变量来调整。
然后,参照图6D,包括固体颗粒141的第一结构层140形成在第一非平坦、非极性氮化物半导体层130的表面的至少一部分上。第一结构层140包括多个固体颗粒141,固体颗粒141由选自硅石(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)-ZrO2、铜氧化物(CuO、Cu2O)、和氧化钽(Ta2O5)构成的组中的至少一种形成并可具有单层结构或多层结构。多个固体颗粒141可设置在第一非平坦、非极性氮化物半导体层130的表面上形成的凹陷部分中。如图6D所示,多个固体颗粒141可仅设置在第一非平坦、非极性氮化物半导体层130的表面上形成的多个凹陷部分中。第一结构层140的形成可包括将其中分散有多个固体颗粒141的溶液涂覆到第一非平坦、非极性氮化物半导体层130上并去除分散溶液的除了固体颗粒141之外的溶剂部分。这里,多个固体颗粒141在凹陷部分上涂覆的密度可通过调整第一非平坦、非极性氮化物半导体层130和第一结构层140的电荷强度和分散溶液的浓度的至少之一来调整。
下面,参照图6E,第一非极性氮化物半导体层150形成在第一非平坦、非极性氮化物半导体层130和第一结构层140上。这里,由于防止非极性氮化物生长在第一结构层140的下部分中,并且第一结构层140引起从暴露在第一结构层140的表面的周边部分的第一非平坦、非极性氮化物半导体层130的ELO,所以第一非极性氮化物半导体层150具有良好表面状态,与第一非平坦、非极性氮化物半导体层130不同。另外,TD的扩散被第一结构层140抑制,TD密度因而也减小。
通过该工艺,半导体器件100制造为具有图1所示的结构。根据后面将要形成的结构层的功能,可以确定在形成第一非极性氮化物半导体层150时是否用杂质掺杂第一非极性氮化物半导体层150。例如,如果必要,第一非极性氮化物半导体层150可以掺杂以n型或p型杂质。
图6F示出形成在第一非极性氮化物半导体层150上的第二非平坦、非极性氮化物半导体层160。该结构通过重复地应用结构层减小了TD密度。多个凹陷部分形成在第二非平坦、非极性氮化物半导体层160的表面上,像在第一非平坦、非极性氮化物半导体层130中那样。形成在第一非平坦、非极性氮化物半导体层130的表面上的多个凹陷部分和形成在第二非平坦、非极性氮化物半导体层160的表面上的多个凹陷部分可相对于彼此不对准。
然后,参照图6G,由多个固体颗粒171形成的第二结构层170形成在第二非平坦、非极性氮化物半导体层160的表面的至少一部分上。第二结构层170的多个固体颗粒171可设置在所述多个凹陷部分中。
然后,参照图6H,第二非极性氮化物半导体层180形成在第二非平坦、非极性氮化物半导体层160和第二结构层170上,由此制造具有图3所示的结构的半导体器件200。形成在第一非极性氮化物半导体层150上的TD被第二结构层170抑制并且未扩散到第二非极性氮化物半导体层180的表面。因此,与图6E所示的结构的TD密度相比,减小了TD密度。
如上所述,缓冲层120、第一和第二非平坦、非极性氮化物半导体层130和160及第一和第二非极性氮化物半导体层150和180中使用的氮化物半导体可通过适当地调整AlxInyGa1-x-yN(0≤x,y≤1,x+y≤1)的变量来形成。半导体器件可通过使用各种已知的III-V族化合物半导体生长方法来制造。半导体器件也可以利用各种沉积方法来制造,诸如电子束蒸发器(e-beamevaporator)、升华源(sublimation source)、克努森池(Knudsen cell)、离子束沉积方法、气相外延方法诸如ALE、CVD、APCVD、PECVD、RTCVD、UHVCVD、LPCVD、MOCVD、CBCVD、GSMBE等。低温缓冲层的生长温度可在一般化学气相沉积(CVD)中的表面反应受控的温度(surfacereaction-controlled temperature)的范围内。高温外延层的生长温度可在质量传递受控的温度(mass transfer-controlled temperature)的范围内。
半导体器件实现为非极性氮化物器件,该非极性氮化物器件具有其中TD密度和BSF密度最小化并具有高量子效率的结构。因此,半导体器件可用作用于形成高质量氮化物半导体的模板,并且可以用作具有高效率和高可靠性的电子器件或发光器件。
在制造半导体器件的方法中,形成具有3D表面形式的非极性氮化物层,由固体颗粒形成的结构层形成在非极性氮化物层的表面上,并且可以形成具有平坦表面状态和低表面缺陷密度的高质量非极性氮化物薄层。
尽管已经参照本发明的实施例特别示出和描述了本发明,本领域技术人员将理解,可以在其中进行形式和细节上的各种改变而不偏离所附权利要求所定义的本发明的精神和范围。实施例应该仅在说明意义上看待而不是用于限制目的。因此,本发明的范围不由发明的详细说明限定,而是由所附权利要求限定,所述范围内的所有差别将理解为包括在本发明中。
Claims (19)
1.一种半导体器件,包括:
第一非平坦、非极性氮化物半导体层,具有三维表面形式并由非极性氮化物半导体形成,所述三维表面具有多个凹陷部分;
第一结构层,形成在所述第一非平坦、非极性氮化物半导体层的表面的至少一部分上并包括多个固体颗粒,所述多个固体颗粒设置在所述多个凹陷部分内并且露出所述第一非平坦、非极性氮化物半导体层的至少一部分;及
第一非极性氮化物半导体层,形成在所述第一非平坦、非极性氮化物半导体层和所述第一结构层上。
2.如权利要求1所述的半导体器件,还包括:
第二非平坦、非极性氮化物半导体层,形成在所述第一非极性氮化物半导体层上,具有三维表面形式并由非极性氮化物半导体形成;
第二结构层,形成在所述第二非平坦、非极性氮化物半导体层的表面的至少一部分上并包括多个固体颗粒;及
第二非极性氮化物半导体层,形成在所述第二非平坦、非极性氮化物半导体层和所述第二结构层上。
3.如权利要求2所述的半导体器件,其中多个凹陷部分形成在所述第二非平坦、非极性氮化物半导体层的所述表面上,并且所述第二结构层的所述多个固体颗粒设置在所述多个凹陷部分中。
4.如权利要求3所述的半导体器件,其中形成在所述第一非平坦、非极性氮化物半导体层的所述表面上的所述多个凹陷部分和形成在所述第二非平坦、非极性氮化物半导体层的所述表面上的所述多个凹陷部分相对于彼此不对准。
5.如权利要求3所述的半导体器件,其中所述第一结构层的所述多个固体颗粒和所述第二结构层的所述多个固体颗粒具有不同尺寸或不同形状。
6.如权利要求1所述的半导体器件,其中每个所述固体颗粒包括选自二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化锆(ZrO2)、氧化钇(Y2O3)-ZrO2、CuO、Cu2O和氧化钽(Ta2O5)构成的组中的至少一种。
7.如权利要求1所述的半导体器件,其中所述第一结构层的所述固体颗粒的每个具有球形或多面体形状。
8.如权利要求7所述的半导体器件,其中每个固体颗粒的折射率不同于所述第一非极性氮化物半导体层的折射率。
9.如权利要求1所述的半导体器件,其中所述第一结构层的所述固体颗粒的每个具有球壳形状或多面体壳形状。
10.如权利要求9所述的半导体器件,其中所述壳的厚度在所述固体颗粒的半径的3%和50%之间。
11.如权利要求9所述的半导体器件,其中气体捕集在所述壳中。
12.如权利要求1所述的半导体器件,还包括设置在所述第一非平坦、非极性氮化物半导体层的下部上的衬底。
13.如权利要求12所述的半导体器件,其中所述衬底包括包含选自Al2O3、Si、SiC、SiGe、Ge、GaAs、InP、GaN、InAs、GaP和GaSb构成的组的一种的材料。
14.如权利要求12所述的半导体器件,还包括形成在所述衬底和所述第一非平坦、非极性氮化物半导体层之间的缓冲层。
15.一种制造半导体器件的方法,该方法包括:
准备衬底;
利用非极性氮化物半导体在所述衬底上形成具有三维表面形式的第一非平坦、非极性氮化物半导体层,所述三维表面具有多个凹陷部分;
利用多个固体颗粒在所述第一非平坦、非极性氮化物半导体层的表面的至少一部分上形成第一结构层,所述多个固体颗粒设置在所述多个凹陷部分内并且露出所述第一非平坦、非极性氮化物半导体层的至少一部分;及
在所述第一非平坦、非极性氮化物半导体层和所述第一结构层上形成第一非极性氮化物半导体层。
16.如权利要求15所述的方法,其中形成所述第一非平坦、非极性氮化物半导体层包括在所述第一非平坦、非极性氮化物半导体层的所述表面上形成多个凹陷部分。
17.如权利要求16所述的方法,其中形成所述第一结构层包括仅在所述多个凹陷部分中设置所述第一结构层的所述多个固体颗粒。
18.如权利要求17所述的方法,其中形成所述第一非极性氮化物半导体层包括利用所述第一结构层作为掩模从所述第一非平坦、非极性氮化物半导体层引起外延横向过生长。
19.如权利要求15所述的方法,还包括在所述衬底和所述第一非平坦、非极性氮化物半导体层之间形成缓冲层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0012863 | 2011-02-14 | ||
KR1020110012863A KR101810609B1 (ko) | 2011-02-14 | 2011-02-14 | 반도체 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102637794A CN102637794A (zh) | 2012-08-15 |
CN102637794B true CN102637794B (zh) | 2016-12-14 |
Family
ID=45655720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210032437.4A Active CN102637794B (zh) | 2011-02-14 | 2012-02-14 | 半导体器件及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9230804B2 (zh) |
EP (1) | EP2487707B1 (zh) |
JP (1) | JP5999916B2 (zh) |
KR (1) | KR101810609B1 (zh) |
CN (1) | CN102637794B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5741042B2 (ja) * | 2011-02-14 | 2015-07-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
WO2014065019A1 (ja) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | 窒化物半導体発光素子 |
KR102022346B1 (ko) * | 2013-02-21 | 2019-09-18 | 삼성전자주식회사 | 반도체 발광소자 및 그 제조방법 |
JP6270536B2 (ja) * | 2013-06-27 | 2018-01-31 | 株式会社東芝 | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法 |
KR102591147B1 (ko) * | 2021-07-08 | 2023-10-19 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
KR102591150B1 (ko) * | 2021-12-30 | 2023-10-19 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 소자를 제조하는 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1378702A (zh) * | 1999-10-14 | 2002-11-06 | 克里公司 | 第ⅲ族元素氮化物层的单步骤悬挂和侧向外延过生长 |
CN101874286A (zh) * | 2007-11-27 | 2010-10-27 | 纳米晶公司 | 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3898445B2 (ja) * | 1997-12-08 | 2007-03-28 | 三菱電線工業株式会社 | 発光素子 |
US6812053B1 (en) | 1999-10-14 | 2004-11-02 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
JP3832313B2 (ja) * | 2001-11-02 | 2006-10-11 | 日亜化学工業株式会社 | 窒化物半導体の成長方法及び窒化物半導体 |
US20060079874A1 (en) | 2004-10-08 | 2006-04-13 | Faller Craig N | Tissue pad for use with an ultrasonic surgical instrument |
CN101061571B (zh) | 2004-11-24 | 2010-05-05 | 住友化学株式会社 | 半导体层叠基板、其制造方法以及发光元件 |
JP4882351B2 (ja) | 2004-11-24 | 2012-02-22 | 住友化学株式会社 | 半導体積層基板、その製造方法及び発光素子 |
JP4749803B2 (ja) | 2005-08-26 | 2011-08-17 | 住友化学株式会社 | 半導体積層基板およびその製造方法 |
JP4799975B2 (ja) * | 2005-09-16 | 2011-10-26 | 昭和電工株式会社 | 窒化物系半導体発光素子及びその製造方法 |
JP4673198B2 (ja) | 2005-11-28 | 2011-04-20 | 住友化学株式会社 | 選択エピタキシャル成長用マスクの形成方法 |
JP5015480B2 (ja) | 2006-03-28 | 2012-08-29 | 住友化学株式会社 | 半導体単結晶基板の製造方法 |
US7445984B2 (en) | 2006-07-25 | 2008-11-04 | Freescale Semiconductor, Inc. | Method for removing nanoclusters from selected regions |
JP2008053372A (ja) | 2006-08-23 | 2008-03-06 | Sumitomo Chemical Co Ltd | 半導体デバイスの製造方法 |
US7923790B1 (en) * | 2007-03-09 | 2011-04-12 | Silicon Laboratories Inc. | Planar microshells for vacuum encapsulated devices and damascene method of manufacture |
KR100966367B1 (ko) | 2007-06-15 | 2010-06-28 | 삼성엘이디 주식회사 | 반도체 발광소자 및 그의 제조방법 |
TWI447783B (zh) | 2008-04-28 | 2014-08-01 | Advanced Optoelectronic Tech | 三族氮化合物半導體發光元件之製造方法及其結構 |
KR101101780B1 (ko) | 2008-09-08 | 2012-01-05 | 서울대학교산학협력단 | 질화물 박막 구조 및 그 형성 방법 |
KR100944946B1 (ko) | 2009-02-10 | 2010-03-02 | 재단법인서울대학교산학협력재단 | 패턴이 형성된 기판 제조방법 |
US8237152B2 (en) * | 2009-06-02 | 2012-08-07 | The United States Of America, As Represented By The Secretary Of The Navy | White light emitting device based on polariton laser |
-
2011
- 2011-02-14 KR KR1020110012863A patent/KR101810609B1/ko active IP Right Grant
- 2011-09-23 US US13/242,827 patent/US9230804B2/en active Active
-
2012
- 2012-02-14 CN CN201210032437.4A patent/CN102637794B/zh active Active
- 2012-02-14 JP JP2012029226A patent/JP5999916B2/ja active Active
- 2012-02-14 EP EP12155353.1A patent/EP2487707B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1378702A (zh) * | 1999-10-14 | 2002-11-06 | 克里公司 | 第ⅲ族元素氮化物层的单步骤悬挂和侧向外延过生长 |
CN101874286A (zh) * | 2007-11-27 | 2010-10-27 | 纳米晶公司 | 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底 |
Also Published As
Publication number | Publication date |
---|---|
KR20120092928A (ko) | 2012-08-22 |
JP2012169628A (ja) | 2012-09-06 |
CN102637794A (zh) | 2012-08-15 |
EP2487707A3 (en) | 2014-05-07 |
US9230804B2 (en) | 2016-01-05 |
EP2487707A2 (en) | 2012-08-15 |
KR101810609B1 (ko) | 2017-12-20 |
JP5999916B2 (ja) | 2016-09-28 |
EP2487707B1 (en) | 2020-04-29 |
US20120205783A1 (en) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101322292B (zh) | 氮化镓半导体发光元件 | |
US20240063340A1 (en) | METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES | |
US8878233B2 (en) | Compound semiconductor devices and methods of fabricating the same | |
CN105428482B (zh) | 一种led外延结构及制作方法 | |
US8835983B2 (en) | Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers | |
CN102637794B (zh) | 半导体器件及其制造方法 | |
US9673284B2 (en) | Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer | |
JP2012151472A (ja) | メタモルフィック基板システム、メタモルフィック基板システムの形成方法、および、第3族窒化物の半導体素子 | |
CN114256057A (zh) | 氮化物外延结构和半导体器件 | |
US10615299B2 (en) | Optoelectronic device with three-dimensional semiconductor elements | |
US9515146B2 (en) | Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer | |
JP6117010B2 (ja) | 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法 | |
KR101028585B1 (ko) | 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법 | |
US10460952B2 (en) | Stress relieving semiconductor layer | |
KR101104239B1 (ko) | 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법 | |
KR20220034222A (ko) | 발광 다이오드 및 제조 방법 | |
US20210135050A1 (en) | Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device | |
KR101250475B1 (ko) | 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자 | |
US20230155060A1 (en) | Indium gallium nitride light emitting diodes with reduced strain | |
CN103280503B (zh) | 半导体器件 | |
WO2024094613A1 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
CN116195077A (zh) | 隧道结的p-型层的激活 | |
CN115394884A (zh) | 发光二极管以及发光二极管的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |