KR101101780B1 - 질화물 박막 구조 및 그 형성 방법 - Google Patents

질화물 박막 구조 및 그 형성 방법 Download PDF

Info

Publication number
KR101101780B1
KR101101780B1 KR1020090083292A KR20090083292A KR101101780B1 KR 101101780 B1 KR101101780 B1 KR 101101780B1 KR 1020090083292 A KR1020090083292 A KR 1020090083292A KR 20090083292 A KR20090083292 A KR 20090083292A KR 101101780 B1 KR101101780 B1 KR 101101780B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
nitride thin
hollow
hollow structure
Prior art date
Application number
KR1020090083292A
Other languages
English (en)
Other versions
KR20100029704A (ko
Inventor
윤의준
차국헌
김종학
오세원
우희제
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to DE112009002065.8T priority Critical patent/DE112009002065B4/de
Priority to US13/062,557 priority patent/US8847362B2/en
Priority to PCT/KR2009/005055 priority patent/WO2010027230A2/ko
Priority to JP2011525987A priority patent/JP5070359B2/ja
Priority to CN200980135167.6A priority patent/CN102150286B/zh
Publication of KR20100029704A publication Critical patent/KR20100029704A/ko
Application granted granted Critical
Publication of KR101101780B1 publication Critical patent/KR101101780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

본 발명은 질화물 박막 구조 및 그 형성 방법에 관한 것이다. 질화물이 아닌 기판 위에 질화물 박막을 형성하게 되면 기판과 질화물 박막간의 격자상수 차이에 의하여 많은 결함이 생기게 된다. 또한 기판과 질화물 박막간의 열팽창 계수 차이에 의하여 기판이 휘어지는 문제가 있다. 본 발명에서는 이러한 문제를 해결하고자, 속이 비어 있는 입자, 즉 중공 구조물을 기판 상에 도포한 다음 그 위에 질화물 박막을 성장시킨 박막 구조 및 그 형성 방법을 제안한다. 본 발명에 따르면, 중공 구조물에 의한 ELO(Epitaxial Lateral Overgrowth) 효과를 얻을 수 있어 고품질의 질화물 박막을 형성할 수 있으며, 박막 구조 안의 굴절률이 조절됨에 따라 본 발명에 따른 박막 구조를 LED와 같은 발광 소자로 제작시 광추출 효율이 증가되는 효과가 있다. 뿐만 아니라 기판의 열팽창 계수가 질화물 박막에 비하여 더 큰 경우에는 질화물 박막 안의 중공 구조물 압축에 따라 질화물 박막의 전체 응력이 감소되어 기판의 휘어짐을 방지하는 효과도 있다.

Description

질화물 박막 구조 및 그 형성 방법 {Nitride thin film structure and method of forming the same}
본 발명은 질화 갈륨(GaN) 또는 갈륨과 다른 금속의 혼합 질화물로 된 화합물 반도체층 및 그 형성 방법에 관한 것이다. 본 발명은 또한 이러한 층을 포함하는 전자 또는 광전자 소자(opto-electronic device) 및 그 제조 방법에 관한 것이다. 본 발명의 기술분야는 기판 위에 고품질의 질화물 박막을 형성한 질화물 박막 구조 및 그 형성 방법으로 넓게 정의될 수 있다.
주기율표 상의 Ⅲ 내지 Ⅴ족 원소들의 질화물 반도체는 이미 전자 및 광전자 소자 분야에서 중요한 위치를 점유하고 있으며, 이러한 분야는 앞으로 더욱 중요해질 것이다. 이러한 질화물 반도체의 응용분야는 실제적으로 레이저 다이오드(LD)에서부터 고주파수 및 고온에서 작동할 수 있는 트랜지스터에 이르기까지의 넓은 영역을 커버한다. 그리고, 자외선 광검출기, 탄성 표면파 소자 및 발광 다이오드(LED)를 포함한다.
예를 들어, 질화 갈륨은 청색 LED 또는 고온 트랜지스터의 응용에 적합한 물질로 알려져 있지만, 이에 한정되지 않는 마이크로 전자 소자용으로 폭넓게 연구되 고 있다. 또한, 여기에서 쓰인 바와 같이, 질화 갈륨은 질화 알루미늄 갈륨(AlGaN), 질화 인듐 갈륨(InGaN) 및 질화 알루미늄 인듐 갈륨(AlInGaN)과 같은 질화 갈륨 합금을 포함하는 것으로 넓게 쓰일 수도 있다.
질화 갈륨 마이크로 전자 소자의 제조에 있어서 주요한 기술은 결함 밀도(defect density)가 낮은 질화 갈륨 박막을 성장시키는 것이다. 결함 밀도를 발생시키는 원인의 하나는 질화 갈륨 박막이 성장되는 기판이라고 알려져 있다. 그러나, 이러한 소자들에서, 결함 없는 질화 갈륨 박막의 성장을 위해 적합한 질화 갈륨 성장용 기판 또는 질화 갈륨 기판을 제조하는 것은 용이하지 않다. 질화 갈륨 고체는 가열하더라도 용융이 잘 되지 않기 때문에 융액으로부터 결정 성장시키는 통상의 초크랄스키법 등으로는 기판 제조를 위한 단결정을 만들 수 없다. 초고압을 인가하여 가열하면 융액을 만들 수 있을지는 모르지만 양산 측면에서 적용하기 곤란한 면이 있다.
따라서, 질화 갈륨과 같은 질화물 반도체를 이용하는 소자들에서, 질화물 박막의 성장을 위해 가장 빈번히 사용되는 기판은 사파이어, 실리콘 카바이드(SiC), 실리콘과 같은 "이종" 기판이다. 그런데, 이들 이종 기판 물질은 질화물과의 격자상수 불일치와 열팽창 계수의 차이가 있기 때문에, 이종 기판에 성장시킨 질화물 박막은 많은 전위(dislocation)를 가지고 이에 따른 크랙(crack) 발생 및 휘어짐(warpage)이 문제가 된다.
표 1에 대표적인 질화물 반도체인 GaN, AlN, InN과 대표적인 이종 기판 물질 인 사파이어(Al2O3)간의 격자상수(a축, c축) 및 열팽창 계수(a축, c축)를 나타내었다.
Figure 112009054516093-pat00001
상기 표 1에서 보는 바와 같이, 질화물 반도체와 사파이어간에는 격자상수 차이와 열팽창 계수 차이가 존재하기 때문에 고품질의 질화물 박막을 성장시키기가 어렵다. 대표적인 문제점으로, 사파이어 기판 위에 질화물 박막 성장시 전위 밀도가 107/cm2 이상이 되며, 열팽창 계수 차이로 인하여 기판이 휘어지는 현상을 들 수 있다. 도 1은 열팽창 계수가 큰 사파이어 기판(10) 위에 이보다 열팽창 계수가 작은 GaN 박막(15)을 고온에서 성장시킨 후(도 1의 (a)), 냉각시에 발생하는 기판(10)의 휘어짐(도 1의 (b))을 나타내는 도식도이다.
이와 같은 결함 발생, 기판 휘어짐 등의 문제를 최소화시키기 위하여 질화물 박막 성장 전에 기판 상부에 다양한 완충층을 만들어 주거나 에피택셜 횡방향 과도성장, 즉 ELO(Epitaxial Lateral Overgrowth) 방법을 이용하고 있다. 종래의 ELO 방법은 스트라이프 형태의 SiO2 마스크를 사용한다. 종래 ELO 방법을 적용한 박막 구조의 단면도인 도 2를 참조하여 종래 ELO 방법에 대해 설명한다.
종래 ELO 방법에서는 성장로에서 기판(20) 상에 질화물 박막(25)을 성장시킨 후, 질화물 박막(25)이 성장된 기판(20)을 성장로에서 꺼낸다. 다음, 기판(20)을 증착장비에 장입하여 질화물 박막(25) 상에 SiO2 박막을 증착하고, SiO2 박막이 증착된 기판(20)을 증착장비에서 꺼낸다. 사진 식각 기법을 이용하여 SiO2 박막을 패터닝하여 SiO2 마스크(30)를 형성한 후에, 이를 다시 성장로에 장입하여 ELO 질화물 박막(35)을 성장시킨다.
ELO 질화물 박막(35) 중 SiO2 마스크(30) 위로 횡방향 성장된 부분은 종방향으로 성장된 부분에 비하여 전위 등의 결함이 전파되지 않아 고품질을 가지게 되므로, SiO2 마스크(30) 위의 횡방향 성장된 ELO 질화물 박막(35)을 활성층으로 하는 소자를 제작하면 우수한 특성을 얻을 수 있게 되는 것이다.
그러나, 이러한 ELO 방법은 상술한 바와 같은 복잡한 공정, 즉 SiO2 마스크 형성이라는 공정에 따른 추가적인 외부 공정이 필요하게 되고, 공정 시간이 오래 걸리며 비용이 증가하는 문제가 있다. 또한 현재는 ELO의 기능 개선 및 추가를 위해 SiO2 마스크를 다층으로 형성함에 따라 SiO2 마스크 형성 공정 및 질화물 박막 성장 공정이 SiO2 마스크 수에 비례하여 증가함으로 인해, 그 비용 및 공정 복잡도는 더욱 높아지고 있으며, 시간적, 경제적 손실을 야기할 뿐만 아니라, 공정의 복잡성으로 인해 수율 저하도 예상되고 있다.
이종 기판과 질화물 박막은 굴절률(refractive index)에 있어서도 차이가 있기 때문에 소자 내부에 생성된 광자(photon)가 외부로 빠져 나가지 못하고 소자 내부에 갇히는 문제도 발생하게 된다. 광추출 효율 증가를 위해서 최근에는 PSS(Patterned Sapphire Substrate) 방식도 많이 사용되고 있다. PSS 방식은 사진 식각 공정을 거쳐서 사파이어 기판 자체에 패턴을 만드는 방식이다. 하지만 사진 공정과 식각 공정이 필요하므로 비용이 증가되고 공정이 복잡해지는 단점이 있으며 기판 식각에 따라 기판 자체의 손상이 발생되어 결함의 원인이 되는 문제가 있다.
최근에는 구형 입자를 기판에 코팅하고 그 위에 질화물 박막을 성장시켜서 전위 밀도를 줄이는 방식이 보고되었다. 구형 입자를 기판에 코팅하고 그 위에 질화물 박막을 성장시키는 경우 전위 밀도가 줄어드는 장점이 있으나 구형 입자의 굴절률이 1보다 크기 때문에 광추출 효율에 한계가 존재한다. 또한 속이 꽉 찬 구형 입자의 경우 질화물 박막이 받는 응력을 줄이는 데 한계가 존재한다.
본 발명이 해결하고자 하는 과제는 기판과 격자상수나 열팽창 계수가 다른 질화물 박막을 성장시 질화물 박막이 받는 응력을 감소시키고 전위를 줄여서 고품질의 질화물 박막을 형성한 박막 구조 및 그 형성 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명에서는 다수의 중공 구조물이 도포된 기판과 이 기판 위에 형성된 질화물 박막을 포함하는 박막 구조를 제안한다. 본 명 세서에서 중공 구조물이라 함은 속이 비어 있는 입자를 포함하는 넓은 의미로 정의되며, 중공 구조물 위로 형성되는 질화물 박막은 결함 밀도가 낮은 고품질이므로 이러한 질화물 박막을 이용하여 자외선, 가시광선, 적외선 영역의 빛을 방출하는 질화물 반도체 소자를 제조할 수 있다.
본 발명은 기판과 그 위에 도포된 중공 구조물 그리고 기판과 질화물 박막간의 결함 밀도를 최소화시킬 수 있는 완충층을 포함한 박막 구조도 제안한다. 질화물 박막은 2층 이상으로 이루어질 수도 있다. 예를 들어, 본 발명 박막 구조에 있어서의 질화물 박막은 제1 질화물 박막, 제2 질화물 박막, 제3 질화물 박막 등으로 구성이 되며 제1 질화물 박막은 기판 위에 도포된 중공 구조물 위의 완충층 위에 형성이 되고, 제2 질화물 박막은 제1 질화물 박막 상에, 제3 질화물 박막은 제2 질화물 박막 상에 형성이 될 수 있다. 또한, 제1 질화물 박막과 제2 질화물 박막 사이에, 제2 질화물 박막과 제3 질화물 박막 사이에 추가의 중공 구조물을 더 포함할 수도 있다. 이처럼 2층 이상으로 구성되는 질화물 박막은 서로 동종의 것이거나 이종의 것일 수 있다.
중공 구조물이 위와 같이 여러 층인 경우, 중공 구조물의 중공 크기나 중공 구조물의 도포 밀도를 조절하여 굴절률의 차이를 조절하는 방식 또한 본 발명에 포함된다. 예를 들어, 제1 질화물 박막 형성을 위해서는 중공의 크기가 큰 제1 중공 구조물을 도포하고, 상기 제1 질화물 박막 위에는 중공의 크기가 더 작은 제2 중공 구조물을 도포한 후 제2 질화물 박막을 형성하고, 다시 제2 질화물 박막 위에는 중공의 크기가 제일 작은 중공 구조물을 도포한 후 제3 질화물 박막을 형성하는 것이 다. 이와 같이 하면 기판 쪽에 가까울수록 소정 면적에 대해 중공이 차지하는 비율이 증가된다. 중공에는 굴절률이 작은 기체가 트랩되어 있기 때문에 중공이 차지하는 비율이 증가될수록 굴절률이 점차 줄어든다.
본 발명에서 이용하는 중공 구조물은 질화물 박막과 굴절률 차이가 있는 물질인 것이 바람직한데, 중공에는 기체가 트랩되어 있기 때문에 중공을 둘러 싼 외벽 물질이 질화물 박막과 동일하여도 질화물 박막과 중공 구조물 사이에 굴절률 차이를 얻을 수 있고, 중공을 둘러싼 외벽 물질을 질화물 박막과 다르게 하여도 질화물 박막과 중공 구조물 사이에 굴절률 차이를 얻을 수 있다. 중공 구조물의 형태는 구, 육면체 등 여러 가지 형태를 가질 수 있으며 그 크기는 10nm ~ 100μm로 다양하게 사용될 수 있다. 중공 구조물의 중공을 둘러 싼 외벽에 있어서 양쪽 끝의 두께를 합친 전체 외벽의 두께는 중공 구조물 크기(전체 직경)의 3% ~ 50%인 것이 사용된다. 또한 중공 구조물의 크기를 조절하여 굴절률을 조절하는 경우 서로 다른 크기의 외벽 두께는 전체가 같은 비율의 두께를 가질 수도 있으며, 소정 면적에 대해 중공이 차지하는 비율을 기판 쪽으로 더욱 증가시키기 위하여 기판 쪽으로 갈수록 중공 구조물의 크기는 동일하지만 외벽의 두께가 더 얇아지는 방식으로 중공의 크기가 커질 수 있다.
본 발명에서는 기판 상에 다수의 중공 구조물을 도포한 후 상기 기판 위에 질화물 박막을 형성하여 상기의 질화물 박막 구조를 형성하는 방법도 제안한다. 이 때 상기 기판과 중공 구조물이 서로 다른 전하를 띠게 하여 상기 기판에 상기 중공 구조물이 정전기력으로 부착되도록 하면 좋다.
특히 상기 중공 구조물을 도포하는 단계는, 상기 기판 상에 다수의 코어-쉘 구조물을 도포하는 단계, 및 상기 코어-쉘 구조물의 쉘 부분은 남기고 코어 부분을 제거하여 중공 구조물을 형성하는 단계를 포함할 수 있으며, 실시예에서 상기 코어-쉘 구조물의 코어 부분은 유기 물질 또는 무기 물질로 제작된 비드이고 쉘 부분은 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 이트리아(Y2O3)-지르코니아, 산화구리(CuO, Cu2O) 및 산화탄탈륨(Ta2O5) 중 적어도 어느 하나로 이루어지며 단일층 혹은 다층의 구조로 구성된다.
상기 코어-쉘 구조물을 도포한 후에는 열을 가하여 상기 코어-쉘 구조물의 코어 부분을 분해시키거나 산소를 포함하는 가스와 화학 반응을 일으켜 분해시키거나 용매를 이용하여 분해시키는 방법으로 코어 부분을 제거함으로써 중공 구조물을 얻을 수 있다. 뿐만 아니라 상기 코어-쉘 구조물을 도포한 후에 상기 중공 구조물의 소성(plastic property), 탄성(elastic property) 등의 기계적 특성 조절을 위한 가열과 같은 후처리 단계를 더 포함할 수도 있다.
이렇게 코어-쉘 구조물을 이용하는 경우에도 상기 기판과 코어-쉘 구조물이 서로 다른 전하를 띠게 하여 상기 기판에 상기 코어-쉘 구조물이 정전기력으로 부착되도록 하면 좋은데, 상기 코어-쉘 구조물은 용매에 분산시켜 상기 기판 상에 도포하며, 상기 기판과 코어-쉘 구조물이 띠는 전하의 세기 및 상기 용매의 농도 중 적어도 어느 하나를 조절하면 상기 코어-쉘 구조물의 도포 밀도를 조절할 수 있다.
상기 기판과 코어-쉘 구조물이 서로 다른 전하를 띠게 하려면, 상기 코어-쉘 구조물로서 전하를 띠는 구조물을 선택하고 상기 기판은 상기 코어-쉘 구조물과 서로 다른 전하를 띠게 하도록 상기 기판 상에 고분자 전해질을 코팅하는 것이 바람직한데, 상기 고분자 전해질은 PAH[poly(allylamine hydrochloride)]와 PSS[poly(sodium 4-styrene-sulfonate)]를 레이어-바이-레이어(layer-by-layer) 방법으로 코팅하는 것이 바람직하다.
기타 실시예의 구체적 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에서는 중공 구조물을 기판에 도포하여 중공 구조물 주변에 노출된 기판 표면으로부터 질화물 박막을 성장시키므로, 중공 구조물에 의한 ELO 효과를 얻을 수 있다. 따라서, 결함 밀도가 작은 고품질의 질화물 박막을 형성할 수 있다.
중공 구조물은 박막 구조 안의 굴절률을 조절하는 효과도 있다. 중공 구조물은 기판과의 굴절률 차이를 크게 하여 생성된 광자가 좀 더 효율적으로 빠져나오게 한다. 이에 따라, 본 발명의 박막 구조를 LED와 같은 발광 소자로 제작하면 광추출 효율이 증가된다.
뿐만 아니라 기판의 열팽창 계수가 질화물 박막에 비하여 더 큰 경우에는 질화물 박막 안의 중공 구조물 압축에 따라 질화물 박막의 전체 응력이 감소됨에 따라 기판의 휘어짐을 방지하는 효과도 있다.
이와 같은 결과로, 우수한 물성을 갖는 질화물 반도체 에피층을 성장시킬 수 있으므로, 고효율, 고신뢰성을 가지는 광전자 소자를 구현할 수 있다. 또한, 광 추출 효율 증가에 따른 고출력 LD 및 LED가 구현될 수 있다.
이하 첨부된 도면들을 참조하여 본 발명을 더욱 상세히 설명하고자 한다. 다음에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3은 본 발명의 제1 실시예에 따른 질화물 박막 구조의 단면도이다.
도 3을 참조하면, 기판(100) 상에 다수의 중공 구조물(105)이 도포되어 있고, 중공 구조물(105) 주변의 노출된 기판(100) 위로부터 성장하여 중공 구조물(105) 상에서 합체되어 막을 이룬 고품질의 질화물 박막(120)이 형성되어 있다. 이러한 구조를 이용하여 질화물 반도체 소자를 제조할 수 있는데, 질화물 박막(120) 물질 종류에 따라 밴드갭 조절이 되어 자외선, 가시광선, 적외선 영역의 빛을 방출하도록 할 수 있다.
기판(100)은 Al2O3, Si, SiC, GaAs 기판 등 반도체 물질의 이종 에피 박막 성장에 이용되는 모든 이종 기판이 이용될 수 있다. 질화물 박막(120)은 GaN, InN, AlN 또는 이들의 조합인 GaxAlyInzN(0<x,y,z<1) 등의 모든 질화물 반도체 물질을 포 함한다.
중공 구조물(105)은 속이 비어 있는 입자 형태로서, 소정 크기의 중공(105a)을 소정 두께의 외벽(105b)이 둘러싸고 있는 형태로, 외벽(105b) 재질은 질화물 박막(120)과 동일하거나 다를 수 있으며, 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 이트리아(Y2O3)-지르코니아, 산화구리(CuO, Cu2O), 산화탄탈륨(Ta2O5) 등의 금속 산화물 또는 금속 재질일 수도 있고, 이러한 재질 중 어느 하나의 단일층으로 구성하여도 되지만 층별로 물질의 종류를 달리 하는 다층의 구조로 구성하여도 된다.
중공 구조물(105)은 중공을 포함한 구조라서 쉽게 압축이 되므로 질화물 박막(120)에 압축 응력이 작용하는 경우 전체 응력을 줄이는 효과가 있으며, 그러한 효과를 극대화하기 위해서는 중공 구조물(105) 외벽(105b) 재질을 소성 및/또는 탄성이 좋은 것으로 선택함이 유리하다. 중공 구조물(105)이 변형되는 정도는 중공 구조물의 재질, 중공의 크기, 외벽의 두께 (중공 구조물 크기 = 중공의 크기 + 외벽 두께ㅧ 2) 등에 따라 달라질 것이므로, 기판(100)과 질화물 박막(120)의 종류에 따라 적절한 응력 감소 효과를 낼 수 있도록 이들 변수를 정함이 타당하다. 중공 구조물(105)의 크기는 10nm에서 100μm까지도 가능하지만 이에 한정되지 않으며, 중공 구조물(105)의 외벽에 있어서 양쪽 끝의 두께를 합친 전체 외벽의 두께는 중공 구조물 크기(전체 직경)의 3% ~ 50%인 것이 사용될 수 있으나, 역시 이에 한정되지 않는다.
질화물 박막(120)의 경우 일반적인 성장 온도가 1000℃ ~ 1100℃로 다른 물질에 비하여 매우 높은 편이다. 그러므로 기판(100)과 질화물 박막(120)간 열팽창 계수 차이가 존재한다면 성장 후에 다시 상온으로 냉각될 때 아래쪽 기판(100)과 위쪽 질화물 박막(120)의 줄어드는 정도가 다르기 때문에 기판(100)이 휘어지게 된다.
기판(100)이 사파이어인 경우 기판(100)의 열팽창 계수가 질화물 박막(120)에 비하여 훨씬 크다. 그러므로 질화물 박막(120)에는 압축 응력이 작용하게 된다. 그러므로 질화물 박막(120)은 압축 응력을, 기판(100)은 반대로 인장 응력이 발생하게 된다. 본 발명에서 이용하는 중공 구조물(105)은 질화물 박막(120)에 생성된 응력에 의해서 도 3의 화살표로 표시한 바와 같이 압축이 되므로 질화물 박막(120)에 생성된 전체 응력을 줄일 수 있게 된다.
또한, 질화물 박막(120)에서 중공 구조물(105) 위로 횡방향 성장된 부분은 종방향으로 성장된 부분에 비하여 전위 등의 결함이 전파되지 않아 고품질을 가지게 되므로, 중공 구조물(105)은 ELO 효과를 나타내게 한다. 이에 따라 질화물 박막(120)은 전위 밀도가 작은 고품질의 소자급 막이 된다.
한편, 질화물 박막(120) 형성시, 2 단계 성장법을 이용하여 완충층을 형성하는 경우가 있다. 본 발명의 제2 실시예에 관한 도 4a를 참조하면, 기판(100) 상에 먼저 완충층(110)이 형성되어 있고 그 위에 다수의 중공 구조물(105)이 도포되어 있다. 완충층(110) 위로 질화물 박막(120)이 형성되어 있다. 또한 본 발명의 제3 실시예에 관한 도 4b를 참조하면, 기판(100) 상에 다수의 중공 구조물(105)이 도포 되어 있고, 중공 구조물(105) 사이로 완충층(110)이 형성되어 있다. 그 위에 질화물 박막(120)이 형성되어 있다. 이와 같이, 도 4a 및 도 4b에 도시한 박막 구조는 기판(100)과 질화물 박막(120) 사이에 완충층(110)이 더 포함된 구조이다.
완충층(110)은 기판(100)과 질화물 박막(120)간의 결정학적 차이를 완화시켜 질화물 박막(120)의 결정 결함 밀도를 최소화하기 위하여 형성된다. 완충층(110)과 질화물 박막(120)은 이종 원소인 Fe, Mg, O, Si와 같은 질화물을 도핑할 수 있는 원소를 한 종류 이상 포함하게 형성할 수도 있다. 이것은 이후의 다른 모든 실시예에도 마찬가지로 적용된다. 완충층(110)은 GaN 또는 AlN으로 이루어질 수 있으며, 질화물 박막(120)은 완충층의 성장 온도에 따라 그보다 고온에서 또는 그와 유사한 온도에서 형성될 수 있다.
본 발명의 제4 실시예로서 도 5와 같은 구조도 가능하다. 기판(100) 상에 제1 질화물 박막(115)이 먼저 형성되어 있다. 제1 질화물 박막(115)과 기판(100) 사이에는 미도시의 완충층이 존재할 수도 있다. 중공 구조물(105)은 제1 질화물 박막(115) 위에 도포되어 있다. 중공 구조물(105)과 제1 질화물 박막(115) 위로 제2 질화물 박막(125)이 형성되어 있다. 제1 질화물 박막(115)과 제2 질화물 박막(125)은 동일한 질화물일 수도 있고 다른 종류의 질화물일 수도 있다. 이와 같이 질화물 박막은 2층 이상으로 이루어진 것일 수도 있다.
중공 구조물(105)에 의한 ELO 효과, 응력 감소 및 기판 휘어짐 방지의 효과는 도 4a, 도 4b 및 도 5의 구조에서도 유지된다. 이와 같이 중공 구조물(105)의 위치, 완충층(110)의 존재 여부 및 위치, 질화물 박막의 다층 여부에 관계없이 중 공 구조물(105)이 도포된 구조이면 본 발명이 해결하고자 하는 과제를 달성할 수 있다.
도 6은 본 발명의 제5 실시예에 따른 박막 구조 형성 방법을 설명하기 위해 도시한 도면으로서, 도 4b에 도시한 것과 같은 박막 구조를 얻을 수 있는 방법이기도 하다.
먼저 도 6의 (a)를 참조하면, 기판(300) 위에 구형 중공 구조물(305)을 도포한다. 코팅 방법으로는 딥 코팅(dip coating) 또는 스핀 코팅(spin coating)을 이용할 수 있다. 딥 코팅, 스핀 코팅 등은 구형 중공 구조물(305)을 적절한 용매에 분산시킨 상태의 용액을 이용하는 습식 방법이며, 용매의 농도와 같은 코팅의 조건을 조절하면 중공 구조물(305)이 기판(300)을 덮는 도포 밀도를 조절할 수 있다. 용매에 비하여 구형 중공 구조물(305)이 많은 경우에는 반대의 경우에 비하여 높은 도포 밀도를 얻을 수 있다.
특히 기판(300)과 구형 중공 구조물(305)이 서로 다른 전하를 띠게 하여 기판(300)에 구형 중공 구조물(305)이 정전기력으로 부착되도록 하면 일단 부착된 구형 중공 구조물(305)의 탈락 등 염려가 적어지므로 도포 상태의 변화가 거의 없어 유리하다. 이 때 도포 밀도를 조절하기 위해 기판(300)과 구형 중공 구조물(305)이 띠는 전하의 세기를 조절하는 것도 가능한데, 전하의 세기를 크게 할수록 높은 도포 밀도를 얻을 수 있다.
다음으로, 도 6의 (b)에 도시한 바와 같이, 구형 중공 구조물(305) 주변에 표면이 드러난 기판(300) 상에 완충층(310)을 형성한다. GaN과 같은 저온 완충층의 경우 격자 이완이 완벽히 일어날 수 있는 충분한 두께, 즉, 10 nm ~ 100 nm의 넓은 범위에서 정할 수 있다. 일반적인 화학 기상 증착법(CVD)에서 표면 반응 지배(surface reaction controlled) 구간의 온도 범위가 완충층(310) 형성에 이용될 수 있는데, 사파이어 기판 위에 GaN층을 성장시키는 경우라면 400℃ ~ 700℃의 온도범위가 이용될 수도 있고, AlN으로 이루어진 완충층은 그보다 고온의 온도 범위에서 형성될 수 있다. 완충층(310)을 성장하기 위한 방법으로는 각종 증착법(e-beam evaporators, sublimation sources, Knudsen cell)과, 이온빔 증착법, 기상 에피택시법(ALE, CVD, APCVD, PECVD, RTCVD, UHVCVD, LPCVD, MOCVD, GSMBE, etc.)을 이용할 수 있다.
본 실시예에서 완충층(310)을 성장하기 위해, 먼저 구형 중공 구조물(305)이 도포된 기판(300)을 반응기에 장입한다. 다음, 반응기의 압력, 온도 및 5족 전구체 : 3족 전구체 비율을 일정하게 한다. 반응기 압력은 10~1000 torr, 온도는 300~1200 ℃, 5족 전구체 : 3족 전구체 비율은 1 ~ 1000000의 범위로 할 수 있다. 반응기가 안정화되면 5족 전구체와 3족 전구체를 일정한 속도로 주입하여 기판(300) 위에 질화물의 층을 성장시켜 완충층(310)을 얻는다. 소정 두께의 완충층(310)이 얻어질 때까지 5족 전구체와 3족 전구체의 주입을 유지한다.
다음으로 도 6의 (c)에서와 같이 완충층(310) 위로 질화물 박막(315)을 성장시킨다. 질화물 박막(315)의 두께는 이후에 제작될 소자 안에서 활성층으로서의 역할에 따라 100 nm ~ 1 mm의 매우 넓은 범위에서 선택이 가능하다. 필요한 경우, 적절한 도핑 원소를 첨가하여 p형 및/또는 n형으로 형성할 수도 있으며, 도핑 원소 첨가를 중단하여 비도핑된 층을 더 조합시킨 구조로도 형성할 수 있다. GaN 고온 에피층과 같은 질화물 박막의 성장 온도는 물질 이동 지배(mass transfer controlled) 구간의 온도 범위가 사용될 수 있는데, 사파이어 기판 위에 GaN층의 성장시 700℃ ~ 1200℃의 온도 범위가 사용될 수 있으며 완충층 성장 온도와 같게 하거나 고온으로 한다.
앞의 완충층(310)을 형성하는 단계와 질화물 박막(315)을 형성하는 단계는 진공을 깨지 않고(혹은 인시튜로) 하나의 챔버 안에서 또는 트랜스퍼 챔버로 연결된 두 개의 프로세스 챔버 안에서 진행할 수 있다.
하나의 챔버 안에서 인시튜로 진행하는 경우에는 도 6의 (b)에서와 같이 완충층(310)을 형성한 후 질화물 박막(315) 성장에 적당한 조건으로 반응기의 압력, 온도 및 5족 전구체 : 3족 전구체 비율을 일정하게 한다. 반응기 압력, 온도 및 5족 전구체 : 3족 전구체 비율은 완충층(310)을 형성하는 경우와 동일한 범위 내에서 적절히 선택할 수 있으며 완충층(310)을 형성하는 경우와 동일한 조건에서 수행할 수도 있다. 선택된 5족 전구체 : 3족 전구체 비율을 유지하여 원하는 두께의 질화물 박막(315)을 얻을 때까지 5족 전구체와 3족 전구체를 일정한 속도로 주입하여 완충층(310) 위로 질화물의 층을 성장시킨다. 이 때 필요한 경우 중간에 공정 조건을 변경하여 질화물의 층을 성장시키는 단계를 수행할 수도 있는데, 예컨대 처음에는 제1 압력에서 질화물의 층을 성장시킨 후 이보다 높은 제2 압력에서 질화물의 층을 성장시키는 것이다.
도 7은 제6 실시예에 따른 박막 구조 및 그 형성 방법을 설명하기 위해 도시 한 도면이다.
여기서는 도 7의 (a)에서와 같이 기판(400) 위에 육면체 중공 구조물(405)을 도포한 후 도 7의 (b)에 따라 완충층(410)을 형성한다. 완충층(410) 위로 도 7의 (c)에서와 같이 질화물 박막(415)을 성장시킨다. 중공 구조물(405)의 형태가 육면체인 것만 도 6의 경우와 다르며, 나머지 부분은 도 6 관련 설명을 그대로 원용할 수 있다.
도 8은 제7 실시예에 따른 박막 구조 및 그 형성 방법을 설명하기 위해 도시한 도면이다.
도 8을 참조하면, 기판(500) 위에 제1 중공 구조물(505)이 도포되어 있으며, 완충층(510)과 제1 질화물 박막(515)의 두께 합은 제1 중공 구조물(505)의 크기 이상이 되도록 형성되어 있다. 그 위에 제2 중공 구조물(525)로서 제1 중공 구조물(505)에 비하여 중공 크기가 작은 중공 구조물이 도포되어 있으며, 제2 질화물 박막(520) 두께는 제2 중공 구조물(525) 크기 이상이 되도록 형성되어 있다. 그 위에 제3 중공 구조물(535)로서 제2 중공 구조물(525)에 비하여 중공 크기가 작은 중공 구조물이 도포되어 있으며, 제3 질화물 박막(530) 두께가 제3 중공 구조물(535) 크기 이상이 되도록 형성되어 있다. 다시 그 위에 제4 중공 구조물(545)로서 제3 중공 구조물(535)에 비하여 중공 크기가 작은 중공 구조물이 도포되어 있으며, 제4 질화물 박막(540) 두께가 제4 중공 구조물(545) 크기 이상이 되도록 형성되어 있다. 도면에는 완충층(510)과 제1 질화물 박막(515)의 두께 합이 중공 구조물(505)의 크기와 동일하고, 제2 질화물 박막(520) 두께가 제2 중공 구조물(525) 크기와 동일하며, 제3 질화물 박막(530) 두께가 제3 중공 구조물(535) 크기와 동일할 뿐만 아니라 제4 질화물 박막(540) 두께가 제4 중공 구조물(545) 크기와 동일한 경우를 도시하였다.
본 발명은 이와 같이 질화물 박막을 다층으로 할뿐만 아니라 그 사이에 중공 구조물을 더 포함시키는 방식과 같이, 중공 구조물을 여러 층 쌓으면서 그 중공 크기를 조절하여 굴절률의 차이를 조절하는 방식 또한 포함한다. 도 8에 도시한 바와 같이 기판(500) 쪽에 가까운 중공 구조물의 중공 크기가 크도록 하면 기판(500) 쪽에 가까울수록 소정 면적에 대해 중공이 차지하는 비율이 커지면서 굴절률이 점차적으로 감소하게 된다. 굴절률 변화에 따라 광추출 효율이 증대되는 효과가 있어 이러한 박막 구조를 LED와 같은 소자로 제작시 고출력을 기대할 수 있다. 또한, ELO 마스크를 여러 번 형성한 경우와 유사하므로 상층의 질화물 박막으로 갈수록 결함 밀도가 감소되는 효과가 있으며, 실제 증착과 패터닝을 반복해야 하는 ELO에 비해서는 공정이 매우 간단해지는 장점이 있다.
특히 본 실시예에 있어서, 광추출 효율 증대 측면에서는 중공 구조물들(505, 525, 535, 545)의 굴절률이 질화물 박막들(515, 520, 530, 540)과 차이가 있는 물질로 이루어진 것이 바람직하며, 실리카, 알루미나, 티타니아 재질 또는 금속 재질이 특히 바람직하다.
도 8에는 4층의 중공 구조물과 4층의 질화물 박막을 도시하였지만 중공 구조물과 질화물 박막의 층수는 2층 이상이면 본 실시예에서 의도하는 목적을 달성할 수 있다.
도 9는 제8 실시예에 따른 박막 구조 및 그 형성 방법을 설명하기 위해 도시한 도면이다.
도 9는 도 8과 마찬가지로 중공 구조물을 쌓으면서 굴절률의 차이를 조절하는 방식이다. 그러나 도 8과는 달리 중공 구조물의 중공 크기는 일정하게 유지하면서 도포되는 도포 밀도를 기판(600) 쪽으로 갈수록 크게 하여 조절하는 방식이다.
도 9를 참조하면, 기판(600) 위에 제1 중공 구조물(605)이 제1 도포 밀도로 도포되어 있으며, 완충층(610)과 제1 질화물 박막(615)의 두께 합은 중공 구조물(605)의 크기 이상이 되도록 형성되어 있다.
그 위에 제2 중공 구조물(625)은 제1 중공 구조물(605)과 크기는 동일하지만 제1 도포 밀도에 비해 작은 도포 밀도인 제2 도포 밀도로 도포되어 있다. 제2 질화물 박막(620) 두께는 제2 중공 구조물(625) 크기 이상이 되도록 형성되어 있다.
그 위에 제3 중공 구조물(635)은 제1 및 제2 중공 구조물(605, 625)과 크기는 동일하지만 제2 도포 밀도에 비해 작은 도포 밀도인 제3 도포 밀도로 도포되어 있다. 제3 질화물 박막(630) 두께는 제3 중공 구조물(635) 크기 이상이 되도록 형성되어 있다. 도포 밀도의 조절은 앞에서 언급한 바와 같이, 중공 구조물을 용매에 분산시켜 도포하는 경우에는 그 용매의 농도를 조절하거나 기판과 중공 구조물이 서로 반대의 전하를 띠게 하는 경우에는 그 전하의 세기를 조절하는 것과 같은 도포 조건의 변경을 통해 달성할 수 있다.
도 9에 도시한 바와 같이 기판(600) 쪽에 가까운 중공 구조물의 도포 밀도가 커지도록 하면 기판(600) 쪽에 가까울수록 굴절률이 감소하게 된다. 도면에는 3층 의 질화물 박막을 도시하였지만 중공 구조물과 질화물 박막의 층수가 2층 이상이기만 하면 본 실시예에서 의도하는 목적을 달성할 수 있다.
도 10은 제9 실시예에 따른 박막 구조 및 그 형성 방법을 설명하기 위해 도시한 도면이다.
도 10을 참조하면, 기판(700) 위에 제1 중공 구조물(705)이 도포되어 있으며, 완충층(710)과 제1 질화물 박막(715)의 두께 합은 중공 구조물(705)의 크기 이상이 되도록 형성되어 있다.
제1 질화물 박막(715) 위에 제2 중공 구조물(725)이 제1 중공 구조물(705)과 크기와 도포 밀도가 동일하게 도포되어 있다. 제2 질화물 박막(720) 두께는 제2 중공 구조물(725) 크기 이상이 되도록 형성되어 있다.
제2 질화물 박막(725) 위에 제3 중공 구조물(735)이 제1 및 제2 중공 구조물(705, 725)과 크기와 도포 밀도가 동일하게 도포되어 있다. 제3 질화물 박막(730)은 그 두께가 제3 중공 구조물(735) 크기 이상이 되도록 형성되어 있다.
본 실시예 또한 ELO 마스크를 여러 번 형성한 경우와 유사하게 상층의 질화물 박막으로 갈수록 결함 밀도가 감소되는 효과가 있다.
한편, 이상의 실시예들에서는 속이 비어 있는 입자 상태의 중공 구조물을 기판에 바로 도포하여 질화물 박막을 성장시킨 구조 및 방법에 대하여 소개하였는데, 속이 차 있는 코어-쉘 구조물을 기판에 도포한 후 소정의 후처리를 통해 코어 부분을 제거함으로써 이것을 중공 구조물로 만들어 질화물 박막을 성장시키는 방법도 가능하다. 이를 도 11을 참조하여 상세히 설명한다.
먼저 도 11의 (a)에 도시한 바와 같이 다수의 코어-쉘 구조물(805)을 준비한다. 코어-쉘 구조물(805)은 증류수 또는 알코올과 같이 적당한 용매에 분산시킨 용액 상태로 준비할 수 있다. 코어-쉘 구조물(805)은 소정 크기의 코어 부분(805a)과 그것을 둘러싸는 외벽 형태의 쉘 부분(805b)으로 이루어진다. 바람직하게 코어 부분(805a)은 열에 의해 분해되거나 산소를 포함하는 가스 또는 용매와의 화학 반응을 통하여 분해됨으로써 쉽게 제거될 수 있는 재질로 이루어져야 하며, 쉘 부분(805b)은 코어 부분(805a)의 제거 후에도 남아 중공 구조물의 외벽을 구성하게 되므로 적절한 재질로 이루어져 있어야 한다. 바람직하기로, 코어 부분(805a)은 유기 물질 또는 무기 물질로 제작된 비드이고 쉘 부분(805b)은 코어 부분(805a) 제거를 위한 가열이나 화학 반응에도 견뎌 남을 수 있으며 일반적으로 반도체 공정에 적용할 수 있는 물질, 또한 코어 부분(805a) 제거를 위한 화학 반응용의 가스나 용매가 침투할 수 있을 정도의 기공은 포함하는 물질, 예컨대 금속의 산화물이다. 가장 바람직하기로, 코어 부분(805a)은 폴리스티렌 비드이고 쉘 부분(805b)은 실리카, 알루미나, 티타니아, 지르코니아, 이트리아-지르코니아, 산화구리 및 산화탄탈륨 중에서 선택되는 적어도 어느 하나이다. 그리고 쉘 부분(805b)은 이러한 금속의 산화물로 이루어진 단일층 혹은 층별로 물질의 종류를 달리하는 다층의 구조로 구성되어도 좋다. 폴리스티렌 비드는 값이 저렴하고 원하는 크기로 현탁중합, 분산중합 또는 유화중합 등의 방법들로 쉽게 제조할 수 있으며, 실험예 5에서 상세히 설명한 방법에 의해서도 제조할 수 있다. 이미 만들어진 것을 구입하여 사용하여도 무방하다. 실리카, 알루미나, 티타니아, 지르코니아, 이트리아-지르코니아, 산화구 리 및 산화탄탈륨의 재질은 폴리스티렌 비드 위에 가수분해와 축중합 등의 반응을 이용해 형성하기가 쉬우면서도 본 발명과 같은 질화물 박막 구조에 남아 응력을 완화시키는 역할을 하므로 선택되는 재질들이다.
다음에 도 11의 (b)를 참조하여, 기판(800) 상에 다수의 코어-쉘 구조물(805)을 도포한다.
이 경우에도 기판(800)과 코어-쉘 구조물(805)이 서로 다른 전하를 띠게 하여 기판(800)에 코어-쉘 구조물(805)이 정전기력으로 부착되도록 하면 좋기 때문에, 코어-쉘 구조물(805)로서 전하를 띠는 구조물을 선택하고 기판(800)은 코어-쉘 구조물(805)과 서로 다른 전하를 띠게 하도록 기판(800) 상에 고분자 전해질(806)을 스핀 코팅 등의 방법을 이용해 코팅하는 것이 바람직하다.
예를 들어 코어-쉘 구조물(805)의 외벽을 실리카로 구성하는 경우 자연적으로 음의 전하를 띠게 되어 기판(800)은 양의 전하를 띠도록 고분자 전해질(806)을 코팅하면 된다. 고분자 전해질(806)은 PAH[poly(allylamine hydrochloride)](806a)와 PSS[poly(sodium 4-styrene-sulfonate)](806b)를 레이어-바이-레이어(layer-by-layer) 방법으로 스핀 코팅 등의 방법을 이용해 코팅하여 다층막 형태로 구성하는 것이 바람직하며, 기판(800) 표면이 양의 전하를 띠려면 다층막의 가장 위층은 도시한 바와 같이 양의 전하를 띠는 PAH(806a)가 오도록 한다.
코어-쉘 구조물(805)은 딥 코팅 또는 스핀 코팅과 같은 방법으로 기판(800) 위에 도포하는데, 기판(800)과 코어-쉘 구조물(805)이 띠는 전하의 세기 또는 코어-쉘 구조물(805)을 분산시킨 용매의 농도를 조절하여 도포 밀도를 조절할 수 있고, 코어-쉘 구조물(805)이 기판(800)을 덮는 밀도는 전체 기판 면적의 30 % 정도가 덮이는 정도로 할 수 있다.
코어-쉘 구조물(805) 도포 후 가열, 산소를 포함하는 가스와의 화학 반응 및 용매와의 화학 반응 중 적어도 어느 하나를 이용해 도 11의 (c)에서와 같이 코어-쉘 구조물(805)의 쉘 부분(805b)은 남기고 코어 부분(805a)을 제거하여 중공 구조물(805')로 만들 수 있다. 예컨대 코어 부분(805a)으로 폴리스티렌 비드를 이용하는 경우 800℃ 전후의 열을 가하면 폴리스티렌 비드는 기화되어 쉽게 제거된다. 열처리 대신에 톨루엔과 같은 용매를 적용하여도 폴리스티렌 비드는 용해되어 쉽게 제거된다. 뿐만 아니라 산소를 포함하는 가스, 예컨대 산소와 질소의 혼합 가스 혹은 산소와 아르곤의 혼합 가스와 같은 분위기에서 추가로 열을 가한다면 이러한 가스와의 화학 반응을 통해서도 폴리스티렌 비드가 용해되어 제거된다.
경우에 따라서는 코어 부분(805a)으로 실리카 비드를 이용하고 쉘 부분(805b)으로 GaN을 이용하는 경우도 가능한데, 이 경우 코어 부분(805a)을 제거하기 위해서는 HF 수용액과 같이 실리카를 용해시키는 식각액을 사용하면 된다.
적절한 처리를 통해 중공 구조물(805')로 만드는 동안, 고분자 전해질(806) 또한 제거되어 기판(800) 위에는 극히 일부가 남거나 남지 않을 수 있다. 코어 부분(805a)을 제거하기 전이나 제거한 후에, 중공 구조물(805')의 소성, 탄성 등 기계적 특성을 조절할 수 있도록 열을 가하거나 플라즈마나 가스 또는 화학 용액을 이용한 화학적인 처리 등의 후처리를 더 실시할 수도 있다.
다음에 도 6의 (b)와 (c)를 참조하여 설명한 것과 같은 방식을 이용해 중공 구조물(805') 주변에 표면이 드러난 기판(800) 상에 완충층(810)과 질화물 박막(815)을 차례로 형성하면 막 성장 단계의 고온에 의해 도 11의 (c) 단계에서 혹시라도 남아 있는 고분자 전해질이 전부 제거되면서 도 11의 (d)와 같은 질화물 박막 구조를 얻을 수 있다.
도 12는 본 발명에 따른 반도체 소자의 단면도이다.
도 12를 참조하면, 기판(900) 상에 질화물 박막(910)이 형성되어 있고, 기판(900)과 질화물 박막(910) 사이에는 중공 구조물(905)이 도포되어 있다. 이와 같이, 반도체 소자는 본 발명에 따른 박막 구조를 이용하며, 물론 여기에 적절한 패터닝이 수반된다.
질화물 박막(910)은 n형 반도체층(915), 활성층(920) 및 p형 반도체층(930)을 적어도 포함한다. 그리고, 전술한 바와 같이 완충층을 더 포함할 수도 있다. n형 반도체층(915)은 GaN, AlGaN, GaInN, InGaAlN 등의 물질에 Si, Ge, Se, Te 등의 불순물을 도핑하여 형성하는데, MOCVD, MBE 또는 HVPE와 같은 증착공정을 통해 형성된다. 활성층(920)은 빛을 발광하기 위한 층으로, 통상 InGaN층을 우물로 하고 GaN층을 벽층으로 하여 다중양자우물을 형성함으로써 이루어진다. p형 반도체층(930)은 GaN, AlGaN, GaInN, InGaAlN 등의 물질에 Mg, Zn, Be 등의 불순물을 도핑하여 형성한다. 상기 n형 반도체층(915)과 p형 반도체층(930) 상에 각각 전극(940, 950)이 형성되어 있다.
이와 같이, 본 발명에 따른 반도체 소자는 본 발명에 따른 박막 구조를 이용함에 따라 중공 구조물 도포에 따른 효과로 인해 고품질의 소자로 구현이 되며, 굴 절률 조절에 따라 광추출 효율이 향상된 고출력 소자로 구현될 수 있다.
실험예 1
도 6에서와 같은 박막 구조를 형성하였다. 기판(300)으로는 (0001)면이 주면인 사파이어 기판을 사용하였고, 중공 구조물(305)로는 가운데 0.8um 크기의 중공을 가진 1μm 크기의 실리카 구형 중공 입자를 사용하였다. 실리카 구형 중공 입자는 스핀 코터(spin coater)를 이용하여 50 ~ 8000rpm으로 사파이어 기판의 (0001)면 위에 10초 ~ 3분간 코팅하였다. 코팅을 여러 번 반복하면 사파이어 기판 위에 도포되는 도포 밀도를 조절할 수가 있는데, 거의 빈틈없이 빼곡하게 도포된 경우가 면적비로 70% 이상이 되는 도포 밀도로 계산되었다. 그 후 사파이어 기판을 MOCVD 장비에 넣고 반응기의 압력, 온도 및 5족 전구체인 NH3 : 3족 전구체인 TMGa 비율을 일정하게 한 후 TMGa과 NH3를 일정한 속도로 주입하여 완충층(310)으로서 GaN 완충층을 500 ~ 600℃에서 10 ~ 50분간 성장시켰다. 그 후 온도를 1100℃로 승온시켜 TMGa과 NH3를 일정한 속도로 2시간 동안 주입하여 도핑되지 않은 GaN 박막을 성장시켜 질화물 박막(315)으로 형성하였다.
실험예 2
도 7에서와 같은 박막 구조를 형성하였다. 기판(400)으로는 (0001)면이 주면인 사파이어, 중공 구조물(405)로는 가운데 1.5μm 크기의 중공을 가진 2μm 크기의 육면체 실리카 중공 입자를 이용하여 실험예 1에서와 비슷한 조건으로 70% 이상 도포하였다. 그 후 사파이어 기판을 MOCVD 장비에 넣고 완충층(410)으로서 AlN 완 충층을 1150℃에서 10 ~ 50분간 성장시켰다. 그 후 도핑되지 않은 GaN 박막을 4μm 정도 성장시켜 질화물 박막(415)을 형성함으로써 중공 구조물(405)이 질화물 박막(415)으로 완전히 덮이도록 하였다.
실험예 3
도 8에서와 같은 박막 구조를 형성하였다. 기판(500)으로는 (0001)면이 주면인 사파이어 기판을 사용하였고, 제1 중공 구조물(505)로는 가운데 2.5μm 크기의 중공을 가진 3μm 크기의 실리카 구형 중공 입자를 도포하였다. 그런 다음, 실험예 1에서와 같은 조건으로 GaN 완충층을 성장시켜 완충층(510)을 형성하였다. 그 후 실험예 1에서와 같은 조건으로 GaN 박막을 성장시켜 제1 질화물 박막(515)을 형성하였는데, 완충층(510)과 제1 질화물 박막(515)의 두께 합이 중공 구조물(505)의 크기와 동일하게 3μm가 되도록 하였다.
다음에, 제1 질화물 박막(515) 위에 제2 중공 구조물(525)로서 가운데 1μm 크기의 중공을 가진 1.5μm 크기의 실리카 구형 중공 입자를 도포하였다. 그 후에 실험예 1에서와 같은 조건으로 GaN 박막을 성장시켜 제2 질화물 박막(520)을 1.5μm 형성하였다.
제2 질화물 박막(520) 위에 제3 중공 구조물(535)로서 가운데 500nm 크기의 중공을 가진 750nm 크기의 실리카 구형 중공 입자를 도포하였다. 그 후에 실험예 1에서와 같은 조건으로 GaN 박막을 성장시켜 제3 질화물 박막(530)을 750nm 형성하였다.
제3 질화물 박막(530) 위에 제4 중공 구조물(545)로서 가운데 200nm 크기의 중공을 가진 300nm 크기의 실리카 구형 중공 입자를 도포하였다. 그 후에 실험예 1에서와 같은 조건으로 GaN 박막을 성장시켜 제4 질화물 박막(540)을 300nm 형성하였다.
실험예 4
도 10에서와 같은 박막 구조를 형성하였다. 기판(700)으로는 (0001)면이 주면인 사파이어 기판을 사용하였고, 그 위에 가운데 300nm 크기의 중공을 가진 500nm 크기의 실리카 구형 중공 입자로 이루어진 제1 중공 구조물(705)을 도포하였다. 실험예 1에서와 같은 조건으로 GaN 완충층과 GaN 박막을 성장시켜 완충층(710)과 제1 질화물 박막(715)을 형성하였는데, 그 두께 합은 1μm가 되도록 하여 제1 중공 구조물(705)이 제1 질화물 박막(715)으로 완전히 덮이게 하였다. 그 위에 제2 중공 구조물(725)로서 역시 500nm 크기의 실리카 구형 중공 입자를 제1 중공 구조물(705)과 동일한 도포 밀도로 도포한 후 실험예 1에서와 같은 조건으로 GaN 박막을 성장시켜 제2 질화물 박막(720)을 형성하였으며, 그 두께도 1μm가 되도록 함으로써 제2 중공 구조물(725)이 제2 질화물 박막(720)으로 완전히 덮이게 하였다. 다시 그 위에 제3 중공 구조물(735)로서 역시 500nm의 실리카 구형 중공 입자를 제1 중공 구조물(705)과 동일한 도포 밀도로 도포한 후, 실험예 1에서와 같은 조건으로 GaN 박막을 1μm 성장시켜 제3 질화물 박막(730)을 형성하였다.
본 발명에서 제시한 반도체 박막 구조들은 적절한 도핑이 된 에피층의 삽입, 예컨대 p형 질화물 박막, n형 질화물 박막을 활성층 위 아래에 적층한 구조를 만들고, 전극의 형성 등을 수반하여 LED와 같은 반도체 소자로 쉽게 구현될 수 있다. 물론, 활성층의 밴드갭에 따라 적외선, 자외선, 가시광선 영역의 빛을 방출하는 다양한 소자로 구현될 수 있다.
실험예 5
도 11을 참조하여 설명한 바와 같이 구형 코어-쉘 구조물을 이용하여 질화물 박막 구조를 형성하였다.
먼저 구형 코어-쉘 구조물(805)의 템플릿(template) 역할을 하여 코어 부분(805a)을 구성하게 될 폴리스티렌 비드를 합성하였다. 100 ml 구형 반응기에 증류수 20 ml, 단량체인 스티렌(styrene) 2ml, 가교제인 2,2'-아조비스(2-메틸프로피온아미딘) 디히드로클로라이드(AIBA) 0.06 g, 안정제인 폴리비닐피롤리돈(PVP) 0.25 g를 넣고 교반시켜준 뒤, 질소분위기 하 70 ℃의 온도에서 24시간동안 반응시켰다. 반응이 끝난 후, 원심분리기를 이용해 반응물을 침전시켜 여과하고 에탄올을 이용해 세척하였다. 이 방법으로 합성한 폴리스티렌 비드의 크기는 185 nm이었으며 반응 물질의 혼합 비율을 바꾸면 150 nm ~ 2 μm까지의 다양한 크기를 가지는 폴리스티렌 비드를 합성할 수 있었다.
합성한 폴리스티렌 비드는 증류수 또는 알코올 용매 50 ml에 재분산시켜 폴리스티렌 비드 분산액으로 만들었다. 이 폴리스티렌 비드 분산액 1 ml와 증류수 7.5 ml, 이소프로판올 25 ml, 암모니아수(29%) 0.1 ml, 테트라에틸오쏘실리케이트(TEOS) 0.5 ml를 넣고 실온에서 3시간 동안 반응시켜 폴리스티렌 비드 표면에 22 nm 두께의 실리카로 이루어진 쉘 부분(805b)을 형성함으로써 약 230 nm 크기의 구형 코어-쉘 구조물(805)을 만들었다. 이렇게 얻어진 구형 코어-쉘 구조물(805)은 실리카 껍질에 의해 자체적으로 표면에 음의 전하를 띄고 있었고, 이를 증류수 혹은 알코올 용매에 잘 분산시켜 용액으로 준비하였다.
구형 코어-쉘 구조물(805)을 도포할 기판(800)으로는 사파이어 기판을 선택하였는데 그 표면이 양의 전하를 띠도록 하기 위해 기판(800) 표면에 고분자 전해질(806)을 레이어-바이-레이어 방법으로 코팅하였다. 도 11에 도시한 것처럼 PAH(806a)와 PSS(806b)을 교대로 코팅하여 다층막을 형성하되, 다층막의 가장 위층에 양의 전하를 띠는 PAH(806a)가 오도록 했다.
구형 코어-쉘 구조물(805)을 분산시킨 용액을 기판(800)에 스핀 코팅 또는 딥 코팅하여 구형 코어-쉘 구조물(805)이 기판(800)을 덮는 밀도가 30 % 정도가 되도록 도포하였다. 구형 코어-쉘 구조물(805)과 기판(800)이 서로 반대의 전하를 띠고 있어 정전기력으로 부착되므로 일단 부착된 구형 코어-쉘 구조물(805)은 기판(800)으로부터 탈락되지 않았다. 그 후 기판(800)을 800℃에서 가열해 구형 코어-쉘 구조물(805) 내부의 템플릿인 폴리스티렌 비드를 제거하여 중공 구조물(805')이 도포된 기판(800)을 얻었다.
이 중공 구조물(805')이 도포된 기판(800)을 MOCVD 장비에 넣고 완충층(810)으로서 GaN을 성장시켰다. GaN 완충층은 개별적인 라인을 통하여 3족 전구체인 TMGa와 5족 전구체인 NH3를 각각 22 sccm, 2 slm의 흐름 속도로 반응기 안에 13분 동안 주입하여 성장시켰다. 이 때 반응기의 온도는 1080℃, 압력은 300 torr이었다. GaN 완충층을 성장한 후에는 인시튜로 질화물 박막(815)인 GaN 박막을 1시간 동안 성장시켰다. 이 때에도 개별적인 라인을 통하여 3족 전구체인 TMGa와 5족 전구체인 NH3를 각각 45sccm, 1.8 slm 흐름 속도로 반응기 안에 주입하였으며, 반응기의 온도와 압력은 GaN 완충층 성장시와 동일하게 유지하였다.
도 13은 이렇게 성장시킨 GaN 박막을 PL 측정한 결과이다. 비교예로서 중공 구조물이 없이 성장시킨 GaN 박막의 경우와 비교해 볼 때 본 발명(실험예 5)의 경우 PL 피크가 적색-천이(red-shift)한 것을 볼 수 있어, 본 발명의 경우에 GaN 박막이 받는 응력이 많이 줄어들었음을 확인할 수 있다.
실험예 6
실험예 5와 동일하게 하여 중공 구조물(805')이 도포된 기판(800)을 얻은 후, 이것을 MOCVD 장비에 넣고 실험예 5에서와 동일한 조건으로 GaN 완충층(810)을 성장시켰다. 그 위에 질화물 박막(815)인 GaN 박막을 1시간 동안 성장시켰는데 실험예 5에 비하여 낮은 압력 조건인 50 torr에서 성장시켰다.
도 14는 이렇게 성장시킨 GaN 박막을 PL 측정한 결과이다. 비교예로서 중공 구조물이 없이 성장시킨 GaN 박막의 경우와 비교해 볼 때 본 발명(실험예 6)의 경우 PL 피크가 적색-천이한 것을 볼 수 있어, 본 발명의 경우에 GaN 박막이 받는 응력이 많이 줄어들었음을 확인할 수 있다.
실험예 7
실험예 5와 동일하게 하여 중공 구조물(805')이 도포된 기판(800)을 얻은 후, 이것을 MOCVD 장비에 넣고 실험예 5에서와 동일한 조건으로 GaN 완충층(810)과 GaN 질화물 박막(815)을 성장시켰는데, 질화물 박막(815) 성장 시간은 실험예 5와 달리 2시간으로 연장하였다.
도 15의 (a)는 비교예로서 중공 구조물이 없이 성장시킨 GaN 박막의 AFM 이미지이고, 도 15의 (b)는 본 발명(실험예 7)에 따른 GaN 박막의 AFM 이미지이다. 두 이미지를 비교해 볼 때 본 발명의 경우가 전위 등 결함이 많이 줄어들었고 GaN 박막의 표면상태 역시 매우 우수함을 알 수 있다.
실험예 8
실험예 6에서와 같이 질화물 박막(810)을 성장시킨 후에 반응기 압력을 300 torr로 증가시켜 GaN 박막을 추가로 성장시켰다.
도 16의 (a)는 비교예로서 중공 구조물이 없이 성장시킨 GaN 박막의 AFM 이미지이고, 도 16의 (b)는 본 발명(실험예 8)에 따른 GaN 박막의 AFM 이미지이다. 두 이미지를 비교해 볼 때 본 발명의 경우가 전위 등 결함이 많이 줄어들었고 GaN 박막의 표면상태 역시 매우 우수함을 알 수 있다.
도 17의 (a)는 비교예로서 중공 구조물이 없이 성장시킨 GaN (002)면의 XRC(XRD rocking curve)를 측정한 결과이고 도 17의 (b)는 비교예로서 중공 구조물이 없이 성장시킨 GaN (102)면의 XRC 결과이며, 도 17의 (c)는 본 발명(실험예 8)에 따라 성장시킨 GaN (002)면의 XRC 결과, 도 17의 (d)는 본 발명에 따라 성장시킨 GaN (102)면의 XRC 결과이다. XRC를 비교해 볼 때 본 발명의 경우가 결정성 역시 증가했음을 알 수 있다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명 은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단 내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.
도 1은 종래 방법으로 형성한 질화물 박막 구조에서 기판의 휘어짐을 보여주는 도면이다.
도 2는 종래의 ELO 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 제1 실시예에 따른 질화물 박막 구조의 단면도이다.
도 4a는 본 발명의 제2 실시예에 따른 질화물 박막 구조의 단면도이고, 도 4b는 본 발명의 제3 실시예에 따른 질화물 박막 구조의 단면도이다.
도 5는 본 발명의 제4 실시예에 따른 질화물 박막 구조의 단면도이다.
도 6은 본 발명의 제5 실시예에 따른 박막 구조 형성 방법을 설명하기 위해 도시한 도면
도 7은 제6 실시예에 따른 박막 구조 및 그 형성 방법을 설명하기 위해 도시한 도면이다.
도 8은 제7 실시예에 따른 박막 구조 및 그 형성 방법을 설명하기 위해 도시한 도면이다.
도 9는 제8 실시예에 따른 박막 구조 및 그 형성 방법을 설명하기 위해 도시한 도면이다.
도 10은 제9 실시예에 따른 박막 구조 및 그 형성 방법을 설명하기 위해 도시한 도면이다.
도 11은 제10 실시예에 따른 박막 및 구조 형성 방법을 설명하기 위해 도시한 도면이다.
도 12는 본 발명에 따른 반도체 소자의 단면도이다.
도 13과 도 14는 비교예로서 중공 구조물이 없이 성장시킨 GaN 박막과 본 발명에 따라 성장시킨 GaN 박막을 PL 측정한 결과들이다.
도 15와 도 16은 비교예로서 중공 구조물이 없이 성장시킨 GaN 박막과 본 발명에 따라 성장시킨 GaN 박막의 AFM 이미지들이다.
도 17은 비교예로서 중공 구조물이 없이 성장시킨 GaN 박막과 본 발명에 따라 성장시킨 GaN 박막의 XRC(XRD rocking curve)를 측정한 결과이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 300, 400, 500, 600, 700, 800, 900...기판
105, 305, 405, 505, 525, 535, 545, 605, 625, 635, 705, 725, 735, 805', 905...중공 구조물
110, 310, 410, 510, 610, 710, 810...완충층
315, 415, 515, 520, 530, 540, 615, 620, 630, 715, 720, 730, 815, 910...질화물 박막

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 기판;
    상기 기판 상에 도포된 다수의 중공 구조물; 및
    상기 기판 위로 형성된 2층 이상의 막으로 이루어진 질화물 박막을 포함하고,
    상기 2층 이상의 막 사이에 도포된 다수의 중공 구조물을 더 포함하며,
    상기 기판 쪽에 가까운 중공 구조물일수록 중공의 크기가 더 큰 것을 특징으로 하는 반도체 박막 구조.
  6. 제5항에 있어서, 상기 중공 구조물은 상기 질화물 박막과 굴절률에 차이가 있는 물질로 이루어진 것을 특징으로 하는 반도체 박막 구조.
  7. 기판;
    상기 기판 상에 도포된 다수의 중공 구조물; 및
    상기 기판 위로 형성된 2층 이상의 막으로 이루어진 질화물 박막을 포함하고,
    상기 2층 이상의 막 사이에 도포된 다수의 중공 구조물을 더 포함하며,
    상기 기판 쪽에 가까운 중공 구조물일수록 중공의 크기는 동일하되 도포 밀도가 더 큰 것을 특징으로 하는 반도체 박막 구조.
  8. 제7항에 있어서, 상기 중공 구조물은 상기 질화물 박막과 굴절률에 차이가 있는 물질로 이루어진 것을 특징으로 하는 반도체 박막 구조.
  9. 기판;
    상기 기판 상에 도포된 다수의 중공 구조물; 및
    상기 기판 위로 형성된 질화물 박막을 포함하고,
    상기 기판의 열팽창 계수가 상기 질화물 박막에 비하여 크고 상기 중공 구조물이 상기 질화물 박막에 의해 압축된 것을 특징으로 하는 반도체 박막 구조.
  10. 삭제
  11. 기판 상에 다수의 중공 구조물을 도포하는 단계; 및
    상기 기판 위로 질화물 박막을 형성하는 단계를 포함하고,
    상기 기판의 열팽창 계수가 상기 질화물 박막에 비하여 크게 선택하고, 상기 질화물 박막을 형성하는 단계 이후 냉각시키는 과정에서 상기 질화물 박막에 의해 상기 중공 구조물을 압축시켜 상기 기판의 휘어짐을 방지하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  12. 기판 상에 다수의 중공 구조물을 도포하는 단계; 및
    상기 기판 위로 질화물 박막을 형성하는 단계를 포함하고,
    상기 중공 구조물을 도포하는 단계는 상기 기판과 중공 구조물이 서로 다른 전하를 띠게 하여 상기 기판에 상기 중공 구조물이 정전기력으로 부착되도록 하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  13. 기판 상에 다수의 중공 구조물을 도포하는 단계; 및
    상기 기판 위로 질화물 박막을 형성하는 단계를 포함하고,
    상기 중공 구조물을 도포하는 단계는,
    상기 기판 상에 다수의 코어-쉘 구조물을 도포하는 단계; 및
    상기 코어-쉘 구조물의 쉘 부분은 남기고 코어 부분을 제거하여 중공 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  14. 제13항에 있어서, 상기 코어-쉘 구조물을 도포하는 단계는 상기 기판과 코어-쉘 구조물이 서로 다른 전하를 띠게 하여 상기 기판에 상기 코어-쉘 구조물이 정전기력으로 부착되도록 하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  15. 제14항에 있어서, 상기 코어-쉘 구조물은 용매에 분산시켜 상기 기판 상에 도포하며, 상기 기판과 코어-쉘 구조물이 띠는 전하의 세기 및 상기 용매의 농도 중 적어도 어느 하나를 조절하여 상기 코어-쉘 구조물의 도포 밀도를 조절하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  16. 제14항에 있어서, 상기 코어-쉘 구조물로서 전하를 띠는 구조물을 선택하고 상기 기판은 상기 코어-쉘 구조물과 서로 다른 전하를 띠게 하도록 상기 기판 상에 고분자 전해질을 코팅하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  17. 제16항에 있어서, 상기 고분자 전해질은 PAH[poly(allylamine hydrochloride)]와 PSS[poly(sodium 4-styrene-sulfonate)]를 레이어-바이-레이어(layer-by-layer) 방법으로 코팅하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  18. 제13항에 있어서, 상기 코어-쉘 구조물의 코어 부분은 유기 물질 또는 무기 물질로 제작된 비드이고 쉘 부분은 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 이트리아(Y2O3)-지르코니아, 산화구리(CuO, Cu2O) 및 산화탄탈륨(Ta2O5) 중 적어도 어느 하나이며,
    상기 코어 부분을 제거하는 단계는 가열, 산소를 포함하는 가스와의 화학 반응, 용매와의 화학 반응 중 적어도 어느 하나를 이용하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  19. 제18항에 있어서, 상기 쉘 부분은 층별로 물질의 종류를 달리하는 다층의 구조인 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  20. 제13항에 있어서, 상기 코어-쉘 구조물을 도포한 후에 상기 중공 구조물의 기계적 특성 조절을 위한 후처리 단계를 더 포함하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  21. 기판 상에 다수의 중공 구조물을 도포하는 단계; 및
    상기 기판 위로 질화물 박막을 형성하는 단계를 포함하고,
    상기 질화물 박막을 형성하기 전에 상기 기판 위로 완충층을 형성하는 단계를 더 포함하고, 상기 완충층을 형성하는 단계와 상기 질화물 박막을 형성하는 단계 각각은,
    반응기의 압력, 온도 및 5족 전구체 : 3족 전구체 비율을 일정하게 하는 단계; 및
    상기 5족 전구체와 3족 전구체를 일정한 속도로 주입하여 상기 기판 위에 질화물의 층을 성장시키는 단계로 이루어진 막 성장 공정을 적어도 1회씩 포함하며,
    상기 반응기 압력은 10~1000 torr, 온도는 300~1200 ℃, 5족 전구체 : 3족 전구체 비율은 1 ~ 1000000인 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  22. 제21항에 있어서, 상기 질화물 박막을 형성하는 단계는 상기 막 성장 공정을 1회 수행한 후 상기 반응기 압력을 변화시켜 다음 막 성장 공정을 수행하는 것을 특징으로 하는 반도체 박막 구조 형성 방법.
  23. 삭제
KR1020090083292A 2008-09-08 2009-09-04 질화물 박막 구조 및 그 형성 방법 KR101101780B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112009002065.8T DE112009002065B4 (de) 2008-09-08 2009-09-07 Nitridfilmstruktur und Verfahren zum Herstellen derselben
US13/062,557 US8847362B2 (en) 2008-09-08 2009-09-07 Structure of thin nitride film and formation method thereof
PCT/KR2009/005055 WO2010027230A2 (ko) 2008-09-08 2009-09-07 질화물 박막 구조 및 그 형성 방법
JP2011525987A JP5070359B2 (ja) 2008-09-08 2009-09-07 窒化物薄膜構造及びその形成方法
CN200980135167.6A CN102150286B (zh) 2008-09-08 2009-09-07 氮化物薄膜结构及其形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080088044 2008-09-08
KR1020080088044 2008-09-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135332A Division KR101466037B1 (ko) 2011-12-15 2011-12-15 반도체 소자용 기판, 이를 이용한 질화물 박막 구조 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20100029704A KR20100029704A (ko) 2010-03-17
KR101101780B1 true KR101101780B1 (ko) 2012-01-05

Family

ID=42179882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083292A KR101101780B1 (ko) 2008-09-08 2009-09-04 질화물 박막 구조 및 그 형성 방법

Country Status (6)

Country Link
US (1) US8847362B2 (ko)
JP (1) JP5070359B2 (ko)
KR (1) KR101101780B1 (ko)
CN (1) CN102150286B (ko)
DE (1) DE112009002065B4 (ko)
WO (1) WO2010027230A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134191B1 (ko) * 2010-04-26 2012-04-09 전북대학교산학협력단 코어-쉘 나노입자를 이용한 표면 플라즈몬 공명-기반 발광 다이오드
KR101810609B1 (ko) 2011-02-14 2017-12-20 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법
KR101235239B1 (ko) * 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
KR101890751B1 (ko) * 2012-09-05 2018-08-22 삼성전자주식회사 질화물 반도체 디바이스 및 그 제조 방법
KR101420941B1 (ko) * 2012-12-18 2014-07-21 한양대학교 산학협력단 광 추출 효율이 향상된 질화갈륨계 발광소자
CN103165779B (zh) * 2013-02-08 2016-04-06 芜湖德豪润达光电科技有限公司 Led半导体元件及其制造方法
CN104603959B (zh) * 2013-08-21 2017-07-04 夏普株式会社 氮化物半导体发光元件
KR102099877B1 (ko) 2013-11-05 2020-04-10 삼성전자 주식회사 질화물 반도체 디바이스의 제조 방법
KR101476098B1 (ko) * 2014-04-22 2014-12-24 고려대학교 산학협력단 나노 파티클의 삽입 방법 및 이를 이용한 광 기능층 구조물의 제조 방법
KR20160008382A (ko) * 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
KR101636140B1 (ko) * 2014-08-22 2016-07-07 한양대학교 산학협력단 발광 소자 및 그 제조 방법
JP2018113386A (ja) * 2017-01-13 2018-07-19 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
US10373825B1 (en) * 2018-05-29 2019-08-06 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using core-shell nanoparticle
WO2023076607A1 (en) * 2021-10-29 2023-05-04 The Regents Of The University Of California Light emitting diodes containing epitaxial light control features

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
US20080050599A1 (en) 2001-01-18 2008-02-28 Sony Corporation Crystal film, crystal substrate, and semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432180B2 (ja) 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
CN1703730A (zh) 2002-09-30 2005-11-30 纳米系统公司 使用纳米线晶体管的集成显示器
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP4882351B2 (ja) * 2004-11-24 2012-02-22 住友化学株式会社 半導体積層基板、その製造方法及び発光素子
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP2006278512A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 絶縁膜及びその製造方法、並びに、電子装置
US20060270201A1 (en) 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
US7265374B2 (en) * 2005-06-10 2007-09-04 Arima Computer Corporation Light emitting semiconductor device
KR100638880B1 (ko) * 2005-08-18 2006-10-27 삼성전기주식회사 반도체 적층 구조물과, 질화물 반도체 결정 기판 및 질화물반도체 소자의 제조 방법
WO2007145088A1 (ja) * 2006-06-14 2007-12-21 Konica Minolta Medical & Graphic, Inc. 半導体ナノ粒子及びその製造方法
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
KR100921789B1 (ko) * 2007-10-24 2009-10-15 주식회사 실트론 화합물 반도체 기판 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080050599A1 (en) 2001-01-18 2008-02-28 Sony Corporation Crystal film, crystal substrate, and semiconductor device
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법

Also Published As

Publication number Publication date
WO2010027230A3 (ko) 2010-07-08
KR20100029704A (ko) 2010-03-17
DE112009002065T5 (de) 2011-07-14
JP5070359B2 (ja) 2012-11-14
WO2010027230A2 (ko) 2010-03-11
JP2012502461A (ja) 2012-01-26
US20110156214A1 (en) 2011-06-30
CN102150286A (zh) 2011-08-10
US8847362B2 (en) 2014-09-30
CN102150286B (zh) 2015-09-23
DE112009002065B4 (de) 2017-04-20

Similar Documents

Publication Publication Date Title
KR101101780B1 (ko) 질화물 박막 구조 및 그 형성 방법
KR101499203B1 (ko) 유기금속 화학기상증착법을 이용한 평면 비극성 （１­１００） ｍ­면 갈륨 질화물의 성장
US9793432B2 (en) Light emitting devices and methods of manufacturing the same
KR101562064B1 (ko) 나노구조 템플릿을 사용한 단결정 반도체 물질의 제조
KR101235239B1 (ko) 반도체 박막 구조 및 그 형성 방법
EP2615628B1 (en) Method of growing nitride semiconductor layer
US8203136B2 (en) Epitaxial substrate, semiconductor light-emitting device using such epitaxial substrate and fabrication thereof
KR100994643B1 (ko) 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
TW200921764A (en) Non-polar III-V nitride material and production method
KR20080041338A (ko) 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
JP2009524251A (ja) 有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
KR20080063766A (ko) 유기금속 화학기상증착법을 통한 반극성（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ의 성장강화방법
CN105917444A (zh) 半导体器件及制造方法
JP6165884B2 (ja) 半導体積層体および半導体積層体の製造方法
US20150087137A1 (en) Nitride thin film stucture and method of forming the same
KR101466037B1 (ko) 반도체 소자용 기판, 이를 이용한 질화물 박막 구조 및 그 형성 방법
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
KR100988478B1 (ko) 비극성 또는 반극성 질화물 반도체 기판 및 제조방법
TWI804035B (zh) Iii-n半導體結構及其製造方法
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR101919353B1 (ko) 질화물 반도체 나노 막대 장치 및 그 제조 방법
CN117321784A (zh) 控制半导体结构中的弯曲的方法、半导体结构和半导体器件
EP1898449B1 (en) Compound semiconductor devices and methods of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
A107 Divisional application of patent
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 9