JP2009524251A - 有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法 - Google Patents

有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法 Download PDF

Info

Publication number
JP2009524251A
JP2009524251A JP2008551466A JP2008551466A JP2009524251A JP 2009524251 A JP2009524251 A JP 2009524251A JP 2008551466 A JP2008551466 A JP 2008551466A JP 2008551466 A JP2008551466 A JP 2008551466A JP 2009524251 A JP2009524251 A JP 2009524251A
Authority
JP
Japan
Prior art keywords
semipolar
nucleation layer
nitride semiconductor
semiconductor thin
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008551466A
Other languages
English (en)
Inventor
均 佐藤
ジョン エフ． ケディング，
マイケル イザ，
トロイ ジェイ． ベイカー，
ベンジャミン エー． ハスケル，
スティーブン ピー． デンバース，
シュウジ ナカムラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2009524251A publication Critical patent/JP2009524251A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

少なくともある程度のインジウムを含有する（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層を使用した有機金属化学気相成長法（ＭＯＣＶＤ）による、デバイス品質平面半極性窒化物半導体薄膜の成長を促進するための方法。具体的には、該方法は、反応容器に基板を装填するステップと、窒素および／または水素および／またはアンモニアのフロー中で基板を加熱するステップと、加熱された基板上にＩｎｘＧａ１−ｘＮ核形成層を堆積させるステップと、ＩｎｘＧａ１−ｘＮ核形成層上に半極性窒化物半導体薄膜を堆積させるステップと、窒素過圧下で基板を冷却するステップとを含む。

Description

（関連出願の引用）
本出願は、以下の同時継続中の同一譲受人の米国特許出願に対し、３５ Ｕ．Ｓ．Ｃ．第１１９（ｅ）節に基づく優先権を主張する：
米国仮特許出願第６０／７６０，６２８号、２００６年１月２０日出願、発明者Ｈｉｔｏｓｈｉ Ｓａｔｏ，Ｊｏｈｎ Ｋａｅｄｉｎｇ，Ｍｉｃｈａｅｌ Ｉｚａ，Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ、Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＭＥＴＨＯＤ ＦＯＲ ＥＮＨＡＮＣＩＮＧ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＶＩＡ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人管理番号第３０７９４．１５９−ＵＳ−Ｐ１（２００６−１７８）；
この出願は、参照により本明細書に援用される。
本出願は、以下の同時継続中の同一譲受人の出願に関する：
米国特許出願第１１／３７２，９１４号、２００６年３月１０日出願、発明者Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｐａｕｌ Ｔ．Ｆｉｎｉ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ ＳＥＭＩ−ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ」、代理人管理番号第３０７９４．１２８−ＵＳ−ＵＳ１（２００５−４７１）、この出願は、米国仮特許出願第６０／６６０，２８３号、２００５年３月１０日出願、発明者Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｐａｕｌ Ｔ．Ｆｉｎｉ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＯＦ ＰＬＡＮＡＲ ＳＥＭＩ−ＰＯＬＡＲ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ」、代理人管理番号第３０７９４．１２８−ＵＳ−Ｐ１（２００５−４７１）について３５ Ｕ．Ｓ．Ｃ．第１１９（ｅ）節に基づく優先権を主張する；
米国特許出願第１１／４４４，９４６号、２００６年６月１日出願、発明者Ｒｏｂｅｒｔ Ｍ．Ｆａｒｒｅｌｌ，Ｊｒ．，Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｐ．Ｍｏｒｇａｎ Ｐａｔｔｉｓｏｎ，Ｒａｊａｔ Ｓｈａｒｍａ，Ｕｍｅｓｈ Ｋ．Ｍｉｓｈｒａ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＡＮＤ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ （Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ ＴＨＩＮ ＦＩＬＭＳ，ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥＳ，ＡＮＤ ＤＥＶＩＣＥＳ」、代理人管理番号第３０７９４．１４０−ＵＳ−ＵＳ１（２００５−６６８）、この出願は、米国仮特許出願第６０／６８６，２４４号、２００５年６月１日出願、発明者Ｒｏｂｅｒｔ Ｍ．Ｆａｒｒｅｌｌ，Ｊｒ．，Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｐ．Ｍｏｒｇａｎ Ｐａｔｔｉｓｏｎ，Ｒａｊａｔ Ｓｈａｒｍａ，Ｕｍｅｓｈ Ｋ．Ｍｉｓｈｒａ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＴＥＣＨＮＩＱＵＥ ＦＯＲ ＴＨＥ ＧＲＯＷＴＨ ＡＮＤ ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ （Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ ＴＨＩＮ ＦＩＬＭＳ，ＨＥＴＥＲＯＳＴＲＵＣＴＵＲＥＳ，ＡＮＤ ＤＥＶＩＣＥＳ」、代理人管理番号第３０７９４．１４０−ＵＳ−Ｐ１（２００５−６６８）について３５ Ｕ．Ｓ．Ｃ．第１１９（ｅ）節に基づく優先権を主張する；
米国特許出願第１１／４８６，２２４号、２００６年７月１３日出願、発明者Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＭＥＴＨＯＤ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ ＦＩＬＭＳ」、代理人管理番号第３０７９４．１４１−ＵＳ−ＵＳ１（２００５−６７２）、この出願は、米国仮特許出願第６０／６９８，７４９号、２００５年７月１３日出願、発明者Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＬＡＴＥＲＡＬ ＧＲＯＷＴＨ ＭＥＴＨＯＤ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＯＦ ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ ＦＩＬＭＳ」、代理人管理番号第３０７９４．１４１−ＵＳ−Ｐ１（２００５−６７２）について３５ Ｕ．Ｓ．Ｃ．第１１９（ｅ）節に基づく優先権を主張する；
米国特許出願第１１／５１７，７９７号、２００６年９月８日出願、発明者Ｍｉｃｈａｅｌ Ｉｚａ，Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、「ＭＥＴＨＯＤ ＦＯＲ ＥＮＨＡＮＣＩＮＧ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＶＩＡ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人管理番号第３０７９４．１４４−ＵＳ−ＵＳ１（２００５−７７２）、この出願は、米国仮特許出願第６０／７１５，４９１号、２００５年９月９日出願、発明者Ｍｉｃｈａｅｌ Ｉｚａ，Ｔｒｏｙ Ｊ．Ｂａｋｅｒ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、「ＭＥＴＨＯＤ ＦＯＲ ＥＮＨＡＮＣＩＮＧ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＶＩＡ ＭＥＴＡＬＯＲＧＡＮＩＣ ＣＨＥＭＩＣＡＬ ＶＡＰＯＲ ＤＥＰＯＳＩＴＩＯＮ」、代理人管理番号第３０７９４．１４４−ＵＳ−Ｐ１（２００５−７７２）について３５ Ｕ．Ｓ．Ｃ．第１１９（ｅ）節に基づく優先権を主張する；
米国特許出願第ｘｘ／ｘｘｘ，ｘｘｘ、本出願と同日出願、発明者Ｊｏｈｎ Ｋａｅｄｉｎｇ，Ｄｏｎｇ−Ｓｅｏｎ Ｌｅｅ，Ｍｉｃｈａｅｌ Ｉｚａ，Ｔｒｏｙ Ｊ．ｂａｋｅｒ，Ｈｉｔｏｓｈｉ Ｓａｔｏ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＭＥＴＨＯＤ ＦＯＲ ＩＭＰＲＯＶＥＤ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ」、代理人管理番号第３０７９４．１５０−ＵＳ−Ｕ１（２００６−１２６）、この出願は、米国仮特許出願第６０／７６０，７３９号、２００６年１月２０日出願、発明者Ｊｏｈｎ Ｋａｅｄｉｎｇ，Ｍｉｃｈａｅｌ Ｉｚａ，Ｔｒｏｙ Ｊ．ｂａｋｅｒ，Ｈｉｔｏｓｈｉ Ｓａｔｏ，Ｂｅｎｊａｍｉｎ Ａ．Ｈａｓｋｅｌｌ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＭＥＴＨＯＤ ＦＯＲ ＩＭＰＲＯＶＥＤ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ」、代理人管理番号第３０７９４．１５０−ＵＳ−Ｐ１（２００６−１２６）について３５ Ｕ．Ｓ．Ｃ．第１１９（ｅ）節に基づく優先権を主張する；
米国仮特許出願第６０／７７４，４６７号、２００６年２月１７日出願、発明者Ｈｏｎｇ Ｚｈｏｎｇ，Ｊｏｈｎ Ｆ．Ｋａｅｄｉｎｇ，Ｒａｊａｔ Ｓｈａｒｍａ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、発明の名称「ＭＥＴＨＯＤ ＦＯＲ ＧＲＯＷＴＨ ＯＦ ＳＥＭＩＰＯＬＡＲ（Ａｌ，Ｉｎ，ｇａ，Ｂ）Ｎ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＤＥＶＩＣＥＳ」、代理人管理番号第３０７９４．１７３−ＵＳ−Ｐ１（２００６−４２２）；
米国仮特許出願第６０／８６９，５４０、２００６年１２月１１日出願、発明者Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，ｍａｔｈｅｗ Ｃ．Ｓｃｈｍｉｄｔ，Ｋｗａｎｇ Ｃｈｏｏｎｇ Ｋｉｍ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、「ＮＯＮ−ＰＯＬＡＲ（Ｍ−ＰＬＡＮＥ） ＡＮＤ ＳＥＭＩ−ＰＯＬＡＲ ＥＭＩＴＴＩＮＧＤＥＶＩＣＥＳ」、代理人管理番号第３０７９４．２１３−ＵＳ−Ｐ１（２００７−３１７）；
米国仮特許出願第６０／８６９，７０１号、２００６年１２月１２日出願、発明者Ｋｗａｎｇ Ｃｈｏｏｎ Ｋｉｍ，Ｍａｔｈｅｗ Ｃ．Ｓｃｈｍｉｄｔ，Ｆｅｎｇ Ｗｕ，Ａｓａｋｏ Ｈｉｒａｉ，Ｍｅｌｖｉｎ Ｂ．ＭｃＬａｕｒｉｎ，Ｓｔｅｖｅｎ Ｐ．Ｄｅｎｂａａｒｓ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ、発明の名称「ＣＲＹＳＴＡＬ ＧＲＯＷＴＨ ＯＦ Ｍ−ＰＬＡＮＥ ＡＮＤ ＳＥＭＩＰＯＬＡＲ ＰＬＡＮＥＳ ＯＦ （Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ ＯＮ ＶＡＲＩＯＵＳ ＳＵＢＳＴＲＡＴＥＳ」、代理人管理番号第３０７９４．２１４−ＵＳ−Ｐ１（２００７−３３４）；
上記出願の全ては、参照により本明細書に援用される。
（１．発明の分野）
本発明は、有機金属化学気相成長法（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ）により半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進するための方法に関する。
（２．関連技術の説明）
（注：本願は、明細書全体において示されるように、括弧の中の１つ以上の参照番号（例えば［ｘ］）により、多くの異なる出版物および特許を参照している。これらの参照番号順で示されたこれらの異なる出版物および特許の一覧は、下の「参考文献」という表題の項で参照することができる。これらの出版物および特許はそれぞれ、参照することにより本明細書に援用される。）
可視および紫外光電子デバイス、ならびに高出力電子デバイスの製造において、窒化ガリウム（ＧａＮ）、ならびにアルミニウムおよびインジウムを取り入れたその三元および四元化合物（ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等）の有用性が確立されている。これらのデバイスは、典型的には、分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ；ＭＢＥ）、有機金属化学気相成長法（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ）、および水素化物気相エピタキシ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ＨＶＰＥ）等の成長技術を用いてエピタキシャルに成長される。
ＧａＮおよびその合金は、六方晶系ウルツ鉱構造で最も安定であるが、この構造は互いに対して１２０°回転した３つの等価な底面軸（ａ軸）で説明され、これらの軸はすべて唯一のｃ軸に対し垂直である。ＩＩＩ族（すなわちＧａ、Ａｌ、Ｉｎ）および窒素原子が、結晶のｃ軸に沿って交互するｃ面を占める。ウルツ鉱構造の対称性は、ＩＩＩ族窒化物がこのｃ軸に沿ったバルクの自発分極を有し、デバイス構造中に交互のひずみ層が存在する場合に圧電分極が生じることを説明するものである。
電子および光電子デバイス用の窒化物の最新技術では、極性のｃ方向に沿って成長した窒化物膜が使用されている。しかし、ＩＩＩ族窒化物をベースとした光電子および電子デバイスにおける従来のｃ面量子井戸構造は、強い圧電的および自発的分極が存在するために、望ましくない量子閉じ込めシュタルク効果（Ｑｕａｎｔｕｍ−Ｃｏｎｆｉｎｅｄ Ｓｔａｒｋ Ｅｆｆｅｃｔ；ＱＣＳＥ）を受ける。ｃ方向に沿った強い内蔵された電場により電子とホールの空間的分離が生じ、これによりキャリア再結合の効率が低下して、振動子強度が下がり、エミッションの赤色シフトがもたらされる。
ＧａＮ光電子デバイスにおける自発および圧電分極効果を排除する１つの手法は、デバイスを結晶の非極性面に成長させることである。そのような面は、Ｇａ原子およびＮ原子を同数含み、電荷的に中性である。さらに、それに続く非極性層は、互いに結晶学的に等価であるため、結晶は成長方向に沿って分極しない。ＧａＮにおけるそのような対称性が等価な非極性面の２つの群は、総合的にａ面として知られる
Figure 2009524251
 群と、総合的にｍ面として知られる
Figure 2009524251
 群である。残念ながら、カリフォルニア大学の研究者である本発明の譲受人により達成された進歩にも関わらず、無極性窒化物はまだ研究の余地があり、ＩＩＩ族窒化物の業界ではまだ広く採用されていない。
ＧａＮ光電子デバイスにおける分極効果を低減する、あるいは排除できる可能性のある他の手法は、デバイスを結晶の半極性面に成長させることである。半極性面という用語は、２つのゼロ以外のミラー指数ｈ、ｉ、またはｋと、ゼロ以外のミラー指数ｌを有する様々な面を指すために使用することができる。ｃ面ＧａＮヘテロエピタキシにおける半極性面のいくつかの通常見られる例としては、
Figure 2009524251
 および
Figure 2009524251
 面等があり、これらはピットのファセットでよく見られる。これらの面はまた、偶然にも、平面膜の形態で著者らが成長させたのと同じ面である。ウルツ鉱結晶構造における半極性面の他の例としては、
Figure 2009524251
 および
Figure 2009524251
 が含まれるが、これらに限定されない。正味の電気分極ベクトルは、そのような面内にも、そのような面と垂直な面内にもなく、面の表面法線に対しいくらか傾いた角度にある。例えば、
Figure 2009524251
 面および
Figure 2009524251
 面は、ｃ面に対しそれぞれ６２．９８°および３２．０６°の角度である。
自発分極に加え、窒化物に現れる分極の第２の形態は、圧電分極である。これは、異なる組成の（したがって異なる格子定数の）（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ層が窒化物ヘテロ構造で成長した場合に生じ得るように、材料が圧縮ひずみまたは引っ張りひずみを受けると生じる。例えば、ＧａＮへの格子整合のために、ＧａＮテンプレート上のＡｌＧａＮ薄層が面内の引っ張りひずみを受け、ＧａＮテンプレート上のＩｎＧａＮ薄層が面内の圧縮応力を受ける。したがって、ＧａＮ上のＩｎＧａＮ量子井戸では、圧電分極は、ＩｎＧａＮおよびＧａＮの自発分極とは逆の方向を向いている。ＧａＮに格子整合したＡｌＧａＮ層では、圧電分極は、ＡｌＧａＮおよびＧａＮの自発分極と同じ方向を向いている。
ｃ面窒化物に勝る半極性面を使用する利点は、正味の分極が低減されることである。特定の面上での特定の合金組成物では、さらに分極がゼロである場合もある。そのような場合については、今後学術論文で詳細に説明する。重要な点は、ｃ面窒化物構造と比較して正味の分極が低減されるということである。
ＧａＮのバルク結晶は簡単には入手できないため、単に結晶を切断した後表面をデバイスの再成長に供することは不可能である。一般に、ＧａＮ膜をまずヘテロエピタキシャル的に、つまりＧａＮへの妥当な格子整合を提供する異種基板上に成長させる。
半極性ＧａＮ面は、パターニングされたｃ面配向ストライプの側壁上で実証されている。西塚ら［１］は、この方法で
Figure 2009524251
 量子井戸を成長させた。彼らはまた、正味の電気分極が低減される結果、半極性面
Figure 2009524251
 の内部量子効率がｃ面上での効率よりも高いことを実証した。
しかし、半極性面を生成する西塚の方法は、横方向エピタキシャル成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ；ＥＬＯ）という技術に依存しているため、本発明の方法とは全く異なる。ＥＬＯは煩雑な加工法であり、ＧａＮおよび他の半導体中の欠陥を低減するために使用される成長法である。これは、二酸化ケイ素（ＳｉＯ２）等のマスク材料のストライプのパターニングが必要である。ＧａＮは、マスク間の開いた窓から再成長し、次いでマスク上に成長する。連続膜を形成するために、次いでＧａＮは横方向成長により融合する。これらのストライプのファセットは、成長パラメータにより制御することができる。ストライプが融合する前に成長を止めると、半極性面の小さな領域（典型的にはせいぜい１０μｍ幅である）を露出させることができるが、この利用可能な表面の領域は半極性ＬＥＤに加工するにはあまりにも小さい。さらに、半極性面は基板表面と平行にはならず、傾斜したファセットにデバイス構造を形成するのは、通常の連続面上にそれらの構造を形成することよりも著しく困難である。また、すべての窒化物組成物がＥＬＯプロセスに適合するとは限らず、したがってＧａＮのＥＬＯのみが広く実践されている。
１９９０年代初頭から、高品質窒化物の成長に、核形成層、バッファ層、および／または湿潤層が頻繁に使用されている［２，３］。この技術では、通常、より厚い（１μｍ〜５μｍ）窒化物半導体連続膜を堆積する前に、多結晶および／または非晶質窒化物半導体材料の薄層（５ｎｍ〜２００ｎｍ）を使用することが採用されている。核形成膜（Ｎｕｃｌｅａｔｉｏｎ Ｌａｙｅｒ；ＮＬ）をＧａＮ薄膜のヘテロエピタキシに使用する利点は確立されているが、ＮＬがどのようにして結晶品質を改善するのかについてのメカニズムは、あまり理解されていない。ＮＬは、次いで高品質窒化物膜が堆積される核形成サイトを提供すると考えられている［４，５］。ＮＬなしで堆積された窒化物と比較して、後者の堆積は、結晶学的、電気的、および光学的性質の劇的な改善を示す。
ＮＬの使用は、窒化物薄膜に関しては頻繁に報告されているが、それらは、［０００１］またはｃ軸の結晶学的方向のみに成長した窒素化物より成る。一方、
Figure 2009524251
 等の半極性面に対する核形成層の使用は、これまで達成されていない。
本発明は、（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの広い利用可能領域が基板表面と平行な、半極性窒化物の滑らかな平面膜の成長方法を開示する。例えば、これまでＥＬＯストライプの側壁上で実証されていた数ミクロン幅の領域と比較し、試料は多くの場合２インチ径の基板上に成長される。
本発明は、デバイス品質平面半極性窒化物半導体薄膜の成長を促進するための方法であって、典型的には５０Å〜１０００Åの厚さの、半極性窒化物半導体薄膜を、少なくともある程度のインジウムを含む（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層上に堆積させるステップを含む方法を開示する。（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層は、ＩｎｘＧａ１−ｘＮ核形成層（ｘ＞０、例えばｘ＝０．１）を含んでもよい。半極性窒化物半導体薄膜は、式ＧａｎＡｌｘＩｎｙＢｚＮ（０≦ｎ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｎ＋ｘ＋ｙ＋ｚ＝１）で表される（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ半導体の合金組成物を含む。（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ半導体の幅１０ミクロンより大きい領域が、（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層が成長される基板表面に実質的に平行であってもよい。
（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層は、
Figure 2009524251
 サファイア基板上に成長されてもよい。半極性窒化物半導体薄膜は、
Figure 2009524251
 サファイア基板上に成長された（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層上に成長された
Figure 2009524251
 半極性窒化物半導体薄膜を含んでもよい。あるいは、（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層は、例えば水素化物気相エピタキシにより
Figure 2009524251
 サファイア基板上に成長された
Figure 2009524251
 テンプレート上に成長されてもよい。半極性窒化物半導体薄膜は、有機金属化学気相成長法（ＭＯＣＶＤ）により成長されてもよい。
半極性窒化物半導体薄膜は、（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層なしで成長された膜と比較して、平面膜表面、より少ない表面凹凸、および膜中に存在する削減された結晶学的欠陥数を含む、最新の窒化物半極性電子デバイスに必要な表面形態を有する。
デバイス品質の平面状の半極性窒化物半導体薄膜を成長させるための方法は、（ａ）反応容器に基板を装填することと、（ｂ）窒素、水素、およびアンモニアのうちの少なくとも１つを含むフロー中で基板を加熱することと、（ｃ）加熱された基板上にＩｎｘＧａ１−ｘＮ核形成層を堆積させることと、（ｄ）ＩｎｘＧａ１−ｘＮ核形成層上に半極性窒化物半導体薄膜を堆積させることと、（ｅ）窒素過圧下で基板を冷却することとを含む。
本発明の方法を用いてデバイスが製造されてもよい。本発明はまた、インジウムを含む核形成層またはバッファ層上に堆積された半極性窒化物を含む、平面半極性窒化物半導体薄膜を開示する。
ここで、全体を通して同様の参照番号が対応する部分を表す図面を参照する。
以下の好適な実施形態の説明において、本明細書の一部を成し、本発明を実践することができる具体的な実施形態を例示する付属の図面を参照する。他の実施形態が利用可能であり、本発明の範囲を逸脱しない限り構造的な変更がなされてもよいことが理解されるべきである。
（概要）
本発明は、少なくともある程度のインジウムを含む（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層を使用したＭＯＣＶＤによる、デバイス品質平面半極性（例えば
Figure 2009524251
 面）窒化物半導体薄膜の成長を促進するための方法について説明する。面（例えばＧａＮの
Figure 2009524251
 および
Figure 2009524251
 面）上の半極性窒化物デバイスの成長は、ウルツ鉱構造のＩＩＩ族窒化物デバイス構造における分極を低減する手段を提供する。「窒化物」という用語は、式ＧａｎＡｌｘＩｎｙＢｚＮ（０≦ｎ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｎ＋ｘ＋ｙ＋ｚ＝１）で表される（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ半導体のあらゆる合金組成物を指す。
最近の窒化物デバイスは、極性［０００１］ｃ方向に成長されており、その結果垂直デバイスにおける主伝導方向に沿った電荷分離が生じる。そのような内部の電気分極場は、窒化物光電子デバイスの性能に有害である。半極性方向に沿ったこれらのデバイスの成長は、伝導方向に沿った内蔵された電場を低減することにより、デバイス性能を著しく改善する可能性がある。本発明は、有機金属化学気相成長法により成長された時の半極性ＩＩＩ族窒化物膜の品質を高める手段を提供する。
本明細書では、
Figure 2009524251
 膜を具体例として用いる。
Figure 2009524251
 膜では、
Figure 2009524251
 サファイア基板が用いられている。平面半極性ＧａＮを得るためには、ＧａＮ成長の前にＩｎｘＧａ１−ｘＮ核形成層を使用することが重要であることが分かっている。
これらの膜は、市販のＭＯＣＶＤシステムを使用して成長される。
Figure 2009524251
 に対する成長パラメータの概要は、１０トルから１０００トルの間の圧力と、４００℃から１４００℃の間の温度である。この圧力および温度のばらつきは、好適な基板を使用した半極性ＧａＮの成長の安定性を示している。エピタキシャルな関係および条件は、反応容器の種類に関係なく当てはまるはずである。しかし、これらの面の成長のための反応容器の条件は、個々の反応容器および成長方法（ＨＶＰＥ、ＭＯＣＶＤ、およびＭＢＥ等）によって変わるだろう。
（プロセスステップ）
図１は、本発明は、典型的には５０Å〜１０００Åの厚さの、デバイス品質平面半極性窒化物半導体薄膜の成長を促進するための方法であって、半極性窒化物半導体薄膜を、少なくともある程度のインジウムを含む（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層上に堆積させるステップを含む方法を示すフローチャートである。
ブロック１００は、反応容器、例えばＭＯＣＶＤ反応容器内に基板を装填するステップを表す。
ブロック１０２は、例えば水素および／または窒素および／またはアンモニアのフロー中で基板を加熱するステップを表す。
ブロック１０４は、少なくともある程度のインジウムを含む（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層を基板上に堆積させるステップを表す。
ブロック１０６は、核形成層またはバッファ層上に半極性窒化物膜を堆積させるステップを表す。
ブロック１０８は、基板を冷却するステップを表す。
ブロック１１０は、当該方法によりいかに半極性半導体（Ａｌ，Ｇａ，Ｉｎ，Ｂ）Ｎ薄膜が形成されるかを表し、該薄膜は合金であってもよく、式ＧａｎＡｌｘＩｎｙＢｚＮ（０≦ｎ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｎ＋ｘ＋ｙ＋ｚ＝１）で表すことができる。
上述の方法において、要求に応じてステップが省略されてもよく、追加のステップが加えられてもよい。
上述の方法は、
Figure 2009524251
 サファイア基板上での、または、水素化物気相エピタキシ（ＨＶＰＥ）により
Figure 2009524251
 サファイア基板上に成長された
Figure 2009524251
 テンプレート上での半極性ＧａＮ薄膜の成長のために、ＭＯＣＶＤプロセスに使用することができる。
Figure 2009524251
 の成長のために、
Figure 2009524251
 サファイアまたは（ＨＶＰＥにより
Figure 2009524251
 サファイア上に成長された）
Figure 2009524251
 テンプレート等の特別な基板が使用される。ブロック１００に示すように、基板をＭＯＣＶＤ反応容器に装填する。ブロック１０２に示すように、反応容器のヒータを起動し、８００℃まで徐々に上げてＩｎｘＧａ１−ｘＮ核形成層を成長させる。プロセスでは、通常、このステップの間、大気圧下で窒素および／または水素および／またはアンモニアを基板上に流す。８００℃まで加熱する間、アンモニアのフローを０．１から３．２ｓｌｐｍに増加させる。設定点の温度に達したら、４５ｓｃｃｍのトリエチルガリウム（ＴＥＧａ）および／または２０ｓｃｃｍのトリメチルインジウム（ＴＭＩｎ）を反応容器内に導入し、ブロック１０４に示すようにＩｎｘＧａ１−ｘＮ核形成層の成長を開始させる。１〜１５分後、ＩｎｘＧａ１−ｘＮ核形成層は所望の厚さに達する。この時点で、ＴＭＩｎフローを遮断し、薄いＧａＮキャップ層を２分間成長させる。次に、ＴＥＧａフローを遮断して、反応容器の設定点温度を９７５℃まで上げる。９７５℃の設定点温度に達したら、３６ｓｃｃｍのトリメチルガリウム（ＴＭＧａ）を反応容器内に導入し、ブロック１０６に示すように、半極性窒化物膜の成長を開始させる。最初の７分間のＧａＮ成長の後、約１時間から４時間のＧａＮ膜成長の間、ＴＭＧａフローおよびアンモニアフローをそれぞれ１８ｓｃｃｍおよび１．５ｓｌｐｍまで下げる。所望のＧａＮの厚さが得られたら、ＴＭＧａフローを中断し、ブロック１０８に示すように、ＧａＮ膜の分解を避けるためにアンモニアを流しながら反応容器を冷却する。
（可能な修正および変形）
本発明の範囲に含まれるのは、上述の具体例だけではない。この考えは、あらゆる半極性面のすべての窒化物に関連する。例えば、ミスカット
Figure 2009524251
 サファイア基板上での
Figure 2009524251
 またはＡｌＩｎＮの成長も可能である。他の例として、
Figure 2009524251
 等の適切な基板を用いれば、
Figure 2009524251
 膜を成長させることが可能である。これらの例、および他の可能性もまた、平面半極性膜のすべての利点を有する。本発明の考えは、窒化物バッファ層または核形成層を用いた平面半極性窒化物膜を生成するいかなる成長技術をも網羅する。
反応容器条件は、反応容器の種類および設計によって異なるだろう。上述の成長は、半極性ＧａＮの成長に有用な条件であることが判明している一組の条件を説明したに過ぎない。これらの膜は、様々な圧力、温度、ガスフロー等の下で成長し、そのすべてが滑らかな平面半極性窒化物膜を生成するであろうことも見出されている。
成長プロセスにおいて異なる可能性のある他のステップがある。基板の窒化物化により、ある膜では表面形態が改善され、またある膜では成長する実際の面が決定されるということが判明している。しかしこれは、特定の成長技術に対しては必要である場合もあれば不要である場合もある。
好適な実施形態は、ＧａＮ核形成層上での平面ＧａＮ膜の成長について説明している。しかし、核形成層上に成長された膜は、様々な、または漸変的な組成を有する複数の層より成ってもよい。窒化物デバイスの大半は、異なる（Ａｌ，Ｇａ，Ｉｎ，Ｂ）Ｎ組成の層を含むヘテロ構造より成る。本発明は、あらゆる窒化物合金組成、あらゆる数の層、またはそれらの組合せの成長に使用することができる。窒化物層では、Ｆｅ、Ｓｉ、およびＭｇ等のドーパントがよく使用される。これらのドーパント、および具体的には列挙されていない他のドーパントの導入は、本発明の実践に適合する。
（利点および改善点）
現在実践されているのは、基板と平行なｃ面を有するＧａＮの成長である。この面は、ともに膜と垂直な自発分極および圧電分極を有し、これはデバイス性能に有害である。ｃ面窒化物膜に勝る半極性膜の利点は、あるデバイスにおける分極の低減とそれに関連した内部量子効率の増加である。
デバイス中の分極効果を完全に排除するために非極性面を使用することができる。しかし、これらの面上ではデバイスの成長が極めて困難であり、したがって非極性窒化物デバイスは生産段階にはまだ至っていない。非極性窒化物膜に勝る半極性窒化物膜の利点は、成長の容易さである。本発明は、滑らかな半極性膜が広い成長パラメータ空間で成長することを実証している。例えば、滑らかな非極性膜は大気圧下では成長しないが、滑らかな半極性膜は６２．５トルから７６０トルまでの圧力範囲で成長することが実験的に実証されている。
ＥＬＯ側壁に勝る平面半極性膜の利点は、ＬＥＤまたは他のデバイスに加工することができる表面領域が広いことである。他の利点は、ＥＬＯ側壁上の半極性面とは異なり、成長表面が基板表面と平行であることである。
高温ＧａＮ成長の前にＩｎｘＧａ１−ｘＮ核形成層（ｘ＝０．１）を使用することにより、半極性ＧａＮ薄膜が著しく改善されることが示されている。これは、図２（ａ）、２（ｂ）および２（ｃ）の光学顕微鏡写真で明らかである。これらの光学顕微鏡写真は、好適な実施形態で説明されたバッファ層を取り入れることにより、
Figure 2009524251
 サファイア上に成長された
Figure 2009524251
 層の滑らかさが顕著に改善されたことを示している。図２（ａ）は、核形成層がない場合、ＧａＮ膜は、融合していない多数のファセット状の島より成る。したがって、膜は、様々な方向を向いた多数の小さなＧａＮ結晶を有する。図２（ｂ）は、ＧａＮ核形成層がある場合、ＧａＮ膜成長が全く不明瞭である。この品質の膜は、光電子デバイスの製造には使用できない。一方、ＩｎｘＧａ１−ｘＮ核形成層（ｘ＝０．１）を使用すると、図２（ｃ）に示されるように、表面形態が大きく改善されるようになる。ＩｎｘＧａ１−ｘＮバッファ層（ｘ＝０．１）を用いた半極性ＧａＮ薄膜は、最新の窒化物半極性電子デバイスに必要な表面形態を有する。これらの特徴は、図２（ａ）、２（ｂ）、および２（ｃ）に見られるように、平面膜表面とより少ない表面凹凸である。図２（ｃ）はまた、基板表面と実質的に平行な、（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ半導体の３００μｍ×３００μｍを超える広い利用可能領域を示している。
同様に、上述のＮＬに対する形態上の依存性は、まずＨＶＰＥにより成長される
Figure 2009524251
 テンプレート上に成長された
Figure 2009524251
 層に対しても観察された。
図３は、軸上反射のＸ線回折（ＸＲＤ）ω−２θスキャンを示す。核形成層を使用しないで成長された膜、あるいはＧａＮ核形成層を使用して成長された膜からは、
Figure 2009524251
 ピークは観察されない。ＩｎｘＧａ１−ｘＮ核形成層（ｘ＝０．１）を使用したものにのみ、
Figure 2009524251
 ｛１１２２｝ＧａＮ膜による明らかなピークが観察される。この結果は、本発明の好ましい実施形態で説明されるような、ＭＯＣＶＤによりＩｎｘＧａ１−ｘＮ核形成層（ｘ＝０．１）を使用して成長される半極性
Figure 2009524251
 膜の成長の改善を示している。
Figure 2009524251
 および
Figure 2009524251
 等の他の半極性面に同じ手法を適用することが可能である。これらの他の面の具体的な成長条件は異なる場合があるが、上述の一般的技術は（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ半極性面の全てのクラスを網羅することが意図される。
（参考文献）
以下の参考文献は、参照することにより本明細書に援用される。
［１］Ｎｉｓｈｉｚｕｋａ， Ｋ．， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ８５ Ｎｕｍｂｅｒ １５， １１ Ｏｃｔｏｂｅｒ ２００４．この論文は、ＥＬＯ材料の
Figure 2009524251
 側壁の研究である。
［２］Ｈ． Ａｍａｎｏ， Ｎ． Ｓａｗａｋｉ， Ｉ． Ａｋａｓａｋｉ ａｎｄ Ｙ． Ｔｏｙｏｄａ， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ． ４８ （１９８６） ｐｐ． ３５３．この論文は、ＧａＮ結晶品質改善のためのＡｌＮバッファ層の使用について述べている。
［３］Ｓ． Ｎａｋａｍｕｒａ， Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｖｏｌ． ３０， Ｎｏ． １０Ａ， Ｏｃｔｏｂｅｒ， １９９１， ｐｐ． Ｌ１７０５−Ｌ１７０７．この論文は、ＧａＮ結晶品質改善のためのＧａＮバッファ層の使用について述べている。
［４］Ｄ． Ｄ． Ｋｏｌｅｓｋｅ， Ｍ． Ｅ． Ｃｏｌｔｒｉｎ， Ｋ． Ｃ． Ｃｒｏｓｓ， Ｃ． Ｃ． Ｍｉｔｃｈｅｌｌ， Ａ． Ａ． Ａｌｌｅｒｎａｎ， Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ Ｖｏｌ． ２７３ （２００４） ｐｐ． ８６−９９．この論文は、サファイア基板上でのＧａＮバッファ層の形態発達の効果について述べている。
［５］Ｂ． Ｍｏｒａｎ， Ｆ． Ｗｕ， Ａ． Ｅ． Ｒｏｍａｎｏｖ， Ｕ． Ｋ． Ｍｉｓｈｒａ， Ｓ． Ｐ． Ｄｅｎｂａａｒｓ， Ｊ． Ｓ． Ｓｐｅｃｋ， Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ Ｖｏｌ． ２７３ （２００４） ｐｐ． ３８−４７．この論文は、炭化ケイ素基板上でのＡｌＮバッファ層の形態発達の効果について述べている。
［６］米国特許第４，８５５，２４９号、１９８９年８月８日Ａｋａｓａｋｉらに対し発行、名称「Ｐｒｏｃｅｓｓ ｆｏｒ ｇｒｏｗｉｎｇ ＩＩＩ−Ｖ ｃｏｍｐｏｕｎｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ｏｎ ｓａｐｐｈｉｒｅ ｕｓｉｎｇ ａ ｂｕｆｆｅｒ ｌａｙｅｒ」
［７］米国特許第５，７４１，７２４号、１９９８年４月２１日Ｒａｍｄａｎｉらに対し発行、名称「Ｍｅｔｈｏｄ ｏｆ ｇｒｏｗｉｎｇ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ ｏｎ ａ ｓｐｉｎｅｌ ｓｕｂｓｔｒａｔｅ」
（結び）
これで、本発明の好適な実施形態の説明を終わる。本発明の１つ以上の実施形態の前述の説明は、例示および説明を目的として提示されている。網羅的であること、または開示される正確な形態に本発明を限定することを意図しない。上述の教示に照らして、多くの修正または変形が可能である。本発明の範囲はこの詳細な説明によって限定されるのではなく、添付の請求項により限定されることが意図される。
図１は、本発明の実施形態において実行される本発明の方法およびプロセスステップを示すフローチャートである。 図２（ａ）、２（ｂ）および２（ｃ）は、
Figure 2009524251
 サファイア上のＧａＮの光学顕微鏡写真であり、図２（ａ）は、核形成層のない
Figure 2009524251
 サファイア上のＧａＮの光学顕微鏡写真、図２（ｂ）は、ＩｎｘＧａ１−ｘＮ核形成層（ｘ＝０）のある
Figure 2009524251
 サファイア上のＧａＮの光学顕微鏡写真、図２（ｃ）は、ＩｎｘＧａ１−ｘＮ核形成層（ｘ＝０．１）のある
Figure 2009524251
 サファイア上のＧａＮの光学顕微鏡写真である。
図３は、ＭＯＣＶＤにより成長されたＩｎｘＧａ１−ｘＮ核形成層（ｘ＝０．１）のある
Figure 2009524251
 サファイア上に成長された半極性ＧａＮ膜のω−２θＸ線回折（ＸＲＤ）スキャンである。

Claims (14)

  1. デバイス品質の平面状の半極性窒化物半導体薄膜の成長を促進するための方法であって、
    （ａ）少なくともある程度のインジウムを含む（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層上に、半極性窒化物半導体薄膜を堆積させること
    を含む、方法。
  2. 前記（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層は、ＩｎｘＧａ１−ｘＮ核形成層（ｘ＞０）を含む、請求項１に記載の方法。
  3. 前記（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層は、ＩｎｘＧａ１−ｘＮ核形成層（ｘ＝０．１）を含む、請求項１に記載の方法。
  4. 前記半極性窒化物半導体薄膜は、式ＧａｎＡｌｘＩｎｙＢｚＮ（０≦ｎ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｎ＋ｘ＋ｙ＋ｚ＝１）を有する（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ半導体の合金組成物を含む、請求項１に記載の方法。
  5. 前記半極性窒化物半導体薄膜の幅１０ミクロンより大きい領域は、（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層が成長される基板表面に実質的に平行である、請求項１に記載の方法。
  6. 前記（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層は、
    Figure 2009524251
     サファイア基板上に成長される、請求項１に記載の方法。
  7. 前記半極性窒化物半導体薄膜は、前記（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層上に成長された
    Figure 2009524251
     半極性窒化物半導体薄膜を含む、請求項１に記載の方法。
  8. 前記（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層は、
    Figure 2009524251
     サファイア基板上に成長された
    Figure 2009524251
     テンプレート上に成長される、請求項１に記載の方法。
  9. 前記半極性窒化物半導体薄膜は、有機金属化学気相成長法（ＭＯＣＶＤ）により成長される、請求項１に記載の方法。
  10. 前記半極性窒化物半導体薄膜は、（Ａｌ，Ｉｎ，Ｇａ）Ｎ核形成層またはバッファ層なしでの堆積と比較して、平面膜表面、より少ない表面凹凸、および低減された結晶学的欠陥数を含む、最新の窒化物半極性電子デバイスに必要な表面形態を有する、請求項１に記載の方法。
  11. 請求項１に記載の方法を使用して製造されるデバイス。
  12. デバイス品質の平面状の半極性窒化物半導体薄膜を成長させるための方法であって、
    （ａ）反応容器に基板を装填することと、
    （ｂ）窒素、水素、およびアンモニアのうちの少なくとも１つを含むフロー中で前記基板を加熱することと、
    （ｃ）前記加熱された基板上にＩｎｘＧａ１−ｘＮ核形成層を堆積させることと、
    （ｄ）前記ＩｎｘＧａ１−ｘＮ核形成層上に半極性窒化物半導体薄膜を堆積させることと、
    （ｅ）窒素過圧下で前記基板を冷却することと
    を含む、方法。
  13. 請求項１２に記載の方法を使用して製造されるデバイス。
  14. インジウムを含む核形成層上に堆積された半極性窒化物を含む、平面状の半極性窒化物半導体薄膜。
JP2008551466A 2006-01-20 2007-01-19 有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法 Pending JP2009524251A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76062806P 2006-01-20 2006-01-20
PCT/US2007/001700 WO2007084783A2 (en) 2006-01-20 2007-01-19 Method for enhancing growth of semipolar (ai,in,ga,b)n via metalorganic chemical vapor deposition

Publications (1)

Publication Number Publication Date
JP2009524251A true JP2009524251A (ja) 2009-06-25

Family

ID=38288328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008551466A Pending JP2009524251A (ja) 2006-01-20 2007-01-19 有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法

Country Status (5)

Country Link
US (3) US7687293B2 (ja)
EP (1) EP1977441A4 (ja)
JP (1) JP2009524251A (ja)
KR (1) KR20080098039A (ja)
WO (1) WO2007084783A2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130119B2 (en) * 2006-12-11 2015-09-08 The Regents Of The University Of California Non-polar and semi-polar light emitting devices
WO2006130696A2 (en) * 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
KR20080104148A (ko) * 2006-02-17 2008-12-01 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ 광전자 소자들의 성장 방법
US9064706B2 (en) * 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
WO2008073385A1 (en) 2006-12-11 2008-06-19 The Regents Of The University Of California Metalorganic chemical vapor deposition (mocvd) growth of high performance non-polar iii-nitride optical devices
WO2009035648A1 (en) * 2007-09-14 2009-03-19 Kyma Technologies, Inc. Non-polar and semi-polar gan substrates, devices, and methods for making them
KR100935974B1 (ko) * 2007-11-23 2010-01-08 삼성전기주식회사 질화물 반도체 발광소자의 제조 방법
KR100956200B1 (ko) * 2007-11-23 2010-05-04 삼성엘이디 주식회사 질화물 반도체 발광소자의 제조 방법
JP2009130364A (ja) 2007-11-23 2009-06-11 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子及びその製造方法
US8673074B2 (en) * 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US8629065B2 (en) * 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
US8247249B2 (en) * 2010-06-01 2012-08-21 Palo Alto Research Center Incorporated Semi-polar nitride-based light emitting structure and method of forming same
KR101277365B1 (ko) * 2011-02-07 2013-06-20 한국산업기술대학교산학협력단 ｍ-면 사파이어 기판에 질화물계 박막을 형성하는 방법 및 이에 의해 제조된 질화물계 반도체
WO2013157014A1 (en) 2012-04-20 2013-10-24 Tata Institute Of Fundamental Research Group iii-nitride semiconducting material and a method of manufacturing the same
TWI657169B (zh) * 2013-04-22 2019-04-21 傲思丹度科技公司 半極性ｉｉｉ氮化物膜及製造該膜之材料及方法
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027940A (ja) * 1996-07-12 1998-01-27 Matsushita Electric Ind Co Ltd 半導体レーザー装置
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005167194A (ja) * 2004-08-11 2005-06-23 Toshiba Corp 半導体素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119196A (ja) 1985-11-18 1987-05-30 Univ Nagoya 化合物半導体の成長方法
JP2704181B2 (ja) 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
US5741724A (en) 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
EP2234142A1 (en) 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JP3119200B2 (ja) 1997-06-09 2000-12-18 日本電気株式会社 窒化物系化合物半導体の結晶成長方法および窒化ガリウム系発光素子
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
KR100304881B1 (ko) * 1998-10-15 2001-10-12 구자홍 Gan계화합물반도체및그의결정성장방법
US20010047751A1 (en) * 1998-11-24 2001-12-06 Andrew Y. Kim Method of producing device quality (a1) ingap alloys on lattice-mismatched substrates
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US6379985B1 (en) * 2001-08-01 2002-04-30 Xerox Corporation Methods for cleaving facets in III-V nitrides grown on c-face sapphire substrates
US7105865B2 (en) 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US6515308B1 (en) 2001-12-21 2003-02-04 Xerox Corporation Nitride-based VCSEL or light emitting diode with p-n tunnel junction current injection
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
US6847057B1 (en) 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
JP2005057224A (ja) * 2003-08-05 2005-03-03 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7220324B2 (en) 2005-03-10 2007-05-22 The Regents Of The University Of California Technique for the growth of planar semi-polar gallium nitride
WO2006130696A2 (en) 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
TWI390633B (zh) 2005-07-13 2013-03-21 Japan Science & Tech Agency 半極性氮化物膜缺陷減少之側向成長方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027940A (ja) * 1996-07-12 1998-01-27 Matsushita Electric Ind Co Ltd 半導体レーザー装置
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005167194A (ja) * 2004-08-11 2005-06-23 Toshiba Corp 半導体素子

Also Published As

Publication number Publication date
WO2007084783A2 (en) 2007-07-26
US20130168833A1 (en) 2013-07-04
US20100155778A1 (en) 2010-06-24
US7687293B2 (en) 2010-03-30
EP1977441A4 (en) 2010-12-01
KR20080098039A (ko) 2008-11-06
US20070218655A1 (en) 2007-09-20
US8405128B2 (en) 2013-03-26
WO2007084783A3 (en) 2008-02-14
EP1977441A2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
JP5838523B2 (ja) 半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮまたはＩＩＩ族窒化物の結晶
US7687293B2 (en) Method for enhancing growth of semipolar (Al,In,Ga,B)N via metalorganic chemical vapor deposition
JP5706601B2 (ja) 平坦な半極性窒化ガリウムの成長技術
US8450192B2 (en) Growth of planar, non-polar, group-III nitride films
JP4486506B2 (ja) ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
KR101347848B1 (ko) 유기금속 화학기상증착법을 통한 반극성（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ의 성장강화방법
US20120161287A1 (en) METHOD FOR ENHANCING GROWTH OF SEMI-POLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
US20140183579A1 (en) Miscut semipolar optoelectronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529