JP2009130364A - 窒化物半導体発光素子及びその製造方法 - Google Patents

窒化物半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP2009130364A
JP2009130364A JP2008296314A JP2008296314A JP2009130364A JP 2009130364 A JP2009130364 A JP 2009130364A JP 2008296314 A JP2008296314 A JP 2008296314A JP 2008296314 A JP2008296314 A JP 2008296314A JP 2009130364 A JP2009130364 A JP 2009130364A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
nitride
plane
light emitting
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008296314A
Other languages
English (en)
Inventor
Ho Sun Park
ソン パク、ホ
Sung Nam Lee
ナム リー、ソン
Sakong Tan
サコン、タン
Youn Joon Sung
ジュン ソン、ヨン
In Hoe Hur
フェ ホ、イン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070120431A external-priority patent/KR100956200B1/ko
Priority claimed from KR1020070120432A external-priority patent/KR100935974B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009130364A publication Critical patent/JP2009130364A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Abstract

【課題】窒化物半導体発光素子の製造方法が開示される。
【解決手段】本窒化物半導体発光素子の製造方法は、ｍ面サファイア基板を窒化処理する段階、ｍ面サファイア基板上に高温緩衝層を形成する段階、高温緩衝層上に半極性（１１−２２）面窒化物系薄膜を形成する段階、及び、半極性（１１−２２）面窒化物系薄膜上に第１窒化物半導体層、活性層及び第２窒化物半導体層を含む発光構造物を形成する段階を含む。
【選択図】図２ｃ

Description

本発明は窒化物半導体発光素子及びその製造方法に関するもので、より詳しくは、ｍ面サファイア基板を用いた窒化物半導体発光素子及びその製造方法に関する。
一般的に窒化物半導体発光素子の製造時、窒化ガリウムのような窒化物系薄膜は殆どがｃ（０００１）面の窒化物系薄膜であって、主にｃ面サファイア基板上に有機金属化学蒸着法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線蒸着法（ＭＢＥ：Ｍｏｌｅｃｕｒｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）またはＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）の方法で成長させることが出来る。
このように、ｃ面窒化物系薄膜はｃ−結晶軸方向にガリウム層と窒素層が繰り返して積層され極性（ｐｏｌａｒｉｔｙ）を帯びるが、これは内部電気場の発生を誘導することとなる。この場合、発光素子内における内部電気場の発生は電子と正孔の再結合率を減少させる原因であって、発光素子の発光効率を低下させる。また、圧電分極の発生により発光波長が短くなり長波長素子に具現することが困難である。
これを解決するため、半極性窒化物系薄膜を成長させなければならないが、ｃ面サファイア基板を利用する場合、窒化物系薄膜を半極性面に成長させることが難しい。従って、非極性面のサファイア基板を用いて半極性窒化物系薄膜を成長させる技術が求められる。また、半極性窒化物系薄膜を成長させる場合、発光素子の信頼性の向上のため高品位の結晶性を具現することが必要である。
本発明は上述の問題点を解決するためのもので、本発明の目的は、ｍ面サファイア基板を用いて半極性（１１−２２）面窒化物系薄膜を成長させることにより、発光素子の発光効率を向上させるための窒化物半導体発光素子及びその製造方法を提供することにある。
また、本発明の他の目的は、ｍ面サファイア基板を適正温度範囲で窒化処理することにより、高品位の結晶性を有する半極性（１１−２２）面窒化物系薄膜を具現するための窒化物半導体発光素子及びその製造方法を提供することにある。
また、本発明のさらに他の目的は、ｍ面サファイア基板上に適正厚さの高温緩衝層を形成することにより、高品位の結晶性を有する半極性（１１−２２）面窒化物系薄膜を具現するための窒化物半導体発光素子及びその製造方法を提供することにある。
以上のような目的を達成すべく、本発明の一実施例による窒化物半導体発光素子の製造方法は、ｍ面サファイア基板を窒化処理する段階、上記ｍ面サファイア基板上に高温緩衝層を形成する段階、上記高温緩衝層上に半極性（１１−２２）面窒化物系薄膜を形成する段階、及び、上記半極性（１１−２２）面窒化物系薄膜上に第１窒化物半導体層、活性層及び第２窒化物半導体層を含む発光構造物を形成する段階を含む。
この場合、上記ｍ面サファイア基板を窒化処理する段階は、上記ｍ面サファイア基板をＭＯＣＶＤチャンバ内に装入させる段階、及び、上記ＭＯＣＶＤチャンバ内にアンモニア（ＮＨ３）ガスを流入させる段階を含むことが出来る。
上記ｍ面サファイア基板を窒化処理する段階は、上記ｍ面サファイア基板の安定した窒化処理のため７５０〜９００℃の適正温度範囲で行うことが好ましい。
また、上記高温緩衝層を形成する段階は、ＭＯＣＶＤチャンバ内に窒素（Ｎ２）を含むガス雰囲気を組成する段階、及び、上記ＭＯＣＶＤチャンバを９００〜１１００℃の温度に昇温させエピタキシャル成長させる段階を含むことが出来る。この場合、上記高温緩衝層は、１００〜２００００Å範囲内の厚さに形成されることが出来る。より好ましくは、上記高温緩衝層は、１０００〜４０００Å範囲内の厚さに形成されることが出来る。
一方、上記半極性（１１−２２）面窒化物系薄膜は、１〜３μｍの厚さに形成されることが出来る。また、上記半極性（１１−２２）面窒化物系薄膜は、単結晶の結晶構造に形成されることが好ましい。
本窒化物半導体発光素子の製造方法は、上記発光構造物の一部を蝕刻して上記第１窒化物半導体層を露出させる段階、及び、上記第１窒化物半導体層が露出した位置に第１電極を形成し、上記第２窒化物半導体層上に第２電極を形成する段階をさらに含むことが出来る。
本窒化物半導体発光素子は、適正温度範囲で窒化処理されたｍ面サファイア基板、上記ｍ面サファイア基板上に形成された高温緩衝層、上記高温緩衝層上に形成された半極性（１１−２２）面窒化物系薄膜、及び、上記半極性（１１−２２）面窒化物系薄膜上に第１窒化物半導体層、活性層及び第２窒化物半導体層を含み、上記第１窒化物半導体層の一部が露出した構造を有する発光構造物を含む。
上記ｍ面サファイア基板は、７５０〜９００℃の適正温度範囲で窒化処理されることが好ましい。
この場合、上記高温緩衝層は、１００〜２００００Å範囲内の厚さを有することが出来る。より好ましくは、上記高温緩衝層は、１０００〜４０００Å範囲内の厚さに形成されることが出来る。また、上記半極性（１１−２２）面窒化物系薄膜は、２〜３μｍの厚さを有することが出来る。
上記半極性（１１−２２）面窒化物系薄膜は、単結晶の結晶構造を有することが好ましい。
本窒化物半導体発光素子は、上記第１窒化物半導体層が露出した位置に形成された第１電極、及び、上記第２窒化物半導体層上に形成された第２電極を含む。
本発明によると、ｍ面サファイア基板上に半極性（１１−２２）面窒化物系単結晶膜を形成することにより、内部電気場の発生を防いで発光に必要な電子及び正孔の再結合率を増加させることが可能と成る。これにより、発光素子の発光効率が向上し、光の長波長化が容易に成る。
また、上記ｍ面サファイア基板を７５０〜９００℃の温度で窒化処理することにより、高品位の単結晶構造を有する半極性（１１−２２）面窒化物系薄膜を形成することが可能となり発光素子の製品信頼性が向上する。
また、ｍ面サファイア基板上に形成される高温緩衝層を約１０００〜４０００Åの厚さ、より好ましくは２０００Åの厚さに製作することにより、高品位単結晶構造の半極性（１１−２２）面窒化物系薄膜を形成することが可能と成る。これにより、半極性（１１−２２）面窒化物系薄膜上に発光構造物を容易に形成することができ、発光素子の製品信頼性が向上する。
以下では、添付の図面を参照に本発明をより詳しく説明する。
図１は、本発明の一実施例による窒化物半導体発光素子の垂直断面図である。図１を参照すると、窒化物半導体発光素子１００は、ｍ面サファイア基板１１、高温緩衝層１２、半極性（１１−２２）面窒化物系薄膜１３、第１窒化物半導体層１４、活性層１５、第２窒化物半導体層１６、第１電極１７及び第２電極１８を含む。
ｍ面サファイア基板１１は非極性面で、半極性（１１−２２）面窒化物系薄膜１３の成長のためのものである。本発明においてｍ面サファイア基板１１は、表面が窒化処理されている状態である。このように、ｍ面サファイア基板１１を窒化処理することにより、格子定数の差による欠陥を最少化させることが可能と成る。また、ｍ面サファイア基板１１の窒化処理を通して高温緩衝層１２成長のための核を形成することが可能と成る。この場合、ｍ面サファイア基板１１の安定した窒化処理のため適正温度範囲内で窒化処理が行われることが出来る。適正温度範囲は、約７５０〜９００℃の温度範囲になることが出来る。
高温緩衝層１２は、ｍ面サファイア基板１１と半極性（１１−２２）面窒化物系薄膜１３の格子定数の差によるストレインの発生を防ぐための高温緩衝層１２が形成されている。この場合、高温緩衝層１２は約９００〜１１００℃の高温で成長され、１００〜２００００Åの厚さに形成されることができ、より好ましくは、約１０００〜４０００Åの適正厚さの範囲内の厚さに形成されることも出来る。また、高温緩衝層１２はＡlｘＧａ（１−ｘ）Ｎ（０≦ｘ＜１）の組成式を有する半導体物質に形成されることが出来る。
一方、半極性（１１−２２）面窒化物系薄膜１３は窒化ガリウム（ＧａＮ）半導体物質で形成されたもので、高品位の単結晶を有する。この場合、半極性（１１−２２）面窒化物系薄膜１３は２〜３μｍの厚さに形成されることが出来る。
半極性（１１−２２）面窒化物系薄膜１３上には、発光構造物を構成する第１窒化物半導体層１４、活性層１５及び第２窒化物半導体層１６が形成されている。この場合、第１窒化物半導体層１４はｎ−ＧａＮ半導体層であることができ、第２窒化物半導体層１６はｐ−ＧａＮ半導体層であることが出来る。また、活性層１５は単一または多重量子井戸構造で形成されるＧａＮ系の半導体層であることが出来る。第１窒化物半導体層１４上に接合される第１電極１７はｎ−電極で、第２電極１８はｐ−電極になることが出来る。この場合、第１窒化物半導体層１４、第２窒化物半導体層１６、第１電極１７及び第２電極１８のタイプは容易に変更できる事項で、本発明に限定されない。
図１に図示された窒化物半導体発光素子の場合、ｍ面サファイア基板１１を用いて半極性（１１−２２）面窒化物系薄膜１３を形成することにより、発光効率を向上させることが出来る。
図２ａ乃至図２ｅは、本発明の一実施例による窒化物半導体発光素子の製造方法を説明するための垂直断面図である。
図２ａを参照すると、先ず、ｍ面サファイア基板１１をＭＯＣＶＤチャンバ内に装入させ、アンモニア（ＮＨ３）ガスを流してｍ面サファイア基板１１を窒化処理する。アンモニアガスの流入量は１ｓｃｃｍ（ｃｍ３/ｍｉｎ）以上になることが出来る。この場合、ｍ面サファイア基板１１の窒化処理は適正温度範囲で行う。本発明で定義する適正温度範囲は、約７５０〜９００℃の温度範囲になることが出来る。このような適正温度範囲で、ｍ面サファイア基板１１を窒化処理する場合、表面が改質され高温緩衝層１２の成長特性が向上する。高温緩衝層１２の成長特性が向上する場合、半極性（１１−２２）面窒化物系薄膜１３の結晶性が向上することが出来る。即ち、ｍ面サファイア基板１１の窒化処理の結果によって、半極性（１１−２２）面窒化物系薄膜１３の結晶性が左右されることが出来る。
図２ｂを参照すると、窒化処理されたｍ面サファイア基板１１上に高温緩衝層１２を成長させる。具体的に、高温緩衝層１２はｍ面サファイア基板１１をＭＯＣＶＤチャンバ内に装入させた状態で、窒素を含むガス雰囲気及び９００〜１１００℃の温度範囲でエピタキシャル成長させ、ＡlｘＧａ（１−ｘ）Ｎ（０≦ｘ＜１）の組成式を有する半導体物質に形成する。
一方、高温緩衝層１２の成長特性（例えば、表面特性）によって半極性（１１−２２）面窒化物系薄膜の結晶性が変化することがある。具体的に、高温緩衝層１２はｍ面サファイア基板１１と半極性（１１−２２）面窒化物系薄膜の格子定数の差によるストレインの発生を防ぐための薄膜である。従って、高温緩衝層１２の成長特性によって半極性（１１−２２）面窒化物系薄膜の結晶性が左右されることが出来る。この場合、高温緩衝層１２の安定した成長特性を具現するため、適正厚さ範囲を有するよう成長させることが必要である。本発明で提供される適正厚さの範囲は約１００〜２００００Åになることができ、好ましくは、約１０００〜４０００Åになることができ、さらに好ましくは、高温緩衝層１２を２０００Åの厚さに製作することが出来る。
高温緩衝層１２の厚さは成長時間を調節して容易に制御することが出来る。例えば、高温緩衝層１２を１０００Åの厚さに成長させようとする場合、成長時間を約５分に設定することが出来る。また、２０００Åの厚さに成長させようとする場合、成長時間を約１０分に設定することが出来る。このように、成長時間を調節して高温緩衝層１２の厚さを容易に制御することが出来る。また、高温緩衝層１２の成長時間に比例する成長の厚さはＭＯＣＶＤチャンバの成長能力、成長環境などによって相違してあらわれるもので、上記の例に限定されるのではない。
以後、図２ｃのように、高温緩衝層１２上に約２μｍ厚さの半極性（１１−２２）面窒化物系薄膜１３を成長させる。半極性（１１−２２）面窒化物系薄膜１３はｍ面サファイア基板１１と平行して成長し、高温緩衝層１２の成長特性の向上により高品位の単結晶の構造に成長する。
次に、図２ｄを参照すると、半極性（１１−２２）面窒化物系薄膜１３上に、第１窒化物半導体層１４、活性層１５及び第２窒化物半導体層１６を含む発光構造物を形成する。具体的に、第１窒化物半導体層１４はＧａＮ半導体物質にＳｉ、Ｉｎ、Ｓｎのようなｎ型ドーパントをドーピングさせ形成することが出来る。また、活性層１５はＧａＮまたはＩｎＧａＮなどのＧａＮ系物質を用いて単一または多重量子井戸構造を有する形態に形成することが出来る。そして、第２窒化物半導体層１６はＧａＮ半導体物質にＺｎ、Ｃｄ、Ｍｇなどのようなｐ型ドーパントをドーピングさせる方式で形成されることが出来る。この場合、第１窒化物半導体層１４、活性層１５及び第２窒化物半導体層１６のそれぞれはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）などの蒸着方法を用いて形成することが出来る。
図２ｅのように、発光構造物中の一部面を蝕刻して、第１窒化物半導体層１４が露出されるようにする。そして、露出された第１窒化物半導体層１４上に第１電極１７を形成し、発光構造物の上部、即ち、第２窒化物半導体層１６上に第２電極１８を形成する。この場合、第１電極１７はｎ−電極になることができ、第２電極１８はｐ−電極になることが出来る。
図２ａ乃至図２ｅに図示された方法で窒化物半導体発光素子を製造することにより、ｍ面サファイア基板１１を適正温度範囲で窒化処理して高温緩衝層１２及び半極性（１１−２２）面窒化物系薄膜１３の結晶性を向上させ発光素子の信頼性を向上させることが出来る。
さらに、１０００〜４０００Åの適正厚さ範囲を有する高温緩衝層１２上に半極性（１１−２２）面窒化物系薄膜１３を形成することにより、半極性（１１−２２）面窒化物系薄膜１３が高品位の単結晶構造に成長できるようになる。これによって、半極性（１１−２２）面窒化物系薄膜１３を用いて製造された発光素子は、内部電気場及び圧電分極が減少して発光効率を向上させることが可能となる。
図３ａ乃至図３ｃは、比較例１、２及び実施例による半極性（１１−２２）面窒化物系薄膜の表面を撮影した光学顕微鏡（ＯＭ）写真である。
図３ａは比較例１であって、ｍ面サファイア基板上に従来の窒化物系薄膜成長方式を用いた半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。
具体的に、ｍ面サファイア基板をＭＯＣＶＤチャンバに装入させた後、４５０〜１１００℃の温度で窒化処理する。そして、窒素を含むガス雰囲気及び２５０〜４５０℃の温度でエピタキシャル成長させ低温緩衝層を形成する。以後、低温緩衝層上に半極性（１１−２２）面窒化物系薄膜を形成する。このように、従来の窒化物系薄膜成長方法で形成された比較例１の場合、ｍ面サファイア基板上に低温で緩衝層を形成することにより、低温緩衝層の成長特性が低下する。従って、低温緩衝層上に形成される半極性（１１−２２）面窒化物系薄膜は、図３ａに図示された通り不安定な表面構造を有するもので、発光構造物の蒸着が困難である。
図３ｂは比較例２であって、４５０〜７００℃の温度で窒化処理されたｍ面サファイア基板上に成長された半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。
具体的に、ｍ面サファイア基板をＭＯＣＶＤチャンバ内に装入させ、４５０〜７００℃の温度でアンモニアガスを流す方式で窒化処理する。以後、ＭＯＣＶＤチャンバを９００〜１１００℃の温度に昇温させて高温緩衝層を成長させ、高温緩衝層上に半極性（１１−２２）面窒化物系薄膜を形成する。このように、ｍ面サファイア基板を４５０〜７００℃の温度に窒化処理する場合、窒化処理が良好に行われないため表面の改質が困難である。従って、高温緩衝層の成長特性の低下により、半極性（１１−２２）面窒化物系薄膜の結晶性も低下する。即ち、図３ｂに図示されたように、比較例２による半極性（１１−２２）面窒化物系薄膜表面は非晶質結晶構造を表す。このような結晶構造を有する半極性（１１−２２）面窒化物系薄膜は、第１窒化物半導体層、活性層及び第２窒化物半導体層の蒸着において、蒸着特性を低下させ、結果として、発光素子の信頼性を低下させる。
また、比較例として図示されてはいないが、９５０〜１１００℃の温度でｍ面サファイア基板を窒化処理する場合にも、図３ｂに図示されたように、半極性（１１−２２）面窒化物系薄膜が非晶質結晶構造に形成される。従って、低温または高温でｍ面サファイア基板を窒化処理する場合、半極性窒化物系薄膜の結晶性を低下させることとなる。
一方、図３ｃは本発明の実施例であって、７５０〜９００℃の温度で窒化処理されたｍ面サファイア基板上に成長された半極性（１１−２２）面窒化物系薄膜を撮影したＯＭ写真である。具体的に、ｍ面サファイア基板を７５０〜９００℃で窒化処理した後、９００〜１１００℃の温度で高温緩衝層を成長させる。この場合、窒化処理を通してｍ面サファイア基板の表面が改質され高温緩衝層との格子整合が向上する。これによって、高温緩衝層が平坦な表面特性を有することになり、半極性（１１−２２）面窒化物系薄膜が単結晶構造に成長して、ミラー面を有する高品質の半導体層に形成される。従って、発光構造物の蒸着が容易で、発光素子の発光効率が向上する。
比較例１、２及び実施例を比較すると、ｍ面サファイア基板を７５０〜９００℃の温度範囲で窒化処理して高温緩衝層を成長させた場合に、半極性（１１−２２）面窒化物系薄膜の結晶性が向上したことが確認できる。
図４ａ及び図４ｂは、本発明の実施例による半極性（１１−２２）面窒化物系薄膜の結晶性を表したグラフである。先ず、図４ａは半極性（１１−２２）面窒化物系薄膜の単結晶の可否を表したグラフである。半極性（１１−２２）面窒化物系薄膜上にｘ線を入射させ、回折したｘ線の特性をグラフ化したもので、ｘ線回折の分析結果を表す。この場合、ｍ面サファイア基板及び半極性窒化物系薄膜はそれぞれピークが発見されたもので、単結晶の結晶構造を有するものであることが分かる。
また、図４ｂは半極性（１１−２２）面窒化物系薄膜表面のＸ線回折（ＸＲＤ）振動曲線を表したグラフで、半極性窒化物系薄膜表面はＦＷＭＨ（Ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）値が６２９−ａｒｃｓｅｃを有することが分かる。
図５ａ乃至図５ｃは、高温緩衝層の成長厚さによる半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。図５ａ乃至図５ｃに図示された半極性（１１−２２）面窒化物系薄膜は、いずれも７５０〜９００℃の温度で窒化処理されたｍ面サファイア基板上に成長されたもので、相違する厚さを有する高温緩衝層上に成長されたものである。
図５ａは５００Å厚さの高温緩衝層上に形成された半極性（１１−２２）面窒化物系薄膜１３ａの表面を撮影したＯＭ写真である。図５ａに図示された通り、半極性（１１−２２）面窒化物系薄膜１３ａは表面上に複数のｈｉｌｌｏｃｋが形成されていることが確認できる。このように、５００Åの薄い高温緩衝層の場合、その成長特性が安定していないため、半極性（１１−２２）面窒化物系薄膜１３ａの結晶性を低下させることとなる。
図５ｂは２０００Å厚さの高温緩衝層上に形成された半極性（１１−２２）面窒化物系薄膜１３ｂの表面を撮影したＯＭ写真である。図５ｂを参照すると、半極性（１１−２２）面窒化物系薄膜１３ｂは図５ａに図示された半極性（１１−２２）面窒化物系薄膜１３ａに比べてｈｉｌｌｏｃｋの発生が著しく減少したことが確認できる。これは、安定した成長特性を有する高温緩衝層上に半極性（１１−２２）面窒化物系薄膜１３ｂを成長させることにより、高品位の単結晶構造を有するよう形成できるようになる。
一方、図５ｃは５０００Å厚さの高温緩衝層上に形成された半極性（１１−２２）面窒化物系薄膜１３ｃの表面を撮影したＯＭ写真である。図５ｃを参照すると、半極性（１１−２２）面窒化物系薄膜１３ｃの場合、表面上にｐｉｔが形成されていることが確認できる。半極性（１１−２２）面窒化物系薄膜１３ｃの表面上に形成されたｐｉｔは発光素子の信頼性を低下させる原因の一つで、発光素子の製造が困難である。
このように、高温緩衝層を１０００〜４０００Åの適正厚さの範囲を外れる厚さに形成する場合、高温緩衝層上に形成される半極性（１１−２２）面窒化物系薄膜の結晶性が低下する。従って、図５ｂに図示された通り、高温緩衝層を２０００Åに形成することにより、半極性（１１−２２）面窒化物系薄膜のｈｉｌｌｏｃｋの発生数を減少させ、ｐｉｔの発生を防ぐことが好ましい。
図６は、高温緩衝層の蒸着厚さによる半極性（１１−２２）面窒化物系薄膜の結晶性を表したグラフである。グラフのｘ方向は高温緩衝層の厚さ（Å）を表し、ｙ方向はＦＷＨＭ（Ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）を表す。半値幅（ＦＷＨＭ）は半極性窒化物系薄膜の結晶性を表したもので、その数値が低いほど良い結晶性を有することを意味する。
図６のグラフを参照すると、高温緩衝層の厚さが１０００Åまたは３０００Åの場合、半極性（１１−２２）面窒化物系薄膜は約６５０ａｒｃｓｅｃのＦＷＨＭを表す。また、高温緩衝層の厚さが４０００Åの場合、半極性（１１−２２）面窒化物系薄膜は約７２５ａｒｃｓｅｃのＦＷＨＭを表す。そして、高温緩衝層の厚さが２０００Åの場合、半極性（１１−２２）面窒化物系薄膜は約５２５ａｒｃｓｅｃのＦＷＨＭを表す。
このように、約１０００〜４０００Å厚さの高温緩衝層上に形成された半極性（１１−２２）面窒化物系薄膜は５２５〜７２５ａｒｃｓｅｃのＦＷＨＭを表したもので、高品位の単結晶構造を有することが分かる。また、この場合、高温緩衝層の厚さが２０００Åの場合に半極性（１１−２２）面窒化物系薄膜の結晶性が最も向上したことが分かる。従って、好ましくは高温緩衝層を２０００Åの厚さに成長させ半極性（１１−２２）面窒化物系薄膜を形成することが良い。
以上では本発明の好ましい実施例について図示して説明したが、本発明は上述した適正の実施例に限定されず、請求範囲で請求する本発明の要旨を外れることなく当該発明が属する技術分野において通常の知識を有している者により多様な変形実施が出来ると共に、このような変形実施は本発明の技術的思想や展望から個別的に理解されてはならない。
本発明の一実施例による窒化物半導体発光素子の垂直断面図である。 本発明の一実施例による窒化物半導体発光素子の製造方法を説明するための垂直断面図である。 本発明の一実施例による窒化物半導体発光素子の製造方法を説明するための垂直断面図である。 本発明の一実施例による窒化物半導体発光素子の製造方法を説明するための垂直断面図である。 本発明の一実施例による窒化物半導体発光素子の製造方法を説明するための垂直断面図である。 本発明の一実施例による窒化物半導体発光素子の製造方法を説明するための垂直断面図である。 比較例１、２及び実施例による半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。 比較例１、２及び実施例による半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。 比較例１、２及び実施例による半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。 本発明の実施例による半極性（１１−２２）面窒化物系薄膜の結晶性を表したグラフである。 本発明の実施例による半極性（１１−２２）面窒化物系薄膜の結晶性を表したグラフである。 高温緩衝層の蒸着厚さによる半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。 高温緩衝層の蒸着厚さによる半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。 高温緩衝層の蒸着厚さによる半極性（１１−２２）面窒化物系薄膜の表面を撮影したＯＭ写真である。 高温緩衝層の蒸着厚さによる半極性（１１−２２）面窒化物系薄膜の結晶性を表したグラフである。
符号の説明
１００ 窒化物半導体発光素子
１１ ｍ面サファイア基板
１２ 高温緩衝層
１３ 半極性（１１−２２）面窒化物系薄膜
１４ 第１窒化物半導体層
１５ 活性層
１６ 第２窒化物半導体層
１７ 第１電極
１８ 第２電極

Claims (16)

  1. ｍ面サファイア基板表面を窒化処理する段階と、
    前記ｍ面サファイア基板上に高温緩衝層を形成する段階と、
    前記高温緩衝層上に半極性（１１−２２）面窒化物系薄膜を形成する段階と、
    前記半極性（１１−２２）面窒化物系薄膜上に第１窒化物半導体層、活性層及び第２窒化物半導体層を含む発光構造物を形成する段階と、を含む窒化物半導体発光素子の製造方法。
  2. 前記ｍ面サファイア基板を窒化処理する段階は、
    前記ｍ面サファイア基板をＭＯＣＶＤチャンバ内に装入させる段階と、
    前記ＭＯＣＶＤチャンバ内にアンモニア（ＮＨ３）ガスを流入させる段階と、を含むことを特徴とする請求項１に記載の窒化物半導体発光素子の製造方法。
  3. 前記ｍ面サファイア基板を窒化処理する段階は、
    前記ｍ面サファイア基板の安定した窒化処理のため７５０〜９００℃の適正温度範囲で行うことを特徴とする請求項１または請求項２に記載の窒化物半導体発光素子の製造方法。
  4. 前記高温緩衝層を形成する段階は、
    前記ｍ面サファイア基板をＭＯＣＶＤチャンバ内に窒素（Ｎ２）を含むガス雰囲気を組成する段階と、
    前記ＭＯＣＶＤチャンバを９００〜１１００℃の温度に昇温させエピタキシャル成長させる段階と、を含むことを特徴とする請求項１から請求項３の何れかに記載の窒化物半導体発光素子の製造方法。
  5. 前記高温緩衝層は、１００〜２００００Å範囲内の厚さに形成されることを特徴とする請求項１から請求項４の何れかに記載の窒化物半導体発光素子の製造方法。
  6. 前記高温緩衝層は、１０００〜４０００Å範囲内の厚さに形成されることを特徴とする請求項１から請求項４の何れかに記載の窒化物半導体発光素子の製造方法。
  7. 前記半極性（１１−２２）面窒化物系薄膜は、１〜３μｍの厚さに形成されることを特徴とする請求項１から請求項６の何れかに記載の窒化物半導体発光素子の製造方法。
  8. 前記半極性（１１−２２）面窒化物系薄膜は、単結晶の結晶構造に形成されることを特徴とする請求項１から請求項７の何れかに記載の窒化物半導体発光素子の製造方法。
  9. 前記発光構造物の一部を蝕刻して前記第１窒化物半導体層を露出させる段階と、
    前記第１窒化物半導体層が露出した位置に第１電極を形成し、前記第２窒化物半導体層上に第２電極を形成する段階と、をさらに含むことを特徴とする請求項１から請求項８の何れかに記載の窒化物半導体発光素子の製造方法。
  10. 窒化処理されたｍ面サファイア基板と、
    前記ｍ面サファイア基板上に形成された高温緩衝層と、
    前記高温緩衝層上に形成された半極性（１１−２２）面窒化物系薄膜と、
    前記半極性（１１−２２）面窒化物系薄膜上に第１窒化物半導体層、活性層及び第２窒化物半導体層を含み、前記第１窒化物半導体層の一部が露出した構造を有する発光構造物と、を含む窒化物半導体発光素子。
  11. 前記ｍ面サファイア基板は、７５０〜９００℃の適正温度範囲で窒化処理されたことを特徴とする請求項１０に記載の窒化物半導体発光素子。
  12. 前記高温緩衝層は、１００〜２００００Å範囲内の厚さを有することを特徴とする請求項１０または請求項１１に記載の窒化物半導体発光素子。
  13. 前記高温緩衝層は、１０００〜４０００Å範囲内の厚さを有することを特徴とする請求項１０または請求項１１に記載の窒化物半導体発光素子。
  14. 前記半極性（１１−２２）面窒化物系薄膜は、２〜３μｍの厚さを有することを特徴とする請求項１０から請求項１３の何れかに記載の窒化物半導体発光素子。
  15. 前記半極性（１１−２２）面窒化物系薄膜は、単結晶の結晶構造を有することを特徴とする請求項１０から請求項１４の何れかに記載の窒化物半導体発光素子。
  16. 前記第１窒化物半導体層が露出した位置に形成された第１電極と、
    前記第２窒化物半導体層上に形成された第２電極と、をさらに含むことを特徴とする請求項１０から請求項１５の何れかに記載の窒化物半導体発光素子。
JP2008296314A 2007-11-23 2008-11-20 窒化物半導体発光素子及びその製造方法 Pending JP2009130364A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070120431A KR100956200B1 (ko) 2007-11-23 2007-11-23 질화물 반도체 발광소자의 제조 방법
KR1020070120432A KR100935974B1 (ko) 2007-11-23 2007-11-23 질화물 반도체 발광소자의 제조 방법

Publications (1)

Publication Number Publication Date
JP2009130364A true JP2009130364A (ja) 2009-06-11

Family

ID=40668936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008296314A Pending JP2009130364A (ja) 2007-11-23 2008-11-20 窒化物半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US8253125B2 (ja)
JP (1) JP2009130364A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101145755B1 (ko) 2005-03-10 2012-05-16 재팬 사이언스 앤드 테크놀로지 에이젼시 평면의 반극성 갈륨 질화물의 성장을 위한 기술
JP5743127B2 (ja) 2005-06-01 2015-07-01 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ薄膜、ヘテロ構造およびデバイスの成長と作製のための方法及び装置
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
KR20160025456A (ko) 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341060A (ja) * 1997-06-09 1998-12-22 Nec Corp 窒化物系化合物半導体の結晶成長方法および窒化ガリウム系発光素子
JP2001015443A (ja) * 1999-06-30 2001-01-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2006114886A (ja) * 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
JP2006210578A (ja) * 2005-01-27 2006-08-10 Rohm Co Ltd 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2007073630A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いた照明装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
KR20060009683A (ko) 2004-07-26 2006-02-01 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
JP2009524251A (ja) 2006-01-20 2009-06-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長を介して半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長を促進させるための方法
US8673074B2 (en) * 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341060A (ja) * 1997-06-09 1998-12-22 Nec Corp 窒化物系化合物半導体の結晶成長方法および窒化ガリウム系発光素子
JP2001015443A (ja) * 1999-06-30 2001-01-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2006114886A (ja) * 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
JP2006210578A (ja) * 2005-01-27 2006-08-10 Rohm Co Ltd 窒化物半導体素子および窒化物半導体結晶層の成長方法
JP2007073630A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いた照明装置

Also Published As

Publication number Publication date
US8253125B2 (en) 2012-08-28
US20090134410A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
CN107851689B (zh) Ⅲ族氮化物半导体发光元件及其制造方法
TWI683448B (zh) Iii族氮化物半導體發光元件及其製造方法
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
US6593016B1 (en) Group III nitride compound semiconductor device and producing method thereof
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP5378829B2 (ja) エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
US20070221948A1 (en) Group III nitride semiconductor thin film and group III semiconductor light emitting device
US20100055883A1 (en) Group iii-nitride semiconductor thin film, method for fabricating the same, and group iii-nitride semiconductor light emitting device
JP2003252700A (ja) Ｉｉｉ族窒化物系化合物半導体
JP2006108585A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2007142437A (ja) 半導体素子およびその製造方法
TWI252599B (en) N-type group III nitride semiconductor layered structure
JP4963763B2 (ja) 半導体素子
JP6966063B2 (ja) 結晶基板、紫外発光素子およびそれらの製造方法
JP4345626B2 (ja) 半導体素子及びその製造方法。
US8253125B2 (en) Semiconductor light emitting device and method of manufacturing the same
US7005685B2 (en) Gallium-nitride-based compound semiconductor device
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
JP3857467B2 (ja) 窒化ガリウム系化合物半導体とその製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
JP2004014587A (ja) 窒化物系化合物半導体エピタキシャルウエハ及び発光素子
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403