JP7350477B2 - 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法 - Google Patents

半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法 Download PDF

Info

Publication number
JP7350477B2
JP7350477B2 JP2018207042A JP2018207042A JP7350477B2 JP 7350477 B2 JP7350477 B2 JP 7350477B2 JP 2018207042 A JP2018207042 A JP 2018207042A JP 2018207042 A JP2018207042 A JP 2018207042A JP 7350477 B2 JP7350477 B2 JP 7350477B2
Authority
JP
Japan
Prior art keywords
substrate
aln buffer
semiconductor
layer
semiconductor growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018207042A
Other languages
English (en)
Other versions
JP2020070221A (ja
Inventor
久芳 大長
大樹 神野
正吾 杉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Original Assignee
Koito Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd filed Critical Koito Manufacturing Co Ltd
Priority to JP2018207042A priority Critical patent/JP7350477B2/ja
Priority to PCT/JP2019/042370 priority patent/WO2020090814A1/ja
Publication of JP2020070221A publication Critical patent/JP2020070221A/ja
Application granted granted Critical
Publication of JP7350477B2 publication Critical patent/JP7350477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

特許法第３０条第２項適用 平成３０年３月発行の名城大学大学院理工学研究科電気電子・情報・材料工学専攻 神野大樹 博士論文。
本発明は、半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法に関し、特にａ面ＧａＮ結晶層を成長させる半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法に関する。
照明用途に用いられる紫色から青色を発光するＬＥＤとしては、窒化ガリウム（ＧａＮ）系材料の化合物半導体が一般的に用いられている。近年になって、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた照明装置等が普及するにつれ、ＬＥＤチップの高輝度化が望まれるようになってきた。ＬＥＤを高輝度化するためには、電流密度を高くしても効率的に電子と正孔が発光再結合できるように、発光層の膜厚を厚くして発光層内部でのキャリア密度を下げる必要がある。
しかし、一般的に用いられているｃ面を主面とするＧａＮ系半導体材料では、ｃ軸方向にピエゾ電界が生じるため、厚膜化した発光層内に電位差が生じ電子と正孔が空間的に分離してしまい、発光再結合の効率が著しく低下してしまうドループ特性が問題となっている。
この問題を解決するため、非極性や半極性の面方位を主面としたＧａＮ系材料で発光層を形成することで、積層方向へのピエゾ電界の影響を無くして厚膜化を図り、大電流での発光を可能にする技術も提案されている。ＧａＮ系半導体層では、ａ面やｍ面が非極性面であり、半極性面の代表例としてｒ面がある。
特許文献１には、サファイア基板のｒ面上に有機金属気相成長法（ＭＯＣＶＤ法：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いてａ面ＧａＮ層を成長させる技術が開示されている。ｒ面サファイア基板上に形成されたａ面ＧａＮ層を下地層として用い、ｎ型層と発光層とｐ型層とを順次成長させることで、発光層の主面をａ面として厚膜化とＬＥＤのドループ特性の改善を図ることができる。
特開２００８－２１４１３２号公報
しかし、ｒ面サファイア上に形成されるａ面ＧａＮでは、成長面内に＋ｃ軸方向、－ｃ軸方向、ｍ軸方向が存在して面内異方性が大きく、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を得ることが困難であった。
また従来から、ｃ面サファイア基板上に窒化物半導体層を成長する場合に、サファイア基板に凸形状構造を形成して（ＰＳＳ：Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）おくことで、窒化物半導体層の欠陥密度を低減する技術が用いられている。ｃ面を主面とするＰＳＳ基板では、成長する半導体層の主面も面内異方性の小さいｃ面であるため等方的に成長が進行し、凸形状構造上に横方向に成長する半導体層中で転位が屈曲して、半導体層の表面にまで継続する転位や欠陥が減少する。
ｒ面サファイア基板においても、凸形状のサイズを１μｍ未満のナノサイズにすることで異常成長を抑制して表面平坦性に優れたａ面ＧａＮ層を形成することはできる。しかし、ナノサイズの凸形状上にスパッタ法でバッファ層を形成し、バッファ層をアニールする際に、凸形状同士の間隔が小さいために表面に酸素を含む雰囲気が滞留し、バッファ層中に不純物として取り込まれるという問題があった。そのため、アニール工程後におけるバッファ層の品質向上に限界があり、バッファ層上に形成するａ面ＧａＮ層の結晶性と表面平坦性に悪影響を及ぼしていた。
そこで本発明は、上記従来の問題点に鑑みなされたものであり、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体成長用基板は、ｒ面を主面とし、前記主面にナノサイズの凸形状が複数形成されたサファイア基板と、前記主面上に形成されたＡｌＮバッファ層を備え、前記ＡｌＮバッファ層に含まれる酸素の不純物濃度が、７．０×１０２０ａｔｏｍｓ／ｃｍ３未満であり、前記ＡｌＮバッファ層の表面には、ａ面を傾けた半極性面のファセットが複数形成されていることを特徴とする。
このような本発明の半導体成長用基板では、ＡｌＮバッファ層に含まれる酸素の不純物濃度が、７．０×１０２０ａｔｏｍｓ／ｃｍ３未満であることで、異常成長を抑制し結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能となる。
また本発明の一態様では、前記半極性面は、｛１１－２２｝面または｛１１－２－２｝面である。
また本発明の一態様では、前記ＡｌＮバッファ層上にａ面ＧａＮ層を備える。
また本発明の一態様では、前記ＡｌＮバッファ層に含まれる炭素の不純物濃度が、２．５×１０１９ａｔｏｍｓ／ｃｍ３未満である。
また上記課題を解決するために本発明の半導体素子は、上記何れか一つに記載の半導体成長用基板を用い、前記半導体成長用基板上に機能層を備えることを特徴とする。
また上記課題を解決するために本発明の半導体発光素子は、上記何れか一つに記載の半導体成長用基板を用い、前記半導体成長用基板上に活性層を備えることを特徴とする。
また上記課題を解決するために本発明の半導体成長用基板の製造方法は、ｒ面を主面とするサファイア基板の前記主面上にナノサイズの凸形状を複数形成する基板加工工程と、 前記主面上にスパッタ法を用いてＡｌＮバッファ層を形成するスパッタ工程と、複数の前記サファイア基板に形成された前記ＡｌＮバッファ層を対向させて、前記ＡｌＮバッファ層同士を接触させる重ね合わせ工程と、重ね合わせた前記ＡｌＮバッファ層をアニールするアニール工程を備え、前記アニール工程では、前記ＡｌＮバッファ層の表面にａ面を傾けた半極性面のファセットを複数形成することを特徴とする。
このような本発明の半導体素子製造方法では、ＡｌＮバッファ層に含まれる酸素濃度を低減でき、異常成長を抑制し結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能となる。
また本発明の一態様では、前記アニール工程後に前記ＡｌＮバッファ層に含まれる酸素の不純物濃度が、７．０×１０２０ａｔｏｍｓ／ｃｍ３未満である。
また本発明の一態様では、前記重ね合わせ工程は、１０－３～１０－５Ｐａの範囲に減圧した雰囲気下で実施する。
また本発明の一態様では、前記重ね合わせ工程は、不活性ガス雰囲気下で、１００～２５０℃の範囲の基板温度で実施する。
本発明では、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法を提供することができる。
第１実施形態における半導体成長用基板を示す模式図であり、図１（ａ）は模式断面図であり、図１（ｂ）は模式平面図である。 第１実施形態における半導体成長用基板の製造方法を示す工程図である。 第１実施形態における重ね合わせ工程を示す模式図である。 ＡｌＮバッファ層２中の不純物濃度と、ａ面ＧａＮ層３の結晶性を示す表である。 ＡｌＮバッファ層２の＜１－１００＞方向から観察した明視野断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像と、電子回折パターンを示す表であり、（ａ）は実施例２を示し、（ｂ）～（ｄ）は比較例２～４を示している。 第２実施形態における半導体成長用基板の製造方法を示す工程図である。 第３実施形態の半導体装置であるＬＥＤ１０を示す模式断面図である。
（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、本発明の第１実施形態における半導体成長用基板を示す模式図であり、図１（ａ）は模式断面図であり、図１（ｂ）は模式平面図である。
図１（ａ）に示すように、本実施形態の半導体成長用基板は、六方晶のｒ面を主面とするｒ面サファイア基板１と、ｒ面サファイア基板１上に形成されたＡｌＮバッファ層２と、ＡｌＮバッファ層２上に形成されたａ面を主面とするａ面ＧａＮ層３を備えている。また、ｒ面サファイア基板１の主面にはナノサイズの凸形状１ａが形成されている（ＮＰＳＳ：Ｎａｎｏ－Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）。ここではｒ面サファイア基板１として傾斜角度が０度のジャスト基板を示したが、ｒ面を所定の面方位に数度傾斜させたオフ基板としてもよい。
ナノサイズの凸形状１ａは、ｒ面サファイア基板１の主面を加工して形成されたナノサイズの凸形状構造であり、例えば円錐形状の突起を複数周期的に配置したものが挙げられる。ここで、凸形状１ａがナノサイズであるとは、凸形状１ａを構成する凹部または凸部の高さや深さ、幅方向のサイズが１μｍに満たないことをいう。図１（ｂ）に示した例では、ナノサイズの凸形状１ａを三角格子状に主面上に複数配置しており、ｒ面サファイア基板１上に成長されるａ面ＧａＮ層３のｃ軸方向に対して三角格子の一辺が平行となっている。隣り合う凸形状１ａ同士のピッチは１μｍ以上であってもよいが、ａ面ＧａＮ層３の結晶品質を向上させるためには１μｍ未満のピッチで形成することが好ましい。
ＡｌＮバッファ層２はｒ面サファイア基板１とａ面ＧａＮ層３との格子定数の相違を緩和するための層である。ＡｌＮバッファ層２の厚みとしては、厚くしすぎるとａ面ＧａＮ層３の結晶品質が低下するため５～３００ｎｍの範囲が好ましく、５～９０ｎｍの範囲がより好ましく、５～３０ｎｍの範囲がさらに好ましい。また、ＡｌＮバッファ層２中に含まれる不純物濃度は、炭素が２．５×１０１９ａｔｏｍｓ／ｃｍ３未満であり、酸素が７．０×１０２０ａｔｏｍｓ／ｃｍ３未満であることが好ましい。ＡｌＮバッファ層２中に含まれる不純物濃度がこれらの範囲以上であると、単結晶のａ面ＧａＮ層３をエピタキシャル成長できない。
ａ面ＧａＮ層３は、主面がａ面となるように成長された下地層であり、その上に窒化物半導体層をエピタキシャル成長するための層である。ａ面ＧａＮ層３の形成方法としては、ＭＯＣＶＤ法やＨＶＰＥ法（ハイドライド気相成長法：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの公知の方法を用いることができるが、ＭＯＣＶＤ法を用いることが好ましい。ａ面ＧａＮ層３の膜厚は特に限定されないが、１μｍ以上形成することが好ましい。
次に、図２を用いて半導体成長用基板の製造方法を説明する。図２に示すように、本実施形態における半導体成長用基板の製造方法は、基板加工工程と、スパッタ工程と、重ね合わせ工程と、アニール工程を有しており、重ね合わせ工程を減圧環境下で実施する。
（基板加工工程）
はじめに、ｒ面を主面とするサファイア基板１を用意し、主面上にナノサイズの凸形状１ａを複数形成する。ナノサイズの凸形状１ａを形成する方法は限定されないが、主面上にレジストを塗布した後に、ナノインプリントおよびパターニングを行い、ＢＣｌ３等の塩素系ガスを用いてサファイア基板１をドライエッチングする方法を用いることができる。このときエッチングの進行とともに、ナノインプリントで形成されたレジスト膜の凸形状もエッチングされて徐々に小さくなり、サファイア基板１にはエッチング面はテーパー形状の凸形状１ａが形成される。
（スパッタ工程）
次に、ナノサイズの凸形状１ａを複数形成したサファイア基板１（ＮＰＳＳ）上に、スパッタ法を用いてＡｌＮバッファ層２を形成する。ＡｌＮバッファ層２を形成するスパッタ法としては、Ａｌをターゲット材としてＮ２およびＡｒガスを用いる反応性スパッタ法を採用してもよいが、ＡｌＮをターゲット材としてＡｒガスを用いることがより好ましい。ターゲット材となるＡｌＮとしては単結晶基板であっても粉末焼体であってもよく、その状態や形態は限定されない。
反応性スパッタ法によりＡｌをターゲット材としてＮ２およびＡｒガスを用いてＡｌＮバッファ層２を形成する場合には、ＡｌＮ膜の物理的な堆積プロセスに加えて、Ａｌターゲット材とＮ２ガスの反応プロセスを考慮する必要がある。そのため反応性スパッタ法では、所望のＡｌＮバッファ層２を得るための成膜条件を適切に設定して制御する難易度が高くなる。特に、半導体基板の大面積化が進むと、基板表面の面内分布も考慮する必要があるためさらに難易度が高くなる。
一方、ＡｌＮをターゲット材としてＡｒガスを用いるスパッタ法によりＡｌＮバッファ層２を形成する場合には、Ａｌターゲット材とＮ２の反応プロセスを考慮する必要が無く、Ａｒガス流量やチャンバー内の真空度等のパラメータを最適化するだけでよい。したがって、反応性スパッタ法でＡｌＮバッファ層２を形成するよりも、ＡｌＮをターゲット材としてＡｒガスを用いるスパッタ法を用いるほうが、ＡｌＮバッファ層２を形成する際の成膜条件の設定や制御が容易であり、大面積化にも対応が容易となる。
ＡｌＮバッファ層２を形成する反応性スパッタの条件としては、基板温度は２００℃以上５００℃未満の範囲が好ましい。基板温度を５００℃よりも高温にすると、成膜後にＡｌＮバッファ層２に含まれる酸素や炭素の不純物濃度が高くなり、ＡｌＮバッファ層２上にａ面ＧａＮ層３をエピタキシャル成長できないため、好ましくない。本実施形態の半導体素子成長方法では、高品質なＡｌＮ結晶が得られる１５００℃程度よりも低温の２００～５００℃でスパッタ工程を実施するため、成膜直後のＡｌＮバッファ層２はアモルファスライクな結晶性であると思われる。
（重ね合わせ工程）
図３は、実施形態における重ね合わせ工程を示す模式図である。図３(ａ)に示したように、ｒ面を主面とするサファイア基板１には、主面にナノサイズの凸形状１ａが複数形成されており、ＡｌＮバッファ層２の表面にも凸形状１ａに起因した凸形状２ａが形成されている。
図３（ｂ）に示すように、減圧チャンバー内にサファイア基板１を２枚用意し、ＡｌＮバッファ層２同士を対向させて、所定距離空けて保持して減圧する。減圧の方法は限定されないが、ターボポンプ等の公知の装置を用いて、１０－３～１０－５Ｐａ程度まで減圧することが好ましい。２枚のサファイア基板１の間隔を空けた状態で減圧を行うため、それぞれのＡｌＮバッファ層２表面近傍に存在していた雰囲気も減少し、凸形状２ａの間に残留する酸素を低減することができる。
次に、図３（ｃ）に示すように、減圧環境下で２枚のサファイア基板１を接近させ、互いのＡｌＮバッファ層２を対向して接触させる。図３（ｃ）では凸形状２ａの位置が重なるように配置した例を示したが、互いに凸形状２ａの位置が異なるように配置してもよい。ＡｌＮバッファ層２同士を接触させた後に、チャンバー内にＡｒ等の不活性ガスを充填する。２枚のサファイア基板１は、不活性ガスで加圧されるとともに、対向して接触するＡｌＮバッファ層２の間は減圧されているため密着する。
（アニール工程）
次に、重ね合わせ工程で重ね合わせた２枚のサファイア基板１をアニール炉に入れ、ＡｌＮバッファ層２のアニール処理を実施し、ＡｌＮバッファ層２の再結晶化を促進する。アニール処理としては、例えば高周波誘導加熱方式による熱処理装置を用いることができる。アニール条件としては、不活性ガス（例えば窒素やＡｒ）雰囲気中において１３００℃以上１７００℃未満の基板温度を０．５～３．０時間継続することが好ましい。より好ましくは１３００℃以上１６００℃以下である。アニール温度が１７００℃以上であると、サファイア基板１が熱分解して劣化するため好ましくない。また、アニール温度が１３００℃未満であると、ＡｌＮバッファ層２の再結晶化が不十分となる。
（半導体層成長工程）
次に、重ね合わせた２枚のサファイア基板１を剥がし、ＡｌＮバッファ層２の表面を洗浄した後に、ＭＯＣＶＤ法でａ面ＧａＮ層３を成長させる。ＭＯＣＶＤ法では、キャリアガスとして水素、窒素を用い、Ｖ族原料としてアンモニア（ＮＨ３）を用い、ＩＩＩ族原料としてＴＭＧ（ＴｒｉｍｅｔｈｙｌＧａｌｌｉｕｍ）を用いる。このとき、成長シーケンスは２段階で構成し、昇温した後に成長温度を一定とし、リアクタ圧力とＶ／ＩＩＩ比および成長時間を変更している。例えば、昇温直後の第１ステップではＶ／ＩＩＩ比を４０００～５０００程度とし、圧力を９００～１０００ｈＰａとして１０～２０分程度維持する。第２ステップでは例えばＶ／ＩＩＩ比を１００～２００程度とし、圧力を１００～１５０ｈＰａとして９０～１２０分維持する。ａ面ＧａＮ層３を成長した後に室温まで冷却して取り出すことで、図１に示した本実施形態の半導体成長用基板を得ることができる。
上述したように本実施形態では、２枚のサファイア基板１を減圧環境下で貼り合わせて、ＡｌＮバッファ層２の表面に残留する酸素を減少させ、アニール処理している。したがって、ＡｌＮバッファ層２に不純物として取り込まれる酸素量を低減して、良好なＡｌＮバッファ層２を得ることができる。
（実施例１）
スパッタ工程で、ＲＦ出力４５０Ｗ、１０ｒｐｍ、Ａｒ流量５．０ｓｃｃｍ、Ｎ２流量５．０ｓｃｃｍ、基板温度を３００℃、到達真空度１．５３×１０-５Ｐａの条件で、膜厚が３０ｎｍのＡｌＮバッファ層２を形成した。次に半導体素子成長工程で、温度を１０１０℃まで昇温した後に成長温度を１０１０℃で一定とし、第１段階ではＶ／ＩＩＩ比４４００、圧力９３３ｈＰａ、成長時間を１０分とし、第２段階ではＶ／ＩＩＩ比１００、圧力１００ｈＰａ、成長時間を９０分でａ面ＧａＮ層３を成長させて実施例１の半導体成長用基板を得た。
（比較例１）
スパッタ工程での基板温度を５００℃とし、到達真空度が４．４７×１０-４Ｐａである他は実施例１と同様の条件で比較例１の半導体成長用基板を得た。
（不純物濃度とａ面ＧａＮ層３の表面状態）
図４は、ＡｌＮバッファ層２中の不純物濃度と、ａ面ＧａＮ層３の結晶性を示す表である。ＡｌＮバッファ層２中の不純物濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定し、ａ面ＧａＮ層３の結晶性はＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像とＸ線回折により評価した。図中左側に実施例１の結果を示し、図中右側に比較例１の結果を示している。
図４に示したように、ＡｌＮバッファ層２に含まれる不純物濃度は、実施例１では酸素濃度が６．５８×１０２０ａｔｏｍｓ／ｃｍ３、炭素濃度が２．１９×１０１９ａｔｏｍｓ／ｃｍ３であった。また、比較例１では酸素濃度が２．６６×１０２１ａｔｏｍｓ／ｃｍ３であり、炭素が９．７２×１０１９ａｔｏｍｓ／ｃｍ３であった。
ＳＥＭ像およびＸ線回折の結果から、実施例１ではＡｌＮバッファ層２上に単結晶のａ面ＧａＮ層３を成長できているが、比較例１では単結晶のａ面ＧａＮ層３を成長できていないことわかる。したがって、酸素の不純物濃度が７．０×１０２０ａｔｏｍｓ／ｃｍ３以上、炭素の不純物濃度が２．５×１０１９ａｔｏｍｓ／ｃｍ３以上であると、単結晶のａ面ＧａＮ層３を成長できないことがわかる。
（実施例２、比較例２，３）
スパッタ法でＡｌＮバッファ層２を形成した後に、減圧環境下で重ね合わせ工程とアニール工程を実施した以外は実施例１と同様にして、実施例２、比較例２，３の半導体成長用基板を作成した。アニール工程では、熱処理装置のカーボンサセプタ内に基板をセットし、減圧した後にＮ２封入して３８０ｔｏｒｒにし、昇温レート２０℃／ｍｉｎで１６００℃まで昇温して一時間アニールした。ＡｌＮバッファ層２の膜厚が３０ｎｍ、９０ｎｍ、１８０ｎｍのものをそれぞれ実施例２、比較例２，３とした。
（比較例４）
スパッタ工程を用いず、ｒ面を主面とするサファイア基板１上に、ＭＯＣＶＤ法を用いて膜厚１８０ｎｍのＡｌＮバッファ層２をエピタキシャル成長させた他は、実施例１と同様にして比較例４の半導体成長用基板を得た。成長条件は、成長温度１３４０℃、Ｖ／ＩＩＩ比６３００であった。
（ＡｌＮバッファ層２の評価）
図５は、ＡｌＮバッファ層２の＜１－１００＞方向から観察した明視野断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像と、電子回折パターンを示す表であり、（ａ）は実施例２を示し、（ｂ）～（ｄ）は比較例２～４を示している。図５中に挿入した電子回折パターンでは、（Ｉ）で示した位置では＜１－１００＞ＡｌＮのみが確認され、（ＩＩ）で示した位置では＜１－１００＞ＡｌＮと＜１１－２１＞ＡｌＮが確認された。
図５に示したように実施例２および比較例４では、ＡｌＮバッファ層２の膜厚方向全域において、＜１－１００＞ＡｌＮの電子回折パターンが確認できる。また、明視野断面ＴＥＭ像では、ＡｌＮバッファ層２の表面に断面三角形状の結晶グレインが形成されていることがわかる。この結晶グレインに含まれるファセットは、ａ面を傾けた半極性面の｛１１－２２｝面または｛１１－２－２｝面であった。
それに対して、図５に示したように比較例２，３では、ＡｌＮバッファ層２の膜厚が大きい領域において、＜１－１００＞ＡｌＮと＜１１－２１＞ＡｌＮの電子回折パターンが確認できる。また、明視野断面ＴＥＭ像では、｛１１－２２｝面または｛１１－２－２｝面のファセットが形成されていないことが確認できる。これは、膜厚が大きくなるにつれてＡｌＮバッファ層２の配向性が低下していることを示している。
以上に述べたように本実施形態では、ｒ面を主面とし、ナノサイズの凸形状１ａが複数形成されたサファイア基板１であっても、減圧環境下で２枚のサファイア基板１を重ね合わせ、ＡｌＮバッファ層２表面に残留する酸素を低減している。これにより、ＡｌＮバッファ層２に含まれる酸素の不純物濃度を７．０×１０２０ａｔｏｍｓ／ｃｍ３未満として、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層３を成長することができる。また、アニール工程で再結晶化したＡｌＮバッファ層２では、ａ面を傾けた半極性面のファセットが形成されていると配向性が良好であり、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層３を成長することができる。
（第２実施形態）
次に、本発明の第２実施形態について図６を用いて説明する。第１実施形態と重複する内容は説明を省略する。図６は、本実施形態における半導体成長用基板の製造方法を示す工程図である。
図６に示すように、本実施形態における半導体成長用基板の製造方法は、基板加工工程と、スパッタ工程と、重ね合わせ工程と、アニール工程を有しており、重ね合わせ工程を加熱状態で実施する。第１実施形態では、減圧環境下で重ね合わせ工程を実施したが、本実施形態では加熱状態で重ね合わせ工程を実施する点が異なっており、他の工程は第１実施形態と同様である。
（重ね合わせ工程）
本実施形態では、グローブボックス内にサファイア基板１を２枚用意し、ＡｌＮバッファ層２同士を対向させて、所定距離空けて保持し、チャンバー内をＡｒ等の不活性ガスで充填して加熱する。加熱時の温度は１００～２５０℃の範囲が好ましい。２枚のサファイア基板１の間隔を空けた状態で加熱を行うため、それぞれのＡｌＮバッファ層２表面近傍に存在していた雰囲気が希薄化し、凸形状２ａの間に残留する酸素を低減することができる。
次に加熱環境下で２枚のサファイア基板１を接近させ、互いのＡｌＮバッファ層２を対向して接触させる。ＡｌＮバッファ層２同士を接触させた後に降温し、対向して接触するＡｌＮバッファ層２の間は減圧されているため密着する。その後は第１実施形態と同様にアニール工程を実施する。
本実施形態でも、ｒ面を主面とし、ナノサイズの凸形状１ａが複数形成されたサファイア基板１であっても、加熱状態で２枚のサファイア基板１を重ね合わせ、ＡｌＮバッファ層２表面に残留する酸素を低減している。これにより、ＡｌＮバッファ層２に含まれる酸素の不純物濃度を７．０×１０２０ａｔｏｍｓ／ｃｍ３未満として、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層３を成長することができる。また、アニール工程で再結晶化したＡｌＮバッファ層２では、ａ面を傾けた半極性面のファセットが形成されていると配向性が良好であり、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層３を成長することができる。
（第３実施形態）
次に、本発明の第３実施形態について図７を用いて説明する。図７は第３実施形態の半導体装置であるＬＥＤ１０を示す模式断面図である。図７に示すようにＬＥＤ１０は、ｒ面を主面とするサファイア基板１１、ナノサイズの凸形状１１ａ、ＡｌＮバッファ層１２、ａ面ＧａＮ層１３、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６、ｎ側電極１７、ｐ側電極１８を有している。
第１実施形態と同様に、ｒ面を主面としナノサイズの凸形状１１ａが形成されたサファイア基板１１を用意し、スパッタ工程でＡｌＮバッファ層１２をサファイア基板１１上に形成する。次に、重ね合わせ工程で２枚のサファイア基板１のＡｌＮバッファ層２同士を対向して接触させる。次に、重ね合わせたサファイア基板１のＡｌＮバッファ層１２をアニールして、ＡｌＮバッファ層１２に含まれる酸素の不純物濃度を、７．０×１０２０ａｔｏｍｓ／ｃｍ３未満とする。
次に、半導体層成長工程でａ面ＧａＮ層１３をＡｌＮバッファ層１２上にエピタキシャル成長し、続けてＭＯＣＶＤ法でｎ型半導体層１４、発光層１５、ｐ型半導体層１６を順次成長して半導体基板を得る。
次に、所定のパターンを用いてフォトリソグラフィーとエッチングによりｐ型半導体層１６と発光層１５の一部を除去してｎ型半導体層１４の一部を露出させる。次に、ｎ型半導体層１４とｐ型半導体層１６の露出面に蒸着等により電極材料を形成し、ダイシングして個別チップ化することでＬＥＤ１０を得る。
ここではｎ型半導体層１４、ｐ型半導体層１６をそれぞれ単層で説明したが、それぞれ材料や組成の異なる複数の層を含んでいるとしてもよく、例えば、ｎ型半導体層１４とｐ型半導体層１６にクラッド層、コンタクト層、電流拡散層、電子ブロック層、導波路層などを含めてもよい。また、発光層１５も単層で説明したが、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）などの複数層で構成してもよい。
ｎ型半導体層１４は、ａ面ＧａＮ層１３上にエピタキシャル成長され、ａ面を主面とするｎ型不純物がドープされた半導体層であり、ｎ側電極１７から電子が注入されて発光層１５に電子を供給する層である。ｎ型半導体層１４を構成する材料は、ＩＩＩ－Ｖ族化合物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなどが挙げられ、ｎ型不純物としてはＳｉなどが挙げられる。
発光層１５は、ｎ型半導体層１４上にエピタキシャル成長され、ａ面を主面とする半導体層であり、層内で電子と正孔が発光再結合することでＬＥＤ１０が発光する。発光層１５は、ｎ型半導体層１４とｐ型半導体層１６よりもバンドギャップが小さい材料で構成されており、例えばＩｎＧａＮ、ＡｌＩｎＧａＮなどが挙げられる。発光層１５は意図的に不純物を含まないノンドープとしてもよく、ｎ型不純物を含むｎ型やｐ型不純物を含むｐ型としてもよい。発光層１５は、ａ面を主面とする半導体層なので、厚膜化してもピエゾ電界による電子と正孔の空間的な分離は生じにくく、電流密度を高くしても効率的に電子と正孔が発光再結合できる。
ｐ型半導体層１６は、発光層１５上にエピタキシャル成長され、ａ面を主面とする半導体層であり、ｐ側電極１８から正孔が注入されて発光層１５に正孔を供給する層である。ｐ型半導体層１６を構成する材料は、ＩＩＩ－Ｖ族化合物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなどが挙げられ、ｐ型不純物としてはＺｎやＭｇなどが挙げられる。
本実施の形態でも、酸素の不純物濃度が７．０×１０２０ａｔｏｍｓ／ｃｍ３未満のＡｌＮバッファ層１２上に、ａ面ＧａＮ層１３を下地層としてｎ型半導体層１４、発光層１５、ｐ型半導体層１６をエピタキシャル成長している。したがって、第１実施形態で述べたようにａ面ＧａＮ層１３は結晶性も表面平坦性も良好であり、その上に成長されたｎ型半導体層１４、発光層１５、ｐ型半導体層１６も結晶性と表面平坦性が良好となる。これにより、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６の特性も良好になり、ＬＥＤ１０の外部量子効率の向上などが見込まれる。
（第４実施形態）
本発明の半導体装置であるＬＥＤ１０は、上述したようにピエゾ電界によるドループが少なく、且つａ面内での異方性が小さく良好な結晶品質であることから高輝度化を実現できるので、車両用灯具などの灯具に用いることでチップ数の低減や高出力化を図ることが可能となる。
さらに、半導体装置はＬＥＤに限定されず、半導体レーザや高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の他の用途であってもよい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
１０…ＬＥＤ
１，１１…サファイア基板
１ａ，１１ａ，２ａ…凸形状
２，１２…ＡｌＮバッファ層
３，１３…ａ面ＧａＮ層
１４…ｎ型半導体層
１５…発光層
１６…ｐ型半導体層
１７…ｎ側電極
１８…ｐ側電極

Claims (10)

  1. ｒ面を主面とし、前記主面にナノサイズの凸形状が複数形成されたサファイア基板と、
    前記主面上に形成されたＡｌＮバッファ層を備え、
    前記ＡｌＮバッファ層に含まれる酸素の不純物濃度が、７．０×１０２０ａｔｏｍｓ／ｃｍ３未満であり、
    前記ＡｌＮバッファ層の表面には、ａ面を傾けた半極性面のファセットが複数形成されていることを特徴とする半導体成長用基板。
  2. 請求項１に記載の半導体成長用基板であって、
    前記半極性面は、｛１１－２２｝面または｛１１－２－２｝面であることを特徴とする半導体成長用基板。
  3. 請求項１または２に記載の半導体成長用基板であって、
    前記ＡｌＮバッファ層上にａ面ＧａＮ層を備えることを特徴とする半導体成長用基板。
  4. 請求項１から３の何れか一つに記載の半導体成長用基板であって、
    前記ＡｌＮバッファ層に含まれる炭素の不純物濃度が、２．５×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体成長用基板。
  5. 請求項１から４の何れか一つに記載の半導体成長用基板を用い、
    前記半導体成長用基板上に機能層を備えることを特徴とする半導体素子。
  6. 請求項１から４の何れか一つに記載の半導体成長用基板を用い、
    前記半導体成長用基板上に活性層を備えることを特徴とする半導体発光素子。
  7. ｒ面を主面とするサファイア基板の前記主面上にナノサイズの凸形状を複数形成する基板加工工程と、
    前記主面上にスパッタ法を用いてＡｌＮバッファ層を形成するスパッタ工程と、
    複数の前記サファイア基板に形成された前記ＡｌＮバッファ層を対向させて、前記ＡｌＮバッファ層同士を接触させる重ね合わせ工程と、
    重ね合わせた前記ＡｌＮバッファ層をアニールするアニール工程を備え、
    前記アニール工程では、前記ＡｌＮバッファ層の表面にａ面を傾けた半極性面のファセットを複数形成することを特徴とする半導体成長用基板の製造方法。
  8. 請求項７に記載の半導体成長用基板の製造方法であって、
    前記アニール工程後に前記ＡｌＮバッファ層に含まれる酸素の不純物濃度が、７．０×１０２０ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体成長用基板の製造方法。
  9. 請求項７または８に記載の半導体成長用基板の製造方法であって、
    前記重ね合わせ工程は、１０－３～１０－５Ｐａの範囲に減圧した雰囲気下で実施することを特徴とする半導体成長用基板の製造方法。
  10. 請求項７から９の何れか一つに記載の半導体成長用基板の製造方法であって、
    前記重ね合わせ工程は、不活性ガス雰囲気下で、１００～２５０℃の範囲の基板温度で実施することを特徴とする半導体成長用基板の製造方法。
JP2018207042A 2018-11-02 2018-11-02 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法 Active JP7350477B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018207042A JP7350477B2 (ja) 2018-11-02 2018-11-02 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
PCT/JP2019/042370 WO2020090814A1 (ja) 2018-11-02 2019-10-29 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018207042A JP7350477B2 (ja) 2018-11-02 2018-11-02 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2020070221A JP2020070221A (ja) 2020-05-07
JP7350477B2 true JP7350477B2 (ja) 2023-09-26

Family

ID=70463710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018207042A Active JP7350477B2 (ja) 2018-11-02 2018-11-02 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法

Country Status (2)

Country Link
JP (1) JP7350477B2 (ja)
WO (1) WO2020090814A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111607824A (zh) * 2020-06-02 2020-09-01 无锡吴越半导体有限公司 基于ScAlMgO4衬底的氮化镓单晶及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177552A (ja) 2009-01-30 2010-08-12 Samsung Electro-Mechanics Co Ltd 極性面を有する窒化物半導体成長基板
WO2011040012A1 (ja) 2009-09-30 2011-04-07 国立大学法人北海道大学 トンネル電界効果トランジスタおよびその製造方法
JP2011082570A (ja) 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2014058069A1 (ja) 2012-10-12 2014-04-17 エルシード株式会社 半導体発光素子及びその製造方法
WO2014115830A1 (ja) 2013-01-28 2014-07-31 エルシード株式会社 半導体発光素子の製造方法
JP2016111354A (ja) 2014-11-26 2016-06-20 旭化成イーマテリアルズ株式会社 Ｌｅｄ用半導体テンプレート基板、及び、それを用いたｌｅｄ素子
JP2018056568A (ja) 2015-09-11 2018-04-05 国立大学法人三重大学 窒化物半導体基板の製造方法
JP2018065733A (ja) 2016-03-02 2018-04-26 株式会社小糸製作所 半導体基板、半導体発光素子および灯具

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177552A (ja) 2009-01-30 2010-08-12 Samsung Electro-Mechanics Co Ltd 極性面を有する窒化物半導体成長基板
WO2011040012A1 (ja) 2009-09-30 2011-04-07 国立大学法人北海道大学 トンネル電界効果トランジスタおよびその製造方法
JP2011082570A (ja) 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2014058069A1 (ja) 2012-10-12 2014-04-17 エルシード株式会社 半導体発光素子及びその製造方法
WO2014115830A1 (ja) 2013-01-28 2014-07-31 エルシード株式会社 半導体発光素子の製造方法
JP2016111354A (ja) 2014-11-26 2016-06-20 旭化成イーマテリアルズ株式会社 Ｌｅｄ用半導体テンプレート基板、及び、それを用いたｌｅｄ素子
JP2018056568A (ja) 2015-09-11 2018-04-05 国立大学法人三重大学 窒化物半導体基板の製造方法
JP2018065733A (ja) 2016-03-02 2018-04-26 株式会社小糸製作所 半導体基板、半導体発光素子および灯具

Also Published As

Publication number Publication date
JP2020070221A (ja) 2020-05-07
WO2020090814A1 (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
JP4888857B2 (ja) Ｉｉｉ族窒化物半導体薄膜およびｉｉｉ族窒化物半導体発光素子
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US7973322B2 (en) Nitride semiconductor light emitting device and method for forming the same
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP2008285364A (ja) ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
JP2009147305A (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
WO2013042297A1 (ja) 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
WO2011058682A1 (ja) 窒化ガリウム系化合物半導体発光素子
JP6925141B2 (ja) 半導体基板、半導体発光素子および灯具
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP5293592B2 (ja) Ｉｉｉ族窒化物半導体の製造方法およびテンプレート基板
JP4974635B2 (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
KR101355086B1 (ko) 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP5265404B2 (ja) 窒化物半導体発光素子およびその製造方法
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP7430316B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
WO2019235459A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
WO2019039240A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子、および半導体素子の製造方法
JP7345286B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2019212904A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2007201151A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2002075880A (ja) 窒化物系半導体層の形成方法および窒化物系半導体素子の製造方法

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20181109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230913

R150 Certificate of patent or registration of utility model

Ref document number: 7350477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150