JP4974635B2 - Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法 - Google Patents

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）および電子デバイス等の作製に用いられる結晶性の良いＩＩＩ族窒化物化合物半導体（以下、ＩＩＩ族窒化物化合物半導体はＩｎＧａＡｌＮで表されるものとする）積層構造体の成膜方法に関する。特に、本発明は結晶性の良いＩＩＩ族窒化物化合物半導体結晶をサファイア基板上にエピタキシャル成長させるために好適に用いることができるＩＩＩ族窒化物化合物半導体積層構造体の成膜方法に関する。

ＩＩＩ族窒化物化合物半導体は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップを持ち高効率な発光が可能であるため、ＬＥＤやＬＤとして製品化されている。また、電子デバイスとしても従来のＩＩＩ−Ｖ族化合物半導体では得られない特性が得られるポテンシャルを持っている。

一般的には、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）およびアンモニア（ＮＨ₃）を原料として、III族窒化物化合物半導体は有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応により原料が分解して結晶を成長させる方法である。

ＩＩＩ族窒化物化合物半導体の単結晶ウエーハはいまだ市販されておらず、ＩＩＩ族窒化物化合物半導体は異なる材料の単結晶ウエーハ上に結晶を成長させる方法が一般的である。このような異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物化合物半導体結晶の間には大きな格子不整合が存在する。例えばサファイア（Ａｌ_２Ｏ_３）と窒化ガリウム（ＧａＮ）の間には１６％、ＳｉＣと窒化ガリウムの間には６％の格子不整合が存在する。一般にこのような大きな格子不整合が存在する場合には、基板上に結晶を直接エピタキシャル成長させることが困難であり、成長させても結晶性の良好な結晶は得られない。そこで、有機金属化学気相成長（ＭＯＣＶＤ）法によりサファイア単結晶基板やＳｉＣ単結晶基板の上にＩＩＩ族窒化物化合物半導体結晶をエピタキシャル成長する場合、特許第３０２６０８７号公報（特許文献１）や特開平４−２９７０２３号公報（特許文献２）に示されているように、窒化アルミニウム（ＡｌＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）で構成される低温バッファ層と呼ばれる層を基板の上にまず堆積し、その上に高温でＩＩＩ族窒化物化合物半導体結晶をエピタキシャル成長させる方法が一般に行われてきた。

バッファ層としてＡｌＮなどの層を、ＭＯＣＶＤ以外の方法で成膜し、それ以降の層をＭＯＣＶＤ法で成膜する技術に関しても、いくつか報告がある。例えば、特公平５−８６６４６号公報（特許文献３）には高周波スパッタで成膜したバッファ層上に、ＭＯＣＶＤ法で同じ組成の結晶を成長させる技術が記載されている。しかし、特許第３４４０８７３号公報（特許文献４）および特許第３７００４９２号公報（特許文献５）のなかで、この特公平５−８６６４６号公報（特許文献３）に記載されている技術だけでは安定して良好な結晶を得ることができない旨が記載されている。安定して良好な結晶を得るために、特許第３４４０８７３号公報（特許文献４）ではバッファ層成長後にアンモニアと水素からなる混合ガス中でアニールすることが、そして特許第３７００４９２号公報（特許文献５）ではバッファ層を４００℃以上の温度でＤＣスパッタにより成膜することが重要であるとされている。

一方、III族窒化物化合物半導体結晶をスパッタによって製造する研究も行われている。例えば、特開昭６０−３９８１９号公報（特許文献６）では、高抵抗のＧａＮを積層することを目的として、サファイア基板上に直接スパッタによるＧａＮの成膜を実施している。用いている条件は、到達真空度５×１０^-7〜１０^-8Torr、チャンバ内流通ガスはＡｒとＮ_２、スパッタ時ガス圧３〜５×10^-２Torr、RF電圧０．７〜０．９kV（パワーにして２０〜４０Ｗ）、基板とターゲットの距離２０〜５０ｍｍ、基板温度１５０〜４５０℃などである。しかし目的とする用途には、発光素子の下地層には言及されておらず、この膜の上に層を形成する記述はない。

また、２１世紀連合シンポジウム論文集、Ｖｏｌ ２ｎｄ、ｐ２９５（２００３）（非特許文献１）には、Ｎ_２ガスを用いた高周波マグネトロンスパッタリングによってＳｉ（１００）およびＡｌ_２Ｏ_３（０００１）上にＧａＮ膜を成膜したと記載されている。成膜の条件としては、全ガス圧力は２ｍＴｏｒｒ、投入電力は１００Ｗとし、基板温度を室温から９００℃まで変化させている。論文に掲げられた図によれば、用いた装置はターゲットと基板を対向させたものである。

また、Ｖａｃｕｕｍ、Ｖｏｌ６６、Ｐ２３３（２００２）（非特許文献２）では、カソードとターゲットを向かい合わせ、基板とターゲットの間にメッシュを入れた装置でＧａＮを成膜している。これによると、成膜条件はＮ_２ガス中で圧力を０．６７Ｐａとし、基板温度は８４〜６００℃であり、投入電力は１５０Ｗ、基板とターゲット間の距離は８０ｍｍとされている。

特許第３０２６０８７号公報 特開平４−２９７０２３号公報 特公平５−８６６４６号公報 特許第３４４０８７３号公報 特許第３７００４９２号公報 特開昭６０−３９８１９号公報 ２１世紀連合シンポジウム論文集、Ｖｏｌ ２ｎｄ、ｐ２９５（２００３） Ｖａｃｕｕｍ、Ｖｏｌ６６、Ｐ２３３（２００２）

本発明の目的は、均一性の良い結晶膜を短時間で得ることができる技術である、スパッタ法をＩＩＩ族窒化物化合物半導体層を作製する際に使用し、安定して良好な結晶性のＩＩＩ族窒化物化合物半導体層を得ることである。

本発明は、上記の課題を解決するために下記の発明を提供する。
（１）基板上に、ＩＩＩ族窒化物化合物半導体からなる多層膜構造を成膜させる方法において、該多層膜構造は少なくとも基板側からバッファ層と下地層を含み、
前記バッファ層とその上の下地層をスパッタ法で積層し、
前記バッファ層は、柱状結晶の集合体であるＡｌＮからなり、かつ、
前記下地層は、結晶性のＧａＮからなり、前記下地層の成膜温度を前記バッファ層の成膜温度より高い温度とすることにより、前記バッファ層上に生じた結晶核を種として成長し、前記バッファ層に生じさせた転位をループ化させながら成長する、
ことを特徴とするＩＩＩ族窒化物化合物半導体積層構造体の成膜方法。；
（２）バッファ層が基板表面の少なくとも６０％を覆っている上記（１）記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法；
（３）バッファ層の膜厚が２０から１００ｎｍである上記（１）または(２)記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法；
（４）バッファ層の成膜温度が室温〜８００℃である上記（１）〜（３）のいずれか記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法；
（５）下地層の成膜温度が３００〜１５００℃である上記（１）〜（４）のいずれか記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法；ならびに
（６）バッファ層の成膜温度と下地層の成膜温度の差が１００℃以上である上記（１）〜（５）のいずれか記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法、
である。

本発明のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法によれば、最も膜厚が厚く良好な均一性が必要な下地層を、量産性、均一性の良好なスパッタ法で形成することで、生産性の改善と特性の良好な素子を形成できる。すなわち、本発明は、スパッタ法で下地層よりも低温で積層したバッファ層を成膜し、その上に同じくスパッタ法でＧａを含む層を成膜する、ＩＩＩ族窒化物化合物半導体積層構造体を成膜する技術を提供しうる。

本発明は、ＩＩＩ族窒化物半導体積層構造を成膜するに当たり、バッファ層と下地層をスパッタ法で作製し、バッファ層の成膜温度を下地層の成膜温度よりも低くする技術を開示する。

一般的にスパッタ法は単組成の結晶を成膜するのに適しており、均一性、生産性、安定性に優れている。また、ダストなどのチャンバ内のコンタミネーションも少ない。このため、スパッタによって良好な結晶性のＧａＮ膜の成膜を行う技術が求められていた。本発明者は、鋭意研究を重ねた結果、スパッタ法によって結晶性の良好なＩＩＩ族窒化物化合物半導体結晶を得るために、バッファ層の成膜温度を下地層の成膜温度よりも低くすることが重要であることを見出した。

バッファ層成膜時の基板温度は、室温〜１２００℃であることが望ましい。それより低い温度では、基板面でのマイグレーションが抑えられて、結晶性の良いIII族窒化物化合物半導体結晶ができにくい。一方、これより高い温度ではIII族窒化物化合物半導体結晶が分解を引き起こす。

さらに望ましくは室温〜８００℃の温度であり、更に望ましくは３００〜８００℃である。

一方、下地層の成膜温度としては、３００℃〜１５００℃が望ましく、更に望ましくは５００℃〜１０００℃である。

バッファ層と下地層の成膜温度の差としては、１００℃〜８００℃が望ましく、更に望ましくは４００℃〜７００℃である。
＜スパッタ成膜装置＞
スパッタ法には、ＲＦスパッタとＤＣスパッタがある。一般的に、本発明におけるように金属と窒素を反応させて成膜するリアクティブスパッタを用いた場合には、連続的に放電させるＤＣスパッタでは帯電が激しく、成膜レートがコントロールできない。このため、ＲＦスパッタや、ＤＣスパッタでもパルス的にバイアスを与えるパルスＤＣスパッタを用いることが望ましい。

また、ＲＦスパッタを用いた場合には、膜厚の均一性を高めるために、マグネットの位置をターゲット内で移動させることが望ましい。具体的な運動の方法は装置により選択することができ、揺動させたり、回転運動させたりすることができる。

スパッタによってＩＩＩ族窒化物系化合物半導体結晶を成膜する場合には、結晶成長時に、より高エネルギーの反応種を基板に供給することが望ましい。このため、装置としては、基板がプラズマ中に位置するようにする。そこで、ターゲットと基板の位置が、対面していることが望ましい。また、基板とターゲットの距離が１０ｍｍ〜１００ｍｍであることが望ましい。

また、チャンバ内にはできるだけ不純物を残したくないので、成膜に使用する装置は、到達真空度が、１．０×１０^−３Ｐａ以下であることが望ましい。
＜バッファ層の材料＞
バッファ層を構成する材料としては、一般式ＡｌＧａＩｎＮで表される、ＩＩＩ族窒化物化合物半導体であればどのような材料をも用いることができる。更に、Ｖ族としてＡｓやＰを含んでも構わない。しかし、中でも、Ａｌを含んだ組成とすることが望ましい。また、特に、ＧａＡｌＮとすることが望ましく、Ａｌの組成は５０％以上であることが好適である。ＡｌＮであることで、より良好な結晶性を得ることができるので、更に好適である。

バッファ層は、以下に記述されるような柱状結晶の集合体を成すことが望ましい。そのためには、スパッタ法を用いて低温で成膜することで、良好な柱状結晶とすることができて、その密度や結晶性や被覆率を制御することも容易である。

本発明でいう柱状結晶とは隣接する結晶粒との間に結晶粒界を形成して隔てられており、自身は縦断面形状として、柱状になっている結晶をいう。柱状結晶からなるバッファ層を基板上に形成して成膜した場合に、その上に成膜したＩＩＩ族窒化物化合物半導体は良好な結晶性を持つ結晶膜となる。

バッファ層は、隙間なく基板上を覆っていることが望ましい。バッファ層が基板を覆っておらず、基板の表面が一部分でも露出していると、バッファ層上に成膜したＩＩＩ族窒化物結晶層と基板上に直接成膜されたＩＩＩ族窒化物結晶層で結晶の格子定数が異なるため、均一な結晶とならないおそれがある。結果として、ヒロックやピットを生じてしまう。

このため、バッファ層は、基板表面の少なくとも６０％を覆っている必要がある。更に望ましくは８０％以上であり、９０％以上を覆っていることが最も望ましい。

バッファ層が基板を覆っている割合は、断面透過電子顕微鏡（ＴＥＭ）写真から測定することができる。特に、バッファ層とＩＩＩ族窒化物結晶層の材料が異なる場合には、電子線エネルギー分散スペクトル（ＥＤＳ）などを用いて基板と層の界面を基板面と平行にスキャンすることで、バッファ層が形成されていない領域の比を見積もることもできる。また、バッファ層だけを成膜した試料を用意することで、原子間力顕微鏡（ＡＦＭ）などの手法により基板の露出した面積を測定することも可能である。本発明では上記断面ＴＥＭ写真から測定した。

バッファ層は、柱状結晶の個々の結晶のグレインの幅を適正に制御することが好適である。具体的には、各柱状結晶の幅が、０．１ｎｍ〜１００ｎｍの間の値であることが望ましい。更に望ましくは、１ｎｍ〜７０ｎｍの間の値である。

各柱状結晶の幅は、上記断面ＴＥＭ写真により容易に測定することが可能である。即ち、各柱状結晶の境界の間隔が各柱状結晶の幅である。各柱状結晶の幅は精密に規定できるものではなく、ある程度の分布を持つ。従って、各柱状結晶の幅が上記範囲から外れる結晶が数％程度あったとしても、本発明の効果に影響を及ぼすものではない。９０％以上が上記範囲に入っていることが好ましい。
＜バッファ層の成膜条件＞
スパッタを用いてバッファ層を成膜する場合、重要なパラメーターは、基板温度、窒素分圧、成膜レート、バイアス、パワーである。

チャンバ内の雰囲気には、窒素を含むことが必然であることは言うまでもない。窒素は、プラズマ化されて分解し、結晶成長の原料となる。また、ターゲットを効率よくスパッタするために、重くて反応性の低い気体を混入させることも良く行われる。例えば、アルゴンなどである。窒素とアルゴンの流量に対する窒素流量の比は、窒素が２０％〜９８％であることが望ましい。これより小さい流量比ではスパッタ金属が金属のまま付着するし、これより大きい流量比ではアルゴンの量が少なく、スパッタ速度が低下する。特に望ましくは２５％〜９０％である。

成膜速度は、０．００１ｎｍ／秒〜０．５ｎｍ／秒とすることが望ましい。これより大きい速度では膜が結晶体とならずに非晶質となる。また、これより小さい成膜速度では、プロセスが無駄に長時間となり、工業的に利用することが難しい。

結晶成長時のマイグレーションを活発にしたいので、基板側にかかるバイアス、およびターゲット側にかかるパワーは大きいほうが望ましい。例えば、成膜時の基板にかけるバイアスを１．５Ｗ以上とする、成膜時にターゲットに印加するパワーを、０．０１Ｗ／ｃｍ^２〜５ｋＷ／ｃｍ^２の間とする、などである。
＜下地層の材料＞
本発明者等の実験の結果では、下地層の材料としてはＧａを含むＩＩＩ族窒化物が望ましい。良好な結晶性となすために、マイグレーションによって転位をループ化させる必要があるが、転位のループ化を生じやすい材料とは、Ｇａを含む窒化物である。特に、ＡｌＧａＮが望ましく、ＧａＮも好適である。

下地層は、必要に応じてドーパントをドープした構造とすることもできるし、ドープしない構造とすることもできる。導電性の基板を用いる場合には、下地層をドーピングして層構造を縦方向に電流が流れるようにすることで、チップの両面に電極をつけた構造とすることが望ましい。絶縁性の基板を用いる場合には、チップの同じ面に電極が形成されたチップ構造を採ることになるので、基板直上の層は結晶性の良好なドープしない結晶とした方が、望ましい。

下地層は、上記バッファ層上に生じた結晶核を種として成長し、転位をループ化させながら平坦化してゆくことが望ましい。転位をループ化させながら成長させるためには、マイグレーションを活発にしてファセット成長に近づける必要がある。

このため、下地層の成膜時の基板温度は、バッファ層より高いことが望ましい。バッファ層の成膜温度より高い温度とすることで、バッファ層に生じさせた転位（柱状結晶の界面）をループ化させることができる。バッファ層よりも低い温度で下地層を成膜すると、バッファ層と同等の結晶性の膜を成膜することになり、転位密度の低減が達成できない。
＜下地層の成膜条件＞
次に、下地層を成膜する際のパラメーターについて述べる。

チャンバ内の雰囲気には、窒素を含むことが必然であることは言うまでもない。窒素は、プラズマ化されて分解し、結晶成長の原料となる。また、ターゲットを効率よくスパッタするために、重くて反応性の低い気体を混入させることも良く行われる。例えば、アルゴンなどである。窒素とアルゴンの流量に対する窒素流量の比は、窒素が２０％〜１００％であることが望ましい。これより小さい流量比ではスパッタ金属が金属のまま付着するおそれがあり、特に望ましくは５０％〜１００％である。

成膜速度は、０．０５ｎｍ／秒〜５ｎｍ／秒とすることが望ましい。これより大きい速度では膜が結晶体とならずに非晶質となる。これより小さい成膜速度では、プロセスが無駄に長時間となり、工業的に利用することが難しい。

結晶成長時のマイグレーションを活発にしたいので、基板側にかかるバイアス、およびターゲット側にかかるパワーは大きいほうが良い。例えば、成膜時の基板にかけるバイアスを１．５Ｗ以上とする、成膜時にターゲットに印加するパワーを、０．０１Ｗ／ｃｍ^２〜５ｋＷ／ｃｍ^２の間とする、などである。
＜その他の層＞
上記下地層には、更に素子機能を持つ層を積層することが可能である。例えば、発光層であればコンタクト層、クラッド層、発光層、レーザ素子であればこれらのほかに光閉じ込め層などを形成できる。また、電子デバイスであれば、電子走行層や閉じ込め層などを形成できる。

これらの層は、スパッタ法に限らず、一般に知られたどのような方法を用いても作製することが可能である。例えば、ＭＯＣＶＤ法や分子線エピタキシー（ＭＢＥ）法を用いることが可能である。
＜基板＞
本発明に用いることができる基板としては、一般にＩＩＩ族窒化物化合物半導体結晶を成膜できる基板であれば、どのような材料も用いることが可能である。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステンおよびモリブデンなどである。中でも、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板などに対して、アンモニアを使用しないスパッタ法は、有効な成膜方法として利用できる。

また、一般的にスパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ基板上にも、基板にダメージを与えることなく成膜が可能である。

基板は、湿式の前処理を行うことが望ましい。例えばシリコン基板に対しては、よく知られたＲＣＡ洗浄方法などを行い、表面を水素終端させておくことで安定したプロセスとなる。

一方、反応器の中に導入後に、逆スパッタなどの方法を用いて前処理を行うことができる。具体的には、ＡｒやＮ₂のプラズマ中にさらす事によって表面を整えることができる。例えば、ＡｒガスやＮ₂ガスなどのプラズマを基板表面に作用させることで、表面に付着した有機物や酸化物を除去することが可能である。この場合は基板とチャンバ間に電圧をかけることにより、プラズマ粒子が効率的に基板に作用する。
＜用途に関して＞
本発明方法で製造した素子をパッケージしてランプとして使用することが可能である。また蛍光体と組み合わせることにより、発光色を変える技術が知られており、これをなんら問題なく利用することが可能である。例えば、蛍光体を適正に選定することにより発光素子より長波長の発光を得ることができるし、発光素子自身の発光波長と蛍光体によって変換された波長とを混ぜることによって、白色のパッケージとすることもできる。

以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。

（実施例１）
本実施例では、ｃ面サファイア基板上に、バッファ層としてＲＦスパッタ法を用いてＡｌＮの柱状結晶の集合体を形成し、その上に第二の層として異なるチャンバ内で、ＲＦスパッタ中でＧａＮの層を形成した。

まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したｃ面サファイア基板を、特に湿式の前処理を行わずにスパッタ機の中へ導入した。使用するスパッタ機は、高周波式の電源を持ち、ターゲット内でマグネットを回転させることにより、磁場の掛かる位置を動かすことができる機構を持っている。

はじめに、スパッタ装置内で基板を７５０℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．０８Ｐａに保持して、基板側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことで、基板表面を洗浄した。

続いて、アルゴンおよび窒素ガスを導入した後、基板温度を５００℃まで低下させた。０．９５Ｗ／ｃｍ²のパワーを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを１５ｓｃｃｍ、窒素ガスを５ｓｃｃｍ流通させた条件（ガス全体に対する窒素の比は２５％）で、サファイア基板上にＡｌＮを成膜した。成長速度は０．１２ｎｍ／ｓであった。

ターゲット内のマグネットは、基板洗浄の際も成膜の際も、回転させておいた。

５０ｎｍのＡｌＮを成膜後、プラズマを立てるのを止め、基板を取り出した。

続いて、異なるスパッタチャンバ内に基板を搬送した。ＧａＮの成膜に使用するスパッタ機は、高周波式の電源を持ち、四角形のＧａターゲット内をマグネットがスイープすることで磁場の掛かる位置を動かすことができる機構を持っている。Ｇａターゲット内には冷媒を流通させるための配管を設置し、配管内を２０℃に冷却した冷媒を流通させて、熱によるＧａの融解を防いだ。

続いて、アルゴンおよび窒素ガスを導入した後、基板温度を１０００℃まで上昇させた。１．３Ｗ／ｃｍ²のパワーを金属Ｇａターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件（ガス全体に対する窒素の比は７５％）で、サファイア基板上にＧａＮを成膜した。成長速度は、おおよそ１ｎｍ／ｓであった。６μｍのＧａＮを成膜後、プラズマを立てるのを止めた。

続いて同じ条件にて、１×１０¹⁹ｃｍ^-3の電子濃度を持つ２μｍのＳｉドープＧａＮ層を成膜した。

各条件はアンドープ層と同じとし、そこへチャンバ内に設置したＳｉターゲットへイオン銃から放出したイオンを照射してＳｉを取り出し、Ｓｉをドープした。

以上の工程により、サファイア基板上に柱状構造を持つＡｌＮの第一の層を形成し、その上にアンドープで６μｍの膜厚のＧａＮ層と１×１０¹⁹ｃｍ^-3の電子濃度を持つ２μｍのＳｉドープＧａＮ層を形成した本発明のＩＩＩ族窒化物化合物半導体積層構造体を作製した。取り出した基板は無色透明のミラー状を呈した。

次に、上記の方法で成長を行ったアンドープＧａＮ層のＸ線ロッキングカーブ（ＸＲＣ）測定を行った。測定には、Ｃｕβ線Ｘ線発生源を光源として用いて、対称面である（０００２）面と非対称面である（１０−１０）面で行った。一般的に、ＩＩＩ族窒化物化合物半導体の場合、（０００２）面のＸＲＣスペクトル半値幅は結晶の平坦性（モザイシティ）の指標となり、（１０−１０）面のＸＲＣスペクトル半値幅は転位密度（ツイスト）の指標となる。この測定の結果、本発明の方法で作製したアンドープＧａＮ層は、（０００２）面の測定では半値幅８０ａｒｃｓｅｃ、（１０−１０）面では半値幅２５０ａｒｃｓｅｃを示した。

以上の手順にて作製したＳｉドープＧａＮ層上に、ＭＯＣＶＤ法にて素子構造を形成し、最終的に図１に示す半導体発光素子用の層構造を有するエピタキシャルウェーハを作製した。つまりエピタキシャルウェーハは、ｃ面を有するサファイア基板９上に、柱状の構造を持つＡｌＮ層８（バッファ層）を形成したのち、基板側から順に、６μｍのアンドープＧａＮ層７（下地層）、１×１０¹⁹ｃｍ^-3の電子濃度を持つ２μｍのＳｉドープＧａＮ層６、１×１０¹⁸ｃｍ^-3の電子濃度を持つ２０ｎｍのＩｎ_0.1Ｇａ_0.9Ｎクラッド層５、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる、層厚を１６ｎｍとする６層のＧａＮ障壁層３と、層厚を３ｎｍとする５層のノンドープのＩｎ_0.2Ｇａ_0.8Ｎ井戸層４とからなる多重量子井戸構造２０、５０ÅのＭｇをドープしたＡｌ_0.1Ｇａ_0.9Ｎクラッド層２、膜厚２００ｎｍのＭｇドープＡｌ_0.02Ｇａ_0.98Ｎ層１、を積層した構造を有する。

また、本実施例で作製した半導体発光素子の電極構造の平面図を図２に示す。図中、１０はｎ側電極、１１はｎ電極を形成するためのＳｉドープＧａＮ層６の露出面、１２はｐ電極ボンディングパッド、および１３は透光性ｐ電極である。

スパッタにて作製したＳｉドープＧａＮウエーハは、ＭＯＣＶＤチャンバ内に入れる前に純水で洗浄し、乾燥させておいた。表面に残ったパーティクルの類を除去することが目的である。

まず、ＳｉドープＧａＮ層が成長された基板を、ＭＯＣＶＤ炉内へ導入した。

その後、炉内を窒素で置換した状態で基板の温度を１０００℃まで上昇させて、Ｓｉ−ＧａＮ層の最表面に付着した汚れを昇華させて除去した。基板温度が８３０℃以上からは、アンモニアを炉内に流通させた。

続いて、基板温度を７４０℃まで低下させたあと、アンモニアはそのまま流通させながら、シラン（ＳｉＨ_４）ガス、およびバブリングによって発生したトリメチルインジウム（ＴＭＩ）およびトリエチルガリウム（ＴＥＧ）の蒸気を炉内へ流通し、１８ｎｍの膜厚を成すＳｉドープＩｎ_0.１Ｇａ_0.９Ｎクラッド層５を形成した。その後、ＴＭＩ、ＴＥＧおよびＳｉＨ_４のバルブを切り替え、これらの原料の供給を停止した。

次に、ＧａＮよりなる障壁層３とＩｎ_0.2Ｇａ_0.８Ｎよりなる井戸層４で構成される多重量子井戸構造２０を作製した。多重量子井戸構造の作製にあたっては、ＳｉドープＩｎ_0.１Ｇａ_0.９Ｎクラッド層５上に、始めにＧａＮ障壁層３を形成し、そのＧａＮ障壁層上にＩｎ_0.2Ｇａ_0.８Ｎ井戸層４を形成した。この構造を５回繰り返し積層したのち、５番目のＩｎ_0.2Ｇａ_0.８Ｎ井戸層上に、６番目のＧａＮ障壁層を形成し、多重量子井戸構造２０の両側をＧａＮ障壁層３から構成した構造とした。

すなわち、ＳｉドープＩｎ_0.１Ｇａ_0.９Ｎクラッド層５の成長終了後、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままで、ＴＥＧのバルブを切り替えてＴＥＧの炉内への供給を行い、ＧａＮ障壁層を成長した。これにより、１６ｎｍの膜厚を成すＧａＮ障壁層３を形成した。

ＧａＮ障壁層の成長終了後、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままで、ＴＥＧとＴＭＩのバルブを切り替えてＴＥＧとＴＭＩの炉内への供給を行い、Ｉｎ_0.2Ｇａ_0.８Ｎ井戸層を成長した。これにより３ｎｍの膜厚を成すＩｎ_0.2Ｇａ_0.８Ｎ井戸層４を形成した。

Ｉｎ_0.2Ｇａ_0.８Ｎ井戸層の成長終了後、再びＧａＮ障壁層の成長を行った。このような手順を５回繰り返し、５層のＧａＮ障壁層と５層のＩｎ_0.2Ｇａ_0.８Ｎ井戸層を作製した。更に、最後のＩｎ_0.2Ｇａ_0.８Ｎ井戸層上にＧａＮ障壁層を形成した。

このＧａＮ障壁層で終了する多重量子井戸構造２０上に、引き続きＭＯＣＶＤ法を用いて、ＭｇをドープしたＡｌ_0.1Ｇａ_0.9Ｎクラッド層２を作製した。

まず、炉内の圧力を２００ｍｂａｒ、基板温度を１０２０℃、キャリアガスを窒素から水素に変更し、炉内の圧力と温度が安定するのを待って、ＴＥＧとＴＭＡとビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）のバルブを切り替え、これらの原料の炉内への供給を開始し、ＭｇドープのＡｌ_0.1Ｇａ_0.9Ｎクラッド層の成長を行った。これにより、５ｎｍの膜厚を成すＭｇドープのＡｌ_0.1Ｇａ_0.9Ｎクラッド層２を形成した。

このＭｇドープのＡｌ_0.1Ｇａ_0.9Ｎクラッド層上に、ＭｇドープのＡｌ_0.02Ｇａ_0.98Ｎ層１を作製した。

温度、圧力、キャリアガスをクラッド層の成長時と同じに保ったまま、ＴＭＡｌとＴＭＧａとＣｐ_２Ｍｇの炉内への供給を開始し、成長を行った。Ｃｐ_２Ｍｇを流通させる量は事前に検討してあり、ＭｇドープＡｌ_0.02Ｇａ_0.98Ｎコンタクト層の正孔濃度が８×１０^１７ｃｍ^−３となるように調整した。これにより、０．１５μｍの膜厚を成すＭｇドープＡｌ_0.02Ｇａ_0.98Ｎ層１が形成された。

ＭｇドープＡｌ_0.02Ｇａ_0.98Ｎ層の成長を終了した後、ヒータを停止して、基板の温度を室温まで２０分をかけて降温した。成長終了直後、ＮＨ_３の流量を１／５０に減量してキャリアを水素から窒素に切り替えた。その後９５０℃にてＮＨ_３を完全に停止した。

基板温度が室温まで降温したのを確認して、ウェーハを大気中に取り出した。

以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここでＭｇドープＡｌ_0.02Ｇａ_0.98Ｎ層１はｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型を示した。

次いで、上記のサファイア基板上にエピタキシャル層構造が積層されたエピタキシャルウェーハを用いて半導体発光素子の一種である発光ダイオードを作製した。作製したウェーハについて、公知のフォトリソグラフィー技術によってＭｇドープＡｌ_0.02Ｇａ_0.98Ｎ層の表面上に、ＩＴＯからなる透明ｐ電極１３と、その上に順にチタン、アルミニウムおよび金を積層した構造を持つｐ電極ボンディングパッド１２を形成し、ｐ側電極とした。更にその後ウェーハにドライエッチングを行い、ＳｉドープＧａＮ層のｎ側電極を形成する部分１１を露出させ、露出した部分にＮｉ、Ａｌ、ＴｉおよびＡｕの４層よりなるｎ側電極１０を作製した。これらの作業により、ウエーハ上に図２に示すような形状を持つ電極を作製した。

このようにしてｐ側およびｎ側の電極を形成したウェーハについて、サファイア基板の裏面を研削および研磨してミラー状の面とした。その後、該ウェーハを３５０μｍ角の正方形のチップに切断し、電極が上になるように、リードフレーム上に載置し、金線でリードフレームへ結線して発光素子とした。上記のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．０Ｖであった。また、ｐ側の透光性電極を通して発光を観察したところ、発光波長は４７０ｎｍであり、発光出力は１５ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。

本発明方法により得られるＩＩＩ族窒化物化合物半導体積層構造体は、良好な結晶性を持つＩＩＩ族窒化物化合物半導体結晶からなる。従って、この積層構造体の上に、さらに機能を持たせたＩＩＩ族窒化物化合物半導体結晶層を形成することにより、優れた特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することができる。

本発明の実施例１に係わる半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハの断面を示す模式図である。 本発明の実施例１に係わる半導体発光素子の電極構造を示す平面図である。

符号の説明

１ ＭｇドープＡｌ_0.02Ｇａ_0.98Ｎ層
２ ＭｇドープのＡｌ_0.1Ｇａ_0.9Ｎクラッド層
３ ＧａＮ障壁層
４ Ｉｎ_0.2Ｇａ_0.8Ｎ井戸層
５ Ｉｎ_0.1Ｇａ_0.9Ｎクラッド層
６ Ｓｉドープｎ型ＧａＮ層
７ アンドープＧａＮ層（第二の層）
８ 柱状結晶の集合体からなるＡｌＮ層（第一の層）
９ 基板
１０ ｎ側電極
１１ ＳｉドープＧａＮ層のｎ側電極を形成する部分
１２ ｐ電極ボンディングパッド
１３ 透光性ｐ電極
２０ 多重量子井戸構造

Claims (6)

1. 基板上に、ＩＩＩ族窒化物化合物半導体からなる多層膜構造を成膜させる方法において、該多層膜構造は少なくとも基板側からバッファ層と下地層を含み、
   前記バッファ層とその上の下地層をスパッタ法で積層し、
   前記バッファ層は、柱状結晶の集合体であるＡｌＮからなり、かつ、
   前記下地層は、結晶性のＧａＮからなり、前記下地層の成膜温度を前記バッファ層の成膜温度より高い温度とすることにより、前記バッファ層上に生じた結晶核を種として成長し、前記バッファ層に生じさせた転位をループ化させながら成長する、
   ことを特徴とするＩＩＩ族窒化物化合物半導体積層構造体の成膜方法。
2. バッファ層が基板表面の少なくとも６０％を覆っている請求項１記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法。
3. バッファ層の膜厚が２０〜１００ｎｍである請求項１または２記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法。
4. バッファ層の成膜温度が室温〜８００℃である請求項１〜３のいずれか１項記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法。
5. 下地層の成膜温度が３００〜１５００℃である請求項１〜４のいずれか１項記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法。
6. バッファ層の成膜温度と下地層の成膜温度の差が１００℃以上である請求項１〜５のいずれか１項記載のＩＩＩ族窒化物化合物半導体積層構造体の成膜方法。

Images